JP2000324150A - Optical double loop management switch circuit - Google Patents

Optical double loop management switch circuit

Info

Publication number
JP2000324150A
JP2000324150A JP11132538A JP13253899A JP2000324150A JP 2000324150 A JP2000324150 A JP 2000324150A JP 11132538 A JP11132538 A JP 11132538A JP 13253899 A JP13253899 A JP 13253899A JP 2000324150 A JP2000324150 A JP 2000324150A
Authority
JP
Japan
Prior art keywords
transmission
signal
frame
reception
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11132538A
Other languages
Japanese (ja)
Other versions
JP3462998B2 (en
Inventor
Katsuhiro Sumi
克宏 須見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13253899A priority Critical patent/JP3462998B2/en
Publication of JP2000324150A publication Critical patent/JP2000324150A/en
Application granted granted Critical
Publication of JP3462998B2 publication Critical patent/JP3462998B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an optical double loop management switch circuit reduced in interference of system operations. SOLUTION: Nodes 8 having a communication module 7 are connected through an optical fiber 9 and only one ring master node 10 is in existence in the nodes 8. A node 8 transmits a control signal with an address of its own node added thereto to its adjacent node 8, and then the adjacent node 8 confirms the connection of the node 8 adjacent to the adjacent node 8, the adjacent node 8 stores a node address of the first node 8, and informs the ring master node 10 about the confirmed connection together with the node address of the adjacent node by means of a frame. Thus, the node can inform the ring master node 10 about the confirmation of the adjacent node without giving adverse effect on the system operation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の局と、相互
の局間で双方向に通信ができるように光ファイバで接続
した光二重ループ管理スイッチ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical double-loop management switch circuit connected to a plurality of stations by optical fibers so as to enable bidirectional communication between the stations.

【0002】[0002]

【従来の技術】光ファイバを伝送路とする光二重ループ
形態のネットワークでは、リングマスタが1局存在し、
リングマスタ以外のノードはフレームの送信を両方向
(両系)に送出し、また上流からの送信フレームを下流
ヘリピート(中継)するが、リングマスタは、上流から
の送信フレームを下流ヘリピート(中継)しないこと
で、実質的にはバス形態の通信を可能としていた。
2. Description of the Related Art In an optical double loop network using an optical fiber as a transmission line, there is one ring master,
Nodes other than the ring master send frame transmissions in both directions (both systems) and repeat downstream transmission frames from upstream transmission frames, but do not repeat downstream transmission frames from upstream transmission frames. As a result, communication in the form of a bus has been substantially enabled.

【0003】[0003]

【発明が解決しようとする課題】しかし、このような通
信方式では、一箇所でも断線等により通信不可能となる
と、リングマスタノードが終端しているため、通信でき
ない状態が生じる。従来は、そのような通信不可能な状
態が発生した場合や、ノードの参入/離脱においては、
接続している全ノードに対してリセット通知をし、シス
テムの動作を一時中断して、リングマスタノードがリピ
ートするかしないかを判断し、処理していた。本発明
は、従来のこのような点に鑑み為されたもので、システ
ム動作の中断が少ない光二重ループ管理スイッチ回路を
提供することを目的とする。
However, in such a communication system, if communication becomes impossible due to disconnection or the like at any one place, a state where communication is impossible occurs because the ring master node is terminated. Conventionally, when such a communication-disabled state occurs or when a node joins / leaves,
A reset notification is sent to all connected nodes, the operation of the system is temporarily suspended, and it is determined whether the ring master node repeats or not, and the processing is performed. SUMMARY OF THE INVENTION The present invention has been made in view of such a conventional point, and an object of the present invention is to provide an optical double loop management switch circuit in which system operation is less interrupted.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の本発明に係る光二重ループ管理ス
イッチ回路は、全ノードが、隣接する2局間でやりとり
されるリピートされない制御信号を送出でき、リングマ
スタが1台あり、リングとなっている場合にはリングマ
スタが両系の終端を行い、リングとなっていない場合に
は端のノードが終端する光二重ループネットワークにお
いて、隣接ノード間で送出される制御信号に、自局ノー
ドアドレスを付加して送出することにより、隣にノード
が接続されていることを確認したときに、隣接ノードの
ノードアドレスを記憶しておき、接続が確認できたこと
を前記隣接ノードのノードアドレスとともにリングマス
タにフレームで通知することを特徴とする。このような
構成により、システムの動作に影響を与えることなくリ
ングマスタに隣接ノード確認を通知することができる。
請求項2に記載の本発明は、請求項1に記載の光二重ル
ープ管理スイッチ回路において、両側の系からの受信フ
レーム信号を受け取り、同時期に受信フレーム信号があ
った場合には、先着した受信フレーム信号を選択し伝送
制御ソフトウェアに伝達することを特徴とする。
To achieve the above object, an optical double loop management switch circuit according to the present invention, in which all nodes are not repeated between two adjacent stations, is not repeated. A control signal can be sent out. In an optical double loop network where there is one ring master and the ring master terminates both systems when it is a ring, and the end node terminates when it is not a ring. By transmitting the control signal transmitted between adjacent nodes with the own node address added thereto, when it is confirmed that the adjacent node is connected, the node address of the adjacent node is stored. And that the ring master is notified of the connection confirmation together with the node address of the adjacent node by a frame. With such a configuration, it is possible to notify the ring master of the adjacent node confirmation without affecting the operation of the system.
According to a second aspect of the present invention, in the optical double loop management switch circuit according to the first aspect, received frame signals from both systems are received, and if there is a received frame signal at the same time, the first-come-first-served basis is provided. It is characterized in that a received frame signal is selected and transmitted to transmission control software.

【0005】このような構成により、信号系統を統一し
た場合に受信誤りの発生を防ぐことができることを特徴
とする。請求項3に記載の本発明は、請求項2に記載の
光二重ループ管理スイッチ回路において、片系からの受
信フレーム信号の受信完了後に他系からの受信フレーム
が到着する場合に、前記伝送制御ソフトウェアに伝達す
る受信フレーム信号の間隔を所定時間以上に保つことを
特徴とする。このような構成により、受信処理遅れによ
る誤動作を防止することができる。請求項4に記載の本
発明は、請求項2に記載の光二重ループ管理スイッチ回
路において、前記伝送制御ソフトウェアに伝達する受信
フレームの内部に、受信した系統の区別データを自動的
に組み入れたことを特徴とする。このような構成によ
り、伝送制御ソフトウェアでのアドレス分析処理を不要
とすることができる。請求項5に記載の本発明に係る光
二重ループ管理スイッチ回路は、全ノードが、隣接する
2局間でやりとりされるリピートされない制御信号を送
出でき、リングマスタが1台あり、リングとなっている
場合にはリングマスタが両系の終端を行い、リングとな
っていない場合には端のノードが終端する光二重ループ
ネットワークにおいて、定期的に中断する性質を持った
系統上の同期制御コード信号が所定回数以上連続した場
合に異常発生として異常状況を伝送制御ソフトウェアに
伝達することを特徴とする。
[0005] Such a configuration is characterized in that occurrence of reception errors can be prevented when the signal systems are unified. According to a third aspect of the present invention, in the optical double loop management switch circuit according to the second aspect, when the reception frame signal from another system arrives after the reception frame signal from one system is completely received, the transmission control is performed. It is characterized in that the interval between received frame signals transmitted to the software is maintained for a predetermined time or more. With such a configuration, it is possible to prevent a malfunction due to a delay in the reception processing. According to a fourth aspect of the present invention, in the optical double loop management switch circuit according to the second aspect, the received system identification data is automatically incorporated into a received frame transmitted to the transmission control software. It is characterized by. With such a configuration, the address analysis processing by the transmission control software can be made unnecessary. In the optical double loop management switch circuit according to the present invention, all nodes can transmit a non-repeat control signal exchanged between two adjacent stations, there is one ring master, and a ring is formed. In the optical duplex loop network where the ring master terminates both systems when there is a ring, and when the node is not a ring, the synchronization control code signal on the system that has the property of being periodically interrupted When a predetermined number of times have occurred consecutively, an abnormal condition is determined to be transmitted to the transmission control software.

【0006】このような構成により、システムの動作に
影響を与えることなく内部回路の誤動作検出が可能とな
る。請求項6に記載の本発明に係る光二重ループ管理ス
イッチ回路は、全ノードが、隣接する2局間でやりとり
されるリピートされない制御信号を送出でき、リングマ
スタが1台あり、リングとなっている場合にはリングマ
スタが終端し、リングとなっていない場合には端のノー
ドが終端する光二重ループネットワークにおいて、リン
グマスタが、接続している全ノードに現在リングである
か否かを通知することにより、各ノードは、リングであ
るときに隣接ノードとの通信不可を検出した場合は、シ
ステム動作の中断を表すブレーク信号でリングマスタに
異常発生を通知し、リングでないときに隣接ノードとの
通信不可を検出した場合は、フレームでリングマスタに
異常発生を通知し、ブレーク信号は発生している間だけ
次々にリピートされリングマスタに到達するようにした
ことを特徴とする。このような構成により、システムの
動作に影響を与えることなく通信不可状態を処理するこ
とができる。請求項7に記載の本発明は、請求項1に記
載の光二重ループ管理スイッチ回路において、伝送制御
ソフトウェアから送られてきた送信フレームと、リピー
ト中継される送信フレームが同時に発生した場合に、先
着した送信フレームをネットワークに伝達するととも
に、衝突異常発生として異常状況を伝送制御ソフトウェ
アに伝達することを特徴とする。
With such a configuration, it is possible to detect a malfunction of the internal circuit without affecting the operation of the system. In the optical double loop management switch circuit according to the present invention, all nodes can transmit a non-repeat control signal exchanged between two adjacent stations, there is one ring master, and a ring is formed. In the optical duplex loop network where the ring master is terminated when there is a ring and the end node is terminated when the ring is not a ring, the ring master notifies all connected nodes whether or not it is currently a ring By doing so, when each node detects that communication with an adjacent node is not possible when it is a ring, it notifies the ring master of the occurrence of an abnormality with a break signal indicating suspension of system operation, and When communication failure is detected, the ring master is notified of the occurrence of an error by a frame, and the break signal is repeated one after another while it is occurring. Characterized in that so as to reach the Gumasuta. With such a configuration, the communication disabled state can be processed without affecting the operation of the system. According to a seventh aspect of the present invention, in the optical double-loop management switch circuit according to the first aspect, when a transmission frame transmitted from the transmission control software and a transmission frame to be repeatedly relayed occur simultaneously, the first-arrival is performed. The transmitted transmission frame is transmitted to the network, and an abnormal situation is transmitted to the transmission control software as occurrence of a collision abnormality.

【0007】このような構成により、伝送制御ソフトウ
ェアでの処理負担を軽減することができる。請求項8に
記載の本発明は、請求項1または請求項6に記載の光二
重ループ管理スイッチ回路において、送信フレーム伝達
とコード送信要求が同時に発生した場合に、優先度の高
い方をネットワークに伝達し、優先度の低い方の発生を
待たせることを特徴とする。このような構成により、伝
送制御ソフトウェアでの処理負担を軽減することができ
る。請求項9に記載の本発明に係る光二重ループ管理ス
イッチ回路は、全ノードが、隣接する2局間でやりとり
されるリピートされない制御信号を送出でき、リングマ
スタが1台あり、リングとなっている場合にはリングマ
スタが両系の終端を行い、リングとなっていない場合に
は端のノードが終端する光二重ループネットワークにお
いて、同期コードに引き続き受け取る受信フレームの判
別コードの一部が欠落した場合に、残りの判別コードか
ら欠落したデータを補完することを特徴とする。このよ
うな構成により、受信信号のノイズによる誤動作・受信
漏れを防止することができる。請求項10に記載の本発
明に係る光二重ループ管理スイッチ回路は、全ノード
が、隣接する2局間でやりとりされるリピートされない
制御信号を送出でき、リングマスタが1台あり、リング
となっている場合にはリングマスタが両系の終端を行
い、リングとなっていない場合には端のノードが終端す
る光二重ループネットワークにおいて、受信コードの連
続発生回数をカウントし、所定回数以上になった場合に
コード受信と判別して伝送制御ソフトウェアに伝達する
ことを特徴とする。
With this configuration, the processing load on the transmission control software can be reduced. According to the present invention as set forth in claim 8, in the optical double loop management switch circuit according to claim 1 or 6, when a transmission frame transmission and a code transmission request occur simultaneously, the higher priority is given to the network. It is characterized in that it is transmitted and the occurrence of the lower priority is made to wait. With such a configuration, the processing load on the transmission control software can be reduced. In the optical double loop management switch circuit according to the present invention, all nodes can transmit a non-repeat control signal exchanged between two adjacent stations, there is one ring master, and a ring is formed. In the optical duplex loop network where the ring master terminates both systems when there is a ring and the end node terminates when it is not a ring, a part of the discrimination code of the received frame received after the synchronization code is missing In this case, data missing from the remaining discrimination codes is complemented. With such a configuration, malfunction and omission of reception due to noise of the reception signal can be prevented. In the optical double-loop management switch circuit according to the present invention, all nodes can transmit a non-repeat control signal exchanged between two adjacent stations, there is one ring master, and a ring is formed. In the optical duplex loop network where the ring master terminates both systems when it is present, and when it is not a ring, the end node terminates, the number of consecutive occurrences of the received code is counted, and it has exceeded the predetermined number. In this case, it is characterized in that the code is determined to be received and transmitted to the transmission control software.

【0008】このような構成により、受信信号のノイズ
による誤動作を防止することができる。
With such a configuration, it is possible to prevent malfunction due to noise in the received signal.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。なお、以下の図におい
て、同符号は同一部分または対応部分を示す。
Embodiments of the present invention will be described below in detail with reference to the drawings. In the following drawings, the same symbols indicate the same or corresponding parts.

【0010】(第1の実施形態)まず、本発明に係る光
二重ループ管理スイッチ回路の第1の実施形態について
説明する。図1は本発明の第1の実施形態における各ノ
ードの通信処理機能の構成を示す図である。同図に示す
ように、この通信処理機能は、ループ管理機能1、ネッ
トワーク管理機能2、データリンク層機能3、送受信ド
ライバ4、送受信制御回路5、スイッチ回路6により構
成される。図2は、第1の実施形態におけるシステム構
成を示す図である。同図に示すように、通信モジュール
7を持つノード8が光ファイバ9により接続されてい
る。ノードの中には1台だけリングマスタノード10が
存在する。図3は、通信モジュール7の詳細な構成を示
す図である。同図に示すように、通信モジュール7は、
図1の送受信制御回路5、スイッチ回路6と、CPU1
1、内部バス12、メモリ回路13、ホストインタフェ
ース回路14により構成される。CPU11は、ループ
管理機能1、ネットワーク管理機能2、データリンク層
処理機能3、送受信ドライバ4の処理を行う。送受信ド
ライバ4は、データリンク層機能3から送信要求される
フレーム、あるいは、ループ管理機能1から送信要求さ
れるフレームを送受信制御回路5へ渡し、また、受信し
たフレームをデータリンク層機能3、あるいはループ管
理機能1へ渡す。
(First Embodiment) First, a first embodiment of an optical double loop management switch circuit according to the present invention will be described. FIG. 1 is a diagram showing a configuration of a communication processing function of each node according to the first embodiment of the present invention. As shown in the figure, the communication processing function includes a loop management function 1, a network management function 2, a data link layer function 3, a transmission / reception driver 4, a transmission / reception control circuit 5, and a switch circuit 6. FIG. 2 is a diagram illustrating a system configuration according to the first embodiment. As shown in the figure, a node 8 having a communication module 7 is connected by an optical fiber 9. Only one ring master node 10 exists in the node. FIG. 3 is a diagram illustrating a detailed configuration of the communication module 7. As shown in FIG.
The transmission / reception control circuit 5, switch circuit 6, and CPU 1 shown in FIG.
1, an internal bus 12, a memory circuit 13, and a host interface circuit 14. The CPU 11 performs processing of the loop management function 1, the network management function 2, the data link layer processing function 3, and the transmission / reception driver 4. The transmission / reception driver 4 passes the frame requested to be transmitted from the data link layer function 3 or the frame requested to be transmitted from the loop management function 1 to the transmission / reception control circuit 5, and passes the received frame to the data link layer function 3 or Pass to loop management function 1.

【0011】スイッチ回路6は、隣接する2局間でやり
とりされる、リピートされない制御信号を生成、送信、
受信する。制御信号の送信指示はループ管理機能1が行
う。受信された制御信号は、送受信制御回路5では受信
フレームとして認識されず、送受信制御回路5を通して
受信通知されることはない。スイッチ回路6は、制御コ
ード信号を受信すると、CPU1lに割込みで通知す
る。この割込みがあると、ループ管理機能1が受信制御
コード信号とループ管理のステートに応じて、処理を行
う。図4は、スイッチ回路6の詳細な内部構成を示す図
である。同図に示すように、スイッチ回路6は、CPU
インタフェース15、送受信インタフェース回路16、
送信系ブロックA17、送信系ブロックB18、受信系
ブロックA19、受信系ブロックB20、LANインタ
フェース21から構成される。LANインタフェース2
1ではLANからのデータ信号が入力されLAN受信信
号29が取り出され受信系ブロックA19、受信系ブロ
ックB20に伝達される。また送信系ブロックA17、
送信系ブロックB18から受け取ったLAN送信信号2
8をLAN上に送り出す。受信系ブロックA19、受信
系ブロックB20では制御コード判別・フレーム同期化
・受信異常処理・フレーム取り出し処理が行われ、受信
制御コード内容・異常結果などの受信ステータス24と
してCPUインタフェース15に伝達される。また受信
情報フレーム信号25は送受信制御回路インタフェース
16に伝達される。更に受信系ブロックA19から送信
系ブロックB18に、受信系ブロックB20から送信系
ブロックA17にリピート受信信号27が伝達される。
The switch circuit 6 generates and transmits a non-repeat control signal exchanged between two adjacent stations.
Receive. The loop management function 1 issues a control signal transmission instruction. The received control signal is not recognized as a received frame by the transmission / reception control circuit 5, and is not notified of reception through the transmission / reception control circuit 5. When receiving the control code signal, the switch circuit 6 notifies the CPU 11 by an interrupt. When this interrupt occurs, the loop management function 1 performs processing according to the reception control code signal and the state of the loop management. FIG. 4 is a diagram showing a detailed internal configuration of the switch circuit 6. As shown in FIG.
Interface 15, transmission / reception interface circuit 16,
It comprises a transmission system block A17, a transmission system block B18, a reception system block A19, a reception system block B20, and a LAN interface 21. LAN interface 2
In step 1, a data signal from the LAN is input, and a LAN reception signal 29 is extracted and transmitted to the reception system block A19 and the reception system block B20. Also, the transmission system block A17,
LAN transmission signal 2 received from transmission system block B18
8 on the LAN. In the receiving system block A19 and the receiving system block B20, control code discrimination, frame synchronization, reception error processing, and frame extraction processing are performed, and are transmitted to the CPU interface 15 as reception status 24 such as reception control code contents and error results. The received information frame signal 25 is transmitted to the transmission / reception control circuit interface 16. Further, a repeat reception signal 27 is transmitted from the reception system block A19 to the transmission system block B18, and from the reception system block B20 to the transmission system block A17.

【0012】送受信制御回路インタフェース16は、受
信系ブロックA19、受信系ブロックB20からの受信
フレーム信号25を送受信制御回路5に伝達する。また
送受信制御回路5から送られてきた送信信号を受け取
り、送信系ブロックA17、送信系ブロックB18に送
信フレーム信号26として伝達する。本実施形態ではA
系用、B系用それぞれの信号を別系統とし送受信制御回
路5と接続する。CPUインタフェース15は、受信系
ブロックA19、受信系ブロックB20から受信ステー
タス24を受け取りCPU11に通知する。また送信系
ブロックA17、送信系ブロックB18から送信ステー
タス23を受け取りCPU11に通知する。またCPU
11から受け取ったリピート制御信号・制御コード出力
信号を送信制御コマンド22として送信系ブロックA1
7、送信系ブロックB18に送る。送信系ブロックA1
7、送信系ブロックB18では、CPUインタフェース
15からの送信制御コマンド22、受信系ブロックA1
9、受信系ブロックB20からのリピート受信信号2
7、送受信制御回路インタフェース16からの送信フレ
ーム信号26を受け取り、LAN送信信号28をLAN
インタフェース21に伝達する。
The transmission / reception control circuit interface 16 transmits the reception frame signal 25 from the reception system block A19 and the reception system block B20 to the transmission / reception control circuit 5. Further, it receives the transmission signal sent from the transmission / reception control circuit 5 and transmits it as a transmission frame signal 26 to the transmission system block A17 and the transmission system block B18. In the present embodiment, A
The signals for the system and for the system B are separated and connected to the transmission / reception control circuit 5. The CPU interface 15 receives the reception status 24 from the reception system block A19 and the reception system block B20 and notifies the CPU 11 of the reception status. Also, it receives the transmission status 23 from the transmission system block A17 and the transmission system block B18 and notifies the CPU 11 of the reception. Also CPU
The transmission system block A1 uses the repeat control signal / control code output signal received from the
7. Send to the transmission system block B18. Transmission system block A1
7. In the transmission system block B18, the transmission control command 22 from the CPU interface 15 and the reception system block A1
9. Repeat reception signal 2 from reception system block B20
7. Receiving the transmission frame signal 26 from the transmission / reception control circuit interface 16 and transmitting the LAN transmission signal 28 to the LAN
The information is transmitted to the interface 21.

【0013】図5は、送信系ブロックの詳細な内部構成
を示す図である。同図に示すように、送信系ブロック3
1(図4の送信系ブロックA17、送信系ブロックB1
8)は、送信フレーム選択回路32、FIFO回路3
3、送信選択回路34、送信制御回路35、制御コード
生成回路36から構成される。送信フレーム選択回路3
2では、送受信制御回路インタフェース16からの送信
フレーム信号26と、受信系ブロックA19、受信系ブ
ロックB20からのリピート受信信号27(フレーム)
を受け取り、送信フレーム選択結果信号37をFIFO
回路33に送る。また送信部ステータス23をCPUイ
ンタフェース15に伝達する。FIFO回路33では、
送信制御回路35からのFIFO出力制御信号38に応
じ、あらかじめ取り込んでおいた送信フレーム選択回路
32からの送信フレーム選択結果信号37を受け取った
順番に送信選択回路34にFIFO出力フレーム信号4
0を伝達する。またFIFOに貯えられている情報の有
無を送信制御回路35にFIFO状態信号39として伝
達する。送信選択回路34では、送信制御回路35から
伝達される送信選択信号44に従い、FIFO回路33
から送られてくるFIFO出力フレーム信号40と制御
コード生成回路36から送られてくる制御コード生成結
果信号43のどちらを出すかの選択を行い、LAN送信
信号28をLANインタフェース回路21に伝達する。
FIG. 5 is a diagram showing a detailed internal configuration of a transmission system block. As shown in FIG.
1 (transmission system block A17, transmission system block B1 in FIG. 4)
8) The transmission frame selection circuit 32 and the FIFO circuit 3
3, a transmission selection circuit 34, a transmission control circuit 35, and a control code generation circuit 36. Transmission frame selection circuit 3
2, the transmission frame signal 26 from the transmission / reception control circuit interface 16 and the repeat reception signal 27 (frame) from the reception system block A19 and the reception system block B20
And the transmission frame selection result signal 37 is FIFO
Send to circuit 33. Also, it transmits the transmission unit status 23 to the CPU interface 15. In the FIFO circuit 33,
In response to the FIFO output control signal 38 from the transmission control circuit 35, the transmission selection circuit 34 sends the FIFO output frame signal 4
Transmit 0. The presence / absence of information stored in the FIFO is transmitted to the transmission control circuit 35 as a FIFO status signal 39. In the transmission selection circuit 34, in accordance with the transmission selection signal 44 transmitted from the transmission control circuit 35, the FIFO circuit 33
Of the FIFO output frame signal 40 transmitted from the control code generation circuit 36 and the control code generation result signal 43 transmitted from the control code generation circuit 36, and transmits the LAN transmission signal 28 to the LAN interface circuit 21.

【0014】送信制御回路35では、CPUインタフェ
ース15からの送信制御コマンド22と、受信系ブロッ
クA19、受信系ブロックB20からのリピート受信信
号27(コード)と、FIFO回路33からのFIFO
状態信号39とを受け取り、送信状態の判別を行い、F
IFO出力と判断した場合はFIFO回路33にFIF
O出力制御信号38を出す。制御コード出力と判断した
場合は制御コード生成回路36に制御コード生成制御信
号41を伝達する。さらに、FIFO回路33からのF
IFO状態信号39と、コード生成回路36からの制御
コード生成ステータス信号42とを取り込み、出力先の
切り替え動作を行う。また送信選択回路34には送信デ
ータの種別を送信選択信号44として伝達する。制御コ
ード生成回路36では、送信制御回路35からの制御コ
ード生成制御信号41を受け取り送信選択回路34に制
御コード生成結果信号43を伝達する。また制御コード
生成が終了したかどうかを示す制御コード生成ステータ
ス信号43を送信制御回路35に伝達する。また制御コ
ード内部に送信コード情報を、リピートコードの場合
は、受信系ブロックA19、受信系ブロックB20から
のリピート受信信号27から作成する。他のコード送信
要求の場合は、CPUインタフェース15からの送信制
御コマンド22に含まれるコード情報データを用いる。
In the transmission control circuit 35, the transmission control command 22 from the CPU interface 15, the repeat reception signal 27 (code) from the reception system block A 19 and the reception system block B 20, and the FIFO from the FIFO circuit 33
The state signal 39 is received and the transmission state is determined.
If it is determined that the output is the FIFO, the FIFO circuit 33
An O output control signal 38 is issued. When it is determined that the control code is output, a control code generation control signal 41 is transmitted to the control code generation circuit 36. Further, F from the FIFO circuit 33
It takes in the IFO status signal 39 and the control code generation status signal 42 from the code generation circuit 36 and performs an output destination switching operation. Further, the type of the transmission data is transmitted to the transmission selection circuit 34 as a transmission selection signal 44. The control code generation circuit 36 receives the control code generation control signal 41 from the transmission control circuit 35 and transmits a control code generation result signal 43 to the transmission selection circuit 34. Further, a control code generation status signal 43 indicating whether or not control code generation has been completed is transmitted to the transmission control circuit 35. Also, the transmission code information is created inside the control code, and in the case of a repeat code, it is created from the repeat reception signals 27 from the reception system block A19 and the reception system block B20. In the case of another code transmission request, the code information data included in the transmission control command 22 from the CPU interface 15 is used.

【0015】図6は受信系ブロックの詳細な内部構成を
示す図である。同図に示すように、受信系ブロック45
(図4の受信系ブロックA19、受信系ブロックB2
0)は、受信制御コード検出回路46、制御コードカウ
ント回路47、フレーム同期検出回路48、情報フレー
ム検出回路49、受信FIFO回路50、受信異常検出
回路51から構成される。受信制御コード検出回路46
では、LAN受信信号29を受け取り、制御コードを検
出する。同期処理コード検出の場合は、フレーム同期検
出回路48に同期コード検出信号52を伝達する。また
制御コード受信中信号53を情報フレーム検出回路49
に伝達する。また制御コード種別信号54を制御コード
カウント回路47と受信異常検出回路51に伝達する。
制御コードカウント回路47から制御カウント終了信号
55を受け取り、CPUインタフェース15に受信ステ
ータス24を伝達する。更に情報フレーム検出回路49
から情報フレーム受信中信号56を受け取り、コード判
別タイミングの区別を行う。またブレーク受信信号に関
しては送信系ブロックA17、送信系ブロックB18に
リピート受信信号27を伝達する。
FIG. 6 is a diagram showing a detailed internal configuration of a receiving system block. As shown in FIG.
(Reception system block A19 and reception system block B2 in FIG. 4)
0) comprises a reception control code detection circuit 46, a control code count circuit 47, a frame synchronization detection circuit 48, an information frame detection circuit 49, a reception FIFO circuit 50, and a reception abnormality detection circuit 51. Receive control code detection circuit 46
Receives the LAN reception signal 29 and detects the control code. In the case of detecting the synchronization processing code, the synchronization code detection signal 52 is transmitted to the frame synchronization detection circuit 48. The control code receiving signal 53 is transmitted to the information frame detecting circuit 49.
To communicate. Further, the control code type signal 54 is transmitted to the control code count circuit 47 and the reception abnormality detection circuit 51.
A control count end signal 55 is received from the control code count circuit 47, and the reception status 24 is transmitted to the CPU interface 15. Further, the information frame detection circuit 49
, An information frame receiving signal 56 is received, and the code discrimination timing is distinguished. As for the break reception signal, the repeat reception signal 27 is transmitted to the transmission system block A17 and the transmission system block B18.

【0016】制御コードカウント回路47では、受信制
御コード検出回路46から制御コード種別信号54を受
け取り、連続して発生するかどうかを判定するためのカ
ウント処理を行う。カウント中に他のコードの受信があ
った場合及び情報フレーム検出回路49から情報フレー
ム受信中信号56を受け取った場合は、カウント値はク
リアされる。カウント値が設定された回数以上となると
制御コードカウント終了信号55が発生し、受信制御コ
ード検出回路46に伝達される。フレーム同期検出回路
48では、受信制御コード検出回路46から同期コード
検出信号52を受け取り、情報フレーム検出回路49に
フレーム同期確立信号58を伝達する。情報フレーム検
出回路49では、LANインタフェース21からLAN
受信信号29を受け取り、フレーム同期検出回路48か
らのフレーム同期確立信号58から得られる時間間隔
と、受信制御コード検出回路46からの制御コード受信
中信号53とを用いてフレーム受信開始を検出する。フ
レーム受信を検出した場合は、情報フレーム受信中信号
56を制御コードカウント回路47、受信制御コード検
出回路46、および受信FIFO回路50に伝達する。
さらに情報フレーム取り出し信号57を作成し、受信F
IFO回路57に伝達する。また情報の欠けた情報フレ
ームを判別した場合にはフレームデータ再生指示59を
受信FIFO回路50に伝達する。
The control code count circuit 47 receives the control code type signal 54 from the reception control code detection circuit 46 and performs a count process to determine whether or not the control code type signal 54 is generated continuously. The count value is cleared when another code is received during the counting and when the information frame receiving signal 56 is received from the information frame detecting circuit 49. When the count value exceeds the set number, a control code count end signal 55 is generated and transmitted to the reception control code detection circuit 46. The frame synchronization detection circuit 48 receives the synchronization code detection signal 52 from the reception control code detection circuit 46 and transmits a frame synchronization establishment signal 58 to the information frame detection circuit 49. In the information frame detection circuit 49, the LAN interface 21
Receiving the received signal 29, the start of frame reception is detected using the time interval obtained from the frame synchronization establishment signal 58 from the frame synchronization detection circuit 48 and the control code receiving signal 53 from the reception control code detection circuit 46. When the frame reception is detected, the information frame receiving signal 56 is transmitted to the control code counting circuit 47, the reception control code detection circuit 46, and the reception FIFO circuit 50.
Further, an information frame extraction signal 57 is created, and the reception F
The signal is transmitted to the IFO circuit 57. When an information frame lacking information is determined, a frame data reproduction instruction 59 is transmitted to the reception FIFO circuit 50.

【0017】受信FIFO回路50では、情報フレーム
検出回路49から情報フレーム受信中信号56および受
信フレーム取り出し信号57を受け取り、受信順に従い
受信フレーム信号25を送受信制御回路インタフェース
16に伝達する。またリピート受信信号27(フレー
ム)を、送信系ブロックA17、送信系ブロックB18
に伝達する。また、フレームデータ再生指令59を受け
取った場合は、フレーム再生処理を行う。受信異常検出
回路51では、LANインタフェース21からLAN受
信信号29を受け取り、異常データの検出を行う。異常
が発生している場合は受信ステータス信号24をCPU
インタフェース15に伝達する。次に通常時の動作を説
明する。図7に、この実施形態において使用する制御コ
ードを示す。同図において、(a)はQuiet信号6
0、(b)はAck信号61、(c)はBreak信号
62、そして(d)はIdle信号63のコードを示
す。Quietコードは隣接ノードに対しての接続要求
として用いる。AckコードはQuietコードに対し
ての接続受付け要求として用いる。Breakコードは
異常発生による切断要求として用いる。
The reception FIFO circuit 50 receives the information frame reception signal 56 and the reception frame extraction signal 57 from the information frame detection circuit 49, and transmits the reception frame signal 25 to the transmission / reception control circuit interface 16 in the order of reception. The repeat reception signal 27 (frame) is transmitted to the transmission system block A17 and the transmission system block B18.
To communicate. When the frame data reproduction command 59 is received, a frame reproduction process is performed. The reception abnormality detection circuit 51 receives the LAN reception signal 29 from the LAN interface 21 and detects abnormal data. If an error has occurred, the reception status signal 24
The information is transmitted to the interface 15. Next, a normal operation will be described. FIG. 7 shows control codes used in this embodiment. In the figure, (a) shows the Quiet signal 6
0, (b) shows the code of the Ack signal 61, (c) shows the code of the Break signal 62, and (d) shows the code of the Idle signal 63. The Quiet code is used as a connection request to an adjacent node. The Ack code is used as a connection acceptance request for the Quiet code. The Break code is used as a disconnection request due to the occurrence of an abnormality.

【0018】Quietコード、Ackコード、及びB
reakコードの3種類のコードは、「ヘッダコード+
コード種別コード+コード情報」の形式からなってお
り、ヘッダコードで制御コードであることを示し、コー
ド種別コードで制御コードの種別を示し、コード情報内
に必要情報(コード送信元アドレスなど)を入れて使用
する。Idleコードは接続確定時の信号同期確立信号
である。このコードはIdle識別用のコードからのみ
で構成される。図8に情報フレームの構成を示す。情報
フレームは、先頭に複数個の認識コード(Preコー
ド)を持ち、フレーム種別を示すコントロールコード、
送信先アドレスコード、送信元アドレスコード、デー
タ、チェックコードから構成される。
Quiet code, Ack code, and B
The three types of leak codes are “header code +
It has a format of "code type code + code information". The header code indicates the control code, the code type code indicates the control code type, and the necessary information (code transmission source address, etc.) is included in the code information. Put and use. The Idle code is a signal synchronization establishment signal at the time of establishing a connection. This code is composed only of a code for identifying Idle. FIG. 8 shows the configuration of the information frame. The information frame has a plurality of recognition codes (Pre codes) at the beginning, a control code indicating a frame type,
It consists of a destination address code, a source address code, data, and a check code.

【0019】[隣接ノード確認動作]図9は、この実施
形態における隣接ノード確認トランザクションの例であ
る。隣接ノード確認は、ループ管理機能1が行う処理で
あり、ノードが立ち上がった場合、あるいは、信号断な
どにより隣接ノードとの通信ができない場合に行われ
る。Quiet信号60、Ack信号61、Idle信
号63は、隣接する2局間でやりとりされる、リピート
されない制御信号である。Ack信号61は、Quie
t信号60に対する応答である。通常運用時は、フレー
ムの送信やリピートするものがない場合にIdle信号
62を送信している。Quiet信号60とAck信号
61には、情報を付加して信号を送出する。情報の設定
はループ管理機能1がスイッチ回路6に対して行う。隣
接ノード確認においては、自局のノードアドレスを情報
として設定する。Quiet信号60に対するAck信
号61が得られた場合に、ループ管理機能1は隣接ノー
ドと通信可能と判断し、Idle信号62を送信する。
Idle信号62は、隣接ノード確認が行われた後に流
れる信号である。スイッチ回路6内部では下記の様に動
作する。ノードN1のループ管理機能1は、まずCPU
インタフェース15のN2系側(この場合B系側とす
る)に対し、自分のアドレス値とQuiet信号送信要
求をセットする。CPUインタフェース15からは送信
系ブロックB18に対し、Quiet送信要求の送信制
御コマンド22を伝える。
[Adjacent Node Confirmation Operation] FIG. 9 is an example of an adjacent node confirmation transaction in this embodiment. The adjacent node confirmation is a process performed by the loop management function 1, and is performed when the node starts up or when communication with the adjacent node cannot be performed due to a signal interruption or the like. The Quiet signal 60, the Ack signal 61, and the Idle signal 63 are non-repeated control signals exchanged between two adjacent stations. The Ack signal 61
This is a response to the t signal 60. During normal operation, the idle signal 62 is transmitted when there is nothing to transmit or repeat the frame. Information is added to the Quiet signal 60 and the Ack signal 61 and the signals are transmitted. The information is set by the loop management function 1 for the switch circuit 6. In the adjacent node confirmation, the node address of the own station is set as information. When the Ack signal 61 corresponding to the Quiet signal 60 is obtained, the loop management function 1 determines that communication with the adjacent node is possible, and transmits the Idle signal 62.
The Idle signal 62 is a signal that flows after the confirmation of the adjacent node is performed. The operation inside the switch circuit 6 is as follows. The loop management function 1 of the node N1
It sets its own address value and a Quiet signal transmission request to the N2 system side (B system side in this case) of the interface 15. The CPU interface 15 transmits a Quiet transmission request transmission control command 22 to the transmission system block B18.

【0020】送信系ブロックB18内の送信制御回路3
5では、この送信制御コマンド22を受け取り制御コー
ド生成回路36にQuiet送信要求の制御コード生成
制御信号41を送る。また送信選択回路34に対し、コ
ード送信選択の送信選択信号44を送る。制御コード生
成回路36ではアドレス値を入れたQuiet信号の送
信データを制御コード生成結果信号43として生成し、
送信選択回路34に送る。送信選択回路34では、受け
取った制御コード生成結果信号43をLAN送信データ
28としてLANインタフェース21に送る。LANイ
ンタフェース21ではB系の送信データとしてLAN送
信信号28を送る。ノードN2においては、LANのA
系上にQuiet信号60が送られてくる。A系上のL
AN信号をLANインタフェース21が受け取り、受信
系ブロックA19にLAN受信信号29として送り込
む。受信系ブロックA19内の受信制御コード検出回路
46では、LAN受信信号29の中に含まれるQuie
t判別コードを判別し、コード検出パターンと一致した
場合は、受信ステータス24にQuiet受信を入れC
PUインタフェース15に通知する。CPUインタフェ
ース15の出す情報から、ノードN2のループ管理機構
1は、A系にQuiet信号受信があることを判別す
る。
Transmission control circuit 3 in transmission system block B18
In step 5, the transmission control command 22 is received and a control code generation control signal 41 for a Quiet transmission request is sent to the control code generation circuit 36. Further, a transmission selection signal 44 for code transmission selection is sent to the transmission selection circuit 34. The control code generation circuit 36 generates the transmission data of the Quiet signal including the address value as the control code generation result signal 43,
The signal is sent to the transmission selection circuit 34. The transmission selection circuit 34 sends the received control code generation result signal 43 to the LAN interface 21 as the LAN transmission data 28. The LAN interface 21 sends a LAN transmission signal 28 as B-system transmission data. In node N2, LAN A
The Quiet signal 60 is sent to the system. L on system A
The LAN signal is received by the LAN interface 21 and sent to the receiving system block A19 as the LAN reception signal 29. In the reception control code detection circuit 46 in the reception system block A19, the Quie included in the LAN reception signal 29
t, and if the code matches the code detection pattern, Quiet reception is set in the reception status 24 and C
Notify the PU interface 15. From the information output by the CPU interface 15, the loop management mechanism 1 of the node N2 determines that the Quiet signal is received in the A system.

【0021】これを受けて、ノードN2のループ管理機
構1は、A系にAckコードの送信を行う。ノードN2
のループ管理機能1はCPUインタフェース15のN1
系側(この場合A系側となる)に対し、自分のアドレス
値とAck信号送信要求をセットする。CPUインタフ
ェース15からは送信系ブロックA17に対しAck送
信要求の送信制御コマンド22を伝える。以降は上記の
Quiet送信と同様にLAN上にAck信号61が送
信される。この後、ノードN1のLANインタフェース
21がAck信号61を受け取り、受信系ブロックB2
0にLAN受信信号29として送り込む。受信系ブロッ
クB20内の受信制御コード検出回路46ではLAN受
信信号29の中に含まれるAck判別コードを判別し、
コード検出パターンと一致した場合は、受信ステータス
24にAck受信を入れCPUインタフェース15に通
知する。CPUインタフェース15の出す情報からノー
ドN1のループ管理機構1は、B系にAck信号受信が
あることを判別する。これを受けて、ノードN1のルー
プ管理機構1は、B系にIdleコードの送信を行う。
ノードN1のループ管理機能1はCPUインタフェース
15のB系側に対しIdle信号送信要求をセットす
る。CPUインタフェース15からは送信系ブロックB
18に対しIdle送信要求の送信制御コマンド22を
伝える。この場合はIdleコードのみの送信となる。
In response to this, the loop management mechanism 1 of the node N2 transmits an Ack code to the A system. Node N2
The loop management function 1 of N1 of the CPU interface 15
The system side (in this case, the system side) is set with its own address value and an Ack signal transmission request. The CPU interface 15 transmits the transmission control command 22 of the Ack transmission request to the transmission system block A17. Thereafter, the Ack signal 61 is transmitted on the LAN similarly to the Quiet transmission described above. Thereafter, the LAN interface 21 of the node N1 receives the Ack signal 61, and
0 is sent as a LAN reception signal 29. The reception control code detection circuit 46 in the reception system block B20 determines the Ack determination code included in the LAN reception signal 29,
If the code matches the code detection pattern, Ack reception is set in the reception status 24 and the CPU interface 15 is notified. The loop management mechanism 1 of the node N1 determines from the information output from the CPU interface 15 that the B system has received the Ack signal. In response to this, the loop management mechanism 1 of the node N1 transmits an Idle code to the B system.
The loop management function 1 of the node N1 sets an Idle signal transmission request to the B-system side of the CPU interface 15. From the CPU interface 15, the transmission system block B
The transmission control command 22 of the Idle transmission request is transmitted to 18. In this case, only the idle code is transmitted.

【0022】N2ノードにおいては、LANのA系上に
Idle信号63が送られてくる。A系上のLAN信号
をLANインタフェース21が受け取り、受信系ブロッ
クA19にLAN受信信号29として送り込む。受信系
ブロックA19内の受信制御コード検出回路46ではL
AN受信信号29の中に含まれるIdle判別コードを
判別し、コード検出パターンと一致した場合は、受信ス
テータス24にIdle受信を入れCPUインタフェー
ス15に通知する。CPUインタフェース15の出す情
報からN2ノードのループ管理機構1は、A系にIdl
e信号受信があることを判別する。ここで、ノードN2
はA系側にN1がノードとしてあることを確認完了す
る。最後にノードN2からノードN1にIdle信号6
3が送られ、ノードN1が、B系側にN2がノードとし
て隣接していることの確認を完了する。この時点でId
le信号63が双方に送られる状況となっている。Id
le信号63を受信したときの詳細な動作を以下に説明
する。受信制御コード検出回路46でIdleコードを
検出すると、同期コード検出信号52がフレーム同期検
出回路48に送られる。フレーム同期検出回路48で
は、同期コード検出信号52がIdle受信のタイミン
グで定期的に送られてくることを確認し、フレーム同期
確立信号58を情報フレーム検出回路49に送る。この
フレーム同期確立信号58はフレーム受信時に使用され
る。
At the N2 node, an Idle signal 63 is sent on the LAN A system. The LAN interface 21 receives the LAN signal on the system A and sends it to the receiving system block A19 as a LAN reception signal 29. In the reception control code detection circuit 46 in the reception system block A19, L
The Idle determination code included in the AN reception signal 29 is determined, and if it matches the code detection pattern, the reception status 24 is set to Idle reception and notified to the CPU interface 15. From the information output from the CPU interface 15, the loop management mechanism 1 of the N2 node
It is determined that the e signal is received. Here, the node N2
Completes the confirmation that N1 exists as a node on the A side. Finally, the Idle signal 6 is sent from the node N2 to the node N1.
3, the node N1 completes the confirmation that the node N2 is adjacent to the system B as a node. At this point Id
The le signal 63 is sent to both sides. Id
The detailed operation when the le signal 63 is received will be described below. When the reception control code detection circuit 46 detects the idle code, a synchronization code detection signal 52 is sent to the frame synchronization detection circuit 48. The frame synchronization detection circuit 48 confirms that the synchronization code detection signal 52 is transmitted periodically at the timing of receiving Idle, and sends a frame synchronization establishment signal 58 to the information frame detection circuit 49. This frame synchronization establishment signal 58 is used when receiving a frame.

【0023】ノードN1では、隣接局の確認が完了した
ことを、フレーム送信を行ってリングマスタノードに通
知する。スイッチ回路6での詳細な動作は以下のように
なる。ループ管理機能1はシステム動作に加わっている
系(この場合A系)側にフレームを送信する。データリ
ンク層機能2を経由して送受信制御回路5から送信フレ
ームデータがスイッチ回路6に送られる。送受信制御回
路インタフェース16では、受け取った送信フレームデ
ータを送信フレーム信号26として送信フレーム選択回
路32に送る。送信フレーム選択回路32はFIFO回
路33に信号を入れる。FIFO回路33では、FIF
O状態信号39をFIFO入力有りとして送信制御回路
35に送る。送信制御回路35では、FIFO出力制御
信号38をFIFO出力許可としFIFO回路33に伝
達する。また送信選択信号44をFIFO出力として送
信選択回路34に伝える。ここで、FIF○回路33
は、FIFO出力制御信号38を出力許可として受け取
り、送信選択回路34にFIFO出力フレーム信号40
を送る。送信選択回路34ではLAN送信信号28を作
成し、LANインタフェース21に伝達する。LANイ
ンタフェース21からはA系にフレームの送信がなされ
る。
The node N1 notifies the ring master node by transmitting a frame that the confirmation of the adjacent station has been completed. The detailed operation of the switch circuit 6 is as follows. The loop management function 1 transmits a frame to a system participating in the system operation (A system in this case). Transmission frame data is transmitted from the transmission / reception control circuit 5 to the switch circuit 6 via the data link layer function 2. The transmission / reception control circuit interface 16 sends the received transmission frame data to the transmission frame selection circuit 32 as a transmission frame signal 26. The transmission frame selection circuit 32 inputs a signal to the FIFO circuit 33. In the FIFO circuit 33, the FIFO
The O state signal 39 is sent to the transmission control circuit 35 as having a FIFO input. The transmission control circuit 35 transmits the FIFO output control signal 38 to the FIFO circuit 33 with the FIFO output enabled. Further, the transmission selection signal 44 is transmitted to the transmission selection circuit 34 as a FIFO output. Here, the FIF circuit 33
Receives the FIFO output control signal 38 as output permission, and sends the FIFO output frame signal 40
Send. The transmission selection circuit 34 creates a LAN transmission signal 28 and transmits it to the LAN interface 21. A frame is transmitted from the LAN interface 21 to the A system.

【0024】リングマスタノードでは、B系側に送られ
てきた情報フレームの受け取りが行われる。LANイン
タフェース21で受けた信号がLAN受信信号29とし
て、受信系ブロックB20に伝達される。受信系ブロッ
クB20内部の情報フレーム検出回路49でPreコー
ド一致検出による受信フレームの検出を行う。この一致
検出はフレーム同期検出回路48から出されるフレーム
同期確立信号58のタイミングを用いて行われる。受信
フレームが検出された場合は、受信FIFO回路50に
対し情報フレーム受信中信号56と情報フレーム取り出
し信号57が送られる。受信FIFO回路では、受信し
た信号を受信フレーム信号25として送受信制御回路イ
ンタフェース16に送る。送受信制御回路インタフェー
ス16から、送受信制御回路5に受信信号が送られ、送
受信制御回路5にてフレーム受け取りを行い、受信があ
ったことをCPU11に伝える。送受信ドライバ4、デ
ータリンク層3経由で、ループ管理機能1に隣接局確認
が伝えられる。ノードN1とリングマスタノードの中間
のノードでは、隣接局確認フレームは中継(リピート)
される。B系で受信されたデータは、受信系ブロックB
20からリピート受信信号27として送信系ブロックA
17に伝えられる。送信系ブロックA17内部の送信フ
レーム選択回路32で受け取り、以下送受信制御回路イ
ンタフェース16からの送信フレーム信号26と同様に
処理されていき、A系側に送り出されていく。
The ring master node receives the information frame sent to the B system. The signal received by the LAN interface 21 is transmitted to the reception system block B20 as a LAN reception signal 29. An information frame detection circuit 49 in the reception system block B20 detects a reception frame by detecting a Pre code match. This coincidence detection is performed using the timing of the frame synchronization establishment signal 58 output from the frame synchronization detection circuit 48. When a reception frame is detected, an information frame receiving signal 56 and an information frame extraction signal 57 are sent to the reception FIFO circuit 50. The reception FIFO circuit sends the received signal to the transmission / reception control circuit interface 16 as a reception frame signal 25. A reception signal is sent from the transmission / reception control circuit interface 16 to the transmission / reception control circuit 5, the transmission / reception control circuit 5 receives a frame, and notifies the CPU 11 of the reception. The adjacent station confirmation is transmitted to the loop management function 1 via the transmission / reception driver 4 and the data link layer 3. At the node between the node N1 and the ring master node, the adjacent station confirmation frame is relayed (repeat).
Is done. The data received by the system B
20 as a transmission reception block 27 as a repeat reception signal 27
It is conveyed to 17. The data is received by the transmission frame selection circuit 32 in the transmission system block A17, and thereafter, processed in the same manner as the transmission frame signal 26 from the transmission / reception control circuit interface 16, and transmitted to the A system.

【0025】上記隣接ノード確認は、各系について独立
に行うものであり、1つの系のみシステム動作に加わり
終端する状態で稼動しているノードであっても、もう一
方の系において、システム動作に影響を与えることなく
実行できる。また、リングマスタノードのループ管理機
能1へは、システム動作に加わっている系を使用して、
隣接ノードアドレスとともに隣接ノードとの通信が可能
であることを、データリンク層機能2の処理を経て通知
することができるので、リングマスタノードヘの通知も
システム動作に影響を与えることなく実行できる。
The above-mentioned adjacent node check is performed independently for each system. Even if a node is operating in a state where only one system has been added to the system operation and terminated, the other system has no effect on the system operation. Can be performed without impact. Also, for the loop management function 1 of the ring master node, the system participating in the system operation is used,
The fact that communication with the adjacent node is possible together with the address of the adjacent node can be notified through the processing of the data link layer function 2, so that the notification to the ring master node can be executed without affecting the system operation.

【0026】[異常検出動作]図10に、Idleコー
ド発生異常検出のトランザクション例を示す。隣接ノー
ド確認が完了し、Idleコードが連続して送られつづ
けている場合に、受け取り側にて連続受け取り数をカウ
ントする。カウント数nがある定めた回数NE以上にな
った場合に、異常発生としてCPU11に通知する。C
PU11では、回路故障発生として通知処理を行う。送
信側では、NE/2ごとにIdle送信を自動的に停止
し異常発生しないようにする。本動作について、スイッ
チ回路6の内部での詳細な動作を説明する。送信系ブロ
ックA17内、送信系ブロックB18内の送信制御回路
35にIdle連続送信カウンタを持ち、Idle連続
送信数がNE/2になった場合に、制御コード生成回路
36に伝達するコード生成制御信号41をIdleでな
くすことによりIdle送信を停止し、1キャラクタ時
間信号を送らない動作とする。受信側では、受信系ブロ
ックA19内、受信系ブロックB20内の受信異常検出
回路47にて受信制御コード検出回路46からの制御コ
ード種別信号54のIdle検出を連続発生時カウント
し(他のコード受信でリセット)、NE値に達したとこ
ろで異常発生として受信ステータス24をCPUインタ
フェース15に出す。CPUインタフェース15からの
情報を、CPUl1が受け取り、異常処理をおこなう。
[Abnormality Detection Operation] FIG. 10 shows an example of a transaction for detecting an idle code generation abnormality. When the confirmation of the adjacent node is completed and the idle code is continuously transmitted, the receiving side counts the number of continuous receptions. When the count number n exceeds a predetermined number NE, the CPU 11 is notified to the CPU 11 that an abnormality has occurred. C
The PU 11 performs notification processing as occurrence of a circuit failure. On the transmission side, idle transmission is automatically stopped every NE / 2 so that no abnormality occurs. Regarding this operation, a detailed operation inside the switch circuit 6 will be described. A transmission control circuit 35 in the transmission system block A17 and a transmission control circuit 35 in the transmission system block B18 have an idle continuous transmission counter, and a code generation control signal to be transmitted to the control code generation circuit 36 when the idle continuous transmission number becomes NE / 2. The transmission of Idle is stopped by eliminating 41 from Idle, and the operation is not to send a one-character time signal. On the receiving side, the reception error detection circuit 47 in the reception system block A19 and the reception system block B20 counts the idle detection of the control code type signal 54 from the reception control code detection circuit 46 at the time of continuous occurrence (reception of other codes). And resets the reception status 24 to the CPU interface 15 when the NE value is reached. The CPU 11 receives the information from the CPU interface 15 and performs an abnormal process.

【0027】以上説明した異常検出動作を組み込むこと
により、異常検出のためのシステム中断処理を発生する
ことなく、回路の故障発生検出が可能となった。本例で
はIdle送信中断間隔をNE/2としているがNE以
下の他の値でも問題ない。
By incorporating the above-described abnormality detection operation, it is possible to detect the occurrence of a circuit failure without generating a system interruption process for abnormality detection. In this example, the idle transmission interruption interval is set to NE / 2, but other values equal to or less than NE do not matter.

【0028】[通信不可通知]図11はこの実施形態に
おけるリングの場合の通信不可通知、図12はこの実施
形態におけるバスの場合の通信不可通知を示す図であ
る。また図13はノード配列テーブルを示す図で、
(a)はA系ノード配列テーブルを、(b)はB系ノー
ド配列テーブルを示す。リングマスタノードのループ管
理機能1は、図13のノード配列テーブル64を作成す
ることで、リングマスタノードが終端するリングである
か、他ノードが終端するバスであるかを判断し、これを
接続している全ノードのループ管理機能1に同報フレー
ムで通知する。これにより、全ノードは現在リングであ
るかバスであるかを記憶する。各ノードは、リングであ
るときに、隣接ノードとの通信不可を検出した場合は、
図11のように、信号断識別子と送信元ノードアドレス
を情報として持つBreak信号62を送信する。Br
eak信号62が流れると、リングマスタノードからの
システム動作再開を意味するSystem_Start
同報フレームが流れるまでは、システム動作は中断す
る。以下に、この場合のスイッチ回路6の内部での動作
を説明する。ノードN2のスイッチ回路6の受信系ブロ
ックB20側で通信不可となることの検出を受信異常検
出回路51が行う。具体的にはLAN受信信号29の状
況を監視し、信号無し状態がある時間以上連続した場合
に信号断発生として受信ステータス24をCPUインタ
フェース15に通知する。CPUインタフェース15か
らCPU11にこのステータスを伝え、ループ管理機能
1にて信号断処理を行う。
[Notification of Communication Impossibility] FIG. 11 is a diagram showing a communication impossibility notification in the case of a ring in this embodiment, and FIG. 12 is a view showing a communication impossibility notification of a bus in this embodiment. FIG. 13 shows a node array table.
(A) shows an A-system node array table, and (b) shows a B-system node array table. The loop management function 1 of the ring master node creates the node arrangement table 64 of FIG. 13 to determine whether the ring is a ring terminated by the ring master node or a bus terminated by another node, and is connected thereto. It notifies the loop management function 1 of all the nodes performing the broadcast frame. As a result, all nodes memorize the current ring or bus. When each node detects that communication with an adjacent node is not possible when it is a ring,
As shown in FIG. 11, a Break signal 62 having a signal disconnection identifier and a source node address as information is transmitted. Br
When the eak signal 62 flows, System_Start indicating that the system operation is restarted from the ring master node
Until the broadcast frame flows, the system operation is suspended. The operation inside the switch circuit 6 in this case will be described below. The reception abnormality detection circuit 51 detects that communication is disabled on the reception system block B20 side of the switch circuit 6 of the node N2. More specifically, the status of the LAN reception signal 29 is monitored, and if a signal-free state continues for a certain period of time or more, the reception status 24 is notified to the CPU interface 15 as a signal interruption. This status is transmitted from the CPU interface 15 to the CPU 11, and a signal disconnection process is performed by the loop management function 1.

【0029】リング構成の場合は、これを受けて、ノー
ドN2のループ管理機構1は、A系にBreakコード
の送信を行う。ノードN2のループ管理機能1はCPU
インタフェース15のN1系側(この場合A系側とな
る)に対し自分のアドレス値とBreak信号送信要求
をセットする。CPUインタフェース15からは送信系
ブロックA17に対し、Break送信要求の送信制御
コマンド22を伝える。以降は上記のQuiet/Ac
k送信と同様に、LAN上にBreak信号62が送信
される。またこのノードでのコード/フレームリピート
伝送を停止する。N2ノードからリングマスタノードま
での途中にあるノードでは、Breakコードはリピー
トされる。B系側のLAN信号をLANインタフェース
21から入力し、受信系ブロックB20に伝達する。受
信系ブロックB20内部の受信制御コード検出回路46
では、Breakコードの検知を得てリピート受信信号
27にBreakコード受信状況と受信コード中に含ま
れるコード情報(この場合はアドレスN2が含まれる)
を送信系ブロックA17に伝達する。Break受信状
況はBreak受信完了にてリセットされる。
In the case of a ring configuration, in response to this, the loop management mechanism 1 of the node N2 transmits a Break code to the A system. The loop management function 1 of the node N2 is a CPU
It sets its own address value and a Break signal transmission request to the N1 system side (A system side in this case) of the interface 15. The CPU interface 15 transmits a transmission control command 22 for a Break transmission request to the transmission system block A17. Thereafter, the above Quiet / Ac
The Break signal 62 is transmitted on the LAN in the same manner as the k transmission. Also, the code / frame repeat transmission at this node is stopped. The Break code is repeated at a node on the way from the N2 node to the ring master node. The B-system side LAN signal is input from the LAN interface 21 and transmitted to the receiving system block B20. Reception control code detection circuit 46 in reception system block B20
Then, the break code is detected and the code information included in the received code (in this case, the address N2 is included) is included in the repeat reception signal 27 upon receiving the Break code detection.
Is transmitted to the transmission system block A17. The Break reception status is reset when the Break reception is completed.

【0030】送信系ブロックA17では、送信制御回路
35および制御コード生成回路36にリピート受信信号
27が受け渡される。送信制御回路35では、制御コー
ド生成制御信号41にBreakリピート送信をセット
し、制御コード生成回路36に送る。制御コード生成回
路ではコード情報を含めてBreakコードを作成し制
御コード生成結果信号43として送信選択回路34に送
る。送信選択回路34では、コード送信としてLAN送
信信号28にBreakコードを伝えLANインタフェ
ース21からLANのA系側に送られる。リングマスタ
ノードでは、リピートされて伝達されたBreakコー
ドを受け取り、上記のバス変更処理を行う。即ち、リン
グマスタノードではA系とB系とを接続し、リピートス
ルーとなるようにする。(Stop_Break.re
q以降のフレーム伝送) 一方、接続構成がバスであるときに隣接ノードとの通信
不可を検出した場合は、図12のように、ノードN2が
終端し、フレームの送受信をノードN1側の系のみに限
定し、さらにノードN2とノードN3間で通信不可とな
ったことを情報として持つ、リングマスタノードのルー
プ管理機能1宛のReport_Status.req
を、データリンク層機能3へ送信要求する。
In the transmission system block A17, the repeat reception signal 27 is passed to the transmission control circuit 35 and the control code generation circuit 36. In the transmission control circuit 35, Break repeat transmission is set in the control code generation control signal 41 and is sent to the control code generation circuit 36. The control code generation circuit generates a Break code including the code information and sends it to the transmission selection circuit 34 as a control code generation result signal 43. In the transmission selection circuit 34, a Break code is transmitted to the LAN transmission signal 28 as code transmission, and is transmitted from the LAN interface 21 to the A side of the LAN. The ring master node receives the Break code transmitted in a repeated manner, and performs the above bus change processing. That is, in the ring master node, the A system and the B system are connected so that a repeat-through operation is performed. (Stop_Break.re
On the other hand, if it is detected that communication with the adjacent node is impossible when the connection configuration is a bus, the node N2 terminates and the frame transmission / reception is performed only by the node N1 side system as shown in FIG. Report_Status. To the loop management function 1 of the ring master node having information indicating that communication between the node N2 and the node N3 is disabled. req
To the data link layer function 3.

【0031】上記のような送信機能・スイッチ機能を持
つことにより、システム動作を中断することなく、通信
不可状態を処理することができる。これにより、システ
ム動作の中断を減らすことができる。
By having the transmission function / switch function as described above, it is possible to process the communication disabled state without interrupting the system operation. Thereby, interruption of the system operation can be reduced.

【0032】[Preコード再生動作]図14に、フレ
ーム受信時Preコード再生動作をタイムチャートにて
示す。同図において、(a)が再生動作発生時、(b)
が通常動作時を示す。情報フレーム検出回路49におい
て、LAN受信信号29を内部のシフトバッファに貯
え、フレーム同期確立信号58がONのタイミングでシ
フトバッファの内容がPreコードであるかどうかの判
定を行い、フレームであるかどうかの検出を行ってい
る。(a)のようにPreコード検出に先立ちLAN受
信信号29が存在していた場合は、判別したタイミング
でフレームデータ再生指示59をONとし受信FIFO
回路50内でPreコードを再生し、その後でFIFO
に貯えておいた情報フレーム検出回路49からの受信フ
レーム取り出し信号57を受信フレーム信号25に出力
する。(b)の通常時は、受信フレーム取り出し信号5
7の内容をそのままの順番で受信フレーム信号25に取
り出す。以上のようなコード再生機能を持たせることに
より、ノイズ等の影響により情報フレームを取り逃すこ
とを減らし、情報未到達により発生するシステム動作の
中断を減らすことができる。
[Pre Code Reproduction Operation] FIG. 14 is a time chart showing the Pre Code reproduction operation at the time of frame reception. In the same figure, (a) shows when a reproducing operation occurs, (b)
Indicates a normal operation. In the information frame detection circuit 49, the LAN reception signal 29 is stored in an internal shift buffer, and when the frame synchronization establishment signal 58 is ON, it is determined whether or not the content of the shift buffer is a Pre code. Is being detected. If the LAN reception signal 29 is present prior to the detection of the Pre code as in (a), the frame data reproduction instruction 59 is turned ON at the determined timing and the reception FIFO is set.
Reproduce the Pre code in the circuit 50, and then
The received frame extracting signal 57 from the information frame detecting circuit 49 stored in the received frame signal is output to the received frame signal 25. In the normal state of (b), the received frame extraction signal 5
7 are extracted to the received frame signal 25 in the same order. By providing the code reproducing function as described above, it is possible to reduce missed information frames due to the influence of noise or the like, and to reduce interruption of the system operation caused by unreached information.

【0033】[コード連続カウント処理]図15に、コ
ード連続カウント処理のタイムチャートを示す。ここで
は、Quiet検出を例に処理内容を説明する。同図に
おいて、(a)がコード検出動作例、(b)がコード検
出なし時の動作例である。受信フレーム信号25を受信
制御コード検出回路46は受け取り、内部のシフトレジ
スタに入れていく。これがコード検出パタンと一致した
場合に、制御コード種別信号54を制御コードカウント
回路47に伝達する。制御コードカウント回路47で
は、制御コード種別信号54が入れられると、内部カウ
ンタをカウントアップする。この例では(a)のよう
に、3回連続した場合にコード有りと判断し、制御コー
ドカウント終了信号55が受信制御コード検出回路46
に伝えられる。(b)の例のように3回に満たないでコ
ード内容が変化した場合は、制御コードカウント終了信
号55は出力されない。受信制御コード検出回路46で
制御コードカウント終了信号55を受け取ったら、受信
ステータス24に制御コード連続入力発生のステータス
を入れる。以上のようなコード連続カウント処理を持た
せることにより、ノイズ等の影響により受信コードを取
り誤ることにより発生するシステム動作の中断をなくす
ことができる。
[Code Continuous Counting Process] FIG. 15 is a time chart of the code continuous counting process. Here, the processing content will be described by taking Quiet detection as an example. In the figure, (a) shows an example of code detection operation, and (b) shows an example of operation when no code is detected. The reception control code detection circuit 46 receives the reception frame signal 25 and enters the internal shift register. When this matches the code detection pattern, the control code type signal 54 is transmitted to the control code count circuit 47. When the control code type signal 54 is input, the control code counting circuit 47 counts up an internal counter. In this example, as shown in (a), when there are three consecutive occurrences, it is determined that there is a code, and the control code count end signal 55 is sent to the reception control code detection circuit 46.
Conveyed to. If the code content changes less than three times as in the example of (b), the control code count end signal 55 is not output. When the control code count end signal 55 is received by the reception control code detection circuit 46, the status of continuous control code generation is entered in the reception status 24. By providing the code continuous counting process as described above, it is possible to eliminate the interruption of the system operation caused by erroneously receiving a code due to the influence of noise or the like.

【0034】本例では3回連続を検出の区切り値として
いるが、これは他の値を用いても当然問題は生じない。
In this example, three consecutive detections are used as the delimiter value for detection. However, other values may be used without any problem.

【0035】[衝突検出動作]図16に、送信フレーム
選択回路32における送信フレーム選択動作タイムチャ
ートを示す。同図において、(a)は送信フレーム信号
26が選択される場合で、(b)は受信リピート信号2
7が選択される場合である。(c)は送信フレーム信号
26と受信リピート信号27が同時に発生し、送信フレ
ーム信号26が選択される場合である。先着したフレー
ムが選択されて、送信フレーム選択結果信号37に送り
出されることとなる。また、同時発生する場合は(c)
に示すように、この実施形態の場合は送信フレーム信号
26の方を優先させている。また、同時に送信フレーム
が発生した場合は衝突発生を送信部ステータス23にセ
ットしCPUインタフェース15に伝達する。上記の伝
送衝突検出動作を用いることにより、伝送フレーム送出
時にリピート伝送フレームとの先出し調停処理を行い、
衝突発生検出が行えるので、伝送制御プログラムの判断
の負担を減らすことができる。
[Collision Detection Operation] FIG. 16 is a timing chart of the transmission frame selection operation in the transmission frame selection circuit 32. 14A shows a case where the transmission frame signal 26 is selected, and FIG. 14B shows a case where the reception repeat signal 2 is selected.
7 is selected. (C) is a case where the transmission frame signal 26 and the reception repeat signal 27 are simultaneously generated and the transmission frame signal 26 is selected. The first arrived frame is selected and sent to the transmission frame selection result signal 37. If they occur simultaneously, (c)
As shown in FIG. 7, in this embodiment, the transmission frame signal 26 is prioritized. When a transmission frame occurs at the same time, the occurrence of a collision is set in the transmission unit status 23 and transmitted to the CPU interface 15. By using the above-described transmission collision detection operation, when transmitting a transmission frame, perform an advance arbitration process with a repeat transmission frame,
Since the occurrence of collision can be detected, the load of the judgment of the transmission control program can be reduced.

【0036】[コード/送信フレーム優先度処理]図1
7に、コード/送信フレーム優先度処理のタイムチャー
トを示す。同図において、(a)がフレーム送信中でコ
ード送信が待たされている状態を示す。(b)ではフレ
ーム送信が完了し、Idleコードが送信されている状
態を示す。(c)ではIdle送信中により優先度の高
いリピートBreak信号要求が入り送信される状態を
示す。(d)ではリピートBreak信号送信が終了
し、待たされていたIdle信号送信が実施される状態
を示す。この場合フレーム送信要求があるがコード送信
完了を待っている。まず(a)の部分での送信系ブロッ
ク31内部での信号動作を説明する。FIFO回路33
に対し、送信フレーム選択結果信号37が送信フレーム
選択回路32よりだされる。FIFO回路33では送信
フレームが発生したということでFIF○状態信号39
にフレーム有りをセットするとともにFIFOにデータ
を貯える。送信制御回路35では送信同期タイミング
(図17の▽)に合わせ送信制御判定を行い、FIFO
送信要求を受けつけてFIFO出力制御信号38をON
(FIFO出力許可)とする。また送信選択信号44を
FIFO送信選択とする。FIFO回路33ではFIF
O出力制御信号39がFIFO出力可となったことによ
りFIFO出力フレーム信号40に、貯えていた送信フ
レームデータを入れていく。送信選択回路34ではFI
FO出力フレーム信号40を選択しLAN送信信号28
に出力する。
[Code / transmission frame priority processing] FIG.
FIG. 7 shows a time chart of the code / transmission frame priority processing. In the figure, (a) shows a state in which a frame is being transmitted and code transmission is waiting. (B) shows a state in which frame transmission has been completed and an idle code is being transmitted. (C) shows a state in which a repeat break signal request having a higher priority during the idle transmission is transmitted. (D) shows a state in which the transmission of the Repeat Break signal ends and the transmission of the idle signal that has been waiting has been performed. In this case, there is a frame transmission request, but waiting for code transmission completion. First, the signal operation inside the transmission system block 31 in the part (a) will be described. FIFO circuit 33
The transmission frame selection result signal 37 is output from the transmission frame selection circuit 32. In the FIFO circuit 33, since the transmission frame has occurred, the FIFO state signal 39
Is set to "with frame" and data is stored in the FIFO. The transmission control circuit 35 performs transmission control judgment in accordance with the transmission synchronization timing ((in FIG. 17), and
Accepts transmission request and turns on FIFO output control signal 38
(FIFO output permission). The transmission selection signal 44 is a FIFO transmission selection. In the FIFO circuit 33, the FIFO
When the O output control signal 39 becomes FIFO output enabled, the stored transmission frame data is inserted into the FIFO output frame signal 40. In the transmission selection circuit 34, FI
The FO output frame signal 40 is selected and the LAN transmission signal 28 is selected.
Output to

【0037】FIFO回路33内で貯えられたフレーム
信号がすべて出されると、FIF○状態信号39はフレ
ーム無しとなる。この信号を受け送信制御回路ではFI
F○出力制御信号39をFIFO出力不可とする。フレ
ーム送信実施中に送信制御コマンド22はIdleコー
ド送信となっているがフレーム送信完了となるまで待た
される。次に(b)の部分での動作を説明する。送信制
御回路35では、フレーム送信が終わったタイミング
で、制御コード生成回路36に対し制御コード生成制御
信号41をIdleコード送信の内容で伝える。これを
うけ制御コード生成回路36ではIdleコードを作成
し制御コード生成結果信号43に出す。また、送信制御
回路35では、送信選択信号44をコード送信選択とす
る。次のIdleを送信するタイミングでリピート受信
信号27に優先度の高いリピートBreak要求が入れ
られており、送信制御回路35ではIdle送信を停止
する。次に(c)の部分での動作を説明する。送信制御
回路35ではldle送信が停止したタイミングで制御
コード生成回路36に対し制御コード生成制御信号41
をリピートBreakコード送信の内容で伝える。これ
をうけ制御コード生成回路36ではリピートBreak
コードを作成し制御コード生成結果信号43に出す。ま
た、送信制御回路35では送信選択信号44をコード送
信選択で継続する。制御コード生成ステータス42がコ
ード生成完了となった時点で、制御回路35ではリピー
トBreak送信を停止する。
When all the frame signals stored in the FIFO circuit 33 are output, the FIFO state signal 39 becomes no frame. Upon receiving this signal, the transmission control circuit FI
The F output control signal 39 is set to disable FIFO output. While the frame transmission is being performed, the transmission control command 22 indicates that the idle code is transmitted, but waits until the frame transmission is completed. Next, the operation in the part (b) will be described. The transmission control circuit 35 transmits a control code generation control signal 41 to the control code generation circuit 36 at the timing when the frame transmission ends, in the form of the idle code transmission. In response to this, the control code generation circuit 36 generates an Idle code and outputs it to the control code generation result signal 43. The transmission control circuit 35 sets the transmission selection signal 44 to code transmission selection. At the timing of transmitting the next idle, a repeat break request having a high priority is included in the repeat reception signal 27, and the transmission control circuit 35 stops idle transmission. Next, the operation in the part (c) will be described. The transmission control circuit 35 sends the control code generation control signal 41 to the control code generation circuit 36 at the timing when the idle transmission stops.
Is transmitted in the content of the repeat Break code transmission. In response to this, the control code generation circuit 36 repeats Break
A code is created and output to the control code generation result signal 43. Further, the transmission control circuit 35 continues the transmission selection signal 44 with the code transmission selection. When the control code generation status 42 indicates that the code generation has been completed, the control circuit 35 stops the repeat Break transmission.

【0038】最後に(d)の部分での動作を説明する。
送信制御回路35では、リピートBreak送信が停止
したタイミングで、制御コード生成回路36に対し制御
コード生成制御信号41をIdleコード送信の内容で
伝える。これを受け、制御コード生成回路36ではId
leコードを作成し制御コード生成結果信号43に出
す。また、送信制御回路35では、送信選択信号44を
コード送信選択で継続する。次のIdleを送信するタ
イミングでFIFO状態信号39に優先度の高いフレー
ム有り要求が入れられており、送信制御回路35ではI
dle送信を停止する。この後フレーム送信が開始され
る。上記のコード/送信フレーム優先度処理を持たせる
ことにより、フレーム送出処理とコマンド送出処理に優
先度を持たせて行えるので、伝送制御プログラム内で判
別処理を行わせる必要がなくなり、処理速度が向上す
る。
Finally, the operation in the part (d) will be described.
The transmission control circuit 35 transmits the control code generation control signal 41 to the control code generation circuit 36 at the timing when the repeat Break transmission is stopped in the form of the idle code transmission. In response, the control code generation circuit 36 outputs Id
A le code is created and output to the control code generation result signal 43. In the transmission control circuit 35, the transmission selection signal 44 is continued with the code transmission selection. At the timing of transmitting the next Idle, a high-priority frame presence request is included in the FIFO status signal 39, and the transmission control circuit 35
Stop dle transmission. Thereafter, frame transmission is started. By providing the above code / transmission frame priority processing, priority can be given to frame transmission processing and command transmission processing, so that it is not necessary to perform discrimination processing in the transmission control program, and processing speed is improved. I do.

【0039】(第2の実施形態)次に、本発明に係る光
二重ループ管理スイッチ回路の第2の実施形態について
説明する。図18(a)は、第2の実施形態における送
受信制御回路5とスイッチ回路6の接続構成である。統
一送信フレーム信号65と統一受信フレーム信号66の
一系統で接続する。他の部分の接続構成は第1の実施形
態と同一である。なお、図18(b)は、第1の実施形
態で用いてきた接続構成であり、A系統とB系統で独立
している。A系統はA系統用送信フレーム信号67とA
系統用受信フレーム信号68、B系統はB系統用送信フ
レーム信号69とB系統用受信フレーム信号70で送受
信制御回路5とスイッチ回路6とが接続されている。
(Second Embodiment) Next, a second embodiment of the optical double loop management switch circuit according to the present invention will be described. FIG. 18A shows a connection configuration between the transmission / reception control circuit 5 and the switch circuit 6 in the second embodiment. The unified transmission frame signal 65 and the unified reception frame signal 66 are connected by one system. The connection configuration of other parts is the same as that of the first embodiment. FIG. 18B shows a connection configuration used in the first embodiment, and is independent for the A system and the B system. The A system is a transmission frame signal 67 for the A system and an A system.
The transmission / reception control circuit 5 and the switch circuit 6 are connected to the system reception frame signal 68 and the system B by a system B transmission frame signal 69 and a system B reception frame signal 70.

【0040】[受信フレーム統一化動作]ノードからL
AN上に送信するフレームはA系、B系に係わりなく単
一であるので、スイッチ回路6に送られる送信フレーム
信号は1系統あれば問題ない。送受信制御回路5から送
られてくる統一送信フレーム信号65は、スイッチ回路
10内部の送信制御回路インタフェース16で送信フレ
ーム信号26に移され送信系ブロックA17、送信系ブ
ロックB18に送られる。送信系ブロックA17、送信
系ブロックB18からLANインタフェース21に伝達
され送信される。この場合、必要によってはCPUイン
タフェース15にフレーム送信禁止・許可の設定機能を
設け、系統別にフレーム送信を決定できるようにする。
一方、受信フレームはA系、B系で独立して送られてく
る可能性があるので、図19に示す受信フレーム統一化
動作が必要となる。同図(a)はA系受信フレーム信号
71が選択される場合で、(b)はB系受信フレーム信
号72が選択される場合である。また、同図(c)はA
系受信フレーム信号71とB系受信フレーム信号72が
同時に発生し、A系受信フレーム信号71が選択される
場合である。
[Received frame unification operation]
Since a single frame is transmitted to the AN irrespective of the A system and the B system, there is no problem if only one transmission frame signal is sent to the switch circuit 6. The unified transmission frame signal 65 sent from the transmission / reception control circuit 5 is transferred to the transmission frame signal 26 by the transmission control circuit interface 16 inside the switch circuit 10 and sent to the transmission system block A17 and the transmission system block B18. The data is transmitted from the transmission system block A17 and the transmission system block B18 to the LAN interface 21 and transmitted. In this case, a frame transmission prohibition / permission setting function is provided in the CPU interface 15 as necessary, so that frame transmission can be determined for each system.
On the other hand, since there is a possibility that the received frame is transmitted independently in the A system and the B system, the operation of unifying the received frame shown in FIG. 19 is required. FIG. 7A shows a case where the A-system reception frame signal 71 is selected, and FIG. 7B shows a case where the B-system reception frame signal 72 is selected. Also, FIG.
This is a case where the system reception frame signal 71 and the system B reception frame signal 72 are simultaneously generated and the system A reception frame signal 71 is selected.

【0041】送受信制御回路インタフェース16では、
先着したフレームが選択されて統一受信フレーム信号6
6に送り出されることとなる。また、同時発生する場合
は(c)に示すように、この実施形態の場合はA系受信
フレーム信号71の方を優先させている。選択されなか
った受信フレームは破棄されることとなる。以上説明し
てきた受信フレーム統一化動作を持つことにより、受信
フレーム信号をスイッチ回路6内部で2系統から1系統
にまとめているので送受信制御回路5に対しての接続信
号数を減らすことができ、かつ、同時に受信フレーム信
号が発生した場合でも、相互での影響を受け誤った受信
信号を送受信制御回路5に送ることをなくすことができ
る。
In the transmission / reception control circuit interface 16,
The first received frame is selected and the unified received frame signal 6
6 will be sent. In the case of simultaneous occurrence, as shown in (c), in this embodiment, the A-system received frame signal 71 is prioritized. Received frames that have not been selected will be discarded. By having the receiving frame unifying operation described above, the number of signals connected to the transmission / reception control circuit 5 can be reduced since the receiving frame signals are grouped from two systems into one system inside the switch circuit 6, In addition, even if a reception frame signal is generated at the same time, it is possible to prevent the transmission of the erroneous reception signal to the transmission / reception control circuit 5 due to the mutual influence.

【0042】[受信間隔調整機能]図20に、受信間隔
調整機能のタイムチャートを示す。前記の受信フレーム
統一化動作に加えて、受信フレーム信号を送受信制御回
路5に、ある間隔以上の時間幅を持って伝達する機能で
ある。図20のタイムチャート中、(a)は受信フレー
ム信号到着間隔が規定値以上の場合の動作であり(b)
は受信フレーム信号到着間隔が規定値を下回る場合の動
作である。(a)の場合のように、A系受信フレーム信
号71終了後に到着したB系受信フレーム信号72の信
号発生間隔が間隔最小値Tより大きい場合は、統一受信
フレーム信号66には、そのまま到着したB系受信フレ
ーム信号72が出される。一方、(b)の場合のよう
に、A系受信フレーム信号71終了後に到着したB系受
信フレーム信号72の信号発生間隔が間隔最小値Tを下
回る場合は、統一受信フレーム信号66には直接信号出
力されずに内部FIFOデータ73に入れられる。A系
受信フレーム信号71終了後時間Tを経過した時点で内
部FIFOデータ73から統一受信フレーム信号66に
出力される動作となる。この場合統一受信フレーム信号
66に出力される信号発生間隔はTとなる。
[Reception Interval Adjustment Function] FIG. 20 is a time chart of the reception interval adjustment function. In addition to the above-described reception frame unifying operation, this is a function of transmitting a reception frame signal to the transmission / reception control circuit 5 with a certain time interval or more. In the time chart of FIG. 20, (a) shows the operation when the reception frame signal arrival interval is equal to or greater than a specified value (b).
Is an operation when the reception frame signal arrival interval is smaller than a specified value. As in the case of (a), when the signal generation interval of the B-system received frame signal 72 arriving after the termination of the A-system received frame signal 71 is larger than the minimum interval value T, the unified received frame signal 66 has arrived as it is. A B-system received frame signal 72 is output. On the other hand, when the signal generation interval of the B-system reception frame signal 72 arriving after the termination of the A-system reception frame signal 71 is smaller than the minimum interval value T, as in the case of (b), the unified reception frame signal 66 includes a direct signal. The data is not output but is stored in the internal FIFO data 73. When the time T elapses after the end of the A-system reception frame signal 71, the operation is output from the internal FIFO data 73 to the unified reception frame signal 66. In this case, the signal generation interval output to the unified reception frame signal 66 is T.

【0043】上記の信号発生間隔をTに保ち、B系受信
フレーム信号72が統一受信フレーム信号66に出され
る時間に遅れが出た場合は、次にA系受信フレーム信号
71の処理を受け付け始めるのは統一受信フレーム信号
66の出力が完了した時点となる。以降同様にして統一
受信フレーム信号66に出力される信号発生間隔はT以
上となる。以上説明してきた受信間隔調整機能を持つこ
とにより、受信フレーム出力を一定間隔以上としている
ので送受信制御回路5内で信号処理時間間隔を確保する
必要がなくなり回路を簡素化できる。
If the above-mentioned signal generation interval is kept at T and the time when the B-system reception frame signal 72 is output to the unified reception frame signal 66 is delayed, then the processing of the A-system reception frame signal 71 starts to be accepted. At the time when the output of the unified reception frame signal 66 is completed. Thereafter, the signal generation interval output to the unified reception frame signal 66 is T or more in the same manner. By having the reception interval adjusting function described above, the reception frame output is set to a certain interval or more, so that it is not necessary to secure a signal processing time interval in the transmission / reception control circuit 5, and the circuit can be simplified.

【0044】[伝送チャンネル情報添加機能]図21
に、伝送チャンネル情報添加機能のタイムチャートを示
す。前記の受信フレーム統一化動作に加えて、統一受信
フレーム信号66に伝送チャンネル情報を付加して送受
信制御回路5に伝達する機能である。図21のタイムチ
ャートの(a)はA系受信フレーム信号71が選択され
る場合で、(b)はB系受信フレーム信号72が選択さ
れる場合である。送受信制御回路インタフェース16で
は統一受信フレーム信号66を作成する際に、フレーム
中に接続チャンネル情報を添加する。この添加情報はフ
レーム中の決まった位置に入れられる。送受信制御回路
5を経由してCPU11内にフレーム情報を伝達し、こ
の情報を使って伝送制御プログラムにて受信チャンネル
を判断する。この情報が無いと受信チャンネルの判別を
するのにアドレステーブルの検索を行う必要が発生し、
処理時間が必要以上に多くかかることとなってしまう。
以上説明してきた伝送チャンネル情報添加機能を持つこ
とにより、受信フレーム内に受け取りチャンネル情報を
埋め込むので、伝送制御プログラム内で受信チャンネル
の判別処理を行わせる必要がなくなり、処理速度が向上
する。
[Transmission Channel Information Addition Function] FIG.
The time chart of the transmission channel information addition function is shown in FIG. This is a function of adding transmission channel information to the unified reception frame signal 66 and transmitting it to the transmission / reception control circuit 5 in addition to the above-described reception frame unification operation. 21A shows a case where the A-system reception frame signal 71 is selected, and FIG. 21B shows a case where the B-system reception frame signal 72 is selected. When creating the unified reception frame signal 66, the transmission / reception control circuit interface 16 adds connection channel information to the frame. This addition information is put in a fixed position in the frame. The frame information is transmitted to the CPU 11 via the transmission / reception control circuit 5, and the transmission control program uses the information to determine the reception channel. Without this information, it would be necessary to search the address table to determine the receiving channel,
Processing time will be longer than necessary.
By having the transmission channel information addition function described above, the reception channel information is embedded in the reception frame, so that there is no need to perform the reception channel determination processing in the transmission control program, and the processing speed is improved.

【0045】[0045]

【発明の効果】以上説明してきたように、請求項1、請
求項2、請求項3、請求項4、請求項7及び請求項8に
記載の本発明に係る光二重ループ管理スイッチ回路にお
いては、隣接ノード確認処理、ターミネート接続処理、
およびリピートスルー接続処理が、各系について独立
に、信号を使用して行われるため、もう一方の系でシス
テム動作に影響を与えることなく隣接ノードとの接続を
行うことができる。また、請求項5に記載の本発明に係
る光二重ループ管理スイッチ回路においては、定期的に
中断する性質を持った系統上の同期制御コード信号が所
定回数以上連続した場合に連続異常発生として、異常状
況を伝送制御ソフトウェアに伝達することができるの
で、異常診断用にシステム動作中断を発生させる必要が
ない。また、請求項6及び請求項8に記載の本発明に係
る光二重ループ管理スイッチ回路においては、リングマ
スタがリピート状態から終端する場合に、変更するタイ
ミングを決めることができるので、システム動作の中断
を減らすことができる。また、請求項9に記載の本発明
に係る光二重ループ管理スイッチ回路においては、ノイ
ズ等の影響により情報フレームを取り逃すことを減ら
し、情報未到達により発生するシステム動作の中断を減
らすことができる。
As described above, the optical double loop management switch circuit according to the present invention according to the first, second, third, fourth, seventh, and eighth aspects of the present invention has the following advantages. , Adjacent node confirmation processing, terminate connection processing,
Since the repeat through connection process is performed independently for each system using a signal, the other system can perform connection with an adjacent node without affecting system operation. Further, in the optical double loop management switch circuit according to the present invention as set forth in claim 5, when the synchronization control code signal on the system having the property of being periodically interrupted continues more than a predetermined number of times, a continuous abnormality is generated. Since the abnormal state can be transmitted to the transmission control software, there is no need to interrupt the system operation for the abnormality diagnosis. Further, in the optical double loop management switch circuit according to the present invention, when the ring master terminates from the repeat state, the change timing can be determined, so that the system operation is interrupted. Can be reduced. Further, in the optical double loop management switch circuit according to the ninth aspect of the present invention, it is possible to reduce missed information frames due to the influence of noise and the like, and to reduce interruption of system operation caused by unreached information. .

【0046】また、請求項10に記載の本発明に係る光
二重ループ管理スイッチ回路においては、ノイズ等の影
響により受信コードを取り誤ることにより発生するシス
テム動作の中断をなくすことができる。また、請求項
2、請求項3、及び請求項4に記載の本発明に係る光二
重ループ管理スイッチ回路においては、受信フレーム信
号をスイッチ内部で2系統から1系統に信号を選択する
方式でまとめており、送受信制御回路に対しての接続信
号を統一し、同時受信時の誤りの発生を防ぐことができ
る。また、請求項3に記載の本発明に係る光二重ループ
管理スイッチ回路においては、受信フレーム出力を一定
間隔以上としているので送受信制御回路内で信号処理時
間間隔を確保する必要がなくなり回路を簡素化できる。
また、請求項4に記載の本発明に係る光二重ループ管理
スイッチ回路においては、受信フレーム内に受け取りチ
ャンネル情報等の受信した系統の区別データを埋め込む
ので、伝送制御ソフトウェア内で受信チャンネルの判別
処理を行わせる必要がなくなり、処理速度が向上する。
更に、請求項7に記載の本発明に係る光二重ループ管理
スイッチ回路においては、伝送フレーム送出時にリピー
ト伝送フレームとの先出し調停処理を行い、衝突発生検
出が行えるので、伝送制御ソフトウェアの判断の負担を
減らすことができる。
Further, in the optical double loop management switch circuit according to the present invention, it is possible to eliminate the interruption of the system operation caused by erroneously receiving a code due to the influence of noise or the like. Also, in the optical double loop management switch circuit according to the present invention described in claims 2, 3 and 4, the received frame signals are combined in a system for selecting a signal from two systems to one system inside the switch. Therefore, it is possible to unify connection signals to the transmission / reception control circuit and to prevent an error from occurring at the time of simultaneous reception. In the optical double loop management switch circuit according to the third aspect of the present invention, since the reception frame output is set to a predetermined interval or more, it is not necessary to secure a signal processing time interval in the transmission / reception control circuit, thereby simplifying the circuit. it can.
Further, in the optical double loop management switch circuit according to the present invention, since the received frame discriminating data such as the received channel information is embedded in the received frame, the receiving channel discriminating processing is performed in the transmission control software. Need not be performed, and the processing speed is improved.
Furthermore, in the optical double-loop management switch circuit according to the present invention, when transmitting a transmission frame, first-arbitration processing with a repeat transmission frame is performed, and collision occurrence can be detected. Can be reduced.

【0047】また、請求項8に記載の本発明に係る光二
重ループ管理スイッチ回路においては、フレーム送出処
理とコマンド送出処理に優先度を持たせて行えるので、
伝送制御ソフトウェア内で判別処理を行わせる必要がな
くなり、処理速度が向上する。
In the optical double loop management switch circuit according to the present invention, the frame transmission processing and the command transmission processing can be performed with a priority.
It is not necessary to perform the determination processing in the transmission control software, and the processing speed is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1の実施形態におけるノードの通信処理機
能の構成を示す図。
FIG. 1 is a diagram illustrating a configuration of a communication processing function of a node according to a first embodiment.

【図2】 第1の実施形態におけるシステムの構成を示
す図。
FIG. 2 is a diagram showing a configuration of a system according to the first embodiment.

【図3】 第1の実施形態における通信モジュールの構
成を示す図。
FIG. 3 is a diagram illustrating a configuration of a communication module according to the first embodiment.

【図4】 第1の実施形態におけるスイッチ回路の構成
を示す図。
FIG. 4 is a diagram illustrating a configuration of a switch circuit according to the first embodiment.

【図5】 第1の実施形態における送信系ブロックの構
成を示す図。
FIG. 5 is a diagram showing a configuration of a transmission system block according to the first embodiment.

【図6】 第1の実施形態における送信系ブロックの構
成を示す図。
FIG. 6 is a diagram showing a configuration of a transmission system block according to the first embodiment.

【図7】 第1の実施形態における制御コードの構成を
示す図。
FIG. 7 is a diagram showing a configuration of a control code according to the first embodiment.

【図8】 第1の実施形態における情報フレームの構成
を示す図。
FIG. 8 is a diagram showing a configuration of an information frame according to the first embodiment.

【図9】 第1の実施形態における隣接ノード確認トラ
ンザクション例を示す図。
FIG. 9 is a view showing an example of an adjacent node confirmation transaction according to the first embodiment;

【図10】第1の実施形態におけるIdleコード発生
異常検出例を示す図。
FIG. 10 is a diagram showing an example of detecting an idle code generation abnormality in the first embodiment.

【図11】第1の実施形態におけるリングの場合の通信
不可通知を示す図。
FIG. 11 is a diagram showing a communication disable notification in the case of a ring according to the first embodiment.

【図12】第1の実施形態におけるバスの場合の通信不
可通知を示す図。
FIG. 12 is a diagram illustrating a communication disable notification in the case of a bus according to the first embodiment.

【図13】第1の実施形態におけるノード配列テーブル
例を示す図。
FIG. 13 is a diagram showing an example of a node array table according to the first embodiment.

【図14】第1の実施形態におけるフレーム受信時Pr
eコード再生動作を示すタイムチャート。
FIG. 14 is a diagram illustrating a state Pr when receiving a frame according to the first embodiment;
6 is a time chart showing an e-code reproducing operation.

【図15】第1の実施形態におけるコードカウント処理
を示すタイムチャート。
FIG. 15 is a time chart illustrating a code counting process according to the first embodiment.

【図16】第1の実施形態における送信フレーム選択動
作を示すタイムチャート。
FIG. 16 is a time chart illustrating a transmission frame selection operation in the first embodiment.

【図17】第1の実施形態における送信コード/フレー
ム優先度動作を示すタイムチャート。
FIG. 17 is a time chart illustrating a transmission code / frame priority operation according to the first embodiment;

【図18】第2の実施形態における送受信制御回路とス
イッチ回路との接続構成を示す図。
FIG. 18 is a diagram illustrating a connection configuration between a transmission / reception control circuit and a switch circuit according to the second embodiment.

【図19】第2の実施形態における受信フレーム選択動
作を示すタイムチャート。
FIG. 19 is a time chart showing a received frame selecting operation in the second embodiment.

【図20】第2の実施形態における受信フレーム間隔保
持動作を示すタイムチャート。
FIG. 20 is a time chart illustrating a reception frame interval holding operation according to the second embodiment;

【図21】第2の実施形態における受信フレームチャン
ネル情報添付動作を示すタイムチャート。
FIG. 21 is a time chart showing an operation of attaching received frame channel information in the second embodiment.

【符号の説明】[Explanation of symbols]

1…ループ管理機能 2…ネットワーク管理機能 3…データリンク層機能 4…送受信ドライバ 5…送受信制御回路 6…スイッチ回路 7…通信モジュール 8…ノード 9…光ファイバ 10…リングマスタノード 11…CPU 12…内部バス 13…メモリ回路 14…ホストインタフェース回路 15…CPUインタフェース 16…送受信インタフェース回路 17…送信系ブロックA 18…送信系ブロックB 19…受信系ブロックA 20…受信系ブロックB 21…LANインタフェース 31…送信系ブロック 32…送信フレーム選択回路 33…FIFO回路 34…送信選択回路 35…送信制御回路 36…制御コード生成回路 45…受信系ブロック 46…受信制御コード検出回路 47…制御コードカウント回路 48…フレーム同期検出回路 49…情報フレーム検出回路 50…受信FIFO回路 51…受信異常検出回路 64…ノード配列テーブル DESCRIPTION OF SYMBOLS 1 ... Loop management function 2 ... Network management function 3 ... Data link layer function 4 ... Transmission / reception driver 5 ... Transmission / reception control circuit 6 ... Switch circuit 7 ... Communication module 8 ... Node 9 ... Optical fiber 10 ... Ring master node 11 ... CPU 12 ... Internal bus 13 ... Memory circuit 14 ... Host interface circuit 15 ... CPU interface 16 ... Transmit / receive interface circuit 17 ... Transmit system block A 18 ... Transmit system block B 19 ... Receive system block A 20 ... Receive system block B 21 ... LAN interface 31 ... Transmission system block 32 ... Transmission frame selection circuit 33 ... FIFO circuit 34 ... Transmission selection circuit 35 ... Transmission control circuit 36 ... Control code generation circuit 45 ... Reception system block 46 ... Reception control code detection circuit 47 ... Control code count circuit 48 ... Frame Sync detection Road 49 ... information frame detection circuit 50 ... reception FIFO circuit 51 ... receiving the abnormality detection circuit 64 ... node arrangement table

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】全ノードが、隣接する2局間でやりとりさ
れるリピートされない制御信号を送出でき、リングマス
タが1台あり、リングとなっている場合にはリングマス
タが両系の終端を行い、リングとなっていない場合には
端のノードが終端する光二重ループネットワークにおい
て、隣接ノード間で送出される制御信号に、自局ノード
アドレスを付加して送出することにより、隣にノードが
接続されていることを確認したときに、隣接ノードのノ
ードアドレスを記憶しておき、接続が確認できたことを
前記隣接ノードのノードアドレスとともにリングマスタ
にフレームで通知することを特徴とする光二重ループ管
理スイッチ回路。
1. All nodes can transmit a non-repeat control signal exchanged between two adjacent stations. If there is one ring master and the ring is used, the ring master terminates both systems. In an optical duplex loop network in which the end node terminates when it is not a ring, the control signal transmitted between adjacent nodes is added to the local node address and transmitted, so that adjacent nodes are connected. When the connection is confirmed, the node address of the adjacent node is stored, and the fact that the connection has been confirmed is notified to the ring master together with the node address of the adjacent node in a frame by using an optical duplex loop. Management switch circuit.
【請求項2】請求項1に記載の光二重ループ管理スイッ
チ回路において、両側の系からの受信フレーム信号を受
け取り、同時期に受信フレーム信号があった場合には、
先着した受信フレーム信号を選択し伝送制御ソフトウェ
アに伝達することを特徴とする光二重ループ管理スイッ
チ回路。
2. The optical double loop management switch circuit according to claim 1, wherein receiving frame signals from both systems are received, and if there is a receiving frame signal at the same time,
An optical double loop management switch circuit for selecting a first-arrived received frame signal and transmitting the selected signal to transmission control software.
【請求項3】請求項2に記載の光二重ループ管理スイッ
チ回路において、片系からの受信フレーム信号の受信完
了後に他系からの受信フレームが到着する場合に、前記
伝送制御ソフトウェアに伝達する受信フレーム信号の間
隔を所定時間以上に保つことを特徴とする光二重ループ
管理スイッチ回路。
3. The optical double-loop management switch circuit according to claim 2, wherein when a received frame signal from another system arrives after completion of reception of a received frame signal from one system, reception transmitted to the transmission control software. An optical double loop management switch circuit, wherein an interval between frame signals is maintained for a predetermined time or more.
【請求項4】請求項2に記載の光二重ループ管理スイッ
チ回路において、前記伝送制御ソフトウェアに伝達する
受信フレームの内部に、受信した系統の区別データを自
動的に組み入れたことを特徴とする光二重ループ管理ス
イッチ回路。
4. The optical double-loop management switch circuit according to claim 2, wherein received system identification data is automatically incorporated into a received frame transmitted to said transmission control software. Heavy loop management switch circuit.
【請求項5】全ノードが、隣接する2局間でやりとりさ
れるリピートされない制御信号を送出でき、リングマス
タが1台あり、リングとなっている場合にはリングマス
タが両系の終端を行い、リングとなっていない場合には
端のノードが終端する光二重ループネットワークにおい
て、定期的に中断する性質を持った系統上の同期制御コ
ード信号が所定回数以上連続した場合に異常発生として
異常状況を伝送制御ソフトウェアに伝達することを特徴
とする光二重ループ管理スイッチ回路。
5. All the nodes can transmit a non-repeat control signal exchanged between two adjacent stations, and if there is one ring master and it is a ring, the ring master terminates both systems. In an optical duplex loop network where the end node is terminated when it is not a ring, if the synchronization control code signal on the system that has the property of being periodically interrupted continues more than a predetermined number of times, it will be regarded as an abnormality and an abnormal situation will occur. Transmission to the transmission control software.
【請求項6】全ノードが、隣接する2局間でやりとりさ
れるリピートされない制御信号を送出でき、リングマス
タが1台あり、リングとなっている場合にはリングマス
タが終端し、リングとなっていない場合には端のノード
が終端する光二重ループネットワークにおいて、リング
マスタが、接続している全ノードに現在リングであるか
否かを通知することにより、各ノードは、リングである
ときに隣接ノードとの通信不可を検出した場合は、シス
テム動作の中断を表すブレーク信号でリングマスタに異
常発生を通知し、リングでないときに隣接ノードとの通
信不可を検出した場合は、フレームでリングマスタに異
常発生を通知し、ブレーク信号は発生している間だけ次
々にリピートされリングマスタに到達するようにしたこ
とを特徴とする光二重ループ管理スイッチ回路。
6. All nodes can transmit a non-repeat control signal exchanged between two adjacent stations, and if there is one ring master and a ring, the ring master terminates and the ring becomes In an optical duplex loop network where the end node terminates if not, the ring master notifies all connected nodes whether or not it is currently a ring so that each node If the communication failure with the adjacent node is detected, the ring master is notified of the occurrence of an abnormality by a break signal indicating the suspension of the system operation. The occurrence of an abnormality is notified to the ring master while the break signal is being generated. Heavy loop management switch circuit.
【請求項7】請求項1に記載の光二重ループ管理スイッ
チ回路において、伝送制御ソフトウェアから送られてき
た送信フレームと、リピート中継される送信フレームが
同時に発生した場合に、先着した送信フレームをネット
ワークに伝達するとともに、衝突異常発生として異常状
況を前記伝送制御ソフトウェアに伝達することを特徴と
する光二重ループ管理スイッチ回路。
7. The optical double loop management switch circuit according to claim 1, wherein when a transmission frame sent from the transmission control software and a transmission frame to be repeated are simultaneously generated, the transmission frame received first is transmitted to the network. And transmitting an abnormal condition to the transmission control software as occurrence of a collision abnormality.
【請求項8】請求項1または請求項6に記載の光二重ル
ープ管理スイッチ回路において、送信フレーム伝達とコ
ード送信要求が同時に発生した場合に、優先度の高い方
をネットワークに伝達し、優先度の低い方の発生を待た
せることを特徴とする光二重ループ管理スイッチ回路。
8. The optical double loop management switch circuit according to claim 1, wherein, when a transmission frame transmission and a code transmission request occur simultaneously, a higher priority is transmitted to the network, and An optical double-loop management switch circuit, wherein the occurrence of the lower one is made to wait.
【請求項9】全ノードが、隣接する2局間でやりとりさ
れるリピートされない制御信号を送出でき、リングマス
タが1台あり、リングとなっている場合にはリングマス
タが両系の終端を行い、リングとなっていない場合には
端のノードが終端する光二重ループネットワークにおい
て、同期コードに引き続き受け取る受信フレームの判別
コードの一部が欠落した場合に、残りの判別コードから
欠落したデータを補完することを特徴とする光二重ルー
プ管理スイッチ回路。
9. All nodes can transmit a non-repeat control signal exchanged between two adjacent stations, and if there is one ring master and it is a ring, the ring master terminates both systems. In an optical double-loop network where the end node terminates when it is not a ring, if a part of the discrimination code of the received frame received after the synchronization code is missing, the missing data is supplemented from the remaining discrimination code. An optical double-loop management switch circuit.
【請求項10】全ノードが、隣接する2局間でやりとり
されるリピートされない制御信号を送出でき、リングマ
スタが1台あり、リングとなっている場合にはリングマ
スタが両系の終端を行い、リングとなっていない場合に
は端のノードが終端する光二重ループネットワークにお
いて、受信コードの連続発生回数をカウントし、所定回
数以上になった場合にコード受信と判別して伝送制御ソ
フトウェアに伝達することを特徴とする光二重ループ管
理スイッチ回路。
10. All nodes can transmit a non-repeat control signal exchanged between two adjacent stations. If there is one ring master and the ring is used, the ring master terminates both systems. In the optical double loop network where the end node terminates when it is not a ring, the number of consecutive occurrences of the received code is counted, and when the number exceeds a predetermined number, it is determined that the code is received and transmitted to the transmission control software. An optical double-loop management switch circuit.
JP13253899A 1999-05-13 1999-05-13 Optical double loop management switch circuit Expired - Fee Related JP3462998B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13253899A JP3462998B2 (en) 1999-05-13 1999-05-13 Optical double loop management switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13253899A JP3462998B2 (en) 1999-05-13 1999-05-13 Optical double loop management switch circuit

Publications (2)

Publication Number Publication Date
JP2000324150A true JP2000324150A (en) 2000-11-24
JP3462998B2 JP3462998B2 (en) 2003-11-05

Family

ID=15083629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13253899A Expired - Fee Related JP3462998B2 (en) 1999-05-13 1999-05-13 Optical double loop management switch circuit

Country Status (1)

Country Link
JP (1) JP3462998B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033475A (en) * 2004-07-16 2006-02-02 Fuji Electric Holdings Co Ltd Communications system and communication apparatus
JP2009037499A (en) * 2007-08-03 2009-02-19 Furuno Electric Co Ltd Onboard automatic toll collection device, and onboard system using the same
JP2009111884A (en) * 2007-10-31 2009-05-21 Toshiba Corp Transmission system for railroad vehicle, and railroad vehicle using the same
JP2011199420A (en) * 2010-03-17 2011-10-06 Mitsubishi Electric Corp Ring-shape synchronous network system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033475A (en) * 2004-07-16 2006-02-02 Fuji Electric Holdings Co Ltd Communications system and communication apparatus
JP2009037499A (en) * 2007-08-03 2009-02-19 Furuno Electric Co Ltd Onboard automatic toll collection device, and onboard system using the same
JP2009111884A (en) * 2007-10-31 2009-05-21 Toshiba Corp Transmission system for railroad vehicle, and railroad vehicle using the same
JP2011199420A (en) * 2010-03-17 2011-10-06 Mitsubishi Electric Corp Ring-shape synchronous network system

Also Published As

Publication number Publication date
JP3462998B2 (en) 2003-11-05

Similar Documents

Publication Publication Date Title
US4745597A (en) Reconfigurable local area network
EP0119003B1 (en) Method and apparatus for the detection and regeneration of a lost token in a token based data communications network
EP0074672B1 (en) Asynchronous data bus system
WO2011017997A1 (en) Method and device for controlling communication bus
EP0580938B1 (en) Duplex communication control device
JP2000324150A (en) Optical double loop management switch circuit
JP2011151769A (en) Data communication system and data communication method
JP4585560B2 (en) Network failure detection method, data communication network system, and node device
JP4279095B2 (en) Transmission control system and transmission control method
JPH0563722A (en) Packet relay system
JP3576001B2 (en) Optical double loop transmission device
JP4207412B2 (en) Node leave management method
JPH0669178B2 (en) Redundant line diagnostic method
JPS61210740A (en) Emergency communicating control system for token bus type local network system
JP2003143150A (en) Transmission system
JPS59117353A (en) Communication system of bus constitution
KR100374441B1 (en) Relay unit between communication channels for a station and in particular an Ethernet network
JP2000316017A (en) Optical dual loop network system
JP3223773B2 (en) Line communication system and line communication method
CN116996168A (en) Data transmission method, bus node and communication system
JPH04284750A (en) Multiplex transmission system
JP2000244542A (en) Double loop transmission equipment
JPS6394733A (en) Signal transmission equipment
JPH11177595A (en) Topology correction system
JPS62225045A (en) Double loop type local area network

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees