JP2000315698A - Manufacture of semiconductor package - Google Patents

Manufacture of semiconductor package

Info

Publication number
JP2000315698A
JP2000315698A JP11124451A JP12445199A JP2000315698A JP 2000315698 A JP2000315698 A JP 2000315698A JP 11124451 A JP11124451 A JP 11124451A JP 12445199 A JP12445199 A JP 12445199A JP 2000315698 A JP2000315698 A JP 2000315698A
Authority
JP
Japan
Prior art keywords
circuit board
resin
semiconductor element
sealing resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11124451A
Other languages
Japanese (ja)
Inventor
Tsukasa Shiraishi
司 白石
Yoshihiro Bessho
芳宏 別所
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11124451A priority Critical patent/JP2000315698A/en
Publication of JP2000315698A publication Critical patent/JP2000315698A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors

Abstract

PROBLEM TO BE SOLVED: To improve the mechanical strength of the connecting section between a semiconductor element and a circuit board, by reinforcing the adhesion between the element and board with an insulating resin before injecting a sealing resin composed of an inorganic filler and a liquid thermosetting resin, by injecting the sealing resin between the element and board by utilizing a capillary phenomenon and curing the resin by heating. SOLUTION: After a conductive adhesive 3 is applied to the front end of a gold bump 2 formed on the electrode terminal 5 of a semiconductor element 1, the element 1 is mounted on a circuit board 4 on which an appropriate amount of insulating adhesive 7 containing an inorganic filler is applied to an appropriate position. From the position, the adhesive 7 does not reach the connecting section between the element 1 and board 4 in the mounting area for the element 1 by aligning the bump 2 with an electrode terminal 5 formed on the board 4. The bump 2 is electrically connected to the terminal 5 by curing the resin 3 through heat treatment which is performed at about 120 deg.C for about one hour. Then, after a sealing resin is injected between the element 1 and board 4, a semiconductor package is manufactured by curing the resin 8 by heating the resin to about 150 deg.C. In the step of injecting the sealing resin 8, the semiconductor element 1 connected to the circuit board 4 is placed on a heat generating plate 9 and the surface of the substrate 4 is heated to 60-90 deg.C by means of the plate 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各種電気および電
子機器に使用される半導体パッケージの製造方法に関
し、特に半導体チップとほぼ同等のサイズを有する半導
体パッケージの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package used for various electric and electronic devices, and more particularly to a method for manufacturing a semiconductor package having a size substantially equal to a semiconductor chip.

【0002】[0002]

【従来の技術】半導体パッケージは、情報通信機器、事
務用電子機器、家庭用電子機器、測定装置、組み立てロ
ボット等の産業用電子機器、医療用電子機器、電子玩具
等の小型化に寄与し、かつ半導体自身を保護、強固にし
た部品である。
2. Description of the Related Art Semiconductor packages contribute to miniaturization of industrial electronic equipment such as information communication equipment, office electronic equipment, home electronic equipment, measuring equipment, assembly robots, medical electronic equipment, and electronic toys. In addition, it is a component that protects and strengthens the semiconductor itself.

【0003】半導体パッケージを作製するには半導体素
子とそれを搭載する回路基板が必要である。半導体素子
を回路基板に搭載する技術は、従来はワイヤボンディン
グ法が主流であったが、最近は半導体素子の実装面積が
小さくできるフリップチップ法が主流となりつつある。
In order to manufacture a semiconductor package, a semiconductor element and a circuit board on which the semiconductor element is mounted are required. Conventionally, a wire bonding method has been mainly used for mounting a semiconductor element on a circuit board. However, recently, a flip chip method capable of reducing a mounting area of a semiconductor element has become mainstream.

【0004】半導体素子を搭載する回路基板において、
ワイヤボンディング法による半導体素子の実装では、ワ
イヤにより半導体素子上の電極から半導体素子の外側に
位置する配線基板の電極へ広げるので配線基板上の電極
の配置は半導体素子の電極ピッチより粗いピッチの配置
でよい。
In a circuit board on which a semiconductor element is mounted,
In the mounting of the semiconductor element by the wire bonding method, since the wire spreads from the electrode on the semiconductor element to the electrode of the wiring board located outside the semiconductor element, the arrangement of the electrodes on the wiring board is arranged at a pitch coarser than the electrode pitch of the semiconductor element. Is fine.

【0005】これに対して、フリップチップ法による半
導体素子の実装では、半導体素子をフェースダウンで実
装するため、半導体素子の電極配置と回路基板との電極
配置が一対一でなければならない。したがって、フリッ
プチップ法で半導体素子を搭載する回路基板は高密度な
基板、すなわちファインラインが形成される基板が望ま
しい。さらに半導体装置を小型にするためにはインナー
ビアにより配線層を接続した回路基板が必要である。前
述の要望を満足させるのはセラミック多層配線基板、ガ
ラスエポキシ基板、アラミドエポキシ基板等がある。
On the other hand, in the mounting of a semiconductor element by the flip-chip method, since the semiconductor element is mounted face down, the electrode arrangement of the semiconductor element and the electrode arrangement of the circuit board must be one-to-one. Therefore, a circuit board on which semiconductor elements are mounted by the flip-chip method is preferably a high-density substrate, that is, a substrate on which fine lines are formed. Further, in order to reduce the size of the semiconductor device, a circuit board in which wiring layers are connected by inner vias is required. A ceramic multilayer wiring board, a glass epoxy board, an aramid epoxy board, and the like satisfying the above demands.

【0006】一方、半導体素子をフェースダウンで実装
するため、半導体素子を保護し、フリップチップ接続部
分の信頼性を確保する必要がある。そのために、半導体
素子と回路基板との間に封止樹脂を注入する。接続部分
の信頼性は、ヒートサイクルなどの熱衝撃試験の際、半
導体素子の熱膨張係数と回路基板の熱膨張係数とが一致
しないことが多いため、接続部分(バンプ)に応力が集
中しクラックが生じるなどの問題が発生する場合があ
る。これに対処するため、封止樹脂材料の選定には、封
止樹脂の熱膨張係数の調整が肝要である。その対処方法
として封止樹脂中に添加する無機フィラー材料の選定に
より熱膨張係数を調整する方法が取られる。具体的に
は、熱膨張が小さい溶融SiO2 、または熱膨張の比較
的大きい結晶SiO2 粉末を適度な量で添加することで
任意の熱膨張係数に制御でき、半導体素子の熱膨張係数
と回路基板の熱膨張係数の中間程度の熱膨張係数にする
ことで、前述の熱衝撃試験に対して有効な手段となる。
On the other hand, since the semiconductor element is mounted face-down, it is necessary to protect the semiconductor element and ensure the reliability of the flip chip connection part. For this purpose, a sealing resin is injected between the semiconductor element and the circuit board. Regarding the reliability of the connection part, the thermal expansion coefficient of the semiconductor element often does not match the thermal expansion coefficient of the circuit board during a thermal shock test such as a heat cycle. In some cases, problems such as the occurrence of problems may occur. To cope with this, it is important to select a sealing resin material by adjusting the thermal expansion coefficient of the sealing resin. As a countermeasure, a method of adjusting the thermal expansion coefficient by selecting an inorganic filler material to be added to the sealing resin is adopted. Specifically, by adding a suitable amount of molten SiO 2 having a small thermal expansion or crystalline SiO 2 powder having a relatively large thermal expansion, the coefficient of thermal expansion can be controlled to an arbitrary value. By setting the coefficient of thermal expansion to about the middle of the coefficient of thermal expansion of the substrate, it becomes an effective means for the above-mentioned thermal shock test.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前記の
従来の構成では、半導体素子と回路基板の隙間に封止樹
脂を注入するに際し、その隙間が約50μm程度と小さ
いため、注入速度が遅く完全に注入までには多くの時間
を費やすこととなる。例えば、10mm×10mmサイ
ズの半導体では10分以上が必要であり、生産性の上で
問題となる。これは、前記のように熱膨張係数を調整す
るための無機フィラーを含むため、封止樹脂の粘度が高
くなり注入に時間がかかるためである。さらに、気泡が
残ることなどによって接続品質に関わる重大な問題とな
る場合も多い。
However, according to the above-described conventional structure, when the sealing resin is injected into the gap between the semiconductor element and the circuit board, the gap is small, about 50 μm, so that the injection speed is slow and completely. A lot of time is spent before injection. For example, a semiconductor having a size of 10 mm × 10 mm requires 10 minutes or more, which is a problem in productivity. This is because the inclusion of the inorganic filler for adjusting the coefficient of thermal expansion as described above increases the viscosity of the sealing resin and takes time for injection. Furthermore, the remaining air bubbles often cause serious problems related to connection quality.

【0008】従来の具体的な封止樹脂の注入方法は、図
7に示すように、半導体素子1をフリップチップ実装し
た回路基板4を介して、注入する封止樹脂8がある程度
低粘度になるよう発熱板9を加熱し、シリンジで半導体
素子の一片から徐々に注入する方法が一般的である。こ
の際、封止樹脂8は高温にすると低粘度となり流動性が
増し、注入速度が速くなるように設計されているが、接
合層に導電性接着剤3を用いた構成では、60℃以上の
高温にすると導電性接着剤が軟化し、接合強度が低下し
て破断することにより接続不良を引き起こすので、これ
以下の温度で行う。また、このとき一辺以上同時に注入
すると回路基板4と半導体素子1との隙間の気泡が除去
できずに残ってしまう。
As shown in FIG. 7, a specific conventional method of injecting a sealing resin is that a sealing resin 8 to be injected has a somewhat low viscosity via a circuit board 4 on which a semiconductor element 1 is flip-chip mounted. Generally, a method of heating the heating plate 9 and gradually injecting it from one piece of the semiconductor element with a syringe is used. At this time, the sealing resin 8 is designed to have a low viscosity and a high fluidity when heated to a high temperature, so that the injection speed is increased. However, in the configuration using the conductive adhesive 3 for the bonding layer, the sealing resin 8 has a temperature higher than 60 ° C. If the temperature is increased, the conductive adhesive is softened, the bonding strength is reduced, and the wire is broken, resulting in poor connection. At this time, if one or more sides are simultaneously injected, bubbles in the gap between the circuit board 4 and the semiconductor element 1 cannot be removed but remain.

【0009】そこで、封止樹脂の注入を早めるために圧
力差を用いる方法が考えられる。例えば、減圧した金型
内に半導体素子を設置した後、外部より封止樹脂を注入
する方法などである。しかしながら、これらバンプ接続
によるフェースダウン実装では、接合面積が少ないため
封止樹脂を硬化一体化するまで、その接続部分の機械的
強度は低く充分でない。このため、機械的または熱的な
衝撃によりその接続部分が破断して断線してしまう場合
がある。
Therefore, a method using a pressure difference to speed up the injection of the sealing resin is conceivable. For example, there is a method in which after a semiconductor element is placed in a depressurized mold, a sealing resin is injected from the outside. However, in the face-down mounting by the bump connection, since the bonding area is small, the mechanical strength of the connection portion is low and not sufficient until the sealing resin is cured and integrated. For this reason, the connection part may be broken and disconnected due to mechanical or thermal shock.

【0010】また、一般的な半導体パッケージに利用さ
れる方法にトランスファー成形法があり、これを用いる
方法も考えられる。トランスファー成形法とはリードフ
レームにワイヤーボンディング法で半導体素子を実装し
たQFP(Quad Flat Package)など
に利用されており、室温で固形のエポキシ樹脂などの熱
硬化性樹脂を高温で溶解して無機フィラーと混練し、再
度粉砕、粉末成形した顆粒を高温に加熱した金型に注入
して硬化させる方法である。しかし、この場合も、高温
高圧力にて溶解した封止樹脂をフェースダウン実装によ
るごく薄い隙間に強制的に充填することとなるが、衝撃
が更に強まるため、接続部が破断し易く、フリップチッ
プ用封止方法としては利用困難であった。
[0010] A transfer molding method is a method used for general semiconductor packages, and a method using this method is also conceivable. The transfer molding method is used for QFP (Quad Flat Package) in which a semiconductor element is mounted on a lead frame by a wire bonding method, and a thermosetting resin such as an epoxy resin which is solid at room temperature is melted at a high temperature to form an inorganic filler. This is a method in which the granules kneaded, pulverized again, and powder molded are poured into a mold heated to a high temperature and cured. However, also in this case, the sealing resin melted at high temperature and high pressure is forcibly filled in a very thin gap by face-down mounting, but since the impact is further strengthened, the connection portion is easily broken, and the flip chip It was difficult to use as a sealing method.

【0011】加えて、これまでのフリップチップ実装で
は封止樹脂を硬化させるまで半導体パッケージの電気検
査を行うことが困難なため、接続が不充分なパッケージ
まで生産し、歩留まりが低下するなどの問題があった。
In addition, in the conventional flip-chip mounting, it is difficult to perform an electrical inspection of the semiconductor package until the sealing resin is cured, so that a package with insufficient connection is produced and the yield is reduced. was there.

【0012】従って、本発明は、フェースダウン実装さ
れた半導体素子と回路基板との隙間に封止樹脂を短時間
で気泡が入らない様に注入し、かつ短時間で硬化を行え
ることにより、生産性に富み安価に作製できる半導体パ
ッケージの製造方法を提供することを目的とする。
Accordingly, the present invention provides a production method in which a sealing resin is injected into a gap between a semiconductor element mounted face-down and a circuit board in a short time so that air bubbles do not enter, and curing can be performed in a short time. It is an object of the present invention to provide a method of manufacturing a semiconductor package which is highly efficient and can be manufactured at low cost.

【0013】[0013]

【課題を解決するための手段】前記課題を解決するため
に、本発明の第1の半導体パッケージの製造方法は、少
なくとも1つの半導体素子をフェースダウンで回路基板
に形成された配線パターン上に実装し、封止樹脂を前記
回路基板と前記半導体素子との間に封止した半導体パッ
ケージの製造方法であって、(a)配線パターンを有す
る回路基板に半導体素子をフェースダウンで実装する際
に、接続電極部以外の領域において、絶縁性を有する樹
脂で前記半導体素子と回路基板とを接着してから、
(b)前記フェースダウン実装した回路基板を、前記回
路基板の底面が発熱板上に接触するようにして設置し、
(c)前記発熱板を加熱した後、(d)前記半導体素子
と前記回路基板との間に、少なくとも無機フィラー及び
液状熱硬化性樹脂よりなる封止樹脂を毛細管現象を用い
て注入させた後、加熱処理して硬化させることにより、
前記フェースダウン実装した半導体素子と前記回路基板
との間及び側面部分を含む領域を封止樹脂で一体化して
形成することを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising mounting at least one semiconductor element face down on a wiring pattern formed on a circuit board. A method for manufacturing a semiconductor package in which a sealing resin is sealed between the circuit board and the semiconductor element, wherein (a) when mounting the semiconductor element face down on a circuit board having a wiring pattern, In a region other than the connection electrode portion, after bonding the semiconductor element and the circuit board with an insulating resin,
(B) placing the face-down mounted circuit board such that the bottom surface of the circuit board is in contact with a heating plate;
(C) after heating the heating plate, and (d) after injecting a sealing resin composed of at least an inorganic filler and a liquid thermosetting resin between the semiconductor element and the circuit board by using a capillary phenomenon. By heating and curing,
A region including the face-down mounted semiconductor element and the circuit board and a region including a side surface portion are integrally formed with a sealing resin.

【0014】この製造方法により、封止樹脂の注入前に
絶縁性を有する樹脂で接着補強されるため充分な接続部
分の機械的強度が得られている。従って、接合部が導電
性接着剤からなる半導体素子においても封止樹脂注入の
際の回路基板表面温度を60℃以上としても接続不良を
発生することがなくなるので、短時間で封止樹脂注入が
完了する製造方法を提供する。
According to this manufacturing method, a sufficient mechanical strength of the connection portion is obtained because the adhesive is reinforced with an insulating resin before the sealing resin is injected. Therefore, even in a semiconductor element having a bonding portion made of a conductive adhesive, even if the surface temperature of the circuit board is 60 ° C. or more at the time of injection of the sealing resin, a connection failure does not occur. Provide a complete manufacturing method.

【0015】本発明の第2の半導体パッケージの製造方
法は、少なくとも1つの半導体素子をフェースダウンで
回路基板に形成された配線パターン上に実装し、封止樹
脂を前記回路基板と前記半導体素子との間に封止した半
導体パッケージの製造方法であって、(a)配線パター
ンを有する回路基板に半導体素子をフェースダウンで実
装する際に、接続電極部以外の領域において、絶縁性を
有する樹脂で前記半導体素子と回路基板とを接着してか
ら、(b)前記フェースダウン実装した回路基板を、前
記回路基板の底面がチャンバーの発熱板上に接触するよ
うにしてチャンバー内に設置し、(c)前記チャンバー
内を減圧した後、(d)前記半導体素子直下の前記回路
基板との隙間部を遮断するように、前記半導体素子周囲
に少なくとも無機フィラー及び液状熱硬化性樹脂よりな
る封止樹脂を塗布し、(e)前記チャンバー内を昇圧す
ることで前記封止樹脂を注入し、(f)その後常圧に戻
し、(g)これを加熱処理することにより、前記フェー
スダウン実装した半導体素子と前記回路基板との間及び
側面部分を含む領域を封止樹脂で一体化して形成するこ
とを特徴とする。
According to a second method of manufacturing a semiconductor package of the present invention, at least one semiconductor element is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is attached to the circuit board and the semiconductor element. (A) when mounting a semiconductor element face down on a circuit board having a wiring pattern, in a region other than the connection electrode portion, using a resin having an insulating property. After bonding the semiconductor element and the circuit board, (b) installing the face-down mounted circuit board in the chamber such that the bottom surface of the circuit board is in contact with the heating plate of the chamber; After depressurizing the inside of the chamber, (d) at least an inorganic material is provided around the semiconductor element so as to block a gap between the chamber and the circuit board immediately below the semiconductor element. And (e) injecting the sealing resin by increasing the pressure in the chamber, (f) returning to normal pressure, and (g) heating the sealing resin. By performing the processing, a region including the face-down mounted semiconductor element and the circuit board and a region including a side surface portion is integrally formed with a sealing resin.

【0016】本発明の第2の半導体パッケージの製造方
法においては、さらに、(d)、(e)のプロセスを繰
り返すことにより充分に封止樹脂の注入を行った後に常
圧に戻すことが好ましい。
In the second method of manufacturing a semiconductor package according to the present invention, it is preferable that the pressure is returned to the normal pressure after the sealing resin is sufficiently injected by repeating the processes (d) and (e). .

【0017】この製造方法により、前記したように封止
樹脂の注入前に絶縁性樹脂で接着補強されるため充分な
接続部分の機械的強度が得られている。従って、圧力差
を利用して封止樹脂を強制的に封入しても接続不良を発
生することなく、極めて短時間に封止樹脂の注入が行え
ることなり、生産性良く半導体パッケージを製造するこ
とを可能とする。また、本発明では、毛細管現象を利用
しないため、封止樹脂と回路基板とのヌレ性が注入性に
及ぼす影響はない。従って、半導体パッケージを構成す
る材料の組み合わせ範囲が広まり、より幅広い用途に応
じた半導体パッケージの提供が実現する。
According to this manufacturing method, since the adhesive is reinforced with the insulating resin before the injection of the sealing resin as described above, sufficient mechanical strength of the connection portion is obtained. Therefore, even if the sealing resin is forcibly sealed using the pressure difference, the sealing resin can be injected in a very short time without causing a connection failure, and the semiconductor package can be manufactured with high productivity. Is possible. Further, in the present invention, since the capillary phenomenon is not used, the wettability between the sealing resin and the circuit board does not affect the injection property. Therefore, the range of combinations of materials constituting the semiconductor package is widened, and the provision of the semiconductor package suitable for a wider range of uses is realized.

【0018】本発明の第3の半導体パッケージの製造方
法は、少なくとも1つの半導体素子をフェースダウンで
回路基板に形成された配線パターン上に実装し、封止樹
脂を前記回路基板と前記半導体素子との間に封止した半
導体パッケージの製造方法であって、(a)配線パター
ンを有する回路基板に半導体素子をフェースダウンで実
装する際に、接続電極部以外の領域において、絶縁性を
有する樹脂で前記半導体素子と回路基板とを接着してか
ら、(b)前記フェースダウン実装した回路基板を、前
記回路基板の底面が接触するようにして金型内に設置
し、(c)前記金型内を加熱した後、(d)前記金型内
に、少なくとも無機フィラー及び液状熱硬化性樹脂より
なる封止樹脂を前記金型内圧力より高い圧力を加えて注
入させた後、硬化させることにより、前記フェースダウ
ン実装した半導体素子と前記回路基板との間及び側面部
分を含む領域を封止樹脂で一体化して形成することを特
徴とする。
According to a third method of manufacturing a semiconductor package of the present invention, at least one semiconductor element is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is mounted on the circuit board and the semiconductor element. (A) when mounting a semiconductor element face down on a circuit board having a wiring pattern, in a region other than the connection electrode portion, using a resin having an insulating property. After bonding the semiconductor element and the circuit board, (b) placing the face-down mounted circuit board in a mold such that the bottom surface of the circuit board is in contact with the circuit board; After heating (d), a sealing resin composed of at least an inorganic filler and a liquid thermosetting resin is injected into the mold by applying a pressure higher than the pressure in the mold, and then cured. Rukoto by, and forming integrally the region comprised between and side portions of the face-down mounting the semiconductor element and the circuit board with a sealing resin.

【0019】本発明の第3の半導体パッケージの製造方
法においては、封止樹脂の硬化のための金型加熱温度が
100〜150℃の範囲であることが好ましく、封止樹
脂の注入圧力が1MPa以下で行うことが好ましい。
In the third method of manufacturing a semiconductor package according to the present invention, the mold heating temperature for curing the sealing resin is preferably in the range of 100 to 150 ° C., and the injection pressure of the sealing resin is 1 MPa. It is preferable to perform the following.

【0020】この製造方法により、前記したように封止
樹脂の注入前に絶縁性樹脂で接着補強されるため充分な
接続部分の機械的強度が得られている。従って、高圧に
より封止樹脂を強制的に封入しても接続不良を発生する
ことなく、かつ硬化処理も同時に行えることから極めて
短時間に封止樹脂の注入と硬化が行えることなり、より
生産性の向上した半導体パッケージを製造することを可
能とする。
According to this manufacturing method, since the adhesive resin is bonded and reinforced by the insulating resin before the injection of the sealing resin, a sufficient mechanical strength of the connection portion is obtained. Therefore, even if the sealing resin is forcibly sealed by a high pressure, no connection failure occurs and the curing process can be performed at the same time, so that the sealing resin can be injected and cured in an extremely short time, thereby further improving productivity. It is possible to manufacture a semiconductor package having improved characteristics.

【0021】本発明の第4の半導体パッケージの製造方
法は、少なくとも1つの半導体素子をフェースダウンで
回路基板に形成された配線パターン上に実装し、封止樹
脂を前記回路基板と前記半導体素子との間に封止した半
導体パッケージの製造方法であって、(a)配線パター
ンを有する回路基板に半導体素子をフェースダウンで実
装する際に、接続電極部以外の領域において、絶縁性を
有する樹脂で前記半導体素子と回路基板とを接着してか
ら、(b)前記フェースダウン実装した回路基板を、前
記回路基板の底面が接触するようにして金型内に設置
し、(c)前記金型内に無機フィラーを含む固形封止樹
脂を高温加熱により溶融したものを加圧して注入し、硬
化させることにより、前記フェースダウン実装した半導
体素子と前記回路基板との間及び側面部分を含む領域を
前記封止樹脂で一体化して形成することを特徴とする。
According to a fourth method of manufacturing a semiconductor package of the present invention, at least one semiconductor element is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is mounted on the circuit board and the semiconductor element. (A) when mounting a semiconductor element face down on a circuit board having a wiring pattern, in a region other than the connection electrode portion, using a resin having an insulating property. After bonding the semiconductor element and the circuit board, (b) placing the face-down mounted circuit board in a mold such that the bottom surface of the circuit board is in contact with the circuit board; A solid sealing resin containing an inorganic filler is melted by high-temperature heating, and then injected under pressure and cured, whereby the face-down mounted semiconductor element and the circuit board are cured. And forming integrally with the sealing resin region comprised between and side portions of the.

【0022】この製造方法により、前記したように封止
樹脂の注入前に絶縁性樹脂で接着補強されるため充分な
接続部分の機械的強度が得られているので、従来困難で
あるとされていた、生産性に富み低コスト化が図られる
トランスファー成形法によるフリップチップ封止が実現
できる。これにより、接続不良を発生することなく、極
めて生産性が高く、安価に製造される半導体パッケージ
の提供が可能となる。
According to this manufacturing method, as described above, since the adhesive is reinforced with the insulating resin before the injection of the sealing resin, a sufficient mechanical strength of the connection portion is obtained, which is conventionally considered to be difficult. In addition, flip chip encapsulation by a transfer molding method that achieves high productivity and low cost can be realized. As a result, it is possible to provide a semiconductor package which has extremely high productivity and is manufactured at low cost without causing a connection failure.

【0023】本発明の第5の半導体パッケージの製造方
法は、少なくとも1つの半導体をフェースダウンで回路
基板に形成された配線パターン上に実装し、封止樹脂を
前記回路基板と前記半導体との間に封止した半導体パッ
ケージの製造方法であって、配線パターンを有する回路
基板に半導体をフェースダウンで実装する際に、接続電
極部以外の領域において、絶縁性を有する樹脂で前記半
導体と前記回路基板とを接着した後に、後から注入する
封止樹脂の硬化が完了する工程までの間に、回路基板の
底面からフェースダウン実装した半導体の電気検査を行
うために取り出した端子に検査用ピンを押し当てて、半
導体の電気検査を実施することを特徴とする。
According to a fifth method of manufacturing a semiconductor package of the present invention, at least one semiconductor is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is provided between the circuit board and the semiconductor. A method of manufacturing a semiconductor package encapsulated in a circuit board, wherein when the semiconductor is mounted face down on a circuit board having a wiring pattern, the semiconductor and the circuit board are insulative resin in a region other than the connection electrode portion. After the bonding, the inspection pins are pressed from the bottom of the circuit board to the terminals that were taken out to conduct electrical inspection of the semiconductor mounted face-down from the bottom of the circuit board until the curing of the sealing resin to be injected is completed. And performing an electrical inspection of the semiconductor.

【0024】この製造方法により、前記したように封止
樹脂の注入前に絶縁性樹脂で接着補強されるため充分な
接続部分の機械的強度が得られている。電気検査の精度
を高めるためには、確実に検査用ピンを端子部に押し当
てる必要があるが、強く当てると基板が歪んだ上に接続
部に機械的衝撃が加わることになるが、この際、充分な
機械的強度が得られていると新たに接続不良を招くこと
はない。従って、本発明においては安定した電気的検査
を封止樹脂の硬化前に実施することが可能で、ここで発
見できた不良についてリペアーすることが可能となり、
歩留まりの向上に寄与できる。
According to this manufacturing method, as described above, since the adhesive is reinforced with the insulating resin before the injection of the sealing resin, a sufficient mechanical strength of the connection portion is obtained. In order to improve the accuracy of the electrical inspection, it is necessary to press the test pins securely to the terminals.However, if the test pins are strongly applied, the board will be distorted and mechanical shock will be applied to the connection. If sufficient mechanical strength is obtained, no new connection failure is caused. Therefore, in the present invention, it is possible to perform a stable electrical inspection before the curing of the sealing resin, it is possible to repair the defects found here,
It can contribute to improvement in yield.

【0025】本発明の第1〜3の半導体パッケージの製
造方法において、封止樹脂における液状熱硬化性樹脂と
しては、エポキシ樹脂、フェノール樹脂及びポリイミド
樹脂からなる群より選ばれる1種以上が好ましい。
In the first to third methods of manufacturing a semiconductor package of the present invention, the liquid thermosetting resin in the sealing resin is preferably at least one selected from the group consisting of an epoxy resin, a phenol resin and a polyimide resin.

【0026】本発明の第4の半導体パッケージの製造方
法において、固形封止樹脂としては、エポキシ樹脂、ポ
リイミド樹脂、アクリル樹脂、ユリア樹脂及びポリウレ
タン樹脂からなる群より選ばれる1種以上を含むことが
好ましい。
In the fourth method of manufacturing a semiconductor package according to the present invention, the solid sealing resin may include at least one selected from the group consisting of epoxy resin, polyimide resin, acrylic resin, urea resin and polyurethane resin. preferable.

【0027】本発明の第1〜4の半導体パッケージの製
造方法において、封止樹脂に含まれる無機フィラーとし
ては、Al23、MgO、SiC、SiO2 及びAlN
粉末からなる群より選ばれる1種以上が好ましく、ま
た、封止樹脂が、さらにカップリング剤、分散剤、応力
緩和剤、着色剤及び離型剤からなる群より選ばれる1種
以上を含むことが好ましい。無機フィラーの含有量は樹
脂中50〜95重量%の範囲が好ましく、カップリング
剤などの含有量は樹脂中0重量%以上10重量%未満の
範囲が好ましい。
In the first to fourth methods of manufacturing a semiconductor package according to the present invention, the inorganic filler contained in the sealing resin may be Al 2 O 3 , MgO, SiC, SiO 2 and AlN.
One or more selected from the group consisting of powders is preferable, and the sealing resin further contains one or more selected from the group consisting of a coupling agent, a dispersant, a stress relieving agent, a colorant, and a release agent. Is preferred. The content of the inorganic filler is preferably in the range of 50 to 95% by weight in the resin, and the content of the coupling agent and the like is preferably in the range of 0% to less than 10% by weight in the resin.

【0028】本発明の第1〜5の半導体パッケージの製
造方法において、半導体素子のフェースダウン実装にお
ける電気接続が、金バンプと熱可塑型の導電性接着剤と
を用いて行うことが好ましく、本発明の第2〜4の半導
体パッケージの製造方法においては、半導体素子のフェ
ースダウン実装における電気接続が、はんだを用いて行
っても良い。導電性接着剤としては、銀、金、ニッケ
ル、銅等を樹脂中70〜95重量%含む熱可塑性樹脂が
挙げられ、熱可塑性樹脂としては、エポキシ樹脂材料等
が挙げられる。
In the first to fifth methods of manufacturing a semiconductor package according to the present invention, it is preferable that the electrical connection in the face-down mounting of the semiconductor element is performed using a gold bump and a thermoplastic conductive adhesive. In the second to fourth methods of manufacturing a semiconductor package according to the present invention, the electrical connection in the face-down mounting of the semiconductor element may be performed using solder. Examples of the conductive adhesive include a thermoplastic resin containing 70 to 95% by weight of silver, gold, nickel, copper, and the like in the resin, and examples of the thermoplastic resin include an epoxy resin material.

【0029】本発明の第1〜5の半導体パッケージの製
造方法において、回路基板と半導体素子とを接着する絶
縁性を有する樹脂としては、エポキシ樹脂、ポリイミド
樹脂、アクリル樹脂、ユリア樹脂及びポリウレタン樹脂
からなる群より選ばれる1種以上が好ましく、絶縁性を
有する樹脂が、さらにシリカ、酸化チタン、アルミナを
含む酸化化合物、窒化アルミニウムを含む窒化化合物、
炭化珪素を含む炭化化合物、及び珪素化合物からなる群
より選ばれる1種以上の無機フィラーを含むことが好ま
しい。無機フィラーの含有量は樹脂中30〜95重量%
の範囲が好ましい。
In the first to fifth methods of manufacturing a semiconductor package according to the present invention, the resin having an insulating property for bonding the circuit board and the semiconductor element may be an epoxy resin, a polyimide resin, an acrylic resin, a urea resin or a polyurethane resin. One or more selected from the group is preferable, and the resin having an insulating property is further silica, titanium oxide, an oxide compound containing alumina, a nitride compound containing aluminum nitride,
It is preferable to include one or more inorganic fillers selected from the group consisting of a carbide compound containing silicon carbide and a silicon compound. The content of the inorganic filler is 30 to 95% by weight in the resin.
Is preferable.

【0030】[0030]

【発明の実施の形態】以下、本発明の実施の形態を各実
施例に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention will be described below based on examples.

【0031】(実施例1)図1は、本発明の第1の半導
体パッケージの製造方法における封止樹脂の注入工程を
示す断面図であり、図2(a)、(b)は、半導体パッ
ケージを構成する樹脂材料の一例の特性を示す。
(Embodiment 1) FIG. 1 is a cross-sectional view showing a sealing resin injecting step in a first method of manufacturing a semiconductor package according to the present invention, and FIGS. Shows the characteristics of an example of the resin material constituting the above.

【0032】図1において、1は半導体素子であり、2
は半導体素子に形成されたバンプ、3はこのバンプ2先
端に塗布した銀粉と熱可塑性樹脂とからなる導電性接着
剤である。一方、4はチップサイズパッケージ(CS
P)のインターポーザとしての回路基板であり、通常の
プリント基板であるガラスエポキシ基板やアラミドエポ
キシ基板が主に用いられる。また、5はこの回路基板4
の表面に形成された配線及び半導体素子1と電気的接続
を行う電極端子であり、6は回路基板の裏面に形成され
た配線及び電極端子である。更に、8は液状の熱硬化性
絶縁樹脂からなる封止樹脂で、7は熱硬化性樹脂からな
る絶縁性接着剤である。なお、9は発熱板(ホットプレ
ート)である。
In FIG. 1, reference numeral 1 denotes a semiconductor element;
Numeral denotes a bump formed on the semiconductor element, and numeral 3 denotes a conductive adhesive composed of silver powder applied to the tip of the bump 2 and a thermoplastic resin. On the other hand, 4 is a chip size package (CS
P) is a circuit board as an interposer, and a glass printed board or an aramid epoxy board, which is a normal printed board, is mainly used. 5 is the circuit board 4
Reference numeral 6 denotes a wiring and an electrode terminal formed on the back surface of the circuit board. Further, 8 is a sealing resin made of a liquid thermosetting insulating resin, and 7 is an insulating adhesive made of a thermosetting resin. Reference numeral 9 denotes a heating plate (hot plate).

【0033】本発明の半導体パッケージの製造方法は、
まず、半導体素子1の所定の電極端子上に金バンプ2を
形成する。これは、金線をワイヤボンディング法でボン
ディングしたものを引き千切り、高さを一定にするため
押さえつけて形成したものが一般的である。その後、こ
の金バンプ2先端に導電性接着剤3を塗布し、予め半導
体素子1実装領域内において、絶縁性接着剤7を接続部
に届かないような適正な位置に適正な量を塗布した回路
基板4表面に、所定の配線及び電極端子5の重なる位置
に搭載してから、120℃で1時間程度の熱処理を施
し、導電性接着剤3と絶縁性接着剤7を硬化して固定し
て電気的接続を施す。なお、絶縁性接着剤7は接続部に
届かない範囲であれば、複数箇所に塗布しても良い。ま
た、絶縁性接着剤7はエポキシ樹脂、ポリイミド樹脂、
アクリル樹脂、ユリア樹脂及びポリウレタン樹脂からな
る群より選ばれる少なくとも1つの樹脂で、必要に応じ
シリカ、酸化チタン、アルミナを含む酸化化合物、窒化
アルミを含む窒化化合物、炭化珪素を含む炭化化合物、
及び珪素化合物からなる群より選ばれる少なくとも1つ
の無機フィラーが配合されている。
The method for manufacturing a semiconductor package according to the present invention comprises:
First, a gold bump 2 is formed on a predetermined electrode terminal of the semiconductor element 1. This is generally formed by cutting a gold wire bonded by a wire bonding method and pressing down the wire to make the height constant. Thereafter, a conductive adhesive 3 is applied to the tip of the gold bump 2, and an appropriate amount of the insulating adhesive 7 is applied in advance to an appropriate position in the mounting area of the semiconductor element 1 so as not to reach the connection portion. After mounting on the surface of the substrate 4 at a position where the predetermined wiring and the electrode terminal 5 overlap, a heat treatment is performed at 120 ° C. for about 1 hour, and the conductive adhesive 3 and the insulating adhesive 7 are cured and fixed. Make electrical connections. Note that the insulating adhesive 7 may be applied to a plurality of locations as long as it does not reach the connection portion. The insulating adhesive 7 is made of epoxy resin, polyimide resin,
Acrylic resin, at least one resin selected from the group consisting of urea resin and polyurethane resin, silica, titanium oxide, an oxide compound containing alumina, a nitride compound containing aluminum nitride, a carbon compound containing silicon carbide, if necessary,
And at least one inorganic filler selected from the group consisting of silicon compounds.

【0034】次に、封止樹脂8を注入した後に、再度1
50℃で1時間程度の熱処理を施して封止樹脂8を硬化
して半導体パッケージを作製する。この際、封止樹脂を
注入する工程では、この回路基板4と接続した半導体素
子1を発熱板9に載置した後、発熱板9により回路基板
4表面が60〜90℃になるように加熱する。これは、
加熱することにより封止樹脂8の粘度が低下し注入速度
が速くなり生産性が向上するからである。
Next, after injecting the sealing resin 8,
A heat treatment is performed at 50 ° C. for about one hour to cure the sealing resin 8 to produce a semiconductor package. At this time, in the step of injecting the sealing resin, the semiconductor element 1 connected to the circuit board 4 is placed on the heating plate 9, and then the heating plate 9 heats the surface of the circuit board 4 to 60 to 90 ° C. I do. this is,
This is because the heating lowers the viscosity of the sealing resin 8, increases the injection speed, and improves the productivity.

【0035】封止樹脂としては、室温で液状の熱硬化性
樹脂であるエポキシ樹脂、フェノール樹脂、ポリイミド
樹脂が利用でき、これに熱放散性をよくするためのカー
ボン着色剤、熱膨張係数を小さくするための溶融シリカ
等の無機フィラーなどが配合されたものである。
As the sealing resin, epoxy resins, phenol resins and polyimide resins which are liquid thermosetting resins at room temperature can be used, a carbon colorant for improving heat dissipation, and a small thermal expansion coefficient. Inorganic fillers such as fused silica for blending are used.

【0036】図2の(b)に封止樹脂8の一例として、
ナミックス(株)製のチップコート8423の温度と注
入完了時間との関係を示したグラフを記載する。これに
よれば、80℃付近まで出来るだけ高い温度にすること
により注入時間の短時間化が図られることがわかる。一
方、熱可塑型の導電性接着剤3は温度が高くなると軟化
が始まり、接着強度が弱まる。その一例として、ナミッ
クス(株)製のユニメックH9807の接着強度と温度
との関係を図2(a)のグラフに示す。これによれば、
60℃付近になると接着強度が約0gf/bumpに近
づき、熱的機械的衝撃に極めて弱いことがわかる。
FIG. 2B shows an example of the sealing resin 8.
A graph showing the relationship between the temperature of the chip coat 8423 manufactured by Namics Corporation and the injection completion time is described. According to this, it is understood that the injection time can be shortened by setting the temperature as high as possible to around 80 ° C. On the other hand, the thermoplastic conductive adhesive 3 starts to soften when the temperature increases, and the adhesive strength is weakened. As an example, the graph of FIG. 2A shows the relationship between the bonding strength and temperature of Unimec H9807 manufactured by Namics Corporation. According to this,
At around 60 ° C., the adhesive strength approaches about 0 gf / bump, indicating that it is extremely weak to thermal and mechanical shock.

【0037】そこで、従来は、封止樹脂の注入を30〜
40℃付近の温度で行わなければならず、注入し終える
までに10分以上の時間を費やし、生産性の悪いものと
していた。しかし、本発明の半導体パッケージの製造方
法では、封止樹脂8注入工程の前に絶縁性接着剤7によ
り半導体素子1と回路基板4とは接着されるので、充分
な接着強度が得られており、発熱板9の加熱により回路
基板4表面の温度を60℃以上としても、接続部が接続
不良を起こすことはないので、封止樹脂注入を従来の約
1/4の短時間で完了することが実現する。
Therefore, conventionally, the injection of the sealing resin is carried out for 30 to 30 minutes.
It has to be performed at a temperature of about 40 ° C., and it takes more than 10 minutes to complete the injection, resulting in poor productivity. However, in the method of manufacturing a semiconductor package of the present invention, the semiconductor element 1 and the circuit board 4 are bonded by the insulating adhesive 7 before the step of injecting the sealing resin 8, so that a sufficient bonding strength is obtained. Even if the temperature of the surface of the circuit board 4 is set to 60 ° C. or more by heating the heating plate 9, the connection portion does not cause a connection failure. Is realized.

【0038】従って、実施例1においては、接続不良を
起こすことなく短時間で封止樹脂の注入が完了する半導
体パッケージの製造方法を提供する。
Therefore, the first embodiment provides a method of manufacturing a semiconductor package in which the injection of the sealing resin is completed in a short time without causing a connection failure.

【0039】(実施例2)図3は本発明の第2の半導体
パッケージの製造方法における封止樹脂の製造工程を示
す断面図である。図中、図1と同一符号は、同一または
相当箇所を示す。図3において10はチャンバーを示
し、11は排気口を12は吸気口を示す。
(Embodiment 2) FIG. 3 is a sectional view showing a process of manufacturing a sealing resin in a second method of manufacturing a semiconductor package according to the present invention. In the figure, the same reference numerals as those in FIG. 1 indicate the same or corresponding parts. In FIG. 3, reference numeral 10 denotes a chamber, 11 denotes an exhaust port, and 12 denotes an intake port.

【0040】このような構成において、本発明の第2の
半導体パッケージの製造方法について説明する。実施例
1と同様に、電気的接続を行った回路基板4と半導体素
子1は、封止樹脂8を注入した後に、再度150℃で1
時間程度の熱処理を施して封止樹脂8を硬化して半導体
パッケージを作製する。
With such a configuration, a second method of manufacturing a semiconductor package according to the present invention will be described. As in the first embodiment, the circuit board 4 and the semiconductor element 1 that have been electrically connected are again filled with the sealing resin 8 at 150 ° C.
Heat treatment for about an hour is performed to cure the sealing resin 8 to produce a semiconductor package.

【0041】この際、封止樹脂を注入する工程では、実
施例1と異なり、チャンバー10の発熱板9上に載置さ
れた後、排気口11を開けて所定の圧力までチャンバー
10内を減圧する。次に、半導体素子1周囲の半導体素
子1と回路基板4の間を、スクリーン印刷やディスペン
サ方式にて封止樹脂8を塗布して、隙間なく埋めて遮蔽
する。その後、吸気口12を開けて所定の圧力まで昇圧
すると、半導体素子1周囲の封止樹脂8は半導体素子1
直下に注入していく。この時、封止樹脂8の充填量が不
充分な場合には、上記したような手順、すなわち減圧チ
ャンバー内での封止樹脂による遮蔽と昇圧による封止樹
脂注入を必要回数繰り返し行うことで充分な充填量が得
られることとなる。
At this time, in the step of injecting the sealing resin, unlike the first embodiment, after being placed on the heating plate 9 of the chamber 10, the exhaust port 11 is opened and the pressure in the chamber 10 is reduced to a predetermined pressure. I do. Next, a sealing resin 8 is applied between the semiconductor element 1 around the semiconductor element 1 and the circuit board 4 by screen printing or a dispenser method to fill and close the gap without any gap. Thereafter, when the intake port 12 is opened and the pressure is increased to a predetermined pressure, the sealing resin 8 around the semiconductor element 1
Inject just below. At this time, when the filling amount of the sealing resin 8 is insufficient, it is sufficient to repeat the above-described procedure, that is, the sealing resin injection in the decompression chamber and the injection of the sealing resin by the pressure increase a required number of times. A large filling amount can be obtained.

【0042】液状の封止樹脂としては、室温で液状の熱
硬化性樹脂であるエポキシ樹脂、フェノール樹脂、ポリ
イミド樹脂が利用でき、これに熱放散性をよくするため
のカーボン着色剤、熱膨張係数を小さくするための溶融
シリカ等の無機フィラーなどが配合されたものである。
As the liquid encapsulating resin, epoxy resin, phenol resin, and polyimide resin which are liquid thermosetting resins at room temperature can be used, and a carbon colorant for improving heat dissipation, a thermal expansion coefficient, and the like. And inorganic fillers such as fused silica for reducing the particle size.

【0043】本実施例においても、前記したように、封
止樹脂8の注入工程の前に絶縁性接着剤7により、充分
な接着強度が得られた半導体素子となるので、圧力差を
利用して封止樹脂を封入しても接続不良を発生すること
なく、極めて短時間に封止樹脂の注入が行えることな
り、生産性良く半導体パッケージを製造することを可能
とする。また、本実施例では、毛細管現象を利用しない
ため、封止樹脂と回路基板のヌレ性が注入性に及ぼす影
響は少ない。従って、半導体パッケージを構成する材料
の組み合わせ範囲が広まり、より幅広い用途に応じた半
導体パッケージの提供が実現する。
Also in this embodiment, as described above, before the step of injecting the sealing resin 8, the semiconductor element having sufficient adhesive strength is obtained by the insulating adhesive 7. Thus, even if the sealing resin is sealed, the connection of the sealing resin can be performed in a very short time without causing a connection failure, so that a semiconductor package can be manufactured with high productivity. Further, in the present embodiment, since the capillary phenomenon is not used, the wettability of the sealing resin and the circuit board hardly affects the injection property. Therefore, the range of combinations of materials constituting the semiconductor package is widened, and the provision of the semiconductor package suitable for a wider range of uses is realized.

【0044】(実施例3)図4は、本発明の第3の半導
体パッケージの製造方法における封止樹脂の注入及び硬
化工程を示す断面図である。図中、図1〜3と同一符号
は、同一または相当箇所を示す。図3において13は封
止用下金型、14は封止用上金型であり、15は排気
口、16は封止樹脂8注入用ノズルである。
(Embodiment 3) FIG. 4 is a cross-sectional view showing a sealing resin injection and curing step in a third method of manufacturing a semiconductor package according to the present invention. In the drawings, the same reference numerals as those in FIGS. 1 to 3 indicate the same or corresponding parts. In FIG. 3, 13 is a lower mold for sealing, 14 is an upper mold for sealing, 15 is an exhaust port, and 16 is a nozzle for injecting the sealing resin 8.

【0045】このような構成において、本発明の第3の
半導体パッケージの製造方法について説明する。実施例
1と同様に作製して接続された半導体素子1と回路基板
4は、回路基板4を回路基板表面と同一平面となるよう
加工した下金型13に位置合わせして保持した後、上金
型14を設置するが、この際、図のように半導体素子1
の反対面に荷重がかかるようにセットする。また、側面
は回路基板4のサイズより若干小さめになっており、こ
れにより回路基板4の固定と上下金型の間に封止樹脂8
が流れ出るのを押さえる働きを行うものである。これに
より、薄く反りの大きな回路基板であっても封止が可能
となる。この状態で排気口15を通じて金型に囲まれた
キャビティ内の減圧を行う。その後、加熱し、真空にし
た上下金型に液状の封止樹脂8をノズル16より注入す
る。加熱されたキャビティ内で封止樹脂8は、内部が低
圧であるため、ごく薄い隙間もくまなく注入され、硬化
が完了する。この注入から硬化まで約5分間の短時間で
完了することができる。この後、硬化一体化したものを
金型から取り出して半導体パッケージとする。
With this configuration, a third method of manufacturing a semiconductor package according to the present invention will be described. After the semiconductor element 1 and the circuit board 4 which are manufactured and connected in the same manner as in the first embodiment, the circuit board 4 is positioned and held on a lower mold 13 which is processed so as to be flush with the surface of the circuit board. A mold 14 is installed. At this time, as shown in FIG.
Set so that the load is applied to the opposite side of. Further, the side surface is slightly smaller than the size of the circuit board 4, so that the sealing resin 8 is fixed between the fixing of the circuit board 4 and the upper and lower molds.
It works to suppress the flow of water. Thereby, even a circuit board which is thin and has a large warpage can be sealed. In this state, the pressure inside the cavity surrounded by the mold is reduced through the exhaust port 15. Thereafter, the liquid sealing resin 8 is injected from the nozzle 16 into the heated and evacuated upper and lower molds. Since the inside of the heated cavity has a low pressure, the sealing resin 8 is injected all over a very thin gap, and the curing is completed. The process from injection to curing can be completed in a short time of about 5 minutes. Thereafter, the cured and integrated product is taken out of the mold to form a semiconductor package.

【0046】液状の封止樹脂としては、室温で液状の熱
硬化性樹脂であるエポキシ樹脂、フェノール樹脂、ポリ
イミド樹脂が利用でき、これに熱放散性をよくするため
のカーボン着色剤、熱膨張係数を小さくするための溶融
シリカ等の無機フィラーなどが配合されたものである。
As the liquid sealing resin, epoxy resin, phenol resin, and polyimide resin which are liquid thermosetting resins at room temperature can be used, and a carbon colorant for improving heat dissipation, a thermal expansion coefficient, and the like. And inorganic fillers such as fused silica for reducing the particle size.

【0047】このような封止樹脂は液状であるため注入
し易く、かつ100〜150℃の温度に金型を加熱する
ため、微細な隙間まで充分に注入できる粘度となるの
で、約1MPa以下の低圧力で注入が可能である。ま
た、封止樹脂を金型に注入する直前に樹脂、フィラー、
硬化剤等を混合した構成をとれば、封止樹脂の保存安定
性や工程中の粘度上昇を極力押さえることができる。こ
れにより、短時間で硬化できる樹脂組成が実現できる。
Since such a sealing resin is in a liquid state, it is easy to inject, and since the mold is heated to a temperature of 100 to 150 ° C., it has a viscosity enough to be injected into a fine gap. Injection is possible at low pressure. Also, just before injecting the sealing resin into the mold, the resin, filler,
By adopting a configuration in which a curing agent or the like is mixed, storage stability of the sealing resin and an increase in viscosity during the process can be suppressed as much as possible. Thereby, a resin composition that can be cured in a short time can be realized.

【0048】このようにして作製されたCSPの側面
は、外観上も垂直な安定した形状が得られるばかりか、
半導体素子の側面も保護しているため信頼性の上でも良
好である。更に、本実施例の方法によれば同時に多数個
封止できる多数個取り金型を使用することで、従来法に
比べ飛躍的に早いプロセススピードで半導体パッケージ
が製造できる。また、本実施例の半導体パッケージの製
造方法においては、反りの大きい樹脂回路基板でも平坦
に固定でき、安定に半導体素子のフリップチップ実装が
できるという効果がある。
The side surface of the CSP thus manufactured not only has a stable shape which is vertical in appearance,
Since the side surfaces of the semiconductor element are also protected, the reliability is good. Further, according to the method of the present embodiment, a semiconductor package can be manufactured at a significantly higher process speed than the conventional method by using a multi-cavity mold capable of simultaneously sealing a large number of the molds. Further, in the method of manufacturing a semiconductor package according to the present embodiment, there is an effect that even a resin circuit board having a large warpage can be fixed flat, and flip-chip mounting of a semiconductor element can be stably performed.

【0049】上記した製造方法により、前記したように
封止樹脂の注入前に絶縁性樹脂で接着補強されるため充
分な接続部分の機械的強度が得られている。従って、高
圧で液状の封止樹脂を封入しても接続不良を発生するこ
となく、極めて短時間に封止樹脂の注入から硬化までを
完了することとなる。
According to the above-described manufacturing method, since the adhesive is reinforced with the insulating resin before the injection of the sealing resin, a sufficient mechanical strength of the connection portion is obtained. Therefore, even if a liquid sealing resin is sealed at a high pressure, the connection from the injection of the sealing resin to the curing can be completed in a very short time without causing a connection failure.

【0050】(実施例4)図5は、本発明の第4の半導
体パッケージの製造方法における封止樹脂の注入及び硬
化工程を示す断面図である。図中、図1〜4と同一符号
は、同一または相当箇所を示す。図5において17はス
プル、18はトランスファー成形材料、19はトランス
ファーポット、20はプランジャーである。
(Embodiment 4) FIG. 5 is a sectional view showing the steps of injecting and curing a sealing resin in a fourth method of manufacturing a semiconductor package according to the present invention. In the drawings, the same reference numerals as those in FIGS. 1 to 4 indicate the same or corresponding parts. In FIG. 5, 17 is a sprue, 18 is a transfer molding material, 19 is a transfer pot, and 20 is a plunger.

【0051】このような構成において、本発明の第4の
半導体パッケージの製造方法について説明する。実施例
1と同様に作製して接続された半導体素子1と回路基板
4は、実施例3と同様に回路基板4を回路基板表面と同
一平面となるよう加工した下金型13に位置合わせして
保持した後、上金型14を設置する。
With this configuration, a fourth method of manufacturing a semiconductor package according to the present invention will be described. The semiconductor element 1 and the circuit board 4 manufactured and connected in the same manner as in the first embodiment are aligned with the lower mold 13 in which the circuit board 4 is processed so as to be flush with the surface of the circuit board as in the third embodiment. Then, the upper mold 14 is set.

【0052】この状態で固形粉末状の樹脂であるトラン
スファー成形材料18をトランスファーポット19内に
て加熱溶融し、これをプランジャー20にかけられた高
い圧力によって、スプル17を通じて金型に囲まれたキ
ャビティ内に圧送して硬化する。この場合の成形には、
低圧でも10〜100kg/cm2 の圧力が必要である
ので接続部に加わる機械的衝撃は大きい。しかし、トラ
ンスファー成形材料18として実施例1〜3で用いた液
状特性を示す樹脂材料以外にも、固形の樹脂材料を封止
樹脂材料として使用することが可能であり、例えば安価
な液状特性を示さない材料(フェノールノボラック型エ
ポキシ樹脂など)を用いることができるので低コスト化
に有利である。また、トランスファー成形は、1ショッ
トの成形で多数個の成形を行うことが可能で、しかもキ
ュアリング時間が数秒から数十秒で硬化するなど、生産
性が高いことも特徴である。
In this state, a transfer molding material 18 which is a resin in the form of a solid powder is heated and melted in a transfer pot 19, and is melted by a high pressure applied to a plunger 20 through a sprue 17 to a cavity surrounded by a mold. It is pumped into and cured. For molding in this case,
Since a pressure of 10 to 100 kg / cm 2 is required even at a low pressure, the mechanical shock applied to the connection is large. However, in addition to the resin material having liquid characteristics used in Examples 1 to 3 as the transfer molding material 18, a solid resin material can be used as the sealing resin material. This is advantageous for cost reduction because a non-existent material (such as phenol novolak type epoxy resin) can be used. In addition, transfer molding is characterized by high productivity such that a large number of moldings can be performed in one shot, and the curing time is hardened in several seconds to several tens of seconds.

【0053】上記した製造方法により、前記したように
封止樹脂の注入前に絶縁性樹脂で接着補強されるため充
分な接続部分の機械的強度が得られている。従って、非
常に高い圧力と温度によりトランスファー成形材料を金
型内に圧送しても接続不良を発生することなく、極めて
短時間に封止樹脂の注入と硬化が行えることなり、更に
生産性良く安価な半導体パッケージを製造することを可
能とする。
According to the above-described manufacturing method, as described above, since the adhesive is reinforced with the insulating resin before the injection of the sealing resin, sufficient mechanical strength of the connection portion is obtained. Therefore, even if the transfer molding material is pressure-fed into the mold by a very high pressure and temperature, the connection and injection of the sealing resin can be performed in a very short time without causing a connection failure, and the productivity is improved and the cost is reduced. It is possible to manufacture a simple semiconductor package.

【0054】(実施例5)図6は、本発明の第5の半導
体パッケージの製造方法における電気検査工程を示す断
面図である。図中、図1〜5と同一符号は、同一または
相当箇所を示す。21は電気検査治具であり、これは上
側押さえ板22と下側押さえ板23及び、検査ピン24
などにより構成される。
(Embodiment 5) FIG. 6 is a sectional view showing an electrical inspection step in a fifth method of manufacturing a semiconductor package according to the present invention. In the drawings, the same reference numerals as those in FIGS. 1 to 5 indicate the same or corresponding parts. Reference numeral 21 denotes an electric inspection jig, which includes an upper holding plate 22, a lower holding plate 23, and an inspection pin 24.
It is composed of

【0055】このような構成において、本発明の第5の
半導体パッケージの製造方法について説明する。実施例
1と同様に作製して接続された半導体素子1と回路基板
4は、電気検査治具21に設置されるが、これは回路基
板4の裏面を下側押さえ板23に接触して載置した後、
次に上側押さえ板22を半導体素子1の裏面に接触させ
る。このようにして半導体素子1及び回路基板4を挟持
してから、下側押さえ板23の必要部に形成した開口部
を貫通して検査ピン24を所定の配線及び電極端子6に
押し当てる。この際、押し当てる検査ピン24の圧力が
低いと、しばしば検査ピン24と配線及び電極端子6間
の接触が不安定でこの部分の接続抵抗が大きくなりすぎ
るため、正確な半導体素子1と回路基板4間の接続抵抗
を得られないことがあり、精度の高い電気検査を実施で
きない。従って、検査ピン24は高い圧力で配線及び電
極端子6に押し当てる必要があるが、これは検査ピン2
4が当たる部分にのみ局所的に圧力が加わることとな
り、回路基板4は歪みを生じる。この歪みにより半導体
素子1と回路基板4の接続部に機械的衝撃が加わる。従
って、従来の半導体パッケージ製造工程では接続不良を
引き起こす場合があり、電気検査を行うことは困難であ
った。
With such a configuration, a fifth method of manufacturing a semiconductor package according to the present invention will be described. The semiconductor element 1 and the circuit board 4 manufactured and connected in the same manner as in the first embodiment are installed on the electric inspection jig 21, and the back surface of the circuit board 4 is placed in contact with the lower holding plate 23. After placing
Next, the upper holding plate 22 is brought into contact with the back surface of the semiconductor element 1. After the semiconductor element 1 and the circuit board 4 are sandwiched in this manner, the inspection pins 24 are pressed against predetermined wiring and electrode terminals 6 through the openings formed in the required portions of the lower holding plate 23. At this time, if the pressure of the inspection pin 24 to be pressed is low, the contact between the inspection pin 24 and the wiring and the electrode terminal 6 is often unstable, and the connection resistance at this portion becomes too large. In some cases, a connection resistance between the four cannot be obtained, and a highly accurate electrical test cannot be performed. Therefore, it is necessary to press the inspection pin 24 against the wiring and the electrode terminal 6 with high pressure.
The pressure is locally applied only to the area where the circuit board 4 hits, and the circuit board 4 is distorted. Due to this distortion, a mechanical shock is applied to the connection between the semiconductor element 1 and the circuit board 4. Therefore, in the conventional semiconductor package manufacturing process, a connection failure may be caused, and it is difficult to perform an electrical inspection.

【0056】しかし、本発明では上記した製造方法によ
り、前記したように電気検査工程前に絶縁性樹脂で接着
補強されるため、高い圧力で検査ピン24を回路基板4
の配線及び電極端子5に押し当てても、接続不良を発生
することはなく、精度の高い電気検査を実施することが
可能となる。すなわち、本発明においては安定した電気
的検査を封止樹脂硬化前に実施することが可能で、ここ
で発見できた不良についてリペアーすることが可能とな
り、歩留まりの向上に寄与できる。
However, in the present invention, since the adhesive is reinforced with the insulating resin before the electrical inspection step by the above-described manufacturing method as described above, the inspection pins 24 are connected to the circuit board 4 with high pressure.
Even if it is pressed against the wiring and the electrode terminal 5, no connection failure occurs, and a highly accurate electrical inspection can be performed. That is, in the present invention, a stable electrical inspection can be performed before the sealing resin is cured, and the defects found here can be repaired, thereby contributing to an improvement in yield.

【0057】なお実施例2〜5においては、半導体素子
1と回路基板4の電気的接続は、導電性接着剤3だけで
なく、はんだ接合層とした構成においても同等な効果が
得られる。
In the second to fifth embodiments, the same effect can be obtained when the semiconductor element 1 and the circuit board 4 are electrically connected not only with the conductive adhesive 3 but also with a solder bonding layer.

【0058】[0058]

【発明の効果】本発明の半導体パッケージの製造方法に
よれば、封止樹脂の注入前に絶縁性樹脂で接着する工程
を導入することで、充分な接続部分の熱的、機械的強度
が得られている。従って、接合部が熱可塑型の導電性接
着剤からなる半導体素子においても、封止樹脂注入の際
の回路基板表面温度を60℃以上とすることが可能であ
り、従来の製造方法に比べ短時間で封止樹脂の注入が完
了することができる。
According to the method of manufacturing a semiconductor package of the present invention, by introducing a step of bonding with an insulating resin before injecting a sealing resin, sufficient thermal and mechanical strength of a connection portion can be obtained. Have been. Therefore, even in the case of a semiconductor element in which the bonding portion is made of a thermoplastic conductive adhesive, the surface temperature of the circuit board at the time of injecting the sealing resin can be 60 ° C. or higher, which is shorter than the conventional manufacturing method. The injection of the sealing resin can be completed in a short time.

【0059】また、本発明の半導体パッケージ製造方法
においては、圧力差を利用して封止樹脂を封入すること
で、更に短時間で封止樹脂の注入が行うことができ、生
産性良く半導体パッケージを製造することを可能とす
る。更に本発明の製造方法では、毛細管現象を利用しな
いため、封止樹脂と回路基板のヌレ性が注入性に及ぼす
影響は少ない。従って、半導体パッケージを構成する材
料の組み合わせ範囲が広まり、より幅広い用途に応じた
半導体パッケージの提供が実現する。
In the method of manufacturing a semiconductor package according to the present invention, the encapsulating resin can be injected in a shorter time by encapsulating the encapsulating resin by utilizing the pressure difference. Can be manufactured. Further, in the manufacturing method of the present invention, since the capillary phenomenon is not used, the wettability of the sealing resin and the circuit board hardly affects the injection property. Therefore, the range of combinations of materials constituting the semiconductor package is widened, and the provision of the semiconductor package suitable for a wider range of uses is realized.

【0060】また、本発明の半導体パッケージの製造方
法において、高温に加熱した金型内に半導体素子と回路
基板を設置し、高圧の液状の封止樹脂を封入することに
より、極めて短時間で封止樹脂の注入から硬化までを完
了することができる。
In the method of manufacturing a semiconductor package according to the present invention, the semiconductor element and the circuit board are placed in a mold heated to a high temperature, and a high-pressure liquid sealing resin is filled thereinto, so that the sealing is performed in an extremely short time. The process from injection of the resin to hardening can be completed.

【0061】更に、本発明の半導体パッケージの製造方
法においては、従来困難であるとされていた、生産性に
富み低コスト化が図られるトランスファー成形法による
フリップチップ封止が実現できるので、極めて生産性の
高く安価に半導体パッケージを製造することができる。
Further, in the method of manufacturing a semiconductor package according to the present invention, flip chip encapsulation can be realized by a transfer molding method, which has been considered to be difficult in the past, and which achieves high productivity and low cost. A semiconductor package can be manufactured with high cost and low cost.

【0062】一方、電気検査の精度を高めるためには、
確実に検査用ピンを端子部に押し当てる必要があるが、
強く当てると基板が歪んだ上に接続部に機械的衝撃が加
わることになるが、この際、充分な機械的強度が得られ
ていると新たに接続不良を招くことはない。従って、本
発明の半導体パッケージの製造方法においては安定した
電気的検査を封止樹脂硬化前に実施することが可能で、
ここで発見できた不良についてリペアーすることが可能
となり、歩留まりの向上に寄与できる。
On the other hand, in order to improve the accuracy of the electrical inspection,
It is necessary to press the test pins securely to the terminals.
If it is strongly applied, the substrate will be distorted and a mechanical shock will be applied to the connection portion. At this time, if sufficient mechanical strength is obtained, no new connection failure will be caused. Therefore, in the semiconductor package manufacturing method of the present invention, it is possible to perform a stable electrical inspection before the sealing resin is cured,
The defect found here can be repaired, which can contribute to an improvement in yield.

【0063】以上のように、本発明の製造方法であれ
ば、極めて生産性に富み、高信頼性の半導体パッケージ
が得ることができる。
As described above, according to the manufacturing method of the present invention, a semiconductor package having extremely high productivity and high reliability can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例1の半導体パッケージの製造方法におけ
る封止樹脂の注入工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a sealing resin injecting step in a method for manufacturing a semiconductor package according to a first embodiment.

【図2】実施例1における半導体パッケージを構成する
樹脂材料の一例の特性図である。
FIG. 2 is a characteristic diagram of an example of a resin material forming a semiconductor package according to the first embodiment.

【図3】実施例2の半導体パッケージの製造方法におけ
る封止樹脂の製造工程を示す断面図である。
FIG. 3 is a cross-sectional view illustrating a step of manufacturing a sealing resin in the method of manufacturing a semiconductor package according to a second embodiment.

【図4】実施例3の半導体パッケージの製造方法におけ
る封止樹脂の注入及び硬化工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a sealing resin injecting and curing step in a method for manufacturing a semiconductor package according to a third embodiment.

【図5】実施例4の半導体パッケージの製造方法におけ
る封止樹脂の注入及び硬化工程を示す断面図である。
FIG. 5 is a cross-sectional view showing a sealing resin injecting and curing step in the method for manufacturing a semiconductor package of Example 4.

【図6】実施例5の半導体パッケージの製造方法におけ
る電気検査工程を示す断面図である。
FIG. 6 is a cross-sectional view illustrating an electrical inspection step in a method for manufacturing a semiconductor package according to a fifth embodiment.

【図7】従来例の半導体パッケージの製造方法における
封止樹脂の注入工程を示す断面図である。
FIG. 7 is a cross-sectional view showing a sealing resin injection step in a conventional semiconductor package manufacturing method.

【符号の説明】[Explanation of symbols]

1 半導体素子 2 バンプ 3 導電性接着剤 4 回路基板 5 (表面の)配線及び電極端子 6 (裏面の)配線及び電極端子 7 絶縁性接着剤 8 封止樹脂 9 発熱板 10 チャンバー 11 排気口 12 吸気口 13 封止用下金型 14 封止用上金型 15 排気口 16 封止樹脂注入用ノズル 17 スプル 18 トランスファー成形材料 19 トランスファーポット 20 プランジャー 21 電気検査治具 22 上側押さえ板 23 下側押さえ板 24 検査ピン DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Bump 3 Conductive adhesive 4 Circuit board 5 Wiring and electrode terminal (on the front surface) 6 Wiring and electrode terminal (on the back surface) 7 Insulating adhesive 8 Sealing resin 9 Heating plate 10 Chamber 11 Exhaust port 12 Intake Mouth 13 Lower mold for sealing 14 Upper mold for sealing 15 Exhaust port 16 Nozzle for injection of sealing resin 17 Sprue 18 Transfer molding material 19 Transfer pot 20 Plunger 21 Electrical inspection jig 22 Upper holding plate 23 Lower holding Board 24 inspection pin

フロントページの続き (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4M109 AA01 BA04 CA04 CA10 CA21 EA01 EA02 EA07 EB06 EB08 EB09 EB12 5F047 AA17 BA33 BA34 BA51 5F061 AA01 BA04 CA04 CA10 CA21 CB02 CB12 DA16 DB01 GA03Continuing on the front page (72) Inventor Seiichi Nakatani 1006 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F term (reference) 4M109 AA01 BA04 CA04 CA10 CA21 EA01 EA02 EA07 EB06 EB08 EB09 EB12 5F047 AA17 BA33 BA34 BA51 5F06A BA04 CA04 CA10 CA21 CB02 CB12 DA16 DB01 GA03

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つの半導体素子をフェース
ダウンで回路基板に形成された配線パターン上に実装
し、封止樹脂を前記回路基板と前記半導体素子との間に
封止した半導体パッケージの製造方法であって、(a)
配線パターンを有する回路基板に半導体素子をフェース
ダウンで実装する際に、接続電極部以外の領域におい
て、絶縁性を有する樹脂で前記半導体素子と回路基板と
を接着してから、(b)前記フェースダウン実装した回
路基板を、前記回路基板の底面が発熱板上に接触するよ
うにして設置し、(c)前記発熱板を加熱した後、
(d)前記半導体素子と前記回路基板との間に、少なく
とも無機フィラー及び液状熱硬化性樹脂よりなる封止樹
脂を毛細管現象を用いて注入させた後、加熱処理して硬
化させることにより、前記フェースダウン実装した半導
体素子と前記回路基板との間及び側面部分を含む領域を
封止樹脂で一体化して形成することを特徴とする半導体
パッケージの製造方法。
1. A method of manufacturing a semiconductor package in which at least one semiconductor element is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is sealed between the circuit board and the semiconductor element. And (a)
When the semiconductor element is mounted face down on a circuit board having a wiring pattern, the semiconductor element and the circuit board are bonded to each other with an insulating resin in a region other than the connection electrode portion. The down-mounted circuit board is installed such that the bottom surface of the circuit board is in contact with the heating plate, and (c) after heating the heating plate,
(D) by injecting at least an inorganic filler and a liquid thermosetting resin into the sealing resin between the semiconductor element and the circuit board by using a capillary phenomenon, followed by heat treatment to cure the resin, A method of manufacturing a semiconductor package, wherein a region including a face-down mounted semiconductor element and the circuit board and a region including a side surface portion are integrally formed with a sealing resin.
【請求項2】 発熱板を回路基板表面の温度が60℃以
上となるように加熱することを特徴とする請求項1に記
載の半導体パッケージの製造方法。
2. The method according to claim 1, wherein the heating plate is heated so that the temperature of the surface of the circuit board becomes 60 ° C. or higher.
【請求項3】 少なくとも1つの半導体素子をフェース
ダウンで回路基板に形成された配線パターン上に実装
し、封止樹脂を前記回路基板と前記半導体素子との間に
封止した半導体パッケージの製造方法であって、(a)
配線パターンを有する回路基板に半導体素子をフェース
ダウンで実装する際に、接続電極部以外の領域におい
て、絶縁性を有する樹脂で前記半導体素子と回路基板と
を接着してから、(b)前記フェースダウン実装した回
路基板を、前記回路基板の底面がチャンバーの発熱板上
に接触するようにしてチャンバー内に設置し、(c)前
記チャンバー内を減圧した後、(d)前記半導体素子直
下の前記回路基板との隙間部を遮断するように、前記半
導体素子周囲に少なくとも無機フィラー及び液状熱硬化
性樹脂よりなる封止樹脂を塗布し、(e)前記チャンバ
ー内を昇圧することで前記封止樹脂を注入し、(f)そ
の後常圧に戻し、(g)これを加熱処理することによ
り、前記フェースダウン実装した半導体素子と前記回路
基板との間及び側面部分を含む領域を封止樹脂で一体化
して形成することを特徴とする半導体パッケージの製造
方法。
3. A method of manufacturing a semiconductor package wherein at least one semiconductor element is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is sealed between the circuit board and the semiconductor element. And (a)
When the semiconductor element is mounted face down on a circuit board having a wiring pattern, the semiconductor element and the circuit board are bonded to each other with an insulating resin in a region other than the connection electrode portion. The down-mounted circuit board is placed in the chamber such that the bottom surface of the circuit board is in contact with the heating plate of the chamber, and (c) the inside of the chamber is depressurized. A sealing resin made of at least an inorganic filler and a liquid thermosetting resin is applied to the periphery of the semiconductor element so as to block a gap with a circuit board, and (e) the pressure of the sealing resin is increased by increasing the pressure in the chamber. (F) After that, the pressure is returned to normal pressure, and (g) this is subjected to a heat treatment, so that the side face portion between the semiconductor element mounted face-down and the circuit board is The method of manufacturing a semiconductor package, which comprises integrally formed regions with a sealing resin containing.
【請求項4】 (d)、(e)のプロセスを繰り返すこ
とにより充分に封止樹脂の注入を行った後に常圧に戻す
ことを特徴とする請求項3に記載の半導体パッケージの
製造方法。
4. The method of manufacturing a semiconductor package according to claim 3, wherein the steps (d) and (e) are repeated to sufficiently inject the sealing resin and then return to normal pressure.
【請求項5】 少なくとも1つの半導体素子をフェース
ダウンで回路基板に形成された配線パターン上に実装
し、封止樹脂を前記回路基板と前記半導体素子との間に
封止した半導体パッケージの製造方法であって、(a)
配線パターンを有する回路基板に半導体素子をフェース
ダウンで実装する際に、接続電極部以外の領域におい
て、絶縁性を有する樹脂で前記半導体素子と回路基板と
を接着してから、(b)前記フェースダウン実装した回
路基板を、前記回路基板の底面が接触するようにして金
型内に設置し、(c)前記金型内を加熱した後、(d)
前記金型内に、少なくとも無機フィラー及び液状熱硬化
性樹脂よりなる封止樹脂を前記金型内圧力より高い圧力
を加えて注入させた後、硬化させることにより、前記フ
ェースダウン実装した半導体素子と前記回路基板との間
及び側面部分を含む領域を封止樹脂で一体化して形成す
ることを特徴とする半導体パッケージの製造方法。
5. A method of manufacturing a semiconductor package in which at least one semiconductor element is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is sealed between the circuit board and the semiconductor element. And (a)
When the semiconductor element is mounted face down on a circuit board having a wiring pattern, the semiconductor element and the circuit board are bonded to each other with an insulating resin in a region other than the connection electrode portion. The down-mounted circuit board is placed in a mold such that the bottom surface of the circuit board is in contact with the circuit board. (C) After heating the inside of the mold, (d)
Into the mold, a sealing resin made of at least an inorganic filler and a liquid thermosetting resin is injected by applying a pressure higher than the pressure in the mold, and then cured, whereby the face-down mounted semiconductor element and A method of manufacturing a semiconductor package, comprising: forming a region including a side portion with the circuit board integrally with a sealing resin.
【請求項6】 封止樹脂の硬化のための金型加熱温度が
100〜150℃の範囲である請求項5に記載の半導体
パッケージの製造方法。
6. The method of manufacturing a semiconductor package according to claim 5, wherein a mold heating temperature for curing the sealing resin is in a range of 100 to 150 ° C.
【請求項7】 封止樹脂の注入圧力が1MPa以下で行
うことを特徴とする請求項5又は6に記載の半導体パッ
ケージの製造方法。
7. The method of manufacturing a semiconductor package according to claim 5, wherein the injection of the sealing resin is performed at a pressure of 1 MPa or less.
【請求項8】 少なくとも1つの半導体素子をフェース
ダウンで回路基板に形成された配線パターン上に実装
し、封止樹脂を前記回路基板と前記半導体素子との間に
封止した半導体パッケージの製造方法であって、(a)
配線パターンを有する回路基板に半導体素子をフェース
ダウンで実装する際に、接続電極部以外の領域におい
て、絶縁性を有する樹脂で前記半導体素子と回路基板と
を接着してから、(b)前記フェースダウン実装した回
路基板を、前記回路基板の底面が接触するようにして金
型内に設置し、(c)前記金型内に無機フィラーを含む
固形封止樹脂を高温加熱により溶融したものを加圧して
注入し、硬化させることにより、前記フェースダウン実
装した半導体素子と前記回路基板との間及び側面部分を
含む領域を前記封止樹脂で一体化して形成することを特
徴とする半導体パッケージの製造方法。
8. A method of manufacturing a semiconductor package in which at least one semiconductor element is mounted face down on a wiring pattern formed on a circuit board, and a sealing resin is sealed between the circuit board and the semiconductor element. And (a)
When the semiconductor element is mounted face down on a circuit board having a wiring pattern, the semiconductor element and the circuit board are bonded to each other with an insulating resin in a region other than the connection electrode portion. The down-mounted circuit board is placed in a mold such that the bottom surface of the circuit board is in contact with the circuit board. (C) A mold obtained by melting a solid sealing resin containing an inorganic filler in the mold by high-temperature heating is added. And manufacturing the semiconductor package by pressurizing, injecting, and curing to integrally form a region including the side surface and between the face-down mounted semiconductor element and the circuit board with the sealing resin. Method.
【請求項9】 封止樹脂における液状熱硬化性樹脂がエ
ポキシ樹脂、フェノール樹脂及びポリイミド樹脂からな
る群より選ばれる1種以上である請求項1〜7のいずれ
か1項に記載の半導体パッケージの製造方法。
9. The semiconductor package according to claim 1, wherein the liquid thermosetting resin in the sealing resin is at least one selected from the group consisting of an epoxy resin, a phenol resin and a polyimide resin. Production method.
【請求項10】 固形封止樹脂がエポキシ樹脂、ポリイ
ミド樹脂、アクリル樹脂、ユリア樹脂及びポリウレタン
樹脂からなる群より選ばれる1種以上を含む請求項8に
記載の半導体パッケージの製造方法。
10. The method of manufacturing a semiconductor package according to claim 8, wherein the solid sealing resin includes at least one selected from the group consisting of an epoxy resin, a polyimide resin, an acrylic resin, a urea resin, and a polyurethane resin.
【請求項11】 封止樹脂に含まれる無機フィラーがA
23、MgO、SiC、SiO2 及びAlN粉末から
なる群より選ばれる1種以上である請求項1〜10のい
ずれか1項に記載の半導体パッケージの製造方法。
11. An inorganic filler contained in a sealing resin is A
The method of manufacturing a semiconductor package according to claim 1, wherein the semiconductor package is at least one selected from the group consisting of l 2 O 3 , MgO, SiC, SiO 2, and AlN powder.
【請求項12】 封止樹脂が、さらにカップリング剤、
分散剤、応力緩和剤、着色剤及び離型剤からなる群より
選ばれる1種以上を含む請求項1〜11のいずれか1項
に記載の半導体パッケージの製造方法。
12. The sealing resin further comprises a coupling agent,
The method of manufacturing a semiconductor package according to any one of claims 1 to 11, further comprising at least one selected from the group consisting of a dispersant, a stress relieving agent, a coloring agent, and a release agent.
【請求項13】 少なくとも1つの半導体をフェースダ
ウンで回路基板に形成された配線パターン上に実装し、
封止樹脂を前記回路基板と前記半導体との間に封止した
半導体パッケージの製造方法であって、配線パターンを
有する回路基板に半導体をフェースダウンで実装する際
に、接続電極部以外の領域において、絶縁性を有する樹
脂で前記半導体と前記回路基板とを接着した後に、後か
ら注入する封止樹脂の硬化が完了する工程までの間に、
回路基板の底面からフェースダウン実装した半導体の電
気検査を行うために取り出した端子に検査用ピンを押し
当てて、半導体の電気検査を実施することを特徴とする
半導体パッケージの製造方法。
13. mounting at least one semiconductor face down on a wiring pattern formed on a circuit board;
A method of manufacturing a semiconductor package in which a sealing resin is sealed between the circuit board and the semiconductor, wherein when mounting the semiconductor face down on a circuit board having a wiring pattern, in a region other than the connection electrode portion, After bonding the semiconductor and the circuit board with an insulating resin, before the step of completing the curing of the sealing resin to be injected later,
A method of manufacturing a semiconductor package, wherein an inspection pin is pressed against a terminal taken out from a bottom surface of a circuit board to perform an electrical inspection of a semiconductor mounted face-down, and an electrical inspection of the semiconductor is performed.
【請求項14】 半導体素子のフェースダウン実装にお
ける電気接続が、金バンプと熱可塑型の導電性接着剤と
を用いて行うことを特徴とする請求項1〜13のいずれ
か1項に記載の半導体パッケージの製造方法。
14. The semiconductor device according to claim 1, wherein the electrical connection in the face-down mounting of the semiconductor element is performed using a gold bump and a thermoplastic conductive adhesive. A method for manufacturing a semiconductor package.
【請求項15】 半導体素子のフェースダウン実装にお
ける電気接続が、はんだを用いて行うことを特徴とする
請求項3〜13のいずれか1項に記載の半導体パッケー
ジの製造方法。
15. The method of manufacturing a semiconductor package according to claim 3, wherein the electrical connection in the face-down mounting of the semiconductor element is performed using solder.
【請求項16】 回路基板と半導体素子とを接着する絶
縁性を有する樹脂がエポキシ樹脂、ポリイミド樹脂、ア
クリル樹脂、ユリア樹脂及びポリウレタン樹脂からなる
群より選ばれる1種以上である請求項1〜15のいずれ
か1項に記載の半導体パッケージの製造方法。
16. The resin having an insulating property for bonding a circuit board and a semiconductor element is at least one selected from the group consisting of an epoxy resin, a polyimide resin, an acrylic resin, a urea resin and a polyurethane resin. The method for manufacturing a semiconductor package according to any one of the above items.
【請求項17】 回路基板と半導体素子とを接着する絶
縁性を有する樹脂が、さらにシリカ、酸化チタン、アル
ミナを含む酸化化合物、窒化アルミニウムを含む窒化化
合物、炭化珪素を含む炭化化合物、及び珪素化合物から
なる群より選ばれる1種以上の無機フィラーを含む請求
項1〜16のいずれか1項に記載の半導体パッケージの
製造方法。
17. An insulating resin for bonding a circuit board and a semiconductor element, the insulating resin further comprising silica, titanium oxide, an oxide compound containing alumina, a nitride compound containing aluminum nitride, a carbide compound containing silicon carbide, and a silicon compound. The method for manufacturing a semiconductor package according to claim 1, further comprising one or more inorganic fillers selected from the group consisting of:
JP11124451A 1999-04-30 1999-04-30 Manufacture of semiconductor package Pending JP2000315698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11124451A JP2000315698A (en) 1999-04-30 1999-04-30 Manufacture of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11124451A JP2000315698A (en) 1999-04-30 1999-04-30 Manufacture of semiconductor package

Publications (1)

Publication Number Publication Date
JP2000315698A true JP2000315698A (en) 2000-11-14

Family

ID=14885852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11124451A Pending JP2000315698A (en) 1999-04-30 1999-04-30 Manufacture of semiconductor package

Country Status (1)

Country Link
JP (1) JP2000315698A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663254B2 (en) 2007-08-21 2010-02-16 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing the same
CN102446776A (en) * 2010-09-30 2012-05-09 富士通株式会社 Method of manufacturing electronic device and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663254B2 (en) 2007-08-21 2010-02-16 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing the same
CN102446776A (en) * 2010-09-30 2012-05-09 富士通株式会社 Method of manufacturing electronic device and electronic device

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP4390541B2 (en) Semiconductor device and manufacturing method thereof
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
US6399178B1 (en) Rigid adhesive underfill preform, as for a flip-chip device
JP4078033B2 (en) Mounting method of semiconductor module
US20140124936A1 (en) Power semiconductor module and method of manufacturing same
JP2000003922A (en) Manufacture of semiconductor device
JP4521015B2 (en) Manufacturing method of semiconductor device
KR20090019751A (en) Semiconductor apparatus and method of manufacturing the same
JP2000323624A (en) Semiconductor device and manufacture thereof
JP4283588B2 (en) Semiconductor device
JP2002271014A (en) Method of mounting electronic component
JP3558576B2 (en) Semiconductor device manufacturing method and semiconductor device
KR100674501B1 (en) Method for attaching semiconductor chip using flip chip bonding technic
JP2000315698A (en) Manufacture of semiconductor package
JPH09162229A (en) Semiconductor unit and method of packaging semiconductor chip
JP2003197680A (en) Method of manufacturing semiconductor device
JP3784597B2 (en) Sealing resin and resin-sealed semiconductor device
JP3990814B2 (en) Electronic component manufacturing method and electronic component manufacturing apparatus
JP4024458B2 (en) Method for mounting semiconductor device and method for manufacturing semiconductor device package
JPH10242211A (en) Manufacturing method of semiconductor device
JPH11163048A (en) Method of mounting semiconductor chip
JP4752717B2 (en) Module manufacturing method
JPH11233560A (en) Manufacture of semiconductor device
KR20060134602A (en) Compression molding method of semiconductor package using substitute for chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821