JP2000312150A - Current cell type d/a converter - Google Patents

Current cell type d/a converter

Info

Publication number
JP2000312150A
JP2000312150A JP11119281A JP11928199A JP2000312150A JP 2000312150 A JP2000312150 A JP 2000312150A JP 11119281 A JP11119281 A JP 11119281A JP 11928199 A JP11928199 A JP 11928199A JP 2000312150 A JP2000312150 A JP 2000312150A
Authority
JP
Japan
Prior art keywords
current
transistor
converter
transistors
current cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11119281A
Other languages
Japanese (ja)
Inventor
Shinya Yoshida
慎也 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP11119281A priority Critical patent/JP2000312150A/en
Publication of JP2000312150A publication Critical patent/JP2000312150A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To extend tolerance level of reference voltage and to extend degree of flexibility of a manufacturing process used, in the case of manufacturing current cell type digital/analog D/A converters as a semiconductor integrated circuit, while ensuring the required characteristics as a D/A converter. SOLUTION: A plurality of transistors(TRs) T2A1-T2A4, whose sources and drains are respectively connected in parallel of this D/A converter, configure a switch TR that becomes conductive in the case of a current output off state and bypasses the current to be outputted as a current cell to the ground. A TR control circuit, consisting of AND logic gates G1-G4 or the like individually, controls a signal given to the gates of the TRs T2A1 to T2A4 to select a TR to become conductive among a plurality of the TRs T2A1 to T2A4 in the case of a current output off state, thereby setting an optimum on-resistance.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電流セル型D/A
(digital to analog)コンバータに係り、特に、D
/Aコンバータとして必要な特性を確保しながら、電流
セルから供給する電流の大きさを設定するリファレンス
電圧の許容範囲の拡大や、半導体集積回路として製造す
る場合に用いる製造プロセスの自由度の拡大を図ること
ができる電流セル型D/Aコンバータに関する。
The present invention relates to a current cell type D / A.
(Digital to analog) converter, especially D
While ensuring the characteristics required for the A / A converter, the allowable range of the reference voltage for setting the magnitude of the current supplied from the current cell is expanded, and the degree of freedom of the manufacturing process used when manufacturing as a semiconductor integrated circuit is increased. The present invention relates to a current cell type D / A converter that can be achieved.

【0002】[0002]

【従来の技術】図1は、従来の電流セル型D/Aコンバ
ータに用いられている、電流セルの一例を中心とした回
路図である。
2. Description of the Related Art FIG. 1 is a circuit diagram mainly showing an example of a current cell used in a conventional current cell type D / A converter.

【0003】該電流セルにおいて、トランジスタT1
A、T2A、及びT3Aにより、出力部が構成される。
又、トランジスタT1B、T2B、及びT3Bにより、
電流設定部が構成される。これら出力部及び電流設定部
は対称構成である。なお、実際の電流セル型D/Aコン
バータは、図1の電流セルが2n−1個(nはビット
数)、負荷抵抗RLに対して並列に接続されている。同
図は、その内の1つを抜き出したものである。
In the current cell, a transistor T1
A, T2A, and T3A constitute an output unit.
Also, by the transistors T1B, T2B and T3B,
A current setting unit is configured. The output section and the current setting section have a symmetric configuration. In an actual current cell type D / A converter, 2 n -1 current cells (n is the number of bits) of FIG. 1 are connected in parallel to a load resistor RL. In the figure, one of them is extracted.

【0004】このような回路において、電流設定部のト
ランジスタT1Bに流れる電流と同一の大きさの電流
を、カレントミラー回路を用いて出力部のトランジスタ
T1Aにも流している。該電流の大きさは、外付け抵抗
RDの抵抗値により、外部から設定することができる。
In such a circuit, a current having the same magnitude as the current flowing through the transistor T1B in the current setting section is also passed through the transistor T1A in the output section by using a current mirror circuit. The magnitude of the current can be set externally by the resistance value of the external resistor RD.

【0005】又、トランジスタT2A及びT3Aは、ス
イッチ・トランジスタとして動作する。トランジスタT
2Aのゲートには、制御信号CTLとして、H状態(電
源VDD)又はL状態(グランドGND)のいずれかの
電圧が印加され、電源VDDからグランドGNDまでの
中間的な電圧は印加されない。制御信号CTLは、D/
A変換するデジタル信号のコードに応じて、H状態又は
L状態になる信号である。一方、トランジスタT3Aの
ゲートは、中間電位であるVREF電圧になっている。
つまり、トランジスタT3Aは、非常に高抵抗でオンし
ているといえる。
[0005] The transistors T2A and T3A operate as switch transistors. Transistor T
A voltage in either the H state (power supply VDD) or the L state (ground GND) is applied to the gate of 2A as the control signal CTL, and no intermediate voltage from the power supply VDD to the ground GND is applied. The control signal CTL is D /
This signal is in the H state or the L state according to the code of the digital signal to be A-converted. On the other hand, the gate of the transistor T3A is at the VREF voltage which is an intermediate potential.
That is, it can be said that the transistor T3A is turned on with a very high resistance.

【0006】まず、トランジスタT2AにH状態が印加
されると、該トランジスタT2Aはオフになる。する
と、この場合は、電流設定部で設定され、トランジスタ
T1Aに流れる電流は、すべてトランジスタT3Aを経
由して、電流出力IOUTから外部に出力され、負荷抵
抗RLにより電圧に変換される。
First, when an H state is applied to the transistor T2A, the transistor T2A is turned off. Then, in this case, the current set by the current setting unit and all the current flowing through the transistor T1A is output to the outside from the current output IOUT via the transistor T3A, and is converted into a voltage by the load resistance RL.

【0007】一方、トランジスタT2AにL状態が印加
されると、該トランジスタT2Aはオンになる。する
と、この場合は、トランジスタT2AとトランジスタT
3Aの抵抗差により、電流設定部で設定されたトランジ
スタT1Aに流れる電流は、すべてトランジスタT2A
に流れることになり、トランジスタT3Aには流れず、
電流出力IOUTから外部には流れなくなる。
On the other hand, when the L state is applied to the transistor T2A, the transistor T2A turns on. Then, in this case, the transistor T2A and the transistor T2
Due to the resistance difference of 3A, the current flowing through the transistor T1A set by the current setting section is all the current flowing through the transistor T2A.
Will not flow to the transistor T3A,
It does not flow from the current output IOUT to the outside.

【0008】従って、2n−1個の電流セルを用いて、
これら電流セルの前述した制御信号CTLを個別に、D
/A変換するデジタル信号に応じてH状態又はL状態と
し、これら電流セルから供給される電流を加算すること
で、デジタル入力信号をアナログ信号に変換することが
できる。このようにして電流セル型D/Aコンバータは
機能している。
Therefore, using 2 n -1 current cells,
The above-described control signals CTL of these current cells are individually
The digital input signal can be converted to an analog signal by setting the H state or the L state according to the digital signal to be / A converted and adding the currents supplied from these current cells. Thus, the current cell type D / A converter functions.

【0009】なお、ここでは、2n−1個の同じ電流を
流すセルを備えた電流セル型D/Aコンバータについて
述べた。しかしながら、各ビットの重みを持つn個の電
流セルで構成された電流セル型D/Aコンバータ、ある
いはその一部だけを2m−1個(mはビット数の内の一
部)の同じ電流を流す電流セルで構成された電流セル型
D/Aコンバータについても同様であり、本発明を適用
することができる。
Here, a current cell type D / A converter having 2 n -1 cells through which the same current flows is described. However, a current cell type D / A converter composed of n current cells having a weight of each bit, or only a part thereof is 2 m −1 (m is a part of the number of bits) of the same current. The same applies to a current cell type D / A converter constituted by a current cell through which a current flows, and the present invention can be applied.

【0010】[0010]

【発明が解決しようとする課題】図1の回路において、
制御信号CTLがL状態の場合、トランジスタT2Aの
オン抵抗と、トランジスタT3Bのオン抵抗との差があ
まりにも大きいと、前述のカレントミラー回路のバラン
スがくずれ、トランジスタT1Aに流れる電流の大きさ
が、外付け抵抗RDの抵抗値で設定したものに対して変
動してしまう。すると、電流セル型D/Aコンバータの
消費電流に影響する。
SUMMARY OF THE INVENTION In the circuit of FIG.
When the control signal CTL is in the L state, if the difference between the on-resistance of the transistor T2A and the on-resistance of the transistor T3B is too large, the balance of the current mirror circuit is lost, and the magnitude of the current flowing through the transistor T1A becomes It fluctuates from what is set by the resistance value of the external resistor RD. This affects the current consumption of the current cell type D / A converter.

【0011】トランジスタT1Aに流れるこの現象によ
る電流の変動を低減するためには、リファレンス電圧V
REFを低くし、これによりトランジスタT3Bのオン
抵抗を下げるか、あるいは、トランジスタT2Aの大き
さを小さくして、そのオン抵抗を大きくすることで対処
できる。
In order to reduce the fluctuation of the current caused by this phenomenon flowing through the transistor T1A, the reference voltage V
This can be dealt with by lowering REF, thereby reducing the on-resistance of the transistor T3B, or reducing the size of the transistor T2A and increasing its on-resistance.

【0012】しかしながら、前述したように、トランジ
スタT3Aのオンオフは、トランジスタT2Aとの抵抗
差で制御しているために、トランジスタT2Aのオン抵
抗が大きくなり過ぎると、制御信号CTLがL状態の際
に、電流出力IOUTから外部に出力される電流を遮断
することができなくなる。従って、トランジスタT2A
の大きさを小さくし過ぎることはできない。
However, as described above, since the on / off of the transistor T3A is controlled by the resistance difference from the transistor T2A, if the on-resistance of the transistor T2A becomes too large, the control signal CTL is in the L state. , The current output from the current output IOUT to the outside cannot be cut off. Therefore, the transistor T2A
Cannot be made too small.

【0013】このため、トランジスタT2Aの大きさの
最適値を見つける必要がある。
For this reason, it is necessary to find the optimum value of the size of the transistor T2A.

【0014】又、LSI(large scale integrated
circuit)の低電源電圧化に伴い、上記の最適値の許容
範囲は狭くなっている。更にカスタムLSIでは、顧客
の要求に見合うプロセスを採用したり、異なる工場のプ
ロセスで製造されることもあるため、それら全てのプロ
セスに共通の最適値を求めることは、かなり難しくな
る。更に、リファレンス電圧VREFを可変にするとな
ると、該最適値は存在しなくなるといってもよい。
Also, LSI (large scale integrated)
The lower the power supply voltage of the circuit, the narrower the allowable range of the above-mentioned optimum value. Further, in a custom LSI, a process that meets customer requirements may be adopted, or a process may be manufactured in a different factory. Therefore, it is considerably difficult to find a common optimum value for all the processes. Further, when the reference voltage VREF is made variable, it may be said that the optimum value does not exist.

【0015】本発明は、前記従来の問題点を解決するべ
くなされたもので、D/Aコンバータとして必要な特性
を確保しながら、電流セルから供給する電流の大きさを
設定するリファレンス電圧の許容範囲の拡大や、半導体
集積回路として製造する場合に用いる製造プロセスの自
由度の拡大を図ることができる電流セル型D/Aコンバ
ータを提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and has an allowable reference voltage for setting a magnitude of a current supplied from a current cell, while securing necessary characteristics as a D / A converter. It is an object of the present invention to provide a current cell type D / A converter capable of expanding a range and a degree of freedom of a manufacturing process used when manufacturing as a semiconductor integrated circuit.

【0016】[0016]

【課題を解決するための手段】本願の発明は、複数の電
流セルそれぞれに固有の電流の供給を、デジタル入力信
号に応じて、個々の電流セル内で出力電流端に流すか、
又はグランドに流すかを切り換えると共に、これら出力
電流を加算することでデジタル入力信号をアナログ信号
に変換する電流セル型D/Aコンバータにおいて、前記
固有の電流をグランドに流す際にオンとなるスイッチ・
トランジスタを、ソース及びドレインにおいて並列な複
数のトランジスタで構成すると共に、これらトランジス
タの内オンさせるトランジスタ数を制御できるよう、ゲ
ート信号を個別に与えられるようにしたことにより、前
記課題を解決したものである。
According to the present invention, the supply of a current unique to each of a plurality of current cells is made to flow to an output current terminal in each current cell in accordance with a digital input signal.
Or a current cell type D / A converter that converts a digital input signal into an analog signal by adding these output currents while switching whether to flow the current to the ground.
In order to solve the above-described problem, the transistor is configured by a plurality of transistors in parallel at a source and a drain, and a gate signal is individually given so that the number of transistors to be turned on among the transistors can be controlled. is there.

【0017】更に、上記の電流セル型D/Aコンバータ
において、個々の電流セル内で出力電流端に電流を流す
際にオンとなるスイッチ・トランジスタのゲートに与え
られるリファレンス電圧値を検知する回路を備え、前記
複数に分割したトランジスタの個々のゲート信号を、前
記リファレンス電圧値の検知結果により、自動制御する
機能を備えるようにしたものである。
Further, in the above current cell type D / A converter, a circuit for detecting a reference voltage value applied to a gate of a switch transistor which is turned on when a current flows to an output current terminal in each current cell is provided. And a function of automatically controlling individual gate signals of the plurality of divided transistors based on the detection result of the reference voltage value.

【0018】上記の場合、リファレンス電圧の値と、オ
ンすべきスイッチトランジスタの個数が予め明らかであ
れば、例えば製造プロセスなどに応じて、上記の複数の
トランジスタの内オンさせるトランジスタ数を適切に制
御できる。
In the above case, if the value of the reference voltage and the number of switch transistors to be turned on are known in advance, the number of transistors to be turned on among the plurality of transistors is appropriately controlled according to, for example, a manufacturing process. it can.

【0019】以下、本発明の作用について、簡単に説明
する。
Hereinafter, the operation of the present invention will be briefly described.

【0020】前述の最適化には、図1におけるトランジ
スタT2Aの大きさの設定が含まれる。該トランジスタ
T2Aは、トランジスタT1Aより電流供給される電流
を該当電流セル中でグランドに流すスイッチ・トランジ
スタである。
The above-mentioned optimization includes setting the size of the transistor T2A in FIG. The transistor T2A is a switch transistor that causes a current supplied from the transistor T1A to flow to the ground in the corresponding current cell.

【0021】このトランジスタT2Aを並列な複数のト
ランジスタで構成することにより、様々な大きさのリフ
ァレンス電圧VREFや、半導体集積回路として製造す
る場合に用いる様々な製造プロセスにおいても、適宜、
当該スイッチ・トランジスタの大きさを、適切なものに
設定することができる。
By configuring the transistor T2A with a plurality of parallel transistors, the reference voltage VREF of various magnitudes and various manufacturing processes used for manufacturing a semiconductor integrated circuit can be appropriately adjusted.
The size of the switch transistor can be set to an appropriate size.

【0022】例えば、リファレンス電圧VREFの電圧
が低い場合、図1のトランジスタT3Aのオン抵抗は小
さくなる。従って、トランジスタT2Aもオン抵抗を小
さくして、トランジスタT3Aがオフの時のリーク電流
を抑えなければならない。このため、本発明を適用する
場合、トランジスタT2Aの大きさを大きくするよう
に、並列の複数トランジスタの内でトランジスタサイズ
が大のものを選択するか、あるいは、該複数トランジス
タの内でオンになるものの数を増加する。
For example, when the voltage of the reference voltage VREF is low, the on-resistance of the transistor T3A in FIG. 1 decreases. Therefore, it is necessary to reduce the on-resistance of the transistor T2A to suppress the leakage current when the transistor T3A is off. Therefore, when the present invention is applied, a transistor having a large transistor size is selected from a plurality of parallel transistors so as to increase the size of the transistor T2A, or the transistor is turned on among the plurality of transistors. Increase the number of things.

【0023】一方、リファレンス電圧VREFの電圧が
高い場合、図1のトランジスタT3Aのオン抵抗は大き
くなると共に、トランジスタT3Bのオン抵抗も大きく
なる。従って、トランジスタT2Aもオン抵抗を大きく
して、トランジスタT1Aの電流の変動を抑えなければ
ならない。このため、本発明を適用する場合、トランジ
スタ制御回路によって、トランジスタT2Aの大きさを
小さくするように、並列の複数トランジスタの内でトラ
ンジスタサイズが小さいものを選択するか、あるいは、
該複数トランジスタの内でオンになるものの数を減少す
る。
On the other hand, when the reference voltage VREF is high, the on-resistance of the transistor T3A in FIG. 1 increases and the on-resistance of the transistor T3B also increases. Therefore, the transistor T2A must also have a large on-resistance to suppress the fluctuation in the current of the transistor T1A. Therefore, when the present invention is applied, the transistor control circuit selects a transistor having a small transistor size from among a plurality of parallel transistors so as to reduce the size of the transistor T2A, or
The number of transistors turned on among the plurality of transistors is reduced.

【0024】以上はリファレンス電圧VREFの電圧の
大きさについてであるが、半導体集積回路として製造す
る場合に用いる製造プロセスその他の条件の変動につい
ても、オンにすべき並列の複数トランジスタの大きさや
数を、適宜、最適に設定することにより対処することが
可能となる。
Although the above description is about the magnitude of the reference voltage VREF, the size and number of a plurality of parallel transistors to be turned on are also determined with respect to variations in the manufacturing process and other conditions used when manufacturing as a semiconductor integrated circuit. It is possible to cope with the problem by appropriately setting them appropriately.

【0025】このように本実施形態においては、D/A
コンバータとして必要な特性を確保しながら、電流セル
から出力する電流の大きさを設定するリファレンス電圧
の許容範囲の拡大や、半導体集積回路として製造する場
合に用いる製造プロセスの自由度の拡大を図ることがで
きる。
As described above, in this embodiment, the D / A
To expand the allowable range of the reference voltage that sets the magnitude of the current output from the current cell while securing the characteristics required for the converter, and to increase the degree of freedom in the manufacturing process used when manufacturing as a semiconductor integrated circuit. Can be.

【0026】[0026]

【発明の実施の形態】以下、図を用いて本発明の実施の
形態を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.

【0027】図2は、本発明が適用された実施形態の電
流セル型D/Aコンバータに用いる電流セル部分を中心
とした回路図である。
FIG. 2 is a circuit diagram mainly showing a current cell portion used in the current cell type D / A converter of the embodiment to which the present invention is applied.

【0028】本実施形態は、前述した図1の従来例にお
けるトランジスタT2Aを、ソース及びドレインにおい
て並列な複数のトランジスタT2A1〜T2A4で構成
している。又、これらトランジスタT2A1〜T2A4
のオン・オフは、2ビットA/Dコンバータ10、及び
4つのAND論理ゲートG1〜G4により構成される、
本発明のトランジスタ制御回路に相当する回路によって
制御される。
In the present embodiment, the transistor T2A in the conventional example shown in FIG. 1 is constituted by a plurality of transistors T2A1 to T2A4 which are parallel in the source and the drain. Further, these transistors T2A1 to T2A4
Is configured by a 2-bit A / D converter 10 and four AND logic gates G1 to G4.
It is controlled by a circuit corresponding to the transistor control circuit of the present invention.

【0029】以下に、本実施形態の作用について説明す
る。
The operation of the present embodiment will be described below.

【0030】通常のMOS(metal oxide semiconduc
tor)トランジスタにおいて、ゲート電圧と、ソース及
びドレイン間のオン抵抗との間には、指数関数的な関係
がある。即ち、PチャネルMOSトランジスタの場合で
はゲート電圧が上昇すると、オン抵抗はそれ以上の度合
いで増加する。あるいは、NチャネルMOSトランジス
タの場合ではゲート電圧が上昇すると、オン抵抗はそれ
以上の度合いで低下する。
Normal MOS (metal oxide semiconduc
In a tor) transistor, there is an exponential relationship between gate voltage and on-resistance between source and drain. That is, in the case of a P-channel MOS transistor, when the gate voltage increases, the on-resistance increases to a greater degree. Alternatively, in the case of an N-channel MOS transistor, when the gate voltage increases, the on-resistance decreases to a greater degree.

【0031】なお、この関係を、以下、ゲート電圧とオ
ン抵抗との指数関数的関係と呼ぶ。
This relationship is hereinafter referred to as an exponential relationship between the gate voltage and the on-resistance.

【0032】更に、MOSトランジスタは、電流飽和領
域であっても、該ソース及びドレイン間の電圧によって
ソース電流が微変動する。これは、チャネル変調効果と
も呼ばれ、ソース・ドレイン間電圧Vdsが高くなる
と、ソース電流が増大する。
Further, the source current of the MOS transistor slightly varies depending on the voltage between the source and the drain even in the current saturation region. This is also called a channel modulation effect. When the source-drain voltage Vds increases, the source current increases.

【0033】この2つのトランジスタの特性によって生
じる現象を詳しく説明する。電流セルにおいては、図1
におけるトランジスタT1Bに流れる電流を、カレント
ミラー回路を利用して、トランジスタT1Aに流してい
る。しかしながら、トランジスタT1Aに流れる電流が
トランジスタT2Aを通ってグランドに流れる場合を考
えると、ゲート電圧とオン抵抗との指数関数的関係によ
って、ゲート電圧が異なるトランジスタT3Bとトラン
ジスタT2Aとでオン抵抗に差が生じ、それに加えてト
ランジスタT3Bとグランドとの間には電流設定用抵抗
RDも入っており、図1及び図2に図示されるノードA
とノードBに電位差が生じる。すると、今度はトランジ
スタのチャネル変調効果によって、トランジスタT1A
のソース電流がトランジスタT1Bのソース電流に比べ
少し多くなるように変動し、電流セル型D/Aコンバー
タ全体として見た時の消費電流が大きくなってしまう。
The phenomenon caused by the characteristics of the two transistors will be described in detail. In the current cell, FIG.
The current flowing through the transistor T1B in the above is passed through the transistor T1A by using a current mirror circuit. However, considering the case where the current flowing in the transistor T1A flows to the ground through the transistor T2A, the difference in the on-resistance between the transistor T3B and the transistor T2A having different gate voltages depends on the exponential relationship between the gate voltage and the on-resistance. In addition, a current setting resistor RD is provided between the transistor T3B and the ground, and the node A shown in FIGS.
And a potential difference occurs between the node B Then, due to the channel modulation effect of the transistor, the transistor T1A
Of the current cell type D / A converter becomes large, so that the current consumption of the current cell type D / A converter as a whole increases.

【0034】従って、該変動を抑えるためには、ノード
AとノードBの電圧差を小さくしてやればよく、その方
法として、トランジスタT2Aを小さくし、オン抵抗を
大きくすることが考えられる。しかしながら、トランジ
スタT3Aのオン・オフは、トランジスタT2Aとのオ
ン抵抗の差で制御されている。このため、該トランジス
タT2Aは小さくし過ぎてはならず、最適な大きさに設
定する必要がある。
Therefore, in order to suppress the fluctuation, the voltage difference between the node A and the node B may be reduced, and as a method thereof, it is conceivable to reduce the transistor T2A and increase the on-resistance. However, ON / OFF of the transistor T3A is controlled by a difference in ON resistance from the transistor T2A. For this reason, the transistor T2A must not be too small, but must be set to an optimal size.

【0035】例えば、リファレンス電圧VREFの各電
圧に対して、その電圧におけるトランジスタT3Aのオ
ン抵抗の抵抗値、及び、その電圧におけるトランジスタ
T2Aのオン抵抗の最適値が、仮に図3に示すとおりで
あるとする。
For example, for each voltage of the reference voltage VREF, the resistance value of the on-resistance of the transistor T3A at that voltage and the optimum value of the on-resistance of the transistor T2A at that voltage are as shown in FIG. And

【0036】本実施形態において、仮にトランジスタT
2A1のオン抵抗は1.25オームであるとし、トラン
ジスタT2A2のオン抵抗は2.5オームであるとし、
トランジスタT2A3のオン抵抗は5オームであると
し、トランジスタT2A4のオン抵抗は10オームであ
るとする。
In this embodiment, if the transistor T
The on-resistance of 2A1 is 1.25 ohms, the on-resistance of transistor T2A2 is 2.5 ohms,
It is assumed that the on-resistance of the transistor T2A3 is 5 ohms and the on-resistance of the transistor T2A4 is 10 ohms.

【0037】又、2ビットA/Dコンバータ10は、リ
ファレンス電圧VREFの電圧の大きさに応じて、いず
れか1つがH状態でその他がL状態の、4つの信号L1
〜L4を出力する。従って、制御信号CTLがH状態に
なると、AND論理ゲートG1〜G4により、4つの信
号L1〜L4においてH状態になっているものに対応す
るトランジスタT2A1〜T2A4は、図3に示すよう
に個別にオン・オフされ、いずれか1つがオンになる。
一方、制御信号CTLがL状態になると、AND論理ゲ
ートG1〜G4により、トランジスタT2A1〜T2A
4はすべてオフになる。
The two-bit A / D converter 10 has four signals L1 in which one is in the H state and the other is in the L state in accordance with the magnitude of the reference voltage VREF.
To L4. Accordingly, when the control signal CTL goes to the H state, the AND logic gates G1 to G4 cause the transistors T2A1 to T2A4 corresponding to the four signals L1 to L4 to be in the H state individually as shown in FIG. It is turned on and off, and one of them is turned on.
On the other hand, when the control signal CTL goes to the L state, the AND logic gates G1 to G4 activate the transistors T2A1 to T2A.
4 are all off.

【0038】図3の左のリファレンス電圧VREFの項
において、入力される電圧を示している。該電圧のそれ
ぞれにおいて図示されるような最適値になるように、ト
ランジスタT2Aの抵抗値を追従させるため、トランジ
スタT2A1〜T2A4が図示されるようにオン・オフ
される。なお、図3に図示されるトランジスタT2A1
〜T2A4の項目において、オンの場合に『オン』と図
示しており、一方、該項目の空欄はオフの場合を示す。
The input voltage is shown in the section of the reference voltage VREF on the left side of FIG. The transistors T2A1 to T2A4 are turned on and off as shown in order to make the resistance of the transistor T2A follow the optimum value as shown in each of the voltages. The transistor T2A1 shown in FIG.
For items T2A4 to T2A4, "ON" is shown when ON, while a blank column for this item indicates OFF.

【0039】例えば、リファレンス電圧VREFが1ボ
ルトでは、オン抵抗が10オームのトランジスタT2A
4のみをオンにし、トランジスタT2A1〜T2A3は
オフにすることで、トランジスタT2Aの抵抗値はその
最適値にふさわしい10オームに操作される。又、リフ
ァレンス電圧VREFが0.9ボルトでは、オン抵抗が
5オームのトランジスタT2A3のみをオンにし、トラ
ンジスタT2A1、T2A2、T2A4はオフにするこ
とで、トランジスタT2Aの抵抗値はその最適値にふさ
わしい5オームに操作される。
For example, when the reference voltage VREF is 1 volt, the transistor T2A having an on-resistance of 10 ohms
By turning on only 4 and turning off the transistors T2A1 to T2A3, the resistance value of the transistor T2A is adjusted to 10 ohms suitable for the optimum value. When the reference voltage VREF is 0.9 volts, only the transistor T2A3 having an on-resistance of 5 ohms is turned on, and the transistors T2A1, T2A2, and T2A4 are turned off. Operated by Ohm.

【0040】このようにして、トランジスタT1Aに流
れる電流を電流セル内においてグランドへ流す際に、リ
ファレンス電圧VREFの電圧の大きさに応じて、これ
らトランジスタT2A1〜T2A4においてオンにする
トランジスタが可変する。又、これらトランジスタT2
A1〜T2A4でオンになったもののオン抵抗は、図3
に示された最適値に一致、あるいは追従するようにな
る。
As described above, when the current flowing through the transistor T1A flows to the ground in the current cell, the transistors to be turned on in the transistors T2A1 to T2A4 are changed according to the magnitude of the reference voltage VREF. In addition, these transistors T2
The on-resistance of the transistor turned on in A1 to T2A4 is shown in FIG.
Will match or follow the optimal value shown in.

【0041】以上のように、本実施形態においては、リ
ファレンス電圧VREFの電圧の大きさに応じて自動的
に、トランジスタT2Aのオン抵抗を最適に設定するこ
とができる。従って、D/Aコンバータとして必要な特
性を確保しながら、リファレンス電圧の許容範囲の拡大
や、半導体集積回路として製造する場合に用いる製造プ
ロセスの自由度の拡大を図ることができる。
As described above, in the present embodiment, the on-resistance of the transistor T2A can be automatically and optimally set according to the magnitude of the reference voltage VREF. Therefore, it is possible to increase the allowable range of the reference voltage and the degree of freedom of the manufacturing process used when manufacturing as a semiconductor integrated circuit, while securing the characteristics required for the D / A converter.

【0042】なお、本実施形態では、リファレンス電圧
VREFの電圧の大きさに応じて自動的に、トランジス
タT2Aのオン抵抗を設定する例を挙げたが、これはリ
ファレンス電圧VREFと、オンするべきトランジスタ
T2Aの抵抗値との関係が明らかになっている場合に適
用できるもので、その関係が不明な場合は、図2中の2
ビットA/Dコンバータの出力信号にあたる端子を、例
えば外部から制御できるようにすればよい。
In the present embodiment, an example has been described in which the on-resistance of the transistor T2A is automatically set in accordance with the magnitude of the reference voltage VREF. This is applicable when the relationship with the resistance value of T2A is clear, and when the relationship is unknown, 2 in FIG.
The terminal corresponding to the output signal of the bit A / D converter may be controlled, for example, from the outside.

【0043】なお、以上に説明した実施形態において
は、電流出力IOUTから外部に供給される電流がオフ
の際に、トランジスタT2A1〜T2A4の内のいずか
1つ、リファレンス電圧VREFの電圧の大きさに応じ
て最も適切なトランジスタサイズのものを選択してい
る。しかしながら、本発明におけるオンにするトランジ
スタの可変は、これに限定されるものではない。例え
ば、並列にオンにする、あるいは直列にオンにする複数
トランジスタの数を可変するようにして、オンにするト
ランジスタを可変し、これによってトランジスタのオン
抵抗の合成抵抗を可変してもよい。
In the embodiment described above, when one of the transistors T2A1 to T2A4 is turned off when the current supplied from the current output IOUT to the outside is off, the voltage of the reference voltage VREF increases. The most appropriate transistor size is selected accordingly. However, the variable transistor to be turned on in the present invention is not limited to this. For example, the number of transistors to be turned on in parallel or the number of transistors to be turned on in series may be varied to vary the transistors to be turned on, thereby varying the combined resistance of the on-resistance of the transistors.

【0044】[0044]

【発明の効果】本発明によれば、D/Aコンバータとし
て必要な特性を確保しながら、リファレンス電圧の許容
範囲の拡大や、半導体集積回路として製造する場合に用
いる製造プロセスの自由度の拡大を図ることができる。
According to the present invention, it is possible to increase the allowable range of the reference voltage and the degree of freedom of the manufacturing process used when manufacturing as a semiconductor integrated circuit while securing the characteristics required for a D / A converter. Can be planned.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の電流セル型D/Aコンバータに用いられ
ている電流セルの一例を中心とした回路図
FIG. 1 is a circuit diagram mainly showing an example of a current cell used in a conventional current cell type D / A converter.

【図2】本発明が適用された実施形態の電流セル型D/
Aコンバータに用いる電流セル部分を中心とした回路図
FIG. 2 shows a current cell type D / according to an embodiment to which the present invention is applied.
Circuit diagram focusing on current cell part used for A converter

【図3】一例としてリファレンス電圧VEREFの各電
圧におけるトランジスタT2Aのオン抵抗の最適値を示
す線図
FIG. 3 is a diagram showing, as an example, an optimum value of an on-resistance of a transistor T2A at each voltage of a reference voltage VEREF.

【符号の説明】[Explanation of symbols]

10…2ビットA/Dコンバータ T1A〜T3A、T1B〜T3B、T2A1〜T2A4
…トランジスタ RP…抵抗 RL…負荷抵抗 G1〜G4…AND論理ゲート
10 2-bit A / D converters T1A to T3A, T1B to T3B, T2A1 to T2A4
... Transistor RP ... Resistance RL ... Load resistance G1-G4 ... AND logic gate

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】複数の電流セルそれぞれに固有の電流の供
給を、デジタル入力信号に応じて、個々の電流セル内で
出力電流端に流すか、又はグランドに流すかを切り換え
ると共に、これら出力電流を加算することでデジタル入
力信号をアナログ信号に変換する電流セル型D/Aコン
バータにおいて、 前記固有の電流をグランドに流す際にオンとなるスイッ
チ・トランジスタを、ソース及びドレインにおいて並列
な複数のトランジスタで構成すると共に、 これらトランジスタの内オンさせるトランジスタ数を制
御できるよう、ゲート信号を個別に与えられるようにし
たことを特徴とする電流セル型D/Aコンバータ。
1. A method according to claim 1, wherein the supply of a current specific to each of a plurality of current cells is switched between flowing to an output current terminal or flowing to ground in each current cell in accordance with a digital input signal. In a current cell type D / A converter that converts a digital input signal into an analog signal by adding a switch transistor, a switch transistor that is turned on when the unique current flows to the ground is replaced by a plurality of transistors in parallel at a source and a drain. And a gate signal is individually supplied so that the number of transistors to be turned on among these transistors can be controlled.
【請求項2】請求項1に記載の電流セル型D/Aコンバ
ータにおいて、 個々の電流セル内で出力電流端に電流を流す際にオンと
なるスイッチ・トランジスタのゲートに与えられるリフ
ァレンス電圧値を検知する回路を備え、 前記複数に分割したトランジスタの個々のゲート信号
を、前記リファレンス電圧値の検知結果により、自動制
御する機能を備えることを特徴とする電流セル型D/A
コンバータ。
2. The current cell type D / A converter according to claim 1, wherein a reference voltage value applied to the gate of the switch transistor, which is turned on when a current flows to an output current terminal in each current cell, A current cell type D / A having a function of automatically controlling individual gate signals of the plurality of divided transistors based on the detection result of the reference voltage value.
converter.
JP11119281A 1999-04-27 1999-04-27 Current cell type d/a converter Pending JP2000312150A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11119281A JP2000312150A (en) 1999-04-27 1999-04-27 Current cell type d/a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11119281A JP2000312150A (en) 1999-04-27 1999-04-27 Current cell type d/a converter

Publications (1)

Publication Number Publication Date
JP2000312150A true JP2000312150A (en) 2000-11-07

Family

ID=14757511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11119281A Pending JP2000312150A (en) 1999-04-27 1999-04-27 Current cell type d/a converter

Country Status (1)

Country Link
JP (1) JP2000312150A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137095A1 (en) * 2009-05-27 2010-12-02 パナソニック株式会社 Resistance-type digital-to-analog converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137095A1 (en) * 2009-05-27 2010-12-02 パナソニック株式会社 Resistance-type digital-to-analog converter

Similar Documents

Publication Publication Date Title
US20010011886A1 (en) Internal supply voltage generating circuit and method of generating internal supply voltage
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
US6448844B1 (en) CMOS constant current reference circuit
US6683445B2 (en) Internal power voltage generator
US6522280B2 (en) Adjustable digital-to-analog converter
US20040004513A1 (en) Internal voltage source generator in semiconductor memory device
JP2007243178A (en) Adjustable transistor body bias circuit network
KR100560942B1 (en) Power-up detection circuits for operating stably regardless of variations of process, voltage, and temperature and semiconductor device with the same
JP2008066722A (en) Substrate bias control circuit and method of controlling substrate bias utilizing look-up table
US6424134B2 (en) Semiconductor integrated circuit device capable of stably generating internal voltage independent of an external power supply voltage
JPH1065502A (en) Chopper comparator and a/d converter
US6724333B1 (en) Digital-to-analog converter
US6753721B2 (en) Internal step-down power supply circuit
US5706006A (en) Operational amplifier incorporating current matrix type digital-to-analog converter
US7218169B2 (en) Reference compensation circuit
KR20050012931A (en) On chip termination circuit capable of generating various impedance and method thereof
US6297688B1 (en) Current generating circuit
US7277036B2 (en) Digital-to-analog converting circuit
JPH02104025A (en) Diode control digital/analog converter
JP2000312150A (en) Current cell type d/a converter
JP2005303830A (en) Differential output circuit
JP4099557B2 (en) Digital / analog conversion circuit
US6175267B1 (en) Current compensating bias generator and method therefor
KR100598017B1 (en) Input buffer calibrating an output characteristic according to a variation of reference voltage and input buffering method thereof
JP3855810B2 (en) Differential amplifier circuit