JP2000306858A - Manufacture of electronic component - Google Patents

Manufacture of electronic component

Info

Publication number
JP2000306858A
JP2000306858A JP11662899A JP11662899A JP2000306858A JP 2000306858 A JP2000306858 A JP 2000306858A JP 11662899 A JP11662899 A JP 11662899A JP 11662899 A JP11662899 A JP 11662899A JP 2000306858 A JP2000306858 A JP 2000306858A
Authority
JP
Japan
Prior art keywords
electronic component
manufacturing
flattened
component according
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11662899A
Other languages
Japanese (ja)
Inventor
Kentaro Masuda
健太郎 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP11662899A priority Critical patent/JP2000306858A/en
Publication of JP2000306858A publication Critical patent/JP2000306858A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form an impurity-diffused layer with high dimensional accuracy, regardless of the depth of a recessed groove by patterning the surface of a substrate after filling up the recessed groove formed on the substrate with packing and flattening the packing, opening vertical grooves in the packing by using the patterned grooves as a mask, and the providing the impurity- diffused layer on the bottom of the recessed groove by using the vertical grooves as a mask. SOLUTION: After a silicon substrate 1 on which a recessed groove is formed is cleaned, the groove is filled up by applying and thermosetting an SOG2. Then the packing may be flattened by dry etching. The packing can also be flattened by the CMP. Then the flattened surface is patterned by applying a photoresist film 3 to the surface, and vertical grooves are formed to the bottom of the recessed groove by performing anisotropic dry etching through the use of the pattern as a mask. Successively, an impurity-diffused layer 5 is formed on the bottom of the recessed groove through ion implantation. Finally, the photoresist film 3 and SOG2 are removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体部品等の電
子部品の製造方法に関し、詳しくはバイポーラトランジ
スタ、MOSトランジスタ、加速度センサ、複合回路等
のLSI、等の製造方法に関する。
The present invention relates to a method of manufacturing an electronic component such as a semiconductor component, and more particularly to a method of manufacturing an LSI such as a bipolar transistor, a MOS transistor, an acceleration sensor, and a composite circuit.

【0002】[0002]

【従来の技術】従来の半導体部品等の電子部品の製造方
法におけるシリコン基板の凹型の溝の底面へのイオン注
入による不純物拡散層を形成する方法を、図2に示す。
図2に示すように、従来は、シリコン基板6に形成され
た深さ1μm以下の浅い凹型の溝の上に、フォトレジス
ト膜7を塗布、パターン化した後、イオン注入工程によ
り不純物拡散層8を形成していた。
2. Description of the Related Art FIG. 2 shows a method for forming an impurity diffusion layer by ion implantation into the bottom of a concave groove of a silicon substrate in a conventional method for manufacturing electronic components such as semiconductor components.
Conventionally, as shown in FIG. 2, a photoresist film 7 is applied and patterned on a shallow concave groove having a depth of 1 μm or less formed in a silicon substrate 6 and then an impurity diffusion layer 8 is formed by an ion implantation process. Had formed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
凹型の溝の底面へのイオン注入による不純物拡散におい
ては、凹型の溝の深さが1μm以上となる場合に、フォ
トレジスト膜の被覆が不完全となり、所望の箇所以外へ
のイオン注入がされたり、フォトレジスト膜が厚くなる
に従い寸法精度が目標と異なる等の問題点があった。
However, in the conventional impurity diffusion by ion implantation into the bottom of the concave groove, when the depth of the concave groove is 1 μm or more, the coating of the photoresist film is incomplete. Thus, there are problems such as ion implantation into a portion other than the desired portion and dimensional accuracy being different from a target as the photoresist film becomes thicker.

【0004】そこで、本発明は、シリコン基板上に設け
られた凹型の溝の深さに左右されることなく、寸法精度
のよい不純物拡散層を形成することができる電子部品の
製造方法を提供することにある。
Accordingly, the present invention provides a method of manufacturing an electronic component capable of forming an impurity diffusion layer with high dimensional accuracy without being affected by the depth of a concave groove provided on a silicon substrate. It is in.

【0005】[0005]

【課題を解決するための手段】本発明は、シリコン基板
上の凹型の溝を、半導体の製造で一般的に使用されてい
るシリカフィラーが混入された薬液(SOG)等の充填
物で埋めた後、平坦化工程を経て、フォトリソグラフィ
ーによるパターン化を行い、それをマスクとして異方性
ドライエッチングプロセス等を利用し、充填物に垂直な
溝を開孔し、それをマスクとして凹型の溝の底面に目標
値通りの不純物拡散層を設けることを特徴とする。
According to the present invention, a concave groove on a silicon substrate is filled with a filler such as a chemical solution (SOG) mixed with a silica filler commonly used in the manufacture of semiconductors. After that, through a flattening step, patterning by photolithography is performed, and using it as a mask, an anisotropic dry etching process or the like is used to open a groove perpendicular to the filling material, and use the mask as a mask to form a concave groove. It is characterized in that an impurity diffusion layer having a target value is provided on the bottom surface.

【0006】即ち、本発明は、シリコン基板に設けられ
た深さ1μm以上の凹型の溝の底面に不純物拡散層を形
成する電子部品の製造方法において、前記凹型の溝に充
填物を充填し、該充填物の表面を平坦化した後、該表面
にフォトリソグラフィーによりフォトレジスト膜のパタ
ーン化を行った後、前記凹型の溝の底面に到達するまで
エッチングして、前記底面に対し垂直な溝を形成し、開
孔した前記凹型の溝の底面の全面あるいは一部に、イオ
ン注入法による不純物のドーピングを行い、不純物拡散
層を形成する電子部品の製造方法である。
That is, the present invention relates to a method of manufacturing an electronic component in which an impurity diffusion layer is formed on the bottom surface of a concave groove having a depth of 1 μm or more provided in a silicon substrate. After flattening the surface of the filler, after patterning a photoresist film on the surface by photolithography, etching is performed until the bottom of the concave groove is reached, thereby forming a groove perpendicular to the bottom. This is a method for manufacturing an electronic component in which an impurity diffusion layer is formed by doping an impurity by ion implantation on the entire surface or a part of the bottom surface of the formed and opened concave groove.

【0007】また、本発明は、上記電子部品の製造方法
において、前記充填物としてSOGをスピンコート法に
より充填する電子部品の製造方法である。
[0007] The present invention also relates to a method of manufacturing an electronic component, wherein SOG is filled as the filler by a spin coating method.

【0008】また、本発明は、上記電子部品の製造方法
において、前記充填物をCVD法により形成する電子部
品の製造方法である。
Further, the present invention is the above-mentioned method for manufacturing an electronic component, wherein the filling is formed by a CVD method.

【0009】また、本発明は、上記電子部品の製造方法
において、前記充填物の表面をウェットエッチングプロ
セスにより平坦化する電子部品の製造方法である。
Further, the present invention is the above-mentioned method for manufacturing an electronic component, wherein the surface of the filler is flattened by a wet etching process.

【0010】また、本発明は、上記電子部品の製造方法
において、前記充填物の表面をドライエッチングプロセ
スにより平坦化する電子部品の製造方法である。
[0010] The present invention also relates to a method of manufacturing an electronic component, wherein the surface of the filling is flattened by a dry etching process.

【0011】また、本発明は、上記電子部品の製造方法
において、前記充填物の表面をCMP法により平坦化す
る電子部品の製造方法である。
The present invention also provides a method of manufacturing an electronic component, wherein the surface of the filler is flattened by a CMP method.

【0012】また、本発明は、上記電子部品の製造方法
において、前記垂直な溝をウェットエッチングプロセス
により形成する電子部品の製造方法である。
Further, the present invention provides the method for manufacturing an electronic component, wherein the vertical groove is formed by a wet etching process.

【0013】また、本発明は、上記電子部品の製造方法
において、前記垂直な溝をドライエッチングプロセスに
より形成する電子部品の製造方法である。
Further, the present invention is the above-mentioned electronic component manufacturing method, wherein the vertical groove is formed by a dry etching process.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
Embodiments of the present invention will be described below.

【0015】図1は、本発明の実施の形態の半導体部品
等の電子部品の製造方法におけるシリコン基板の凹型の
溝の底面への不純物拡散層を形成する方法を模式的に示
す断面図である。
FIG. 1 is a sectional view schematically showing a method of forming an impurity diffusion layer on the bottom surface of a concave groove of a silicon substrate in a method of manufacturing an electronic component such as a semiconductor component according to an embodiment of the present invention. .

【0016】まず、図1(a)に示すように、凹型の溝
が形成されたシリコン基板1を洗浄した後、図1(b)
に示すように、SOG2を塗布し熱硬化させ、溝埋めを
実施した。ここで、本実施の形態においては、溝埋めの
形態としてSOGを使用しているが、CVD膜等を使用
してもよい。
First, as shown in FIG. 1A, the silicon substrate 1 on which the concave grooves are formed is washed, and then the silicon substrate 1 shown in FIG.
As shown in FIG. 7, SOG2 was applied and thermally cured to fill the groove. Here, in this embodiment, SOG is used as a form for filling the groove, but a CVD film or the like may be used.

【0017】次に、SOG2の塗布面の表面をドライエ
ッチングし、図1(c)に示すように、平坦化を行っ
た。なお、平坦化工程のために、ドライエッチングプロ
セスを用いたが、CMP(化学的機械的研磨)による方
法等も用いることができる。
Next, the surface of the application surface of SOG2 was dry-etched and flattened as shown in FIG. Although a dry etching process is used for the planarization step, a method using CMP (chemical mechanical polishing) or the like can be used.

【0018】次に、SOG2の平坦化した面に対し、図
1(d)に示すように、フォトレジスト膜3を塗布、パ
ターン化した。その後、それをマスクとして異方性ドラ
イエッチングを行い、図1(e)に示すように、凹型の
溝の底面まで達する垂直な溝4を形成した。
Next, as shown in FIG. 1D, a photoresist film 3 was applied to the flattened surface of the SOG 2 and patterned. Thereafter, anisotropic dry etching was performed using the resultant as a mask to form a vertical groove 4 reaching the bottom of the concave groove, as shown in FIG.

【0019】次に、フォトレジスト膜3のある面側から
イオン注入を行い、図1(f)に示すように、凹型の溝
の底面に不純物拡散層5を形成した。
Next, ions were implanted from a certain surface of the photoresist film 3 to form an impurity diffusion layer 5 on the bottom surface of the concave groove as shown in FIG.

【0020】次に、シリコン基板1から、フォトレジス
ト膜3及びSOG2をウェットエッチングにより除去
し、図1(g)に示すように、凹型の溝の底面へ不純物
拡散層5を形成したシリコン基板1を得ることができ
た。
Next, the photoresist film 3 and the SOG 2 are removed from the silicon substrate 1 by wet etching, and as shown in FIG. 1G, the silicon substrate 1 having the impurity diffusion layer 5 formed on the bottom of the concave groove is formed. Could be obtained.

【0021】[0021]

【発明の効果】以上説明したように、本発明によれば、
シリコン基板上に設けられた凹型の溝の深さに左右され
ることなく、寸法精度のよい不純物拡散層を形成するこ
とができる電子部品の製造方法を提供することができ
る。
As described above, according to the present invention,
It is possible to provide a method of manufacturing an electronic component that can form an impurity diffusion layer with high dimensional accuracy without being affected by the depth of a concave groove provided on a silicon substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の電子部品の製造方法にお
けるシリコン基板への不純物拡散層を形成する方法を模
式的に示す断面図。
FIG. 1 is a sectional view schematically showing a method of forming an impurity diffusion layer on a silicon substrate in a method of manufacturing an electronic component according to an embodiment of the present invention.

【図2】従来の電子部品の製造方法におけるシリコン基
板への不純物拡散層を形成する方法を模式的に示す断面
図。
FIG. 2 is a cross-sectional view schematically showing a method for forming an impurity diffusion layer on a silicon substrate in a conventional method for manufacturing an electronic component.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 SOG 3 フォトレジスト膜 4 垂直な溝 5 不純物拡散層 6 シリコン基板 7 フォトレジスト膜 8 不純物拡散層 REFERENCE SIGNS LIST 1 silicon substrate 2 SOG 3 photoresist film 4 vertical groove 5 impurity diffusion layer 6 silicon substrate 7 photoresist film 8 impurity diffusion layer

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板に設けられた深さ1μm以
上の凹型の溝の底面に不純物拡散層を形成する電子部品
の製造方法において、前記凹型の溝に充填物を充填し、
該充填物の表面を平坦化した後、該表面にフォトリソグ
ラフィーによりフォトレジスト膜のパターン化を行った
後、前記凹型の溝の底面に到達するまでエッチングし
て、前記底面に対し垂直な溝を形成し、開孔した前記凹
型の溝の底面の全面あるいは一部に、イオン注入法によ
る不純物のドーピングを行い、不純物拡散層を形成する
ことを特徴とする電子部品の製造方法。
1. A method for manufacturing an electronic component, wherein an impurity diffusion layer is formed on a bottom surface of a concave groove having a depth of 1 μm or more provided in a silicon substrate, wherein the concave groove is filled with a filling material.
After flattening the surface of the filler, after patterning a photoresist film on the surface by photolithography, etching is performed until the bottom of the concave groove is reached, thereby forming a groove perpendicular to the bottom. A method for manufacturing an electronic component, comprising doping an impurity by ion implantation on the entire surface or a part of the bottom surface of the formed and opened concave groove to form an impurity diffusion layer.
【請求項2】 請求項1記載の電子部品の製造方法にお
いて、前記充填物としてSOGをスピンコート法により
充填することを特徴とする電子部品の製造方法。
2. The method for manufacturing an electronic component according to claim 1, wherein SOG is filled as said filler by a spin coating method.
【請求項3】 請求項1記載の電子部品の製造方法にお
いて、前記充填物をCVD法により形成することを特徴
とする電子部品の製造方法。
3. The method for manufacturing an electronic component according to claim 1, wherein said filling is formed by a CVD method.
【請求項4】 請求項2または3記載の電子部品の製造
方法において、前記充填物の表面をウェットエッチング
プロセスにより平坦化することを特徴とする電子部品の
製造方法。
4. The method for manufacturing an electronic component according to claim 2, wherein the surface of the filling is flattened by a wet etching process.
【請求項5】 請求項2または3記載の電子部品の製造
方法において、前記充填物の表面をドライエッチングプ
ロセスにより平坦化することを特徴とする電子部品の製
造方法。
5. The method for manufacturing an electronic component according to claim 2, wherein the surface of the filling is flattened by a dry etching process.
【請求項6】 請求項2または3記載の電子部品の製造
方法において、前記充填物の表面をCMP法により平坦
化することを特徴とする電子部品の製造方法。
6. The method for manufacturing an electronic component according to claim 2, wherein the surface of the filling is flattened by a CMP method.
【請求項7】 請求項4〜6のいずれかに記載の電子部
品の製造方法において、前記垂直な溝をウェットエッチ
ングプロセスにより形成することを特徴とする電子部品
の製造方法。
7. The method for manufacturing an electronic component according to claim 4, wherein said vertical groove is formed by a wet etching process.
【請求項8】 請求項4〜6のいずれかに記載の電子部
品の製造方法において、前記垂直な溝をドライエッチン
グプロセスにより形成することを特徴とする電子部品の
製造方法。
8. The method for manufacturing an electronic component according to claim 4, wherein said vertical groove is formed by a dry etching process.
JP11662899A 1999-04-23 1999-04-23 Manufacture of electronic component Pending JP2000306858A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11662899A JP2000306858A (en) 1999-04-23 1999-04-23 Manufacture of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11662899A JP2000306858A (en) 1999-04-23 1999-04-23 Manufacture of electronic component

Publications (1)

Publication Number Publication Date
JP2000306858A true JP2000306858A (en) 2000-11-02

Family

ID=14691912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11662899A Pending JP2000306858A (en) 1999-04-23 1999-04-23 Manufacture of electronic component

Country Status (1)

Country Link
JP (1) JP2000306858A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854466B2 (en) 2018-02-09 2020-12-01 Kabushiki Kaisha Toshiba Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
US11588059B2 (en) 2020-03-23 2023-02-21 Kabushiki Kaisha Toshiba Structural body and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854466B2 (en) 2018-02-09 2020-12-01 Kabushiki Kaisha Toshiba Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
US11588059B2 (en) 2020-03-23 2023-02-21 Kabushiki Kaisha Toshiba Structural body and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5616519A (en) Non-etch back SOG process for hot aluminum metallizations
US5801093A (en) Process for creating vias using pillar technology
JPH10303290A (en) Component isolating method of semiconductor device
KR20100059297A (en) Method for fabricating semiconductor device
US20080283935A1 (en) Trench isolation structure and method of manufacture therefor
JP2000114397A (en) Manufacture of semiconductor device
US6103581A (en) Method for producing shallow trench isolation structure
JP2000306858A (en) Manufacture of electronic component
KR970008574A (en) Twin well formation method of semiconductor device
JP2000040737A (en) Forming method of element isolation region
US20080026542A1 (en) Method of Manufacturing Semiconductor Device
JPH04209534A (en) Manufacture of semiconductor device
US6967142B2 (en) Semiconductor devices and methods of manufacturing the same
JPH08330410A (en) Element isolating method, element isolating structure and semiconductor device
KR101061173B1 (en) Device Separation Film of Semiconductor Device and Formation Method Thereof
KR20030059465A (en) Method for forming trench isolation in semiconductor device
JPH0467648A (en) Manufacture of semiconductor device
KR0167884B1 (en) Manufacture of soi mosfet isolation
JPH11297813A (en) Semiconductor device and manufacture thereof
KR100236914B1 (en) Semiconductor device and method for manufacturing the same
JP2000021971A (en) Manufacture of semiconductor device
US6268271B1 (en) Method for forming buried layer inside a semiconductor device
KR100576445B1 (en) Method for estimating the thickness of field oxide layer and chamical mechanical polishing in a process of manufacturing shallow trench isolation structures
JP2000124326A (en) Method for forming integrated circuit
KR100303365B1 (en) Method of manufacturing SOI substrate