JP2000302791A - Silicon compound, insulating film forming material and semiconductor apparatus - Google Patents

Silicon compound, insulating film forming material and semiconductor apparatus

Info

Publication number
JP2000302791A
JP2000302791A JP11112499A JP11249999A JP2000302791A JP 2000302791 A JP2000302791 A JP 2000302791A JP 11112499 A JP11112499 A JP 11112499A JP 11249999 A JP11249999 A JP 11249999A JP 2000302791 A JP2000302791 A JP 2000302791A
Authority
JP
Japan
Prior art keywords
insulating film
group
dielectric constant
silicon compound
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11112499A
Other languages
Japanese (ja)
Inventor
Jo Yamaguchi
城 山口
Shunichi Fukuyama
俊一 福山
Yoshihiro Nakada
義弘 中田
Katsumi Suzuki
克己 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11112499A priority Critical patent/JP2000302791A/en
Publication of JP2000302791A publication Critical patent/JP2000302791A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Silicon Compounds (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain the subject new compound useful for forming an insulating film having a low dielectric constant in a semiconductor apparatus with a multi-layer wiring structure and high reliability. SOLUTION: This compound is shown by the formula [R1 to R4 are each one selected from a group consisting of H, a (substituted) alkoxy, OH and an adamantyl ring-containing group] and has a three-dimensional space in the molecular structure such as adamantyltrimethoxysilane. The compound of the formula is obtained, for example, by dissolving adamantane bromide in dibutyl ether, reacting the solution with magnesium to give adamantylmagnesium bromide (Grignard reagent) Tetraethoxysilane is dripped on previously prepared adamantylmagnesium bromide, then stirring is stopped and the prepared solution is filtered. The filtrate is subjected to a rotary evaporator to distill off dibutyl ether. The remaining filtrate is dissolved in benzene and further lyophilized to give the objective compound.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリコン化合物に関
し、さらに詳しく述べると、半導体装置の製造において
絶縁膜として有利に使用することのできる新規なシリコ
ン化合物に関する。本発明はまた、このシリコン化合物
を含む絶縁膜形成材料及びこのシリコン化合物から形成
された低誘電率で高信頼性の絶縁膜を有する高速の半導
体装置に関する。
The present invention relates to a silicon compound, and more particularly, to a novel silicon compound which can be advantageously used as an insulating film in the manufacture of a semiconductor device. The present invention also relates to an insulating film forming material containing the silicon compound and a high-speed semiconductor device having a low dielectric constant and highly reliable insulating film formed from the silicon compound.

【0002】[0002]

【従来の技術】周知のように、半導体装置における集積
度の増加及び素子密度の向上に伴い、特に半導体素子の
多層化への要求が高まっており、いろいろな種類の多層
構造が具現されている。このような半導体装置におい
て、その高速化を図るためには、層間絶縁膜を介して配
置される配線の信号伝播速度の遅延の低減を図ることが
必要である。また、信号の伝播速度は、配線抵抗と配線
間に生じる寄生容量により決定されるということ、換言
すると、信号伝播速度の遅延の低減を図るためには配線
抵抗と、配線間の寄生容量とを低下させることが必要で
あるということが知られている。さらに、最近の傾向と
して、半導体装置の高集積化により配線幅、配線間隔が
狭くなりつつあり、よって、配線抵抗が上昇し、配線間
の寄生容量が増加している。ここで、配線間の絶縁膜の
容量は、配線厚を薄くして断面積を小さくすることで低
減できるが、配線厚を薄くすると配線抵抗のさらなる上
昇を招くため、半導体装置の高速化を達成することがで
きない。装置の高速化を図るには、したがって、例えば
銅又はその合金などのような低抵抗の配線材料の使用
と、絶縁膜の低誘電率化とが必須となる。すなわち、今
後の高速デバイスの開発において、低抵抗配線材料の使
用と、絶縁膜の低誘電率化とが半導体装置の性能を支配
する大きな要因となることが予想される。このことは、
次のようにして説明することができる。
2. Description of the Related Art As is well known, with an increase in the degree of integration and an increase in element density in a semiconductor device, a demand for a multilayered semiconductor element has been particularly increased, and various types of multilayer structures have been realized. . In such a semiconductor device, in order to increase the speed, it is necessary to reduce a delay in a signal propagation speed of a wiring disposed via an interlayer insulating film. Also, the signal propagation speed is determined by the wiring resistance and the parasitic capacitance generated between the wirings. In other words, in order to reduce the delay of the signal propagation speed, the wiring resistance and the parasitic capacitance between the wirings must be determined. It is known that lowering is necessary. Further, as a recent trend, the wiring width and the wiring interval are becoming narrower due to the high integration of the semiconductor device, so that the wiring resistance is increased and the parasitic capacitance between the wirings is increased. Here, the capacitance of the insulating film between the wirings can be reduced by reducing the wiring thickness and reducing the cross-sectional area. However, when the wiring thickness is reduced, the wiring resistance further increases, so that the speed of the semiconductor device is increased. Can not do it. Therefore, in order to increase the speed of the device, it is essential to use a low-resistance wiring material such as copper or an alloy thereof and to reduce the dielectric constant of the insulating film. That is, in the development of high-speed devices in the future, it is expected that the use of low-resistance wiring materials and the lowering of the dielectric constant of the insulating film will be major factors that govern the performance of the semiconductor device. This means
This can be explained as follows.

【0003】一般に、多層構造の半導体装置において、
配線遅延(T)は、配線抵抗(R)と配線間容量(C)
により影響を受けるので、次式により表すことができ
る。 T ∝ CR また、上式において、配線間容量(C)と絶縁膜の誘電
率(εr )との関係は、電極面積をS、真空の誘電率を
ε0 、配線間隔をdとすれば、次式により表すことがで
きる。
Generally, in a semiconductor device having a multilayer structure,
Wiring delay (T) is obtained by calculating wiring resistance (R) and capacitance between wirings (C).
, And can be expressed by the following equation. T∝CR In the above equation, the relationship between the inter-wiring capacitance (C) and the dielectric constant (ε r ) of the insulating film is as follows: if the electrode area is S, the vacuum dielectric constant is ε 0 , and the wiring interval is d. , Can be expressed by the following equation.

【0004】C = ε0 ・εr ・S/d したがって、配線遅延Tを小さくするためには、絶縁膜
の低誘電率化が有効な手段となる。従来、半導体装置の
多層配線の絶縁膜を形成するため、いろいろな絶縁膜形
成材料が提案されているが、2.4以下の低い誘電率を
有する絶縁膜を提供するものは知られていない。ここ
で、誘電率のひとつの基準を2.4としたことには、先
にも触れたように、配線間隔が狭くなっていることが挙
げられる。従来の半導体装置では、配線間隔が1μmも
しくはそれ以上であっても、配線遅延のデバイス全体の
速度への影響が少なかった。しかし、最近のように配線
間隔が1μmを下回るようになると、デバイス速度への
影響が大きくなり、特に今後、0.5μm以下の配線間
隔で集積回路を形成するようになると、配線間の寄生容
量がデバイス速度に大きく影響を及ぼすことになる。し
たがって、従来の絶縁膜形成材料では具現されていない
2.4以下の誘電率を有する絶縁膜を提供することが急
務となっているのである。
C = ε 0 · ε r · S / d Therefore, in order to reduce the wiring delay T, it is effective means to reduce the dielectric constant of the insulating film. Conventionally, various insulating film forming materials have been proposed for forming an insulating film of a multilayer wiring of a semiconductor device. However, there is no known material that provides an insulating film having a low dielectric constant of 2.4 or less. Here, one of the criteria of the dielectric constant is set to 2.4, as mentioned above, is that the wiring interval is narrow. In a conventional semiconductor device, even if the wiring interval is 1 μm or more, the influence of the wiring delay on the speed of the entire device is small. However, when the wiring interval becomes smaller than 1 μm as in recent years, the influence on the device speed becomes large. In particular, in the future, when an integrated circuit is formed with the wiring interval of 0.5 μm or less, the parasitic capacitance between the wirings will be increased. Will greatly affect device speed. Therefore, there is an urgent need to provide an insulating film having a dielectric constant of 2.4 or less, which is not realized by the conventional insulating film forming material.

【0005】半導体装置の分野における絶縁膜形成材料
の開発の流れについて説明すると、最初、二酸化珪素
(SiO2 )、窒化珪素(SiN)、燐珪酸ガラス(P
SG)等の無機材料、あるいはポリイミド、有機SOG
などの有機系高分子材料が用いられてきた。しかし、無
機材料の絶縁膜のなかで最も低い誘電率を示すCVD−
SiO2 膜で、誘電率は高々4程度である。また、低誘
電率CVD膜として最近検討されているSiOF膜で、
誘電率は約3.3〜3.5であるが、この絶縁膜は吸湿
性が高く、使用しているうちに誘電率が上昇するという
問題がある。
The flow of development of an insulating film forming material in the field of semiconductor devices will be described. First, silicon dioxide (SiO 2 ), silicon nitride (SiN), and phosphosilicate glass (P
Inorganic materials such as SG), polyimide, organic SOG
Such organic polymer materials have been used. However, CVD-, which has the lowest dielectric constant among the insulating films of inorganic materials,
The dielectric constant of the SiO 2 film is at most about 4. In addition, a SiOF film recently studied as a low dielectric constant CVD film,
Although the dielectric constant is about 3.3 to 3.5, this insulating film has a high hygroscopic property, and has a problem that the dielectric constant increases during use.

【0006】一方、2.5〜3.0の比較的に低い誘電
率を示す有機高分子膜では、ガラス転移温度が200〜
350℃と低く、熱膨張率も大きいことから、配線への
ダメージが問題となっている。また、有機SOG膜で
は、多層配線パターン形成時においてレジスト剥離など
に用いられている酸素プラズマアッシングにより酸化を
受け、クラックを生じるという欠点がある。また、有機
SOGを含む有機系樹脂は、配線材料であるアルミニウ
ム及びアルミニウムを主体とした合金や、銅及び銅を主
体とした合金に対する密着性が低いため、配線の近傍に
ボイド(配線と絶縁膜との間にできる空隙)を生じ、そ
こへ水分が侵入して配線腐食を招く可能性があり、さら
にまた、このボイドが、多層配線を形成するためのビア
ホール開口時に位置ずれが生じた際に、配線層間でのシ
ョートを招く可能性がある。
On the other hand, an organic polymer film having a relatively low dielectric constant of 2.5 to 3.0 has a glass transition temperature of 200 to 3.0.
Since the temperature is as low as 350 ° C. and the coefficient of thermal expansion is large, damage to the wiring is a problem. Further, the organic SOG film has a defect that it is oxidized by oxygen plasma ashing used for removing a resist when forming a multilayer wiring pattern, and cracks are generated. Further, since the organic resin containing organic SOG has low adhesion to the wiring material of aluminum and an alloy mainly composed of aluminum or copper and an alloy mainly composed of copper, a void (wiring and insulating film) is formed near the wiring. Is formed between them, and there is a possibility that moisture may enter there and cause wiring corrosion. Further, when this void is displaced when opening a via hole for forming a multilayer wiring, This may cause a short circuit between wiring layers.

【0007】近年では、多孔質の絶縁膜形成材料の開発
も進められている。多孔質化の手法は様々で、例えば、
有機系材料と無機系材料とから絶縁膜を形成した後、高
温で熱処理(キュアリング)することで有機系材料を解
離させ、膜を多孔質化させる方法や、球状シリカをつな
ぎあわせて低密度化する方法などがある。膜の低密度化
は次世代の低誘電率絶縁膜には必要不可欠な技術であ
り、これらの方法により形成される絶縁膜のなかには、
2.0以下の誘電率を示すようなものもある。また、よ
り新しい技術として、分子内に空隙を有する材料を樹脂
材料と反応させ、改質された樹脂材料から絶縁膜を形成
する方法も検討されている。
In recent years, development of a porous insulating film forming material has been advanced. There are various methods of making porous, for example,
After forming an insulating film from an organic material and an inorganic material, heat treatment (curing) is performed at a high temperature to dissociate the organic material and make the film porous. There is a method to make it. Low-density film is an indispensable technology for the next generation of low dielectric constant insulating films. Among the insulating films formed by these methods,
Some have a dielectric constant of 2.0 or less. Further, as a newer technique, a method of reacting a material having a void in a molecule with a resin material and forming an insulating film from the modified resin material is also being studied.

【0008】しかしながら、多孔質化による低密度絶縁
膜の形成は、その膜に形成される空隙のサイズ(孔径)
を制御することができないため、水分を吸収し易く、誘
電率の上昇や配線の腐食を引き起こすおそれがある。ま
た、多孔質化した絶縁膜は一般に機械的強度に乏しいの
で、特に化学的機械的研磨(CMP)を行う時に損傷を
被り易い。さらに、分子内に空隙を有する材料を使用し
て絶縁膜を形成する方法では、併用する樹脂材料によっ
て絶縁膜中の空隙導入量が制限されるので、低密度化を
意図しているにもかかわらず、低密度化に限界が生じて
しまう。
However, the formation of the low-density insulating film by making the film porous is based on the size (pore diameter) of the void formed in the film.
Therefore, it is easy to absorb moisture, which may cause an increase in dielectric constant and corrosion of wiring. Further, a porous insulating film generally has poor mechanical strength, and thus is liable to be damaged particularly during chemical mechanical polishing (CMP). Furthermore, in the method of forming an insulating film using a material having a void in a molecule, the amount of voids introduced into the insulating film is limited by the resin material used in combination, so that a reduction in density is intended. Therefore, there is a limit in reducing the density.

【0009】[0009]

【発明が解決しようとする課題】本発明の目的は、上記
したような従来の技術の問題点を解決して、2.4以下
の低い誘電率を有する高信頼性の絶縁膜の提供に有用な
新規な化合物を提供することにある。本発明のもう1つ
の目的は、多層配線構造を有する半導体装置に有用な低
誘電率及び高信頼性の絶縁膜を形成可能な材料を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art and to provide a highly reliable insulating film having a low dielectric constant of 2.4 or less. Another object of the present invention is to provide a novel compound. Another object of the present invention is to provide a material capable of forming a low dielectric constant and highly reliable insulating film useful for a semiconductor device having a multilayer wiring structure.

【0010】本発明のさらにもう1つの目的は、低い誘
電率を有する絶縁膜を備えた信頼性の高い半導体装置を
提供することにある。本発明の上記した目的及びその他
の目的は、以下の詳細な説明から容易に理解することが
できるであろう。
It is still another object of the present invention to provide a highly reliable semiconductor device provided with an insulating film having a low dielectric constant. The above and other objects of the present invention can be easily understood from the following detailed description.

【0011】[0011]

【課題を解決するための手段】本発明は、その1つの面
において、次式(1)により表されることを特徴とす
る、分子構造内に立体的な空隙を有するシリコン化合
物:
According to one aspect of the present invention, there is provided a silicon compound having a three-dimensional void in a molecular structure, which is represented by the following formula (1):

【0012】[0012]

【化4】 Embedded image

【0013】(上式において、R1、R2、R3及びR4は、互
いに同一もしくは異なっていてもよく、それぞれ、水素
原子、置換もしくは非置換のアルコキシ基、水酸基及び
アダマンチル環含有基からなる群から選ばれた一員を表
し、但し、置換基R1、R2、R3及びR4のうちの1員〜3員
はアダマンチル環含有基でありかつ、R1、R2、R3及びR4
のうちの3員がアダマンチル環含有基である場合、残り
の一員はアルコキシ基又は水酸基である)にある。
(In the above formula, R 1 , R 2 , R 3 and R 4 may be the same or different from each other and each represents a hydrogen atom, a substituted or unsubstituted alkoxy group, a hydroxyl group and an adamantyl ring-containing group. Represents a member selected from the group consisting of, provided that one to three members of the substituents R 1 , R 2 , R 3 and R 4 are adamantyl ring-containing groups, and R 1 , R 2 , R 3 And R 4
When three members of the above are adamantyl ring-containing groups, the remaining one is an alkoxy group or a hydroxyl group).

【0014】本発明は、また、そのもう1つの面におい
て、少なくとも1種類の、前式(1)により表されるシ
リコン化合物を含んでなることを特徴とする絶縁膜形成
材料にある。さらに、本発明は、そのもう1つの面にお
いて、少なくとも1種類の、前式(1)により表される
シリコン化合物から形成された絶縁膜を有することを特
徴とする半導体装置にある。
According to another aspect of the present invention, there is provided an insulating film forming material comprising at least one kind of a silicon compound represented by the above formula (1). Further, in another aspect, the present invention resides in a semiconductor device having at least one kind of insulating film formed of a silicon compound represented by the above formula (1).

【0015】[0015]

【発明の実施の形態】本発明によるシリコン化合物は、
上記したように、前式(1)により表されることを特徴
とするもので、その構造に由来して、分子構造内に立体
的な空隙を有している。本発明による分子構造内に立体
的な空隙を有することを特徴とするシリコン化合物は、
その他の化合物と反応及び結合によって空隙の状態を変
化することがほとんどなく、したがって、このシリコン
化合物を多孔質化絶縁膜の形成に使用すると、一定の空
隙を確保することができ、よって、得られる絶縁膜に対
して、2.4以下の非常に低い誘電率や高い信頼性を付
与することができる。
BEST MODE FOR CARRYING OUT THE INVENTION The silicon compound according to the present invention comprises
As described above, this is characterized by being represented by the above formula (1), and has three-dimensional voids in the molecular structure due to its structure. Silicon compound characterized by having a three-dimensional void in the molecular structure according to the present invention,
The state of the voids is hardly changed by reaction and bonding with other compounds. Therefore, when this silicon compound is used for forming a porous insulating film, constant voids can be secured, and thus, the obtained voids can be obtained. An extremely low dielectric constant of 2.4 or less and high reliability can be imparted to the insulating film.

【0016】上式(1)において、式中のR1、R2、R3
びR4は、互いに同一もしくは異なっていてもよく、それ
ぞれ、水素原子、置換もしくは非置換のアルコキシ基、
例えばメトキシ基、エトキシ基、プロポキシ基、ブトキ
シ基など、水酸基及びアダマンチル環含有基からなる群
から選ばれた一員を表す。但し、このシリコン化合物に
おいて、上式中の置換基R1、R2、R3及びR4のうちの1
員、2員又は3員はアダマンチル環含有基であることが
必要である。アダマンチル環含有基は、好ましくは、R1
だけ、R1及びR4の2員、又はR1、R2及びR3の3員、であ
ることができる。なお、置換基R1、R2、R3及びR4のうち
の3員がアダマンチル環含有基である場合、残りの一員
はアルコキシ基又は水酸基である。
In the above formula (1), R 1 , R 2 , R 3 and R 4 in the formula may be the same or different from each other, and are each a hydrogen atom, a substituted or unsubstituted alkoxy group,
For example, it represents a member selected from the group consisting of a hydroxyl group and an adamantyl ring-containing group such as a methoxy group, an ethoxy group, a propoxy group and a butoxy group. However, in this silicon compound, one of the substituents R 1 , R 2 , R 3 and R 4 in the above formula is used.
The two-membered or three-membered members need to be adamantyl ring-containing groups. The adamantyl ring-containing group is preferably R 1
Can only be two members of R 1 and R 4 , or three members of R 1 , R 2 and R 3 . When three members of the substituents R 1 , R 2 , R 3 and R 4 are adamantyl ring-containing groups, the remaining one is an alkoxy group or a hydroxyl group.

【0017】シリコン化合物中に含まれるアダマンチル
環含有基は、好ましくは、次式(2)により表すことが
できる。
The adamantyl ring-containing group contained in the silicon compound can be preferably represented by the following formula (2).

【0018】[0018]

【化5】 Embedded image

【0019】上式(2)において、Zは、式中の炭素原
子とともにアダマンチル環を完成するのに必要な原子群
を表し、そしてLは任意の結合基を表す。結合基Lは、
シリコン化合物に所望な性質などに応じて任意に含まれ
るべきものであり、存在していてもよく、あるいは存在
していなくてもよい。適当な結合基Lの例としては、以
下に列挙するものに限定されるわけではないけれども、
例えばメチレン基、エチレン基等のアルキレン基、フェ
ニレン基、フェノキシ基等の芳香族基、カルボニル基、
オキソ基などを挙げることができる。なお、この結合基
Lの長さは、耐熱性の低下などを考慮した場合、比較的
に短いほうが好ましい。
In the above formula (2), Z represents a group of atoms necessary for completing an adamantyl ring together with the carbon atoms in the formula, and L represents an optional bonding group. The linking group L is
It should be arbitrarily included in the silicon compound depending on desired properties and the like, and may or may not be present. Examples of suitable linking groups L include, but are not limited to, those listed below.
For example, methylene group, alkylene group such as ethylene group, phenylene group, aromatic group such as phenoxy group, carbonyl group,
An oxo group and the like can be mentioned. In addition, it is preferable that the length of the bonding group L is relatively short in consideration of a decrease in heat resistance and the like.

【0020】上記したようなアダマンチル環含有基は、
シリコン化合物の分子構造内に立体的な空隙を付与する
のに有用であるならば、そのアダマンチル環の任意の位
置でさらに置換されていてもよい。適当な置換基は、例
えば、メチル基などの低級アルキル基である。また、シ
リコン化合物の珪素原子(Si)に対するアダマンチル
環含有基の結合は、本発明の効果に悪影響を及ぼさない
限り、そのアダマンチル環の任意の位置で行うことがで
きる。
The adamantyl ring-containing group as described above is
The adamantyl ring may be further substituted at any position as long as it is useful for providing a steric void in the molecular structure of the silicon compound. A suitable substituent is, for example, a lower alkyl group such as a methyl group. Further, the bonding of the adamantyl ring-containing group to the silicon atom (Si) of the silicon compound can be performed at any position of the adamantyl ring as long as the effect of the present invention is not adversely affected.

【0021】本発明の実施において特に有用なアダマン
チル環含有基は、その一例を示すと、次式(3)、
(4)又は(5)により表される基である。
The adamantyl ring-containing group particularly useful in the practice of the present invention is, for example, the following formula (3):
It is a group represented by (4) or (5).

【0022】[0022]

【化6】 Embedded image

【0023】本発明者らの知見によると、結合基Lがフ
ェニレン基又はフェノキシ基であると、得られる絶縁膜
に対して優れた耐熱性を付与することができる。本発明
のシリコン化合物は、好ましくは、その分子構造中に珪
素含有成分−Si−R(式中のRは、水素原子を表すか
もしくは置換もしくは非置換のアルキル基、例えばメチ
ル基、エチル基などを表す)を有することができる。す
なわち、シリコン化合物の一部に、撥水性を有する珪素
含有成分−Si−Rを導入することによって、低誘電率
の絶縁膜の耐湿性をさらに向上させることができる。ま
た、以下に記載するように、シリコン化合物の分子構造
中にそのような珪素含有成分を導入する余裕がないよう
な場合には、すなわち、例えば置換基R1、R2、R3及びR4
のうちの3員がアダマンチル環含有基である場合には、
珪素含有成分−Si−Rを含有するシリコン化合物を絶
縁膜形成材料中に追加的に含ませてもよい。適当なシリ
コン化合物としては、例えば、シラン類、シラザン類な
どを挙げることができる。
According to the findings of the present inventors, when the bonding group L is a phenylene group or a phenoxy group, excellent heat resistance can be imparted to the obtained insulating film. The silicon compound of the present invention preferably has a silicon-containing component -Si-R (wherein R represents a hydrogen atom or a substituted or unsubstituted alkyl group such as a methyl group or an ethyl group) in its molecular structure. ). That is, by introducing the water-repellent silicon-containing component -Si-R into a part of the silicon compound, the moisture resistance of the insulating film having a low dielectric constant can be further improved. Further, as described below, when there is no room for introducing such a silicon-containing component in the molecular structure of the silicon compound, that is, for example, the substituents R 1 , R 2 , R 3 and R 4
When three members of are adamantyl ring-containing groups,
A silicon compound containing a silicon-containing component -Si-R may be additionally included in the insulating film forming material. Suitable silicon compounds include, for example, silanes and silazanes.

【0024】本発明によるシリコン化合物の典型的な例
を示すと、以下に列挙するものに限定されるわけではな
いけれども、アダマンチルトリメトキシシラン、アダマ
ンチルトリエトキシシラン、アダマンチルフェニルトリ
エトキシシラン、アダマンチルフェノキシトリエトキシ
シラン、ジアダマンタンジエトキシシランなどを挙げる
ことができる。これらのシリコン化合物及びその他の本
発明のシリコン化合物は、以下の実施例においても採用
しているけれども、シリコンの化学において広く知られ
た技法を使用して容易に調製することができ、したがっ
て、ここでの詳細な説明を省略する。
Typical examples of the silicon compound according to the present invention include, but are not limited to, adamantyltrimethoxysilane, adamantyltriethoxysilane, adamantylphenyltriethoxysilane, adamantylphenoxytriethyl. Ethoxysilane, diadamantanediethoxysilane and the like can be mentioned. These and other silicon compounds of the present invention, although employed in the examples below, can be readily prepared using techniques well known in silicon chemistry and, therefore, The detailed description in will be omitted.

【0025】本発明はまた、前式(1)により表される
シリコン化合物を含むことを特徴とする絶縁膜形成材料
にある。本発明のシリコン化合物は、単独で使用しても
よく、あるいは2種類もしくはそれ以上の本発明のシリ
コン化合物を組み合わせて使用してもよく、さらに、も
しも適当であるならば、本発明のシリコン化合物と組み
合わせて、絶縁膜形成材料として公知なシリコン化合物
を使用してもよい。
The present invention also resides in a material for forming an insulating film, which comprises a silicon compound represented by the above formula (1). The silicon compound of the present invention may be used alone or in combination of two or more of the silicon compounds of the present invention. Furthermore, if appropriate, the silicon compound of the present invention may be used. In combination with the above, a known silicon compound may be used as an insulating film forming material.

【0026】また、本発明の絶縁膜形成材料は、好まし
くは、追加のシリコン化合物Si−R(式中のRは、水
素原子を表すかもしくは置換もしくは非置換のアルキル
基、例えばメチル基、エチル基などを表す)がさらに混
合された形で使用することができる。適当なシリコン化
合物としては、例えば、シラン類、シラザン類などを挙
げることができる。このようなシリコン化合物は、本発
明における絶縁膜の形成がゾル−ゲル法を使用して有利
に実施し得るということを考慮して、そのような化合物
を追加的に含むか、さもなければそれに対応する珪素含
有成分−Si−Rを分子中に含有する金属アルコキシド
として使用することができる。このようにして、得られ
る絶縁膜において耐湿性のさらなる向上を図ることがで
きる。
The insulating film-forming material of the present invention preferably comprises an additional silicon compound Si-R (R in the formula represents a hydrogen atom or a substituted or unsubstituted alkyl group such as a methyl group, an ethyl group. And the like) can be used in a mixed form. Suitable silicon compounds include, for example, silanes and silazanes. Such silicon compounds may additionally include or otherwise include such compounds in view of the fact that the formation of the insulating film in the present invention can be advantageously performed using a sol-gel method. It can be used as a metal alkoxide containing the corresponding silicon-containing component -Si-R in the molecule. Thus, the moisture resistance of the obtained insulating film can be further improved.

【0027】本発明の絶縁膜形成材料は、好ましいこと
に、適当な溶媒に溶解した後、スピンコート法などの塗
布法により基板上の絶縁膜形成部位、例えば配線パター
ンがすでに作り込まれている基板の上に塗布することが
できる。したがって、半導体装置の絶縁膜形成部位に狭
いギャップなどの適用しずらい部分があっても容易に均
一に塗布することができ、得られる絶縁膜の特性の向上
に寄与することができる。
The insulating film forming material of the present invention is preferably prepared by dissolving in a suitable solvent and then forming an insulating film forming portion on the substrate, for example, a wiring pattern, by a coating method such as a spin coating method. It can be applied on a substrate. Therefore, even if there is a portion such as a narrow gap which is difficult to apply in a portion where an insulating film is formed in a semiconductor device, it can be easily and uniformly applied, which can contribute to improvement of characteristics of the obtained insulating film.

【0028】また、上記に関連して、本発明者らは、本
発明の絶縁膜形成材料は半導体装置の分野において常用
のいろいろな技法を使用して絶縁膜の形成に使用するこ
とができるが、ゾル−ゲル法を利用して層間絶縁膜やそ
の他の絶縁膜を形成する際に特に有利に使用することが
できるということを見い出した。例えば、本発明のアダ
マンチル環含有のシリコン化合物と金属アルコキシド、
例えばテトラエトキシシラン(TEOS)を有機溶媒中
で反応させてアダマンチル−金属アルコキシドを生成す
る。次いで、得られた生成物に酸性水溶液を添加し、ゾ
ル−ゲル法により絶縁膜の形成を行う。このようにして
形成された絶縁膜は、成膜後にその膜内に形成される空
間(空隙)が分子レベルの微小空間であるので、仮に絶
縁膜が大気中に放置されたとしても、絶縁膜の空間が吸
湿を示すことはなく、したがって、従来の多孔質な絶縁
膜に比較して耐湿性に優れた絶縁膜を形成することが可
能になる。また、従来のゾル−ゲル法によるシリコン膜
に比較した場合、分子内の微小空間の作用効果により、
より低誘電率な絶縁膜の形成が可能となる。
In connection with the above, the present inventors have found that the insulating film forming material of the present invention can be used for forming an insulating film by using various techniques commonly used in the field of semiconductor devices. It has been found that the sol-gel method can be used particularly advantageously when forming an interlayer insulating film or other insulating films. For example, an adamantyl ring-containing silicon compound and a metal alkoxide of the present invention,
For example, tetraethoxysilane (TEOS) is reacted in an organic solvent to produce an adamantyl-metal alkoxide. Next, an acidic aqueous solution is added to the obtained product, and an insulating film is formed by a sol-gel method. In the insulating film formed in this manner, since the space (void) formed in the film after the film formation is a minute space at the molecular level, even if the insulating film is left in the air, This space does not exhibit moisture absorption, and therefore, it is possible to form an insulating film having better moisture resistance than a conventional porous insulating film. In addition, when compared with the conventional sol-gel method silicon film, due to the effect of the minute space in the molecule,
An insulating film having a lower dielectric constant can be formed.

【0029】本発明において絶縁膜の形成に有利に使用
することのできるゾル−ゲル法は、特にセラミックスの
分野でよく知られいている技法であり、本発明の実施に
当たっても、絶縁膜の形成に適当な方法及び条件を任意
に選択して実施することができる。例えば、有機溶媒と
しては、アセトン、テトラヒドロフラン、クロロホル
ム、2−メトキシエタノール、ジメチルスルホキシド、
ジメチルホルムアミド、ジオキサン、エチレングリコー
ルジメチルエーテル、ジエチレングリコールジメチルエ
ーテル、エチレングリコールモノエチルエーテル、ジエ
チレングリコールモノエチルエーテルなどを使用するこ
とが望ましい。特にアセトンは、溶解性が高く、安価で
入手可能であるため、ゾル−ゲル法に好適である。ま
た、酸性水溶液としては、硝酸、塩酸、硫酸などの酸の
水溶液を使用することができる。このような酸性水溶液
の酸濃度は、50〜2000ppm の範囲であるのが好ま
しい。なぜなら、酸濃度が50ppm 未満では反応が進行
せず、反対に2000ppm を上回ると、急激な反応によ
りゲル化が起こってしまうからである。したがって、通
常は200ppm ないし400ppm 程度の酸濃度で酸性水
溶液を用いることが、反応の進行に最も適している。反
応は、酸性水溶液を滴下しながら攪拌下に実施し、その
際の温度は、通常、室温(約20℃)から80℃までの
範囲であることが望ましい。酸性水溶液の滴下速度は、
0.1〜1.0ml/ secの範囲であるのが望ましい。反
応温度が80℃を上回るようになると、反応速度が速す
ぎてしまい、ゲル化し易くなる。例えば、酸濃度を20
0ppm として時、60℃の反応温度を適用することによ
って反応性の向上を図ることができる。
The sol-gel method which can be advantageously used for forming an insulating film in the present invention is a technique which is well known particularly in the field of ceramics. Appropriate methods and conditions can be arbitrarily selected and carried out. For example, as the organic solvent, acetone, tetrahydrofuran, chloroform, 2-methoxyethanol, dimethyl sulfoxide,
It is desirable to use dimethylformamide, dioxane, ethylene glycol dimethyl ether, diethylene glycol dimethyl ether, ethylene glycol monoethyl ether, diethylene glycol monoethyl ether, and the like. In particular, acetone is suitable for the sol-gel method because it has high solubility and can be obtained at low cost. Further, as the acidic aqueous solution, an aqueous solution of an acid such as nitric acid, hydrochloric acid, and sulfuric acid can be used. The acid concentration of such an acidic aqueous solution is preferably in the range of 50 to 2000 ppm. This is because if the acid concentration is less than 50 ppm, the reaction does not proceed, and if it exceeds 2000 ppm, gelation occurs due to abrupt reaction. Therefore, it is usually most suitable to use an acidic aqueous solution at an acid concentration of about 200 to 400 ppm for the progress of the reaction. The reaction is carried out with stirring while dropping an acidic aqueous solution, and the temperature at that time is usually desirably in the range of room temperature (about 20 ° C) to 80 ° C. The drop rate of the acidic aqueous solution is
It is desirable to be in the range of 0.1 to 1.0 ml / sec. When the reaction temperature exceeds 80 ° C., the reaction rate is too fast, and the gelation is likely to occur. For example, if the acid concentration is 20
At 0 ppm, the reactivity can be improved by applying a reaction temperature of 60 ° C.

【0030】さらに、本発明は、前式(1)により表さ
れるシリコン化合物を単独もしくは組み合わせて含む絶
縁膜形成材料から形成された絶縁膜を有することを特徴
とする半導体装置にある。本発明の半導体装置は、好ま
しくは、多層配線構造を有する半導体装置であり、した
がって、配線間の層間絶縁膜が本発明の絶縁膜形成材料
から構成される。本発明のこの半導体装置は、絶縁膜の
低誘電率化により高速化が可能であり、あわせて、吸湿
による誘電率の上昇が抑制されるので、信頼性も向上す
る。
Further, the present invention resides in a semiconductor device having an insulating film formed from an insulating film forming material containing the silicon compound represented by the above formula (1) alone or in combination. The semiconductor device of the present invention is preferably a semiconductor device having a multilayer wiring structure. Therefore, the interlayer insulating film between the wirings is made of the insulating film forming material of the present invention. In the semiconductor device of the present invention, the speed can be increased by lowering the dielectric constant of the insulating film, and the increase in the dielectric constant due to moisture absorption is suppressed, so that the reliability is also improved.

【0031】本発明により形成した絶縁膜の上には、シ
リコン酸化膜等の別の絶縁膜を、例えば気相成長法等を
利用して、形成してもよい。これは、本発明により形成
した絶縁膜を外気と遮断し、膜中に残留している水素や
フッ素の減少を抑制するのに効果があるからである。ま
た、この別の絶縁膜は、その後の工程での処理(例えば
CMPによる平坦化等の処理)で本発明による絶縁膜が
損傷を被るのを防止するのにも有効である。
On the insulating film formed according to the present invention, another insulating film such as a silicon oxide film may be formed by using, for example, a vapor growth method. This is because the insulating film formed according to the present invention is effective in shutting off the outside air and suppressing a decrease in hydrogen and fluorine remaining in the film. This other insulating film is also effective in preventing the insulating film according to the present invention from being damaged in a subsequent process (for example, a process such as planarization by CMP).

【0032】[0032]

【実施例】引き続いて、本発明を下記の実施例によりさ
らに詳しく説明する。なお、本発明は下記の実施例によ
って限定されるものではない。調製例1 アダマンチルトリエトキシシランの調製 1モルの臭化アダマンタンをジブチルエーテルで溶解し
た後、得られた溶液を1モルのマグネシウムが入ったフ
ラスコ中に滴下した。フラスコの内容物を攪拌しながら
反応させたところ、臭化アダマンチルマグネシウム(グ
リニャール試薬)が得られた。1モルのテトラエトキシ
シラン(TEOS)を先に調製した臭化アダマンチルマ
グネシウムに滴下した後、攪拌を停止し、得られた溶液
をろ過した。ろ液をロータリーエバポレータにかけてジ
ブチルエーテルを除去した後、残ったろ液をベンゼンに
溶解し、さらに凍結乾燥した。目的とするアダマンチル
トリエトキシシランが得られた。調製例2 ジアダマンタンジエトキシシランの調製 2モルの臭化アダマンタンをジブチルエーテルで溶解し
た後、得られた溶液を2モルのマグネシウムが入ったフ
ラスコ中に滴下した。フラスコの内容物を攪拌しながら
反応させたところ、臭化アダマンチルマグネシウム(グ
リニャール試薬)が得られた。1モルのテトラエトキシ
シラン(TEOS)を先に調製した臭化アダマンチルマ
グネシウムに滴下した後、攪拌を停止し、得られた溶液
をろ過した。ろ液をロータリーエバポレータにかけてジ
ブチルエーテルを除去した後、残ったろ液をベンゼンに
溶解し、さらに凍結乾燥した。目的とするジアダマンタ
ンジエトキシシランが得られた。実施例1 絶縁膜の作製及び誘電率の測定 攪拌機、温度計及び滴下漏斗を装備したフラスコ中で前
記調製例1で調製した0.5モルのアダマンチルトリエ
トキシシランをアセトンに溶解して20重量%の溶液を
調製した。1.5モルの硝酸水溶液(濃度200ppm )
をフラスコに滴下し、反応系内を60℃に加熱して2時
間にわたって攪拌した。フラスコ内の溶液を室温まで冷
却した後、攪拌を停止し、さらにろ過を行った。
The present invention will be described in more detail with reference to the following examples. The present invention is not limited by the following examples. Preparation Example 1 Preparation of adamantyltriethoxysilane 1 mol of adamantane bromide was dissolved in dibutyl ether, and the resulting solution was added dropwise to a flask containing 1 mol of magnesium. When the contents of the flask were reacted with stirring, adamantyl magnesium bromide (Grignard reagent) was obtained. After 1 mol of tetraethoxysilane (TEOS) was added dropwise to the adamantyl magnesium bromide prepared above, stirring was stopped, and the resulting solution was filtered. After the filtrate was passed through a rotary evaporator to remove dibutyl ether, the remaining filtrate was dissolved in benzene and freeze-dried. The desired adamantyl triethoxysilane was obtained. Preparation Example 2 Preparation of diadamantanediethoxysilane After 2 mol of adamantane bromide was dissolved in dibutyl ether, the resulting solution was dropped into a flask containing 2 mol of magnesium. When the contents of the flask were reacted with stirring, adamantyl magnesium bromide (Grignard reagent) was obtained. After 1 mol of tetraethoxysilane (TEOS) was added dropwise to the adamantyl magnesium bromide prepared above, stirring was stopped, and the resulting solution was filtered. After the filtrate was passed through a rotary evaporator to remove dibutyl ether, the remaining filtrate was dissolved in benzene and freeze-dried. The desired diadamantanediethoxysilane was obtained. Example 1 Preparation of Insulating Film and Measurement of Dielectric Constant In a flask equipped with a stirrer, a thermometer, and a dropping funnel, 0.5 mol of adamantyltriethoxysilane prepared in Preparation Example 1 was dissolved in acetone to 20% by weight. Was prepared. 1.5M nitric acid aqueous solution (concentration 200ppm)
Was dropped into the flask, and the inside of the reaction system was heated to 60 ° C. and stirred for 2 hours. After the solution in the flask was cooled to room temperature, stirring was stopped, and filtration was further performed.

【0033】上記のようにして調製したアダマンチルト
リエトキシシランを含む塗布溶液をシリコン基板上に膜
厚5000Åでスピンコートし、ホットプレート上で2
00℃で3分間にわたって乾燥を行い、溶剤を除去し
た。次いで、乾燥後のシリコン基板を真空乾燥炉に移
し、酸素濃度10ppm 以下の窒素中で400℃で30分
間にわたって熱処理を行った。目的とする絶縁膜が得ら
れた。
The coating solution containing adamantyltriethoxysilane prepared as described above was spin-coated on a silicon substrate at a thickness of 5000 ° C.
Drying was performed at 00 ° C. for 3 minutes to remove the solvent. Next, the dried silicon substrate was transferred to a vacuum drying furnace and heat-treated at 400 ° C. for 30 minutes in nitrogen having an oxygen concentration of 10 ppm or less. The desired insulating film was obtained.

【0034】引き続いて、形成された絶縁膜の上に直径
1mmの金(Au)電極をマスク蒸着し、1MHzで誘電
率を測定したところ、2.3であることが判明した。さ
らに、誘電率の経時変化を評価するため、温度24℃及
び相対湿度(RH)60%の大気中で絶縁膜を1週間に
わたって放置し、その途中で誘電率を測定したところ、
添付の図1に放置時間(日)と誘電率の関係としてプロ
ットするような結果が得られた。1週間にわたって放置
した後の誘電率は2.5であった。実施例2 絶縁膜の作製及び誘電率の測定 前記実施例1に記載の手法を繰り返したが、本例では、
アダマンチルトリエトキシシランに代えて、前記調製例
1と同様にして調製したアダマンチルフェニルトリエト
キシシランを使用した。形成された絶縁膜の上に直径1
mmの金(Au)電極をマスク蒸着し、1MHzで誘電率
を測定したところ、2.4であることが判明した。さら
に、誘電率の経時変化を評価するため、温度24℃及び
相対湿度(RH)60%の大気中で絶縁膜を1週間にわ
たって放置し、その途中で誘電率を測定したところ、添
付の図2に放置時間(日)と誘電率の関係としてプロッ
トするような結果が得られた。1週間にわたって放置し
た後の誘電率は2.5であった。実施例3 絶縁膜の作製及び誘電率の測定 前記実施例1に記載の手法を繰り返したが、本例では、
アダマンチルトリエトキシシランに代えて、前記調製例
1と同様にして調製したアダマンチルフェノキシトリエ
トキシシランを使用した。形成された絶縁膜の上に直径
1mmの金(Au)電極をマスク蒸着し、1MHzで誘電
率を測定したところ、2.2であることが判明した。さ
らに、誘電率の経時変化を評価するため、温度24℃及
び相対湿度(RH)60%の大気中で絶縁膜を1週間に
わたって放置し、その途中で誘電率を測定したところ、
添付の図3に放置時間(日)と誘電率の関係としてプロ
ットするような結果が得られた。1週間にわたって放置
した後の誘電率は2.3であった。実施例4 絶縁膜の作製及び誘電率の測定 前記実施例1に記載の手法を繰り返したが、本例では、
アダマンチルトリエトキシシランに代えて、前記調製例
2で調製したジアダマンタンジエトキシシランを使用し
た。形成された絶縁膜の上に直径1mmの金(Au)電極
をマスク蒸着し、1MHzで誘電率を測定したところ、
2.2であることが判明した。さらに、誘電率の経時変
化を評価するため、温度24℃及び相対湿度(RH)6
0%の大気中で絶縁膜を1週間にわたって放置し、その
途中で誘電率を測定したところ、添付の図4に放置時間
(日)と誘電率の関係としてプロットするような結果が
得られた。1週間にわたって放置した後の誘電率は2.
5であった。実施例5 絶縁膜の作製及び誘電率の測定 前記実施例1に記載の手法を繰り返したが、本例では、
アダマンチルトリエトキシシランに代えて、アダマンチ
ルトリエトキシシランと前記調製例2で調製したジアダ
マンタンジエトキシシランを1:2(重量比)で混合し
た溶液を使用した。形成された絶縁膜の上に直径1mmの
金(Au)電極をマスク蒸着し、1MHzで誘電率を測
定したところ、2.2であることが判明した。さらに、
誘電率の経時変化を評価するため、温度24℃及び相対
湿度(RH)60%の大気中で絶縁膜を1週間にわたっ
て放置し、再び誘電率を測定したところ、2.5であっ
た。実施例6 絶縁膜の作製及び誘電率の測定 前記実施例1に記載の手法を繰り返したが、本例では、
アダマンチルトリエトキシシランに代えて、アダマンチ
ルトリエトキシシランとメチルトリエトキシシランを
4:1(重量比)で混合した溶液を使用した。形成され
た絶縁膜の上に直径1mmの金(Au)電極をマスク蒸着
し、1MHzで誘電率を測定したところ、2.4である
ことが判明した。さらに、誘電率の経時変化を評価する
ため、温度24℃及び相対湿度(RH)60%の大気中
で絶縁膜を1週間にわたって放置し、再び誘電率を測定
したところ、2.6であった。比較例1 絶縁膜の作製及び誘電率の測定 前記実施例1に記載の手法を繰り返したが、本例では、
比較のため、アダマンチルトリエトキシシランに代え
て、テトラエトキシシランとメチルトリエトキシシラン
を1:1(重量比)で混合した溶液を使用した。形成さ
れた絶縁膜の上に直径1mmの金(Au)電極をマスク蒸
着し、1MHzで誘電率を測定したところ、3.1であ
ることが判明した。さらに、誘電率の経時変化を評価す
るため、温度24℃及び相対湿度(RH)60%の大気
中で絶縁膜を1週間にわたって放置し、その途中で誘電
率を測定したところ、添付の図5に放置時間(日)と誘
電率の関係としてプロットするような結果が得られた。
1週間にわたって放置した後の誘電率は3.4であっ
た。実施例7 半導体装置の作製 本例では、図6に模式的に示す多層配線構造を有する半
導体装置を下記の手順で作製した。
Subsequently, a gold (Au) electrode having a diameter of 1 mm was mask-deposited on the formed insulating film, and the dielectric constant was measured at 1 MHz. As a result, it was found to be 2.3. Further, in order to evaluate the change with time of the dielectric constant, the insulating film was left for one week in the air at a temperature of 24 ° C. and a relative humidity (RH) of 60%, and the dielectric constant was measured in the course of the standing.
The result was plotted in FIG. 1 attached as a relationship between the standing time (days) and the dielectric constant. The dielectric constant after standing for one week was 2.5. Example 2 Fabrication of Insulating Film and Measurement of Dielectric Constant The method described in Example 1 was repeated.
Adamantyl phenyl triethoxy silane prepared in the same manner as in Preparation Example 1 was used instead of adamantyl triethoxy silane. Diameter of 1 on insulating film formed
A gold (Au) electrode having a thickness of 2 mm was mask-deposited, and the dielectric constant was measured at 1 MHz. Further, in order to evaluate the change with time of the dielectric constant, the insulating film was left for one week in the air at a temperature of 24 ° C. and a relative humidity (RH) of 60%, and the dielectric constant was measured during the process. The result was plotted as a relationship between the standing time (days) and the dielectric constant. The dielectric constant after standing for one week was 2.5. Example 3 Fabrication of Insulating Film and Measurement of Dielectric Constant The method described in Example 1 was repeated.
Adamantyl phenoxy triethoxy silane prepared in the same manner as in Preparation Example 1 was used instead of adamantyl triethoxy silane. A gold (Au) electrode having a diameter of 1 mm was mask-deposited on the formed insulating film, and the dielectric constant was measured at 1 MHz. As a result, it was found to be 2.2. Further, in order to evaluate the change with time of the dielectric constant, the insulating film was left for one week in the air at a temperature of 24 ° C. and a relative humidity (RH) of 60%, and the dielectric constant was measured in the course of the standing.
The result was plotted in FIG. 3 attached as the relationship between the standing time (days) and the dielectric constant. The dielectric constant after standing for one week was 2.3. Example 4 Fabrication of Insulating Film and Measurement of Dielectric Constant The method described in Example 1 was repeated.
Instead of adamantyltriethoxysilane, diadamantanediethoxysilane prepared in Preparation Example 2 was used. A gold (Au) electrode having a diameter of 1 mm was mask-deposited on the formed insulating film, and the dielectric constant was measured at 1 MHz.
It turned out to be 2.2. Further, in order to evaluate the change with time of the dielectric constant, a temperature of 24 ° C. and a relative humidity (RH) of 6
The insulating film was left for one week in the atmosphere of 0%, and the dielectric constant was measured in the middle. As a result, a result was plotted in FIG. 4 as a relation between the standing time (day) and the dielectric constant. . The dielectric constant after standing for one week is 2.
It was 5. Example 5 Preparation of Insulating Film and Measurement of Dielectric Constant The method described in Example 1 was repeated.
Instead of adamantyl triethoxysilane, a solution in which adamantyl triethoxysilane and diadamantandiethoxysilane prepared in Preparation Example 2 were mixed at a ratio of 1: 2 (weight ratio) was used. A gold (Au) electrode having a diameter of 1 mm was mask-deposited on the formed insulating film, and the dielectric constant was measured at 1 MHz. As a result, it was found to be 2.2. further,
In order to evaluate the change with time of the dielectric constant, the insulating film was left for one week in the air at a temperature of 24 ° C. and a relative humidity (RH) of 60%, and the dielectric constant was measured. Example 6 Fabrication of Insulating Film and Measurement of Dielectric Constant The method described in Example 1 was repeated.
Instead of adamantyltriethoxysilane, a solution in which adamantyltriethoxysilane and methyltriethoxysilane were mixed at a ratio of 4: 1 (weight ratio) was used. A gold (Au) electrode having a diameter of 1 mm was mask-deposited on the formed insulating film, and the dielectric constant was measured at 1 MHz. As a result, it was found to be 2.4. Furthermore, in order to evaluate the change with time of the dielectric constant, the insulating film was left in the air at a temperature of 24 ° C. and a relative humidity (RH) of 60% for one week, and the dielectric constant was measured again to be 2.6. . Comparative Example 1 Fabrication of Insulating Film and Measurement of Dielectric Constant The method described in Example 1 was repeated.
For comparison, a solution in which tetraethoxysilane and methyltriethoxysilane were mixed at a ratio of 1: 1 (weight ratio) was used instead of adamantyltriethoxysilane. A gold (Au) electrode having a diameter of 1 mm was mask-deposited on the formed insulating film, and the dielectric constant was measured at 1 MHz. As a result, it was found to be 3.1. Further, in order to evaluate the change with time of the dielectric constant, the insulating film was left in the air at a temperature of 24 ° C. and a relative humidity (RH) of 60% for one week, and the dielectric constant was measured in the middle. The result was plotted as a relationship between the standing time (days) and the dielectric constant.
The dielectric constant after standing for one week was 3.4. Example 7 Fabrication of Semiconductor Device In this example, a semiconductor device having a multilayer wiring structure schematically shown in FIG. 6 was fabricated by the following procedure.

【0035】シリコン基板1の表面にSiO2 からなる
フィールド酸化膜2を形成して活性領域を画定した。活
性領域の内部にはさらに、ソース領域3S及びドレイン
領域3Dを含むMOSトランジスタ3を形成した。次い
で、MOSトランジスタ3を覆うように本発明の層間絶
縁膜4を前記実施例1に記載の手法に従って膜厚1.5
μm で堆積し、さらにその表面を化学機械研磨(CM
P)により平坦化した。
An active region was defined by forming a field oxide film 2 made of SiO 2 on the surface of a silicon substrate 1. A MOS transistor 3 including a source region 3S and a drain region 3D was further formed inside the active region. Next, the interlayer insulating film 4 of the present invention is formed to a thickness of 1.5 according to the method described in the first embodiment so as to cover the MOS transistor 3.
μm, and the surface is chemically and mechanically polished (CM
P) for flattening.

【0036】層間絶縁膜4の形成後、その表面に窒化硼
素(BN)からなるエッチング停止層6をCVD法によ
り膜厚0.1μm で堆積した。次いで、ソース領域3S
及びドレイン領域3Dに対応する領域に、それぞれエッ
チング停止層6及び層間絶縁膜4を貫通するビアーホー
ルをRIE法により形成した。さらに、それぞれのビア
ーホールに導電性プラグ5S及び5Dを埋め込んだ。導
電性プラグ5S及び5Dの埋め込みは、図示されるよう
に、それぞれのビアホールの内面にそれを覆う窒化チタ
ン(TiN)膜をDCマグネトロンスパッタ法により堆
積し、その上にさらにタングステン(W)膜を熱CVD
法により堆積してビアホールの内部を埋め込み、その
後、ビアホール以外の領域に堆積しているW膜及びTi
N膜をCMPにより除去することによって行った。導電
性プラグの埋め込みが完了した後、エッチング停止層6
の上にBNからなるエッチング停止層7を、エッチング
停止層6と同様の成膜条件で堆積した。さらに、堆積し
たエッチング停止層7の上に、本発明の層間絶縁膜8を
前記実施例1に記載の手法に従って膜厚0.6μm で堆
積した。
After the formation of the interlayer insulating film 4, an etching stop layer 6 made of boron nitride (BN) was deposited on the surface to a thickness of 0.1 μm by the CVD method. Next, the source region 3S
Via holes were formed by RIE in the regions corresponding to the drain region 3D and the etching stop layer 6 and the interlayer insulating film 4, respectively. Further, conductive plugs 5S and 5D were embedded in the respective via holes. As shown in the figure, the conductive plugs 5S and 5D are buried by depositing a titanium nitride (TiN) film on the inner surface of each via hole by DC magnetron sputtering, and further depositing a tungsten (W) film thereon. Thermal CVD
W film and Ti deposited in a region other than the via hole by the method
This was performed by removing the N film by CMP. After the filling of the conductive plug is completed, the etching stopper layer 6 is formed.
An etching stop layer 7 made of BN was deposited under the same film forming conditions as the etching stop layer 6. Further, on the deposited etching stopper layer 7, an interlayer insulating film 8 of the present invention was deposited to a thickness of 0.6 μm according to the method described in the first embodiment.

【0037】さらに続けて、層間絶縁膜8とその下地の
エッチング停止層7の2層を選択的にエッチングしてそ
の開口部分に配線(ここでは、Cu)11を形成した。
まず、層間絶縁膜8をRIE法によりエッチングし、エ
ッチング停止層7により自動的に停止させた。引き続い
て、エッチング停止層7を層間絶縁膜8の場合とは別の
RIE条件下でエッチングした。次いで、層間絶縁膜8
とそれに形成された開口部分の内面を覆うように、Ti
N膜9を膜厚10nmで形成し、さらにその表面に、スパ
ッタ法により、Cuからなるめっきシード層10を膜厚
500nmで形成した。めっきシード層10の表面上に、
層間絶縁膜8の残された開口部分を埋め込むように電解
めっき法によりCu配線11を形成した。一方のCu配
線11の底面には導電性プラグ5Sの上面が接触し、他
方のCu配線11の底面には導電性プラグ5Dの上面が
接触した。
Subsequently, the two layers of the interlayer insulating film 8 and the underlying etching stop layer 7 were selectively etched to form wiring (here, Cu) 11 at the opening.
First, the interlayer insulating film 8 was etched by the RIE method, and was automatically stopped by the etching stop layer 7. Subsequently, the etching stopper layer 7 was etched under RIE conditions different from those for the interlayer insulating film 8. Next, the interlayer insulating film 8
And Ti to cover the inner surface of the opening formed therein.
An N film 9 was formed with a thickness of 10 nm, and a plating seed layer 10 made of Cu was formed on the surface with a thickness of 500 nm by sputtering. On the surface of the plating seed layer 10,
A Cu wiring 11 was formed by electrolytic plating so as to fill the remaining opening of the interlayer insulating film 8. The upper surface of the conductive plug 5S was in contact with the bottom surface of one Cu wiring 11, and the upper surface of the conductive plug 5D was in contact with the bottom surface of the other Cu wiring 11.

【0038】上記したようにしてCu配線11を形成し
た後、層間絶縁膜8の上面よりも上に堆積しているCu
配線11、めっきシード層10及びTiN膜9をCMP
により除去し、そして層間絶縁膜8及びCu配線11の
上にBNからなる拡散防止層12をCVD法により膜厚
0.1μm で堆積した。引き続いて、上記したものと同
様な手法に従って、図6に示すようなパターンで、膜厚
1μm のSiO2 からなる層間絶縁膜13、膜厚0.1
μm のBNからなるエッチング停止層14、膜厚0.6
μm の本発明の層間絶縁膜15、膜厚0.1μm のBN
からなるエッチング停止層16、膜厚10nmのTiN膜
17、そして膜厚500nmのCuからなるめっきシード
層18を順次形成した。層間絶縁膜13及び15の残さ
れた開口部分を埋め込むように電解めっき法によりCu
配線19を形成した。エッチング停止層16の上面より
も上に堆積しているCu配線19、めっきシード層18
及びTiN膜17をCMPにより除去した。最後に、エ
ッチング停止層16及びCu配線19の上にBNからな
る拡散防止層17をCVD法により膜厚0.1μm で堆
積したところ、図6に示した多層配線構造を有する半導
体装置が得られた。
After the Cu wiring 11 is formed as described above, the Cu wiring 11 deposited above the upper surface of the interlayer insulating film 8 is formed.
The wiring 11, the plating seed layer 10, and the TiN film 9 are subjected to CMP.
Then, a diffusion preventing layer 12 made of BN was deposited on the interlayer insulating film 8 and the Cu wiring 11 to a thickness of 0.1 μm by the CVD method. Subsequently, according to the same method as described above, an interlayer insulating film 13 made of SiO 2 having a thickness of 1 μm and a thickness of 0.1
Etch stop layer 14 of μm BN, thickness 0.6
μm interlayer insulating film 15 of the present invention, 0.1 μm thick BN
, An TiN film 17 having a thickness of 10 nm, and a plating seed layer 18 made of Cu having a thickness of 500 nm. Cu is deposited by electrolytic plating so as to fill the remaining openings of the interlayer insulating films 13 and 15.
The wiring 19 was formed. Cu wiring 19 and plating seed layer 18 deposited above the upper surface of etching stop layer 16
And the TiN film 17 was removed by CMP. Finally, a diffusion preventing layer 17 made of BN was deposited to a thickness of 0.1 μm on the etching stop layer 16 and the Cu wiring 19 by the CVD method. As a result, a semiconductor device having a multilayer wiring structure shown in FIG. 6 was obtained. Was.

【0039】[0039]

【発明の効果】以上に説明したように、本発明によれ
ば、2.4以下の低誘電率を有するとともに、吸湿等に
原因する欠陥を有しない高信頼性の絶縁膜を形成可能な
新規なシリコン化合物と、それを使用した絶縁膜形成材
料が得られる。また、本発明に従うと、このような絶縁
膜形成材料を使用することを通じて、誘電率が非常に低
くて信頼性も高い絶縁膜と、その絶縁膜を使用した、高
速で機能することができて信頼性も高く半導体装置を得
ることができる。本発明は、特に、多層配線構造を有す
る半導体装置の応答速度の向上に寄与することができ
る。
As described above, according to the present invention, a novel insulating film having a low dielectric constant of 2.4 or less and having no defect caused by moisture absorption or the like can be formed. A silicon compound and an insulating film forming material using the same can be obtained. Further, according to the present invention, through the use of such an insulating film forming material, an insulating film having a very low dielectric constant and high reliability, and using the insulating film, it is possible to function at high speed. A semiconductor device with high reliability can be obtained. The present invention can particularly contribute to improving the response speed of a semiconductor device having a multilayer wiring structure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例1で本発明のシリコン化合物から作製し
た絶縁膜の誘電率の経時変化をプロットしたグラフであ
る。
FIG. 1 is a graph plotting the change over time of the dielectric constant of an insulating film manufactured from the silicon compound of the present invention in Example 1.

【図2】実施例2で本発明のシリコン化合物から作製し
た絶縁膜の誘電率の経時変化をプロットしたグラフであ
る。
FIG. 2 is a graph plotting the change over time of the dielectric constant of an insulating film manufactured from the silicon compound of the present invention in Example 2.

【図3】実施例3で本発明のシリコン化合物から作製し
た絶縁膜の誘電率の経時変化をプロットしたグラフであ
る。
FIG. 3 is a graph plotting the change over time of the dielectric constant of an insulating film manufactured from the silicon compound of the present invention in Example 3.

【図4】実施例4で本発明のシリコン化合物から作製し
た絶縁膜の誘電率の経時変化をプロットしたグラフであ
る。
FIG. 4 is a graph plotting the change over time of the dielectric constant of an insulating film manufactured from the silicon compound of the present invention in Example 4.

【図5】比較例1で比較用のシリコン化合物から作製し
た絶縁膜の誘電率の経時変化をプロットしたグラフであ
る。
FIG. 5 is a graph plotting the change over time of the dielectric constant of an insulating film formed from a silicon compound for comparison in Comparative Example 1.

【図6】本発明による半導体装置の好ましい一実施形態
を模式的に示した断面図である。
FIG. 6 is a cross-sectional view schematically showing a preferred embodiment of a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1…シリコン基板 2…フィールド酸化膜 3…MOSトランジスタ 4…層間絶縁膜 5S…導電性プラグ 5D…導電性プラグ 6…エッチング停止層 7…エッチング停止層 8…層間絶縁膜 9…TiN膜 10…めっきシード層 11…銅(Cu)配線 19…銅(Cu)配線 REFERENCE SIGNS LIST 1 silicon substrate 2 field oxide film 3 MOS transistor 4 interlayer insulating film 5S conductive plug 5D conductive plug 6 etching stop layer 7 etching stop layer 8 interlayer insulating film 9 TiN film 10 plating Seed layer 11: Copper (Cu) wiring 19: Copper (Cu) wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中田 義弘 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 鈴木 克己 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 4G072 AA28 BB09 CC13 EE07 GG01 HH28 JJ11 JJ13 JJ16 MM01 MM22 NN21 RR05 RR12 UU01 UU30 4H049 VN01 VP01 VQ06 VQ16 VQ20 VQ21 VR10 VR20 VR40 VU24 VU31 VW02  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Yoshihiro Nakata 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Katsumi Suzuki 4-1-1 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa No. 1 Fujitsu Limited F-term (reference) 4G072 AA28 BB09 CC13 EE07 GG01 HH28 JJ11 JJ13 JJ16 MM01 MM22 NN21 RR05 RR12 UU01 UU30 4H049 VN01 VP01 VQ06 VQ16 VQ20 VQ21 VR10 VR20 VR40 V40

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 次式(1)により表されることを特徴と
する、分子構造内に立体的な空隙を有するシリコン化合
物: 【化1】 (上式において、R1、R2、R3及びR4は、互いに同一もし
くは異なっていてもよく、それぞれ、水素原子、置換も
しくは非置換のアルコキシ基、水酸基及びアダマンチル
環含有基からなる群から選ばれた一員を表し、但し、置
換基R1、R2、R3及びR4のうちの1員〜3員はアダマンチ
ル環含有基でありかつ、R1、R2、R3及びR4のうちの3員
がアダマンチル環含有基である場合、残りの一員はアル
コキシ基又は水酸基である)。
1. A silicon compound having a three-dimensional void in a molecular structure, which is represented by the following formula (1): (In the above formula, R 1 , R 2 , R 3 and R 4 may be the same or different from each other, and are each selected from the group consisting of a hydrogen atom, a substituted or unsubstituted alkoxy group, a hydroxyl group and an adamantyl ring-containing group. Represents a selected member, provided that one to three members of the substituents R 1 , R 2 , R 3 and R 4 are adamantyl ring-containing groups and R 1 , R 2 , R 3 and R 4 And when three members are an adamantyl ring-containing group, the remaining member is an alkoxy group or a hydroxyl group).
【請求項2】 少なくとも1種類の、次式(1)により
表されるシリコン化合物: 【化2】 (上式において、R1、R2、R3及びR4は、互いに同一もし
くは異なっていてもよく、それぞれ、水素原子、置換も
しくは非置換のアルコキシ基、水酸基及びアダマンチル
環含有基からなる群から選ばれた一員を表し、但し、
R1、R2、R3及びR4のうちの1員〜3員はアダマンチル環
含有基でありかつ、R1、R2、R3及びR4のうちの3員がア
ダマンチル環含有基である場合、残りの一員はアルコキ
シ基又は水酸基である)を含んでなることを特徴とする
絶縁膜形成材料。
2. At least one silicon compound represented by the following formula (1): (In the above formula, R 1 , R 2 , R 3 and R 4 may be the same or different from each other, and are each selected from the group consisting of a hydrogen atom, a substituted or unsubstituted alkoxy group, a hydroxyl group and an adamantyl ring-containing group. Represents a selected member, provided that
In R 1, R 2, 1-membered to 3 membered of R 3 and R 4 are an adamantyl ring-containing group and, R 1, R 2, 3-membered of R 3 and R 4 are an adamantyl ring-containing group In some cases, the remaining member is an alkoxy group or a hydroxyl group).
【請求項3】 少なくとも1種類の、次式(1)により
表されるシリコン化合物: 【化3】 (上式において、R1、R2、R3及びR4は、互いに同一もし
くは異なっていてもよく、それぞれ、水素原子、置換も
しくは非置換のアルコキシ基、水酸基及びアダマンチル
環含有基からなる群から選ばれた一員を表し、但し、
R1、R2、R3及びR4のうちの1員〜3員はアダマンチル環
含有基でありかつ、R1、R2、R3及びR4のうちの3員がア
ダマンチル環含有基である場合、残りの一員はアルコキ
シ基又は水酸基である)から形成された絶縁膜を有する
ことを特徴とする半導体装置。
3. At least one silicon compound represented by the following formula (1): (In the above formula, R 1 , R 2 , R 3 and R 4 may be the same or different from each other, and are each selected from the group consisting of a hydrogen atom, a substituted or unsubstituted alkoxy group, a hydroxyl group and an adamantyl ring-containing group. Represents a selected member, provided that
In R 1, R 2, 1-membered to 3 membered of R 3 and R 4 are an adamantyl ring-containing group and, R 1, R 2, 3-membered of R 3 and R 4 are an adamantyl ring-containing group In some cases, the remaining member is an alkoxy group or a hydroxyl group).
JP11112499A 1999-04-20 1999-04-20 Silicon compound, insulating film forming material and semiconductor apparatus Withdrawn JP2000302791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11112499A JP2000302791A (en) 1999-04-20 1999-04-20 Silicon compound, insulating film forming material and semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11112499A JP2000302791A (en) 1999-04-20 1999-04-20 Silicon compound, insulating film forming material and semiconductor apparatus

Publications (1)

Publication Number Publication Date
JP2000302791A true JP2000302791A (en) 2000-10-31

Family

ID=14588193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11112499A Withdrawn JP2000302791A (en) 1999-04-20 1999-04-20 Silicon compound, insulating film forming material and semiconductor apparatus

Country Status (1)

Country Link
JP (1) JP2000302791A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006607A (en) * 2002-01-31 2004-01-08 Tosoh Corp Insulating film material containing organic silane, its production method and semiconductor device
WO2004049422A1 (en) 2002-11-28 2004-06-10 Tosoh Corporation Insulating film material containing organic silane or organic siloxane compound, method for producing same, and semiconductor device
JP2004256479A (en) * 2003-02-27 2004-09-16 Tosoh Corp Material for insulating film containing organic silane compound, method for producing the same and semiconductor device
WO2005061587A1 (en) * 2003-12-23 2005-07-07 Silecs Oy Adamantyl monomers and polymers for low-k-dielectric applications
EP1602692A1 (en) * 2004-05-31 2005-12-07 Fuji Photo Film Co., Ltd. Silicon-containing compound, composition containing said compound, and insulating film
JP2006232756A (en) * 2005-02-25 2006-09-07 Fuji Photo Film Co Ltd Silicon oxygen crosslinked compound and composition containing the compound
JP2006526672A (en) * 2003-04-11 2006-11-24 シレクス オサケユキチュア Organosilsesquioxane polymer for low K dielectric formation
US7160625B2 (en) 2002-01-31 2007-01-09 Tosoh Corporation Insulating film material containing an organic silane compound, its production method and semiconductor device
JP2007294818A (en) * 2006-04-27 2007-11-08 Tosoh Corp Film formation material containing si constituted of organic silane compound containing alkenyl groups, and application thereof
EP2256123A2 (en) 2005-01-31 2010-12-01 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
US8513448B2 (en) 2005-01-31 2013-08-20 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
US8546597B2 (en) 2008-12-02 2013-10-01 Shin-Etsu Chemical Co., Ltd Organic silane compound for forming Si-containing film by plasma CVD and method for forming Si-containing film
KR101759891B1 (en) 2015-06-23 2017-07-21 (주)디엔에프 Silicon precursor and manufacturing method of silicon-containing thin film using thereof

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227664B1 (en) * 2002-01-31 2013-01-29 도소 가부시키가이샤 Material for insulation film comprising organosilane compound, its manufacturing method and semiconductor device
JP2004006607A (en) * 2002-01-31 2004-01-08 Tosoh Corp Insulating film material containing organic silane, its production method and semiconductor device
US7413775B2 (en) 2002-01-31 2008-08-19 Tosoh Corporation Insulating film material containing an organic silane compound, its production method and semiconductor device
US7160625B2 (en) 2002-01-31 2007-01-09 Tosoh Corporation Insulating film material containing an organic silane compound, its production method and semiconductor device
EP2278612A2 (en) 2002-11-28 2011-01-26 Tosoh Corporation Material composed of organosilane or organosiloxane compound for insulating film, its production method and semiconductor device
US7935425B2 (en) 2002-11-28 2011-05-03 Tosoh Corporation Insulating film material containing organic silane or organic siloxane compound, method for producing same, and semiconductor device
WO2004049422A1 (en) 2002-11-28 2004-06-10 Tosoh Corporation Insulating film material containing organic silane or organic siloxane compound, method for producing same, and semiconductor device
JP4591651B2 (en) * 2003-02-27 2010-12-01 東ソー株式会社 Insulating film material comprising organosilane compound, method for producing the same, and semiconductor device
JP2004256479A (en) * 2003-02-27 2004-09-16 Tosoh Corp Material for insulating film containing organic silane compound, method for producing the same and semiconductor device
JP2006526672A (en) * 2003-04-11 2006-11-24 シレクス オサケユキチュア Organosilsesquioxane polymer for low K dielectric formation
US7514709B2 (en) 2003-04-11 2009-04-07 Silecs Oy Organo-silsesquioxane polymers for forming low-k dielectrics
KR101219548B1 (en) * 2003-12-23 2013-01-21 질렉스 오와이 Adamantyl monomers and polymers for low-k-dielectric applications
WO2005061587A1 (en) * 2003-12-23 2005-07-07 Silecs Oy Adamantyl monomers and polymers for low-k-dielectric applications
US7534904B2 (en) 2004-05-31 2009-05-19 Fujifilm Corporation Silicon-containing compound, composition containing said compound, and insulating material
JP4610379B2 (en) * 2004-05-31 2011-01-12 富士フイルム株式会社 Silicon-containing compound, composition containing the compound, and insulating material
JP2006016596A (en) * 2004-05-31 2006-01-19 Fuji Photo Film Co Ltd Silicon-containing compound, composition containing the compound and insulating material
EP1602692A1 (en) * 2004-05-31 2005-12-07 Fuji Photo Film Co., Ltd. Silicon-containing compound, composition containing said compound, and insulating film
EP2256123A2 (en) 2005-01-31 2010-12-01 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
US8513448B2 (en) 2005-01-31 2013-08-20 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
JP4538343B2 (en) * 2005-02-25 2010-09-08 富士フイルム株式会社 Silicon-containing compound, hydrolyzate and / or condensate of the compound, composition containing the hydrolyzate and / or condensate, and insulating material and insulating film formed from the composition
JP2006232756A (en) * 2005-02-25 2006-09-07 Fuji Photo Film Co Ltd Silicon oxygen crosslinked compound and composition containing the compound
JP2007294818A (en) * 2006-04-27 2007-11-08 Tosoh Corp Film formation material containing si constituted of organic silane compound containing alkenyl groups, and application thereof
US8546597B2 (en) 2008-12-02 2013-10-01 Shin-Etsu Chemical Co., Ltd Organic silane compound for forming Si-containing film by plasma CVD and method for forming Si-containing film
KR101759891B1 (en) 2015-06-23 2017-07-21 (주)디엔에프 Silicon precursor and manufacturing method of silicon-containing thin film using thereof

Similar Documents

Publication Publication Date Title
KR101158185B1 (en) Insulating film material, multilayer wiring board and process for producing the multilayer wiring board, and semiconductor apparatus and process for producing the semiconductor device
JP3886779B2 (en) Insulating film forming material and insulating film forming method
KR100703763B1 (en) Low dielecric constant film material, film and semiconductor device using such material
US7358299B2 (en) Silicon-based composition, low dielectric constant film, semiconductor device, and method for producing low dielectric constant film
JP2000302791A (en) Silicon compound, insulating film forming material and semiconductor apparatus
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
US7238627B2 (en) Organosilicate polymer and insulating film therefrom
JP2008511711A5 (en)
JP4049775B2 (en) Organosilicate polymer and insulating film containing the same
JP2000340689A (en) Heat resistant low dielectric constant material, semiconductor interlayer insulating film and semiconductor device employing it
JP4756526B2 (en) Method for forming porous low dielectric constant insulating film, porous low dielectric constant insulating film formed by the method, and semiconductor device using the porous low dielectric constant insulating film
KR100940017B1 (en) Insulating film material, multilayer interconnection structure, method for manufacturing same, and method for manufacturing semiconductor device
JP3483500B2 (en) Insulating film forming material, insulating film forming method, and semiconductor device
JP2004307693A (en) Composition for forming porous film, method for producing porous film, porous film, interlayer dielectric film and semiconductor device
JP2000100808A (en) Insulation film forming material and semiconductor device containing insulating film formed of the same
JP2002201416A (en) Coating liquid for forming semiconductor silica coating film, semiconductor silica coating film, and semiconductor device
JP4642949B2 (en) Silica-based coating forming coating solution, method for producing the same, silica-based coating, and semiconductor device
JP2000058540A (en) Composition for forming low-permittivity insulating film and formation thereof
JP2003252982A (en) Organic insulating film material, manufacturing method thereof, method for forming organic insulating film, and semiconductor device equipped with organic insulating film
JP2000021872A (en) Low-dielectric const. resin compsn., method of forming low-dielectric const. insulation film and manufacturing semiconductor device
JP2002009066A (en) Silica based film and semiconductor device using it
JP2004281535A (en) Method of manufacturing insulating film and semiconductor device
JP2007112910A (en) Method for producing organic inorganic complex
JP2003243384A (en) Method for fabricating semiconductor device
JP2003119423A (en) Coating liquid for forming silica-based film for semiconductor, silica-based coated film for semiconductor, and semiconductor device using the coated film

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704