JP2000295148A - Adaptive equalizer - Google Patents

Adaptive equalizer

Info

Publication number
JP2000295148A
JP2000295148A JP9858599A JP9858599A JP2000295148A JP 2000295148 A JP2000295148 A JP 2000295148A JP 9858599 A JP9858599 A JP 9858599A JP 9858599 A JP9858599 A JP 9858599A JP 2000295148 A JP2000295148 A JP 2000295148A
Authority
JP
Japan
Prior art keywords
step size
transversal filter
output
signal
adaptive equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9858599A
Other languages
Japanese (ja)
Inventor
Makoto Taroumaru
眞 太郎丸
Hisao Koga
久雄 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9858599A priority Critical patent/JP2000295148A/en
Publication of JP2000295148A publication Critical patent/JP2000295148A/en
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an adaptive equalizer for digital communication that is simply configured and where equalization result is fast converged. SOLUTION: The adaptive equalizer of a decision feedback type consists of a transversal filter acting like a feedforward section that receives a received base band signal as an input signal, a transversal filter 2 acting like a feedback section, an adder 3 and a discrimination device 4. A tap coefficient update section 8 uses the root mean square(LMS) algorithm to update tap coefficients of the transversal filters 1, 2 and a step size generating section 9 gives a step size of the LMS algorithm according to a predetermined time function.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、主としてフェージ
ングを伴うデジタル無線通信の受信機に用いられる適応
等化器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an adaptive equalizer mainly used for a digital radio communication receiver with fading.

【0002】[0002]

【従来の技術】近年、パーソナルハンディホン(PH
S)やデジタル携帯電話に代表されるデジタル無線通信
が急速に普及し、さらにカラー動画像等の多量のデジタ
ル情報を高速に伝送可能な移動通信システムが検討され
ている。しかし無線回線では一般にマルチパスを伴うフ
ェージングが発生し、伝搬時間が異なる複数経路の電波
が同時に到来する。このためアナログ電話回線とモデム
によるデジタル信号伝送における(群)遅延歪みと同様
に、受信信号に遅延歪み(マルチパス歪み、伝送路歪
み)が生じて伝送品質、すなわちビット誤り率特性が劣
化する。遅延歪みによる伝送特性の劣化はシンボルレー
ト(ボーレート)が高速なほど大きくなるため、今後の
高速デジタル移動通信機器においては上記遅延歪みの除
去が不可欠となってきている。
2. Description of the Related Art In recent years, personal handy phones (PH)
Digital wireless communications represented by S) and digital mobile phones are rapidly spreading, and mobile communication systems capable of transmitting a large amount of digital information such as color moving images at high speed are being studied. However, fading with multipath generally occurs in a wireless channel, and radio waves from a plurality of paths having different propagation times arrive at the same time. For this reason, similarly to the (distinct) delay distortion in digital signal transmission by the analog telephone line and the modem, delay distortion (multipath distortion, transmission line distortion) occurs in the received signal, and the transmission quality, that is, the bit error rate characteristic deteriorates. Since the deterioration of the transmission characteristics due to the delay distortion increases as the symbol rate (baud rate) increases, the removal of the delay distortion has become indispensable in future high-speed digital mobile communication devices.

【0003】適応等化器はこの遅延歪みを除去する代表
的な手段であり、上記アナログ電話回線用モデムに広く
用いられている。無線通信においても従来から高速伝送
を行う固定通信の受信機に搭載されていたが、さらに近
年ではヨーロッパのデジタル携帯電話方式である汎欧州
移動電話(GSM)の携帯電話機等にも搭載されるよう
になってきた。このような伝送路の等化を行う場合、伝
送データはスロットあるいはフレームと呼ばれるブロッ
クに区切られ、同ブロックの先頭部分にトレーニング信
号と呼ばれる既定データ、即ち既定波形の送信信号が挿
入されたトレーニング期間を有する。そして受信機で
は、同トレーニング期間において同既定波形もしくは同
規定データに対応した既定値(参照信号)からの誤差が
小さくなるよう、適応等化器の内部定数が自動調整され
る。そしてトレーニング期間以外の部分では、データ判
定結果を上記規定値の代わりに参照信号として用いられ
ることが多い。
The adaptive equalizer is a typical means for removing the delay distortion, and is widely used in the analog telephone line modem. Conventionally, wireless communication has been installed in fixed communication receivers that perform high-speed transmission. In recent years, however, it has been installed in pan-European mobile telephone (GSM) mobile phones that are digital mobile telephone systems in Europe. It has become When such transmission path equalization is performed, the transmission data is divided into blocks called slots or frames, and a predetermined period called a training signal, that is, a training period in which a transmission signal of a predetermined waveform is inserted at the head of the block. Having. Then, in the receiver, the internal constant of the adaptive equalizer is automatically adjusted so that an error from the default value (reference signal) corresponding to the same waveform or the same data is reduced in the same training period. Then, in a portion other than the training period, the data determination result is often used as a reference signal instead of the specified value.

【0004】一般に適応等化器は、線型等化器、判定帰
還型等化器、および最尤系列推定型等化器に分類され
る。最尤系列推定型等化器は等化性能が優れ、例えば特
開平9−294095公報ではさらに特性を改善する技
術が開示されている。しかし最尤系列推定型等化器は、
信号処理の演算量または回路規模が、遅延時間広がりの
指数関数で増加するという欠点がある。一方、線型等化
器および判定帰還型等化器は、等化の対象とする遅延時
間広がりに概略正比例して増加する程度である。従っ
て、特に低価格に製造することが好ましい家庭用途の民
生機器に等化器を組み込む場合には、信号処理が簡単な
線型等化器もしくは判定帰還型等化器が適している。
In general, adaptive equalizers are classified into linear equalizers, decision feedback equalizers, and maximum likelihood sequence estimation equalizers. The maximum likelihood sequence estimation type equalizer has excellent equalization performance. For example, Japanese Patent Application Laid-Open No. 9-294095 discloses a technique for further improving characteristics. However, the maximum likelihood sequence estimation type equalizer is
There is a disadvantage that the amount of calculation or the circuit scale of the signal processing increases with the exponential function of the delay time spread. On the other hand, the linear equalizer and the decision feedback equalizer only increase almost directly in proportion to the spread of the delay time to be equalized. Therefore, when an equalizer is incorporated in a household appliance which is preferably manufactured at a low cost, a linear equalizer or a decision feedback equalizer that is simple in signal processing is suitable.

【0005】図6は従来の判定帰還型による適応等化器
のブロック図である。図6において1はベースバンド信
号に変換された受信信号を入力信号とするフィードフォ
ワード部としてのトランスバーサルフィルタ(櫛形フィ
ルタ)で、タップ間隔がτ(τ=T/K、Tはシンボル
周期、Kは自然数で主として1もしくは2とされる)、
タップ数がM個(M≧2)、各タップの係数を設定可能
なものである。2はフィードバック部としてのトランス
バーサルフィルタで、タップ間隔がT、タップ数がN個
(N≧1)で、各タップ係数を設定可能なものである。
FIG. 6 is a block diagram of a conventional adaptive equalizer of the decision feedback type. In FIG. 6, reference numeral 1 denotes a transversal filter (comb filter) as a feedforward unit that receives a received signal converted into a baseband signal as an input signal, and has a tap interval τ (τ = T / K, T is a symbol period, K Is a natural number and is mainly 1 or 2),
The number of taps is M (M ≧ 2), and the coefficient of each tap can be set. Reference numeral 2 denotes a transversal filter serving as a feedback unit. The tap interval is T, the number of taps is N (N ≧ 1), and each tap coefficient can be set.

【0006】3はトランスバーサルフィルタ1とトラン
スバーサルフィルタ2の出力を加算する加算器、4は加
算器3の出力信号をシンボル周期T毎に予め定められた
しきい値と比較して伝送データを判定して復調データと
して出力する判定器、5はトレーニング信号を発生させ
るトレーニング信号発生部である。6はスイッチで、ト
レーニング期間はトレーニング信号発生部5側へ、それ
以外の期間では判定器4側の復調データへ接続される。
7は加算器3の出力とスイッチ6から得られる参照信号
としてのトレーニング信号もしくは復調データとの差を
誤差信号eとして出力する誤差検出部である。
Reference numeral 3 denotes an adder for adding the outputs of the transversal filter 1 and the transversal filter 2, and 4 compares the output signal of the adder 3 with a predetermined threshold value for each symbol period T to transmit the transmission data. A decision unit 5 for making a decision and outputting it as demodulated data is a training signal generation unit for producing a training signal. Reference numeral 6 denotes a switch, which is connected to the training signal generator 5 during the training period and to the demodulated data from the determiner 4 during the other periods.
Reference numeral 7 denotes an error detection unit that outputs a difference between an output of the adder 3 and a training signal or demodulated data as a reference signal obtained from the switch 6 as an error signal e.

【0007】8はタップ係数更新部で、トランスバーサ
ルフィルタ1およびトランスバーサルフィルタ2の各遅
延タップにおける値(状態量)x1,x2,* xM,
xM+1,xM+2,* xM+Nおよび誤差検出部7
により得られる誤差信号eに応じて各タップ係数を適応
制御する。なお、入力信号および他の部分の信号は、搬
送波により変調された信号を直交検波(同期検波もしく
は準同期検波)して得られる同相および直交の2つの信
号からなる複素信号でもよい。この場合以下の数式等で
は、同相成分を実数部、直交成分を虚数部とする複素数
として表記する。また、上記構成は判定帰還型等化器の
ものであるが、トランスバーサルフィルタ2を除去すれ
ば、他の部分は全く同様の構成で線型フィルタの構成と
なる。以上の構成はデジタル論理回路で構成できるが、
同構成に対応した信号処理をプログラムしたデジタルシ
グナルプロセッサ(DSP)などのプロセッサで構成す
ることもできる。
Reference numeral 8 denotes a tap coefficient updating unit, which is a value (state quantity) x1, x2, * xM, at each delay tap of the transversal filter 1 and the transversal filter 2.
xM + 1, xM + 2, * xM + N and error detection unit 7
Adaptive control of each tap coefficient according to the error signal e obtained by Note that the input signal and other signals may be a complex signal including two in-phase and quadrature signals obtained by performing quadrature detection (synchronous detection or quasi-synchronous detection) on a signal modulated by a carrier wave. In this case, in the following equations, the in-phase component is represented as a complex number having a real part and the quadrature component is an imaginary part. Further, the above configuration is that of a decision feedback equalizer. However, if the transversal filter 2 is removed, the other parts have the same configuration as the linear filter. Although the above configuration can be configured with digital logic circuits,
It may be configured by a processor such as a digital signal processor (DSP) in which signal processing corresponding to the same configuration is programmed.

【0008】以上のように構成された従来の適応等化器
について、以下その動作を説明する。入力信号はトラン
スバーサルフィルタ1で処理され、トランスバーサルフ
ィルタ2の出力が加算器3で加えられることにより等化
処理がなされ、判定器4でデータ判定されて復調データ
として出力される。まずトレーニング期間ではスイッチ
6が図2上側に接続され、トレーニング信号が参照信号
dとして誤差検出部7に供給される。そして同時に誤差
信号eの平均電力が小さくなるよう、即ち平均自乗誤差
が最小となるよう、タップ係数更新部8により各タップ
係数cM+1,cM+2,* cM+Nが逐次更新され
る。
The operation of the conventional adaptive equalizer configured as described above will be described below. The input signal is processed by the transversal filter 1, the output of the transversal filter 2 is added by the adder 3, the equalization process is performed, the data is determined by the determiner 4, and the data is output as demodulated data. First, in the training period, the switch 6 is connected to the upper side in FIG. 2, and the training signal is supplied to the error detection unit 7 as the reference signal d. At the same time, each tap coefficient cM + 1, cM + 2, * cM + N is successively updated by the tap coefficient updating unit 8 so that the average power of the error signal e is reduced, that is, the mean square error is minimized.

【0009】最小平均自乗誤差(MMSE)規範に基づ
く逐次更新アルゴリズムとしては、文献(ヘイキン著、
武部訳、「適応フィルタ入門」現代工学社、1983)
に詳述されているように、リースト・ミーン・スクエア
(LMS)アルゴリズムや、リカーシブ・リースト・ミ
ーン・スクエア(RLS)アルゴリズムがよく用いられ
る。なかでもLMSアルゴリズムは演算量が少なく、簡
単な回路もしくは安価なプロセッサにより構成できる。
この場合、時刻t=(n+1)τにおけるタップ係数ベ
クトルw(n+1)は、時刻t=nτにおける各値によ
り、以下の計算式である(数1)、(数2)で逐次更新
される。
A successive update algorithm based on the minimum mean square error (MMSE) criterion is described in the literature (Heiken,
Takebe Translation, "Introduction to Adaptive Filters", Hyundai Kogakusha, 1983)
, The least mean square (LMS) algorithm and the recursive least mean square (RLS) algorithm are often used. Among them, the LMS algorithm has a small amount of calculation and can be constituted by a simple circuit or an inexpensive processor.
In this case, the tap coefficient vector w (n + 1) at the time t = (n + 1) τ is sequentially updated by the following formulas (Equation 1) and (Equation 2) by each value at the time t = nτ.

【0010】[0010]

【数1】 (Equation 1)

【0011】(数1)において、μはステップサイズ定
数と呼ばれる定数であり、添え字(n)は時刻t=nτ
における各々の値を意味し、(数2)である。
In equation (1), μ is a constant called a step size constant, and the subscript (n) is the time t = nτ
, And (Equation 2).

【0012】[0012]

【数2】 (Equation 2)

【0013】上付きの添え字Tは行列転置を、同Hは複
素共役転置を、*は複素共役を表す。上記演算を逐次的
に繰り返すことによりトレーニング期間内でタップ係数
を収束させる。引き続き伝送される他の期間ではスイッ
チ6が図2下側に接続され、復調データに対応した理想
信号、つまり送信データとして復調データと同じデータ
が送られた場合の無歪み、無雑音時の値が参照信号dと
して誤差検出部7に供給される。そして上記逐次更新式
(数1)によりタップ係数が継続して更新され、送信信
号と加算器3の出力との平均誤差電力が最小となるよう
適応的に動作する。
The superscript T indicates matrix transposition, H indicates complex conjugate transposition, and * indicates complex conjugate. The tap coefficients are converged within the training period by sequentially repeating the above operations. In another period during which transmission is continued, the switch 6 is connected to the lower side of FIG. 2, and the ideal signal corresponding to the demodulated data, that is, the value when there is no distortion and no noise when the same data as the demodulated data is transmitted as transmission data. Is supplied to the error detection unit 7 as the reference signal d. Then, the tap coefficients are continuously updated by the above-described successive update formula (Equation 1), and the adaptive operation is performed so that the average error power between the transmission signal and the output of the adder 3 is minimized.

【0014】[0014]

【発明が解決しようとする課題】しかしながら従来の適
応等化器では、上記のLMSアルゴリズムを用いた場合
には収束が遅いという欠点がある。同アルゴリズムのス
テップサイズ定数を大きくすれば収束は早まるが、収束
後の誤差電力が増大する問題がある。従って収束後の誤
差電力を抑え、かつ十分な収束を得るためにはトレーニ
ング期間を長くせざるを得ず、データの伝送効率、つま
り実効的な伝送速度が低下するという問題点がある。収
束が速いRLSアルゴリズムを用いれば上記問題は解決
するものの、前述のように演算量が増加して回路規模が
大きくなり、あるいは高速なDSPを用いる必要がある
ため、消費電力、製造原価が増大するという問題点があ
った。
However, the conventional adaptive equalizer has a disadvantage that convergence is slow when the above-mentioned LMS algorithm is used. If the step size constant of the algorithm is increased, convergence is accelerated, but there is a problem that error power after convergence increases. Therefore, in order to suppress the error power after convergence and obtain sufficient convergence, the training period must be lengthened, and there is a problem that the data transmission efficiency, that is, the effective transmission speed decreases. Although the above problem can be solved by using the RLS algorithm with fast convergence, as described above, the amount of calculation increases and the circuit scale increases, or the use of a high-speed DSP increases power consumption and manufacturing cost. There was a problem.

【0015】本発明は上記課題を解決し、信号処理に要
する演算量が少なく、適応動作の収束が速い適応等化器
を提供することを目的としている。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an adaptive equalizer which solves the above-mentioned problems and requires a small amount of calculation for signal processing and has a fast convergence of an adaptive operation.

【0016】[0016]

【課題を解決するための手段】本発明は、ベースバンド
信号に変換された受信信号を入力信号とする第1のトラ
ンスバーサルフィルタと、判定された復調データを入力
とする第2のトランスバーサルフィルタと、前記第1の
トランスバーサルフィルタと前記第2のトランスバーサ
ルフィルタの出力を加算する加算器と、前記加算器の出
力を前記受信信号のシンボル周期毎に予め定められたし
きい値と比較して伝送データを判定し復調データとして
出力する判定器と、参照信号との差を誤差信号として出
力する誤差検出部とを備えた判定帰還型の適応等化器で
あって、前記誤差信号と前記第1及び第2のトランスバ
ーサルフィルタの状態とに応じ、リースト・ミーン・ス
クエアアルゴリズムにより前記第1のトランスバーサル
フィルタ及び第2のトランスバーサルフィルタのタップ
係数を更新するタップ係数更新部と、前記タップ係数更
新部におけるステップサイズを与えるステップサイズ発
生部とを備え、前記ステップサイズ発生部は予め定めら
れた時間の関数によって前記ステップサイズを変化させ
るようにした。
SUMMARY OF THE INVENTION The present invention provides a first transversal filter having a received signal converted into a baseband signal as an input signal and a second transversal filter having a determined demodulated data as an input. An adder for adding the outputs of the first transversal filter and the second transversal filter, and comparing the output of the adder with a predetermined threshold for each symbol period of the received signal. A decision feedback type adaptive equalizer comprising: a decision unit that decides transmission data and outputs the demodulated data as demodulated data; and an error detection unit that outputs a difference from a reference signal as an error signal. Depending on the state of the first and second transversal filters, the first mean filter and the second transversal filter are used by the least mean square algorithm. A tap coefficient updating unit for updating a tap coefficient of a transversal filter, and a step size generating unit for giving a step size in the tap coefficient updating unit, wherein the step size generating unit is configured to perform the step size by a function of a predetermined time. Was changed.

【0017】この構成により、信号処理に要する演算量
が少なく、適応動作の収束が速い適応等化器を提供でき
る。
According to this configuration, it is possible to provide an adaptive equalizer that requires a small amount of computation for signal processing and has a fast convergence of the adaptive operation.

【0018】[0018]

【発明の実施の形態】請求項1に記載の発明は、ベース
バンド信号に変換された受信信号を入力信号とする第1
のトランスバーサルフィルタと、判定された復調データ
を入力とする第2のトランスバーサルフィルタと、前記
第1のトランスバーサルフィルタと前記第2のトランス
バーサルフィルタの出力を加算する加算器と、前記加算
器の出力を前記受信信号のシンボル周期毎に予め定めら
れたしきい値と比較して伝送データを判定し復調データ
として出力する判定器と、参照信号との差を誤差信号と
して出力する誤差検出部とを備えた判定帰還型の適応等
化器であって、前記誤差信号と前記第1のトランスバー
サルフィルタ及び第2のトランスバーサルフィルタの状
態とに応じ、リースト・ミーン・スクエア(LMS)ア
ルゴリズムにより前記第1のトランスバーサルフィルタ
及び第2のトランスバーサルフィルタのタップ係数を更
新するタップ係数更新部と、前記タップ係数更新部にお
けるステップサイズを与えるステップサイズ発生部とを
備え、前記ステップサイズ発生部は予め定められた時間
の関数によって前記ステップサイズを変化させることを
特徴とするものであり、ステップサイズが時間的に適当
に制御され、判定帰還型等化器においてタップ係数が速
く収束する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS According to the first aspect of the present invention, a received signal converted to a baseband signal is used as an input signal.
, A second transversal filter that receives the determined demodulated data as an input, an adder that adds the outputs of the first transversal filter and the second transversal filter, and the adder A determination unit that compares the output of the received signal with a predetermined threshold value for each symbol period of the received signal to determine transmission data and outputs the result as demodulated data; And an adaptive equalizer of a decision feedback type including a least mean square (LMS) algorithm according to the error signal and states of the first transversal filter and the second transversal filter. Tap coefficients for updating tap coefficients of the first transversal filter and the second transversal filter A step size generating unit for providing a step size in the tap coefficient updating unit, wherein the step size generating unit changes the step size by a function of a predetermined time. , The step size is appropriately controlled in time, and the tap coefficients converge quickly in the decision feedback equalizer.

【0019】請求項2に記載の発明は、ベースバンド信
号に変換された受信信号を入力信号とするトランスバー
サルフィルタと、前記トランスバーサルフィルタの出力
を前記受信信号のシンボル周期毎に予め定められたしき
い値と比較して伝送データを判定し復調データとして出
力する判定器と、前記トランスバーサルフィルタの出力
と参照信号との差を誤差信号として出力する誤差検出部
とを備えた等化器であって、前記誤差信号と前記トラン
スバーサルフィルタの状態とに応じ、リースト・ミーン
・スクエア(LMS)アルゴリズムにより前記トランス
バーサルフィルタのタップ係数を更新するタップ係数更
新部と、前記タップ係数更新部におけるステップサイズ
を与えるステップサイズ発生部とを備え、前記ステップ
サイズ発生部は予め定められた時間の関数によって前記
ステップサイズを変化させることを特徴とするものであ
り、ステップサイズが時間的に適当に制御され、線型等
化器においてタップ係数が速く収束する。
According to a second aspect of the present invention, a transversal filter having a received signal converted into a baseband signal as an input signal, and an output of the transversal filter is predetermined for each symbol period of the received signal. A determination unit that determines transmission data by comparing with a threshold value and outputs the result as demodulated data; and an equalizer including an error detection unit that outputs a difference between the output of the transversal filter and a reference signal as an error signal. A tap coefficient updating unit for updating a tap coefficient of the transversal filter by a least mean square (LMS) algorithm according to the error signal and a state of the transversal filter; and a step in the tap coefficient updating unit. And a step size generator for giving a size. The defined time function which is characterized in that changing the step size, the step size is temporally controlled appropriately, the tap coefficients converge quickly in a linear equalizer.

【0020】請求項3に記載の発明は、請求項1または
請求項2記載の発明において、前記ステップサイズ発生
部は、レジスタ手段とこのレジスタ手段の出力をビット
シフトするビットシフト手段とを備え、前記ビットシフ
ト手段の出力は前記レジスタ手段へ入力され、前記ビッ
トシフト手段もしくは前記レジスタ手段の出力により前
記ステップサイズを発生させるものであり、ステップサ
イズ発生部を構成する回路もしくはプログラムが簡単に
なる。
According to a third aspect of the present invention, in the first or second aspect of the present invention, the step size generator includes register means and bit shift means for bit-shifting the output of the register means. The output of the bit shift means is input to the register means, and the step size is generated by the output of the bit shift means or the register means, so that a circuit or a program constituting a step size generator is simplified.

【0021】請求項4に記載の発明は、請求項1または
請求項2記載の発明において、前記ステップサイズ発生
部は、前記レジスタ手段とこのレジスタ手段の出力から
定数を減ずる減算手段とを備え、前記減算手段の出力は
前記レジスタ手段へ入力され、前記減算手段もしくは前
記レジスタ手段の出力により前記ステップサイズを発生
させるものであり、ステップサイズ発生部を構成する回
路もしくはプログラムが簡単になる。
According to a fourth aspect of the present invention, in the first or second aspect of the invention, the step size generating section includes the register means and a subtraction means for subtracting a constant from an output of the register means, The output of the subtraction means is input to the register means, and the step size is generated by the output of the subtraction means or the register means, so that a circuit or a program constituting the step size generation unit is simplified.

【0022】以下、本発明の一実施の形態について、図
面を参照しながら説明する。図1は本発明の一実施の形
態における適応等化器のブロック図、図2は同適応等化
器の動作説明図、図3は同適応等化器のステップサイズ
の時間変化の例を示すグラフ、図4は同適応等化器のス
テップサイズ発生部の構成の一例を示すブロック図、図
5は同適応等化器のステップサイズ発生部の構成の他の
例を示すブロック図である。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an adaptive equalizer according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of an operation of the adaptive equalizer, and FIG. 3 shows an example of a time change of a step size of the adaptive equalizer. FIG. 4 is a block diagram showing an example of the configuration of the step size generator of the adaptive equalizer, and FIG. 5 is a block diagram showing another example of the configuration of the step size generator of the adaptive equalizer.

【0023】図1において1はベースバンド信号に変換
された受信信号を入力信号とするフィードフォワード部
としてのトランスバーサルフィルタ(櫛形フィルタ)
で、タップ間隔がτ(τ=T/K、Tはシンボル周期、
Kは自然数で主として1もしくは2とされる)、タップ
数がM個(M≧2)、各タップの係数を設定可能なもの
である。2はフィードバック部としてのトランスバーサ
ルフィルタで、タップ間隔がT、タップ数がN個(N≧
1)で、各タップ係数を設定可能なものである。
In FIG. 1, reference numeral 1 denotes a transversal filter (comb filter) as a feed-forward section which receives a received signal converted into a baseband signal as an input signal.
And the tap interval is τ (τ = T / K, T is the symbol period,
K is a natural number and is mainly 1 or 2, the number of taps is M (M ≧ 2), and the coefficient of each tap can be set. Reference numeral 2 denotes a transversal filter as a feedback unit. The tap interval is T and the number of taps is N (N ≧
In 1), each tap coefficient can be set.

【0024】3はトランスバーサルフィルタ1とトラン
スバーサルフィルタ2の出力を加算する加算器、4は加
算器3の出力信号をシンボル周期T毎に予め定められた
しきい値と比較して伝送データを判定して復調データと
して出力する判定器、5はトレーニング信号を発生させ
るトレーニング信号発生部である。6はスイッチで、ト
レーニング期間はトレーニング信号発生部5側へ、それ
以外の期間では判定器4側の復調データへ接続される。
7は加算器3の出力とスイッチ6から得られる参照信号
としてのトレーニング信号もしくは復調データとの差を
誤差信号eとして出力する誤差検出部である。
3 is an adder for adding the outputs of the transversal filters 1 and 2 and 4 is a comparator for comparing the output signal of the adder 3 with a predetermined threshold value for each symbol period T and transmitting the transmission data. A decision unit 5 for making a decision and outputting it as demodulated data is a training signal generation unit for producing a training signal. Reference numeral 6 denotes a switch, which is connected to the training signal generator 5 during the training period and to the demodulated data from the determiner 4 during the other periods.
Reference numeral 7 denotes an error detection unit that outputs a difference between an output of the adder 3 and a training signal or demodulated data as a reference signal obtained from the switch 6 as an error signal e.

【0025】8はタップ係数更新部で、トランスバーサ
ルフィルタ1およびトランスバーサルフィルタ2の各遅
延タップにおける値(状態量)x1,x2,* xM,
xM+1,xM+2,* xM+Nおよび誤差検出部7
により得られる誤差信号eに応じ、LMSアルゴリズム
により各タップ係数を適応性御する。9はステップサイ
ズ発生部で、適当な時間関数により変化するステップサ
イズをタップ係数更新部8におけるLMSアルゴリズム
のステップサイズとして与えるものである。ステップサ
イズ発生部9は、例えば上記ステップサイズを記憶した
メモリを順次読み出す構成とすればよい。なお、入力信
号および他の部分の信号は、従来の適応等化器と同様に
搬送波により変調された信号を直交検波(同期検波もし
くは準同期検波)して得られる同相および直交の2つの
信号からなる複素信号でもよい。また、以上の構成はデ
ジタル論理回路で構成できるが、従来の適応等化器と同
様に同構成に対応した信号処理をプログラムしたデジタ
ルシグナルプロセッサ(DSP)などのプロセッサで構
成することもできる。
Numeral 8 denotes a tap coefficient updating unit, which is a value (state quantity) x1, x2, * xM, at each delay tap of the transversal filter 1 and the transversal filter 2.
xM + 1, xM + 2, * xM + N and error detection unit 7
According to the error signal e obtained by the above, each tap coefficient is adaptively controlled by the LMS algorithm. Reference numeral 9 denotes a step size generating unit which gives a step size that changes according to an appropriate time function as a step size of the LMS algorithm in the tap coefficient updating unit 8. The step size generator 9 may be configured to sequentially read, for example, memories storing the above step sizes. The input signal and other signals are obtained from two signals, in-phase and quadrature, obtained by quadrature detection (synchronous detection or quasi-synchronous detection) of a signal modulated by a carrier in the same manner as in a conventional adaptive equalizer. Complex signal. Although the above configuration can be configured by a digital logic circuit, it can also be configured by a processor such as a digital signal processor (DSP) programmed for signal processing corresponding to the same configuration as the conventional adaptive equalizer.

【0026】以上のように構成された適応等化器につい
て、以下その動作を説明する。入力信号は従来の判定帰
還型等化器と同様にトランスバーサルフィルタ1で処理
され、続いてトランスバーサルフィルタ2の出力が加算
器3で加えられることにより等化処理がなされ、判定器
4でデータ判定されて復調データとして出力される。ま
ずトレーニング期間ではスイッチ6が図1上側に接続さ
れ、トレーニング信号が参照信号dとして誤差検出部7
に供給される。そして同時に誤差信号eの平均電力が小
さくなるよう、即ち平均自乗誤差が最小となるよう、タ
ップ係数更新部8により各タップ係数cM+1,cM+
2,* cM+NがLMSアルゴリズムに従って逐次更
新される。即ち、時刻t=(n+1)τにおけるタップ
係数ベクトルw(n+1)は、時刻t=nτにおける各
値により、以下の計算式である(数3)、(数4)で逐
次更新される。
The operation of the adaptive equalizer configured as described above will be described below. The input signal is processed by the transversal filter 1 in the same manner as the conventional decision feedback equalizer, and then the output of the transversal filter 2 is added by the adder 3 to be equalized. It is determined and output as demodulated data. First, during the training period, the switch 6 is connected to the upper side of FIG.
Supplied to At the same time, the tap coefficient updating unit 8 sets the tap coefficients cM + 1 and cM + so that the average power of the error signal e is reduced, that is, the mean square error is minimized.
2, * cM + N is sequentially updated according to the LMS algorithm. That is, the tap coefficient vector w (n + 1) at the time t = (n + 1) τ is sequentially updated by the following calculation formulas (Equation 3) and (Equation 4) by each value at the time t = nτ.

【0027】[0027]

【数3】 (Equation 3)

【0028】(数3)において、μ(n)は時間によっ
て変化するステップサイズであり、ステップサイズ発生
部9から供給される。各変数の添え字(n)は時刻t=
nτにおける各々の値を意味し、(数4)である。
In (Equation 3), μ (n) is a step size that changes with time, and is supplied from the step size generator 9. The subscript (n) of each variable is the time t =
It means each value in nτ and is (Equation 4).

【0029】[0029]

【数4】 (Equation 4)

【0030】上付きの添え字Tは行列転置を、同Hは複
素共役転置を、*は複素共役を表す。μ(n)として
は、初めは大きく設定して高速な収束を成し、徐々に減
少させて残留誤差電力を抑えるように設定する。例えば
μ(n)=a/n(aは正の定数)等の単調減少関数
や、タップ係数が発散しない程度の大きめのステップサ
イズを数シンボル維持し、その後減少させる図3のよう
な関数でもよい。また、μ(n)=b+a/n(a,b
は正の定数)のように、0でない正の値に漸近する関数
とすれば、比較的高速な伝送路の特性変動にも追従可能
となる。図2はステップサイズの変化と伝送データとの
関係を示したものである。同図において斜線部分はトレ
ーニング期間を表す。このようにステップサイズを大き
めの値から減少させつつ(数3)の演算を逐次的に繰り
返すことにより、トレーニング期間内で高速にタップ係
数を収束させることができる。引き続き伝送されるデー
タ期間ではスイッチ6が図1下側に接続され、復調デー
タに対応した理想信号、つまり送信データとして復調デ
ータと同じデータが送られた場合の無歪み、無雑音時の
値が参照信号dとして誤差検出部7に供給される。そし
て逐次更新式(数3)によりタップ係数が継続して更新
され、送信信号と加算器3の出力との平均誤差電力が最
小となるよう適応的に動作する。
The superscript T indicates matrix transposition, H indicates complex conjugate transposition, and * indicates complex conjugate. μ (n) is set to be large at first to achieve high-speed convergence, and to be gradually reduced to suppress the residual error power. For example, a monotonically decreasing function such as μ (n) = a / n (a is a positive constant), or a function as shown in FIG. 3 in which a large step size such that the tap coefficient does not diverge is maintained for several symbols and then reduced. Good. Μ (n) = b + a / n (a, b
(A positive constant) as in the case of a function that asymptotically approaches a positive value other than 0, it is possible to follow the characteristic fluctuation of the transmission line at a relatively high speed. FIG. 2 shows the relationship between the change in the step size and the transmission data. In the figure, the hatched portion represents a training period. By successively repeating the calculation of (Equation 3) while decreasing the step size from a relatively large value, the tap coefficients can be converged at high speed within the training period. In the data period to be subsequently transmitted, the switch 6 is connected to the lower side of FIG. The reference signal d is supplied to the error detection unit 7. Then, the tap coefficient is continuously updated by the successive update equation (Equation 3), and the adaptive operation is performed so that the average error power between the transmission signal and the output of the adder 3 is minimized.

【0031】なお、ステップサイズ発生部9は、上記実
施の形態においてはメモリ上に予め用意された値を読み
出す構成としたが、図4に示す簡単な論理回路による構
成としてもよい。図4において91は所用ビット数のD
フリップフロップ回路からなるレジスタで、受信信号の
シンボルに同期した周期Tのクロックによって駆動され
る。92はビットシフト回路である。太線はパラレルデ
ータによる配線であることを示す。ビットシフト回路は
単にmビット分配線をずらしたものにすぎない。まず、
スロットの先頭、即ちトレーニング期間に先立って、レ
ジスタ91に初期値μ0がセットされる。そして時間T
毎にレジスタ91の出力が(数5)となって再びレジス
タ91に入力される。従ってレジスタ91の出力、もし
くはビットシフト回路92の出力は等比級数で減少して
いくので、指数関数で減少するステップサイズを発生す
ることができる。
In the above embodiment, the step size generator 9 is configured to read a value prepared in advance in the memory, but may be configured by a simple logic circuit shown in FIG. In FIG. 4, reference numeral 91 denotes a required bit number D.
The register is a flip-flop circuit and is driven by a clock having a period T synchronized with the symbol of the received signal. 92 is a bit shift circuit. Bold lines indicate wiring based on parallel data. The bit shift circuit is simply a shift of the wiring by m bits. First,
The initial value μ0 is set in the register 91 at the beginning of the slot, that is, before the training period. And time T
Each time, the output of the register 91 becomes (Equation 5) and is input to the register 91 again. Accordingly, since the output of the register 91 or the output of the bit shift circuit 92 decreases in a geometric series, a step size decreasing in an exponential function can be generated.

【0032】[0032]

【数5】 (Equation 5)

【0033】さらにステップサイズ発生部9は、図5に
示す論理回路による構成としてもよい。図5において9
1は所用ビット数のDフリップフロップ回路からなるレ
ジスタで、受信信号のシンボルに同期した周期Tのクロ
ックによって駆動される。93はレジスタ91の出力か
らΔμを減ずる減算回路、94はレジスタ91の出力と
予め設定されたステップサイズの最小値との一致を検出
する一致検出回路、95は一致検出回路94により一致
が検出される前にはレジスタ91の値を出力し、一致が
検出された後は上記最小値を出力するための切り換え回
路である。
Further, the step size generator 9 may be constituted by a logic circuit shown in FIG. In FIG. 5, 9
Reference numeral 1 denotes a register comprising a D flip-flop circuit having the required number of bits, which is driven by a clock having a period T synchronized with the symbol of the received signal. 93 is a subtraction circuit for subtracting Δμ from the output of the register 91, 94 is a match detection circuit for detecting a match between the output of the register 91 and a preset minimum value of the step size, and 95 is a match detected by the match detection circuit 94. A switching circuit outputs the value of the register 91 before output, and outputs the minimum value after a match is detected.

【0034】まず、スロットの先頭、即ちトレーニング
期間に先立って、レジスタ91に初期値μ0がセットさ
れる。そして時間T毎にレジスタ91の出力からΔμを
減ぜられ再びレジスタ91に入力される。従ってレジス
タ91の出力、もしくは減算回路93の出力は等差級数
で減少していくので、一次関数で減少するステップサイ
ズμ(n)=μ0−nΔμを発生する。そして上記最小
値まで減少した後は切り換え回路95により、上記最小
値の一定値が出力される。このようにステップサイズを
一次関数で減少させた場合初期の減少率を一定にできる
ので、発明者らの実験によればより速くタップ係数を収
束することができる。また、上記ロジック回路の構成及
び処理をDSP等のソフトウエアとして実現することも
可能である。
First, an initial value μ0 is set in the register 91 before the beginning of the slot, that is, before the training period. Then, Δμ is subtracted from the output of the register 91 every time T, and the subtraction is input to the register 91 again. Therefore, since the output of the register 91 or the output of the subtraction circuit 93 decreases in the arithmetic series, a step size μ (n) = μ0−nΔμ that decreases by a linear function is generated. After decreasing to the minimum value, the switching circuit 95 outputs a constant value of the minimum value. As described above, when the step size is reduced by the linear function, the initial reduction rate can be kept constant. Therefore, according to the experiments by the inventors, the tap coefficients can be converged more quickly. Further, the configuration and processing of the logic circuit can be realized as software such as a DSP.

【0035】なお、上記構成は判定帰還型等化器のもの
であるが、トランスバーサルフィルタ2を除去すれば、
他の部分は全く同様の構成で線型フィルタの構成とな
る。この場合、構成がより簡単になり、かつ全く同様の
動作が可能である。
Note that the above configuration is for a decision feedback equalizer, but if the transversal filter 2 is removed,
The other parts have the same configuration as that of the linear filter. In this case, the configuration is simpler and exactly the same operation is possible.

【0036】[0036]

【発明の効果】以上のように本発明によれば、LMSア
ルゴリズムのステップサイズを時間的に変化させること
により、高速なタップ係数の収束が可能となる。従っ
て、短いトレーニング期間しか有しない信号を受信する
場合にも適用可能で、しかも演算量が少なく、簡単な回
路もしくは安価なプロセッサにより構成できる優れた適
応等化器を提供できる。
As described above, according to the present invention, the tap coefficients can be converged at high speed by changing the step size of the LMS algorithm with time. Therefore, it is possible to provide an excellent adaptive equalizer which can be applied to a case where a signal having only a short training period is received, has a small amount of calculation, and can be constituted by a simple circuit or an inexpensive processor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態における適応等化器のブ
ロック図
FIG. 1 is a block diagram of an adaptive equalizer according to an embodiment of the present invention.

【図2】本発明の一実施の形態における適応等化器の動
作説明図
FIG. 2 is a diagram illustrating the operation of an adaptive equalizer according to an embodiment of the present invention.

【図3】本発明の一実施の形態における適応等化器のス
テップサイズの時間変化の例を示すグラフ
FIG. 3 is a graph showing an example of a temporal change in a step size of an adaptive equalizer according to an embodiment of the present invention;

【図4】本発明の一実施の形態における適応等化器のス
テップサイズ発生部の構成の一例を示すブロック図
FIG. 4 is a block diagram showing an example of a configuration of a step size generator of the adaptive equalizer according to one embodiment of the present invention;

【図5】本発明の一実施の形態における適応等化器のス
テップサイズ発生部の構成の他の例を示すブロック図
FIG. 5 is a block diagram showing another example of the configuration of the step size generator of the adaptive equalizer according to one embodiment of the present invention;

【図6】従来の判定帰還型による適応等化器のブロック
FIG. 6 is a block diagram of a conventional adaptive equalizer using a decision feedback type.

【符号の説明】[Explanation of symbols]

1,2 トランスバーサルフィルタ 3 加算器 4 判定器 5 トレーニング信号発生部 6 スイッチ 7 誤差検出部 8 タップ係数更新部 9 ステップサイズ発生部 1, 2 transversal filter 3 adder 4 discriminator 5 training signal generator 6 switch 7 error detector 8 tap coefficient updater 9 step size generator

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J023 DA03 DB05 DC03 DC04 DD07 5K046 AA05 BA01 EE06 EE10 EE32 EE50 EE56 EF05 EF07 EF13 EF21 EF23  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J023 DA03 DB05 DC03 DC04 DD07 5K046 AA05 BA01 EE06 EE10 EE32 EE50 EE56 EF05 EF07 EF13 EF21 EF23

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】ベースバンド信号に変換された受信信号を
入力信号とする第1のトランスバーサルフィルタと、判
定された復調データを入力とする第2のトランスバーサ
ルフィルタと、前記第1のトランスバーサルフィルタと
前記第2のトランスバーサルフィルタの出力を加算する
加算器と、前記加算器の出力を前記受信信号のシンボル
周期毎に予め定められたしきい値と比較して伝送データ
を判定し復調データとして出力する判定器と、参照信号
との差を誤差信号として出力する誤差検出部とを備えた
判定帰還型の適応等化器であって、前記誤差信号と前記
第1及び第2のトランスバーサルフィルタの状態とに応
じ、リースト・ミーン・スクエアアルゴリズムにより前
記第1のトランスバーサルフィルタ及び第2のトランス
バーサルフィルタのタップ係数を更新するタップ係数更
新部と、前記タップ係数更新部におけるステップサイズ
を与えるステップサイズ発生部とを備え、前記ステップ
サイズ発生部は予め定められた時間の関数によって前記
ステップサイズを変化させることを特徴とする適応等化
器。
1. A first transversal filter that receives a received signal converted to a baseband signal as an input signal, a second transversal filter that receives determined demodulated data as an input, and the first transversal filter. An adder for adding an output of the filter and the output of the second transversal filter; and comparing the output of the adder with a predetermined threshold value for each symbol period of the received signal to determine transmission data and demodulate data. A decision feedback type adaptive equalizer, comprising: a decision unit that outputs the error signal as an error signal; and an error detection unit that outputs a difference from a reference signal as an error signal, wherein the error signal and the first and second transversal are equalized. The first transversal filter and the second transversal filter by a least mean square algorithm according to the state of the filter. A tap coefficient updating unit that updates a tap coefficient; and a step size generating unit that gives a step size in the tap coefficient updating unit, wherein the step size generating unit changes the step size according to a function of a predetermined time. An adaptive equalizer characterized by the following.
【請求項2】ベースバンド信号に変換された受信信号を
入力信号とするトランスバーサルフィルタと、前記トラ
ンスバーサルフィルタの出力を前記受信信号のシンボル
周期毎に予め定められたしきい値と比較して伝送データ
を判定し復調データとして出力する判定器と、前記トラ
ンスバーサルフィルタの出力と参照信号との差を誤差信
号として出力する誤差検出部とを備えた適応等化器であ
って、前記誤差信号と前記トランスバーサルフィルタの
状態とに応じ、リースト・ミーン・スクエアアルゴリズ
ムにより前記トランスバーサルフィルタのタップ係数を
更新するタップ係数更新部と、前記タップ係数更新部に
おけるステップサイズを与えるステップサイズ発生部と
を備え、前記ステップサイズ発生部は予め定められた時
間の関数によって前記ステップサイズを変化させること
を特徴とする適応等化器。
2. A transversal filter having a received signal converted into a baseband signal as an input signal, and comparing an output of the transversal filter with a predetermined threshold value for each symbol period of the received signal. An adaptive equalizer including a determiner that determines transmission data and outputs the demodulated data as demodulated data, and an error detector that outputs a difference between an output of the transversal filter and a reference signal as an error signal, wherein the error signal A tap coefficient updating unit that updates a tap coefficient of the transversal filter by a least mean square algorithm according to the state of the transversal filter and a step size generating unit that gives a step size in the tap coefficient updating unit. The step size generator is provided by a function of a predetermined time. Adaptive equalizer, characterized in that to change the serial step size.
【請求項3】前記ステップサイズ発生部は、レジスタ手
段とこのレジスタ手段の出力をビットシフトするビット
シフト手段とを備え、前記ビットシフト手段の出力は前
記レジスタ手段へ入力され、前記ビットシフト手段もし
くは前記レジスタ手段の出力により前記ステップサイズ
を発生させることを特徴とする前記請求項1または2記
載の適応等化器。
3. The step size generator includes register means and bit shift means for bit-shifting the output of the register means. The output of the bit shift means is input to the register means, and the bit shift means or 3. The adaptive equalizer according to claim 1, wherein said step size is generated by an output of said register means.
【請求項4】前記ステップサイズ発生部は、前記レジス
タ手段とこのレジスタ手段の出力から定数を減ずる減算
手段とを備え、前記減算手段の出力は前記レジスタ手段
へ入力され、前記減算手段もしくは前記レジスタ手段の
出力により前記ステップサイズを発生させることを特徴
とする請求項1または2記載の適応等化器。
4. The step size generating section includes the register means and a subtraction means for subtracting a constant from an output of the register means. An output of the subtraction means is input to the register means, and the subtraction means or the register means 3. The adaptive equalizer according to claim 1, wherein said step size is generated by an output of said means.
JP9858599A 1999-04-06 1999-04-06 Adaptive equalizer Pending JP2000295148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9858599A JP2000295148A (en) 1999-04-06 1999-04-06 Adaptive equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9858599A JP2000295148A (en) 1999-04-06 1999-04-06 Adaptive equalizer

Publications (1)

Publication Number Publication Date
JP2000295148A true JP2000295148A (en) 2000-10-20

Family

ID=14223738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9858599A Pending JP2000295148A (en) 1999-04-06 1999-04-06 Adaptive equalizer

Country Status (1)

Country Link
JP (1) JP2000295148A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135939A (en) * 2008-12-02 2010-06-17 Sony Corp Communication device, communication method, computer program and adaptive equalizer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135939A (en) * 2008-12-02 2010-06-17 Sony Corp Communication device, communication method, computer program and adaptive equalizer
US8391430B2 (en) 2008-12-02 2013-03-05 Sony Corporation Communication device, communication method, computer program and adaptive equalizer

Similar Documents

Publication Publication Date Title
EP0755141B1 (en) Adaptive decision feedback equalization for communication systems
EP1232617B1 (en) Method and receiver for whitening a signal disturbance in a communication signal
EP1158694B1 (en) Spatial and temporal equalizer and equalization method
US5930296A (en) Low-complexity bidirectional equalizer
US5946351A (en) Tap selectable decision feedback equalizer
KR100791988B1 (en) Method and apparatus providing low complexity equalization and interference suppression for SAIC GSM/EDGE receiver
US7957463B2 (en) Adaptive frequency equalizer
JP2008532354A (en) Wireless communication apparatus and associated method for providing improved block equalization
JP2008530906A (en) Wireless communication apparatus and associated method for performing block equalization based on predicted values of past, present and / or future autocorrelation matrices
US5448590A (en) Equalization technique for compensating for degradation to the transmission of digitally modulated signals
JP3625205B2 (en) Adaptive equalizer and receiver
JPH11261457A (en) Waveform equalizing processing method
EP1380144B1 (en) Method and system for minimum mean square error equalization (mmse) iteratively circulating short training sequences until mse falls below a target threshold
JP4365125B2 (en) Adaptive equalization method
JP3424723B2 (en) Adaptive equalizer
JP3256646B2 (en) Adaptive interference cancellation receiver
JP2000295148A (en) Adaptive equalizer
JP2001196978A (en) Adaptive equalization system, diversity reception system, and adaptive equalizer
JP2003283385A (en) Equalizer
JP2600970B2 (en) Diversity receiver
JP3424724B2 (en) Interference canceller
JP3560695B2 (en) Receiving device having equalizer
JP2008017094A (en) Adaptive equalizer
JP2005159466A (en) Equalization method and receiver utilizing same
JP2989268B2 (en) Adaptive equalization receiver and maximum likelihood sequence estimation receiver