JP2000295043A - Frequency conversion circuit - Google Patents

Frequency conversion circuit

Info

Publication number
JP2000295043A
JP2000295043A JP11103180A JP10318099A JP2000295043A JP 2000295043 A JP2000295043 A JP 2000295043A JP 11103180 A JP11103180 A JP 11103180A JP 10318099 A JP10318099 A JP 10318099A JP 2000295043 A JP2000295043 A JP 2000295043A
Authority
JP
Japan
Prior art keywords
signal
transistors
circuit
frequency
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11103180A
Other languages
Japanese (ja)
Other versions
JP4282820B2 (en
JP2000295043A5 (en
Inventor
Yoshikatsu Matsugaki
佳克 松垣
Hiroki Honda
博樹 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP10318099A priority Critical patent/JP4282820B2/en
Publication of JP2000295043A publication Critical patent/JP2000295043A/en
Publication of JP2000295043A5 publication Critical patent/JP2000295043A5/ja
Application granted granted Critical
Publication of JP4282820B2 publication Critical patent/JP4282820B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the leakage of a local signal and the higher harmonic component without largely changing circuit constitution by outputting a differential signal having a third frequency corresponding to first and second frequencies from the collectors of third and fourth transistors to which a second input signal having a second frequency at a base is differentially applied. SOLUTION: Local voltage signals SC and SD inputted to the bases of transistors Tr3 and Tr4. Since the signal complete square waves but constant through rates in rise/fall, pulse-like signal appears in the connection point ND1 of the emitters of the transistors Tr3 and Tr4 and the collector of the transistor Tr1. Thus, a wide band width signal having the period of half the input signals SC and SD to the bases of the transistors Tr3 and Tr4 and making a frequency component twice as much as the local signals SC and SD is obtained. Capacitors C1 and C2 are connected between the collectors of the transistors Tr1 and Tr2 and ground and the pulse-like signal is prevented from leaking to a base- side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、異なる周波数を持
つ二つの入力信号を受けて、これらの入力信号の各々の
周波数に応じて新しい周波数を持つ信号を出力する周波
数変換回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency conversion circuit which receives two input signals having different frequencies and outputs a signal having a new frequency in accordance with the frequency of each of these input signals.

【0002】[0002]

【従来の技術】通信装置の送受信回路において、送信ま
たは受信信号と所定の発振周波数を持つ局部発振信号
(ローカル信号)を用いて、新しい周波数を持つ送信信
号または中間周波数信号を生成する周波数変換回路が一
般的に利用されている。例えば、受信機において、受信
された高周波信号(RF信号)とローカル信号とを用い
て、所定の中間周波数を持つ中間周波数信号(IF信
号)が生成される。このような周波数変換回路は、周波
数の異なる二つの入力信号を受けて、これらの入力信号
の周波数の差または和を新しい周波数とする出力信号を
発生するので、通常、ミクサ回路とも呼ばれている。
2. Description of the Related Art In a transmission / reception circuit of a communication device, a frequency conversion circuit for generating a transmission signal or an intermediate frequency signal having a new frequency using a transmission or reception signal and a local oscillation signal (local signal) having a predetermined oscillation frequency. Is commonly used. For example, in a receiver, an intermediate frequency signal (IF signal) having a predetermined intermediate frequency is generated using the received high frequency signal (RF signal) and the local signal. Since such a frequency conversion circuit receives two input signals having different frequencies and generates an output signal having a new frequency as a difference or sum of the frequencies of these input signals, the frequency conversion circuit is usually called a mixer circuit. .

【0003】図15は、ギルバート乗算回路で構成され
ている周波数変換回路の一例を示している。ギルバート
乗算回路は、二つの入力信号の乗算信号を出力する回路
であって、乗算器として用いられるほか、振幅変調回路
および周波数変換回路など種々の用途にも適用できる。
FIG. 15 shows an example of a frequency conversion circuit constituted by a Gilbert multiplication circuit. The Gilbert multiplication circuit is a circuit that outputs a multiplication signal of two input signals and is used as a multiplier, and can be applied to various uses such as an amplitude modulation circuit and a frequency conversion circuit.

【0004】図示のように、この周波数変換回路は、二
重にした差動増幅回路により構成されている。npnト
ランジスタTr1とTr2により差動増幅回路を構成
し、トランジスタTr1とTr2のベースはそれぞれ信
号SA とSB の入力端子に接続され、これらのトランジ
スタのエミッタ同士が共通に接続され、その接続点が電
流源IS1に接続されている。npnトランジスタTr
3,Tr4およびTr5,Tr6がそれぞれ差動増幅回
路を構成している。トランジスタTr3とTr6のベー
スはともに信号SC の入力端子に接続され、トランジス
タTr4とTr5のベースはともに信号SD の入力端子
に接続されている。
[0004] As shown in the figure, this frequency conversion circuit is constituted by a double differential amplifier circuit. A differential amplifier circuit is formed by npn transistors Tr1 and Tr2. The bases of the transistors Tr1 and Tr2 are connected to the input terminals of the signals S A and S B , respectively. The emitters of these transistors are connected in common, and the connection point Are connected to the current source IS1. npn transistor Tr
3, Tr4 and Tr5, Tr6 each constitute a differential amplifier circuit. The bases of the transistors Tr3 and Tr6 are both connected to the input terminal of the signal S C , and the bases of the transistors Tr4 and Tr5 are both connected to the input terminal of the signal S D.

【0005】トランジスタTr3とTr4のエミッタ同
士が接続され、その接続点がトランジスタTr1のコレ
クタに接続されている。また、トランジスタTr5とT
r6のエミッタ同士が接続され、その接続点がトランジ
スタTr2のコレクタに接続されている。トランジスタ
Tr3とTr5のコレクタ同士が接続され、その接続点
は負荷回路(load)L1を介して電源電圧VCCの供
給線に接続され、トランジスタTr4とTr6のコレク
タ同士が接続され、その接続点は負荷回路L2を介して
電源電圧VCCの供給線に接続されている。
The emitters of the transistors Tr3 and Tr4 are connected to each other, and the connection point is connected to the collector of the transistor Tr1. Also, transistors Tr5 and T5
The emitters of r6 are connected to each other, and the connection point is connected to the collector of the transistor Tr2. The collector of the transistors Tr3 and Tr5 are connected, the connection point is connected to the supply line of the power supply voltage V CC via a load circuit (load) L1, the collector of the transistors Tr4 and Tr6 are connected, the connection point It is connected to the supply line of the power supply voltage V CC via the load circuit L2.

【0006】上述したギルバート乗算回路で構成されて
いる周波数変換回路において、信号SA とSB は、例え
ば、一対の差動信号からなるRF信号であり、信号SC
とS D は、例えば、一対の差動信号からなるローカル信
号(LO信号)である。
The above-mentioned Gilbert multiplication circuit comprises
Signal SAAnd SBIs like
Is an RF signal composed of a pair of differential signals, and the signal SC
And S DIs a local signal consisting of a pair of differential signals, for example.
(LO signal).

【0007】ここで、信号SA とSB からなる差動RF
信号の差動電圧をV1とし、信号S C とSD からなる差
動LO信号の差動電圧をV2とする。また、負荷回路を
流れる電流をΔIとすると、次式により示す関係が成り
立つ。
Here, the signal SAAnd SBDifferential RF consisting of
The differential voltage of the signal is V1 and the signal S CAnd SDThe difference between
The differential voltage of the dynamic LO signal is V2. Also, load circuit
Assuming that the flowing current is ΔI, the relationship shown by the following equation holds.
stand.

【0008】[0008]

【数1】 (Equation 1)

【0009】式(1)において、Ieeは電流源IS1の
供給電流である。また、VT =kT/q、kはボルツマ
ン定数、Tはトランジスタの接合部の温度、qは電子の
電荷である。絶対温度300°K(摂氏27°)におい
て、VT =26mVである。
In the equation (1), I ee is a supply current of the current source IS1. V T = kT / q, k is Boltzmann's constant, T is the temperature of the junction of the transistor, and q is the charge of electrons. At an absolute temperature of 300 ° K (27 ° Celsius), V T = 26 mV.

【0010】V1,V2<<(2VT )とすると、式
(1)は以下のように近似できる。
If V1, V2 << (2V T ), equation (1) can be approximated as follows.

【0011】[0011]

【数2】 ΔI≒IeeV1V2/(4VT 2 ) …(2)ΔI ≒ I ee V1V2 / (4V T 2 ) (2)

【0012】即ち、入力される差動信号の振幅が十分小
さいとき、出力信号VOUT は、近似的に入力信号V1と
V2との乗算信号になる。ここで、例えば、V1=a1
sin(2πf1 t+φ1 )、V2=a2 sin(2π
2 t+φ2 )とすると、式(2)によって、次式が得
られる。
That is, when the amplitude of the input differential signal is sufficiently small, the output signal V OUT is approximately a product of the input signals V1 and V2. Here, for example, V1 = a 1
sin (2πf 1 t + φ 1 ), V2 = a 2 sin (2π
f 2 t + φ 2 ), the following equation is obtained from the equation (2).

【0013】[0013]

【数3】 ΔI=Iee1 2 /(4VT 2 ) sin(2πf1t+φ1) sin(2πf2t+φ2 ) =Iee1 2 /(8VT 2 )・ [cos(2 π(f1-f2)t+ φ12 ) + cos(2 π(f1+f2)t+ φ12 )] …(3)ΔI = I ee a 1 a 2 / (4V T 2 ) sin (2πf 1 t + φ 1 ) sin (2πf 2 t + φ 2 ) = I ee a 1 a 2 / (8 V T 2 ) · [cos (2 π (f 1 -f 2) t + φ 1 -φ 2) + cos (2 π (f 1 + f 2) t + φ 1 + φ 2)] ... (3)

【0014】式(3)によって、周波数f1 とf2 の差
の周波数(f1 −f2 )成分および和の周波数成分(f
1 +f2 )がそれぞれ存在することが分かる。通常、フ
ィルタ回路によって何れか一つの周波数成分が取り出さ
れて出力される。例えば、受信回路において、RF信号
とローカル信号の差の周波数成分の信号が取り出され、
中間周波数信号IFとして中間増幅回路に供給される。
From equation (3), the frequency (f 1 −f 2 ) component of the difference between the frequencies f 1 and f 2 and the sum frequency component (f
1 + f 2 ) are present. Usually, any one frequency component is extracted and output by the filter circuit. For example, in the receiving circuit, a signal of a frequency component of a difference between the RF signal and the local signal is extracted,
The signal is supplied to the intermediate amplifier circuit as the intermediate frequency signal IF.

【0015】なお、ローカル信号は通常2VT に比べて
十分大きな振幅を持つ矩形波を使用する。この場合、上
記と同様に周波数変換の機能を有する。なお、この場
合、式(1)においてV2が十分大きい場合に相当す
る。このとき、tanh(V2/(2VT ))≒1の近
似式が成立する。ただし、この項は常に+1とはなら
ず、信号SC またはSD の入力端子の差動電圧の極性に
より、+または−の符号を持つ。従って、V1<<(2
T )とすると、上述した式(1)は以下のように近似
される。
Note that a local signal usually uses a rectangular wave having an amplitude sufficiently larger than 2 V T. In this case, it has a frequency conversion function in the same manner as described above. Note that this case corresponds to the case where V2 is sufficiently large in equation (1). At this time, an approximate expression of tanh (V2 / (2V T )) ≒ 1 is established. However, this section is always not become +1, the polarity of the differential voltage of the input terminal of the signal S C or S D, + or - with the code. Therefore, V1 << (2
V T ), the above equation (1) is approximated as follows.

【0016】[0016]

【数4】 ΔI=±IeeV1/(2VT ) …(4)ΔI = ± I ee V1 / (2V T ) (4)

【0017】式(4)において、信号SC の入力端子の
電位が信号SD の入力端子の電位より高いとき、+の符
号となり、逆に、信号SC の入力端子の電位が信号SD
の入力端子の電位より低いとき、−の符号となる。即
ち、この場合、ギルバート乗算回路は入力された差動R
F信号V1をローカル信号V2の半周期毎に極性を反転
させた波形に比例したものを出力する。言い換えると、
信号IeeV1/(2VT)と図16に示す矩形波との乗
算と考えることができる。
In the equation (4), when the potential of the input terminal of the signal S C is higher than the potential of the input terminal of the signal S D , the sign becomes +, and conversely, the potential of the input terminal of the signal S C becomes the signal S D
When the potential of the input terminal is lower than the potential of the input terminal, the sign becomes-. That is, in this case, the Gilbert multiplier circuit inputs the differential R
The F signal V1 is output in proportion to a waveform obtained by inverting the polarity every half cycle of the local signal V2. In other words,
It can be considered as a multiplication of the signal I ee V1 / (2V T ) and the rectangular wave shown in FIG.

【0018】ここで、図16に示す矩形波を信号f
(t)とし、これをフーリエ級数展開すると、次式のよ
うな無限の級数になる。
Here, the rectangular wave shown in FIG.
(T), and when this is Fourier series expanded, an infinite series such as the following equation is obtained.

【0019】[0019]

【数5】 f(t)=(4/π) [sin(2πf2t)+ (1/3)sin(6πf2t)+(1/5)sin(10πf2t)…] …(5)F (t) = (4 / π) [sin (2πf 2 t) + (1/3) sin (6πf 2 t) + (1/5) sin (10πf 2 t)…]… (5 )

【0020】IeeV1/(2VT )とf(t)との乗算
の結果には、式(5)に示すすべての項の影響が含まれ
る。現実には、式(5)の右辺第1項以外は、フィルタ
回路およびトランジスタの周波数特性などの効果によ
り、十分小さくなる。従って、第1項のみで考えればよ
い。また、V1=a2 sin(2πf2 t+φ2 )を代
入すると、次の式が求められる。
The result of the multiplication of I ee V1 / (2V T ) and f (t) includes the effects of all the terms shown in equation (5). Actually, the values other than the first term on the right side of the equation (5) become sufficiently small due to effects such as frequency characteristics of the filter circuit and the transistor. Therefore, it is sufficient to consider only the first term. By substituting V1 = a 2 sin (2πf 2 t + φ 2 ), the following equation is obtained.

【0021】[0021]

【数6】 Iee (V1/(2V T )) f(t)= 2Iee a2/(VT π)sin(2πf1t) sin(2πf2t+φ1 ) …(6)I ee (V1 / (2V T )) f (t) = 2I ee a 2 / (V T π) sin (2πf 1 t) sin (2πf 2 t + φ 1 ) (6)

【0022】式(3)と同様な計算により、周波数変換
器としての機能が容易に理解できる。なお、ローカル信
号として、大きな振幅を持つ矩形波を用いるメリット
は、周波数変換回路の出力信号の振幅が大きくなり、ま
た、その結果として、雑音指数NF(Noise fi
gure)が改善されるなどの効果が挙げられる。
The function as the frequency converter can be easily understood by the calculation similar to the equation (3). The advantage of using a rectangular wave having a large amplitude as a local signal is that the amplitude of the output signal of the frequency conversion circuit increases, and as a result, the noise figure NF (Noise fi
gure) can be improved.

【0023】[0023]

【発明が解決しようとする課題】ところで、上述した従
来のギルバート乗算回路を用いた周波数変換回路では、
トランジスタTr1とTr2のコレクタ、即ち、図15
におけるノードND1とND2にローカル信号の2倍の
周波数を有するパルス状の電圧ノイズが発生する。これ
は、トランジスタTr3〜Tr6を駆動する回路のスル
ーレートの制限により、理想的な矩形波は供給できず、
立ち上がりおよび立ち下がりに有限の時間を持つ波形に
なるからである。さらに、トランジスタTr3とTr
4、Tr5とTr6がそれぞれ差動増幅回路を構成して
おり、差動増幅回路の共通のエミッタの電位は差動増幅
回路を構成する二つのトランジスタのベース電位の何れ
か高い方に追随するため、上記のパルス状の電圧ノイズ
が発生する。図17は、トランジスタTr3,Tr4お
よびTr5,Tr6のベースにそれぞれ入力される信号
C ,SD の波形およびトランジスタTr1のコレクタ
に発生したパルス状のノイズ信号SG の波形を示してい
る。なお、トランジスタTr2のコレクタに発生したノ
イズ信号SH はノイズ信号SG とほぼ同じ波形を有する
ので、図17においては信号SH が省略され、信号SG
の波形のみが示されている。
By the way, in the frequency conversion circuit using the above-mentioned conventional Gilbert multiplication circuit,
The collectors of the transistors Tr1 and Tr2, ie, FIG.
At the nodes ND1 and ND2, a pulse-like voltage noise having twice the frequency of the local signal is generated. This is because an ideal rectangular wave cannot be supplied due to a limitation of a slew rate of a circuit for driving the transistors Tr3 to Tr6.
This is because the waveform has a finite time for rising and falling. Further, transistors Tr3 and Tr3
4, Tr5 and Tr6 each constitute a differential amplifier circuit, and the potential of the common emitter of the differential amplifier circuit follows the higher one of the base potentials of the two transistors constituting the differential amplifier circuit. The above-mentioned pulse-like voltage noise is generated. Figure 17 shows a transistor Tr3, Tr4 and Tr5, Tr6 base signal S C that is input respectively, S D waveform and pulse waveform of the noise signal S G generated in the collector of the transistor Tr1. Since the noise signal S H generated in the collector of the transistor Tr2 has substantially the same waveform as the noise signal S G, the signal S H is omitted in FIG. 17, the signal S G
Is shown only.

【0024】この電圧ノイズはパルス信号として現れる
ため、高調波成分を含み、トランジスタTr1およびT
r2を経由して高周波のRF信号を構成する差動信号S
A およびSB の入力端子にスプリアス(不要輻射)とし
て漏れてしまう。いわゆるローカルリークが発生してし
まう。このローカルリークはRF信号を出力する回路に
悪影響を与えるという不利益がある。
Since this voltage noise appears as a pulse signal, it contains harmonic components, and the transistors Tr1 and Tr
r2, a differential signal S constituting a high-frequency RF signal
Leaks as spurious (unnecessary radiation) to the input terminal of the A and S B. A so-called local leak occurs. This local leak has a disadvantage of adversely affecting a circuit that outputs an RF signal.

【0025】通常の送受信回路において、スプリアスは
電波法で定めた値以下に抑える必要がある。また、最近
のテレビ受信機においては、異なるチャネルを同時に受
信できるように、複数のチューナーユニットを装備する
ものがある。ところが、テレビ放送に割り当てられた周
波数範囲は広いので、低い周波数に割り当てられたチャ
ネルを選択した場合にはローカル信号の周波数も低くな
り、このローカル信号の高調波成分が他の高い周波数を
持つチャネルの周波数帯域に入る場合がある。例えば、
ローカル周波数として201.15MHzを使用した場
合、その2倍の周波数である402.30MHzのパル
ス状のノイズが生じる。この402.3MHzの周波数
が他のチャネルの周波数範囲に含まれる。また、4倍の
周波数である804.60MHzの周波数も同様であ
る。
In a normal transmitting / receiving circuit, spurious must be suppressed to a value or less specified by the Radio Law. Some recent television receivers are equipped with a plurality of tuner units so that different channels can be simultaneously received. However, since the frequency range assigned to television broadcasting is wide, if a channel assigned to a lower frequency is selected, the frequency of the local signal will also be lower, and the harmonic components of this local signal will have a higher frequency component than the channel having another higher frequency. Frequency band. For example,
When 201.15 MHz is used as the local frequency, a pulse-like noise of 402.30 MHz, which is twice the frequency, is generated. This 402.3 MHz frequency is included in the frequency range of the other channels. The same applies to the frequency of 804.60 MHz which is four times the frequency.

【0026】高い周波数成分を含むこのパルス状のノイ
ズは、他のチューナーユニットに悪影響を及ぼす可能性
があるので、十分に抑制しなければならない。しかしな
がら、このように悪影響を及ぼす高調波成分は数100
MHzおよびそれ以上と非常に高いので、チューナーユ
ニットの内部で大きく減衰させることは技術的に困難で
あり、しかもフィルタなどの部品の追加などによるコス
ト増が大きくなるという不利益が生ずる。
This pulse-like noise containing a high frequency component may adversely affect other tuner units and must be sufficiently suppressed. However, such a harmonic component having an adverse effect is several hundreds.
Since the frequency is very high, such as MHz or more, it is technically difficult to greatly attenuate the inside of the tuner unit, and there is a disadvantage that the cost increases due to the addition of components such as a filter.

【0027】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、回路構成を大幅に変更すること
なく、ローカル信号およびその高調波成分の漏れを低減
できる周波数変換回路を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a frequency conversion circuit capable of reducing leakage of a local signal and its harmonic components without largely changing a circuit configuration. It is in.

【0028】[0028]

【課題を解決するための手段】上記目的を達成するた
め、本発明の周波数変換回路は、エミッタ同士が電気的
に接続され、夫々のベースに第1の周波数を持つ第1の
入力信号が差動的に印加される第1及び第2のトランジ
スタを含む第1の差動増幅回路と、上記第1及び第2の
トランジスタのエミッタに電流を供給する電流源回路
と、エミッタ同士が電気的に接続されると共に上記第1
のトランジスタのコレクタに電気的に接続され、夫々の
ベースに第2の周波数を持つ第2の入力信号が差動的に
印加される第3及び第4のトランジスタを含む第2の差
動増幅回路と、エミッタ同士が電気的に接続されると共
に上記第2のトランジスタのコレクタに電気的に接続さ
れ、夫々のベースに第2の周波数を持つ第2の入力信号
が差動的に印加される第5及び第6のトランジスタを含
む第3の差動増幅回路と、夫々のベースに逆相の上記第
2の入力信号が印加される上記第3及び第5のトランジ
スタのコレクタに電気的に接続されている第1の負荷回
路と、夫々のベースに逆相の上記第2の入力信号が印加
される上記第4及び第6のトランジスタのコレクタに電
気的に接続されている第2の負荷回路と、上記第1及び
第2のトランジスタのコレクタと所定の電圧供給端子と
の間に電気的に接続されている第1及び第2のキャパシ
タとを有し、上記第3及び第4のトランジスタのコレク
タから上記第1及び第2の周波数に応じた第3の周波数
を持つ差動信号が出力される。
In order to achieve the above object, a frequency conversion circuit according to the present invention has a structure in which emitters are electrically connected to each other and a first input signal having a first frequency is applied to each base. A first differential amplifier circuit including first and second transistors which are dynamically applied; a current source circuit for supplying current to the emitters of the first and second transistors; Connected and the first
Differential amplifier circuit including third and fourth transistors that are electrically connected to the collectors of the transistors and receive differentially applied second input signals having a second frequency to their bases. And the emitters are electrically connected to each other and electrically connected to the collector of the second transistor, and a second input signal having a second frequency is differentially applied to each base. A third differential amplifier circuit including fifth and sixth transistors, and electrically connected to collectors of the third and fifth transistors to which the second input signals having opposite phases are applied to respective bases; A first load circuit, and a second load circuit electrically connected to the collectors of the fourth and sixth transistors to which the second input signals having opposite phases are applied to respective bases. , The first and second transistors And first and second capacitors electrically connected between a collector of the first and second transistors and a predetermined voltage supply terminal. Is output as the differential signal having the third frequency corresponding to.

【0029】また、本発明の周波数変換回路は、好適に
は、上記第1のトランジスタのエミッタと第2のトラン
ジスタのエミッタとの間に電気的に直列に接続されてい
る第1及び第2の抵抗素子を有し、上記第1及び第2の
抵抗素子の接続中点に上記電流源回路が電気的に接続さ
れている。
Preferably, the frequency conversion circuit according to the present invention comprises a first and a second transistor electrically connected in series between the emitter of the first transistor and the emitter of the second transistor. A resistance element is provided, and the current source circuit is electrically connected to a connection midpoint between the first and second resistance elements.

【0030】更に、本発明の周波数変換回路は、好適に
は、上記第1のトランジスタのエミッタと上記第2のト
ランジスタのエミッタとの間に電気的に接続された抵抗
素子を有し、上記電流源回路は、上記第1のトランジス
タのエミッタに電流を供給する第1の電流源と、上記第
2のトランジスタのエミッタに電流を供給する第2の電
流源とを含む。
Further, the frequency conversion circuit of the present invention preferably has a resistance element electrically connected between the emitter of the first transistor and the emitter of the second transistor, and The source circuit includes a first current source that supplies a current to the emitter of the first transistor, and a second current source that supplies a current to the emitter of the second transistor.

【0031】更に、本発明の周波数変換回路は、好適に
は、上記電圧供給端子には電源電圧又は接地電位が印加
されている。
Further, in the frequency conversion circuit of the present invention, a power supply voltage or a ground potential is preferably applied to the voltage supply terminal.

【0032】本発明によれば、二重に接続された差動増
幅回路により構成された周波数変換回路において、第1
の周波数を持つ第1の入力信号が入力される第1と第2
のトランジスタのコレクタにそれぞれキャパシタを接続
することにより、第2の入力信号に含まれる第2の周波
数成分およびその高調波成分の第1および第2のトラン
ジスタのベース側への漏れが抑制される。また、キャパ
シタの容量値は、第1と第2の周波数、所望の中間周波
数信号出力レベルおよびローカルリーク抑制の効果に応
じて適切に設定することができ、高周波信号の周波数変
換回路においては、ICチップに内蔵可能な小さな容量
であり、回路の複雑化および面積の増加を必要最小限に
抑制できる。
According to the present invention, in the frequency conversion circuit constituted by the differentially connected double amplifying circuits, the first
And a second input signal to which a first input signal having a frequency of
By connecting a capacitor to the collector of each of the transistors, the leakage of the second frequency component and its harmonic components contained in the second input signal to the base sides of the first and second transistors is suppressed. In addition, the capacitance value of the capacitor can be appropriately set according to the first and second frequencies, the desired intermediate frequency signal output level, and the effect of suppressing local leak. This is a small capacity that can be built in a chip, and can suppress the complexity of the circuit and the increase in area to a minimum.

【0033】[0033]

【発明の実施の形態】第1実施形態 図1は本発明に係る周波数変換回路の第1の実施形態を
示す回路図である。図示のように、本実施形態の周波数
変換回路は、二重にした差動増幅回路により構成されて
いる。npnトランジスタTr1とTr2により差動増
幅回路を構成し、トランジスタTr1とTr2のベース
はそれぞれ信号SA とSB の入力端子に接続され、これ
らのトランジスタのエミッタ同士が共通に接続され、そ
の接続点が電流源IS1に接続されている。電流源IS
1により、トランジスタTr1とTr2からなる差動増
幅回路に動作電流Ieeが供給される。npnトランジス
タTr3,Tr4およびTr5,Tr6がそれぞれ差動
増幅回路を構成している。トランジスタTr3とTr6
のベースはともに信号SC の入力端子に接続され、トラ
ンジスタTr4とTr5のベースはともに信号SD の入
力端子に接続されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a circuit diagram showing a first embodiment of the frequency conversion circuit according to the present invention. As illustrated, the frequency conversion circuit of the present embodiment is configured by a double differential amplifier circuit. A differential amplifier circuit is formed by npn transistors Tr1 and Tr2. The bases of the transistors Tr1 and Tr2 are connected to the input terminals of the signals S A and S B , respectively. The emitters of these transistors are connected in common, and the connection point Are connected to the current source IS1. Current source IS
1, the operating current I ee is supplied to the differential amplifier circuit including the transistors Tr1 and Tr2. The npn transistors Tr3, Tr4 and Tr5, Tr6 each constitute a differential amplifier circuit. Transistors Tr3 and Tr6
Are connected to the input terminal of the signal S C , and the bases of the transistors Tr4 and Tr5 are both connected to the input terminal of the signal S D.

【0034】トランジスタTr3とTr4のエミッタ同
士が接続され、その接続点がトランジスタTr1のコレ
クタに接続されている。当該接続点によってノードND
1が形成されている。また、トランジスタTr5とTr
6のエミッタ同士が接続され、その接続点がトランジス
タTr2のコレクタに接続されている。当該接続点によ
ってノードND2が形成されている。ノードND1と接
地電位GNDとの間にキャパシタC1が接続され、さら
に、ノードND2と接地電位GNDとの間にキャパシタ
C2が接続されている。
The emitters of the transistors Tr3 and Tr4 are connected to each other, and the connection point is connected to the collector of the transistor Tr1. Node ND by the connection point
1 is formed. Also, transistors Tr5 and Tr5
6 are connected to each other, and the connection point is connected to the collector of the transistor Tr2. A node ND2 is formed by the connection point. Capacitor C1 is connected between node ND1 and ground potential GND, and capacitor C2 is connected between node ND2 and ground potential GND.

【0035】トランジスタTr3とTr5のコレクタ同
士が接続され、その接続点は負荷回路(load)L1
を介して電源電圧VCCの供給線に接続され、トランジス
タTr4とTr6のコレクタ同士が接続され、その接続
点は負荷回路L2を回路電源電圧VCCの供給線に接続さ
れている。 負荷回路L1およびL2は、例えば、抵抗素
子により構成することができる。また、所望の周波数成
分のみを取り出すため、例えば、中間周波数fI の周波
数成分を含む中間信号のみを取り出すため、中間周波数
I を共振周波数とする共振回路によって構成すること
もできる。
The collectors of the transistors Tr3 and Tr5 are the same.
Connected to a load circuit (load) L1.
Supply voltage V throughCCConnected to the supply line, Transis
The collectors of the transistors Tr4 and Tr6 are connected to each other, and the connection is established.
The point is that the load circuit L2 is connected to the circuit power supply voltage V.CCConnected to the supply line
Have been. The load circuits L1 and L2 are, for example, resistors
It can be composed of children. Also, the desired frequency component
To extract only the minute, for example, the intermediate frequency fIFrequency
To extract only the intermediate signal containing several components,
fIA resonant circuit with a resonant frequency of
Can also.

【0036】上述したギルバート乗算回路で構成されて
いる周波数変換回路において、信号SA とSB は、例え
ば、一対の差動信号からなるRF信号であり、信号SC
とS D は、一対の差動信号からなるローカル信号(LO
信号)である。
It is composed of the above-mentioned Gilbert multiplication circuit.
Signal SAAnd SBIs like
Is an RF signal composed of a pair of differential signals, and the signal SC
And S DIs a local signal (LO) composed of a pair of differential signals.
Signal).

【0037】以下、等価回路を用いて本実施形態の周波
数変換回路の動作について詳細に説明する。図1に示す
本実施形態の周波数変換回路では、左右対称の形になっ
ているので、回路動作を解析するために、便宜上左また
は右半分の回路のみを用いる。ここで、例えば左半分の
回路のみを取り出すと、図2に示す回路が得られる。図
示のように、この回路においてトランジスタTr3とT
r4は差動回路を構成し、トランジスタTr1および電
流源IS1は、この差動回路に動作電流を供給する電流
源に等しい。トランジスタTr3とTr4のベースに、
例えば、差動信号形式のローカル信号が入力されるの
で、ある時点でみると、トランジスタTr3とTr4の
内、何れか一方のみがオンし、他方がオフすることにな
り、図2をさらに図3のように簡略できる。
Hereinafter, the operation of the frequency conversion circuit of this embodiment will be described in detail using an equivalent circuit. In the frequency conversion circuit of the present embodiment shown in FIG. 1, since the circuit is symmetrical, only the left or right half circuit is used for the sake of analyzing the circuit operation. Here, for example, if only the left half circuit is taken out, the circuit shown in FIG. 2 is obtained. As shown, in this circuit, the transistors Tr3 and T
r4 forms a differential circuit, and the transistor Tr1 and the current source IS1 are equal to a current source that supplies an operating current to the differential circuit. In the bases of the transistors Tr3 and Tr4,
For example, since a local signal in the form of a differential signal is input, at a certain point in time, only one of the transistors Tr3 and Tr4 is turned on and the other is turned off. It can be simplified as follows.

【0038】図3に示す簡略回路において、通常トラン
ジスタTr3を駆動する回路、即ち、ローカル信号発生
回路の出力部分は、エミッタフォロワなどの低インピー
ダンス回路で構成されているので、トランジスタTr3
は近似的にベース接地回路と見なせる。また、トランジ
スタTr1の出力はコレクタからなされるので、高イン
ピーダンス出力、即ち、電流源と見なすことができる。
従って、図3の簡略回路は、図4に示す等価回路により
表すことができる。ただし、図4において簡単のために
トランジスタTr1と電流源IS1は一つの電流源IS
01で表されている。また、トランジスタTr3は近似
的にベース接地回路とみなせるので、その入力インピー
ダンスR1は低く、キャパシタC1の容量の影響を比較
的に受けにくい。
In the simplified circuit shown in FIG. 3, the circuit for driving the transistor Tr3, that is, the output portion of the local signal generation circuit is constituted by a low impedance circuit such as an emitter follower, so that the transistor Tr3
Can be approximately regarded as a grounded base circuit. Further, since the output of the transistor Tr1 is output from the collector, it can be regarded as a high impedance output, that is, a current source.
Therefore, the simplified circuit of FIG. 3 can be represented by the equivalent circuit shown in FIG. However, in FIG. 4, for simplicity, the transistor Tr1 and the current source IS1 are connected to one current source IS.
It is represented by 01. In addition, since the transistor Tr3 can be approximately regarded as a grounded base circuit, its input impedance R1 is low, and it is relatively less affected by the capacitance of the capacitor C1.

【0039】図4に示すように、トランジスタTr1と
電流源IS1は、近似的に電流源IS01により表され
る。並列に接続されているキャパシタC1とトランジス
タTr3の入力インピーダンスR1にそれぞれ電流IC
とIr が流れる。さらに、トランジスタTr3はベース
接地回路とみなせるので、電流源IS02によって入力
電流Ir と同じ電流が供給され、負荷回路L1に入力さ
れる。負荷回路L1に出力信号SE が発生される。
As shown in FIG. 4, the transistor Tr1 and the current source IS1 are approximately represented by a current source IS01. The current I C is applied to the input impedance R1 of the capacitor C1 and the transistor Tr3 connected in parallel.
And I r flows. Further, the transistor Tr3 is therefore regarded as common base circuit, the same current as the input current I r is supplied by a current source IS02, is inputted to the load circuit L1. An output signal SE is generated in the load circuit L1.

【0040】以下、数式を用いて、キャパシタC1の容
量値について考察する。図4の等価回路において、電流
源IS01の供給電流をIO とすると、トランジスタT
r3に流れる電流Ir 、即ち、等価電流源IS02の供
給電流Ir は、次式により求められる。
Hereinafter, the capacitance value of the capacitor C1 will be considered using a mathematical expression. In the equivalent circuit of FIG. 4, when the supply current of the current source IS01 is I O , the transistor T
current flowing through the r3 I r, i.e., the supply current I r of the equivalent current source IS02 is obtained by the following equation.

【0041】[0041]

【数7】 Ir = (1/R1) IO /((1/R)+ jωC1) = IO / (1+jωR1C1) …(7)[Equation 7] I r = (1 / R1) I O / ((1 / R) + jωC1) = I O / (1 + jωR1C1) ... (7)

【0042】式(7)により、角周波数ωに対して電流
r の絶対値|Ir |は近似的に図5に示す特性を示し
ている。図示のように、電流Ir は等価的に低域通過フ
ィルタ(ローパスフィルタ)の出力信号とほぼ同じ特性
を有する。そのカットオフ周波数fO 、即ち、電流|I
r |のレベルが最大値より3dB減衰したときの周波数
O は、次式により与えられる。
[0042] The formula (7), the absolute value of the current I r with respect to the angular frequency omega | I r | represents the characteristic shown in approximately 5. As illustrated, has substantially the same characteristics as the current I r is the output signal of the equivalently low pass filter (low pass filter). Its cutoff frequency f O , that is, the current | I
The frequency f O when the level of r | is attenuated by 3 dB from the maximum value is given by the following equation.

【0043】[0043]

【数8】 (Equation 8)

【0044】カットオフ周波数fO より高い周波数領域
において、電流|Ir |のレベルは−6dB/Octで
減衰していく。このため、カットオフ周波数fO より周
波数の低い帯域で使用するのが適切である。即ち、図5
に示すロールオフ点より左側のフラットな特性を持つ領
域を使用することが適切である。
In the frequency range higher than the cutoff frequency f O , the level of the current | I r | attenuates by -6 dB / Oct. Therefore, it is appropriate to use in a band lower frequency than the cut-off frequency f O. That is, FIG.
It is appropriate to use a region having flat characteristics to the left of the roll-off point shown in FIG.

【0045】ここで、実際の回路において、RF信号の
周波数、即ち、電流源IS01の出力電流IO の周波数
O を170MHzとし、トランジスタTr3の出力電
流I r を2.5mAとすると、トランジスタTr3の出
力インピーダンスR1は、式(9)により、10Ωとな
る。式(8)により、キャパシタC1の容量値が算出で
きる。ここで、C1=1/(2πfO R1)=93.6
pFとなる。即ち、RF信号の周波数が170MHzの
場合に、キャパシタC1の容量値が99.5pF以下に
設定することにより、キャパシタC1による出力の減衰
が少なく、図5に示す電流|Ir |の特性のフラットな
部分において出力が得られる。
Here, in an actual circuit, the RF signal
Frequency, that is, output current I of current source IS01OFrequency
fOIs 170 MHz, and the output voltage of the transistor Tr3 is
Style I rIs 2.5 mA, the output of transistor Tr3
The force impedance R1 is 10Ω according to the equation (9).
You. According to the equation (8), the capacitance value of the capacitor C1 can be calculated.
Wear. Here, C1 = 1 / (2πfOR1) = 93.6.
pF. That is, the frequency of the RF signal is 170 MHz.
In this case, the capacitance value of the capacitor C1 becomes 99.5 pF or less.
By setting, the output is attenuated by the capacitor C1.
Current | I shown in FIG.r| Flat characteristics
The output is obtained in part.

【0046】[0046]

【数9】 R1≒1/gm=kT/qIc≒26(mV)/Ic(mA) …(9) k:ボルツマン定数 T:絶対温度 q:電子の電荷 Ic:トランジスタTr3のコレクタ電流R1 ≒ 1 / gm = kT / qIc ≒ 26 (mV) / Ic (mA) (9) k: Boltzmann constant T: absolute temperature q: electron charge Ic: collector current of transistor Tr3

【0047】図6は、シミュレーションで用いられてい
る周波数変換回路の一回路例を示している。図示のよう
に、この回路は、図1に示す本実施形態の周波数変換回
路とほぼ同じ構成を有している。トランジスタTr1と
Tr2からなる差動増幅回路において、RF信号として
トランジスタTr1のベースに170MHzの発振信号
が入力される。一方、トランジスタTr2のベースはキ
ャパシタC4を介して接地されているので、等価的にト
ランジスタTr1とTr2のベースに170MHzの差
動信号からなるRF信号が入力されている。
FIG. 6 shows an example of a frequency conversion circuit used in the simulation. As shown, this circuit has substantially the same configuration as the frequency conversion circuit of the present embodiment shown in FIG. In the differential amplifier circuit including the transistors Tr1 and Tr2, a 170 MHz oscillation signal is input to the base of the transistor Tr1 as an RF signal. On the other hand, since the base of the transistor Tr2 is grounded via the capacitor C4, an RF signal composed of a 170 MHz differential signal is equivalently input to the bases of the transistors Tr1 and Tr2.

【0048】図6に示すシミュレーション用回路におい
て、ローカル信号として、210MHzの差動信号が用
いられている。さらに、負荷回路として10Ωの抵抗値
を持つ抵抗素子R11とR12がそれぞれ用いられてい
る。
In the simulation circuit shown in FIG. 6, a 210 MHz differential signal is used as a local signal. Further, resistance elements R11 and R12 each having a resistance value of 10Ω are used as a load circuit.

【0049】このように構成された周波数変換回路にお
いて、トランジスタTr1とTr2のコレクタに接続さ
れているキャパシタC1とC2の容量値を順次変えてい
く場合、図7に示すシミュレーションの結果が得られ
る。ここで、トランジスタTr1とTr2のコレクタ電
流をそれぞれI1 ,I2 とし、抵抗素子R11とR12
により生じた出力電圧をそれぞれV1 ,V2 とする。図
7は、キャパシタC1およびC2の容量値を変化させた
場合の差電流I1 −I2 における170MHzの周波数
成分の電流レベルおよび差電圧V1 −V2 における中間
周波数40MHzの周波数成分の電圧レベルを示したグ
ラフである。なお、図7において、それぞれの差電流お
よび差電圧は、キャパシタC1とC2の容量が0の場
合、即ち、トランジスタTr1とTr2のコレクタにキ
ャパシタC1とC2を接続しない場合における差電流お
よび差電圧で正規化して、さらにdBで表示したもので
ある。
When the capacitance values of the capacitors C1 and C2 connected to the collectors of the transistors Tr1 and Tr2 are sequentially changed in the frequency conversion circuit thus configured, the simulation result shown in FIG. 7 is obtained. Here, the collector currents of the transistors Tr1 and Tr2 are I 1 and I 2 , respectively, and the resistance elements R11 and R12
Are output voltages V 1 and V 2 , respectively. FIG. 7 shows the current level of the frequency component of 170 MHz in the difference current I 1 -I 2 and the voltage level of the frequency component of the intermediate frequency 40 MHz in the difference voltage V 1 -V 2 when the capacitance values of the capacitors C1 and C2 are changed. FIG. In FIG. 7, the difference current and the difference voltage are the difference current and the difference voltage when the capacitance of the capacitors C1 and C2 is 0, that is, when the capacitors C1 and C2 are not connected to the collectors of the transistors Tr1 and Tr2. It is normalized and further expressed in dB.

【0050】図7に示すように、差電流I1 −I2 にお
ける170MHzの周波数成分は、キャパシタC1(ま
たはC2)の容量値の増加に伴い低減する。C1=C2
=0の場合の差電流I1 −I2 の値で正規化した場合、
C1=C2=70pFのとき、差電流I1 −I2 の17
0MHzの周波数成分のレベルは、3dB低減した値と
なる。負荷回路をなす抵抗素子R11とR12で取り出
された電圧信号で求められた差電圧V1 −V2 における
中間周波数成分、この場合40MHzの周波数成分は、
図示のようにキャパシタC1またはC2の容量値の増加
に伴い、最初にわずか(1dB以下)に増加するが、そ
の後ほぼ差電流I1 −I2 と同じ傾向で低減していく。
As shown in FIG. 7, the frequency component of 170 MHz in the difference current I 1 -I 2 decreases as the capacitance value of the capacitor C1 (or C2) increases. C1 = C2
= 0, when normalized by the value of the difference current I 1 −I 2 ,
When C1 = C2 = 70 pF, the difference current I 1 −I 2
The level of the frequency component of 0 MHz is a value reduced by 3 dB. The intermediate frequency component in the difference voltage V 1 -V 2 obtained from the voltage signals extracted by the resistance elements R11 and R12 forming the load circuit, in this case, the frequency component of 40 MHz,
As shown in the figure, with the increase of the capacitance value of the capacitor C1 or C2, it first increases slightly (1 dB or less), but then decreases with the same tendency as the difference current I 1 −I 2 .

【0051】図7により、キャパシタC1およびC2の
容量値を、例えば、70pF以下に設定することによ
り、出力される差動電流I1 −I2 の電流レベルおよび
差電圧V1 −V2 の電圧レベルは、キャパシタC1およ
びC2を接続しない場合に比べて、レベルの減衰が3d
B以下に抑えられる。
As shown in FIG. 7, by setting the capacitance values of the capacitors C1 and C2 to, for example, 70 pF or less, the current level of the output differential current I 1 -I 2 and the voltage of the difference voltage V 1 -V 2 The level is reduced by 3d as compared with the case where the capacitors C1 and C2 are not connected.
B or less.

【0052】次に、キャパシタC1およびC2を接続す
ることにより、パルス状のノイズによる影響の低減につ
いて説明する。図8は、図1に示す本実施形態の周波数
変換回路の半分のみを取り出した簡略回路を示してい
る。図示のように、トランジスタTr3とTr4により
差動増幅回路が構成され、トランジスタTr1と電流源
IS1は、この差動増幅回路に動作電流を供給する電流
源として機能する。
Next, a description will be given of how the effects of pulse noise are reduced by connecting the capacitors C1 and C2. FIG. 8 shows a simplified circuit obtained by extracting only half of the frequency conversion circuit of the present embodiment shown in FIG. As illustrated, a differential amplifier circuit is configured by the transistors Tr3 and Tr4, and the transistor Tr1 and the current source IS1 function as a current source that supplies an operation current to the differential amplifier circuit.

【0053】トランジスタTr3とTr4のベースに、
ローカル信号として、図9(a)に示す電圧信号SC
D がそれぞれ入力される。図9(a)に示すように、
信号SC とSD は完全な方形波ではなく、立ち上がりお
よび立ち下がりがそれぞれ一定のスルーレートを持つ波
形となる。このため、トランジスタTr3とTr4のエ
ミッタとトランジスタTr1のコレクタとの接続点、即
ち、ノードND1には、同図(b)に示すパルス状の信
号SG が現れる。当該パルス状の信号SG は、トランジ
スタTr3およびTr4のベースに入力される信号SC
およびSD の半分の周期を持つので、ローカル信号の2
倍の周波数成分を基本波として、広い帯域幅を持つ信号
となる。
The bases of the transistors Tr3 and Tr4 are
Voltage signals S C and S D shown in FIG. 9A are input as local signals. As shown in FIG.
The signals S C and S D are not perfect square waves, but have waveforms whose rising and falling have a constant slew rate, respectively. Therefore, the connection point between the collector of the emitter and the transistor Tr1 of the transistor Tr3 and Tr4, i.e., the node ND1, pulse signal S G shown in (b) appears. The pulse signal S G is signal S C that is input to the base of the transistor Tr3 and Tr4
And half the period of S D , the local signal 2
A signal having a wide bandwidth is obtained using the double frequency component as a fundamental wave.

【0054】ここで、トランジスタTr3とTr4のベ
ースに入力されるローカル信号の周波数をfLOとする
と、上述したようにパルス状の信号SG の周波数は2f
LOとなる。そして、信号SG には、2fLOの整数倍の周
波数成分が、トランジスタTr1のベースにローカルリ
ークとして、信号漏れとなる。この漏れ信号により、例
えば、受信機の動作が影響される。特に、複数のチャネ
ルを同時に受信するテレビ受信機の場合、ローカルリー
クにより、他のチャネルの受信信号に漏れた周波数成分
が混入し、信号の劣化が生じる。
[0054] Here, when the frequency of the local signal inputted to the base of the transistor Tr3 and Tr4 and f LO, the frequency of the pulse signal S G as described above 2f
LO . Then, the signal S G, integer multiples of the frequency component of 2f LO is, as a local leak based transistors Tr1, the signal leakage. The leakage signal affects, for example, the operation of the receiver. In particular, in the case of a television receiver that receives a plurality of channels at the same time, a leaked frequency component is mixed in a received signal of another channel due to local leak, and signal degradation occurs.

【0055】本実施形態においては、トランジスタTr
1およびTr2のコレクタと接地電位GNDとの間にそ
れぞれキャパシタC1とC2が接続される。これらのキ
ャパシタによりパルス状の信号SG のベース側への漏れ
を防止する。以下、等価回路および数式を用いて、これ
についてさらに詳細に説明する。
In this embodiment, the transistor Tr
Capacitors C1 and C2 are respectively connected between the collectors 1 and Tr2 and the ground potential GND. These capacitors to prevent leakage to the base side of the pulse signal S G. Hereinafter, this will be described in more detail using an equivalent circuit and mathematical formulas.

【0056】図8に示す簡略回路において、ある時点で
みると、差動増幅回路を構成するトランジスタTr3と
Tr4の内、何れか一つのみがオンし、他方がオフす
る。このため、図8はさらに簡略化できる。図10は、
図8に示す回路をさらに簡略化した回路を示している。
図示のように、この簡略化回路は、トランジスタTr3
が動作しているときの回路構成を等価的に示している。
トランジスタTr3のコレクタは負荷回路L1に接続さ
れ、エミッタはトランジスタTr1のコレクタに接続さ
れている。パルス状の信号S G のトランジスタTr1の
ベースへの漏れを考察する場合に、トランジスタTr3
のベースにパルス状の信号SG が入力されることにな
る。このとき、トランジスタTr1のコレクタと接地電
位GND間に接続されているキャパシタC1によって信
号SG のトランジスタTr1のベースへの漏れがどの程
度減衰されるかについて等価回路およびそれに基づいた
数式を用いて分析する。
In the simplified circuit shown in FIG.
It can be seen that the transistor Tr3 forming the differential amplifier circuit is
Only one of Tr4 turns on and the other turns off
You. Therefore, FIG. 8 can be further simplified. FIG.
9 shows a circuit obtained by further simplifying the circuit shown in FIG.
As shown, this simplified circuit comprises a transistor Tr3
2 is equivalently shown when the circuit is operating.
The collector of the transistor Tr3 is connected to the load circuit L1.
The emitter is connected to the collector of the transistor Tr1.
Have been. Pulse signal S GOf the transistor Tr1
When considering leakage to the base, the transistor Tr3
Signal S at the base ofGWill be entered
You. At this time, the collector of the transistor Tr1 and the ground
Signal is connected by the capacitor C1 connected between the ground GND.
No. SGLeakage of the transistor Tr1 to the base
Circuit based on the equivalent circuit
Analyze using mathematical formulas.

【0057】図10に示す簡略化回路において、等価的
にトランジスタTr3はエミッタフォロワを構成してい
る。トランジスタTr1と電流源IS1により、当該エ
ミッタフォロワに動作電流を供給する電流源が構成され
ている。このため、図10の回路は、図11に示す等価
回路により表すことができる。図11の等価回路におい
て、抵抗R2はトランジスタTr3からなるエミッタフ
ォロワの出力抵抗である。
In the simplified circuit shown in FIG. 10, the transistor Tr3 equivalently forms an emitter follower. The transistor Tr1 and the current source IS1 constitute a current source that supplies an operating current to the emitter follower. Therefore, the circuit of FIG. 10 can be represented by an equivalent circuit shown in FIG. In the equivalent circuit of FIG. 11, a resistor R2 is an output resistance of an emitter follower including a transistor Tr3.

【0058】図11において、信号SO はトランジスタ
Tr3のベースに入力されるパルス状の信号を示す。信
号SO の電圧レベルをVO とすると、ノードND1に現
れる信号SG の電圧レベルVG は、次式により求められ
る。
In FIG. 11, a signal S O is a pulse signal input to the base of the transistor Tr3. When the voltage level of the signal S O and V O, the voltage level V G signal S G appearing at node ND1 is obtained by the following equation.

【0059】[0059]

【数10】 VG = (1/ (jωC1))V O /(R2+jωC1) = V O / (1+jωR2C1) …(10)V G = (1 / (jωC1)) V O / (R2 + jωC1) = V O / (1 + jωR2C1) (10)

【0060】式(10)により、角周波数ωが大きくな
るに伴い、トランジスタTr1のコレクタに現れるパル
ス信号SG の電圧レベルVG が低減する。なお、式(1
0)に基づき、パルス信号SG の基本波及び高周波成分
のレベルは、近似的に図12に示す大きさで減衰され
る。なお、図12において、平坦な部分の減衰量は0d
Bである。図12におけるロールオフ点は、例えば、電
圧VG が最大値より3dB減衰したことで定義される。
The [0060] Equation (10), with the angular frequency ω is increased, the voltage level V G of the pulse signal S G appearing at the collector of the transistor Tr1 is reduced. Note that the expression (1)
Based on 0), the level of the fundamental wave and the high frequency component of the pulse signal S G is attenuated by the size shown in approximately 12. In FIG. 12, the attenuation of the flat portion is 0 d.
B. Rolloff point in FIG. 12, for example, a voltage V G is defined by the 3dB attenuation from the maximum value.

【0061】同図に示すように、ロールオフ点に対応し
た角周波数(以下、便宜上カットオフ角周波数という)
ωO より低い周波数領域において、電圧VG は周波数の
上昇に伴う減衰が少なく、ほぼフラットな特性を有す
る。カットオフ周波数より高い周波数領域において、周
波数の上昇に伴い電圧VG がほぼ−6dB/Octの割
合で低下していく。
As shown in the figure, an angular frequency corresponding to the roll-off point (hereinafter referred to as a cut-off angular frequency for convenience)
In a frequency range lower than the omega O, the voltage V G is less attenuated with increasing frequency, having a substantially flat characteristic. In a frequency range higher than the cutoff frequency, decreases at the rate of voltage V G is approximately -6 dB / Oct with increasing frequency.

【0062】式(10)に基づき、カットオフ周波数f
O は、次式のように求められる。
Based on equation (10), the cutoff frequency f
O is obtained as follows.

【0063】[0063]

【数11】 [Equation 11]

【0064】ローカル信号の周波数fLOが決まると、ロ
ーカルリークを抑制するために必要なキャパシタC1の
容量値を決められる。ここで、一例として、例えば、エ
ミッタフォロワの出力インピーダンスR2を10Ωと
し、ローカル信号の周波数fLOを210MHzとし、2
LO=420MHzとすると、キャパシタC1の容量値
は、C1=1/(2πfO R2)=37.9pFとな
る。即ち、トランジスタTr1のコレクタと接地電位G
ND間に37.9pFのキャパシタC1を接続すること
により、トランジスタTr1のコレクタに現れるパルス
状のノイズ信号SGのレベルVG を、キャパシタC1を
接続しない場合に比べて、約3dBを低減させることが
できる。パルス状の信号SG に含まれている高調波成分
も減衰される。特にレベルの大きい4fLO成分はほぼ6
dB減衰される。
When the frequency f LO of the local signal is determined, the capacitance value of the capacitor C1 required for suppressing the local leak can be determined. Here, as an example, for example, the output impedance R2 of the emitter follower is set to 10Ω, and the frequency f LO of the local signal is set to 210 MHz.
When f LO = 420 MHz, the capacitance value of the capacitor C1 becomes C1 = 1 / (2πf O R2 ) = 37.9pF. That is, the collector of the transistor Tr1 and the ground potential G
By connecting the capacitor C1 of 37.9pF between ND, to a level V G of the pulsed noise signal S G appearing at the collectors of transistors Tr1, as compared with the case of not connecting the capacitor C1, thereby reducing about 3dB Can be. Harmonic component contained in the pulse signal S G is also attenuated. Especially the 4f LO component with a large level is almost 6
It is attenuated by dB.

【0065】トランジスタTr1およびTr2のコレク
タに接続されているキャパシタC1およびC2の容量値
を大きくすることにより、トランジスタTr1およびT
r2のコレクタに現れるパルス状のノイズ信号SG のレ
ベルをさらに減衰させることができ、ローカルリークを
有効に防止できる。なお、キャパシタC1の容量を大き
くすると、中間周波数信号IFの出力レベルも低下する
ので、キャパシタC1およびC2の容量値を適宜に設定
することが必要である。
By increasing the capacitance values of capacitors C1 and C2 connected to the collectors of transistors Tr1 and Tr2, transistors Tr1 and T2
level pulse-like noise signal S G appearing at the collector of r2 can be further attenuate, it can be effectively prevented local leak. When the capacitance of the capacitor C1 is increased, the output level of the intermediate frequency signal IF also decreases. Therefore, it is necessary to appropriately set the capacitance values of the capacitors C1 and C2.

【0066】前述したシミュレーションにおいて、RF
信号の周波数が170MHz、ローカル信号の周波数が
210MHzの場合において、キャパシタC1およびC
2を接続しない場合に比べて、出力信号のレベルの減衰
を3dB以下に抑制するために、キャパシタC1および
C2の容量値を、93.6pF以下に設定する必要があ
る。同様な条件においてローカルリークをキャパシタC
1およびC2を接続しない場合に比べて3dB以上に抑
えるために、キャパシタC1およびC2の容量値を、3
7.9pF以上に設定する必要がある。これらをあわせ
ると、上述したシミュレーションの条件において、キャ
パシタC1およびC2の容量値を37.9pF<C1=
C2<93.6pFの範囲内に設定すれば、所望の中間
周波数信号出力レベルとローカル減衰特性を獲得でき
る。
In the simulation described above, RF
When the frequency of the signal is 170 MHz and the frequency of the local signal is 210 MHz, capacitors C1 and C1
In order to suppress the output signal level from attenuating to 3 dB or less as compared with the case where 2 is not connected, it is necessary to set the capacitance values of the capacitors C1 and C2 to 93.6 pF or less. Under the same conditions, a local leak
In order to reduce the capacitance to 3 dB or more as compared with the case where 1 and C2 are not connected, the capacitance values of the capacitors C1 and C2 are set to 3
It must be set to 7.9 pF or more. When these are combined, the capacitance value of the capacitors C1 and C2 is set to 37.9 pF <C1 =
By setting C2 within the range of 93.6 pF, a desired intermediate frequency signal output level and a desired local attenuation characteristic can be obtained.

【0067】以上説明したように、本実施形態によれ
ば、トランジスタTr1とTr2により差動回路を構成
し、これらのトランジスタのベースに第1の周波数を持
つ第1の差動信号を入力し、トランジスタTr3とTr
4、トランジスタTr5とTr6によりそれぞれ差動回
路を構成し、トランジスタTr3とTr4のエミッタを
ともにトランジスタTr1のコレクタに接続し、トラン
ジスタTr5とTr6のエミッタをトランジスタTr2
のコレクタに接続し、トランジスタTr3とTr6のベ
ース同士の接続点およびトランジスタTr4とTr5の
ベース同士の接続点にそれぞれ第2の周波数を持つ第2
の差動信号を入力する。トランジスタTr3,Tr5の
コレクタ同士の接続点およびトランジスタTr4とTr
6のコレクタ同士の接続点から第1と第2の周波数に基
づいた第3の周波数を持つ信号が出力される。トランジ
スタTr1とTr2のコレクタと所定の共通電位間にそ
れぞれキャパシタC1およびC2を接続するので、トラ
ンジスタTr1とTr2のコレクタに第2の差動信号に
応じて発生するパルス状のノイズ信号のレベルを低減で
き、これらのトランジスタのベースへのノイズ信号の漏
れを抑制できる。
As described above, according to the present embodiment, a differential circuit is constituted by the transistors Tr1 and Tr2, and the first differential signal having the first frequency is input to the bases of these transistors. Transistors Tr3 and Tr
4. A differential circuit is formed by each of the transistors Tr5 and Tr6, the emitters of the transistors Tr3 and Tr4 are both connected to the collector of the transistor Tr1, and the emitters of the transistors Tr5 and Tr6 are connected to the transistor Tr2.
And a second node having a second frequency at a connection point between the bases of the transistors Tr3 and Tr6 and a connection point between the bases of the transistors Tr4 and Tr5.
Input differential signal. A connection point between the collectors of the transistors Tr3 and Tr5 and the transistors Tr4 and Tr
A signal having a third frequency based on the first and second frequencies is output from a connection point between the six collectors. Since the capacitors C1 and C2 are respectively connected between the collectors of the transistors Tr1 and Tr2 and a predetermined common potential, the level of a pulse-like noise signal generated in accordance with the second differential signal at the collectors of the transistors Tr1 and Tr2 is reduced. Thus, leakage of a noise signal to the bases of these transistors can be suppressed.

【0068】第2実施形態 図13は本発明に係る周波数変換回路の第2の実施形態
を示す回路図である。図示のように、本実施形態の周波
数変換回路において、トランジスタTr1とTr2のエ
ミッタ間に抵抗素子RE1およびRE2が接続されている点
を除けば、図1に示す第1の実施形態の周波数変換回路
とほぼ同じ構成を有する。
Second Embodiment FIG. 13 is a circuit diagram showing a second embodiment of the frequency conversion circuit according to the present invention. As shown in the figure, in the frequency conversion circuit of the present embodiment, except that resistance elements RE1 and RE2 are connected between the emitters of the transistors Tr1 and Tr2, the frequency conversion circuit of the first embodiment shown in FIG. It has almost the same configuration as the conversion circuit.

【0069】図13に示すように、トランジスタTr1
およびTr2のベースは、それぞれ差動信号を構成する
信号SA とSB の入力端子に接続されている。トランジ
スタTr1のエミッタとノードND3との間に、抵抗素
子RE1が接続され、トランジスタTr2のエミッタとノ
ードND3との間に、抵抗素子RE2が接続されている。
さらに、ノードND3は電流源IS1に接続されてい
る。なお、電流源IS1は、ノードND3に電流Iee
供給する。
As shown in FIG. 13, the transistor Tr1
The bases of Tr2 and Tr2 are connected to input terminals of signals S A and S B constituting a differential signal, respectively. The resistor R E1 is connected between the emitter of the transistor Tr1 and the node ND3, and the resistor R E2 is connected between the emitter of the transistor Tr2 and the node ND3.
Further, the node ND3 is connected to the current source IS1. The current source IS1 supplies ee current I to the node ND3.

【0070】図示のように、第1の実施形態とほぼ同様
に、トランジスタTr1のコレクタと接地電位GNDと
の間に、キャパシタC1が接続され、トランジスタTr
2のコレクタと接地電位GNDとの間に、キャパシタC
2が接続されている。これらのキャパシタC1とC2の
容量値を適宜に設定することによって、出力される中間
周波数信号のレベルを大きく減衰させることなく、ロー
カル信号およびその高周波成分のRF信号発生側への漏
れを防止できる。
As shown in the drawing, a capacitor C1 is connected between the collector of the transistor Tr1 and the ground potential GND, substantially in the same manner as in the first embodiment.
Between the collector of the capacitor C2 and the ground potential GND.
2 are connected. By appropriately setting the capacitance values of these capacitors C1 and C2, it is possible to prevent the local signal and its high frequency component from leaking to the RF signal generation side without greatly attenuating the level of the output intermediate frequency signal.

【0071】第3実施形態 図14は本発明に係る周波数変換回路の第3の実施形態
を示す回路図である。図示のように、本実施形態では、
図1に示す第1の実施形態に比べて、トランジスタTr
1とTr2のエミッタ間に抵抗素子RE3を設けたこと
と、トランジスタTr1とTr2のエミッタにそれぞれ
電流源IS11とIS12を接続したこと点では異な
る。それ以外の他の構成は、第1の実施形態とほぼ同じ
である。
Third Embodiment FIG. 14 is a circuit diagram showing a third embodiment of the frequency conversion circuit according to the present invention. As shown, in the present embodiment,
Compared to the first embodiment shown in FIG.
The difference is that a resistor R E3 is provided between the emitters of the transistors 1 and Tr2, and that the current sources IS11 and IS12 are connected to the emitters of the transistors Tr1 and Tr2, respectively. Other configurations are almost the same as those of the first embodiment.

【0072】図示のように、トランジスタTr1とTr
2のベースは、それぞれ差動信号を構成する信号SA
B の入力端子に接続されている。トランジスタTr1
とTr2のエミッタ間に、抵抗素子RE3が接続されてい
る。さらに、トランジスタTr1のエミッタは、電流源
IS11に接続され、トランジスタTr2のエミッタは
電流源IS12に接続されている。なお、図1に示す第
1の実施形態において、トランジスタTr1とTr2の
エミッタ同士の接続点に接続されている電流源IS1は
動作電流Ieeを供給するが、これに対して本実施形態に
おける電流源IS11とIS12は、それぞれトランジ
スタTr1およびTr2のエミッタに動作電流Iee/2
を供給する。
As shown, the transistors Tr1 and Tr
The two bases are connected to input terminals of signals S A and S B constituting a differential signal, respectively. Transistor Tr1
The resistor RE3 is connected between the emitter of the transistor Tr2. Further, the emitter of the transistor Tr1 is connected to the current source IS11, and the emitter of the transistor Tr2 is connected to the current source IS12. In the first embodiment shown in FIG. 1, the current source IS1 connected to the connection point between the emitters of the transistors Tr1 and Tr2 supplies the operating current I ee. Sources IS11 and IS12 supply operating currents I ee / 2 to the emitters of transistors Tr1 and Tr2, respectively.
Supply.

【0073】以上説明したように、図13および図14
に示す本発明の第2および第3の実施形態によれば、差
動増幅回路を構成するトランジスタTr1とTr2のエ
ミッタ同士が直接に接続されるのではなく、抵抗素子を
介して接続される。これらのトランジスタのエミッタ同
士間に接続されている抵抗素子に生じた電圧信号は、ト
ランジスタTr1およびTr2の入力側にとって負帰還
信号となる。この負帰還により、回路の周波数特性およ
び動作の安定性などが改善される。
As described above, FIG. 13 and FIG.
According to the second and third embodiments of the present invention, the emitters of the transistors Tr1 and Tr2 constituting the differential amplifier circuit are not directly connected to each other, but are connected via a resistance element. The voltage signal generated in the resistance element connected between the emitters of these transistors becomes a negative feedback signal for the input sides of the transistors Tr1 and Tr2. This negative feedback improves the frequency characteristics and operation stability of the circuit.

【0074】なお、上述した本発明のそれぞれの実施形
態において、トランジスタTr1とTr2のコレクタ側
に接続されているキャパシタC1とC2の他方の端子は
接地されているが、本発明はこれに限定されるものでは
なく、例えば、電源電圧の供給線側に接続しても、同様
な効果が得られる。また、電源電圧の供給線および接地
線以外でも、所定の定電圧を供給する低インピーダンス
の基準電圧源に接続しても同様な効果が得られることは
いうまでもない。さらに、上述した各実施形態は、何れ
もnpnトランジスタで構成された周波数変換回路を例
として説明したが、本発明はこれに限定されるものでは
なく、例えば、pnpトランジスタを用いて構成するこ
ともできる。
In each of the above embodiments of the present invention, the other terminals of the capacitors C1 and C2 connected to the collectors of the transistors Tr1 and Tr2 are grounded. However, the present invention is not limited to this. Instead, for example, the same effect can be obtained by connecting to the power supply voltage supply line side. Further, it goes without saying that the same effect can be obtained by connecting to a low impedance reference voltage source that supplies a predetermined constant voltage other than the power supply voltage supply line and the ground line. Furthermore, in each of the above-described embodiments, the frequency conversion circuit configured with an npn transistor has been described as an example, but the present invention is not limited to this. For example, the frequency conversion circuit may be configured with a pnp transistor. it can.

【0075】[0075]

【発明の効果】以上説明したように、本発明の周波数変
換回路によれば、回路構成を複雑化することなく、キャ
パシタを追加するといった簡単な変更でローカル信号で
発生する高周波のパルスノイズおよびその高調波成分の
漏れを抑制でき、回路の性能を改善できる利点がある。
また、本発明により、回路に追加されるキャパシタの容
量は小さく、IC化できるため、回路面積の増加を必要
最小限に抑制できる。
As described above, according to the frequency conversion circuit of the present invention, high-frequency pulse noise generated by a local signal by a simple change such as addition of a capacitor without complicating the circuit configuration and its noise can be obtained. There is an advantage that leakage of harmonic components can be suppressed and the performance of the circuit can be improved.
Further, according to the present invention, since the capacitance of a capacitor added to a circuit is small and an IC can be formed, an increase in circuit area can be suppressed to a necessary minimum.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る周波数変換回路の第1の実施形態
を示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a frequency conversion circuit according to the present invention.

【図2】図1の周波数変換回路を簡略化した回路であ
る。
FIG. 2 is a simplified circuit of the frequency conversion circuit of FIG.

【図3】図2の回路をさらに簡略化した回路である。FIG. 3 is a circuit obtained by further simplifying the circuit of FIG. 2;

【図4】図3に示す簡略化回路の等価回路である。FIG. 4 is an equivalent circuit of the simplified circuit shown in FIG.

【図5】図4に示す等価回路における電流−周波数特性
を示すグラフである。
FIG. 5 is a graph showing current-frequency characteristics in the equivalent circuit shown in FIG.

【図6】シミュレーション回路の回路図である。FIG. 6 is a circuit diagram of a simulation circuit.

【図7】シミュレーション回路における信号の出力レベ
ルとキャパシタの容量との関係を示すグラフである。
FIG. 7 is a graph showing the relationship between the output level of a signal and the capacitance of a capacitor in a simulation circuit.

【図8】信号漏れを考察するための簡略化回路の回路図
である。
FIG. 8 is a circuit diagram of a simplified circuit for considering signal leakage.

【図9】入力信号およびそれに応じたパルス状のノイズ
の波形を示す図である。
FIG. 9 is a diagram showing an input signal and a pulse-like noise waveform corresponding to the input signal.

【図10】図8の回路をさらに簡略化した回路である。FIG. 10 is a circuit obtained by further simplifying the circuit of FIG. 8;

【図11】図10に示す簡略化回路の等価回路である。11 is an equivalent circuit of the simplified circuit shown in FIG.

【図12】図11の等価回路における信号漏れのレベル
と周波数との関係を示すグラフである。
FIG. 12 is a graph showing a relationship between signal leakage level and frequency in the equivalent circuit of FIG. 11;

【図13】本発明に係る周波数変換回路の第2の実施形
態を示す回路図である。
FIG. 13 is a circuit diagram showing a second embodiment of the frequency conversion circuit according to the present invention.

【図14】本発明に係る周波数変換回路の第3の実施形
態を示す回路図である。
FIG. 14 is a circuit diagram showing a third embodiment of the frequency conversion circuit according to the present invention.

【図15】従来の周波数変換回路の一例を示す回路図で
ある。
FIG. 15 is a circuit diagram showing an example of a conventional frequency conversion circuit.

【図16】周波数変換回路に入力されるローカル信号を
示す図である。
FIG. 16 is a diagram illustrating a local signal input to the frequency conversion circuit.

【図17】従来の周波数変換回路に入力されるローカル
信号およびそれに応じて発生するパルス状のノイズの波
形を示す波形図である。
FIG. 17 is a waveform diagram showing a waveform of a local signal input to a conventional frequency conversion circuit and a pulse-like noise generated according to the local signal.

【符号の説明】[Explanation of symbols]

Tr1,Tr2,Tr3,Tr4,Tr5,Tr6…ト
ランジスタ、C1,C2…キャパシタ、L1,L2…負
荷回路、RE ,RE1,RE2,R1,R2…抵抗素子、I
S1,IS2,IS3…電流源、VCC,Vee…電源電
圧、GND…接地電位。
Tr1, Tr2, Tr3, Tr4, Tr5, Tr6 ... transistors, C1, C2 ... capacitors, L1, L2 ... load circuit, R E, R E1, R E2, R1, R2 ... resistance element, I
S1, IS2, IS3 ... current source, V CC, V ee ... power supply voltage, GND ... ground potential.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】エミッタ同士が電気的に接続され、夫々の
ベースに第1の周波数を持つ第1の入力信号が差動的に
印加される第1及び第2のトランジスタを含む第1の差
動増幅回路と、 上記第1及び第2のトランジスタのエミッタに電流を供
給する電流源回路と、 エミッタ同士が電気的に接続されると共に上記第1のト
ランジスタのコレクタに電気的に接続され、夫々のベー
スに第2の周波数を持つ第2の入力信号が差動的に印加
される第3及び第4のトランジスタを含む第2の差動増
幅回路と、 エミッタ同士が電気的に接続されると共に上記第2のト
ランジスタのコレクタに電気的に接続され、夫々のベー
スに第2の周波数を持つ第2の入力信号が差動的に印加
される第5及び第6のトランジスタを含む第3の差動増
幅回路と、 夫々のベースに逆相の上記第2の入力信号が印加される
上記第3及び第5のトランジスタのコレクタに電気的に
接続されている第1の負荷回路と、 夫々のベースに逆相の上記第2の入力信号が印加される
上記第4及び第6のトランジスタのコレクタに電気的に
接続されている第2の負荷回路と、 上記第1及び第2のトランジスタのコレクタと所定の電
圧供給端子との間に電気的に接続されている第1及び第
2のキャパシタと、 を有し、上記第3及び第4のトランジスタのコレクタか
ら上記第1及び第2の周波数に応じた第3の周波数を持
つ差動信号が出力される周波数変換回路。
A first differential transistor including first and second transistors having emitters electrically connected to each other and a first input signal having a first frequency applied differentially to respective bases; A dynamic amplifier circuit, a current source circuit for supplying a current to the emitters of the first and second transistors, and an emitter electrically connected to each other and electrically connected to a collector of the first transistor, respectively. A second differential amplifier circuit including third and fourth transistors to which a second input signal having a second frequency is differentially applied to a base of the second amplifier; A third differential including fifth and sixth transistors electrically connected to the collector of the second transistor and differentially applied to each base with a second input signal having a second frequency. Dynamic amplification circuit and each base A first load circuit electrically connected to the collectors of the third and fifth transistors to which the second input signal of opposite phase is applied to the second input signal; A second load circuit electrically connected to the collectors of the fourth and sixth transistors to which the input signal is applied, and a collector connected to the collectors of the first and second transistors and a predetermined voltage supply terminal. And a first and second capacitor electrically connected between the first and second transistors, and having a third frequency corresponding to the first and second frequencies from the collectors of the third and fourth transistors. A frequency conversion circuit that outputs a differential signal.
【請求項2】上記第1のトランジスタのエミッタと第2
のトランジスタのエミッタとの間に電気的に直列に接続
されている第1及び第2の抵抗素子を有し、上記第1及
び第2の抵抗素子の接続中点に上記電流源回路が電気的
に接続されている請求項1に記載の周波数変換回路。
2. An emitter of the first transistor and a second transistor.
First and second resistance elements electrically connected in series between the first and second resistance elements, and the current source circuit is electrically connected to a connection midpoint between the first and second resistance elements. The frequency conversion circuit according to claim 1, wherein the frequency conversion circuit is connected to the frequency conversion circuit.
【請求項3】上記第1のトランジスタのエミッタと上記
第2のトランジスタのエミッタとの間に電気的に接続さ
れた抵抗素子を有し、上記電流源回路は、上記第1のト
ランジスタのエミッタに電流を供給する第1の電流源
と、上記第2のトランジスタのエミッタに電流を供給す
る第2の電流源とを含む請求項1に記載の周波数変換回
路。
And a resistor element electrically connected between an emitter of said first transistor and an emitter of said second transistor, wherein said current source circuit is connected to an emitter of said first transistor. 2. The frequency conversion circuit according to claim 1, further comprising a first current source for supplying a current, and a second current source for supplying a current to an emitter of the second transistor.
【請求項4】上記電圧供給端子には電源電圧又は接地電
位が印加されている請求項1、2又は3に記載の周波数
変換回路。
4. The frequency conversion circuit according to claim 1, wherein a power supply voltage or a ground potential is applied to said voltage supply terminal.
JP10318099A 1999-04-09 1999-04-09 Frequency conversion circuit Expired - Fee Related JP4282820B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10318099A JP4282820B2 (en) 1999-04-09 1999-04-09 Frequency conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10318099A JP4282820B2 (en) 1999-04-09 1999-04-09 Frequency conversion circuit

Publications (3)

Publication Number Publication Date
JP2000295043A true JP2000295043A (en) 2000-10-20
JP2000295043A5 JP2000295043A5 (en) 2006-06-08
JP4282820B2 JP4282820B2 (en) 2009-06-24

Family

ID=14347321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10318099A Expired - Fee Related JP4282820B2 (en) 1999-04-09 1999-04-09 Frequency conversion circuit

Country Status (1)

Country Link
JP (1) JP4282820B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383034B2 (en) 2004-05-28 2008-06-03 Matsushita Electric Industrial Co., Ltd. Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5536985B2 (en) 2008-04-14 2014-07-02 株式会社東芝 Semiconductor device manufacturing method and pattern dimension setting program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383034B2 (en) 2004-05-28 2008-06-03 Matsushita Electric Industrial Co., Ltd. Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method

Also Published As

Publication number Publication date
JP4282820B2 (en) 2009-06-24

Similar Documents

Publication Publication Date Title
US5929710A (en) Cascode single-ended to differential converter
KR100799473B1 (en) Chopping mixer and direct conversion radio receiver
JP3382397B2 (en) Phase shift amplifier and its application to recombination circuits
JPH06177655A (en) Converter circuit and double-balanced mixer circuit using it
US6631257B1 (en) System and method for a mixer circuit with anti-series transistors
US20110095792A1 (en) Frequency multiplier
US6347221B1 (en) Orthogonal modulator having a modulation mixer
KR20010106456A (en) Semiconductor circuit
US5311086A (en) Multiplying circuit with improved linearity and reduced leakage
CN108900164B (en) Ultra-wideband frequency multiplier based on asymmetric cross connection
KR100371876B1 (en) Frequency converter
JP4282820B2 (en) Frequency conversion circuit
EP0760554A1 (en) Direct conversion type frequency mixer circuit receiving an unbalanced signal and outputting an output voltage having a minimized offset voltage
US5973539A (en) Mixer circuit for mixing two signals having mutually different frequencies
JP2561025B2 (en) Unbalance-balance conversion circuit
US6239653B1 (en) Biquadratic basic cell for programmable analog time-continuous filter
US7155194B2 (en) Mixer used in direct conversion transceiver and related method
JPH03230605A (en) Differential oscillation circuit and frequency conversion circuit
US20030064698A1 (en) Linearization apparatus for mixer
EP0859460B1 (en) Mixer circuit with wide dynamic range
JP3102187B2 (en) Quadrature modulator
JP2541495B2 (en) Frequency multiplication / mixer circuit with AGC
JP2000151286A (en) Direct conversion receiver
JPS63502236A (en) balanced differential load
JPH05299948A (en) Differential amplifier

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees