JP2000293398A - 内蔵周辺機能モジュールのクロック制御回路を持つプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 内蔵デバッグモジュールのクロックを停止さ
せるよう記述されたプログラムをデバッグ機能を用いて
デバッグした場合、クロックを停止する処理を実行した
直後に、概モジュールのクロックが停止しデバッグ不能
に陥いってしまうという課題がある。 【解決手段】 デバッグ機能を使用するか否かを検知す
る第１の回路（ライトパルス検知回路４０２）と、デバ
ッグモジュールのクロック停止機能をその検知結果に基
づき無効化する第２の回路（クロック停止抑止回路３０
３）を用いることで、プログラムのデバッグ状態、非デ
バッグ状態をハードウェアで自動検知して、デバッグ状
態においてデバッグ対象のプログラムに組み込まれたデ
バッグモジュールのクロック停止機能を無効化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラムのデバ
ッグを支援するためのデバッグ機能を搭載した組み込み
用マイクロプロセッサにおける、デバッグ機能部に供給
されるクロック制御手法に関する。

【０００２】

【従来の技術】一般的に組み込み型マイクロプロセッサ
と呼ばれるプロセッサは、タイマー、ダイレクトメモリ
アクセスコントローラ、シリアルインターフェース等の
各種周辺機能モジュールを同一チップに内蔵している。
加えて、それら各種周辺機能モジュールに供給されるク
ロックの停止および再開をプログラムで制御する機構を
合わせ持つプロセッサも存在し、プロセッサの動作電力
を低減するための一手法として用いられている。特に、
電池を電源とするシステムにおいて、これら周辺機能モ
ジュールのクロック制御機能は、システムの動作時間を
左右する重要な機能となっている。本機能を本明細書で
は、モジュールストップ機能と呼び用いる。

【０００３】一方、組み込み型プロセッサには、プログ
ラム開発支援機能としてデバッグモジュールを内蔵した
製品も存在する。プロセッサがアクセスするアドレスや
データ等を常時監視して設定値に基づきブレークを発生
させるハードウェアブレーク機能、分岐先と分岐元のア
ドレスをトレースする分岐トレース機能、命令の実行状
態や内蔵キャッシュのヒット率などをモニタするパフォ
ーマンスモニタ機能などがその代表例である。

【０００４】これらデバッグ機能は使用形態から以下の
２つに大別できる。ＯＳを動作させることを前提とした
プロセッサには、特権モードおよびユーザモードと呼ば
れる階層化された処理モードが存在するが、特権モード
で動作するプログラムのデバッグを前提とした第１のデ
バッグ機能と、特権モード下で制御可能な第２のデバッ
グ機能である。第１のデバッグ機能は、特権モード下で
実行されるＯＳ等のデバッグを主目的に提供されている
機能であり、特権モードより高い優先度で実行されるデ
バッグモード下で制御される。第２のデバッグ機能は、
ＯＳの一機能としてＯＳ下で動作するアプリケーション
のデバッグに用いることを前提としている。言い換えれ
ば、第１のデバッグモードはシステム開発時にそのＯＳ
自体のデバッグに使用されるものであり、第２のデバッ
グ機能は、製品出荷後ＯＳの一機能としてＯＳ上で動作
するアプリケーションのデバッグを支援するためもので
ある。第１、第２のデバッグ機能は使用される目的が違
うものの、実装において大部分の制御論理が共通化可能
であり、同一のモジュールとして構成したほうが論理規
模など有利な点が多い。

【０００５】以下に従来技術におけるデバッグモードの
概要を簡単に補足しておく。

【０００６】第１のデバッグ機能を有効にするために
は、デバッグ対象となるターゲットプログラムを実行す
る前に、以下の手順に添って、デバッグモードでプロセ
ッサを起動しなければならない。まず、プロセッサに内
蔵されたデバッグ用ＲＡＭにデバッグ用ルーチンをロー
ドする。次に、デバッグ用ＲＡＭに格納されたデバッグ
ルーチンをブートすることでデバッグモードが起動す
る。デバッグルーチンは、第１のデバッグ機能を設定
し、待機状態へ遷移する。この状態でチップ外部からパ
ワーオンリセットを指示することでデバッグ対象となる
プログラムが、デバッグ機能の監視下で動作する。デバ
ッグ用ＲＡＭへのデバッグルーチンのロードおよびデバ
ッグルーチンのブートはＪＴＡＧ互換インターフェース
を介して、チップ外部からから制御される。

【０００７】

【発明が解決しようとする課題】デバッグ機能とデバッ
グ機能へ供給するクロックを停止する機能を合わせ持つ
プロセッサにおいて、上記第１のデバッグ機能は、プロ
セッサを組み込んだ製品に搭載されるプログラムのデバ
ッグが終了した後使用されることはないと予想される。
また、第２のデバッグ機能に関しても、アプリケーショ
ンをデバッグする頻度は極めて低いと予想される。従っ
て、第１、２のデバッグ機能を内包するデバッグモジュ
ール内で消費する電力は無駄であり、低消費電力化が望
まれるシステムにおいて、デバッグモジュールを非活性
化すべくクロックを停止することが望まれる。

【０００８】しかし、デバッグ終了後実行されることを
想定して記述されたプログラムすなわち、デバッグモジ
ュールのクロックを停止させるよう記述されたプログラ
ムを第一のデバッグ機能を用いてデバッグした場合、ク
ロックを停止する処理を実行した直後に、該モジュール
のクロックが停止しデバッグ不能に陥いってしまう。

【０００９】すなわち、デバッグモジュールのクロック
を停止させるプログラムのデバッグには、デバッグモジ
ュールが有する第１のデバッグ機能を用いることができ
ない。

【００１０】

【課題を解決するための手段】上記課題を克服するた
め、第１のデバッグ機能を使用するか否かを検知する第
１の回路とプログラムで制御されるデバッグモジュール
へのモジュールストップ機能を無効化する第２の回路を
追加する。

【００１１】具体的な構成としては、本願発明のプロセ
ッサは、回路ブロックと、ソフトウエアにより回路ブロ
ックのクロック、電源、またはトランジスタのしきい値
を制御する制御回路と、回路ブロックの動作状態を検知
する検知回路と、回路ブロックの動作状態に応じて制御
回路による回路ブロックのクロック、電源、またはトラ
ンジスタのしきい値の制御に干渉することを特徴とす
る。

【００１２】このような構成により、プログラムのデバ
ックの際に、デバックされるプログラムが、デバックに
用いる回路のクロックや電源などの制御命令（停止命令
を含む）を含んでいても、デバックに用いる回路はこの
命令に影響されずにデバックを実行することができる。

【００１３】本願発明の典型的な例では、回路ブロック
はソフトウエアのデバッグを支援するための機能モジュ
ールである。また、制御回路は、ソフトウェアにより回
路ブロックのクロックを停止することができる。

【００１４】一例としては、回路ブロックが動作中であ
ることをハードウェアで検知し、検知結果により、制御
回路による回路ブロックのクロックの制御を無効化す
る。

【００１５】また、検知回路は、プロセッサ上のメモリ
メモリのアクセスを検知することにより、メモリ上のデ
バックプログラムの仕様を検知して、回路ブロックの状
態を判定するように構成することもできる。

【００１６】すなわち、従来の技術で示したように、第
１のデバッグ機能は、デバッグ用ＲＡＭに格納されたデ
バッグルーチンによって設定される。そのため、デバッ
グ用ＲＡＭへの書き込み信号は、第1のデバッグ機能を
使用するための前準備と捉えることができ、同時に、そ
れを判断する手段として用いることができる。第１の回
路は、デバッグ用ＲＡＭに対して書き込みが１回でも発
生した場合、論理値１を出力し、それ以後その値を保持
するよう制御される。

【００１７】モジュールストップ機能を無効化する第２
の回路は、デバッグモジュールのクロックを停止するた
めのクロック停止信号を前記第１の回路の出力信号でマ
スクする機能を持っている。クロック停止信号は、プロ
グラムで読み書き可能なレジスタから直接出力されてお
り、その出力をマスクすることで、デバッグ対象となる
プログラムがデバッグモジュールのクロックを停止でき
なくなる。

【００１８】以上では、低消費電力の為の手法として、
クロックの停止を例に挙げて説明した。しかし、その他
の低消費電力の為の手法として、クロックの周波数を遅
くすることが考えられる。また、特開平05-108194に記
載のようにトランジスタの基板バイアスを制御すること
により、トランジスタのしきい値を高くしてリーク電流
を低減し、消費電力を削減することも考えられる。ある
いは、特開平05-210976に記載のように、トランジスタ
と電源の間にスイッチを設けこれを制御することによ
り、回路動作時以外の電源の供給を絶ち、消費電力を削
減することも考えられる。

【００１９】これらの、消費電力を削減するための手法
を採用すると、クロックを停止した場合と同様、消費電
力が削減されている間、回路の動作が不能の状態になる
ことがある。従って、これらの消費電力低減動作をソフ
トウエアでコントロールしている場合、そのプログラム
をデバックする際には、デバックに用いる回路ブロック
の動作状態に応じて、制御回路による回路ブロックの低
消費電力のための制御に干渉あるいは無効化することが
望ましい。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図１
から図６により説明する。

【００２１】図１は、本発明の実施形態におけるのハー
ドウェア構成図である。図１に示すように、本発明に関
わるプロセッサ１００は、単一の大規模集積回路上に構
成され、プロセッサモジュール１０１、デバッグモジュ
ール２００、クロック制御モジュール３００、デバッグ
用ＲＡＭ４００主とするモジュール群で構成されてい
る。

【００２２】プロセッサモジュール１０１は、内部にＣ
ＰＵ、キャッシュユニット、バスコントローラ等で構成
され、プロセッサとしての基本的な動作、すなわち、外
部端子１３０に接続されたランダムアクセスメモリ等か
ら命令をフェッチし、命令実行を行う。

【００２３】デバッグモジュール２００は、プロセッサ
モジュール１０１と内部バス群１１２、パフォーマンス
モニタ制御信号１１１、ブレーク要求信号１１０より接
続されており、それらバスおよび制御信号を用いて、プ
ログラムのデバッグを効率よく行うための機能を提供す
る。例えば、ハードウェアブレーク機能（図示せず）は
内部バス群１１２上に出力されるアドレスまたはデータ
を内部に設定された値に基づき比較し、比較結果に応じ
て、プロセッサモジュール１０１へブレーク要求信号１
１０を介してブレークを要求する機能を備えている。ま
た、分岐トレース機能（図示せず）は、内部バス群１１
２上に出力される分岐先、分岐元アドレス情報をもとに
内部のバッファに格納する機能を備えている。パフォー
マンスモニタ機能（図示せず）は、パフォーマンスモニ
タ制御信号１１１上に出力される、各種パフォーマンス
情報、例えば、キャッシュミスの回数、命令の実行数、
パイプラインフリーズ回数などをカウントする機能を備
えている。

【００２４】プロセッサモジュール１０１は、周辺機能
モジュールを接続するためのバス、内蔵周辺モジュール
バス群１１３を介して接続されたデバッグ用ＲＡＭ４０
０、クロック制御モジュール３００をアクセスでき、概
モジュールを制御することができる。

【００２５】クロック制御モジュール３００は、プロセ
ッサ１００内の各モジュールへクロックを供給する（３
１０、３２０）機能を有す。デバッグモジュールのクロ
ック信号３２０は、プログラムでクロックの停止、再開
を行うことが可能であり、加えてクロックの停止を抑止
する機能を備えている。

【００２６】デバッグ用ＲＡＭ４００は、プロセッサ１
００がデバッグモードで起動するとき、最初にフェッチ
される命令が格納されるメモリであり、その第一命令の
フェッチを概メモリから行うことを指示する機能（デバ
ッグモード起動信号４２１）を有する。加えて、プロセ
ッサ１００外部からＪＴＡＧ互換の端子、すなわちデバ
ッグＲＡＭ制御端子１３１を介してメモリにアクセスす
る手段を有する。

【００２７】図２を用い、デバッグ用ＲＡＭ４００とク
ロック制御モジュール３００について詳細に説明する。
デバッグ用ＲＡＭ４００内のＲＡＭ４０３は、デバッグ
用インタフェース回路４０１とアドレスバス４１１、デ
ータバス４１２、制御信号４１３で接続されており、プ
ロセッサモジュール１０１から内部周辺モジュールバス
群１１３を介して、または、図１の示したデバッグＲＡ
Ｍ制御端子１３１からデバッグ用ＲＡＭ制御線１２０を
介して、アクセスすることができる。プロセッサ１００
をデバッグモードで立ち上げるとき、前もって信号線１
２０を介してデバッグルーチンをＲＡＭ４０３へロード
しなければならない。

【００２８】ライトパルス監視回路４０２は、課題を解
決するための手段で述べた第１の回路であり、デバッグ
ＲＡＭ４０３へ書き込みが発生したことを制御信号４１
３を監視して検知し、ライトパルス検知信号を以下の状
態に応じて制御する。

【００２９】状態０： 電源投入時の状態であり０を出
力する。

【００３０】状態１： ＲＡＭ４０３に対し書き込みが
発生したとき、本状態へ遷移し１を出力し続ける。

【００３１】すなわち、デバッグ用ＲＡＭ４０３に対し
て書き込みが１回でも発生した場合、ライトパルス検知
信号４２０は論理値１を出力し、それ以後その値を保持
するよう制御される。

【００３２】ライトパルス検知信号４２０は、デバッグ
モジュールのクロック停止機能をマスクするために用い
られ、課題を解決するための手段で述べた第２の回路、
すなわちクロック制御モジュール３００内のＯＲ演算器
３０３の一方の端子へ接続され、もう片方の端子へ接続
される信号をマスクする機能を有する。

【００３３】クロック制御モジュール３００内のレジス
タ３０１はレジスタアクセス制御回路３０２とデータバ
ス３２４、制御信号３２５で接続されており、プロセッ
サモジュール１０１より読み書きすることが可能となっ
ている。レジスタ３０１は、プロセッサモジュール１０
１が書き込んだ値を出力（３２３）し、その出力値は、
図２に示したように接続されたＮＯＴ演算器３０８、Ｏ
Ｒ演算器３０３、同期化回路３０４を経由し、最終的に
デバッグモジュールのクロック信号３２０を出力するＡ
ＮＤ演算器３０５の入力端子３２１へ接続されている。
ＡＮＤ演算器３０５のもう片方の入力には、クロック生
成器３０７で作られるクロック信号（３１１）が接続さ
れており、ライトパルス検知信号４２０が値０のとき、
レジスタ３０１の値に基づき、デバッグモジュール２０
０のクロックはプログラムで停止、再開することが可能
になっている。一方、ライトパルス検知信号４２０が値
１のとき、レジスタ３０１の値はマスクされ、デバッグ
モジュール２００のクロックはプログラムで停止するこ
とができないように制御される。

【００３４】同期化回路３０４は、デバッグモジュール
のクロック信号３２０上に髭が出ないよう信号線３２１
を制御する回路であり、具体的には、デバッグモジュー
ルのクロック信号３２０の立ち上がりエッジから立ち下
がりエッジまでの期間を完全にマスクするよう制御する
回路である。

【００３５】また、ディレイ回路３０６は、クロック信
号３１０、３２０間のスキューを調整するための回路で
ある。

【００３６】本発明における回路１および回路２を用い
ることで、内蔵デバッグモジュール２００を使用したプ
ログラムデバッグ状態をハードウェアで自動的に認識す
ることが可能となり、デバッグモジュール２００のクロ
ックを停止するプログラム自身の矛盾した動作を抑止す
ることができる。

【００３７】図３から図６を用い、以下、回路１および
回路２を用いて構成されたプロセッサ１００の動作を説
明する。ここでは、デバッグモジュール２００を使用し
ない場合を例に、図５に示したプログラム５３０をプロ
セッサ１００上で実行したときの動作を説明する。

【００３８】図５において、プログラム５３０は通常パ
ワーオンリセット５２０により実行開始され、プログラ
ムの初期化５３１後、プログラムのメインルーチン５３
３を実行するものとする。プログラムの初期化５３１中
のデバッグユニットのクロック停止５３２は、図２中の
レジスタ３０１に論理値１をプログラムが書き込むこと
で実現される。図２中のレジスタ出力信号３２３はその
書き込み結果を反映し論理値１となり、ライトパルス検
知信号が論理値０であるためそのまま、同期化回路出力
３２１へ伝達され、デバッグモジュール用クロック信号
３２０がマスクされ、デバッグモジュール２００のクロ
ックは停止する。

【００３９】図６を用いて、前記プログラム５３０をデ
バッグモジュール２００を用いてデバッグすることを想
定し、説明する。

【００４０】まず、デバッガリセット５００によりプロ
セッサ１００内部の全ての論理が初期化される。デバッ
ガリセット５００とパワーオンリセット５２０の違いは
前者がプロセッサ全てのハードウェアを初期化するのに
用いられるため電源投入時、必ず同時に行わなければな
らないのに対し、後者はデバッグに関わる機能以外のモ
ジュールを初期化する点である。

【００４１】その後、図１のデバッグＲＡＭ制御端子１
３１からデバッグ用ＲＡＭ４００内のメモリ４０３へデ
バッグルーチンがロードされる（５０１）と同時に、ラ
イトパルス監視回路４０２は、メモリ４０３への書き込
みを検知し、ライトパルス検知信号４２０に論理値１を
出力する（図４、ライトパルス検知信号４２０参照）。
本段階において、レジスタ出力信号３２３はＯＲ演算機
３０３によりマスクされるため、プログラムから、デバ
ッグモジュール２００のクロック信号３２０を停止する
ことができなくなる。その後、デバッグルーチンがブー
トされ（５０２）プロセッサ１００はデバッグモードで
起動される。引き続き、起動されたデバッグルーチンに
よって、デバッグモジュール２００内の各種デバッグ機
能が設定され（５０３）、パワーオンリセット５２０に
より前記したデバッグ対象のプログラム５３０がデバッ
グ機能の監視下で動作する。プログラム５３０はデバッ
グモード下であらかじめ設定されたハードウェアブレー
ク等のヒット情報に基づくブレーク要求１１０等により
実行中断（５１２）され、または、デバッグルーチン
（５１０）から復帰（５１１）を繰り返しながらデバッ
グが行われる。前記したように、プログラム５３０はデ
バッグモジュールのクロック３２０を停止するよう記述
されているが（図４の３２３）、クロックは停止せず
（図４の３２０）、デバッグを継続することが可能とな
る。

【００４２】以上の実施例では、低消費電力の為の手法
として、クロックの停止を例に挙げて説明した。しか
し、その他の低消費電力の為の手法として、クロックの
周波数を遅くすることが考えられる。また、特開平05-1
08194に記載のようにトランジスタの基板バイアスを制
御することにより、トランジスタのしきい値を高くして
リーク電流を低減し、消費電力を削減することも考えら
れる。あるいは、特開平05-210976に記載のように、ト
ランジスタと電源の間にスイッチを設けこれを制御する
ことにより、回路動作時以外の電源の供給を絶ち、消費
電力を削減することも考えられる。

【００４３】これらの、消費電力を削減するための手法
を採用すると、クロックを停止した場合と同様、消費電
力が削減されている間、回路の動作が不能の状態になる
ことがある。従って、これらの消費電力低減動作をソフ
トウエアでコントロールしている場合、そのプログラム
をデバックする際には、デバックに用いる回路ブロック
の動作状態に応じて、制御回路による回路ブロックの低
消費電力のための制御に干渉することが望ましい。

【００４４】すなわち、クロックの周波数を遅くする技
術を用いている場合には、デバックの間、クロックの周
波数の変化を禁止することが考えられる。

【００４５】また、トランジスタの基板バイアスを制御
することにより、トランジスタのしきい値を高くしてリ
ーク電流を低減し、消費電力を削減する技術を用いてい
る場合は、トランジスタのしきい値制御（例えばトラン
ジスタのバックバイアス電圧の制御）を禁止するように
制御すればよい。

【００４６】あるいは、トランジスタと電源の間にスイ
ッチを設けこれを制御することにより、回路動作時以外
の電源の供給を絶ち、消費電力を低減する技術を用いて
いる場合には、デバックの間、スイッチとなるトランジ
スタがオフにならないように制御すればよい。

【００４７】

【発明の効果】本発明における回路１および回路２を用
いることで、内蔵デバッグモジュールを使用したプログ
ラムデバッグ状態をハードウェアで自動的に認識するこ
とが可能になり、内蔵デバッグモジュールの自身のクロ
ックを停止するよう記述されたプログラムの内蔵デバッ
グモジュールのクロックを停止しようとする矛盾した動
作を抑止することができる。

【図面の簡単な説明】

【図１】実施例におけるハードウェア構成図。

【図２】本発明の回路構成図。

【図３】実施例に基づいた、非デバッグ状態のクロック
停止タイミング。

【図４】実施例に基づいた、デバッグ状態のクロック停
止抑止タイミング。

【図５】実施例に基づいたプログラム例。

【図６】実施例に基づいたプログラム例のデバッグフロ
ー。

【符号の説明】

１００…プロセッサ １０１…プロセッサモジュール １１０…ブレーク要求信号 １１１…パフォーマンスモニタ制御信号 １１２…内部バス群 １１３…内蔵周辺モジュールバス群 １２０…デバッグ用ＲＡＭ制御線 １３０…外部端子 １３１…デバッグＲＡＭ制御端子 ２００…デバッグモジュール ３００…クロック制御モジュール ３０１…レジスタ ３０２…レジスタアクセス制御回路 ３０３…ＯＲ演算器 ３０４…同期化回路 ３０５…ＡＮＤ演算器 ３０６…ディレイ回路 ３０７…クロック生成器 ３０８…ＮＯＴ演算器 ３１０…クロック信号 ３１１…クロック信号 ３２０…デバッグモジュール用クロック信号 ３２１…同期化回路出力 ３２３…レジスタ出力 ３２４…データバス ３２５…制御信号 ４００…デバッグ用ＲＡＭ ４０１…デバッグ用ＲＡＭインタフェース回路 ４０２…ライトパルス検知回路 ４１１…アドレスバス ４１２…データバス ４１３…制御信号 ４２０…ライトパルス検知信号 ４２１…デバッグモード起動信号 ５００…デバッガリセット ５０１…デバッグルーチンのロード処理 ５０２…デバッグルーチンのブート処理 ５０３…デバッグ機能の設定処理 ５１０…デバッグルーチン ５１１…プログラムへ復帰 ５１２…プログラムの実行中断 ５２０…パワーオンリセット ５３０…プログラム例 ５３１…プログラムの初期化 ５３２…デバッグモジュールのクロック停止処理 ５３３…プログラムのメインルーチン。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西井 修 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 津野田 賢伸 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 西本 順一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 館澤 健 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5B048 AA13

Claims (8)

【特許請求の範囲】
1. 【請求項１】回路ブロックと、ソフトウエアにより上記
   回路ブロックのクロック、電源、またはトランジスタの
   しきい値を制御する制御回路と、上記回路ブロックの動
   作状態を検知する検知回路と、上記回路ブロックの動作
   状態に応じて上記制御回路による上記回路ブロックのク
   ロック、電源またはトランジスタのしきい値の制御に干
   渉することを特徴とするプロセッサ。
2. 【請求項２】上記回路ブロックは、上記ソフトウエアの
   デバッグを支援するための機能モジュールであることを
   特徴とする請求項１記載のプロセッサ。
3. 【請求項３】上記制御回路は、ソフトウェアにより上記
   回路ブロックのクロックを停止することを特徴とする請
   求項１または２記載のプロセッサ。
4. 【請求項４】上記回路ブロックが動作中であることをハ
   ードウェアで検知し、検知結果により、上記制御回路に
   よる上記回路ブロックのクロックの制御を無効化するこ
   とを特徴とする請求項１ないし３のうちのいずれかに記
   載のプロセッサ。
5. 【請求項５】さらにメモリを備え、上記検知回路は、上
   記メモリのアクセスを検知することにより、上記回路ブ
   ロックの状態を検知することを特徴とする請求項１ない
   し４のうちのいずれかに記載のプロセッサ。
6. 【請求項６】ＣＰＵと、該ＣＰＵによって制御される内
   蔵周辺機能モジュールと、プログラムで該周辺機能モジ
   ュールのクロックを停止する制御回路を同一の集積回路
   チップ上に有し、 上記内蔵周辺機能モジュールが動作中であることをハー
   ドウェアで検知する検知回路と、 その検知結果より、プログラムで行われる上記内蔵周辺
   モジュールのクロック停止処理を無効化する回路を有す
   る、内蔵周辺機能モジュールのクロック制御回路を持つ
   プロセッサ。
7. 【請求項７】チップ内蔵のデバッグモジュール、すなわ
   ち、プログラムのデバッグを支援するための機能モジュ
   ールのクロックをソフトウェアで停止することができる
   回路を有し、上記デバッグモジュールが動作中であるこ
   とをハードウェアで検知する回路と、その検知結果よ
   り、プログラムで行われるデバッグモジュールのクロッ
   ク停止処理を無効化する回路を持つプロセッサ。
8. 【請求項８】デバッグモジュール、および、デバッグ用
   のプログラムを格納するためのメモリを同一大規模集積
   回路チップ上に有し、かつ、上記メモリ上のプログラム
   より起動されるデバッグモードを備えたプロセッサにお
   いて、上記メモリの書き込みを検知することで、上記デ
   バッグモジュールの使用の有無を判断する回路を備えた
   内蔵周辺機能モジュールのクロック制御回路を持つプロ
   セッサ。