JP2000286560A - Multilayer fluororesin substrate and its manufacture - Google Patents

Multilayer fluororesin substrate and its manufacture

Info

Publication number
JP2000286560A
JP2000286560A JP9309499A JP9309499A JP2000286560A JP 2000286560 A JP2000286560 A JP 2000286560A JP 9309499 A JP9309499 A JP 9309499A JP 9309499 A JP9309499 A JP 9309499A JP 2000286560 A JP2000286560 A JP 2000286560A
Authority
JP
Japan
Prior art keywords
laminate
prepreg
temperature
multilayer
ptfe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9309499A
Other languages
Japanese (ja)
Inventor
正夫 ▲槙▼島
Masao Makishima
Atsushi Kentsuu
篤史 見通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichias Corp
Original Assignee
Nichias Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichias Corp filed Critical Nichias Corp
Priority to JP9309499A priority Critical patent/JP2000286560A/en
Publication of JP2000286560A publication Critical patent/JP2000286560A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology for preventing a PTFE core material, constituting respective layers from softening, deforming and extending at manufacturing of a multilayer board using PTFE and preventing a bonding layer from softening and melting at mounting of parts. SOLUTION: In a multilayer fluororesin substrate, at least one stacked board, where a circuit pattern is formed on one face of a stacked body 101 where a prepreg formed of fiber and polytetra fluoroethylene resin or the prepreg and a polytetra fluoroethylene film are stacked. The stacked boards are stacked via a bonding layer whose melting point is 260 deg.C-290 deg.C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、接着層に特徴を有
する多層構造を有するふっ素樹脂基板及びその作製方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fluororesin substrate having a multilayer structure characterized by an adhesive layer and a method for manufacturing the same.

【0002】[0002]

【従来の技術】多層配線構造を有する電子回路用の基板
が知られている。
2. Description of the Related Art A substrate for an electronic circuit having a multilayer wiring structure is known.

【0003】近年、電子回路は扱い信号の周波数が高く
なっており、それに対応して電子回路用の基板にも高周
波特性の良いもの、具体的には高周波における誘電率が
低く、高周波における損失の少ないものが求められてい
る。また、高周波回路の集積化及び複雑化に対応して基
板を多層配線構造としたものが求められている。
[0003] In recent years, the frequency of signals handled by electronic circuits has been increasing, and accordingly, substrates for electronic circuits having good high-frequency characteristics, specifically, low dielectric constants at high frequencies and loss of high-frequency losses, have been developed. Less is needed. In addition, a substrate having a multilayer wiring structure has been demanded in response to the integration and complexity of high-frequency circuits.

【0004】高周波特性の良い材料としては、ふっ素樹
脂特にポリテトラフロロエチレン(PTFE)材料が用いら
れている。PTFE材料を用いて多層基板を作製しようとす
る場合、まずガラスクロスにPTFE材料を含浸させたプリ
プレグと呼ばれるシート状の材料をまず得る。次にプリ
プレグとPTFEフィルムとを積層し一体化させたコア材の
表面に必要とする導電パターンを形成して積層板を作製
する。そして、この積層板を複数、ボンディングフィル
ムと呼ばれる溶融タイプのふっ素樹脂フィルムを介して
積層し、熱プレスにより一体化することで多層基板が得
られる。
As a material having good high-frequency characteristics, a fluorine resin, particularly a polytetrafluoroethylene (PTFE) material is used. When producing a multilayer substrate using a PTFE material, first, a sheet-like material called a prepreg in which a glass cloth is impregnated with a PTFE material is first obtained. Next, a required conductive pattern is formed on the surface of the core material in which the prepreg and the PTFE film are laminated and integrated to produce a laminate. Then, a plurality of the laminates are laminated via a fusion-type fluororesin film called a bonding film, and integrated by hot pressing to obtain a multilayer substrate.

【0005】この方法では、熱プレスを行うことで、ボ
ンディングフィルムが溶融し、導電パターンが形成され
た積層板が複数積層接着される。
In this method, the bonding film is melted by hot pressing, and a plurality of laminated boards on which conductive patterns are formed are adhered.

【0006】このボンディングフィルムには、 接着時においてコア材より低い温度で溶融すること。 溶融時の流動性が良いこと。 等の性質が求められる。[0006] The bonding film must be melted at a temperature lower than that of the core material during bonding. Good fluidity during melting. Are required.

【0007】の要件は、接着時にコア材が軟化してし
まうことを防ぐために必要とされる。の要件は、接着
層を均一に存在させ、重ねた積層板同士の密着性を高め
る上で必要とされる。
The above requirement is required to prevent the core material from softening during bonding. Are required in order for the adhesive layer to be present uniformly and to enhance the adhesion between the stacked laminates.

【0008】上述した要件を満たす多層ふっ素樹脂基板
に用いられるボンディングフィルムとしては、米国ARLO
N社製#6700やRogers社製3001などがある。例えば、ARL
ON社製#6700は、PCTFE(ポリクロロトリフロロエチレ
ン)とPVDF(ポリビニリデンフロライド)の共重合体で
構成されている。
As a bonding film used for a multilayer fluororesin substrate satisfying the above requirements, US
There are # 6700 manufactured by N Company and 3001 manufactured by Rogers. For example, ARL
# 6700 manufactured by ON Company is composed of a copolymer of PCTFE (polychlorotrifluoroethylene) and PVDF (polyvinylidene fluoride).

【0009】[0009]

【発明が解決しようとする課題】上述した市販のボンデ
ィングフィルムは、溶融時の流動性は優れているが、溶
融温度が約190℃と低いという問題がある。
The above-mentioned commercially available bonding films have excellent fluidity at the time of melting, but have a problem that the melting temperature is as low as about 190 ° C.

【0010】多層基板が実際に使われる段階では、半田
付けによる部品の取り付けが当然行われる。生産現場に
おける多層基板への半田付けは、半田ペーストを部品の
リードに付着させた状態で、部品を多層基板の所定の位
置に仮配置し、この部品が仮配置された多層基板を加熱
炉に投入して半田ペーストを溶かすことによって行われ
る。
At the stage when the multilayer board is actually used, components are naturally mounted by soldering. When soldering to a multilayer board at a production site, the parts are temporarily placed at predetermined positions on the multilayer board with the solder paste attached to the leads of the parts, and the multilayer board on which the parts are temporarily placed is placed in a heating furnace. This is done by throwing in and melting the solder paste.

【0011】この半田付けの工程において、多層基板は
半田の溶融する温度雰囲気に曝される。当然のことなが
ら、多層基板はこの温度雰囲気に耐えることが必要とさ
れる。
In this soldering step, the multilayer board is exposed to an atmosphere in which the solder melts. Of course, the multilayer substrate is required to withstand this temperature atmosphere.

【0012】JIS C-6481に規定される半田耐熱試験によ
れば、260℃の温度に設定したソルダーバスに被試験
基板を所定の時間浸すことが行われる。多層基板であれ
ば、この試験の際に基板の膨れや剥離、剥がれ等が発生
しないものであることが要求される。
According to the soldering heat test specified in JIS C-6481, a substrate to be tested is immersed in a solder bath set at a temperature of 260 ° C. for a predetermined time. In the case of a multi-layer substrate, it is required that the substrate does not undergo swelling, peeling, peeling, or the like during this test.

【0013】また、実際の部品の実装時(半田付けによ
る部品の実装時)においても基板は240℃〜260℃
の温度に加熱される。従って、多層基板にはこの温度に
耐えるものであることが要求される。
[0013] Also, at the time of actual mounting of components (at the time of mounting components by soldering), the substrate is kept at 240 ° C to 260 ° C.
Heated to a temperature of Therefore, a multilayer substrate is required to withstand this temperature.

【0014】前述したように、積層ふっ素樹脂基板に用
いられている従来のボンディングフィルムは、溶融温度
が190℃程度である。よって、上述した半田付け工程
に従う部品の実装時において多層基板としての信頼性に
問題が生じる。
As described above, the conventional bonding film used for the laminated fluororesin substrate has a melting temperature of about 190 ° C. Therefore, there is a problem in the reliability of the multilayer board when mounting the components according to the above-described soldering process.

【0015】例えば、ボンディングフィルムとして融点
が190℃程度のものを用いた場合、多層に重ねられた
積層板間には上記ボンディングフィルム材料が溶融する
ことで形成される接着層が存在するが、この接着層が上
記半田付け工程時における加熱によって軟化したり溶融
してしまう。
For example, when a bonding film having a melting point of about 190 ° C. is used, an adhesive layer formed by melting the above-mentioned bonding film material exists between the multilayered laminated plates. The adhesive layer is softened or melted by heating during the soldering process.

【0016】実際には、接着層の全体が加熱温度まで昇
温する訳ではないので、上述した加熱において接着層が
完全に溶融してしまうことは少ない(加熱時間や基板の
寸法や層構造にもよるので一概にはいえないが)。しか
し、軟化することを避けることはできない。
Actually, since the entire adhesive layer does not necessarily rise to the heating temperature, it is unlikely that the adhesive layer is completely melted by the above-mentioned heating (depending on the heating time, the dimensions of the substrate and the layer structure). I can't say for sure, though). However, softening cannot be avoided.

【0017】多層基板では、配線を多層に形成するため
に各層を構成する積層板の位置合わせが極めて需要であ
る。即ち、上下に離間した積層板に存在する導電パター
ンから部品までのコンタクトを形成したり、上下に離間
した積層板同士の配線を接続するために各層の位置を正
確に合わせることが必要とされる。
In the case of a multi-layer substrate, there is a great demand for positioning of a laminated plate constituting each layer in order to form wirings in multiple layers. That is, it is necessary to accurately align the positions of the respective layers in order to form a contact from the conductive pattern present on the vertically separated laminated board to the component or to connect the wiring between the vertically separated laminated boards. .

【0018】上述した接着層の軟化(最悪の場合は溶
融)が生じると、各層を構成する積層板の位置は微妙に
ずれる。現在、必要とされている位置合わせ精度は最も
厳しいもので100μm程度であるが、接着層が軟化し
た場合、この程度の位置ずれは容易に生じてしまう。
When the above-described softening (in the worst case, melting) of the adhesive layer occurs, the position of the laminated plate constituting each layer is slightly shifted. At present, the required alignment accuracy is the severest and is about 100 μm. However, when the adhesive layer is softened, such a positional shift easily occurs.

【0019】要求される位置合わせ精度は、今後さらに
厳しくなることが予想される。従って、上述した半田付
け工程における接着層の軟化は極力小さなものであるこ
とが要求される。
The required positioning accuracy is expected to become even more severe in the future. Therefore, it is required that the softening of the adhesive layer in the above-mentioned soldering step be as small as possible.

【0020】本発明は、PTFEを用いた多層基板におい
て、上述したような問題を解決することを課題とする。
An object of the present invention is to solve the above-mentioned problems in a multilayer substrate using PTFE.

【0021】[0021]

【課題を解決するための手段】本発明者らの研究によれ
ば、上述した問題を解決するには、PTFEを用いた積層板
同士を張り合わせるための接着層を構成する材料には、
以下の要件を満足したものであることが必要であるとの
知見が得られた。 半田付け時の加熱温度となる目安260℃よりも融点
が高いこと。 接着工程に必要とされる熱プレス温度が290℃以下
であること。 PTFEの接着が良好にできること。 接着層として機能する溶融時の流動性が十分であるこ
と。 多層基板の高周波特性を悪化させないもの。
According to the study of the present inventors, in order to solve the above-mentioned problems, the material constituting the adhesive layer for bonding the laminates using PTFE includes:
It has been found that it is necessary to satisfy the following requirements. The melting point must be higher than the approximate heating temperature of 260 ° C for soldering. The hot pressing temperature required for the bonding step is 290 ° C. or less. Good adhesion of PTFE. Sufficient fluidity at the time of melting to function as an adhesive layer. Those that do not degrade the high-frequency characteristics of the multilayer substrate.

【0022】すなわち、本発明は、繊維とポリテトラフ
ロロエチレン樹脂とでなるプリプレグまたは該プリプレ
グとポリテトラフロロエチレンフィルムとを積層してな
る積層体の少なくとも一方の面に回路パターンを形成し
た積層板を少なくとも一層含む多層ふっ素樹脂基板であ
って、前記積層板が、融点が260℃より高く、かつ2
90℃以下である接着層を介して積層されていることを
特徴とする多層ふっ素樹脂基板である。
That is, the present invention relates to a laminated board having a circuit pattern formed on at least one surface of a prepreg comprising a fiber and a polytetrafluoroethylene resin, or a laminate obtained by laminating the prepreg and a polytetrafluoroethylene film. Wherein the laminate has a melting point higher than 260 ° C. and 2
A multilayer fluororesin substrate characterized by being laminated via an adhesive layer having a temperature of 90 ° C. or lower.

【0023】また、本発明は、繊維とポリテトラフロロ
エチレン樹脂とでなるプリプレグまたは該プリプレグと
ポリテトラフロロエチレンフィルムとを積層してなる積
層体の一方または両面に回路パターンを形成した積層板
を形成する第1の工程と、前記積層板を少なくも一層含
む積層物を熱プレス法により接着する第2の工程とを有
し、前記第2の工程において、前記積層板を、融点が2
60℃より高く、かつ290℃以下である接着剤を用い
て260℃より高く、かつ290℃より低い加熱温度で
加圧することを特徴とする多層ふっ素樹脂基板の作製方
法である。
The present invention also relates to a laminate having a circuit pattern formed on one or both sides of a prepreg comprising a fiber and a polytetrafluoroethylene resin or a laminate obtained by laminating the prepreg and a polytetrafluoroethylene film. A first step of forming, and a second step of bonding a laminate including at least one of the laminates by a hot press method, wherein in the second step, the laminate has a melting point of 2
A method for producing a multilayer fluororesin substrate, characterized in that pressure is applied at a heating temperature higher than 260 ° C. and lower than 290 ° C. using an adhesive having a temperature higher than 60 ° C. and lower than 290 ° C.

【0024】上記において接着層を形成する接着剤は、
テトラフロロエチレン・エチレン共重合体(E/TFE)が
好ましい。E/TFE は融点が270℃であり、前述した部
品の実装時における半田付け温度に十分耐えることがで
きる。尚、テトラフロロエチレンとエチレンとのモノマ
ー比は特に制限されない。
In the above, the adhesive forming the adhesive layer is:
Tetrafluoroethylene / ethylene copolymer (E / TFE) is preferred. E / TFE has a melting point of 270 ° C. and can sufficiently withstand the soldering temperature at the time of mounting the aforementioned components. Incidentally, the monomer ratio between tetrafluoroethylene and ethylene is not particularly limited.

【0025】また、E/TFEを接着層として用いた場合、
その融点が270℃であるので、熱プレス時の温度は、
PTFEの融点である327℃より低い温度(一般に熱プレ
スは280℃〜290℃の温度で行われる)とすること
ができ、熱プレス時に積層板を構成するPTFE材料が軟化
したり、溶融したりすることを防ぐことができる。
When E / TFE is used as the adhesive layer,
Since its melting point is 270 ° C, the temperature during hot pressing is
The temperature can be lower than the melting point of PTFE, which is 327 ° C (generally, hot pressing is performed at a temperature of 280 ° C to 290 ° C). During the hot pressing, the PTFE material constituting the laminate may soften or melt. Can be prevented.

【0026】また、E/TFEは、溶融時における流動性に
優れ、さらにPTFEに対する接着力も優れているので、接
着層として有効に機能させることができる。さらに電気
抵抗も高く、誘電率も低いという特徴を有している。
E / TFE is excellent in fluidity at the time of melting and also excellent in adhesion to PTFE, so that it can function effectively as an adhesive layer. Further, they have the characteristics of high electric resistance and low dielectric constant.

【0027】E/TFEの溶融温度が270℃であるという
ことは重要である。PTFEの融点は327℃であるが、熱
プレス時にはそれ以下の温度においても一部軟化しはじ
めている。
It is important that the melting temperature of E / TFE is 270 ° C. Although the melting point of PTFE is 327 ° C., it partially begins to soften at a temperature lower than that during hot pressing.

【0028】本発明においては、E/TFEの溶融温度が2
70℃であるので、各層を構成する積層板を接着させる
熱プレス時の温度は280℃〜290℃で行うことがで
きる。
In the present invention, the melting temperature of E / TFE is 2
Since the temperature is 70 ° C., the temperature at the time of hot pressing for bonding the laminated boards constituting the respective layers can be performed at 280 ° C. to 290 ° C.

【0029】なお、E/TFEの融点より少し高い温度で熱
プレスを行うのは、接着層は積層板の間にあるため、熱
プレスの温度より接着層の温度が低くなるので、接着層
の温度をその融点温度以上にするためである。
The reason why the hot pressing is performed at a temperature slightly higher than the melting point of E / TFE is that the temperature of the adhesive layer is lower than the temperature of the hot press because the adhesive layer is between the laminated plates. This is because the melting point temperature or higher is set.

【0030】一般に上記熱プレス時の温度は、接着層を
構成する材料(本発明の場合はE/TFEやFEP )の融点よ
り10℃〜20℃高くすることが必要である。
Generally, the temperature at the time of the hot pressing needs to be higher by 10 ° C. to 20 ° C. than the melting point of the material constituting the adhesive layer (E / TFE or FEP in the present invention).

【0031】従って、本発明を採用した場合の多層に各
積層板同士を接着するための熱プレス温度は、280℃
〜290℃となる。
Therefore, when the present invention is adopted, the hot pressing temperature for bonding each laminated board to the multilayer is 280 ° C.
2290 ° C.

【0032】他方で、PTFEを主要な構成材料とする積層
板が積層接着時に熱プレスにより変形したり、延びたり
しないようにするためには、熱プレス時の温度を300
℃以下、好ましくは290℃以下の温度とすることが必
要である。
On the other hand, in order to prevent a laminate made of PTFE as a main constituent material from being deformed or expanded by hot pressing at the time of laminating and bonding, the temperature at the time of hot pressing should be 300 ° C.
It is necessary to set the temperature to not more than ℃, preferably not more than 290 ℃.

【0033】従って、半田付け時に必要とされる温度に
おける耐熱性(260℃より高い融点)を有しながら、
さらに290℃以下温度での熱プレスによって、接着層
として機能させることができる材料として、融点が26
0℃より高く、290℃以下である材料であるE/TFEを
選択することは極めて重要なこととなる。
Therefore, while having heat resistance at a temperature required for soldering (melting point higher than 260 ° C.),
Further, as a material that can function as an adhesive layer by hot pressing at a temperature of 290 ° C. or less, a material having a melting point of 26
It is extremely important to select E / TFE, a material that is higher than 0 ° C. and equal to or lower than 290 ° C.

【0034】また、同様の要件を満たす接着剤として、
融点が275℃であるテトラフロロエチレン・ヘキサフ
ロロプロピレン共重合体(FEP)を用いることができる。
As an adhesive satisfying the same requirements,
A tetrafluoroethylene-hexafluoropropylene copolymer (FEP) having a melting point of 275 ° C. can be used.

【0035】プリプレグの構造としては、ガラスクロス
等の無機繊維クロスにポリテトラフロロエチレン樹脂を
含浸させたもの、ガラスファイバー等の無機繊維をポリ
テトラフロロエチレン樹脂中に分散させたもの、これら
を組み合わせたものを採用することができる。尚、無機
繊維の代わりに、またはそれに加えてアラミド繊維等の
有機繊維を用いることができる。例えば、プリプレグと
して、アラミド繊維の不織布にポリテトラフロロエチレ
ン樹脂を含浸させたもの、アライド繊維をポリテトラフ
ロロエチレン樹脂中に分散させたものを採用することが
できる。
The structure of the prepreg is obtained by impregnating an inorganic fiber cloth such as a glass cloth with a polytetrafluoroethylene resin, dispersing an inorganic fiber such as a glass fiber in a polytetrafluoroethylene resin, or combining these. Can be adopted. Note that organic fibers such as aramid fibers can be used instead of or in addition to the inorganic fibers. For example, as the prepreg, a non-woven fabric of aramid fiber impregnated with polytetrafluoroethylene resin, or a non-woven fabric of allied fiber dispersed in polytetrafluoroethylene resin can be used.

【0036】[0036]

【作用】多層に重ね合わせる積層板として融点が327
℃のPTFEを用い、各積層板を接着する接着層として融点
が270℃のE/TFE、または融点が275℃であるFEPを
用いることで、後の部品実装時における半田付け温度
(〜260℃)に耐えるものが得られ、さらに接着時に
おける熱プレス温度をPTFE材料が変形したり延びたりし
ない温度である290℃以下とすることができる。
[Function] The melting point is 327 as a laminated plate to be laminated in multiple layers.
By using E / TFE having a melting point of 270 ° C. or FEP having a melting point of 275 ° C. as an adhesive layer for bonding the respective laminates using PTFE at a temperature of 270 ° C., the soldering temperature (at 260 ° C. ) Can be obtained, and the hot pressing temperature at the time of bonding can be 290 ° C. or lower, which is a temperature at which the PTFE material does not deform or expand.

【0037】[0037]

【発明の実施の形態】図1に発明を利用して多層基板を
得る工程を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a process for obtaining a multilayer substrate using the present invention.

【0038】まず、ガラスクロスにPTFEディスパージョ
ンを含浸させ、さらに焼成する工程を繰り返すことによ
り、所定量のふっ素樹脂を含有したプリプレグを得、そ
の上にPTFEフィルムを積層し、更にその両面に厚さ18
μmの銅箔102,103を重ねて真空熱プレスで加熱
加圧する。
First, a prepreg containing a predetermined amount of a fluororesin is obtained by repeating a process of impregnating a glass cloth with a PTFE dispersion and further firing, and a PTFE film is laminated thereon, and furthermore, a thickness is formed on both sides thereof. 18
The copper foils 102 and 103 of μm are stacked and heated and pressed by a vacuum hot press.

【0039】こうして、積層体101、銅箔102,1
03でなる、厚さ200μmの銅張積層板104を得る
(図1(A))。尚、積層体101として、複数枚のプリ
プレグをPTFEフィルムを介して多層構造としたものを用
いてもよい。また、プリプレグの表面に直接銅箔を貼り
付けてもよい。
Thus, the laminate 101, the copper foils 102, 1
A copper-clad laminate 104 of No. 03 having a thickness of 200 μm is obtained (FIG. 1A). In addition, as the laminated body 101, a multi-layered structure of a plurality of prepregs via a PTFE film may be used. Further, a copper foil may be directly adhered to the surface of the prepreg.

【0040】尚、銅張積層板104の誘電率や厚さの調
整は、ガラスクロスへのPTFEの含浸回数やPTFEフィルム
の厚さ、積層時の構成パターンを変えることによって行
う。
The dielectric constant and thickness of the copper-clad laminate 104 are adjusted by changing the number of times of impregnation of the glass cloth with PTFE, the thickness of the PTFE film, and the configuration pattern at the time of lamination.

【0041】図1(B)に示す状態を得たら、銅箔102
及び103に対してパターンの形成を行う。このパター
ン加工は、NCマシンによる孔あけ、スルーホール内壁面
に対する表面処理(脱ふっ素化処理)、銅メッキ、エッ
チングによって行う。
After obtaining the state shown in FIG.
And 103 are formed. This pattern processing is performed by drilling using an NC machine, surface treatment (defluorination treatment) on the inner wall surface of the through hole, copper plating, and etching.

【0042】図1(C)に、銅張積層板104に対してパ
ターン105の形成を行った状態(パターン形成後にお
ける一部分の断面)を示す。この状態をコア材115と
いう。
FIG. 1C shows a state in which a pattern 105 has been formed on the copper clad laminate 104 (a partial cross section after the pattern has been formed). This state is referred to as a core material 115.

【0043】図1(C)において、スルーホール107に
銅メッキ処理を行うことによって、銅メッキパターン1
08が形成され、さらに表面処理層109が形成され
る。表面処理層109は、後に多層基板を構成する際に
後述するボンディングフィルムとの密着性を向上させる
ためのミクロラフ表面を形成させることによって得られ
る。
In FIG. 1 (C), the copper plating pattern 1
08, and a surface treatment layer 109 is further formed. The surface treatment layer 109 is obtained by forming a micro-rough surface for improving adhesion to a bonding film described later when a multilayer substrate is formed later.

【0044】図1(C)に示すスルホール107によっ
て、積層銅張板104の表面及び裏面に形成された回路
パターン105のコンタクトが形成される。なお、符号
106で示されるのが、スルホール部から延在する導電
パターンである。
By the through holes 107 shown in FIG. 1C, contacts of the circuit pattern 105 formed on the front and back surfaces of the laminated copper clad board 104 are formed. Reference numeral 106 denotes a conductive pattern extending from the through hole.

【0045】次ぎに図1(D)に示すように、符号10,
20で示される銅張積層板を作製する。作製行程は図1
(A)〜(B)に示す作製行程に準じて行えばよい。
Next, as shown in FIG.
A copper clad laminate indicated at 20 is prepared. Figure 1 shows the fabrication process
What is necessary is just to perform according to the manufacturing process shown to (A)-(B).

【0046】例えば図1(C)に示す片面板10は、銅張
積層板104と同じ構造のものの片面がにエッチング加
工されて銅箔が消失し、積層体112の片面のみに銅箔
111が貼り付けられた構造となっている。
For example, the single-sided board 10 shown in FIG. 1C has the same structure as the copper-clad laminate 104, and one side is etched to lose the copper foil, and the copper foil 111 is provided only on one side of the laminate 112. It has a stuck structure.

【0047】片面板10と20とを得たら、この2枚の
間にボンディングフィルム113及び114を介して図
1(B)に示すスルーホール部を形成したコア材115を
挟み込む。
After the single-sided plates 10 and 20 are obtained, a core material 115 having a through hole shown in FIG. 1B is sandwiched between the two plates via bonding films 113 and 114.

【0048】ここでは、ボンディングフィルム113及
び114として、厚さ50μmのフィルム状のE/TFEを
用いる。
Here, as the bonding films 113 and 114, a film-shaped E / TFE having a thickness of 50 μm is used.

【0049】この工程では、片面板10、コア材11
5、片面板20の位置合わせが重要である。積層状態を
得たら、280℃、12kg/cm2の圧力で熱プレスを行
う。こうして、図1(C)に示す4層に回路パターンが積
層された多層基板が得られる。ここで4層というのは、
導電パターンの層が4層形成されているという意味であ
る。
In this step, the single-sided plate 10 and the core material 11
5. Positioning of the single-sided plate 20 is important. After obtaining the laminated state, hot pressing is performed at 280 ° C. and a pressure of 12 kg / cm 2. Thus, a multilayer substrate in which circuit patterns are stacked in four layers as shown in FIG. 1C is obtained. Here, four layers means
This means that four conductive pattern layers are formed.

【0050】次ぎに得られた4層の多層基板に対してス
ルーホール117を形成する。スルーホールの形成は、
まずNC加工によって行い、さらに銅メッキ層118を形
成する。銅メッキ層118は、スルーホール117の内
部にも形成される。そして、パターニングを行い、さら
に半田メッキ119を行う。半田メッキを行いたくない
部分には、レジスト120で覆う(図1(D))。
Next, through holes 117 are formed in the obtained four-layered multilayer substrate. The formation of through holes
First, an NC process is performed, and then a copper plating layer 118 is formed. The copper plating layer 118 is also formed inside the through hole 117. Then, patterning is performed, and further, solder plating 119 is performed. Portions where solder plating is not desired are covered with a resist 120 (FIG. 1D).

【0051】こうして、図1(D)に示す4層に回路パタ
ーンが積層された多層基板が得られる。
In this way, a multilayer substrate in which circuit patterns are laminated in four layers as shown in FIG. 1D is obtained.

【0052】以上説明した工程を適時組み合わせること
で、任意の多層構造を得ることができる。また、必要と
するスルーホール構造を作製することができる。また、
例えば片面板10や20として、両面に回路パターンが
形成されたものを採用したり、図1(D)に示す構造に加
えて更に銅張積層板や片面板を積層した構造を採用する
こともできる。また、多層基板の厚さを稼ぐために銅箔
を形成しないコア材を挟み込んだ構造を採用することも
できる。
An arbitrary multilayer structure can be obtained by appropriately combining the steps described above. Further, a required through-hole structure can be manufactured. Also,
For example, as the single-sided boards 10 and 20, those having circuit patterns formed on both sides may be employed, or a structure in which a copper-clad laminate or a single-sided board is further laminated in addition to the structure shown in FIG. it can. In addition, a structure in which a core material that does not form a copper foil is sandwiched in order to increase the thickness of the multilayer substrate may be employed.

【0053】なお、ここでは、積層する積層板として同
じ厚さのコア材を積層する場合の例を示したが、その厚
さを層毎に変えたものとしてもよい。
Here, an example in which core materials having the same thickness are laminated as the laminated plates to be laminated has been described, but the thickness may be changed for each layer.

【0054】また、107で示すスルーホールを形成し
ない構造としてもよい。
Further, a structure in which a through hole 107 is not formed may be adopted.

【0055】また、PTFEを用いた積層板と他の材質の基
板(例えばガラスエポキシ基板)とを貼り合わせる場合
にも本発明を利用することができる。
The present invention can also be used when a laminate made of PTFE and a substrate made of another material (for example, a glass epoxy substrate) are bonded.

【0056】また、積層構造の全ての接着層に本発明の
接着構造を採用するのではなく、その一部に本発明の接
着構造を採用するのでもよい。また、コア材の誘電率を
層毎に異ならせてもよい。
Further, the adhesive structure of the present invention may not be employed for all the adhesive layers of the laminated structure, but may be employed for a part thereof. Further, the dielectric constant of the core material may be different for each layer.

【0057】[0057]

【発明の効果】本発明を利用することで、PTFEを用いた
多層基板において、その作製時において各層を構成する
PTFEコア材が軟化して変形したり延びたりすることがな
く、さらに部品の実装時において接着層の軟化や溶融が
発生しない技術を提供することができる。
According to the present invention, each layer is formed at the time of manufacturing a multilayer substrate using PTFE.
It is possible to provide a technique in which the PTFE core material is not softened and deformed or elongated, and furthermore, the softening or melting of the adhesive layer does not occur when mounting the component.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を利用して多層ふっ素樹脂基板を作製す
る工程を示す図。
FIG. 1 is a view showing a process for manufacturing a multilayer fluororesin substrate using the present invention.

【符号の説明】[Explanation of symbols]

10 片面板 20 片面板 101 積層体 102 銅箔 103 銅箔 104 銅張積層板 105 銅箔パターン 106 銅箔パターン 107 スルーホール 108 銅メッキ層 109 表面処理層 111 銅箔パターン 112 積層体 113 E/TFEでなるボンディングフィルム 114 E/TFEでなるボンディングフィルム 115 コア材 117 スルーホール 118 銅メッキ層 119 半田メッキ層 120 レジスト層 DESCRIPTION OF SYMBOLS 10 Single-sided board 20 Single-sided board 101 Laminated body 102 Copper foil 103 Copper foil 104 Copper-clad laminated board 105 Copper foil pattern 106 Copper foil pattern 107 Through hole 108 Copper plating layer 109 Surface treatment layer 111 Copper foil pattern 112 Laminated body 113 E / TFE Bonding film 114 made of E / TFE 115 Core material 117 Through hole 118 Copper plating layer 119 Solder plating layer 120 Resist layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 繊維とポリテトラフロロエチレン樹脂と
でなるプリプレグまたは該プリプレグとポリテトラフロ
ロエチレンフィルムとを積層してなる積層体の少なくと
も一方の面に回路パターンを形成した積層板を少なくと
も一層含む多層ふっ素樹脂基板であって、前記積層板
が、融点が260℃より高く、かつ290℃以下である
接着層を介して積層されていることを特徴とする多層ふ
っ素樹脂基板。
1. A prepreg comprising a fiber and a polytetrafluoroethylene resin or a laminate obtained by laminating the prepreg and a polytetrafluoroethylene film on at least one side of a laminate having a circuit pattern formed on at least one surface thereof. A multilayer fluororesin substrate, wherein the laminate is laminated via an adhesive layer having a melting point higher than 260 ° C and 290 ° C or lower.
【請求項2】 請求項1において、接着層がテトラフロ
ロエチレン・エチレン共重合体またはテトラフロロエチ
レン・ヘキサフロロプロピレン共重合体からなることを
特徴とする多層ふっ素樹脂基板。
2. The multi-layer fluororesin substrate according to claim 1, wherein the adhesive layer is made of a tetrafluoroethylene / ethylene copolymer or a tetrafluoroethylene / hexafluoropropylene copolymer.
【請求項3】 繊維とポリテトラフロロエチレン樹脂と
でなるプリプレグまたは該プリプレグとポリテトラフロ
ロエチレンフィルムとを積層してなる積層体の一方また
は両面に回路パターンを形成した積層板を形成する第1
の工程と、前記積層板を少なくも一層含む積層物を熱プ
レス法により接着する第2の工程とを有し、 前記第2の工程において、前記積層板を、融点が260
℃より高く、かつ290℃以下である接着剤を用いて2
60℃より高く、かつ290℃より低い加熱温度で加圧
することを特徴とする多層ふっ素樹脂基板の作製方法。
3. A first method for forming a laminate in which a circuit pattern is formed on one or both sides of a prepreg comprising a fiber and a polytetrafluoroethylene resin or a laminate obtained by laminating the prepreg and a polytetrafluoroethylene film.
And a second step of bonding a laminate including at least one of the laminates by a hot press method. In the second step, the laminate has a melting point of 260.
2 ° C using an adhesive that is higher than
A method for producing a multi-layered fluororesin substrate, comprising applying pressure at a heating temperature higher than 60 ° C. and lower than 290 ° C.
【請求項4】 請求項3において、接着剤としてテトラ
フロロエチレン・エチレン共重合体またはテトラフロロ
エチレン・ヘキサフロロプロピレン共重合体を用いるこ
とを特徴とする多層ふっ素樹脂基板の作製方法。
4. The method according to claim 3, wherein a tetrafluoroethylene / ethylene copolymer or a tetrafluoroethylene / hexafluoropropylene copolymer is used as the adhesive.
JP9309499A 1999-03-31 1999-03-31 Multilayer fluororesin substrate and its manufacture Pending JP2000286560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9309499A JP2000286560A (en) 1999-03-31 1999-03-31 Multilayer fluororesin substrate and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9309499A JP2000286560A (en) 1999-03-31 1999-03-31 Multilayer fluororesin substrate and its manufacture

Publications (1)

Publication Number Publication Date
JP2000286560A true JP2000286560A (en) 2000-10-13

Family

ID=14072946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9309499A Pending JP2000286560A (en) 1999-03-31 1999-03-31 Multilayer fluororesin substrate and its manufacture

Country Status (1)

Country Link
JP (1) JP2000286560A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006003305T5 (en) 2005-12-05 2008-10-23 Dupont-Mitsui Fluorochemicals Co., Ltd. Fluororesin laminated substrate
US9288900B2 (en) * 2013-04-25 2016-03-15 Samsung Display Co., Ltd. Printed circuit board, display device and method of manufacturing printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006003305T5 (en) 2005-12-05 2008-10-23 Dupont-Mitsui Fluorochemicals Co., Ltd. Fluororesin laminated substrate
US9288900B2 (en) * 2013-04-25 2016-03-15 Samsung Display Co., Ltd. Printed circuit board, display device and method of manufacturing printed circuit board

Similar Documents

Publication Publication Date Title
US5421083A (en) Method of manufacturing a circuit carrying substrate having coaxial via holes
US6451710B1 (en) Method of manufacturing multi-layer printed wiring board
KR101116079B1 (en) Method for manufacturing multilayer printed circuit board and multilayer printed circuit board
JP2587596B2 (en) Circuit board connecting material and method for manufacturing multilayer circuit board using the same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
US20080311358A1 (en) Fluorine Resin Laminated Substrate
JP2857237B2 (en) Method for manufacturing multilayer circuit board
JP3207663B2 (en) Printed wiring board and method of manufacturing the same
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
JP2017135357A (en) Printed wiring board and method of manufacturing the same
KR101281898B1 (en) Multilayer printed wiring board and method for producing same
KR20190124616A (en) Method of manufacturing the printed circuit board
JP2000286560A (en) Multilayer fluororesin substrate and its manufacture
JPH11251703A (en) Circuit board, both-sided circuit board, multilayered circuit board, and manufacture of circuit board
KR101989798B1 (en) Method for manufacturing flexible printed circuit board, and flexible printed circuit board manufactured by the method
KR101097504B1 (en) The method for preparing multi layered circuit board
JPH05315758A (en) Multilayer flexible circuit board and manufacture thereof
JPH08288656A (en) Manufacture of multilayered printed wiring board
JPH05167250A (en) Method of manufacturing multilayer printed wiring board
JP3238901B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2002329967A (en) Method of manufacturing multilayer printed wiring board
JP2002344141A (en) Multilayer circuit board and manufacturing method thereof
JP4200848B2 (en) Printed circuit board and manufacturing method thereof
US20050079652A1 (en) Method of producing multilayer wired circuit board
JPH01151293A (en) Method for conducting inner layer of multilayer printed wiring board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324