JP2000277001A - Cold cathode electric field electron emission element and manufacture thereof, and cold cathode electric field electron emission display device - Google Patents

Cold cathode electric field electron emission element and manufacture thereof, and cold cathode electric field electron emission display device

Info

Publication number
JP2000277001A
JP2000277001A JP19415999A JP19415999A JP2000277001A JP 2000277001 A JP2000277001 A JP 2000277001A JP 19415999 A JP19415999 A JP 19415999A JP 19415999 A JP19415999 A JP 19415999A JP 2000277001 A JP2000277001 A JP 2000277001A
Authority
JP
Japan
Prior art keywords
opening
layer
electrode layer
gate electrode
cold cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19415999A
Other languages
Japanese (ja)
Other versions
JP4193294B2 (en
Inventor
Makoto Noda
真 野田
Jiro Yamada
二郎 山田
Masami Okita
昌海 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19415999A priority Critical patent/JP4193294B2/en
Publication of JP2000277001A publication Critical patent/JP2000277001A/en
Application granted granted Critical
Publication of JP4193294B2 publication Critical patent/JP4193294B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To decrease a drive voltage of an edge type field emission element by improving a confinement effect of an electrolysis in an aperture part. SOLUTION: An electron emission layer 13, an insulation layer 14 and a gate electrode layer 15 are laminated on a supporting body 10 in this order. An aperture part 16 is provided which reaches the surface of the supporting body 10 from the gate electrode layer 15. The aperture part 16 comprises a first aperture part 15A provided in the gate electrode layer 15 and a second aperture part 14A provided at the insulation layer 14 and a third aperture part 13A provided at the electron emission layer 13. The first aperture part 15A and the second aperture part 14A and the third aperture part 13A are communicated with each other. An aperture end of the third aperture part 13A from which electrons are emited is retreated from an aperture end of the first aperture part 15A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出効率に優
れた冷陰極電界電子放出素子及びその製造方法、並び
に、かかる冷陰極電界電子放出素子が組み込まれた冷陰
極電界電子放出表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cold cathode field emission device having excellent electron emission efficiency, a method of manufacturing the same, and a cold cathode field emission display incorporating such a cold cathode field emission device.

【0002】[0002]

【従来の技術】現在主流の陰極線管(CRT)に代わる
画像表示装置として、平面型(フラットパネル形式)の
表示装置が種々検討されている。このような平面型の表
示装置として、液晶表示装置(LCD)、エレクトロル
ミネッセンス表示装置(ELD)、プラズマ表示装置
(PDP)を例示することができる。また、熱的励起に
よらず固体から真空中に電子を放出することが可能な冷
陰極電界電子放出表示装置、所謂フィールドエミッショ
ンディスプレイ(FED)も提案されており、画面の明
るさ及び低消費電力の観点から注目を集めている。
2. Description of the Related Art Various types of flat-panel (flat-panel) display devices have been studied as image display devices to replace the current mainstream cathode ray tube (CRT). Examples of such a flat display device include a liquid crystal display (LCD), an electroluminescence display (ELD), and a plasma display (PDP). Also, a cold cathode field emission display (FED) capable of emitting electrons from a solid into a vacuum without thermal excitation has been proposed, and the brightness of the screen and low power consumption have been proposed. From the viewpoint of attention.

【0003】冷陰極電界電子放出表示装置(以下、単
に、表示装置と称する場合がある)は、一般に、2次元
マトリクス状に配列された各画素に対応して電子放出領
域を有するカソードパネルと、この電子放出領域から放
出された電子との衝突により励起されて発光する蛍光体
層を有するアノードパネルとが、真空層を介して対向配
置された構成を有する。カソードパネル上の各電子放出
領域においては、例えば、複数の電子放出部が形成さ
れ、更に、電子放出部から電子を引き出すためのゲート
電極層も形成されている。この電子放出部とゲート電極
層を有する部分が冷陰極電界電子放出素子であり、以
下、単に電界放出素子と称することがある。
[0003] A cold cathode field emission display (hereinafter sometimes simply referred to as a display) generally includes a cathode panel having an electron emission region corresponding to each pixel arranged in a two-dimensional matrix, An anode panel having a phosphor layer that emits light by being excited by collision with electrons emitted from the electron emission region is arranged to face each other via a vacuum layer. In each electron emission region on the cathode panel, for example, a plurality of electron emission portions are formed, and further, a gate electrode layer for extracting electrons from the electron emission portions is formed. The portion having the electron emission portion and the gate electrode layer is a cold cathode field emission device, and may be simply referred to as a field emission device hereinafter.

【0004】かかる表示装置の構成において、低い駆動
電圧で大きな放出電子電流を得るためには、例えば、電
界放出素子の電子放出部の先端形状を鋭く尖らせた形状
とすること、個々の電子放出部を微細化して、1画素に
対応する区画内における電子放出部の存在密度を高める
こと、電子放出部の先端とゲート電極層との距離を短縮
することが必要である。従って、これらを実現するため
に、従来より様々な構成を有する電界放出素子が提案さ
れている。
In order to obtain a large emission electron current at a low drive voltage in the structure of such a display device, for example, the tip of the electron emission portion of the field emission element must be sharply pointed, and the individual electron emission It is necessary to reduce the size of the portion to increase the density of the electron-emitting portion in a section corresponding to one pixel, and to reduce the distance between the tip of the electron-emitting portion and the gate electrode layer. Therefore, in order to realize these, field emission devices having various configurations have been conventionally proposed.

【0005】かかる従来の電界放出素子の代表例の1つ
として、電子放出部を円錐形の導電体から成る電子放出
電極で構成した、所謂スピント(Spindt)型電界
放出素子(以下、スピント型素子と称する)が知られて
いる。このスピント型素子を組み込んだ表示装置の概念
図を、図21に示す。この表示装置のカソードパネル
は、絶縁基板40上に形成されたカソード電極41と、
カソード電極上を含む絶縁基板40上に形成された層間
絶縁層42と、層間絶縁層42上に形成されたゲート電
極層44と、ゲート電極層44及び層間絶縁層42に設
けられた開口部43内に形成された円錐形の電子放出電
極45から構成されている。通常、電子放出電極45が
所定数集まって1つの電子放出領域が形成され、この電
子放出領域が、2次元マトリクス状に配列された画素の
1つに対応する。一方、アノードパネルは、基板50上
に所定のパターンにより蛍光体層52が形成され、この
蛍光体層52がアノード電極51で覆われた構造を有す
る。
A typical example of such a conventional field emission device is a so-called Spindt-type field emission device (hereinafter referred to as a Spindt-type device) in which an electron emission portion is constituted by an electron emission electrode formed of a conical conductor. ) Are known. FIG. 21 is a conceptual diagram of a display device incorporating this Spindt-type element. A cathode panel of this display device includes a cathode electrode 41 formed on an insulating substrate 40,
An interlayer insulating layer formed on an insulating substrate including the cathode electrode; a gate electrode layer formed on the interlayer insulating layer; an opening provided in the gate electrode layer and the interlayer insulating layer; It has a conical electron emission electrode 45 formed therein. Usually, a predetermined number of the electron emission electrodes 45 form one electron emission region, and this electron emission region corresponds to one of the pixels arranged in a two-dimensional matrix. On the other hand, the anode panel has a structure in which a phosphor layer 52 is formed on a substrate 50 in a predetermined pattern, and the phosphor layer 52 is covered with an anode electrode 51.

【0006】電子放出電極45とゲート電極層44との
間に電圧を印加すると、その結果生じた電界によって電
子放出電極45の先端から電子が引き出される。この電
子は、アノードパネルのアノード電極51に引き付けら
れ、アノード電極51と基板50との間に形成された発
光体層である蛍光体層52に衝突する。この結果、蛍光
体層52が励起されて発光し、所望の画像を得ることが
できる。この冷陰極電界電子放出素子の動作は、基本的
にゲート電極層44に印加される電圧によって制御され
る。
When a voltage is applied between the electron emission electrode 45 and the gate electrode layer 44, electrons are extracted from the tip of the electron emission electrode 45 by the resulting electric field. The electrons are attracted to the anode electrode 51 of the anode panel, and collide with the phosphor layer 52, which is a light emitting layer formed between the anode electrode 51 and the substrate 50. As a result, the phosphor layer 52 is excited to emit light, and a desired image can be obtained. The operation of the cold cathode field emission device is basically controlled by a voltage applied to the gate electrode layer 44.

【0007】かかるスピント型素子の製造方法の概要
を、以下、図22及び図23を参照して説明する。この
製造方法は、基本的には、円錐形の電子放出電極45を
金属材料の垂直蒸着により形成する方法である。即ち、
開口部43に対して蒸着粒子は垂直に入射するが、開口
端部付近に形成されるオーバーハング状の堆積物による
遮蔽効果を利用して、開口部43の底部に到達する蒸着
粒子の量を漸減させ、円錐形の堆積物である電子放出電
極45を自己整合的に形成する。ここでは、不要なオー
バーハング状の堆積物の除去を容易とするために、ゲー
ト電極層44上に剥離層46を予め形成しておく方法に
ついて説明する。尚、以下の説明中、任意のプロセスが
終了した段階における絶縁基板とその上に形成されたあ
らゆる構造物を、「基体」と総称することがある。
An outline of a method for manufacturing such a Spindt-type element will be described below with reference to FIGS. This manufacturing method is basically a method of forming a conical electron emission electrode 45 by vertical vapor deposition of a metal material. That is,
The vapor deposition particles are vertically incident on the opening 43, but the amount of the vapor deposition particles reaching the bottom of the opening 43 is reduced by utilizing the shielding effect of the overhanging deposit formed near the opening end. The electron emission electrode 45, which is a conical deposit, is formed in a self-aligned manner. Here, a method of forming a peeling layer 46 on the gate electrode layer 44 in advance to facilitate the removal of unnecessary overhang-like deposits will be described. In the following description, the insulating substrate and any structures formed thereon at the stage when an arbitrary process is completed may be collectively referred to as a “base”.

【0008】[工程−10]先ず、図22の(A)に示
すように、例えばガラス基板から成る絶縁基板40の上
にニオブ(Nb)から成るカソード電極41を形成した
後、その上にSiO 2から成る層間絶縁層42、導電材
料から成るゲート電極層44を順次製膜し、次に、この
ゲート電極層44と層間絶縁層42をパターニングする
ことにより開口部43を形成する。
[Step-10] First, as shown in FIG.
As described above, on an insulating substrate 40 made of, for example, a glass substrate,
Formed a cathode electrode 41 made of niobium (Nb).
Later, the SiO TwoInterlayer insulating layer 42 made of conductive material
A gate electrode layer 44 made of a material is sequentially formed, and then
Pattern the gate electrode layer 44 and the interlayer insulating layer 42
Thus, the opening 43 is formed.

【0009】[工程−20]次に、図22の(B)に示
すように、基体に対してアルミニウムを斜め蒸着するこ
とにより、剥離層46を形成する。このとき、基体の法
線に対する蒸着粒子の入射角を十分に大きく選択するこ
とにより、開口部43の底部にアルミニウムを殆ど堆積
させることなく、ゲート電極層44の上に剥離層46を
形成することができる。この剥離層46は、開口部43
の開口端部から庇状に張り出しており、これにより開口
部43が実質的に縮径される。
[Step-20] Next, as shown in FIG. 22B, a release layer 46 is formed by obliquely depositing aluminum on the substrate. At this time, by selecting a sufficiently large incident angle of the vapor-deposited particles with respect to the normal line of the base, it is possible to form the peeling layer 46 on the gate electrode layer 44 without substantially depositing aluminum on the bottom of the opening 43. Can be. The release layer 46 is formed in the opening 43.
Projecting from the opening end of the opening 43 in an eaves shape, whereby the diameter of the opening 43 is substantially reduced.

【0010】[工程−30]次に、この基体の全面に例
えばモリブデン(Mo)を垂直蒸着する。このとき、図
23の(A)に示すように、剥離層46上でオーバーハ
ング形状を有する金属層45Aが成長するに伴い、開口
部43の実質的な直径が次第に縮小されるので、開口部
43の底部において堆積に寄与する蒸着粒子は、次第に
開口部43の中央付近を通過するものに限られるように
なる。この結果、開口部43の底部には円錐形の堆積物
が形成され、この円錐形の堆積物が電子放出電極45と
なる。
[Step-30] Next, for example, molybdenum (Mo) is vertically deposited on the entire surface of the substrate. At this time, as shown in FIG. 23A, as the metal layer 45A having the overhang shape grows on the release layer 46, the substantial diameter of the opening 43 is gradually reduced. The vapor deposition particles contributing to the deposition at the bottom of the opening 43 are gradually limited to those passing near the center of the opening 43. As a result, a conical deposit is formed at the bottom of the opening 43, and the conical deposit becomes the electron emission electrode 45.

【0011】[工程−40]その後、図23の(B)に
示すように、電気化学的プロセス及び湿式プロセスによ
って剥離層46をゲート電極層44の表面から剥離し、
ゲート電極層44の上方の金属層45Aを選択的に除去
する。
[Step-40] Thereafter, as shown in FIG. 23B, the peeling layer 46 is peeled off from the surface of the gate electrode layer 44 by an electrochemical process and a wet process.
The metal layer 45A above the gate electrode layer 44 is selectively removed.

【0012】ところで、図23の(B)に示した構造を
有する電界放出素子の電子放出特性は、開口部43の上
端部を成すゲート電極層44の縁部43Aから電子放出
電極45の先端までの距離に大きく依存する。そして、
この距離は、開口部43の形状の加工精度や直径の寸法
精度、[工程−30]において製膜される金属層45A
の膜厚精度、更にはその下地となる剥離層46の形状精
度に大きく依存する。
The electron emission characteristics of the field emission device having the structure shown in FIG. 23B are as follows: from the edge 43 A of the gate electrode layer 44 forming the upper end of the opening 43 to the tip of the electron emission electrode 45. Greatly depends on the distance. And
This distance depends on the processing accuracy of the shape of the opening 43, the dimensional accuracy of the diameter, and the metal layer 45A formed in [Step-30].
, And the shape accuracy of the release layer 46 serving as an underlayer.

【0013】しかしながら、実際に大面積の基体の全体
に亙って均一な膜厚を有する金属層45Aを垂直蒸着に
より形成したり、均一な寸法の庇形状を有する剥離層4
6を斜め蒸着により形成することは、極めて困難であ
り、或る程度の面内ばらつきやロット間ばらつきは避け
られない。このばらつきにより、表示装置の画像表示特
性、例えば画像の明るさにばらつきが生じる。しかも、
大型の蒸着装置が必要とされること、スループットが低
下すること、大面積に亙って形成された剥離層46を除
去する際に、その残渣がカソードパネル汚染の原因とな
り、表示装置の製造歩留まりを低下させること、といっ
た問題もある。
However, the metal layer 45A having a uniform film thickness over the entire substrate having a large area is actually formed by vertical evaporation, or the release layer 4 having an eaves shape having a uniform size is formed.
It is extremely difficult to form 6 by oblique deposition, and a certain degree of in-plane variation and lot-to-lot variation cannot be avoided. This variation causes variation in image display characteristics of the display device, for example, brightness of an image. Moreover,
The necessity of a large-sized vapor deposition device, a decrease in throughput, and the removal of the release layer 46 formed over a large area, the residue causes contamination of the cathode panel, and the production yield of the display device. There is also a problem such as lowering.

【0014】一方、スピント型素子のこれらの欠点を解
消し得る電界放出素子として、所謂エッジ型電界放出素
子(以下、エッジ型素子と称する)が知られている。こ
れは、スピント型素子における円錐形の電子放出電極の
代わりに、絶縁基板に平行な面内に形成された電子放出
層を絶縁層を介してゲート電極層と積層し、この積層体
に開口部を設け、この開口部の壁面に露出した電子放出
層の先端部(エッジ)を何らかの方法で壁面から突出さ
せ、電子放出部として利用するタイプの素子である。
On the other hand, a so-called edge type field emission device (hereinafter referred to as an edge type device) is known as a field emission device which can solve these disadvantages of the Spindt type device. This is because instead of a conical electron emission electrode in a Spindt-type element, an electron emission layer formed in a plane parallel to an insulating substrate is laminated with a gate electrode layer via an insulating layer, and an opening is formed in the laminate. This is an element of a type in which the tip (edge) of the electron emission layer exposed on the wall surface of the opening is projected from the wall surface by some method and used as an electron emission portion.

【0015】例えば、米国特許第5214347号公報
には、電子放出層の上下を絶縁層を介した一対のゲート
電極層で挟み、電子放出層に強い電界を与えることが可
能な構造が開示されている。即ち、図24に示すよう
に、絶縁基板60上に導電層61、第1絶縁層62、下
部ゲート電極層63、第2絶縁層64、電子放出層6
5、第3絶縁層66、及び上部ゲート電極層67を順次
積層した積層体に、開口部68が設けられている。そし
て、開口部68の壁面から突出した電子放出層65の先
端部から放出された電子eが、開口部68の外部へ導出
される。電子放出層65の先端部は、等方性エッチング
で膜厚を減ずることにより曲率半径が減少され、これに
より電子放出密度が高められている。尚、これらの上部
ゲート電極層67、電子放出層65、下部ゲート電極層
63に対面配置されている導電膜69は、電子放出層6
5から放出された電子を引き付けるための電極を構成
し、また、開口部68の底部に露出している導電層61
は、表面保護、電位の安定化、絶縁破壊やノイズの防止
を目的として設けられている。
For example, US Pat. No. 5,214,347 discloses a structure capable of applying a strong electric field to an electron emitting layer by sandwiching the upper and lower portions of the electron emitting layer between a pair of gate electrode layers via an insulating layer. I have. That is, as shown in FIG. 24, a conductive layer 61, a first insulating layer 62, a lower gate electrode layer 63, a second insulating layer 64, and an electron emitting layer 6 are formed on an insulating substrate 60.
An opening 68 is provided in a stacked body in which the fifth insulating layer 66 and the upper gate electrode layer 67 are sequentially stacked. Then, electrons e emitted from the tip of the electron emission layer 65 protruding from the wall surface of the opening 68 are led out of the opening 68. The radius of curvature of the tip portion of the electron emission layer 65 is reduced by reducing the film thickness by isotropic etching, thereby increasing the electron emission density. The conductive film 69 disposed on the upper gate electrode layer 67, the electron emission layer 65, and the lower gate electrode layer 63 faces the electron emission layer 6.
5 constitutes an electrode for attracting electrons emitted from the conductive layer 5, and has a conductive layer 61 exposed at the bottom of the opening 68.
Are provided for the purpose of surface protection, stabilization of potential, prevention of dielectric breakdown and noise.

【0016】[0016]

【発明が解決しようとする課題】エッジ型素子では、ゲ
ート電極層の縁部から電子放出層までの距離は絶縁層の
厚さでほぼ決定することができるため、この距離の制御
はスピント型素子に比べて遥かに容易であり、この意味
において、スピント型素子の欠点はかなり解消されてい
る。従って、大面積の基体上でも電子放出部の電子放出
特性を均一化することが容易となり、表示装置の画像の
明るさも均一化され得る。しかし、電子放出部の形状
が、スピント型素子におけるような先鋭な「点」ではな
く「線」である上、かかる電子放出部の形状に付随して
ゲート電極層がスピント型素子の場合よりも大きく開口
しているため、開口部の内部における電界の閉じ込め効
果が弱くなり、電子放出部の近傍において電界集中が生
じ難い。換言すれば、エッジ型素子はスピント型素子と
比較して電子放出効率が低く、スピント型素子と同等の
放出電子電流を得るためにはより高いゲート電圧を要す
るので、駆動電圧の低減、ひいては消費電力の低減が困
難である。
In the edge type device, the distance from the edge of the gate electrode layer to the electron emission layer can be substantially determined by the thickness of the insulating layer. In this sense, the disadvantages of the Spindt-type element are considerably eliminated. Therefore, it is easy to make the electron emission characteristics of the electron emission portion uniform even on a large-sized substrate, and the brightness of the image of the display device can be made uniform. However, the shape of the electron-emitting portion is not a sharp "point" as in Spindt-type devices but a "line", and the gate electrode layer accompanying the shape of the electron-emitting portion is more than that in the case of Spindt-type devices. Since the opening is large, the effect of confining the electric field inside the opening is weakened, and electric field concentration is unlikely to occur near the electron emission portion. In other words, the edge-type device has a lower electron emission efficiency than the Spindt-type device, and requires a higher gate voltage to obtain the same emission electron current as the Spindt-type device. It is difficult to reduce power.

【0017】また、電子放出電極の先端がアノード電極
の方向に向かって先鋭化され、放出された電子がアノー
ド電極へ向かってほぼ直進できるスピント型素子とは異
なり、エッジ型素子の電子放出部は開口部の側壁から突
出しているために、放出された電子の一部は電子放出層
の面内よりも下方、即ち、アノード電極とは反対方向へ
も進行し得る。このように下方へ進行した電子が開口部
内で何らかの障害物に衝突すると、自らが反跳電子とな
ったり、あるいは、障害物の表面から2次電子が叩き出
される。これら反跳電子や2次電子も、アノード電極に
引き付けられて蛍光体層に衝突すれば、最終的に発光に
寄与することができる。しかし、反跳電子や2次電子の
エネルギー分布幅は、電子放出電極の先端から放出され
て直接にアノード電極へ向かって進行した電子のエネル
ギー分布幅に比べて広いため、冷陰極電界電子放出素子
の構造によっては、所定の蛍光体層に衝突するように反
跳電子や2次電子の軌道を制御することが困難となる場
合がある。
Also, unlike a Spindt-type element in which the tip of the electron-emitting electrode is sharpened in the direction of the anode electrode and emitted electrons can proceed substantially straight toward the anode electrode, the electron-emitting portion of the edge-type element has Because of the protrusion from the side wall of the opening, a part of the emitted electrons may travel below the plane of the electron emission layer, that is, in the direction opposite to the anode electrode. When the electrons that have proceeded downward collide with an obstacle in the opening in this way, they themselves become recoil electrons, or secondary electrons are knocked out from the surface of the obstacle. These recoil electrons and secondary electrons can also ultimately contribute to light emission if attracted to the anode electrode and collide with the phosphor layer. However, the energy distribution width of recoil electrons and secondary electrons is wider than the energy distribution width of electrons emitted from the tip of the electron emission electrode and directly traveling toward the anode electrode. In some structures, it may be difficult to control the trajectories of recoil electrons and secondary electrons so as to collide with a predetermined phosphor layer.

【0018】本発明の第1の目的は、電子放出効率を向
上させることができ、しかも、製造が比較的容易なエッ
ジ型の冷陰極電界電子放出素子及びその製造方法、並び
に、かかる冷陰極電界電子放出素子を組み込んだ冷陰極
電界電子放出表示装置を提供することにある。また、本
発明の第2の目的は、電子放出層から放出された電子の
軌道の収束性に優れ、しかも、製造が比較的容易なエッ
ジ型の冷陰極電界電子放出素子及びその製造方法、並び
に、かかる冷陰極電界電子放出素子を組み込んだ冷陰極
電界電子放出表示装置を提供することにある。
A first object of the present invention is to provide an edge-type cold cathode field emission device which can improve electron emission efficiency and is relatively easy to manufacture, a method of manufacturing the same, and such a cold cathode field emission device. An object of the present invention is to provide a cold cathode field emission display incorporating an electron-emitting device. Further, a second object of the present invention is to provide an edge-type cold cathode field emission device which is excellent in convergence of the trajectory of electrons emitted from the electron emission layer and which is relatively easy to manufacture, a method of manufacturing the same, and Another object of the present invention is to provide a cold cathode field emission display device incorporating such a cold cathode field emission device.

【0019】[0019]

【課題を解決するための手段】上記の第1の目的を達成
するための本発明の第1の態様に係る冷陰極電界電子放
出素子は、電子放出層と、絶縁層と、ゲート電極層と
が、この順に支持体上に積層され、ゲート電極層から支
持体の表面に達する開口部が設けられ、開口部は、ゲー
ト電極層に設けられた第1開口部と、絶縁層に設けられ
た第2開口部と、電子放出層に設けられた第3開口部と
から成り、第1開口部と第2開口部と第3開口部とは連
通しており、電子が放出される第3開口部の開口端部
は、第1開口部の開口端部よりも後退していることを特
徴とする。ここで、第1開口部の開口端部とは、換言す
れば、開口部に臨むゲート電極層の縁部である。また、
第3開口部の開口端部とは、換言すれば、開口部に臨む
電子放出層の縁部である。従って、第1の態様に係る冷
陰極電界電子放出素子の重要なポイントの1つは、換言
すれば、開口部において、電子放出層の縁部がゲート電
極層の縁部よりも後退した構造にある。
According to a first aspect of the present invention, there is provided a cold-cathode field emission device for achieving the above-mentioned first object, comprising: an electron-emitting layer, an insulating layer, a gate electrode layer; Are stacked on the support in this order, an opening is provided from the gate electrode layer to the surface of the support, and the opening is provided in the first opening provided in the gate electrode layer and the insulating layer. The third opening includes a second opening and a third opening provided in the electron emission layer. The first opening, the second opening, and the third opening communicate with each other, and the third opening from which electrons are emitted. The opening end of the portion is recessed from the opening end of the first opening. Here, the opening end of the first opening is, in other words, an edge of the gate electrode layer facing the opening. Also,
The opening end of the third opening is, in other words, the edge of the electron emission layer facing the opening. Therefore, one of the important points of the cold cathode field emission device according to the first embodiment is, in other words, a structure in which the edge of the electron emission layer is recessed from the edge of the gate electrode layer in the opening. is there.

【0020】上記の第2の目的を達成するための本発明
の第2の態様に係る冷陰極電界電子放出素子は、電子放
出層と、絶縁層と、ゲート電極層とが、この順に支持体
上に積層され、ゲート電極層から支持体の表面に達する
開口部が設けられ、開口部は、ゲート電極層に設けられ
た第1開口部と、絶縁層に設けられた第2開口部と、電
子放出層に設けられた第3開口部とから成り、第1開口
部と第2開口部と第3開口部とは連通しており、電子が
放出される第3開口部の開口端部の厚さは先端部に向か
って減少し、且つ、第3開口部の開口端部の下縁は上縁
よりも後退していることを特徴とする。換言すれば、第
2の態様に係る冷陰極電界電子放出素子の重要なポイン
トの1つは、電子を放出する部分、即ち、開口部に臨む
電子放出層の縁部が逆テーパ壁を有する構造にある。
According to a second aspect of the present invention, there is provided a cold cathode field emission device according to the second aspect of the present invention, wherein an electron emission layer, an insulating layer, and a gate electrode layer are formed on a support in this order. An opening that is stacked thereover and reaches from the gate electrode layer to the surface of the support; a first opening provided in the gate electrode layer; a second opening provided in the insulating layer; A third opening provided in the electron emission layer, the first opening, the second opening, and the third opening communicating with each other, and an opening end of the third opening from which electrons are emitted. The thickness decreases toward the front end, and the lower edge of the open end of the third opening is recessed from the upper edge. In other words, one of the important points of the cold cathode field emission device according to the second embodiment is that the portion emitting electrons, that is, the structure in which the edge of the electron emission layer facing the opening has an inverted tapered wall. It is in.

【0021】尚、本明細書中において、或る開口部の開
口端部の「突出」とは、その開口部が設けられた層の延
在方向に沿って該開口端部が開口部の中央により近い位
置にあることを表す。また、或る開口部の開口端部の
「後退」とは、その開口部が設けられた層の延在方向に
沿って該開口端部が開口部の中央からより遠い位置にあ
ることを表す。
In this specification, the “projection” of the opening end of an opening means that the opening end is located at the center of the opening along the extending direction of the layer provided with the opening. Indicates that it is closer to the position. Further, “retreat” of the opening end of an opening means that the opening end is located farther from the center of the opening along the extending direction of the layer provided with the opening. .

【0022】第1の態様に係る冷陰極電界電子放出素子
において、第3開口部の開口端部が第1開口部の開口端
部よりも後退しているということは、第1開口部の支持
体への射影像が、第3開口部の支持体への射影像に含ま
れることを意味する。つまり、かかる冷陰極電界電子放
出素子の開口部を支持体に垂直な方向から見た場合、電
子放出層の縁部はゲート電極層の陰に完全に隠れてい
る。従って、ゲート電極層に設けられた第1開口部が或
る程度大きくとも、電界の閉じ込め効果が低下し難く、
電子放出層の縁部近傍における電界強度を高く維持する
ことができ、ゲート電圧の低減、更には消費電力の低減
が可能となる。また、第3開口部の開口端部が第2開口
部の下端部から突出しているということは、第3開口部
の支持体への射影像が、第2開口部の下端部の支持体へ
の射影像に含まれることを意味する。
In the cold cathode field emission device according to the first aspect, the fact that the opening end of the third opening is recessed from the opening end of the first opening means that the first opening is supported. This means that the image projected on the body is included in the image projected on the support of the third opening. That is, when the opening of the cold cathode field emission device is viewed from the direction perpendicular to the support, the edge of the electron emission layer is completely hidden behind the gate electrode layer. Therefore, even if the first opening provided in the gate electrode layer is large to some extent, the effect of confining the electric field is hardly reduced,
The electric field intensity in the vicinity of the edge of the electron emission layer can be kept high, so that the gate voltage can be reduced and the power consumption can be reduced. Further, the fact that the opening end of the third opening protrudes from the lower end of the second opening means that the projected image of the third opening on the support is transferred to the support of the lower end of the second opening. Means that it is included in the projected image.

【0023】第1の態様に係る冷陰極電界電子放出素子
において、第1開口部の開口端部に対する第3開口部の
開口端部の電子放出層の延在方向に沿った後退量をX、
ゲート電極層と電子放出層との間の距離をYとしたと
き、0<X/Y≦1.7であることが好ましい。X/Y
の値が1.7を超えると、電子放出層から放出された電
子がゲート電極に衝突し、後述の表示装置に組み込まれ
た場合にアノード電極側へ電子が引き出せなくなる虞れ
が大きい。より好ましくは、0.4≦X/Y≦1.2で
ある。第2の態様に係る冷陰極電界電子放出素子に関し
ては、第1の態様に係る冷陰極電界電子放出素子と異な
り、第3開口部の開口端部の上縁と第1開口部の開口端
部との位置関係については、特に限定されない。
In the cold cathode field emission device according to the first aspect, the amount of retreat of the opening end of the third opening with respect to the opening end of the first opening along the direction in which the electron emission layer extends is X,
Assuming that the distance between the gate electrode layer and the electron emission layer is Y, it is preferable that 0 <X / Y ≦ 1.7. X / Y
When the value exceeds 1.7, electrons emitted from the electron emission layer collide with the gate electrode, and when incorporated in a display device described later, there is a high possibility that electrons cannot be extracted to the anode electrode side. More preferably, 0.4 ≦ X / Y ≦ 1.2. The cold cathode field emission device according to the second aspect is different from the cold cathode field emission device according to the first aspect in that the upper edge of the opening end of the third opening and the opening end of the first opening are different. Is not particularly limited.

【0024】第1の態様に係る冷陰極電界電子放出素子
においては、第3開口部の開口端部が第2開口部の下端
部から突出していることが好適であり、また、第2の態
様に係る冷陰極電界電子放出素子においては、第3開口
部の開口端部の上縁が第2開口部の下端部から突出して
いることが好適である。即ち、第3開口部の開口端部は
実際に電子を放出する部分であり、この部分が絶縁層に
埋没しているよりも突出している方が、電子放出効率を
高める観点から好ましいからである。
In the cold cathode field emission device according to the first embodiment, it is preferable that the opening end of the third opening protrudes from the lower end of the second opening, and the second embodiment In the cold cathode field emission device according to the above, it is preferable that the upper edge of the opening end of the third opening protrudes from the lower end of the second opening. That is, the opening end of the third opening is a portion that actually emits electrons, and it is preferable that this portion protrudes rather than is buried in the insulating layer from the viewpoint of increasing electron emission efficiency. .

【0025】第1の態様に係る冷陰極電界電子放出素子
においては、第3開口部の開口端部の厚さは、その先端
部に向かって減少していることが一層好適である。第3
開口部の開口端部の厚さは、上縁から下縁に向かって減
少しても(即ち、順テーパ状)、下縁から上縁に向かっ
て減少しても(即ち、逆テーパ状)、あるいは上縁と下
縁の両方から減少してもよく、また、減少の様式は単調
であっても段階的であってもよい。
In the cold cathode field emission device according to the first aspect, it is more preferable that the thickness of the opening end of the third opening is reduced toward the tip. Third
The thickness of the open end of the opening may decrease from the upper edge to the lower edge (ie, forward tapered) or decrease from the lower edge to the upper edge (ie, reverse tapered). Alternatively, it may decrease from both the upper and lower edges, and the mode of the decrease may be monotonic or gradual.

【0026】一方、第2の態様に係る冷陰極電界電子放
出素子においては、第3開口部の開口端部は、支持体に
垂直な断面でみた場合、該開口端部の上縁に対する下縁
の後退の度合いに応じたテーパ角θを有する。このテー
パ角θの大きさは、概ね10°≦θ≦80°であること
が好ましく、更に、放出電子軌道の収束性や電子放出層
の機械的強度を考慮して20°≦θ≦70°であること
が一層好ましい。開口端部のテーパ角θが概ね上記範囲
内にある場合に、電界強度を開口端部近傍で効果的に高
めると共に、上縁から放出された電子の大部分を開口部
外へ指向させることが可能となる。尚、第3開口部の開
口端部の厚さの減少様式は、単調であっても段階的であ
ってもよい。
On the other hand, in the cold cathode field emission device according to the second aspect, when viewed in a cross section perpendicular to the support, the opening end of the third opening is a lower edge with respect to the upper edge of the opening end. Has a taper angle θ corresponding to the degree of receding. The magnitude of the taper angle θ is preferably approximately 10 ° ≦ θ ≦ 80 °, and furthermore, 20 ° ≦ θ ≦ 70 ° in consideration of the convergence of the emitted electron orbit and the mechanical strength of the electron emission layer. Is more preferable. When the taper angle θ of the opening end is substantially within the above range, it is possible to effectively increase the electric field intensity near the opening end and direct most of the electrons emitted from the upper edge to the outside of the opening. It becomes possible. In addition, the manner of decreasing the thickness of the opening end of the third opening may be monotonous or stepwise.

【0027】第1の態様及び第2の態様に係る冷陰極電
界電子放出素子において、第1開口部、第2開口部及び
第3開口部の平面形状は相似形であることが望ましい
が、上述の幾何学的条件が満たされる限りにおいて、異
なる平面形状を有していてもよい。これら開口部の平面
形状としては、円、楕円、あるいはn角形(但し、nは
3以上の整数)を挙げることができる。n角形は、正n
角形でなくてもよく、また、その頂点は丸みを帯びてい
てもよい。n角形の中では、矩形が特に好適であり、こ
の場合、矩形の長辺をおおよそ100μm、短辺を数μ
m〜10μm程度に選択することが好ましい。
In the cold cathode field emission devices according to the first and second embodiments, the first opening, the second opening, and the third opening preferably have similar shapes in plan view. May have different plane shapes as long as the geometric condition of is satisfied. Examples of the planar shape of these openings include a circle, an ellipse, and an n-gon (where n is an integer of 3 or more). n-gon is positive n
It does not have to be a square, and its vertices may be rounded. Among the n-sided polygons, rectangles are particularly preferable. In this case, the long side of the rectangle is approximately 100 μm, and the short side is several μm.
Preferably, it is selected to be about m to 10 μm.

【0028】第1の態様及び第2の態様に係る冷陰極電
界電子放出素子においては、上述の電子放出層とゲート
電極層以外の他の電極層が無くてもよいし、あってもよ
い。他の電極層が無い場合とは、支持体が、例えば絶縁
基板である場合である。この場合の冷陰極電界電子放出
素子は、例えば絶縁基板の上に電子放出層が直に形成さ
れ、第3開口部の底部に絶縁基板が露出した構成を有す
る。第3開口部の直下の絶縁基板の部分には、凹部が設
けられていてもよい。このときの凹部の平面形状は、第
3開口部の平面形状と合同又は相似であることが好まし
いが、絶縁基板表面への第3開口部の射影像が絶縁基板
表面への凹部の射影像に包含される限りにおいて、凹部
と第3開口部の平面形状が互いに異なっていても構わな
い。
In the cold cathode field emission devices according to the first and second embodiments, other electrode layers than the above-mentioned electron emission layer and gate electrode layer may or may not be provided. The case where there is no other electrode layer is the case where the support is, for example, an insulating substrate. The cold cathode field emission device in this case has a configuration in which, for example, an electron emission layer is formed directly on an insulating substrate, and the insulating substrate is exposed at the bottom of the third opening. A concave portion may be provided in a portion of the insulating substrate immediately below the third opening. The planar shape of the recess at this time is preferably congruent or similar to the planar shape of the third opening. As long as it is included, the plane shapes of the concave portion and the third opening may be different from each other.

【0029】第1の態様に係る冷陰極電界電子放出素子
が凹部を有する場合、開口部の最深部は電子放出層に設
けられる第3開口部で終わらず、電子放出層の更に下側
へ延びることになる。このことは、開口部の近傍に強い
電界凸レンズ効果を顕すような電界強度分布を形成し、
以て、放出電子軌道の収束性を高める上で効果的であ
る。また、第1の態様に係る冷陰極電界電子放出素子に
おいて、凹部の上端部を第3開口部の開口端部よりも後
退させる(即ち、開口部に臨む電子放出層の縁部を凹部
の壁面から突出させる)ことにより、電子放出効率を高
めることができる。
When the cold cathode field emission device according to the first aspect has a concave portion, the deepest portion of the opening does not end at the third opening provided in the electron emitting layer but extends further below the electron emitting layer. Will be. This forms an electric field intensity distribution that exhibits a strong electric field convex lens effect near the opening,
This is effective in improving the convergence of the emitted electron orbit. Further, in the cold cathode field emission device according to the first aspect, the upper end of the recess is retracted from the opening end of the third opening (that is, the edge of the electron emission layer facing the opening is the wall surface of the recess). , The electron emission efficiency can be increased.

【0030】第2の態様に係る冷陰極電界電子放出素子
においては、凹部の上端部を第3開口部の開口端部の上
縁と揃えるか、若しくは該上縁よりも後退させることに
より、開口部に臨む電子放出層の縁部を凹部の側壁面か
ら突出させることができ、電子放出効率を高めることが
できる。第2の態様に係る冷陰極電界電子放出素子にお
いて、凹部の上端部と第3開口部の開口端部の下縁との
位置関係については、特に限定されない。即ち、第2の
態様に係る冷陰極電界電子放出素子において、凹部の上
端部は、第3開口部の開口端部の上縁と下縁の中間位置
にあってもよいし、第3開口部の開口端部の下縁と揃っ
ていてもよいし、第3開口部の開口端部の下縁より更に
後退していてもよい。
In the cold cathode field emission device according to the second aspect, the upper end of the recess is aligned with the upper edge of the opening end of the third opening, or is retracted from the upper edge, so that the opening is reduced. The edge of the electron emission layer facing the portion can be made to protrude from the side wall surface of the concave portion, and the electron emission efficiency can be increased. In the cold cathode field emission device according to the second aspect, the positional relationship between the upper end of the concave portion and the lower edge of the open end of the third opening is not particularly limited. That is, in the cold cathode field emission device according to the second aspect, the upper end of the concave portion may be located at an intermediate position between the upper edge and the lower edge of the open end of the third opening. May be aligned with the lower edge of the opening end of the third opening, or may be further retracted from the lower edge of the opening end of the third opening.

【0031】一方、第1の態様及び第2の態様に係る冷
陰極電界電子放出素子において、他の電極層がある場合
とは、(a)電子放出層の下側に第2ゲート電極層があ
る場合、(b)ゲート電極層の上側に収束電極層がある
場合、あるいは、(c)これら第2ゲート電極層と収束
電極層の双方がある場合である。
On the other hand, in the cold cathode field emission devices according to the first embodiment and the second embodiment, the case where there is another electrode layer means that (a) the second gate electrode layer is located below the electron emission layer. In some cases, (b) there is a focusing electrode layer above the gate electrode layer, or (c) there is both the second gate electrode layer and the focusing electrode layer.

【0032】(a)及び(c)の場合の冷陰極電界電子
放出素子おいて、支持体は、絶縁基板と、絶縁基板上に
形成された第2ゲート電極層と、第2ゲート電極層上を
含む絶縁基板上に形成された第2絶縁層とから成り、開
口部は、第3開口部と連通するごとく第2絶縁層に設け
られた第4開口部を更に含み、第4開口部の底部には第
2ゲート電極層が露出している構成とすることができ
る。この構成においては、第2ゲート電極層がゲート電
極層と協働して電子放出層に電界を加えることが可能と
なる。従って、ゲート電極層が単独で設けられている場
合と比べて、電子放出層に強い電界を加えることが可能
となる。第4開口部の平面形状は、第3開口部の平面形
状と合同又は相似であることが好ましい。更に、第1の
態様に係る冷陰極電界電子放出素子においては、第4開
口部の上端部を第3開口部の開口端部よりも後退させる
ことにより、電子放出層の縁部を開口部の側壁面から突
出させることができ、電子放出効率を高めることができ
る。また、第3開口部の開口端部が逆テーパ壁を有する
第2の態様に係る冷陰極電界電子放出素子においては、
第4開口部の上端部を第3開口部の開口端部の上縁と揃
えるか、若しくは該上縁より後退させることにより、電
子放出層の縁部を第4開口部の側壁面から突出させるこ
とができ、電子放出効率を高めることができる。いずれ
の態様に係る冷陰極電界電子放出素子においても、第4
開口部の平面形状は第3開口部の平面形状と相似である
ことが好ましいが、絶縁基板表面への第4開口部の上端
部の射影像に、絶縁基板表面への第3開口部の射影像が
包含される限りにおいて、第4開口部と第3開口部の平
面形状が互いに異なっていても構わない。
In the cold cathode field emission devices of (a) and (c), the support is composed of an insulating substrate, a second gate electrode layer formed on the insulating substrate, and a second gate electrode layer formed on the insulating substrate. And a second insulating layer formed on the insulating substrate, the opening further including a fourth opening provided in the second insulating layer so as to communicate with the third opening. A structure in which the second gate electrode layer is exposed at the bottom can be employed. In this configuration, the second gate electrode layer can apply an electric field to the electron emission layer in cooperation with the gate electrode layer. Therefore, a stronger electric field can be applied to the electron-emitting layer than when the gate electrode layer is provided alone. The planar shape of the fourth opening is preferably congruent or similar to the planar shape of the third opening. Further, in the cold cathode field emission device according to the first aspect, the upper end of the fourth opening is retracted from the opening end of the third opening, so that the edge of the electron emitting layer is closed. The projection can be made to protrude from the side wall surface, and the electron emission efficiency can be increased. Further, in the cold cathode field emission device according to the second aspect, in which the opening end of the third opening has an inverted tapered wall,
By aligning the upper end of the fourth opening with the upper edge of the opening end of the third opening or retreating from the upper edge, the edge of the electron emission layer protrudes from the side wall surface of the fourth opening. And the electron emission efficiency can be increased. In the cold cathode field emission device according to any of the aspects, the fourth
Although the planar shape of the opening is preferably similar to the planar shape of the third opening, the projected image of the upper end of the fourth opening on the surface of the insulating substrate shows the projection of the third opening on the surface of the insulating substrate. As long as a shadow image is included, the plane shapes of the fourth opening and the third opening may be different from each other.

【0033】(b)及び(c)の場合の冷陰極電界電子
放出素子においては、ゲート電極層上を含む絶縁層上に
形成された層間絶縁層、及び、この層間絶縁層上に形成
された収束電極層を更に備え、開口部は、第1開口部と
連通するごとく層間絶縁層に設けられた第5開口部と、
第5開口部と連通するごとく収束電極層に設けられた第
6開口部とを更に含む構成とすることもできる。ゲート
電極層に設けられる第1開口部と、収束電極層に設けら
れる第6開口部との平面形状や大小関係については特に
限定されないが、電界凸レンズ効果を得る観点から、第
6開口部は第1開口部よりも大きいことが望ましい。ま
た、収束電極層の電位は電子放出層の電位と同一あるい
は近似しているため、収束電極層の開口端部が開口部内
に突出していると、収束電極層から下向き、即ち、ゲー
ト電極層側へ向かって電子放出が生ずる虞れがある。そ
こで、第6開口部の開口端部は、層間絶縁層に設けられ
る第5開口部の開口端部よりも後退させておくことが好
適である。
In the cold cathode field emission devices of (b) and (c), the interlayer insulating layer formed on the insulating layer including the gate electrode layer and the interlayer insulating layer formed on the interlayer insulating layer A focusing electrode layer, wherein the opening is a fifth opening provided in the interlayer insulating layer so as to communicate with the first opening;
A configuration may further be provided that further includes a sixth opening provided in the focusing electrode layer so as to communicate with the fifth opening. The planar shape and the magnitude relationship between the first opening provided in the gate electrode layer and the sixth opening provided in the converging electrode layer are not particularly limited, but from the viewpoint of obtaining the electric field convex lens effect, the sixth opening is the third opening. Desirably, it is larger than one opening. In addition, since the potential of the focusing electrode layer is the same as or approximate to the potential of the electron emission layer, if the opening end of the focusing electrode layer protrudes into the opening, the potential of the focusing electrode layer is downward from the focusing electrode layer, that is, the gate electrode layer side. There is a concern that electron emission may occur toward. Therefore, it is preferable that the opening end of the sixth opening is retracted from the opening end of the fifth opening provided in the interlayer insulating layer.

【0034】上述の第1の目的を達成するための本発明
の第1の態様に係る冷陰極電界電子放出素子の製造方法
(以下、第1の態様に係る製造方法と称する)は、上述
の第1の態様に係る冷陰極電界電子放出素子を製造する
ための方法であり、(イ)支持体上に、電子放出層及び
絶縁層を形成する工程と、(ロ)絶縁層上にゲート電極
層を形成する工程と、(ハ)少なくとも下端部がゲート
電極に設けられた第1開口部の開口端部よりも後退した
第2開口部を絶縁層に形成する工程と、(ニ)第2開口
部の底部に露出した電子放出層をエッチングすることに
より、開口端部が第1開口部の開口端部よりも後退した
第3開口部を電子放出層に形成する工程、から成ること
を特徴とする。
The method of manufacturing the cold cathode field emission device according to the first aspect of the present invention (hereinafter referred to as the manufacturing method according to the first aspect) for achieving the first object is as described above. It is a method for manufacturing the cold cathode field emission device according to the first aspect, wherein (a) a step of forming an electron emission layer and an insulating layer on a support; and (b) a gate electrode on the insulating layer. Forming a layer; (c) forming, in the insulating layer, a second opening at least a lower end of which is recessed from an opening end of the first opening provided in the gate electrode; Forming a third opening in the electron emitting layer whose opening end is recessed from the opening end of the first opening by etching the electron emitting layer exposed at the bottom of the opening. And

【0035】また、上述の第2の目的を達成するための
本発明の第2の態様に係る冷陰極電界電子放出素子の製
造方法(以下、第2の態様に係る製造方法と称する)
は、上述の第2の態様に係る冷陰極電界電子放出素子を
製造するための方法であり、(イ)支持体上に、電子放
出層及び絶縁層を形成する工程と、(ロ)絶縁層上にゲ
ート電極層を形成する工程と、(ハ)ゲート電極層に設
けられた第1開口部に連通する第2開口部を絶縁層に形
成する工程と、(ニ)第2開口部の底部に露出した電子
放出層をエッチングすることにより、開口端部の厚さが
先端部に向かって減少し、且つ、開口端部の下縁が上縁
よりも後退した第3開口部を電子放出層に形成する工
程、から成ることを特徴とする。
Further, a method of manufacturing a cold cathode field emission device according to a second aspect of the present invention for achieving the second object (hereinafter, referred to as a manufacturing method according to the second aspect).
Is a method for manufacturing the cold cathode field emission device according to the second aspect described above, wherein (a) a step of forming an electron emission layer and an insulating layer on a support, and (b) an insulating layer A step of forming a gate electrode layer thereon; (c) a step of forming a second opening communicating with the first opening provided in the gate electrode layer in the insulating layer; and (d) a bottom of the second opening. The thickness of the opening end is reduced toward the front end by etching the electron emission layer exposed at the side, and the third opening in which the lower edge of the opening end is recessed from the upper edge is formed in the electron emitting layer. A step of forming the substrate.

【0036】第1の態様及び第2の態様に係る製造方法
においては、工程(ハ)で絶縁層に第2開口部が形成さ
れる前に、実際にはゲート電極層に第1開口部が形成さ
れており、第2開口部は第1開口部に連通して形成され
る。第1開口部を、工程(ロ)においてゲート電極層を
形成する際に同時に形成してもよいし、工程(ロ)の終
了後、工程(ハ)に先立って形成してもよい。
In the manufacturing method according to the first embodiment and the second embodiment, the first opening is actually formed in the gate electrode layer before the second opening is formed in the insulating layer in the step (c). The second opening is formed in communication with the first opening. The first opening may be formed at the same time as forming the gate electrode layer in the step (b), or may be formed after the step (b) and before the step (c).

【0037】第1の態様に係る製造方法において、工程
(ハ)が終了した時点における第2開口部は、ゲート電
極層の下に所謂アンダーカットが発生した状態で形成さ
れており、しかも、第2開口部の壁面全体が、既にゲー
ト電極層に形成されている第1開口部の開口端部より後
退していることが好ましい。これにより、次の工程
(ニ)のエッチングが終了した時点で、電子放出層に設
けられた第3開口部の開口端部を第2開口部の下端部か
ら突出させることができるからである。第2の態様に係
る製造方法において、第1開口部の開口端部と第3開口
部の開口端部との位置関係が特に規定されないので、工
程(ハ)が終了した時点における第2開口部の壁面と第
1開口部の開口端部との間の位置関係も特に規定されな
い。
In the manufacturing method according to the first aspect, the second opening at the time when the step (c) is completed is formed in a state in which a so-called undercut has occurred below the gate electrode layer. It is preferable that the entire wall surface of the second opening is recessed from the opening end of the first opening already formed in the gate electrode layer. This allows the opening end of the third opening provided in the electron emission layer to protrude from the lower end of the second opening when the etching in the next step (d) is completed. In the manufacturing method according to the second aspect, since the positional relationship between the opening end of the first opening and the opening end of the third opening is not particularly defined, the second opening at the time when the step (c) is completed. The positional relationship between the wall surface and the opening end of the first opening is not particularly limited.

【0038】第1の態様及び第2の態様に係る製造方法
において、工程(ニ)における電子放出層のエッチング
は、反応性イオンエッチング(RIE)のように、イオ
ンを主エッチング種とする条件下で行うことができる。
通常、イオンを主エッチング種とするエッチングは、開
口端部に垂直壁を形成する目的で行われる場合が多い
が、イオンの平均自由行程が十分に長くなかったり、被
エッチング物の自己バイアス又は印加バイアスが十分に
大きくなかったり、イオンの質量が十分に大きくなかっ
たり、プラズマを励起する高周波の周波数が比較的高
い、といった諸条件や、被エッチング領域の隅部におけ
るエッチング種の滞留、散乱、側方マイグレーション等
の現象によっては、第3開口部の開口端部に順テーパ壁
(即ち、エッチングが深く進行するにつれて被エッチン
グ面積が減少する方向へ傾斜した壁)が形成されたり、
あるいは逆テーパ壁(即ち、エッチングが深く進行する
につれて被エッチング面積が増大する方向へ傾斜した
壁)が形成される場合がある。特に、第2の態様に係る
の製造方法においては、第3開口部の開口端部に逆テー
パ壁が形成されるような電子放出層のエッチング条件を
選択することが、プロセス上の1つのポイントとなる。
In the manufacturing method according to the first embodiment and the second embodiment, the etching of the electron-emitting layer in the step (d) is performed under conditions where ions are the main etching species, such as reactive ion etching (RIE). Can be done with
Usually, etching using ions as a main etching species is often performed for the purpose of forming a vertical wall at the end of the opening, but the mean free path of the ions is not sufficiently long, or the self-bias or application of the etching target is performed. Conditions such as bias not large enough, ion mass not large enough, and high frequency of high frequency to excite plasma, retention of etching species at corners of etched area, scattering, side Depending on phenomena such as direction migration, a forward tapered wall (that is, a wall inclined in a direction in which the area to be etched decreases as the etching proceeds deeper) may be formed at the opening end of the third opening,
Alternatively, a reverse tapered wall (that is, a wall inclined in a direction in which the area to be etched increases as the etching proceeds deeper) may be formed. In particular, in the manufacturing method according to the second aspect, one of the points in the process is to select the etching condition of the electron emission layer such that an inverted tapered wall is formed at the opening end of the third opening. Becomes

【0039】第1の態様及び第2の態様に係る製造方法
において、支持体が絶縁基板から成る場合には、前記工
程(ニ)の後に、(ホ)第3開口部の直下の絶縁基板の
部分に凹部を形成する工程、を更に含んでいてもよい。
これによって、開口部の最深部を電子放出層の下側へ延
長することができ、開口部に臨む電子放出層の縁部の近
傍に電界凸レンズ効果を効果的に顕す冷陰極電界電子放
出素子を得ることができる。更に、第1の態様に係る製
造方法の工程(ホ)では、絶縁基板を等方的にエッチン
グすることにより、凹部の上端部を第3開口部の開口端
部よりも後退させてもよい。これにより、電子放出層に
設けられた第3開口部の開口端部を開口部の側壁面から
突出させることができ、電子放出効率を高めることが可
能となる。また、第2の態様に係る製造方法の工程
(ホ)では、絶縁基板をエッチングすることにより、凹
部の上端部を第3開口部の開口端部の上縁と揃えるか、
若しくは、凹部の上端部を第3開口部の開口端部の上縁
よりも後退させてもよい。凹部の上端部を第3開口部の
開口端部の上縁と揃える場合には、異方的なエッチング
を行えばよい。一方、凹部の上端部を第3開口部の開口
端部の上縁よりも後退させる場合には、等方的なエッチ
ングを行うか、又は、異方的なエッチングと等方的なエ
ッチングとを組み合わせて行えばよい。尚、凹部の上端
部を第3開口部の開口端部の上縁よりも後退させるケー
スには、凹部の上端部を第3開口部の開口端部の上縁と
下縁の中間位置とするケースや、凹部の上端部を第3開
口部の開口端部の下縁と揃えるケースや、凹部の上端部
を第3開口部の開口端部の下縁よりも更に後退させるケ
ースが含まれる。これにより、電子放出層の縁部を凹部
の側壁面から突出させることができ、電子放出効率を高
めることが可能となる。
In the manufacturing method according to the first and second aspects, when the support is made of an insulating substrate, after the step (d), (e) the insulating substrate just below the third opening is formed. The method may further include a step of forming a concave portion in the portion.
Thereby, the deepest part of the opening can be extended to the lower side of the electron emitting layer, and a cold cathode field emission device that effectively exhibits the electric field convex lens effect near the edge of the electron emitting layer facing the opening is provided. Obtainable. Further, in the step (e) of the manufacturing method according to the first aspect, the upper end of the recess may be recessed from the opening end of the third opening by isotropically etching the insulating substrate. Thus, the opening end of the third opening provided in the electron emission layer can be projected from the side wall surface of the opening, and the electron emission efficiency can be increased. In the step (e) of the manufacturing method according to the second aspect, the insulating substrate is etched so that the upper end of the concave portion is aligned with the upper edge of the opening end of the third opening.
Alternatively, the upper end of the recess may be retracted from the upper edge of the opening end of the third opening. When aligning the upper end of the recess with the upper edge of the opening end of the third opening, anisotropic etching may be performed. On the other hand, when the upper end of the concave portion is retracted from the upper edge of the opening end of the third opening, isotropic etching is performed, or anisotropic etching and isotropic etching are performed. It may be performed in combination. In the case where the upper end of the recess is retracted from the upper edge of the opening end of the third opening, the upper end of the recess is located at a position intermediate between the upper edge and the lower edge of the opening end of the third opening. Examples include a case, a case in which the upper end of the recess is aligned with the lower edge of the opening end of the third opening, and a case in which the upper end of the recess is further retracted from the lower edge of the opening end of the third opening. Thereby, the edge of the electron emission layer can be made to protrude from the side wall surface of the concave portion, and the electron emission efficiency can be increased.

【0040】第1の態様及び第2の態様に係る製造方法
において、支持体が、絶縁基板と、絶縁基板上に形成さ
れた第2ゲート電極層と、第2ゲート電極層上を含む絶
縁基板上に形成された第2絶縁層とから成る場合には、
前記工程(ニ)の後に、(ヘ)第3開口部の直下の第2
絶縁層の部分に第4開口部を形成し、該第4開口部の底
部に第2ゲート電極層を露出させる工程、が更に含まれ
ていてもよい。第4開口部の底部に露出した第2ゲート
電極層は、ゲート電極層と協働して電子放出層に電界を
加えることができる。更に、第1の態様に係る製造方法
の工程(ヘ)では、第2絶縁層を等方的にエッチングす
ることにより、第4開口部の上端部を第3開口部の開口
端部よりも後退させることが好適である。これにより、
電子放出層の先端部(あるいは縁部)を開口部の側壁面
から突出させることができ、電子放出効率を高めること
ができる。また、第2の態様に係る製造方法の工程
(ヘ)では、第2絶縁層をエッチングすることにより、
第4開口部の上端部を第3開口部の開口端部の上縁と揃
えるか、若しくは、第4開口部の上端部を第3開口部の
開口端部の上縁よりも後退させてもよい。第4開口部の
上端部を第3開口部の開口端部の上縁と揃える場合に
は、異方的なエッチングを行えばよい。一方、第4開口
部の上端部を第3開口部の開口端部の上縁よりも後退さ
せる場合には、等方的なエッチングを行うか、又は、異
方的なエッチングと等方的なエッチングとを組み合わせ
て行えばよい。尚、第4開口部の上端部を第3開口部の
開口端部の上縁よりも後退させるケースには、第4開口
部の上端部を第3開口部の開口端部の上縁と下縁の中間
位置とするケースや、第4開口部の上端部を第3開口部
の開口端部の下縁と揃えるケースや、第4開口部の上端
部を第3開口部の開口端部の下縁よりも更に後退させる
ケースが含まれる。これにより、電子放出層の先端部
(あるいは縁部)を開口部の側壁面から突出させること
ができ、電子放出効率を高めることができる。
[0040] In the manufacturing method according to the first and second aspects, the support may include an insulating substrate, a second gate electrode layer formed on the insulating substrate, and an insulating substrate including on the second gate electrode layer. When it comprises the second insulating layer formed thereon,
After the step (d), (f) the second opening immediately below the third opening
A step of forming a fourth opening in the portion of the insulating layer and exposing the second gate electrode layer at the bottom of the fourth opening may be further included. The second gate electrode layer exposed at the bottom of the fourth opening can apply an electric field to the electron emission layer in cooperation with the gate electrode layer. Further, in the step (f) of the manufacturing method according to the first aspect, the upper end of the fourth opening is recessed from the opening end of the third opening by isotropically etching the second insulating layer. It is preferred that This allows
The tip (or edge) of the electron emission layer can be projected from the side wall surface of the opening, and the electron emission efficiency can be increased. In step (f) of the manufacturing method according to the second aspect, the second insulating layer is etched to
The upper end of the fourth opening may be aligned with the upper edge of the opening end of the third opening, or the upper end of the fourth opening may be retracted from the upper edge of the opening end of the third opening. Good. When aligning the upper end of the fourth opening with the upper edge of the opening end of the third opening, anisotropic etching may be performed. On the other hand, when the upper end of the fourth opening is retracted from the upper edge of the opening end of the third opening, isotropic etching is performed, or isotropic etching and isotropic etching are performed. It may be performed in combination with etching. In the case where the upper end of the fourth opening is retracted from the upper edge of the opening end of the third opening, the upper end of the fourth opening may be connected to the upper edge of the opening end of the third opening. A case in which the upper edge of the fourth opening is aligned with the lower edge of the opening end of the third opening, or a case where the upper end of the fourth opening is aligned with the lower edge of the opening end of the third opening. Includes the case of retracting further than the lower edge. Thus, the tip (or edge) of the electron emission layer can be projected from the side wall surface of the opening, and the electron emission efficiency can be increased.

【0041】第1の態様及び第2の態様に係る製造方法
において、収束電極層を設ける場合には、前記工程
(イ)に続き、全面に層間絶縁層を形成し、更に、層間
絶縁層上に収束電極層を形成した後、層間絶縁層に第5
開口部を形成することができる。実際には、層間絶縁層
に第5開口部が形成される前に、収束電極層に第6開口
部が形成されており、第5開口部は第6開口部に連通し
て形成される。第6開口部は、収束電極層を形成する際
に同時に形成されてもよいし、収束電極層を形成した後
に形成されてもよい。第5開口部を形成した後は、工程
(ハ)において、該第5開口部に連通する第2開口部を
絶縁層に形成する。第2開口部の形成前には、前述した
ように、実際にはゲート電極層に第1開口部が形成され
ている。つまり、第6開口部の形成は第5開口部の形成
と連続して行われるとは限られず、また、第1開口部の
形成は第2開口部の形成と連続して行われるとは限られ
ない。従って、層間絶縁層と収束電極層を設ける場合、
各開口部の形成順としては下記の4通りのケースが存在
することになる。尚、カッコ内に記した第1開口部は、
ゲート電極層の形成時に同時に形成されたことを表し、
カッコ内に記した第6開口部は、収束電極層の形成時に
同時に形成されたことを表す。 (1)第6開口部→第5開口部→第1開口部→第2開口
部 (2)(第1開口部)→第6開口部→第5開口部→第2
開口部 (3)(第6開口部)→第5開口部→第1開口部→第2
開口部 (4)(第1開口部)→(第6開口部)→第5開口部→
第2開口部
In the manufacturing method according to the first embodiment and the second embodiment, when a focusing electrode layer is provided, an interlayer insulating layer is formed on the entire surface following the step (a). After the focusing electrode layer is formed on the interlayer insulating layer, the fifth
An opening can be formed. Actually, before the fifth opening is formed in the interlayer insulating layer, the sixth opening is formed in the focusing electrode layer, and the fifth opening is formed so as to communicate with the sixth opening. The sixth opening may be formed at the same time as forming the focusing electrode layer, or may be formed after forming the focusing electrode layer. After forming the fifth opening, in a step (c), a second opening communicating with the fifth opening is formed in the insulating layer. Before the formation of the second opening, the first opening is actually formed in the gate electrode layer as described above. That is, the formation of the sixth opening is not necessarily performed continuously with the formation of the fifth opening, and the formation of the first opening is not necessarily performed continuously with the formation of the second opening. I can't. Therefore, when providing an interlayer insulating layer and a focusing electrode layer,
The following four cases exist as the order of forming the openings. In addition, the first opening described in parentheses is
Indicates that they were formed at the same time when the gate electrode layer was formed,
The sixth opening in parentheses indicates that the opening was formed at the same time when the focusing electrode layer was formed. (1) 6th opening → 5th opening → 1st opening → 2nd opening (2) (1st opening) → 6th opening → 5th opening → 2nd
Opening (3) (Sixth opening) → Fifth opening → First opening → Second
Opening (4) (First opening) → (Sixth opening) → Fifth opening →
Second opening

【0042】収束電極層は、アノード電極と電子放出層
との間の電位差が数キロボルトのオーダーであって両電
極間の距離が比較的長い、所謂高電圧タイプの表示装置
において、電子放出層から放出された電子の軌道の発散
を防止するために設けられる部材である。放出電子軌道
の収束性を高めることによって、画素間の光学的クロス
トークを低減し、以て、更に画素を微細化して表示画面
の高精細度化を図ることが可能となる。尚、収束電極層
は、必ずしも各冷陰極電界電子放出素子毎に個別に設け
られていなくても良く、例えば2次元マトリクス状に配
列された冷陰極電界電子放出素子の列毎、あるいは行毎
に帯状に設けられていてもよい。収束電極層が帯状に設
けられている場合、第6開口部の平面形状は帯状とな
り、他の第1開口部乃至第5開口部の平面形状とは異な
ることになる。
In a display device of a so-called high voltage type in which the potential difference between the anode electrode and the electron-emitting layer is on the order of several kilovolts and the distance between the two electrodes is relatively long, the focusing electrode layer is formed from the electron-emitting layer. This member is provided to prevent the trajectory of emitted electrons from diverging. By increasing the convergence of the emission electron trajectory, optical crosstalk between pixels can be reduced, so that the pixels can be further miniaturized to achieve higher definition of the display screen. Note that the focusing electrode layer does not necessarily have to be provided separately for each cold cathode field emission device. It may be provided in a belt shape. When the focusing electrode layer is provided in a band shape, the plane shape of the sixth opening is a band shape, which is different from the plane shapes of the other first to fifth openings.

【0043】第1の態様及び第2の態様に係る製造方法
の工程(ハ)において、絶縁層に第2開口部を形成する
典型的な手法としては、絶縁層をエッチングする手法を
挙げることができる。特に、第1の態様に係る製造方法
においては、少なくとも第2開口部の下端部がゲート電
極層に設けられた第1開口部の開口端部よりも後退して
いる必要があるので、最初から等方的なエッチングを行
って第2開口部を形成するか、あるいは異方的なエッチ
ングを行って垂直壁を有する第2開口部を形成した後、
等方的なエッチングを行って垂直壁を後退させることが
好ましい。第1の態様に係る製造方法の工程(ホ)及び
工程(ヘ)でも、等方的なエッチングを行うことが好適
である。第2の態様に係る製造方法の工程(ホ)及び工
程(ヘ)では、凹部や第4開口部の上端部を第3開口部
の開口端部の上縁と揃える場合には、異方的なエッチン
グを行えばよい。一方、凹部や第4開口部の上端部を第
3開口部の開口端部の上縁よりも後退させる場合には、
最初から等方的なエッチングを行って凹部や第4開口部
を形成するか、あるいは異方的なエッチングを行って垂
直壁を有する凹部や第4開口部を形成した後、等方的な
エッチングを行って垂直壁を後退させることが好まし
い。尚、等方的なエッチングは、典型的には、ウェット
エッチング、あるいはラジカルが主エッチング種となる
ドライエッチング条件下で行うことができる。等方性エ
ッチングでは、被エッチング物の除去が深さ方向と面内
方向の双方に進行するので、形成される第2開口部、凹
部あるいは第4開口部の壁面が後退するが、このときの
後退量は、エッチング時間の長短により制御することが
できる。
In the step (c) of the manufacturing method according to the first embodiment and the second embodiment, a typical method of forming the second opening in the insulating layer is a method of etching the insulating layer. it can. In particular, in the manufacturing method according to the first aspect, at least the lower end of the second opening needs to be recessed from the opening end of the first opening provided in the gate electrode layer. After forming the second opening by performing isotropic etching, or forming the second opening having vertical walls by performing anisotropic etching,
It is preferable to perform isotropic etching to retract the vertical wall. In the steps (e) and (f) of the manufacturing method according to the first aspect, it is preferable to perform isotropic etching. In the steps (e) and (f) of the manufacturing method according to the second aspect, when the upper end of the recess or the fourth opening is aligned with the upper edge of the opening end of the third opening, Etching may be performed. On the other hand, when the upper end of the recess or the fourth opening is retracted from the upper edge of the opening end of the third opening,
A recess or fourth opening is formed by performing isotropic etching from the beginning, or a recess or fourth opening having a vertical wall is formed by performing anisotropic etching, and then isotropic etching is performed. To retract the vertical wall. Note that isotropic etching can be typically performed under wet etching or dry etching conditions in which radicals are the main etching species. In the isotropic etching, since the removal of the etching target proceeds in both the depth direction and the in-plane direction, the wall surface of the formed second opening, concave portion or fourth opening recedes. The amount of retreat can be controlled by the length of the etching time.

【0044】上述の第1の目的を達成するための本発明
の第1の態様に係る冷陰極電界電子放出表示装置は、第
1の態様に係る冷陰極電界電子放出素子を組み込んだ装
置であり、複数の画素から構成され、各画素は、複数の
冷陰極電界電子放出素子と、複数の冷陰極電界電子放出
素子に対向して基板上に設けられたアノード電極層及び
蛍光体層から構成され、各冷陰極電界電子放出素子は、
電子放出層と、絶縁層と、ゲート電極層とが、この順に
支持体上に積層されて成る冷陰極電界電子放出表示装置
であって、ゲート電極層から支持体の表面に達する開口
部が設けられ、開口部は、ゲート電極層に設けられた第
1開口部と、絶縁層に設けられた第2開口部と、電子放
出層に設けられた第3開口部とから成り、第1開口部と
第2開口部と第3開口部とは連通しており、電子が放出
される第3開口部の開口端部は、第1開口部の開口端部
よりも後退していることを特徴とする。
A cold cathode field emission display according to a first embodiment of the present invention for achieving the first object is a device incorporating the cold cathode field emission device according to the first embodiment. , Each pixel is composed of a plurality of cold cathode field emission devices, and an anode electrode layer and a phosphor layer provided on a substrate facing the plurality of cold cathode field emission devices. , Each cold cathode field emission device
A cold-cathode field emission display device in which an electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order, wherein an opening reaching the surface of the support from the gate electrode layer is provided. The opening includes a first opening provided in the gate electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emitting layer. And the second opening and the third opening communicate with each other, and the opening end of the third opening from which electrons are emitted is recessed from the opening end of the first opening. I do.

【0045】また、上述の第2の目的を達成するための
本発明の第2の態様に係る冷陰極電界電子放出表示装置
は、第2の態様に係る冷陰極電界電子放出素子を組み込
んだ装置であり、複数の画素から構成され、各画素は、
複数の冷陰極電界電子放出素子と、複数の冷陰極電界電
子放出素子に対向して基板上に設けられたアノード電極
層及び蛍光体層から構成され、各冷陰極電界電子放出素
子は、電子放出層と、絶縁層と、ゲート電極層とが、こ
の順に支持体上に積層されて成る冷陰極電界電子放出表
示装置であって、ゲート電極層から支持体の表面に達す
る開口部が設けられ、開口部は、ゲート電極層に設けら
れた第1開口部と、絶縁層に設けられた第2開口部と、
電子放出層に設けられた第3開口部とから成り、第1開
口部と第2開口部と第3開口部とは連通しており、電子
が放出される第3開口部の開口端部の厚さは先端部に向
かって減少し、且つ、第3開口部の開口端部の下縁は上
縁よりも後退していることを特徴とする。
Further, a cold cathode field emission display according to a second aspect of the present invention for achieving the above-mentioned second object is a device incorporating the cold cathode field emission element according to the second aspect. And is composed of a plurality of pixels, and each pixel is
The cold cathode field emission device includes a plurality of cold cathode field emission devices, and an anode electrode layer and a phosphor layer provided on a substrate facing the plurality of cold cathode field emission devices. A cold cathode field emission display device in which a layer, an insulating layer, and a gate electrode layer are stacked on a support in this order, provided with an opening reaching the surface of the support from the gate electrode layer, An opening, a first opening provided in the gate electrode layer, a second opening provided in the insulating layer,
A third opening provided in the electron emission layer, the first opening, the second opening, and the third opening communicating with each other, and an opening end of the third opening from which electrons are emitted. The thickness decreases toward the front end, and the lower edge of the open end of the third opening is recessed from the upper edge.

【0046】第1の態様及び第2の態様に係る冷陰極電
界電子放出表示装置は、第1の態様及び第2の態様に係
る冷陰極電界電子放出素子に関連して述べた凹部や第2
ゲート電極や収束電極をいずれも備えていてよく、ま
た、各開口部の開口端部に関する規定についても、第1
の態様及び第2の態様に係る冷陰極電界電子放出素子に
関連して述べた規定が全て当てはまる。
The cold-cathode field emission display according to the first and second embodiments is characterized in that the cold-cathode field-emission device according to the first and second embodiments has the concave portion and the second
Both the gate electrode and the focusing electrode may be provided.
All the provisions described in relation to the cold cathode field emission device according to the aspect and the second aspect apply.

【0047】第1の態様及び第2の態様に係る冷陰極電
界電子放出表示装置において、支持体あるいは基板は、
少なくとも表面が絶縁性を有する材料により構成されて
いればよく、ガラス基板、表面に絶縁膜が形成されたガ
ラス基板、石英基板、表面に絶縁膜が形成された石英基
板、表面に絶縁膜が形成された半導体基板を挙げること
ができる。
In the cold cathode field emission display according to the first and second embodiments, the support or the substrate is
A glass substrate, a glass substrate having an insulating film formed on its surface, a quartz substrate, a quartz substrate having an insulating film formed on its surface, and an insulating film formed on its surface are sufficient as long as at least the surface is made of an insulating material. Semiconductor substrate.

【0048】本発明のあらゆる態様に係る冷陰極電界電
子放出素子及びその製造方法、並びに、冷陰極電界電子
放出表示装置において、ゲート電極層あるいは第2ゲー
ト電極層は、タングステン(W)、ニオブ(Nb)、タ
ンタル(Ta)、チタン(Ti)、モリブデン(M
o)、クロム(Cr)、アルミニウム(Al)、銅(C
u)、銀(Au)等の金属層、又はこれらの金属元素を
含む合金層、又はこれらの金属元素を含む化合物(例え
ばTiN等の窒化物や、WSi2、MoSi2、TiSi
2、TaSi2等のシリサイド)、カーボン、ITO(イ
ンジウム・錫酸化物)等の透明導電材料、あるいは不純
物を含有するシリコンやダイヤモンド等の半導体を用い
て形成することができる。ゲート電極層あるいは第2ゲ
ート電極層の形成方法としては、蒸着法、スパッタリン
グ法、CVD法、イオン・プレーティング法等の通常の
薄膜作製プロセスの他、印刷法を利用することができ
る。ゲート電極層を構成する材料と、第2ゲート電極層
を構成する材料は同じであっても、異なっていてもよ
い。
In the cold cathode field emission device according to all aspects of the present invention, the method of manufacturing the same, and the cold cathode field emission display, the gate electrode layer or the second gate electrode layer may be made of tungsten (W), niobium ( Nb), tantalum (Ta), titanium (Ti), molybdenum (M
o), chromium (Cr), aluminum (Al), copper (C
u), a metal layer such as silver (Au), or an alloy layer containing these metal elements, or a compound containing these metal elements (for example, nitride such as TiN, WSi 2 , MoSi 2 , TiSi
2 , a silicide such as TaSi 2 ), carbon, a transparent conductive material such as ITO (indium tin oxide), or a semiconductor such as silicon or diamond containing impurities. As a method for forming the gate electrode layer or the second gate electrode layer, a printing method can be used in addition to a normal thin film manufacturing process such as an evaporation method, a sputtering method, a CVD method, and an ion plating method. The material forming the gate electrode layer and the material forming the second gate electrode layer may be the same or different.

【0049】本発明のあらゆる態様に係る冷陰極電界電
子放出素子及びその製造方法、並びに、冷陰極電界電子
放出表示装置において、電子放出層は、典型的には、タ
ングステン(W)やタンタル(Ta)等の高融点金属材
料、あるいはダイヤモンド等の半導体を用いて形成され
る。ゲート電極層のエッチングによって第1開口部を形
成する場合には、電子放出層に第3開口部を形成する際
の電子放出層のエッチング速度がゲート電極層のエッチ
ング速度よりも早くなるように、電子放出層を構成する
材料とゲート電極層を構成する材料の組合せを選択する
ことが好ましく、例えば電子放出層を構成する材料とし
てタンタル(Ta)、ゲート電極層を構成する材料とし
てタングステン(W)を例示することができ、あるいは
又、例えば電子放出層を構成する材料としてタングステ
ン(W)、ゲート電極層を構成する材料としてタンタル
(Ta)を例示することができる。厚さは、おおよそ
0.05〜0.5μm、好ましくは0.1〜0.3μm
の範囲とすることが望ましいが、かかる範囲に限定する
ものではない。
In the cold cathode field emission device according to all aspects of the present invention, the manufacturing method thereof, and the cold cathode field emission display device, the electron emission layer is typically made of tungsten (W) or tantalum (Ta). ) Or a semiconductor material such as diamond. When the first opening is formed by etching the gate electrode layer, the etching rate of the electron emitting layer when forming the third opening in the electron emitting layer is higher than the etching rate of the gate electrode layer. It is preferable to select a combination of a material forming the electron emission layer and a material forming the gate electrode layer. For example, tantalum (Ta) is used as a material forming the electron emission layer, and tungsten (W) is used as a material forming the gate electrode layer. Alternatively, for example, tungsten (W) can be exemplified as a material constituting the electron emission layer, and tantalum (Ta) can be exemplified as a material constituting the gate electrode layer. The thickness is approximately 0.05 to 0.5 μm, preferably 0.1 to 0.3 μm
Is desirable, but it is not limited to such a range.

【0050】本発明のあらゆる態様に係る冷陰極電界電
子放出素子及びその製造方法、並びに、冷陰極電界電子
放出表示装置において、絶縁層、第2絶縁層あるいは層
間絶縁層の構成材料としては、SiO2、SiN、Si
ON、ガラスペースト硬化物を単独あるいは適宜組み合
わせて使用することができる。絶縁層、第2絶縁層ある
いは層間絶縁層の形成には、CVD法、塗布法、スパッ
タリング法、印刷法等の公知の手法が利用できる。
In the cold cathode field emission device according to all aspects of the present invention, the method of manufacturing the same, and the cold cathode field emission display device, the constituent material of the insulating layer, the second insulating layer or the interlayer insulating layer is SiO. 2 , SiN, Si
ON or a glass paste cured product can be used alone or in an appropriate combination. Known methods such as a CVD method, a coating method, a sputtering method, and a printing method can be used for forming the insulating layer, the second insulating layer, or the interlayer insulating layer.

【0051】[0051]

【発明の実施の形態】本発明の第1の態様に係る冷陰極
電界電子放出素子(以下、電界放出素子と称する)の最
も基本的な構成を図1に示す。この電界放出素子におい
ては、絶縁基板から成る支持体10上に電子放出層1
3、絶縁層14、ゲート電極層15がこの順に積層され
た積層体に、開口部16が設けられている。この開口部
16は、互いに連通する相似形の3つの開口部、即ち、
ゲート電極層15に設けられた第1開口部15A、絶縁
層14に設けられた第2開口部14A、及び、電子放出
層13に設けられた第3開口部13Aから成る。そし
て、開口部16の底部には支持体10が露出している。
また、第2開口部の壁面は、第1開口部15Aの開口端
部より後退しており、この壁面から第3開口部の開口端
部(即ち、開口部16に臨む電子放出層13の縁部)が
突出している。尚、1画素は、かかる開口部16が複数
個集合して構成されている。
FIG. 1 shows the most basic structure of a cold cathode field emission device (hereinafter, referred to as a field emission device) according to a first embodiment of the present invention. In this field emission device, an electron emission layer 1 is provided on a support 10 made of an insulating substrate.
3, an opening 16 is provided in a laminated body in which the insulating layer 14, the gate electrode layer 15 are laminated in this order. This opening 16 has three similar openings communicating with each other, namely,
It comprises a first opening 15A provided in the gate electrode layer 15, a second opening 14A provided in the insulating layer 14, and a third opening 13A provided in the electron emission layer 13. The support 10 is exposed at the bottom of the opening 16.
Further, the wall surface of the second opening is recessed from the opening end of the first opening 15A, and the opening end of the third opening (that is, the edge of the electron emission layer 13 facing the opening 16) extends from this wall surface. Part) is protruding. In addition, one pixel is configured by a plurality of such openings 16 being assembled.

【0052】図1の(A)には、電子放出層13に設け
られた第3開口部13Aの開口端部が、支持体10に対
して垂直な垂直壁を有する構成を示す。この場合、第3
開口部13Aの垂直壁が、開口端部の先端部となる。一
方、図1の(B)には、電子放出層13に設けられた第
3開口部13Aの開口端部が支持体10に対して傾斜し
た傾斜壁を有する構成を示す。この場合、開口部16の
中央へ向かって最も大きく突出した傾斜壁の部分が、開
口端部の先端部となる。尚、図1の(B)には、傾斜壁
が順テーパ壁である構成を示しているが、逆テーパ壁で
あってもよい。第3開口部13Aの開口端部が垂直壁、
傾斜壁のいずれを有するにしても、第1の態様に係る電
界放出素子は、図1の(C)に示すように、電子が放出
される第3開口部13Aの開口端部が第1開口部15A
の開口端部よりも後退している点に特色を有する。換言
すれば、第1開口部15Aの支持体10への射影像は、
第3開口部13Aの支持体10への射影像に包含され
る。尚、図1の(C)には、第1開口部15Aと第3開
口部13Aの平面形状が矩形である場合を図示したが、
他の任意の平面形状が可能である。
FIG. 1A shows a configuration in which the opening end of the third opening 13 A provided in the electron emitting layer 13 has a vertical wall perpendicular to the support 10. In this case, the third
The vertical wall of the opening 13A becomes the tip of the opening end. On the other hand, FIG. 1B shows a configuration in which the opening end of the third opening 13 </ b> A provided in the electron emission layer 13 has an inclined wall inclined with respect to the support 10. In this case, the portion of the inclined wall that protrudes most toward the center of the opening 16 is the tip of the opening end. Although FIG. 1B shows a configuration in which the inclined wall is a forward tapered wall, it may be an inverted tapered wall. The opening end of the third opening 13A is a vertical wall,
Regardless of which of the inclined walls is provided, the field emission device according to the first aspect has an opening end of the third opening 13A from which electrons are emitted as shown in FIG. Part 15A
It has a feature in that it is receded from the end of the opening. In other words, the projected image of the first opening 15A on the support 10 is
The projection image of the third opening 13A onto the support 10 is included in the projection image. Although FIG. 1C illustrates a case where the planar shape of the first opening 15A and the third opening 13A is rectangular,
Other arbitrary planar shapes are possible.

【0053】第1の態様に係る電界放出素子は、第1開
口部15Aと第3開口部13Aとの間に上述の幾何学的
条件が成り立つ限りにおいて、図2に示すような構成も
可能である。図2の(A)は図1の(A)に示した構成
と同じである。図2の(B)には、支持体10が絶縁基
板から成る場合に、第3開口部13Aの直下の絶縁基板
の部分に凹部24を設けた構成を示す。この凹部24の
上端部は、第3開口部13Aの開口端部よりも後退して
いる。図2の(C)には、図2の(A)の構成に層間絶
縁層25と収束電極層26を設けた構成を示す。ゲート
電極層15を含む絶縁層14上に形成された層間絶縁層
25には、第1開口部15Aと連通するごとく第5開口
部25Aが設けられている。また、層間絶縁層25上に
形成された収束電極層26には、第5開口部25Aと連
通するごとく第6開口部26Aが設けられている。図2
の(D)には、図2の(C)に示した構成に凹部24を
追加した構成を示す。図2の(E)には、支持体10が
絶縁基板100と、絶縁基板100上に形成された第2
ゲート電極層11と、第2ゲート電極層11上を含む絶
縁基板100に形成された第2絶縁層12から成り、開
口部16が更に第2絶縁層12に設けられた第4開口部
12Aを含む構成を示す。第4開口部12Aの上端部
は、第3開口部13Aの開口端部よりも後退している。
図2の(F)には、図2の(E)に示した構成に層間絶
縁層25と収束電極層26を追加した構成を示す。
The field emission device according to the first embodiment can have a configuration as shown in FIG. 2 as long as the above-mentioned geometric conditions are satisfied between the first opening 15A and the third opening 13A. is there. FIG. 2A is the same as the configuration shown in FIG. FIG. 2B shows a configuration in which the concave portion 24 is provided in a portion of the insulating substrate immediately below the third opening 13A when the support 10 is formed of an insulating substrate. The upper end of the recess 24 is recessed from the opening end of the third opening 13A. FIG. 2C shows a structure in which an interlayer insulating layer 25 and a focusing electrode layer 26 are provided in the structure of FIG. In the interlayer insulating layer 25 formed on the insulating layer 14 including the gate electrode layer 15, a fifth opening 25A is provided so as to communicate with the first opening 15A. In the focusing electrode layer 26 formed on the interlayer insulating layer 25, a sixth opening 26A is provided so as to communicate with the fifth opening 25A. FIG.
(D) shows a configuration in which a concave portion 24 is added to the configuration shown in (C) of FIG. FIG. 2 (E) shows that the support 10 has an insulating substrate 100 and a second substrate formed on the insulating substrate 100.
A gate electrode layer 11 and a second insulating layer 12 formed on an insulating substrate 100 including a portion above the second gate electrode layer 11, and an opening 16 is further formed in a fourth opening 12 </ b> A provided in the second insulating layer 12. The configuration including the following is shown. The upper end of the fourth opening 12A is recessed from the opening end of the third opening 13A.
FIG. 2F shows a structure in which an interlayer insulating layer 25 and a focusing electrode layer 26 are added to the structure shown in FIG.

【0054】第2の態様に係る電界放出素子の最も基本
的な構成を図3及び図4に示す。図3の(A)は電界放
出素子の模式的端面図であり、図3の(B)は上面図で
ある。図3と図4の参照符号は図1の参照符号と共通で
あるので、各部の詳細な説明は省略する。電子が放出さ
れる第3開口部13Aの開口端部の厚さは、先端部に向
かって減少し、且つ、第3開口部13Aの開口端部の下
縁は上縁よりも後退している。即ち、第3開口部13A
の開口端部は逆テーパ壁を有する。表示装置の1画素
は、かかる開口部16が複数個集合して構成されてい
る。図3の(A)に示す電界放出素子の第3開口部13
Aの開口端部の上縁は、第1開口部15Aの開口端部と
揃っている。従って、図3の(B)における第1開口部
15Aと第3開口部13Aとは重なっている。
FIGS. 3 and 4 show the most basic configuration of the field emission device according to the second embodiment. FIG. 3A is a schematic end view of the field emission device, and FIG. 3B is a top view. 3 and 4 are the same as those in FIG. 1, and detailed description of each unit will be omitted. The thickness of the opening end of the third opening 13A from which electrons are emitted decreases toward the tip, and the lower edge of the opening end of the third opening 13A is recessed from the upper edge. . That is, the third opening 13A
Has an inverted tapered wall. One pixel of the display device is configured by assembling a plurality of such openings 16. Third opening 13 of the field emission device shown in FIG.
The upper edge of the opening end of A is aligned with the opening end of the first opening 15A. Therefore, the first opening 15A and the third opening 13A in FIG. 3B overlap.

【0055】図4の(A)には、第3開口部13Aの開
口端部の上縁が第1開口部15Aの開口端部よりも後退
した電界放出素子を示し、図4の(C)には、第3開口
部13Aの開口端部の上縁が第1開口部15Aの開口端
部より突出した電界放出素子を示す。図4の(B)は、
これらの電界放出素子をまとめて示す上面図である。
尚、図3及び図4に示した第1開口部15Aと第3開口
部13Aの平面形状は、矩形に限られず、他の任意の平
面形状であってよい。
FIG. 4A shows a field emission device in which the upper edge of the opening end of the third opening 13A is recessed from the opening end of the first opening 15A, and FIG. Shows a field emission device in which the upper edge of the opening end of the third opening 13A protrudes from the opening end of the first opening 15A. (B) of FIG.
It is a top view which shows these field emission elements collectively.
The planar shape of the first opening 15A and the third opening 13A shown in FIGS. 3 and 4 is not limited to a rectangle, but may be any other planar shape.

【0056】第2の態様に係る電界放出素子は、電子が
放出される第3開口部13Aの開口端部の厚みが先端部
に向かって減少し、且つ、開口端部の下縁が上縁よりも
後退している限りにおいて、図5に示すような構成も可
能である。図5の(A)は図3の(A)に示した構成と
同じである。図5の(B)には、支持体10が絶縁基板
から成る場合に、第3開口部13Aの直下の絶縁基板の
部分に凹部24を設けた構成を示す。この凹部24の上
端部が、第3開口部13Aの開口端部の上縁と下縁の中
間位置にある場合を実線で示し、下縁よりも更に後退し
ている場合を破線で示す。図5の(C)には、図5の
(A)の構成に層間絶縁層25と収束電極層26を設け
た構成を示す。ゲート電極層15を含む絶縁層14上に
形成された層間絶縁層25には、第1開口部15Aと連
通するごとく第5開口部25Aが設けられている。ま
た、層間絶縁層25上に形成された収束電極層26に
は、第5開口部25Aと連通するごとく第6開口部26
Aが設けられている。図5の(D)には、図5の(C)
に示した構成に凹部24を追加した構成を示す。実線と
破線による表現は、図5の(B)と同様である。図5の
(E)には、支持体10が絶縁基板100と、絶縁基板
100上に形成された第2ゲート電極層11と、第2ゲ
ート電極層11上を含む絶縁基板100に形成された第
2絶縁層12から成り、開口部16が更に第2絶縁層1
2に設けられた第4開口部12Aを含む構成を示す。第
4開口部12Aの上端部が、第3開口部13Aの開口端
部の上縁と下縁の中間位置にある場合を実線で示し、下
縁よりも更に後退している場合を破線で示す。図5の
(F)には、図5の(E)に示した構成に層間絶縁層2
5と収束電極層26を追加した構成を示す。実線と破線
による表現は、図5の(E)と同様である。
In the field emission device according to the second aspect, the thickness of the opening end of the third opening 13A from which electrons are emitted decreases toward the front end, and the lower edge of the opening end is the upper edge. The configuration shown in FIG. 5 is also possible as long as it is further retracted. FIG. 5A is the same as the configuration shown in FIG. FIG. 5B shows a configuration in which the concave portion 24 is provided in a portion of the insulating substrate immediately below the third opening 13A when the support 10 is formed of an insulating substrate. A solid line indicates that the upper end of the recess 24 is located between the upper edge and the lower edge of the opening end of the third opening 13A, and a broken line indicates that the recess 24 is further retracted from the lower edge. FIG. 5C shows a structure in which an interlayer insulating layer 25 and a focusing electrode layer 26 are provided in the structure of FIG. In the interlayer insulating layer 25 formed on the insulating layer 14 including the gate electrode layer 15, a fifth opening 25A is provided so as to communicate with the first opening 15A. The focusing electrode layer 26 formed on the interlayer insulating layer 25 has the sixth opening 26 so as to communicate with the fifth opening 25A.
A is provided. FIG. 5 (D) shows FIG. 5 (C).
A configuration in which a concave portion 24 is added to the configuration shown in FIG. The expression by the solid line and the broken line is the same as that in FIG. In FIG. 5E, the support 10 is formed on the insulating substrate 100, the second gate electrode layer 11 formed on the insulating substrate 100, and the insulating substrate 100 including the second gate electrode layer 11. The opening 16 is further formed of the second insulating layer 12.
2 shows a configuration including a fourth opening 12 </ b> A provided in FIG. The case where the upper end of the fourth opening 12A is located at an intermediate position between the upper edge and the lower edge of the opening end of the third opening 13A is indicated by a solid line, and the case where it is further retracted from the lower edge is indicated by a broken line. . FIG. 5F shows an interlayer insulating layer 2 in the configuration shown in FIG.
5 and a configuration in which a focusing electrode layer 26 is added. The expression by the solid line and the broken line is the same as that in FIG.

【0057】(実施の形態1)実施の形態1は、第1の
態様に係る電界放出素子の代表例として、図2の(E)
に示した構成を有する電界放出素子と、この電界放出素
子を製造するための第1の態様に係る製造方法、並び
に、かかる電界放出素子を組み込んだ第1の態様に係る
冷陰極電界電子放出表示装置(以下、表示装置と称す
る)に関する。図6に、電界放出素子の開口部16の近
傍のみを一部破断して示し、図7に、図6のA−A線断
面を開口部の周辺も含めて示す。絶縁層14には、第2
開口部14Aの形成領域に隣接する領域において、電子
放出層13に所定の電圧を供給するための電気的接続部
となる第1孔部17が形成されている。また、第2絶縁
層12には、第4開口部12Aの形成領域に隣接する領
域において、第2ゲート電極層11に所定の電圧を供給
するための電気的接続部となる第2孔部18が形成され
ている。
(Embodiment 1) In Embodiment 1, FIG. 2E shows a typical example of the field emission device according to the first embodiment.
, A manufacturing method according to a first embodiment for manufacturing the field emission device, and a cold cathode field emission display according to a first embodiment incorporating the field emission device. The present invention relates to a device (hereinafter referred to as a display device). FIG. 6 shows only a part of the vicinity of the opening 16 of the field emission device in a partially cutaway manner. FIG. 7 shows a cross section taken along line AA of FIG. 6 including the periphery of the opening. The insulating layer 14 has a second
In a region adjacent to the region where the opening 14A is formed, a first hole 17 serving as an electrical connection for supplying a predetermined voltage to the electron emission layer 13 is formed. The second insulating layer 12 has a second hole 18 serving as an electrical connection for supplying a predetermined voltage to the second gate electrode layer 11 in a region adjacent to the region where the fourth opening 12A is formed. Is formed.

【0058】以下、上述した第1の態様に係る電界放出
素子の製造方法について、図8乃至図10を参照しなが
ら説明する。尚、以下の説明中、任意のプロセスが終了
した段階における絶縁基板とその上に形成されたあらゆ
る構造物を、「基体」と総称することがある。
Hereinafter, a method of manufacturing the field emission device according to the first embodiment will be described with reference to FIGS. In the following description, the insulating substrate and any structures formed thereon at the stage when an arbitrary process is completed may be collectively referred to as a “base”.

【0059】[工程−100]先ず、一例としてガラス
基板から成る絶縁基板100の上に、スパッタリングに
より厚さ約0.2μmのタングステン膜を製膜し、通常
の手順に従ってフォトリソグラフィ及びドライエッチン
グによりこのタングステン膜をパターニングし、第2ゲ
ート電極層11を形成する。次に、全面に第2絶縁層1
2を形成する。ここでは一例として、SiO2を約0.
3μmの厚さに形成する。更に、この第2絶縁層12の
上にタンタルから成る導電膜を0.2μmの厚さに形成
した後、所定の形状にパターニングし、電子放出層13
を形成する。次に、全面に例えばSiO2から成る絶縁
層14を例えば約0.7μmの厚さに形成する。更に、
この絶縁層14の上に厚さ約0.2μmのタングステン
膜を形成し、所定のパターニングを行うことによって、
ゲート電極層15を得ることができる。ゲート電極層1
5の構成材料や厚さについては、第2ゲート電極層11
と同じであってもよいし、異なっていてもよい。ここま
でのプロセスが終了した状態を、図8の(A)に示す。
[Step-100] First, a tungsten film having a thickness of about 0.2 μm is formed on an insulating substrate 100 made of, for example, a glass substrate by sputtering, and the tungsten film is formed by photolithography and dry etching according to a normal procedure. The second gate electrode layer 11 is formed by patterning the tungsten film. Next, the second insulating layer 1 is formed on the entire surface.
Form 2 Here, as an example, SiO 2 is added to about 0.
It is formed to a thickness of 3 μm. Further, after a conductive film made of tantalum is formed on the second insulating layer 12 to a thickness of 0.2 μm, the conductive film is patterned into a predetermined shape.
To form Next, an insulating layer 14 made of, for example, SiO 2 is formed on the entire surface to a thickness of, for example, about 0.7 μm. Furthermore,
By forming a tungsten film having a thickness of about 0.2 μm on the insulating layer 14 and performing predetermined patterning,
The gate electrode layer 15 can be obtained. Gate electrode layer 1
5 for the second gate electrode layer 11
And may be the same or different. FIG. 8A shows a state in which the processes up to this point have been completed.

【0060】[工程−110]次に、図8の(B)に示
すように、絶縁層14及び第2絶縁層12のパターニン
グを行い、電子放出層13に所定の電圧を供給するため
の電気的接続部となる第1孔部17と、第2ゲート電極
層11に所定の電圧を供給するための電気的接続部とな
る第2孔部18とを形成する。
[Step-110] Next, as shown in FIG. 8B, the insulating layer 14 and the second insulating layer 12 are patterned, and an electric power for supplying a predetermined voltage to the electron emitting layer 13 is obtained. A first hole 17 serving as an electrical connection and a second hole 18 serving as an electrical connection for supplying a predetermined voltage to the second gate electrode layer 11 are formed.

【0061】[工程−120]次に、基体の全面にレジ
スト層19を形成し、更にこのレジスト層19に、ゲー
ト電極層15の表面を一部露出させるようにレジスト開
口部19Aを形成する。このレジスト開口部19Aは、
通常のフォトリソグラフィ及び現像処理を経て形成する
ことができ、デフォーカス露光や化学増幅系レジスト材
料における難溶化層の形成といった特殊な手法や微妙な
制御は一切不要である。レジスト開口部19Aの平面形
状は矩形であり、図9の(A)にはその短辺方向の断面
が示されている。矩形の長辺はおおよそ100μm、短
辺は数μm〜10μmである。続いて、レジスト開口部
19Aの底部に露出したゲート電極層15を例えばRI
E(反応性イオンエッチング)法により異方的にエッチ
ングし、第1開口部15Aを形成する。ここではゲート
電極層15をタングステンを用いて構成しているので、
SF6ガスを用いたエッチングにより、開口端部に垂直
壁を有する第1開口部15Aを形成することができる
(図9の(A)参照)。
[Step-120] Next, a resist layer 19 is formed on the entire surface of the substrate, and a resist opening 19A is formed in the resist layer 19 so as to partially expose the surface of the gate electrode layer 15. This resist opening 19A is
It can be formed through ordinary photolithography and development processing, and does not require any special method or delicate control such as defocus exposure or formation of a hardly soluble layer in a chemically amplified resist material. The planar shape of the resist opening 19A is rectangular, and FIG. 9A shows a cross section in the short side direction. The long side of the rectangle is approximately 100 μm, and the short side is several μm to 10 μm. Subsequently, the gate electrode layer 15 exposed at the bottom of the resist opening 19A is, for example,
The first opening 15A is formed by anisotropically etching by an E (reactive ion etching) method. Here, since the gate electrode layer 15 is configured using tungsten,
The first opening 15A having a vertical wall at the opening end can be formed by etching using SF 6 gas (see FIG. 9A).

【0062】[工程−130]次に、図9の(B)に示
すように、第1開口部15Aの底部に露出した絶縁層1
4を等方的にエッチングし、第2開口部14Aを形成す
る。ここでは、絶縁層14をSiO2を用いて形成して
いるので、緩衝化フッ酸水溶液を用いたウェットエッチ
ングを行う。第2開口部14Aの壁面は、第1開口部1
5Aの開口端部よりも後退するが、このときの後退量は
エッチング時間の長短により制御することができる。こ
こでは、第2開口部14Aの下端部が第1開口部15A
の開口端部よりも後退するまで、ウェットエッチングを
行う。尚、絶縁層14のエッチングは、ドライエッチン
グとウェットエッチングを組み合わせて行ってもよい。
例えば、異方的なドライエッチングにより垂直壁を有す
る第2開口部14Aを形成した後、等方的なウェットエ
ッチングにより垂直壁を後退させてもよい。かかる2種
類のエッチングの組合せは、後述の第2絶縁層12のエ
ッチングにも同様に適用できる。
[Step-130] Next, as shown in FIG. 9B, the insulating layer 1 exposed at the bottom of the first opening 15A is formed.
4 is isotropically etched to form a second opening 14A. Here, since the insulating layer 14 is formed using SiO 2 , wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the second opening 14A is the first opening 1
Although it is retracted from the opening end of 5A, the amount of retreat at this time can be controlled by the length of the etching time. Here, the lower end of the second opening 14A is connected to the first opening 15A.
Wet etching is performed until the hole is retracted from the opening end of the hole. Note that the etching of the insulating layer 14 may be performed by a combination of dry etching and wet etching.
For example, after the second opening 14A having a vertical wall is formed by anisotropic dry etching, the vertical wall may be receded by isotropic wet etching. The combination of the two types of etching can be similarly applied to the etching of the second insulating layer 12 described later.

【0063】[工程−140]次に、図10の(A)に
示すように、第2開口部14Aの底部に露出した電子放
出層13を、イオンを主エッチング種とする条件により
ドライエッチングし、第3開口部13Aを形成する。こ
れにより、第3開口部13Aの開口端部には、第2開口
部14Aの下端部とほぼ揃った位置にて垂直壁が形成さ
れる。エッチング・ガスとしては、SF6を用いること
ができる。但し、プラズマ中の主エッチング種の中にも
垂直以外の角度を有する入射成分が存在し、あるいは、
第1開口部の開口端部における散乱によって斜め入射成
分が生成する場合には、電子放出層13の縁部の中で、
第1開口部15Aの垂直投影像によって遮蔽される領域
にも或る程度の確率で主エッチング種が入射する。この
ような場合には、第3開口部13Aの開口端部に図1の
(B)に示したような順テーパ壁が形成される。即ち、
開口部16に臨む電子放出層13の縁部の厚さが、突出
方向の先端部に向けて薄くなり、先端部が先鋭化され
る。
[Step-140] Next, as shown in FIG. 10A, the electron emission layer 13 exposed at the bottom of the second opening 14A is dry-etched under the condition of using ions as main etching species. The third opening 13A is formed. Thus, a vertical wall is formed at the opening end of the third opening 13A at a position substantially aligned with the lower end of the second opening 14A. SF 6 can be used as an etching gas. However, an incident component having an angle other than perpendicular is also present in the main etching species in the plasma, or
When an oblique incidence component is generated by scattering at the opening end of the first opening, the edge of the electron emission layer 13
The main etching species is incident on the region shielded by the vertical projection image of the first opening 15A with a certain probability. In such a case, a forward tapered wall as shown in FIG. 1B is formed at the opening end of the third opening 13A. That is,
The thickness of the edge of the electron emission layer 13 facing the opening 16 becomes thinner toward the tip in the protruding direction, and the tip is sharpened.

【0064】[工程−150]次に、図10の(B)に
示すように、第3開口部13Aの底部に露出した第2絶
縁層12を等方的にエッチングし、第4開口部12Aを
形成し、開口部16を完成させる。ここでは、前述の第
2絶縁層14の場合と同様に、緩衝化フッ酸水溶液を用
いたウェットエッチングを行う。第4開口部12Aの壁
面は第3開口部13Aの開口端部よりも後退する。この
ときの後退量はエッチング時間の長短により制御可能で
あるが、第4開口部12Aの上端部を電子放出層13に
設けられた第3開口部13Aの開口端部よりも後退させ
る必要がある。このとき、先に形成された第2開口部1
4Aの壁面は更に後退する。尚、開口部16の完成後に
レジスト層19を除去すると、図7に示した構成を得る
ことができる。
[Step-150] Next, as shown in FIG. 10B, the second insulating layer 12 exposed at the bottom of the third opening 13A is isotropically etched to form the fourth opening 12A. Is formed to complete the opening 16. Here, similarly to the case of the above-described second insulating layer 14, wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the fourth opening 12A retreats from the opening end of the third opening 13A. Although the amount of retreat at this time can be controlled by the length of the etching time, it is necessary to make the upper end of the fourth opening 12A recede from the opening end of the third opening 13A provided in the electron emission layer 13. . At this time, the previously formed second opening 1
The wall surface of 4A retreats further. When the resist layer 19 is removed after the opening 16 is completed, the configuration shown in FIG. 7 can be obtained.

【0065】以上のようにして作製された電界放出素子
は、実際には多数集合してカソードパネルを構成する。
このカソードパネルを、図11に示すようにアノードパ
ネル23と組み合わせ、外部電源回路に接続すると、第
1の態様に係る表示装置30が完成される。カソードパ
ネルとアノードパネル23との間の空間は、高真空とさ
れている。実際の表示装置の構成においては、アノード
パネルの周縁部とカソードパネルの周縁部とがスペーサ
及び/又は枠体を介して接合され、これら両パネル間の
空間が排気されている。また、アノードパネル23に
は、図示は省略するが、所定のパターンに形成された蛍
光体層とアノード電極層が設けられている。外部電源回
路には第1ゲート電極用電源20、第2ゲート電極用電
源21、アノード用電源22が含まれ、第2ゲート電極
層11及びゲート電極層15に例えばパルス状の正電圧
(例えば0〜100ボルト)、アノードパネル23のア
ノード電極層(図示せず)にこれより大きな正電圧が印
加される。尚、例えば、第2ゲート電極層11にパルス
状の正電圧を印加し、ゲート電極層15に一定の正電圧
を印加してもよい。また、電子放出層13には負電圧が
印加され、あるいは又、接地される。
The field emission devices manufactured as described above are actually assembled in large numbers to form a cathode panel.
When this cathode panel is combined with the anode panel 23 as shown in FIG. 11 and connected to an external power supply circuit, the display device 30 according to the first embodiment is completed. The space between the cathode panel and the anode panel 23 is set to a high vacuum. In the actual configuration of the display device, the periphery of the anode panel and the periphery of the cathode panel are joined via a spacer and / or a frame, and the space between these panels is exhausted. Although not shown, the anode panel 23 is provided with a phosphor layer and an anode electrode layer formed in a predetermined pattern. The external power supply circuit includes a power supply 20 for the first gate electrode, a power supply 21 for the second gate electrode, and a power supply 22 for the anode. -100 volts), and a higher positive voltage is applied to the anode electrode layer (not shown) of the anode panel 23. Note that, for example, a pulsed positive voltage may be applied to the second gate electrode layer 11 and a constant positive voltage may be applied to the gate electrode layer 15. Further, a negative voltage is applied to the electron emission layer 13 or grounded.

【0066】アノードパネル23とカソードパネルとを
周縁部において接着して表示装置を製造する際、周縁部
はフリットガラスや低融点金属材料のみによって接着さ
れていてもよいし、あるいは枠体を介して接着されてい
てもよい。枠体を用いる場合の枠体とアノードパネル2
3との間の接着や、枠体とカソードパネルとの間の接着
も、フリットガラスや低融点金属材料を用いて行うこと
ができる。ここで、低融点金属材料の「低融点」とは、
概ね400°Cの温度範囲を指し、該材料は、インジウ
ム、インジウム系合金、錫系はんだ、鉛系はんだ、亜鉛
系はんだの中から適宜選択することができる。かかる低
融点金属材料は、フリットガラスに比べて脱ガスを生じ
にくいため、表示装置の内部空間の真空度を長期間に亘
り維持し、以て、表示装置の長寿命化を図る上で好適で
ある。表示装置の製造に際しては、例えば、セラミック
スやガラスから作製された高さ約1mmの枠体(図示せ
ず)を用意し、枠体とアノードパネル23とカソードパ
ネルとをフリットガラスを用いて仮接着した後、約45
0゜Cで10〜30分焼成すればよい。その後、表示装
置の内部空間を10-4Pa程度の真空度となるまで排気
し、適当な方法で封止する。あるいは、真空槽内で枠体
とアノードパネル23とカソードパネルとをフリットガ
ラスや低融点金属材料、更には枠体を用いて接着しても
よく、この場合には、接着と同時に表示装置の内部が高
真空となるので、後工程における排気が不要となる。
When the display panel is manufactured by bonding the anode panel 23 and the cathode panel at the peripheral portion, the peripheral portion may be bonded only with frit glass or a low melting point metal material, or may be bonded via a frame. It may be adhered. Frame and anode panel 2 when using a frame
3 and the bonding between the frame and the cathode panel can also be performed using frit glass or a low melting point metal material. Here, the “low melting point” of the low melting point metal material is
It generally indicates a temperature range of 400 ° C., and the material can be appropriately selected from indium, indium-based alloy, tin-based solder, lead-based solder, and zinc-based solder. Such a low-melting-point metal material is less likely to cause outgassing than frit glass, and thus is suitable for maintaining a vacuum degree in the internal space of the display device for a long period of time, thereby extending the life of the display device. is there. In manufacturing the display device, for example, a frame (not shown) having a height of about 1 mm made of ceramics or glass is prepared, and the frame, the anode panel 23 and the cathode panel are temporarily bonded using frit glass. After about 45
What is necessary is just to bake at 0 degreeC for 10 to 30 minutes. Thereafter, the internal space of the display device is evacuated until the degree of vacuum is reduced to about 10 −4 Pa, and sealed by an appropriate method. Alternatively, the frame, the anode panel 23, and the cathode panel may be bonded to each other using a frit glass or a low-melting metal material or a frame in a vacuum chamber. Becomes high vacuum, so that exhaust in a post-process becomes unnecessary.

【0067】かかる表示装置30の構成においては、開
口部16に臨む電子放出層13の縁部にゲート電極層1
5及び第2ゲート電極層11から電界が加わり、量子ト
ンネル効果によって電子放出層13の縁部から電子が放
出される。放出された電子の一部(e1)は、そのまま
開口部16から図示されない蛍光体層に向かい、他の一
部は第2ゲート電極層11の表面で反跳された反跳電子
(e2)となって蛍光体層に向かう。電子放出層13か
ら放出された電子の衝突により第2ゲート電極層11の
表面から二次電子放出が生ずることもあり、かかる二次
電子(e3)も蛍光体層に向かう。これらの電子e1,e
2,e3のいずれも、最終的には蛍光体層を励起させこれ
を発光させることに寄与する。第1の態様に係る電界放
出素子は、ゲート電極層15に設けられた第1開口部1
5Aにより開口部16の電子の出口に相当する部分が狭
められているため、開口部16の内部において電界が効
果的に閉じこめられる。この状態は、等電位線を用いて
表現すれば、等電位線の間隔が電子放出層13の縁部近
傍で密となっており、電子放出層13の縁部に効率的に
強電界が加わることを意味する。従って、第1の態様に
係る電界放出素子によれば、ゲート電極層15及び第2
ゲート電極層11に印加する電圧が比較的低くても、十
分な放出電子電流を得ることができる。即ち、低消費電
力、且つ、高電子放出効率の電界放出素子が実現され、
かかる電界放出素子を組み込んだ表示装置の輝度や画質
が改善される。
In the structure of the display device 30, the gate electrode layer 1 is formed on the edge of the electron emission layer 13 facing the opening 16.
An electric field is applied from the fifth and second gate electrode layers 11, and electrons are emitted from the edge of the electron emission layer 13 by the quantum tunnel effect. A part (e 1 ) of the emitted electrons directly goes from the opening 16 to the phosphor layer (not shown), and another part is a recoil electron (e 2) that is recoiled on the surface of the second gate electrode layer 11. ) To the phosphor layer. Secondary electrons may be emitted from the surface of the second gate electrode layer 11 due to collision of electrons emitted from the electron emission layer 13, and such secondary electrons (e 3 ) also travel toward the phosphor layer. These electrons e 1 , e
Both 2 and e 3 ultimately contribute to exciting the phosphor layer and causing it to emit light. The field emission device according to the first aspect includes a first opening 1 provided in the gate electrode layer 15.
Since the portion corresponding to the exit of the electrons in the opening 16 is narrowed by 5A, the electric field is effectively confined inside the opening 16. If this state is expressed using equipotential lines, the intervals between the equipotential lines are dense near the edge of the electron emission layer 13, and a strong electric field is efficiently applied to the edge of the electron emission layer 13. Means that. Therefore, according to the field emission device of the first aspect, the gate electrode layer 15 and the second
Even if the voltage applied to the gate electrode layer 11 is relatively low, a sufficient emission electron current can be obtained. That is, a field emission device with low power consumption and high electron emission efficiency is realized,
The brightness and image quality of a display device incorporating such a field emission device are improved.

【0068】(実施の形態2)実施の形態2は、第2の
態様に係る電界放出素子の代表例として、図5の(E)
に示した構成を有する電界放出素子と、この電界放出素
子を製造するための第2の態様に係る製造方法、並び
に、かかる電界放出素子を組み込んだ第2の態様に係る
表示装置に関する。図12に、電界放出素子の開口部1
6の近傍のみを一部破断して示し、図13に、図12の
A−A線断面を開口部の周辺も含めて示す。これらの図
面の参照符号は、図6及び図7と共通である。実施の形
態2が実施の形態1と異なる点は、電子放出層13に設
けられた第3開口部13Aの開口端部に逆テーパ壁が形
成されている点である。
(Embodiment 2) Embodiment 2 is a typical example of the field emission device according to the second embodiment, which is shown in FIG.
And a manufacturing method according to a second embodiment for manufacturing the field emission device, and a display device according to a second embodiment incorporating the field emission device. FIG. 12 shows an opening 1 of the field emission device.
13 is partially cut away, and FIG. 13 shows a cross section taken along line AA of FIG. 12 including the periphery of the opening. The reference numerals in these drawings are common to those in FIGS. The second embodiment is different from the first embodiment in that an inverted tapered wall is formed at the opening end of the third opening 13A provided in the electron emitting layer 13.

【0069】以下、上述した第2の態様に係る電界放出
素子の製造方法について、図14を参照しながら説明す
る。
Hereinafter, a method for manufacturing the field emission device according to the second embodiment will be described with reference to FIG.

【0070】[工程−200]先ず、[工程−100]
乃至[工程−130]までを実施の形態1と同様に行
う。次に、第2開口部14Aの底部に露出したタンタル
から成る電子放出層13を、一例として下記の表1に示
す条件に従ってドライエッチングし、第3開口部13A
を形成する。このエッチング条件により、図14の
(A)に示すように、電子が放出される第3開口部13
Aの開口端部の厚さは、先端部に向かって減少し、且
つ、第3開口部13Aの開口端部の下縁は上縁よりも後
退する(即ち、電子放出層13の縁部に逆テーパ壁が形
成される)。尚、図示される例では、第1開口部15A
の開口端部と第3開口部13Aの開口端部が揃った位置
にあるが、揃っていなくても構わない。
[Step-200] First, [Step-100]
Steps to [Step-130] are performed in the same manner as in the first embodiment. Next, the electron emission layer 13 made of tantalum exposed at the bottom of the second opening 14A is dry-etched according to the conditions shown in Table 1 below as an example, and the third opening 13A is formed.
To form Under these etching conditions, as shown in FIG. 14A, the third opening 13 from which electrons are emitted is formed.
The thickness of the opening end of A decreases toward the tip, and the lower edge of the opening end of the third opening 13A recedes from the upper edge (ie, the edge of the electron emission layer 13). A reverse tapered wall is formed). In the illustrated example, the first opening 15A
Although the opening end of the third opening 13A and the opening end of the third opening 13A are aligned, they do not have to be aligned.

【0071】[表1] エッチング装置:平行平板型RIE(反応性イオンエッ
チング)装置 SF6流量 :100SCCM 圧力 :10Pa RFパワー :200W(13.56MHz)
[Table 1] Etching apparatus: Parallel plate type RIE (reactive ion etching) apparatus SF 6 Flow rate: 100 SCCM Pressure: 10 Pa RF power: 200 W (13.56 MHz)

【0072】[工程−210]次に、図14の(B)に
示すように、第3開口部13Aの底部に露出した第2絶
縁層12を等方的にエッチングし、第4開口部12Aを
形成し、開口部16を完成させる。ここでは、前述の絶
縁層14の場合と同様に、緩衝化フッ酸水溶液を用いた
ウェットエッチングを行う。このときの第4開口部12
Aの壁面の後退量は、エッチング時間の長短により制御
可能であるが、ここでは、第4開口部12Aの上端部を
電子放出層13に設けられた第3開口部13Aの開口端
部の上縁、更には下縁よりも後退させる。このとき、先
に形成された第2開口部14Aの壁面は更に後退する。
開口部16の完成後にレジスト層19を除去すると、図
13に示した構成を得ることができる。
[Step-210] Next, as shown in FIG. 14B, the second insulating layer 12 exposed at the bottom of the third opening 13A is isotropically etched to form the fourth opening 12A. Is formed to complete the opening 16. Here, as in the case of the insulating layer 14 described above, wet etching using a buffered hydrofluoric acid aqueous solution is performed. The fourth opening 12 at this time
The amount of retreat of the wall surface of A can be controlled by the length of the etching time. It is retracted from the edge and even the lower edge. At this time, the wall surface of the previously formed second opening 14A further retreats.
When the resist layer 19 is removed after the completion of the opening 16, the configuration shown in FIG. 13 can be obtained.

【0073】以上のようにして作製された電界放出素子
は、実際には多数集合してカソードパネルを構成する。
このカソードパネルを、図15に示すようにアノードパ
ネル23と組み合わせ、外部電源回路に接続すると、第
2の態様に係る表示装置31が完成される。図15の参
照符号は図11の参照符号と共通なので、各部の詳しい
説明は省略する。また、表示装置31の製造方法は、表
示装置30に関連して前述した通りである。
A large number of the field emission devices manufactured as described above constitute a cathode panel.
When this cathode panel is combined with the anode panel 23 as shown in FIG. 15 and connected to an external power supply circuit, the display device 31 according to the second embodiment is completed. Since the reference numerals in FIG. 15 are the same as those in FIG. 11, detailed description of each unit will be omitted. The method of manufacturing the display device 31 is as described above with reference to the display device 30.

【0074】かかる表示装置31の構成においては、開
口部16に臨む電子放出層13の縁部にゲート電極層1
5及び第2ゲート電極層11から電界が加わり、量子ト
ンネル効果によって第3開口部13Aの開口端部(より
具体的には、上縁)から電子が放出される。電子が放出
される第3開口部の開口端部の厚さが先端部に向かって
減少し、且つ、該開口端部に逆テーパ壁が形成されてい
ることにより、開口端部から放出された大部分の電子
(e1)は、そのまま開口部16の外に引き出され、図
示されない蛍光体層に直接向かう。このように、蛍光体
層へ直接向かう電子(e1)はエネルギー分布幅が狭い
ので、その軌道を所定の蛍光体層に衝突するように制御
することは比較的容易である。一方、第2ゲート電極層
11の表面で反跳された後に蛍光体層に向かう反跳電子
(e2)や、電子放出層13から放出された電子の衝突
により第2ゲート電極層11の表面から叩き出された二
次電子(e3)も若干存在する。但し、第2の態様に係
る表示装置においては、かかる反跳電子(e2)や二次
電子(e3)の存在割合は蛍光体層へ直接向かう電子
(e1)に比べて極めて少ないので、放出電子軌道の収
束性に悪影響を与える虞れは殆どない。
In the configuration of the display device 31, the gate electrode layer 1 is formed on the edge of the electron emission layer 13 facing the opening 16.
An electric field is applied from the fifth gate electrode layer 11 and the second gate electrode layer 11, and electrons are emitted from the opening end (more specifically, the upper edge) of the third opening 13A by the quantum tunnel effect. The thickness of the opening end of the third opening from which electrons are emitted decreases toward the tip end, and the third opening is formed with an inverted tapered wall, so that the electron is emitted from the opening end. Most of the electrons (e 1 ) are drawn out of the opening 16 as they are, and go directly to a phosphor layer (not shown). As described above, since the energy distribution width of the electron (e 1 ) directly traveling to the phosphor layer is narrow, it is relatively easy to control the orbit so that it collides with a predetermined phosphor layer. On the other hand, recoiled electrons (e 2 ) that are directed toward the phosphor layer after being recoiled on the surface of the second gate electrode layer 11 and electrons emitted from the electron emission layer 13 collide with the surface of the second gate electrode layer 11. There are some secondary electrons (e 3 ) that have been knocked out of the substrate. However, in the display device according to the second embodiment, the proportion of such recoil electrons (e 2 ) and secondary electrons (e 3 ) is extremely smaller than that of the electrons (e 1 ) directly going to the phosphor layer. There is almost no possibility that the convergence of the emitted electron orbit will be adversely affected.

【0075】尚、ゲート電極層15及び第2ゲート電極
層11に印加される電圧の大小関係は、絶縁層14と第
2絶縁層12の厚さに応じて選択することができる。例
えば、絶縁層14の厚さをt1、第2絶縁層12の厚さ
をt2、ゲート電極層15への印加電圧をV1、第2ゲー
ト電極層11への印加電圧をV2とすると、V1とV2
を略等しいレベルに設定する場合にはt1<t2とするこ
とが好ましく、t1とt2とを略等しく設定する場合には
1>V2とすることが好ましい。
The magnitude relationship between the voltages applied to the gate electrode layer 15 and the second gate electrode layer 11 can be selected according to the thickness of the insulating layer 14 and the second insulating layer 12. For example, the thickness of the insulating layer 14 is t 1 , the thickness of the second insulating layer 12 is t 2 , the applied voltage to the gate electrode layer 15 is V 1 , and the applied voltage to the second gate electrode layer 11 is V 2 . Then, it is preferable that t 1 <t 2 when V 1 and V 2 are set to be substantially equal, and V 1 > V 2 when t 1 and t 2 are set substantially equal. Is preferred.

【0076】以上、発明の実施の形態に基づき本発明を
説明したが、本発明はこれらの実施の形態に何ら限定さ
れるものではない。電界放出素子の構造の細部、電界放
出素子を適用した表示装置の構造の細部は例示であり、
適宜変更、選択、組合せが可能である。例えば、図2に
示した第1の態様に係るあらゆる電界放出素子を、いず
れも第1の態様に係る表示装置の構成要素として適用す
ることができ、図5に示した第2の態様に係るあらゆる
電界放出素子を、いずれも第2の態様に係る表示装置の
構成要素として適用することができる。その他、電界放
出素子の構造の細部、製造方法における加工条件や使用
した材料等の詳細事項に関しても、適宜変更、選択、組
合せが可能である。
The present invention has been described based on the embodiments of the present invention, but the present invention is not limited to these embodiments. The details of the structure of the field emission device, the details of the structure of the display device to which the field emission device is applied are examples,
Changes, selections, and combinations can be made as appropriate. For example, any of the field emission devices according to the first embodiment shown in FIG. 2 can be applied as components of the display device according to the first embodiment, and the field emission device according to the second embodiment shown in FIG. Any of the field emission devices can be applied as a component of the display device according to the second embodiment. In addition, details, such as details of the structure of the field emission device, processing conditions in the manufacturing method, and materials used, can be appropriately changed, selected, and combined.

【0077】例えば、第1の態様に係る電界放出素子に
関しては、上述の図2の(E)に示した以外の電界放出
素子も、基本的には同様のプロセスで製造することがで
きる。例えば、図2の(B)に示した電界放出素子を製
造するには、先ず図16の(A)に示すように、支持体
10上に電子放出層13、絶縁層14、及びゲート電極
層15をこの順に形成する。この場合、支持体10は絶
縁基板から成る。次に、上述のプロセスに従ってゲート
電極層15、絶縁層14、及び電子放出層13のエッチ
ングを順次行い、開口部16を形成する(図16の
(B)参照)。次に、第3開口部13Aの直下の絶縁基
板の部分に凹部24を形成する(図16の(C)参
照)。この凹部24は、上端部を第3開口部13Aの開
口端部と揃える場合には異方的なドライエッチングによ
り形成可能であるが、上端部を第3開口部13Aの下縁
よりも後退させる場合には、等方的なエッチング、又
は、異方的なエッチングと等方的なエッチングとの組合
せにより形成可能である。
For example, with respect to the field emission device according to the first embodiment, field emission devices other than those shown in FIG. 2E can be manufactured by basically the same process. For example, to manufacture the field emission device shown in FIG. 2B, first, as shown in FIG. 16A, an electron emission layer 13, an insulating layer 14, and a gate electrode layer are formed on a support 10. 15 are formed in this order. In this case, the support 10 is made of an insulating substrate. Next, the opening 16 is formed by sequentially etching the gate electrode layer 15, the insulating layer 14, and the electron emission layer 13 in accordance with the above-described process (see FIG. 16B). Next, a recess 24 is formed in the portion of the insulating substrate immediately below the third opening 13A (see FIG. 16C). When the upper end is aligned with the opening end of the third opening 13A, the recess 24 can be formed by anisotropic dry etching, but the upper end is recessed from the lower edge of the third opening 13A. In this case, it can be formed by isotropic etching or a combination of anisotropic etching and isotropic etching.

【0078】また、図2の(F)に示した第1の態様に
係る電界放出素子を製造するには、先ず、図17の
(A)に示すように、絶縁基板100上に第2ゲート電
極層11、第2絶縁層12、電子放出層13、絶縁層1
4、ゲート電極層15、層間絶縁層25、及び収束電極
層26をこの順に形成する。ここでは、絶縁基板10
0、第2ゲート電極層11、及び、第2絶縁層12の積
層体が、支持体10に相当する。次に、図17の(B)
に示すように、収束電極層26をエッチングして第6開
口部26Aを形成し、更に、層間絶縁層25をエッチン
グして第5開口部25Aを形成する。図17の(B)で
は、収束電極層26に設けられる第6開口部26Aより
も、層間絶縁層25に設けられる第5開口部25Aの方
が小さくなっているが、これは、電子放出層13とほぼ
同レベルの電圧が印加される収束電極層26から電子放
出を起こさせないための工夫である。また、収束電極層
26を広く開口することにより、最終的な開口部16の
近傍における電界凸レンズの焦点距離を長くする効果も
ある。かかる構成を達成するためには、例えば、第6開
口部26Aを形成するためにエッチング・マスクと第5
開口部25Aを形成するためのエッチング・マスクを別
工程にて作製すればよい。この後のプロセスは前述の通
りに行う。以上によって、図18に示す電界放出素子を
得ることができる。
In order to manufacture the field emission device according to the first embodiment shown in FIG. 2F, first, as shown in FIG. Electrode layer 11, second insulating layer 12, electron emitting layer 13, insulating layer 1
4. The gate electrode layer 15, the interlayer insulating layer 25, and the focusing electrode layer 26 are formed in this order. Here, the insulating substrate 10
0, the second gate electrode layer 11, and the stacked body of the second insulating layer 12 correspond to the support 10. Next, FIG.
As shown in FIG. 7, the focusing electrode layer 26 is etched to form the sixth opening 26A, and the interlayer insulating layer 25 is further etched to form the fifth opening 25A. In FIG. 17B, the fifth opening 25A provided in the interlayer insulating layer 25 is smaller than the sixth opening 26A provided in the focusing electrode layer 26. This is a device for preventing electron emission from the converging electrode layer 26 to which a voltage substantially the same as that of the electrode 13 is applied. Further, by opening the focusing electrode layer 26 widely, there is also an effect that the focal length of the electric field convex lens near the final opening 16 is lengthened. In order to achieve such a configuration, for example, an etching mask and a fifth
An etching mask for forming the opening 25A may be manufactured in another step. Subsequent processes are performed as described above. Thus, the field emission device shown in FIG. 18 can be obtained.

【0079】第1の態様に係る電界放出素子の製造方法
においては、[工程−100]で電子放出層13を形成
する際に、電子放出層13の縁部の形状によっては第3
開口部13Aを同時に形成することができる。この形成
は、前述のようなタングステン膜の製膜とパターニング
との組合せ以外に、印刷法によって行うことができる。
[工程−100]で第3開口部13Aを形成した場合に
は、[工程−130]に引き続き、[工程−140]を
省略して、[工程−150]を実行すればよい。同様
に、例えば印刷法により、ゲート電極層15と第1開口
部15Aを同時に形成することができ、また、収束電極
層26と第6開口部26Aを同時に形成することができ
る。
In the method of manufacturing the field emission device according to the first embodiment, when the electron emission layer 13 is formed in [Step-100], the third shape may be used depending on the shape of the edge of the electron emission layer 13.
The opening 13A can be formed at the same time. This formation can be performed by a printing method other than the combination of the above-described tungsten film formation and patterning.
When the third opening 13A is formed in [Step-100], [Step-140] may be omitted and [Step-150] may be executed following [Step-130]. Similarly, the gate electrode layer 15 and the first opening 15A can be formed simultaneously by, for example, a printing method, and the focusing electrode layer 26 and the sixth opening 26A can be formed simultaneously.

【0080】第2の態様に係る電界放出素子に関して
は、上述の図5の(E)に示した以外の電界放出素子
も、基本的には同様のプロセスで製造することができ
る。例えば、図5の(B)に示した電界放出素子を製造
するには、先ず図19の(A)に示すように、支持体1
0上に電子放出層13、絶縁層14、及びゲート電極層
15をこの順に形成する。この場合、支持体10は絶縁
基板から成る。次に、上述のプロセスに従ってゲート電
極層15、絶縁層14、及び電子放出層13のエッチン
グを順次行い、開口部16を形成する(図19の(B)
参照)。次に、第3開口部13Aの直下の絶縁基板の部
分に凹部24を形成する(図19の(C)参照)。この
凹部24は、上端部を第3開口部13Aの開口端部の上
縁と揃える場合には異方的なドライエッチングにより形
成可能であるが、上端部を第3開口部13Aの開口端部
の上縁よりも後退させる場合には、等方的なエッチング
により形成可能である。尚、図5の(B)に示した構成
によれば、凹部24を形成した後に再び電子放出層13
のエッチングを行うことにより、第3開口部13Aの開
口端部のテーパ角θを更に減少させることもできる。こ
れは、電子放出層13の下方にも空間が形成されること
により、電子放出層13の裏側へエッチング種が回り込
むことが可能となるためである。
Regarding the field emission device according to the second embodiment, field emission devices other than those shown in FIG. 5E can be manufactured by basically the same process. For example, to manufacture the field emission device shown in FIG. 5B, first, as shown in FIG.
The electron emission layer 13, the insulating layer 14, and the gate electrode layer 15 are formed in this order on 0. In this case, the support 10 is made of an insulating substrate. Next, the gate electrode layer 15, the insulating layer 14, and the electron emission layer 13 are sequentially etched according to the above-described process to form an opening 16 (FIG. 19B).
reference). Next, a concave portion 24 is formed in a portion of the insulating substrate immediately below the third opening 13A (see FIG. 19C). The concave portion 24 can be formed by anisotropic dry etching when the upper end is aligned with the upper edge of the opening end of the third opening 13A, but the upper end is formed by the opening end of the third opening 13A. Can be formed by isotropic etching. According to the configuration shown in FIG. 5B, the electron emission layer 13 is formed again after the recess 24 is formed.
By performing this etching, the taper angle θ at the opening end of the third opening 13A can be further reduced. This is because a space is also formed below the electron emission layer 13 so that the etching species can reach the back side of the electron emission layer 13.

【0081】更に、図5の(F)に示した第2の態様に
係る電界放出素子を製造するには、前述のようにして図
17の(B)に示した状態を得た後、図20に示すよう
に、第1開口部15A、第2開口部14A、第3開口部
13A、第4開口部12Aを順次形成すればよい。尚、
第2の態様に係る電界放出素子の製造方法においては、
例えば印刷法により、収束電極層26と第6開口部26
Aの形成を同時に行ったり、ゲート電極層15と第1開
口部15Aの形成を同時に行うことができる。
Further, in order to manufacture the field emission device according to the second embodiment shown in FIG. 5F, after obtaining the state shown in FIG. As shown in FIG. 20, a first opening 15A, a second opening 14A, a third opening 13A, and a fourth opening 12A may be sequentially formed. still,
In the method for manufacturing a field emission device according to the second aspect,
For example, by a printing method, the focusing electrode layer 26 and the sixth opening 26 are formed.
A can be simultaneously formed, or the gate electrode layer 15 and the first opening 15A can be simultaneously formed.

【0082】また、第1の態様及び第2の態様に係る製
造方法においては、図8の(A)に示した段階で電子放
出層13に複数の溝部を形成しておき、該電子放出層1
3のエッチングにより第3開口部13Aを形成した際
に、開口端部に凹凸を形成することも可能である。かか
る開口端部には、先鋭に尖った部位が溝部の本数に応じ
て複数形成され、これら尖った部位の各々から電子が放
出されるようになるので、放出電子電流が増大し、ひい
ては、かかる電界放出素子を組み込んだ表示装置の輝度
を向上させることが可能となる。
In the manufacturing method according to the first embodiment and the second embodiment, a plurality of grooves are formed in the electron emitting layer 13 at the stage shown in FIG. 1
When the third opening 13A is formed by the etching of No. 3, it is also possible to form unevenness at the opening end. At the opening end, a plurality of sharply pointed portions are formed in accordance with the number of grooves, and electrons are emitted from each of these pointed portions, so that the emitted electron current increases, and thus It is possible to improve the brightness of the display device incorporating the field emission element.

【0083】[0083]

【発明の効果】以上のように、本発明の第1の態様に係
る電界放出素子は、電子放出層の上に絶縁層を挟んでゲ
ート電極層が形成された所謂エッジ型素子であって、開
口部に臨む電子放出層の縁部がゲート電極層の縁部より
も後退している。それ故、開口部内に電界を効率的に集
中させることができ、低いゲート電圧にて高い放出電子
電流を得ることが可能となる。また、本発明の第2の態
様に係る電界放出素子は、同じくエッジ型素子であっ
て、開口部に臨む電子放出層の縁部に逆テーパ壁が形成
されている。それ故、電子放出層の縁部から放出された
電子の大部分を、開口部外へ直接に指向させることが可
能となる。
As described above, the field emission device according to the first aspect of the present invention is a so-called edge type device in which a gate electrode layer is formed on an electron emission layer with an insulating layer interposed therebetween. The edge of the electron emission layer facing the opening is recessed from the edge of the gate electrode layer. Therefore, the electric field can be efficiently concentrated in the opening, and a high emission electron current can be obtained at a low gate voltage. The field emission device according to the second aspect of the present invention is also an edge type device, in which an inverted tapered wall is formed at the edge of the electron emission layer facing the opening. Therefore, most of the electrons emitted from the edge of the electron emission layer can be directed directly to the outside of the opening.

【0084】第1の態様に係る電界放出素子を組み込ん
だ第1の態様に係る表示装置、及び、第2の態様に係る
電界放出素子を組み込んだ第2の態様に係る表示装置に
おいては、低消費電力であるにも拘わらず、高輝度、高
画質を達成することができる。また、本発明の第1の態
様及び第2の態様に係る電界放出素子の製造方法によれ
ば、開口部の断面形状や、開口部に臨む電子放出層の縁
部の形状を自己整合的に得ることができ、再現性やスル
ープットの観点から極めて有利であり、また表示画面の
大面積化にも対応可能な高い信頼性を有するプロセスが
実現される。
In the display device according to the first embodiment incorporating the field emission device according to the first embodiment and the display device according to the second embodiment incorporating the field emission device according to the second embodiment, Despite the power consumption, high luminance and high image quality can be achieved. According to the method of manufacturing the field emission device according to the first and second aspects of the present invention, the cross-sectional shape of the opening and the shape of the edge of the electron emission layer facing the opening are self-aligned. Thus, a highly reliable process that is extremely advantageous from the viewpoint of reproducibility and throughput and that can cope with an increase in the area of a display screen is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の態様に係る電界放出素子の基本的な構成
を示す概念図である。
FIG. 1 is a conceptual diagram showing a basic configuration of a field emission device according to a first embodiment.

【図2】図1の基本的な構成に加え、支持体の凹部及び
/又は収束電極層を追加した、第1の態様に係る電界放
出素子の他の構成を示す概念図である。
FIG. 2 is a conceptual diagram showing another configuration of the field emission device according to the first embodiment in which a concave portion of a support and / or a focusing electrode layer are added to the basic configuration of FIG.

【図3】第2の態様に係る電界放出素子の基本的な構成
を示す概念図である。
FIG. 3 is a conceptual diagram showing a basic configuration of a field emission device according to a second embodiment.

【図4】第2の態様に係る電界放出素子の他の基本的な
構成を示す概念図である。
FIG. 4 is a conceptual diagram showing another basic configuration of the field emission device according to the second embodiment.

【図5】図3の基本的な構成に加え、支持体の凹部及び
/又は収束電極層を追加した、第2の態様に係る電界放
出素子の他の構成を示す概念図である。
5 is a conceptual diagram showing another configuration of the field emission device according to the second embodiment in which a concave portion of a support and / or a focusing electrode layer are added to the basic configuration of FIG.

【図6】図2の(E)の構成を有する電界放出素子の開
口部を一部破断して示す斜視図である。
FIG. 6 is a partially cutaway perspective view showing an opening of the field emission device having the configuration shown in FIG.

【図7】図6のA−A線断面を開口部周辺の構造と共に
示す模式的端面図である。
FIG. 7 is a schematic end view showing a cross section taken along line AA of FIG. 6 together with a structure around an opening.

【図8】第1の態様及び第2の態様に係る製造方法に共
通の工程を示す模式的端面図であり、(A)はゲート電
極層の形成までを終了した状態、(B)は電極接続に用
いられる第1孔部と第2孔部を形成した状態を示す。
FIGS. 8A and 8B are schematic end views showing steps common to the manufacturing method according to the first embodiment and the second embodiment, wherein FIG. The state which formed the 1st hole part and the 2nd hole part used for connection is shown.

【図9】図8に引き続き、第1の態様及び第2の態様に
係る製造方法に共通の工程を示す模式的端面図であり、
(A)は第1開口部を形成した状態、(B)は第2開口
部を形成した状態を示す。
FIG. 9 is a schematic end view showing steps common to the manufacturing method according to the first embodiment and the second embodiment, following FIG. 8;
(A) shows a state in which a first opening is formed, and (B) shows a state in which a second opening is formed.

【図10】図9に引き続き、第1の態様に係る製造方法
に含まれる工程を示す模式的端面図であり、(A)は第
3開口部を形成した状態、(B)は第4開口部を形成し
た状態を示す。
FIGS. 10A and 10B are schematic end views showing the steps included in the manufacturing method according to the first embodiment, following FIG. 9, in which FIG. 7 shows a state in which a portion is formed.

【図11】第1の態様に係る表示装置の構成例を示す概
念図である。
FIG. 11 is a conceptual diagram illustrating a configuration example of a display device according to a first embodiment.

【図12】図5の(E)の構成を有する電界放出素子の
開口部を一部破断して示す斜視図である。
FIG. 12 is a perspective view of the field emission device having the configuration shown in FIG.

【図13】図12のA−A線断面を開口部周辺の構造と
共に示す模式的端面図である。
FIG. 13 is a schematic end view showing a cross section taken along line AA of FIG. 12 together with a structure around an opening.

【図14】図9に引き続き、第2の態様に係る製造方法
に含まれる工程を示す模式的端面図であり、(A)は第
3開口部を形成した状態、(B)は第4開口部を形成し
た状態を示す。
FIG. 14 is a schematic end view showing a step included in the manufacturing method according to the second embodiment, following FIG. 9, (A) showing a state where a third opening is formed, and (B) showing a fourth opening. 7 shows a state in which a portion is formed.

【図15】第2の態様に係る表示装置の構成例を示す概
念図である。
FIG. 15 is a conceptual diagram illustrating a configuration example of a display device according to a second embodiment.

【図16】図2の(B)の構成を有する電界放出素子の
製造工程を示す模式的端面図である。
FIG. 16 is a schematic end view showing a manufacturing step of the field emission device having the configuration of FIG. 2B.

【図17】図2の(F)の構成を有する電界放出素子の
製造工程を示す模式的端面図である。
FIG. 17 is a schematic end view showing the manufacturing process of the field emission device having the configuration of FIG. 2 (F).

【図18】図17に引き続き、図2の(F)の構成を有
する電界放出素子の製造工程を示す模式的端面図であ
る。
FIG. 18 is a schematic end view showing the manufacturing process of the field emission device having the configuration of FIG. 2F, following FIG. 17;

【図19】図5の(B)の構成を有する電界放出素子の
製造工程を示す模式的端面図である。
FIG. 19 is a schematic end view showing the manufacturing process of the field emission device having the configuration of FIG. 5B.

【図20】図17に引き続き、図5の(F)の構成を有
する電界放出素子の製造工程を示す模式的端面図であ
る。
FIG. 20 is a schematic end view showing the manufacturing process of the field emission device having the configuration of FIG. 5F, following FIG. 17;

【図21】スピント型素子を組み込んだ表示装置の一般
的な構成例を示す模式的端面図である。
FIG. 21 is a schematic end view showing a general configuration example of a display device incorporating a Spindt-type element.

【図22】従来のスピント型素子の製造方法の一例を説
明するための模式的端面図であり、(A)は開口部を形
成した状態、(B)はゲート電極層上に剥離層を形成し
た状態をそれぞれ表す。
FIGS. 22A and 22B are schematic end views illustrating an example of a conventional method for manufacturing a Spindt-type element. FIG. 22A is a state in which an opening is formed, and FIG. Respectively.

【図23】図22に引き続き従来のスピント型素子の製
造方法の一例を説明するための模式的端面図であり、
(A)は金属層の成長に伴って円錐形の電子放出電極が
形成された状態、(B)は不要の金属層を剥離層と共に
除去した状態をそれぞれ表す。
FIG. 23 is a schematic end view for explaining an example of a conventional method for manufacturing a Spindt-type element following FIG. 22;
(A) shows a state in which a conical electron-emitting electrode is formed as the metal layer grows, and (B) shows a state in which an unnecessary metal layer is removed together with a release layer.

【図24】従来のエッジ型素子の一構成例を示す模式的
端面図である。
FIG. 24 is a schematic end view showing a configuration example of a conventional edge-type element.

【符号の説明】[Explanation of symbols]

10・・・支持体、11・・・第2ゲート電極層、12
・・・第2絶縁層、12A・・・第4開口部、13・・
・電子放出層、13A・・・第3開口部、14・・・絶
縁層、14A・・・第2開口部、15・・・ゲート電極
層、15A・・・第1開口部、16・・・開口部、17
・・・第1孔部、18・・・第2孔部、20・・・第1
ゲート電極用電源、21・・・第2ゲート電極用電源、
22・・・アノード用電源、23・・・アノードパネ
ル、25・・・層間絶縁層、25A・・・第5開口部、
26・・・収束電極層、26A・・・第6開口部、3
0,31・・・表示装置、100・・・絶縁基板
10 support, 11 second gate electrode layer, 12
... 2nd insulating layer, 12A ... 4th opening, 13 ...
An electron-emitting layer, 13A ... third opening, 14 ... insulating layer, 14A ... second opening, 15 ... gate electrode layer, 15A ... first opening, 16 ... .Opening, 17
... 1st hole, 18 ... 2nd hole, 20 ... 1st
Power supply for gate electrode, 21... Power supply for second gate electrode,
Reference numeral 22: power supply for anode, 23: anode panel, 25: interlayer insulating layer, 25A: fifth opening,
26: focusing electrode layer, 26A: sixth opening, 3
0, 31: display device, 100: insulating substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖田 昌海 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5C036 EE01 EE14 EF01 EF06 EF09 EG12 EH06 EH08  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masami Okita 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5C036 EE01 EE14 EF01 EF06 EF09 EG12 EH06 EH08

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】電子放出層と、絶縁層と、ゲート電極層と
が、この順に支持体上に積層され、 ゲート電極層から支持体の表面に達する開口部が設けら
れ、 開口部は、ゲート電極層に設けられた第1開口部と、絶
縁層に設けられた第2開口部と、電子放出層に設けられ
た第3開口部とから成り、 第1開口部と第2開口部と第3開口部とは連通してお
り、 電子が放出される第3開口部の開口端部は、第1開口部
の開口端部よりも後退していることを特徴とする冷陰極
電界電子放出素子。
An electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order, and an opening is provided from the gate electrode layer to a surface of the support, and the opening is a gate. It comprises a first opening provided in the electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emitting layer, wherein the first opening, the second opening and the third opening are provided. The cold cathode field emission device according to claim 3, wherein the third opening is in communication with the third opening, and the opening end of the third opening from which electrons are emitted is recessed from the opening end of the first opening. .
【請求項2】第3開口部の開口端部は、第2開口部の下
端部から突出していることを特徴とする請求項1に記載
の冷陰極電界電子放出素子。
2. The cold cathode field emission device according to claim 1, wherein an opening end of the third opening protrudes from a lower end of the second opening.
【請求項3】第3開口部の開口端部の厚さは、先端部に
向かって減少していることを特徴とする請求項2に記載
の冷陰極電界電子放出素子。
3. The cold cathode field emission device according to claim 2, wherein the thickness of the opening end of the third opening decreases toward the tip.
【請求項4】支持体は絶縁基板から成ることを特徴とす
る請求項1に記載の冷陰極電界電子放出素子。
4. The cold cathode field emission device according to claim 1, wherein the support comprises an insulating substrate.
【請求項5】第3開口部の直下の絶縁基板の部分には凹
部が設けられていることを特徴とする請求項4に記載の
冷陰極電界電子放出素子。
5. The cold cathode field emission device according to claim 4, wherein a concave portion is provided in a portion of the insulating substrate immediately below the third opening.
【請求項6】凹部の上端部は、第3開口部の開口端部よ
りも後退していることを特徴とする請求項5に記載の冷
陰極電界電子放出素子。
6. The cold cathode field emission device according to claim 5, wherein the upper end of the recess is recessed from the opening end of the third opening.
【請求項7】支持体は、絶縁基板と、絶縁基板上に形成
された第2ゲート電極層と、第2ゲート電極層上を含む
絶縁基板上に形成された第2絶縁層とから成り、 開口部は、第3開口部と連通するごとく第2絶縁層に設
けられた第4開口部を更に含み、 第4開口部の底部には第2ゲート電極層が露出している
ことを特徴とする請求項1に記載の冷陰極電界電子放出
素子。
7. A support comprises an insulating substrate, a second gate electrode layer formed on the insulating substrate, and a second insulating layer formed on the insulating substrate including on the second gate electrode layer. The opening further includes a fourth opening provided in the second insulating layer so as to communicate with the third opening, and the second gate electrode layer is exposed at the bottom of the fourth opening. The cold cathode field emission device according to claim 1.
【請求項8】第4開口部の上端部は、第3開口部の開口
端部よりも後退していることを特徴とする請求項7に記
載の冷陰極電界電子放出素子。
8. The cold cathode field emission device according to claim 7, wherein an upper end of the fourth opening is recessed from an opening end of the third opening.
【請求項9】ゲート電極層上を含む絶縁層上に形成され
た層間絶縁層と、層間絶縁層上に形成された収束電極層
とを更に備え、 開口部は、第1開口部と連通するごとく層間絶縁層に設
けられた第5開口部と、第5開口部と連通するごとく収
束電極層に設けられた第6開口部とを更に含むことを特
徴とする請求項1に記載の冷陰極電界電子放出素子。
9. An inter-layer insulating layer formed on an insulating layer including a gate electrode layer, and a focusing electrode layer formed on the inter-layer insulating layer, wherein the opening communicates with the first opening. The cold cathode according to claim 1, further comprising: a fifth opening provided in the interlayer insulating layer, and a sixth opening provided in the focusing electrode layer so as to communicate with the fifth opening. Field electron emission device.
【請求項10】電子放出層と、絶縁層と、ゲート電極層
とが、この順に支持体上に積層され、 ゲート電極層から支持体の表面に達する開口部が設けら
れ、 開口部は、ゲート電極層に設けられた第1開口部と、絶
縁層に設けられた第2開口部と、電子放出層に設けられ
た第3開口部とから成り、 第1開口部と第2開口部と第3開口部とは連通してお
り、 電子が放出される第3開口部の開口端部の厚さは先端部
に向かって減少し、且つ、第3開口部の開口端部の下縁
は上縁よりも後退していることを特徴とする冷陰極電界
電子放出素子。
10. An electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order, and an opening is provided from the gate electrode layer to the surface of the support. It comprises a first opening provided in the electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emitting layer, wherein the first opening, the second opening and the third opening are provided. The thickness of the opening end of the third opening from which electrons are emitted decreases toward the tip end, and the lower edge of the opening end of the third opening is upper. A cold cathode field emission device characterized by being receded from an edge.
【請求項11】第3開口部の開口端部の上縁は、第2開
口部の下端部から突出していることを特徴とする請求項
10に記載の冷陰極電界電子放出素子。
11. The cold cathode field emission device according to claim 10, wherein an upper edge of an opening end of the third opening protrudes from a lower end of the second opening.
【請求項12】支持体は絶縁基板から成ることを特徴と
する請求項10に記載の冷陰極電界電子放出素子。
12. The cold cathode field emission device according to claim 10, wherein the support comprises an insulating substrate.
【請求項13】第3開口部の直下の絶縁基板の部分には
凹部が設けられていることを特徴とする請求項12に記
載の冷陰極電界電子放出素子。
13. The cold cathode field emission device according to claim 12, wherein a concave portion is provided in a portion of the insulating substrate immediately below the third opening.
【請求項14】凹部の上端部は、第3開口部の開口端部
の上縁と揃った位置にあるか、若しくは該上縁よりも後
退していることを特徴とする請求項13に記載の冷陰極
電界電子放出素子。
14. The method according to claim 13, wherein the upper end of the recess is located at a position aligned with the upper edge of the opening end of the third opening or is retracted from the upper edge. Cold cathode field emission device.
【請求項15】支持体は、絶縁基板と、絶縁基板上に形
成された第2ゲート電極層と、第2ゲート電極層上を含
む絶縁基板上に形成された第2絶縁層とから成り、 開口部は、第3開口部と連通するごとく第2絶縁層に設
けられた第4開口部を更に含み、 第4開口部の底部には第2ゲート電極層が露出している
ことを特徴とする請求項10に記載の冷陰極電界電子放
出素子。
15. A support comprises an insulating substrate, a second gate electrode layer formed on the insulating substrate, and a second insulating layer formed on the insulating substrate including on the second gate electrode layer. The opening further includes a fourth opening provided in the second insulating layer so as to communicate with the third opening, and the second gate electrode layer is exposed at the bottom of the fourth opening. The cold cathode field emission device according to claim 10.
【請求項16】第4開口部の上端部は、第3開口部の開
口端部の上縁と揃った位置にあるか、若しくは該上縁よ
りも後退していることを特徴とする請求項15に記載の
冷陰極電界電子放出素子。
16. An upper end of the fourth opening is located at a position aligned with an upper edge of the opening end of the third opening or is retracted from the upper edge. 16. The cold cathode field emission device according to item 15.
【請求項17】ゲート電極層上を含む絶縁層上に形成さ
れた層間絶縁層と、層間絶縁層上に形成された収束電極
層とを更に備え、 開口部は、第1開口部と連通するごとく層間絶縁層に設
けられた第5開口部と、第5開口部と連通するごとく収
束電極層に設けられた第6開口部とを更に含むことを特
徴とする請求項10に記載の冷陰極電界電子放出素子。
17. An inter-layer insulating layer formed on an insulating layer including on a gate electrode layer, and a focusing electrode layer formed on the inter-layer insulating layer, wherein the opening communicates with the first opening. The cold cathode according to claim 10, further comprising: a fifth opening provided in the interlayer insulating layer as described above; and a sixth opening provided in the focusing electrode layer so as to communicate with the fifth opening. Field electron emission device.
【請求項18】(イ)支持体上に、電子放出層及び絶縁
層を形成する工程と、 (ロ)絶縁層上にゲート電極層を形成する工程と、 (ハ)少なくとも下端部がゲート電極層に設けられた第
1開口部の開口端部よりも後退した第2開口部を絶縁層
に形成する工程と、 (ニ)第2開口部の底部に露出した電子放出層をエッチ
ングすることにより、開口端部が第1開口部の開口端部
よりも後退した第3開口部を電子放出層に形成する工
程、から成ることを特徴とする冷陰極電界電子放出素子
の製造方法。
18. A step of forming an electron emission layer and an insulating layer on a support, a step of forming a gate electrode layer on an insulating layer, and a step of forming a gate electrode on at least a lower end. Forming, in the insulating layer, a second opening recessed from the opening end of the first opening provided in the layer; and (d) etching the electron emission layer exposed at the bottom of the second opening. Forming a third opening in the electron emission layer, the opening end of which is recessed from the opening end of the first opening.
【請求項19】支持体は絶縁基板から成り、 前記工程(ニ)の後に、 (ホ)第3開口部の直下の絶縁基板の部分に凹部を形成
する工程、を更に有することを特徴とする請求項18に
記載の冷陰極電界電子放出素子の製造方法。
19. The method according to claim 19, wherein the support comprises an insulating substrate, and after the step (d), the method further comprises: (e) forming a concave portion in the portion of the insulating substrate immediately below the third opening. A method for manufacturing the cold cathode field emission device according to claim 18.
【請求項20】工程(ホ)では、絶縁基板を等方的にエ
ッチングすることにより、凹部の上端部を第3開口部の
開口端部よりも後退させることを特徴とする請求項19
に記載の冷陰極電界電子放出素子の製造方法。
20. The method according to claim 19, wherein in the step (e), the upper end of the concave portion is retracted from the open end of the third opening by isotropically etching the insulating substrate.
5. The method for manufacturing a cold cathode field emission device according to item 1.
【請求項21】支持体は、絶縁基板と、絶縁基板上に形
成された第2ゲート電極層と、第2ゲート電極層上を含
む絶縁基板上に形成された第2絶縁層とから成り、 前記工程(ニ)の後に、 (ヘ)第3開口部の直下の第2絶縁層の部分に第4開口
部を形成し、該第4開口部の底部に第2ゲート電極層を
露出させる工程、を更に有することを特徴とする請求項
18に記載の冷陰極電界電子放出素子の製造方法。
21. A support comprising: an insulating substrate; a second gate electrode layer formed on the insulating substrate; and a second insulating layer formed on the insulating substrate including the second gate electrode layer. (F) forming a fourth opening in the portion of the second insulating layer immediately below the third opening and exposing the second gate electrode layer at the bottom of the fourth opening; 20. The method according to claim 18, further comprising:
【請求項22】工程(ヘ)では、第2絶縁層を等方的に
エッチングすることにより、第4開口部の上端部を第3
開口部の開口端部よりも後退させることを特徴とする請
求項21に記載の冷陰極電界電子放出素子の製造方法。
22. In the step (f), the second insulating layer is isotropically etched so that the upper end of the fourth opening is formed in the third insulating layer.
The method of manufacturing a cold cathode field emission device according to claim 21, wherein the opening is retracted from an end of the opening.
【請求項23】工程(イ)に続き、全面に層間絶縁層を
形成し、更に、層間絶縁層上に収束電極層を形成する工
程と、層間絶縁層に第5開口部を形成する工程を含み、 前記工程(ハ)においては、第5開口部に連通する第2
開口部を絶縁層に形成することを特徴とする請求項18
に記載の冷陰極電界電子放出素子の製造方法。
23. Following the step (a), a step of forming an interlayer insulating layer on the entire surface, a step of forming a focusing electrode layer on the interlayer insulating layer, and a step of forming a fifth opening in the interlayer insulating layer. In the step (c), the second communication with the fifth opening is performed.
19. The method according to claim 18, wherein the opening is formed in the insulating layer.
5. The method for manufacturing a cold cathode field emission device according to item 1.
【請求項24】(イ)支持体上に、電子放出層及び絶縁
層を形成する工程と、 (ロ)絶縁層上にゲート電極層を形成する工程と、 (ハ)ゲート電極層に設けられた第1開口部に連通する
第2開口部を絶縁層に形成する工程と、 (ニ)第2開口部の底部に露出した電子放出層をエッチ
ングすることにより、開口端部の厚さが先端部に向かっ
て減少し、且つ、開口端部の下縁が上縁よりも後退した
第3開口部を電子放出層に形成する工程、から成ること
を特徴とする冷陰極電界電子放出素子の製造方法。
24. (a) a step of forming an electron emission layer and an insulating layer on a support; (b) a step of forming a gate electrode layer on the insulating layer; and (c) a step provided on the gate electrode layer. Forming a second opening communicating with the first opening in the insulating layer; and (d) etching the electron emission layer exposed at the bottom of the second opening so that the thickness of the opening end is reduced to the tip. Forming a third opening in the electron-emitting layer, wherein the third opening is reduced toward the portion and the lower edge of the opening end is receded from the upper edge in the electron-emitting layer. Method.
【請求項25】支持体は絶縁基板から成り、 前記工程(ニ)の後に、 (ホ)第3開口部の直下の絶縁基板の部分に凹部を形成
する工程、を更に有することを特徴とする請求項24に
記載の冷陰極電界電子放出素子の製造方法。
25. The method according to claim 25, wherein the support comprises an insulating substrate, and after the step (d), the method further comprises: (e) forming a concave portion in the portion of the insulating substrate immediately below the third opening. A method for manufacturing the cold cathode field emission device according to claim 24.
【請求項26】工程(ホ)では、絶縁基板をエッチング
することにより、凹部の上端部を第3開口部の開口端部
の上縁と揃えるか、若しくは該上縁よりも後退させるこ
とを特徴とする請求項25に記載の冷陰極電界電子放出
素子の製造方法。
26. In the step (e), the upper end of the concave portion is aligned with the upper edge of the opening end of the third opening or is retracted from the upper edge by etching the insulating substrate. The method of manufacturing a cold cathode field emission device according to claim 25, wherein
【請求項27】支持体は、絶縁基板と、絶縁基板上に形
成された第2ゲート電極層と、第2ゲート電極層上を含
む絶縁基板上に形成された第2絶縁層とから成り、 前記工程(ニ)の後に、 (ヘ)第3開口部の直下の第2絶縁層の部分に第4開口
部を形成し、該第4開口部の底部に第2ゲート電極層を
露出させる工程、を更に有することを特徴とする請求項
24に記載の冷陰極電界電子放出素子の製造方法。
27. A support comprising: an insulating substrate; a second gate electrode layer formed on the insulating substrate; and a second insulating layer formed on the insulating substrate including the second gate electrode layer. (F) forming a fourth opening in the portion of the second insulating layer immediately below the third opening and exposing the second gate electrode layer at the bottom of the fourth opening; The method according to claim 24, further comprising:
【請求項28】工程(ヘ)では、第2絶縁層をエッチン
グすることにより、第4開口部の上端部を第3開口部の
開口端部の上縁と揃えるか、若しくは該上縁よりも後退
させることを特徴とする請求項27に記載の冷陰極電界
電子放出素子の製造方法。
28. In the step (f), the second insulating layer is etched so that the upper end of the fourth opening is aligned with the upper edge of the opening end of the third opening, or The method according to claim 27, wherein the cold cathode field emission device is retracted.
【請求項29】工程(イ)に続き、全面に層間絶縁層を
形成し、更に、層間絶縁層上に収束電極層を形成する工
程と、層間絶縁層に第5開口部を形成する工程を含み、 前記工程(ハ)においては、第5開口部に連通する第2
開口部を絶縁層に形成することを特徴とする請求項24
に記載の冷陰極電界電子放出素子の製造方法。
29. Following the step (a), a step of forming an interlayer insulating layer on the entire surface, a step of forming a focusing electrode layer on the interlayer insulating layer, and a step of forming a fifth opening in the interlayer insulating layer are performed. In the step (c), the second communication with the fifth opening is performed.
The opening is formed in the insulating layer.
5. The method for manufacturing a cold cathode field emission device according to item 1.
【請求項30】複数の画素から構成され、 各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極層及び蛍光体層から構成され、 各冷陰極電界電子放出素子は、電子放出層と、絶縁層
と、ゲート電極層とが、この順に支持体上に積層されて
成る冷陰極電界電子放出表示装置であって、 ゲート電極層から支持体の表面に達する開口部が設けら
れ、 開口部は、ゲート電極層に設けられた第1開口部と、絶
縁層に設けられた第2開口部と、電子放出層に設けられ
た第3開口部とから成り、 第1開口部と第2開口部と第3開口部とは連通してお
り、 電子が放出される第3開口部の開口端部は、第1開口部
の開口端部よりも後退していることを特徴とする冷陰極
電界電子放出表示装置。
30. A plurality of pixels, each pixel comprising: a plurality of cold cathode field emission devices; an anode electrode layer provided on the substrate facing the plurality of cold cathode field emission devices; and a phosphor. Each of the cold cathode field emission devices is a cold cathode field emission display device in which an electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order, An opening is provided from the gate electrode layer to the surface of the support; the opening is provided in the first opening provided in the gate electrode layer, the second opening provided in the insulating layer, and provided in the electron emission layer; The first opening, the second opening, and the third opening are in communication with each other, and the opening end of the third opening from which electrons are emitted is the first opening. Cold cathode field emission display device characterized by being receded from the opening end of the device .
【請求項31】複数の画素から構成され、 各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極層及び蛍光体層から構成され、 各冷陰極電界電子放出素子は、電子放出層と、絶縁層
と、ゲート電極層とが、この順に支持体上に積層されて
成る冷陰極電界電子放出表示装置であって、 ゲート電極層から支持体の表面に達する開口部が設けら
れ、 開口部は、ゲート電極層に設けられた第1開口部と、絶
縁層に設けられた第2開口部と、電子放出層に設けられ
た第3開口部とから成り、 第1開口部と第2開口部と第3開口部とは連通してお
り、 電子が放出される第3開口部の開口端部の厚さは先端部
に向かって減少し、且つ、第3開口部の開口端部の下縁
は上縁よりも後退していることを特徴とする冷陰極電界
電子放出表示装置。
31. A plurality of pixels, each pixel comprising: a plurality of cold cathode field emission devices; an anode electrode layer provided on a substrate facing the plurality of cold cathode field emission devices; and a phosphor. Each of the cold cathode field emission devices is a cold cathode field emission display device in which an electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order, An opening is provided from the gate electrode layer to the surface of the support; the opening is provided in the first opening provided in the gate electrode layer, the second opening provided in the insulating layer, and provided in the electron emission layer; The first opening, the second opening, and the third opening are in communication with each other, and the thickness of the opening end of the third opening from which electrons are emitted is the tip end. , And the lower edge of the opening end of the third opening retreats from the upper edge. Cold cathode field emission display, characterized in that there.
JP19415999A 1999-01-21 1999-07-08 Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display Expired - Fee Related JP4193294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19415999A JP4193294B2 (en) 1999-01-21 1999-07-08 Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1345999 1999-01-21
JP11-13459 1999-01-21
JP19415999A JP4193294B2 (en) 1999-01-21 1999-07-08 Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008205158A Division JP2008294000A (en) 1999-01-21 2008-08-08 Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device

Publications (2)

Publication Number Publication Date
JP2000277001A true JP2000277001A (en) 2000-10-06
JP4193294B2 JP4193294B2 (en) 2008-12-10

Family

ID=26349265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19415999A Expired - Fee Related JP4193294B2 (en) 1999-01-21 1999-07-08 Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display

Country Status (1)

Country Link
JP (1) JP4193294B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683531B2 (en) 2005-04-20 2010-03-23 Industrial Technology Research Institute Triode field emission display
EP2251888A3 (en) * 2009-05-14 2011-05-04 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683531B2 (en) 2005-04-20 2010-03-23 Industrial Technology Research Institute Triode field emission display
EP2251888A3 (en) * 2009-05-14 2011-05-04 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
US8084932B2 (en) 2009-05-14 2011-12-27 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same

Also Published As

Publication number Publication date
JP4193294B2 (en) 2008-12-10

Similar Documents

Publication Publication Date Title
US6522053B1 (en) Field emission element, fabrication method thereof, and field emission display
JP2002150922A (en) Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture
KR19990072422A (en) Electron Emission Device and Production Method Of the Same
US7268480B2 (en) Field emission device, display adopting the same and method of manufacturing the same
US7315115B1 (en) Light-emitting and electron-emitting devices having getter regions
JP2000100315A (en) Cold-cathode field electron emission element and cold- cathode electric-field electron emission display device
US6737792B2 (en) Field emission cathode, electron emission device and electron emission device manufacturing method
JP2969081B2 (en) Electron emitting device having horizontal field effect and method of manufacturing the same
US6297587B1 (en) Color cathode field emission device, cold cathode field emission display, and process for the production thereof
JP2001143608A (en) Method of forming carbon thin film, method of fabricating cold cathode field emission element, and method of manufacturing image display using it
JP2001043790A (en) Manufacture of cold cathode electric field electron emitting element, and manufacture of cold cathode electric field electron emitting display device
JP4193294B2 (en) Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display
JP2000331596A (en) Cold-cathode field electron emitting element and cold- cathode field electron emitting display device
JP2003115257A (en) Method for manufacturing cold cathode field electron emitting element and method for manufacturing cold cathode field emitting display device
JP2001043789A (en) Cold cathode electric field electron emitting element, manufacture thereof, and cold cathode electric field electron emitting display device
JP2008294000A (en) Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device
JP2000348601A (en) Electron emitting source and manufacture thereof, and display device using electron emitting source
JP2000173512A (en) Field ion emission method display device and its drive method
KR100290141B1 (en) Field emitter and its manufacturing method
JP2000251617A (en) Cold cathode field emission element and manufacture thereof and cold cathode field emission display device
JP2000260298A (en) Cold cathode field electron emission element, its manufacture and cold cathode field electron emission display device
JP2003249162A (en) Cold cathode field electron emission element and method for manufacturing the same, and cold cathode field electron emission display device
KR100278502B1 (en) Manufacturing method of volcanic metal FEA with double gate
JP2003109489A (en) Electron emission element, electron source, and image forming device
JP2000090861A (en) Cathode panel for cold cathode field electron emission display device and cold cathode field electron emission display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees