JP2008294000A - Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device - Google Patents

Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device Download PDF

Info

Publication number
JP2008294000A
JP2008294000A JP2008205158A JP2008205158A JP2008294000A JP 2008294000 A JP2008294000 A JP 2008294000A JP 2008205158 A JP2008205158 A JP 2008205158A JP 2008205158 A JP2008205158 A JP 2008205158A JP 2008294000 A JP2008294000 A JP 2008294000A
Authority
JP
Japan
Prior art keywords
opening
layer
electrode layer
gate electrode
cold cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008205158A
Other languages
Japanese (ja)
Inventor
Makoto Noda
真 野田
Jiro Yamada
二郎 山田
Masami Okita
昌海 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008205158A priority Critical patent/JP2008294000A/en
Publication of JP2008294000A publication Critical patent/JP2008294000A/en
Ceased legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an edge cold cathode field electron-emitting element which is superior in the convergence of the tracks of electrons emitted from an electron-emitting layer, and moreover, which is manufactured relatively easily. <P>SOLUTION: The edge cold cathode field electron-emitting element includes the electron-emitting layer 13, an insulating layer 14, and a gate electrode layer 15 that are laminated in the order of increasing on a support 10, and an opening 16 extending from the gate electrode layer 15 to reach the surface of the support 10. The opening 16 is constituted of a first opening 15A formed on the gate electrode layer 15, a second opening 14A formed on the insulating layer 14, and a third opening 13A formed on the electron-emitting layer 13. The first opening 15A, second opening 14A, and third opening 13A communicate with each other. The thickness of the opening end of the third opening 13A, from which electrons are emitted, decreases directed toward the front end of the third opening 13A, and the lower edge of the opening end of the third opening 13A is retreated, as compared to the upper edge of the same. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電子放出効率に優れた冷陰極電界電子放出素子及びその製造方法、並びに、かかる冷陰極電界電子放出素子が組み込まれた冷陰極電界電子放出表示装置に関する。   The present invention relates to a cold cathode field emission device having excellent electron emission efficiency, a method for manufacturing the same, and a cold cathode field emission display device incorporating such a cold cathode field emission device.

現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、熱的励起によらず固体から真空中に電子を放出することが可能な冷陰極電界電子放出表示装置、所謂フィールドエミッションディスプレイ(FED)も提案されており、画面の明るさ及び低消費電力の観点から注目を集めている。   As an image display device that can replace the mainstream cathode ray tube (CRT), various types of flat display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). In addition, a cold cathode field emission display device, so-called field emission display (FED), which can emit electrons from a solid into a vacuum without using thermal excitation has been proposed. Has attracted attention from the viewpoint of.

冷陰極電界電子放出表示装置(以下、単に、表示装置と称する場合がある)は、一般に、2次元マトリクス状に配列された各画素に対応して電子放出領域を有するカソードパネルと、この電子放出領域から放出された電子との衝突により励起されて発光する蛍光体層を有するアノードパネルとが、真空層を介して対向配置された構成を有する。カソードパネル上の各電子放出領域においては、例えば、複数の電子放出部が形成され、更に、電子放出部から電子を引き出すためのゲート電極層も形成されている。この電子放出部とゲート電極層を有する部分が冷陰極電界電子放出素子であり、以下、単に電界放出素子と称することがある。   In general, a cold cathode field emission display device (hereinafter sometimes simply referred to as a display device) includes a cathode panel having an electron emission region corresponding to each pixel arranged in a two-dimensional matrix, and the electron emission. An anode panel having a phosphor layer that emits light when excited by collision with electrons emitted from the region has a configuration in which the anode panel is disposed to face each other through a vacuum layer. In each electron emission region on the cathode panel, for example, a plurality of electron emission portions are formed, and a gate electrode layer for extracting electrons from the electron emission portions is also formed. The portion having the electron emission portion and the gate electrode layer is a cold cathode field electron emission device, and may be simply referred to as a field emission device hereinafter.

かかる表示装置の構成において、低い駆動電圧で大きな放出電子電流を得るためには、例えば、電界放出素子の電子放出部の先端形状を鋭く尖らせた形状とすること、個々の電子放出部を微細化して、1画素に対応する区画内における電子放出部の存在密度を高めること、電子放出部の先端とゲート電極層との距離を短縮することが必要である。従って、これらを実現するために、従来より様々な構成を有する電界放出素子が提案されている。   In such a display device configuration, in order to obtain a large emission electron current with a low driving voltage, for example, the tip shape of the electron emission portion of the field emission device is sharply sharpened, and each electron emission portion is finely formed. Therefore, it is necessary to increase the existence density of the electron emission portions in the section corresponding to one pixel and to shorten the distance between the tip of the electron emission portion and the gate electrode layer. Therefore, in order to realize these, field emission devices having various configurations have been proposed.

かかる従来の電界放出素子の代表例の1つとして、電子放出部を円錐形の導電体から成る電子放出電極で構成した、所謂スピント(Spindt)型電界放出素子(以下、スピント型素子と称する)が知られている。このスピント型素子を組み込んだ表示装置の概念図を、図21に示す。この表示装置のカソードパネルは、絶縁基板40上に形成されたカソード電極41と、カソード電極上を含む絶縁基板40上に形成された層間絶縁層42と、層間絶縁層42上に形成されたゲート電極層44と、ゲート電極層44及び層間絶縁層42に設けられた開口部43内に形成された円錐形の電子放出電極45から構成されている。通常、電子放出電極45が所定数集まって1つの電子放出領域が形成され、この電子放出領域が、2次元マトリクス状に配列された画素の1つに対応する。一方、アノードパネルは、基板50上に所定のパターンにより蛍光体層52が形成され、この蛍光体層52がアノード電極51で覆われた構造を有する。   As a representative example of such a conventional field emission device, a so-called Spindt type field emission device (hereinafter referred to as a Spindt type device) in which an electron emission portion is constituted by an electron emission electrode made of a conical conductor. It has been known. A conceptual diagram of a display device incorporating this Spindt element is shown in FIG. The cathode panel of this display device includes a cathode electrode 41 formed on an insulating substrate 40, an interlayer insulating layer 42 formed on the insulating substrate 40 including the cathode electrode, and a gate formed on the interlayer insulating layer 42. The electrode layer 44 includes a conical electron emission electrode 45 formed in an opening 43 provided in the gate electrode layer 44 and the interlayer insulating layer 42. Usually, a predetermined number of electron emission electrodes 45 gather to form one electron emission region, and this electron emission region corresponds to one of the pixels arranged in a two-dimensional matrix. On the other hand, the anode panel has a structure in which a phosphor layer 52 is formed on a substrate 50 in a predetermined pattern, and the phosphor layer 52 is covered with an anode electrode 51.

電子放出電極45とゲート電極層44との間に電圧を印加すると、その結果生じた電界によって電子放出電極45の先端から電子が引き出される。この電子は、アノードパネルのアノード電極51に引き付けられ、アノード電極51と基板50との間に形成された発光体層である蛍光体層52に衝突する。この結果、蛍光体層52が励起されて発光し、所望の画像を得ることができる。この冷陰極電界電子放出素子の動作は、基本的にゲート電極層44に印加される電圧によって制御される。   When a voltage is applied between the electron emission electrode 45 and the gate electrode layer 44, electrons are drawn from the tip of the electron emission electrode 45 by the electric field generated as a result. The electrons are attracted to the anode electrode 51 of the anode panel and collide with a phosphor layer 52 that is a light emitting layer formed between the anode electrode 51 and the substrate 50. As a result, the phosphor layer 52 is excited to emit light, and a desired image can be obtained. The operation of the cold cathode field emission device is basically controlled by a voltage applied to the gate electrode layer 44.

かかるスピント型素子の製造方法の概要を、以下、図22及び図23を参照して説明する。この製造方法は、基本的には、円錐形の電子放出電極45を金属材料の垂直蒸着により形成する方法である。即ち、開口部43に対して蒸着粒子は垂直に入射するが、開口端部付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、開口部43の底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出電極45を自己整合的に形成する。ここでは、不要なオーバーハング状の堆積物の除去を容易とするために、ゲート電極層44上に剥離層46を予め形成しておく方法について説明する。尚、以下の説明中、任意のプロセスが終了した段階における絶縁基板とその上に形成されたあらゆる構造物を、「基体」と総称することがある。   An outline of a method for manufacturing such a Spindt-type element will be described below with reference to FIGS. This manufacturing method is basically a method of forming the conical electron emission electrode 45 by vertical vapor deposition of a metal material. That is, the vapor deposition particles are incident on the opening 43 perpendicularly, but the vapor deposition particles reaching the bottom of the opening 43 are utilized by utilizing the shielding effect by the overhanging deposit formed near the opening end. The amount is gradually decreased, and the electron emission electrode 45 which is a conical deposit is formed in a self-aligning manner. Here, a method for forming the separation layer 46 on the gate electrode layer 44 in advance in order to easily remove unnecessary overhang-like deposits will be described. In the following description, an insulating substrate and any structure formed thereon at the stage where an arbitrary process is completed may be collectively referred to as a “base”.

[工程−10]
先ず、図22の(A)に示すように、例えばガラス基板から成る絶縁基板40の上にニオブ(Nb)から成るカソード電極41を形成した後、その上にSiO2から成る層間絶縁層42、導電材料から成るゲート電極層44を順次製膜し、次に、このゲート電極層44と層間絶縁層42をパターニングすることにより開口部43を形成する。
[Step-10]
First, as shown in FIG. 22A, for example, a cathode electrode 41 made of niobium (Nb) is formed on an insulating substrate 40 made of, for example, a glass substrate, and then an interlayer insulating layer 42 made of SiO 2 is formed thereon. A gate electrode layer 44 made of a conductive material is sequentially formed, and then the gate electrode layer 44 and the interlayer insulating layer 42 are patterned to form an opening 43.

[工程−20]
次に、図22の(B)に示すように、基体に対してアルミニウムを斜め蒸着することにより、剥離層46を形成する。このとき、基体の法線に対する蒸着粒子の入射角を十分に大きく選択することにより、開口部43の底部にアルミニウムを殆ど堆積させることなく、ゲート電極層44の上に剥離層46を形成することができる。この剥離層46は、開口部43の開口端部から庇状に張り出しており、これにより開口部43が実質的に縮径される。
[Step-20]
Next, as shown in FIG. 22B, the release layer 46 is formed by obliquely depositing aluminum on the substrate. At this time, the release layer 46 is formed on the gate electrode layer 44 without substantially depositing aluminum on the bottom of the opening 43 by selecting a sufficiently large incident angle of the vapor deposition particles with respect to the normal of the substrate. Can do. The release layer 46 protrudes in a bowl shape from the opening end of the opening 43, whereby the opening 43 is substantially reduced in diameter.

[工程−30]
次に、この基体の全面に例えばモリブデン(Mo)を垂直蒸着する。このとき、図23の(A)に示すように、剥離層46上でオーバーハング形状を有する金属層45Aが成長するに伴い、開口部43の実質的な直径が次第に縮小されるので、開口部43の底部において堆積に寄与する蒸着粒子は、次第に開口部43の中央付近を通過するものに限られるようになる。この結果、開口部43の底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出電極45となる。
[Step-30]
Next, for example, molybdenum (Mo) is vertically deposited on the entire surface of the substrate. At this time, as shown in FIG. 23A, as the metal layer 45A having an overhang shape grows on the peeling layer 46, the substantial diameter of the opening 43 is gradually reduced. The vapor deposition particles contributing to the deposition at the bottom of 43 gradually become limited to those passing near the center of the opening 43. As a result, a conical deposit is formed at the bottom of the opening 43, and this conical deposit becomes the electron emission electrode 45.

[工程−40]
その後、図23の(B)に示すように、電気化学的プロセス及び湿式プロセスによって剥離層46をゲート電極層44の表面から剥離し、ゲート電極層44の上方の金属層45Aを選択的に除去する。
[Step-40]
Thereafter, as shown in FIG. 23B, the peeling layer 46 is peeled off from the surface of the gate electrode layer 44 by an electrochemical process and a wet process, and the metal layer 45A above the gate electrode layer 44 is selectively removed. To do.

ところで、図23の(B)に示した構造を有する電界放出素子の電子放出特性は、開口部43の上端部を成すゲート電極層44の縁部43Aから電子放出電極45の先端までの距離に大きく依存する。そして、この距離は、開口部43の形状の加工精度や直径の寸法精度、[工程−30]において製膜される金属層45Aの膜厚精度、更にはその下地となる剥離層46の形状精度に大きく依存する。   By the way, the electron emission characteristic of the field emission device having the structure shown in FIG. 23B is the distance from the edge 43 A of the gate electrode layer 44 that forms the upper end of the opening 43 to the tip of the electron emission electrode 45. It depends heavily. This distance is the processing accuracy of the shape of the opening 43, the dimensional accuracy of the diameter, the film thickness accuracy of the metal layer 45A formed in [Step-30], and the shape accuracy of the peeling layer 46 as the foundation. Depends heavily on

しかしながら、実際に大面積の基体の全体に亙って均一な膜厚を有する金属層45Aを垂直蒸着により形成したり、均一な寸法の庇形状を有する剥離層46を斜め蒸着により形成することは、極めて困難であり、或る程度の面内ばらつきやロット間ばらつきは避けられない。このばらつきにより、表示装置の画像表示特性、例えば画像の明るさにばらつきが生じる。しかも、大型の蒸着装置が必要とされること、スループットが低下すること、大面積に亙って形成された剥離層46を除去する際に、その残渣がカソードパネル汚染の原因となり、表示装置の製造歩留まりを低下させること、といった問題もある。   However, it is actually possible to form the metal layer 45A having a uniform thickness over the entire large-area substrate by vertical vapor deposition, or to form the peeling layer 46 having a uniform ridge shape by oblique vapor deposition. It is extremely difficult, and some in-plane variation or lot-to-lot variation is inevitable. This variation causes variations in image display characteristics of the display device, for example, image brightness. Moreover, when a large vapor deposition apparatus is required, throughput decreases, and when the peeling layer 46 formed over a large area is removed, the residue causes contamination of the cathode panel. There is also a problem of reducing the manufacturing yield.

一方、スピント型素子のこれらの欠点を解消し得る電界放出素子として、所謂エッジ型電界放出素子(以下、エッジ型素子と称する)が知られている。これは、スピント型素子における円錐形の電子放出電極の代わりに、絶縁基板に平行な面内に形成された電子放出層を絶縁層を介してゲート電極層と積層し、この積層体に開口部を設け、この開口部の壁面に露出した電子放出層の先端部(エッジ)を何らかの方法で壁面から突出させ、電子放出部として利用するタイプの素子である。   On the other hand, a so-called edge-type field emission element (hereinafter referred to as an edge-type element) is known as a field-emission element that can eliminate these drawbacks of the Spindt-type element. Instead of a conical electron emission electrode in a Spindt-type device, an electron emission layer formed in a plane parallel to an insulating substrate is laminated with a gate electrode layer via an insulation layer, and an opening is formed in this laminate. This is a type of element that is used as an electron emission portion by projecting the tip (edge) of the electron emission layer exposed on the wall surface of the opening from the wall surface by some method.

例えば、米国特許第5214347号公報には、電子放出層の上下を絶縁層を介した一対のゲート電極層で挟み、電子放出層に強い電界を与えることが可能な構造が開示されている。即ち、図24に示すように、絶縁基板60上に導電層61、第1絶縁層62、下部ゲート電極層63、第2絶縁層64、電子放出層65、第3絶縁層66、及び上部ゲート電極層67を順次積層した積層体に、開口部68が設けられている。そして、開口部68の壁面から突出した電子放出層65の先端部から放出された電子eが、開口部68の外部へ導出される。電子放出層65の先端部は、等方性エッチングで膜厚を減ずることにより曲率半径が減少され、これにより電子放出密度が高められている。尚、これらの上部ゲート電極層67、電子放出層65、下部ゲート電極層63に対面配置されている導電膜69は、電子放出層65から放出された電子を引き付けるための電極を構成し、また、開口部68の底部に露出している導電層61は、表面保護、電位の安定化、絶縁破壊やノイズの防止を目的として設けられている。   For example, US Pat. No. 5,214,347 discloses a structure in which an electron emission layer is sandwiched between a pair of gate electrode layers with an insulating layer interposed therebetween and a strong electric field can be applied to the electron emission layer. That is, as shown in FIG. 24, the conductive layer 61, the first insulating layer 62, the lower gate electrode layer 63, the second insulating layer 64, the electron emission layer 65, the third insulating layer 66, and the upper gate are formed on the insulating substrate 60. An opening 68 is provided in the stacked body in which the electrode layers 67 are sequentially stacked. Then, the electrons e emitted from the tip of the electron emission layer 65 protruding from the wall surface of the opening 68 are led out to the outside of the opening 68. The radius of curvature of the tip of the electron emission layer 65 is reduced by reducing the film thickness by isotropic etching, thereby increasing the electron emission density. The conductive film 69 facing the upper gate electrode layer 67, the electron emission layer 65, and the lower gate electrode layer 63 constitutes an electrode for attracting electrons emitted from the electron emission layer 65, and The conductive layer 61 exposed at the bottom of the opening 68 is provided for the purpose of surface protection, potential stabilization, prevention of dielectric breakdown and noise.

エッジ型素子では、ゲート電極層の縁部から電子放出層までの距離は絶縁層の厚さでほぼ決定することができるため、この距離の制御はスピント型素子に比べて遥かに容易であり、この意味において、スピント型素子の欠点はかなり解消されている。従って、大面積の基体上でも電子放出部の電子放出特性を均一化することが容易となり、表示装置の画像の明るさも均一化され得る。しかし、電子放出部の形状が、スピント型素子におけるような先鋭な「点」ではなく「線」である上、かかる電子放出部の形状に付随してゲート電極層がスピント型素子の場合よりも大きく開口しているため、開口部の内部における電界の閉じ込め効果が弱くなり、電子放出部の近傍において電界集中が生じ難い。換言すれば、エッジ型素子はスピント型素子と比較して電子放出効率が低く、スピント型素子と同等の放出電子電流を得るためにはより高いゲート電圧を要するので、駆動電圧の低減、ひいては消費電力の低減が困難である。   In the edge type device, since the distance from the edge of the gate electrode layer to the electron emission layer can be almost determined by the thickness of the insulating layer, control of this distance is much easier than in the Spindt type device, In this sense, the disadvantages of Spindt-type elements are considerably eliminated. Therefore, it is easy to make the electron emission characteristics of the electron emission portion uniform even on a large-area substrate, and the brightness of the image of the display device can be made uniform. However, the shape of the electron emission portion is not a sharp “point” as in the Spindt-type device but “line”, and the gate electrode layer is associated with the shape of the electron emission portion as compared with the case of the Spindt-type device. Since the opening is large, the effect of confining the electric field inside the opening becomes weak, and electric field concentration hardly occurs in the vicinity of the electron emission portion. In other words, the edge-type device has lower electron emission efficiency than the Spindt-type device, and requires a higher gate voltage to obtain an emission electron current equivalent to the Spindt-type device. It is difficult to reduce power.

また、電子放出電極の先端がアノード電極の方向に向かって先鋭化され、放出された電子がアノード電極へ向かってほぼ直進できるスピント型素子とは異なり、エッジ型素子の電子放出部は開口部の側壁から突出しているために、放出された電子の一部は電子放出層の面内よりも下方、即ち、アノード電極とは反対方向へも進行し得る。このように下方へ進行した電子が開口部内で何らかの障害物に衝突すると、自らが反跳電子となったり、あるいは、障害物の表面から2次電子が叩き出される。これら反跳電子や2次電子も、アノード電極に引き付けられて蛍光体層に衝突すれば、最終的に発光に寄与することができる。しかし、反跳電子や2次電子のエネルギー分布幅は、電子放出電極の先端から放出されて直接にアノード電極へ向かって進行した電子のエネルギー分布幅に比べて広いため、冷陰極電界電子放出素子の構造によっては、所定の蛍光体層に衝突するように反跳電子や2次電子の軌道を制御することが困難となる場合がある。   Further, unlike the Spindt-type device in which the tip of the electron-emitting electrode is sharpened in the direction of the anode electrode and the emitted electrons can travel almost straight toward the anode electrode, the electron-emitting portion of the edge-type device has an opening portion. Since it protrudes from the side wall, part of the emitted electrons can travel below the plane of the electron emission layer, that is, in the direction opposite to the anode electrode. When the electrons traveling downward in this way collide with any obstacle in the opening, they themselves become recoiled electrons, or secondary electrons are knocked out from the surface of the obstacle. If these recoil electrons and secondary electrons are also attracted to the anode electrode and collide with the phosphor layer, they can ultimately contribute to light emission. However, the energy distribution width of recoil electrons and secondary electrons is wider than the energy distribution width of electrons emitted from the tip of the electron emission electrode and proceeding directly toward the anode electrode. Depending on the structure, it may be difficult to control the trajectory of recoil electrons and secondary electrons so as to collide with a predetermined phosphor layer.

本発明の第1の目的は、電子放出効率を向上させることができ、しかも、製造が比較的容易なエッジ型の冷陰極電界電子放出素子及びその製造方法、並びに、かかる冷陰極電界電子放出素子を組み込んだ冷陰極電界電子放出表示装置を提供することにある。また、本発明の第2の目的は、電子放出層から放出された電子の軌道の収束性に優れ、しかも、製造が比較的容易なエッジ型の冷陰極電界電子放出素子及びその製造方法、並びに、かかる冷陰極電界電子放出素子を組み込んだ冷陰極電界電子放出表示装置を提供することにある。   SUMMARY OF THE INVENTION A first object of the present invention is to provide an edge-type cold cathode field emission device that can improve electron emission efficiency and is relatively easy to manufacture, a method for manufacturing the same, and such a cold cathode field emission device. It is an object of the present invention to provide a cold-cathode field electron emission display device incorporating the above. A second object of the present invention is an edge-type cold cathode field emission device that is excellent in the convergence of the trajectory of electrons emitted from the electron emission layer and that is relatively easy to manufacture, and a method for manufacturing the same. Another object of the present invention is to provide a cold cathode field emission display device incorporating such a cold cathode field emission device.

上記の第1の目的を達成するための本発明の第1の態様に係る冷陰極電界電子放出素子は、
電子放出層と、絶縁層と、ゲート電極層とが、この順に支持体上に積層され、
ゲート電極層から支持体の表面に達する開口部が設けられ、
開口部は、ゲート電極層に設けられた第1開口部と、絶縁層に設けられた第2開口部と、電子放出層に設けられた第3開口部とから成り、
第1開口部と第2開口部と第3開口部とは連通しており、
電子が放出される第3開口部の開口端部は、第1開口部の開口端部よりも後退していることを特徴とする。ここで、第1開口部の開口端部とは、換言すれば、開口部に臨むゲート電極層の縁部である。また、第3開口部の開口端部とは、換言すれば、開口部に臨む電子放出層の縁部である。従って、第1の態様に係る冷陰極電界電子放出素子の重要なポイントの1つは、換言すれば、開口部において、電子放出層の縁部がゲート電極層の縁部よりも後退した構造にある。
The cold cathode field emission device according to the first aspect of the present invention for achieving the first object is as follows:
An electron emission layer, an insulating layer, and a gate electrode layer are laminated on the support in this order,
An opening reaching the surface of the support from the gate electrode layer is provided,
The opening includes a first opening provided in the gate electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emission layer,
The first opening, the second opening, and the third opening communicate with each other,
The opening end of the third opening from which electrons are emitted is set back from the opening end of the first opening. Here, the opening end of the first opening is, in other words, the edge of the gate electrode layer facing the opening. The opening end of the third opening is, in other words, the edge of the electron emission layer facing the opening. Therefore, one of the important points of the cold cathode field emission device according to the first aspect is, in other words, a structure in which the edge of the electron emission layer recedes from the edge of the gate electrode layer in the opening. is there.

上記の第2の目的を達成するための本発明の第2の態様に係る冷陰極電界電子放出素子は、
電子放出層と、絶縁層と、ゲート電極層とが、この順に支持体上に積層され、
ゲート電極層から支持体の表面に達する開口部が設けられ、
開口部は、ゲート電極層に設けられた第1開口部と、絶縁層に設けられた第2開口部と、電子放出層に設けられた第3開口部とから成り、
第1開口部と第2開口部と第3開口部とは連通しており、
電子が放出される第3開口部の開口端部の厚さは先端部に向かって減少し、且つ、第3開口部の開口端部の下縁は上縁よりも後退していることを特徴とする。換言すれば、第2の態様に係る冷陰極電界電子放出素子の重要なポイントの1つは、電子を放出する部分、即ち、開口部に臨む電子放出層の縁部が逆テーパ壁を有する構造にある。
The cold cathode field emission device according to the second aspect of the present invention for achieving the second object described above,
An electron emission layer, an insulating layer, and a gate electrode layer are laminated on the support in this order,
An opening reaching the surface of the support from the gate electrode layer is provided,
The opening includes a first opening provided in the gate electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emission layer,
The first opening, the second opening, and the third opening communicate with each other,
The thickness of the opening end of the third opening from which electrons are emitted decreases toward the tip, and the lower edge of the opening end of the third opening recedes from the upper edge. And In other words, one of the important points of the cold cathode field emission device according to the second aspect is that the electron emission portion, that is, the edge of the electron emission layer facing the opening has a reverse tapered wall. It is in.

尚、本明細書中において、或る開口部の開口端部の「突出」とは、その開口部が設けられた層の延在方向に沿って該開口端部が開口部の中央により近い位置にあることを表す。また、或る開口部の開口端部の「後退」とは、その開口部が設けられた層の延在方向に沿って該開口端部が開口部の中央からより遠い位置にあることを表す。   In this specification, the term “projection” of an opening end of a certain opening means that the opening end is closer to the center of the opening along the extending direction of the layer in which the opening is provided. It means that there is. Further, “retreat” of the opening end portion of a certain opening portion means that the opening end portion is located farther from the center of the opening portion along the extending direction of the layer in which the opening portion is provided. .

第1の態様に係る冷陰極電界電子放出素子において、第3開口部の開口端部が第1開口部の開口端部よりも後退しているということは、第1開口部の支持体への射影像が、第3開口部の支持体への射影像に含まれることを意味する。つまり、かかる冷陰極電界電子放出素子の開口部を支持体に垂直な方向から見た場合、電子放出層の縁部はゲート電極層の陰に完全に隠れている。従って、ゲート電極層に設けられた第1開口部が或る程度大きくとも、電界の閉じ込め効果が低下し難く、電子放出層の縁部近傍における電界強度を高く維持することができ、ゲート電圧の低減、更には消費電力の低減が可能となる。また、第3開口部の開口端部が第2開口部の下端部から突出しているということは、第3開口部の支持体への射影像が、第2開口部の下端部の支持体への射影像に含まれることを意味する。   In the cold cathode field emission device according to the first aspect, the fact that the opening end of the third opening is recessed from the opening end of the first opening means that the first opening to the support This means that the projected image is included in the projected image of the third opening on the support. That is, when the opening of the cold cathode field emission device is viewed from the direction perpendicular to the support, the edge of the electron emission layer is completely hidden behind the gate electrode layer. Therefore, even if the first opening provided in the gate electrode layer is somewhat large, the effect of confining the electric field is difficult to decrease, and the electric field strength in the vicinity of the edge of the electron emission layer can be maintained high. It is possible to reduce power consumption. Further, the fact that the opening end of the third opening protrudes from the lower end of the second opening means that the projection image onto the support of the third opening is directed to the support of the lower end of the second opening. It is included in the projected image.

第1の態様に係る冷陰極電界電子放出素子において、第1開口部の開口端部に対する第3開口部の開口端部の電子放出層の延在方向に沿った後退量をX、ゲート電極層と電子放出層との間の距離をYとしたとき、0<X/Y≦1.7であることが好ましい。X/Yの値が1.7を超えると、電子放出層から放出された電子がゲート電極に衝突し、後述の表示装置に組み込まれた場合にアノード電極側へ電子が引き出せなくなる虞れが大きい。より好ましくは、0.4≦X/Y≦1.2である。第2の態様に係る冷陰極電界電子放出素子に関しては、第1の態様に係る冷陰極電界電子放出素子と異なり、第3開口部の開口端部の上縁と第1開口部の開口端部との位置関係については、特に限定されない。   In the cold cathode field emission device according to the first aspect, X represents a receding amount along the extending direction of the electron emission layer at the opening end of the third opening with respect to the opening end of the first opening, and the gate electrode layer It is preferable that 0 <X / Y ≦ 1.7, where Y is the distance between the electron emission layer and the electron emission layer. When the value of X / Y exceeds 1.7, there is a high possibility that electrons emitted from the electron emission layer collide with the gate electrode and cannot be extracted to the anode electrode side when incorporated in a display device described later. . More preferably, 0.4 ≦ X / Y ≦ 1.2. Unlike the cold cathode field emission device according to the first aspect, the cold cathode field emission device according to the second aspect is different from the upper edge of the opening end of the third opening and the opening end of the first opening. The positional relationship with is not particularly limited.

第1の態様に係る冷陰極電界電子放出素子においては、第3開口部の開口端部が第2開口部の下端部から突出していることが好適であり、また、第2の態様に係る冷陰極電界電子放出素子においては、第3開口部の開口端部の上縁が第2開口部の下端部から突出していることが好適である。即ち、第3開口部の開口端部は実際に電子を放出する部分であり、この部分が絶縁層に埋没しているよりも突出している方が、電子放出効率を高める観点から好ましいからである。   In the cold cathode field emission device according to the first aspect, it is preferable that the opening end of the third opening protrudes from the lower end of the second opening, and the cooling according to the second aspect. In the cathode field emission device, it is preferable that the upper edge of the opening end of the third opening protrudes from the lower end of the second opening. That is, the opening end of the third opening is a part that actually emits electrons, and it is preferable that this part protrudes rather than being buried in the insulating layer from the viewpoint of increasing electron emission efficiency. .

第1の態様に係る冷陰極電界電子放出素子においては、第3開口部の開口端部の厚さは、その先端部に向かって減少していることが一層好適である。第3開口部の開口端部の厚さは、上縁から下縁に向かって減少しても(即ち、順テーパ状)、下縁から上縁に向かって減少しても(即ち、逆テーパ状)、あるいは上縁と下縁の両方から減少してもよく、また、減少の様式は単調であっても段階的であってもよい。   In the cold cathode field emission device according to the first aspect, it is more preferable that the thickness of the opening end of the third opening decreases toward the tip. The thickness of the opening end of the third opening may be reduced from the upper edge to the lower edge (ie, forward tapered) or may be reduced from the lower edge to the upper edge (ie, reverse taper). Shape), or from both the upper and lower edges, and the mode of reduction may be monotonic or gradual.

一方、第2の態様に係る冷陰極電界電子放出素子においては、第3開口部の開口端部は、支持体に垂直な断面でみた場合、該開口端部の上縁に対する下縁の後退の度合いに応じたテーパ角θを有する。このテーパ角θの大きさは、概ね10°≦θ≦80°であることが好ましく、更に、放出電子軌道の収束性や電子放出層の機械的強度を考慮して20°≦θ≦70°であることが一層好ましい。開口端部のテーパ角θが概ね上記範囲内にある場合に、電界強度を開口端部近傍で効果的に高めると共に、上縁から放出された電子の大部分を開口部外へ指向させることが可能となる。尚、第3開口部の開口端部の厚さの減少様式は、単調であっても段階的であってもよい。   On the other hand, in the cold cathode field emission device according to the second aspect, when the opening end of the third opening is viewed in a cross section perpendicular to the support, the lower edge recedes from the upper edge of the opening end. It has a taper angle θ corresponding to the degree. The taper angle θ is preferably approximately 10 ° ≦ θ ≦ 80 °, and 20 ° ≦ θ ≦ 70 ° in consideration of the convergence of the emitted electron orbit and the mechanical strength of the electron emission layer. It is more preferable that When the taper angle θ of the opening end is approximately within the above range, the electric field strength can be effectively increased near the opening end, and most of the electrons emitted from the upper edge can be directed outside the opening. It becomes possible. It should be noted that the manner of decreasing the thickness of the opening end of the third opening may be monotonous or stepwise.

第1の態様及び第2の態様に係る冷陰極電界電子放出素子において、第1開口部、第2開口部及び第3開口部の平面形状は相似形であることが望ましいが、上述の幾何学的条件が満たされる限りにおいて、異なる平面形状を有していてもよい。これら開口部の平面形状としては、円、楕円、あるいはn角形(但し、nは3以上の整数)を挙げることができる。n角形は、正n角形でなくてもよく、また、その頂点は丸みを帯びていてもよい。n角形の中では、矩形が特に好適であり、この場合、矩形の長辺をおおよそ100μm、短辺を数μm〜10μm程度に選択することが好ましい。   In the cold cathode field emission device according to the first aspect and the second aspect, the planar shapes of the first opening, the second opening, and the third opening are preferably similar, but the above-described geometry As long as the general conditions are satisfied, they may have different planar shapes. Examples of the planar shape of the openings include a circle, an ellipse, and an n-gon (where n is an integer of 3 or more). The n-gon may not be a regular n-gon and its apex may be rounded. Among the n-gons, a rectangle is particularly suitable. In this case, it is preferable to select a long side of the rectangle of about 100 μm and a short side of about several μm to 10 μm.

第1の態様及び第2の態様に係る冷陰極電界電子放出素子においては、上述の電子放出層とゲート電極層以外の他の電極層が無くてもよいし、あってもよい。他の電極層が無い場合とは、支持体が、例えば絶縁基板である場合である。この場合の冷陰極電界電子放出素子は、例えば絶縁基板の上に電子放出層が直に形成され、第3開口部の底部に絶縁基板が露出した構成を有する。第3開口部の直下の絶縁基板の部分には、凹部が設けられていてもよい。このときの凹部の平面形状は、第3開口部の平面形状と合同又は相似であることが好ましいが、絶縁基板表面への第3開口部の射影像が絶縁基板表面への凹部の射影像に包含される限りにおいて、凹部と第3開口部の平面形状が互いに異なっていても構わない。   In the cold cathode field emission device according to the first aspect and the second aspect, there may or may not be an electrode layer other than the electron emission layer and the gate electrode layer described above. The case where there is no other electrode layer is a case where the support is an insulating substrate, for example. The cold cathode field emission device in this case has a configuration in which, for example, an electron emission layer is formed directly on an insulating substrate, and the insulating substrate is exposed at the bottom of the third opening. A concave portion may be provided in a portion of the insulating substrate immediately below the third opening. The planar shape of the recess at this time is preferably congruent or similar to the planar shape of the third opening, but the projected image of the third opening on the surface of the insulating substrate becomes the projected image of the recess on the surface of the insulating substrate. As long as it is included, the planar shapes of the recess and the third opening may be different from each other.

第1の態様に係る冷陰極電界電子放出素子が凹部を有する場合、開口部の最深部は電子放出層に設けられる第3開口部で終わらず、電子放出層の更に下側へ延びることになる。このことは、開口部の近傍に強い電界凸レンズ効果を顕すような電界強度分布を形成し、以て、放出電子軌道の収束性を高める上で効果的である。また、第1の態様に係る冷陰極電界電子放出素子において、凹部の上端部を第3開口部の開口端部よりも後退させる(即ち、開口部に臨む電子放出層の縁部を凹部の壁面から突出させる)ことにより、電子放出効率を高めることができる。   When the cold cathode field emission device according to the first aspect has a recess, the deepest portion of the opening does not end at the third opening provided in the electron emission layer, and extends further below the electron emission layer. . This is effective in forming an electric field strength distribution that exhibits a strong electric field convex lens effect in the vicinity of the opening, thereby improving the convergence of the emitted electron trajectory. In the cold cathode field emission device according to the first aspect, the upper end of the recess is made to recede from the opening end of the third opening (that is, the edge of the electron emission layer facing the opening is the wall surface of the recess). The electron emission efficiency can be increased.

第2の態様に係る冷陰極電界電子放出素子においては、凹部の上端部を第3開口部の開口端部の上縁と揃えるか、若しくは該上縁よりも後退させることにより、開口部に臨む電子放出層の縁部を凹部の側壁面から突出させることができ、電子放出効率を高めることができる。第2の態様に係る冷陰極電界電子放出素子において、凹部の上端部と第3開口部の開口端部の下縁との位置関係については、特に限定されない。即ち、第2の態様に係る冷陰極電界電子放出素子において、凹部の上端部は、第3開口部の開口端部の上縁と下縁の中間位置にあってもよいし、第3開口部の開口端部の下縁と揃っていてもよいし、第3開口部の開口端部の下縁より更に後退していてもよい。   In the cold cathode field emission device according to the second aspect, the upper end portion of the concave portion is aligned with the upper edge of the opening end portion of the third opening portion, or is made to recede from the upper edge to face the opening portion. The edge of the electron emission layer can be protruded from the side wall surface of the recess, and the electron emission efficiency can be increased. In the cold cathode field emission device according to the second aspect, the positional relationship between the upper end of the recess and the lower edge of the opening end of the third opening is not particularly limited. That is, in the cold cathode field emission device according to the second aspect, the upper end portion of the recess may be located at an intermediate position between the upper edge and the lower edge of the opening end portion of the third opening portion, or the third opening portion. It may be aligned with the lower edge of the opening end of the third opening, or may further recede from the lower edge of the opening end of the third opening.

一方、第1の態様及び第2の態様に係る冷陰極電界電子放出素子において、他の電極層がある場合とは、(a)電子放出層の下側に第2ゲート電極層がある場合、(b)ゲート電極層の上側に収束電極層がある場合、あるいは、(c)これら第2ゲート電極層と収束電極層の双方がある場合である。   On the other hand, in the cold cathode field emission device according to the first aspect and the second aspect, when there is another electrode layer, (a) when there is a second gate electrode layer below the electron emission layer, (B) When the focusing electrode layer is above the gate electrode layer, or (c) When both the second gate electrode layer and the focusing electrode layer are present.

(a)及び(c)の場合の冷陰極電界電子放出素子おいて、支持体は、絶縁基板と、絶縁基板上に形成された第2ゲート電極層と、第2ゲート電極層上を含む絶縁基板上に形成された第2絶縁層とから成り、開口部は、第3開口部と連通するごとく第2絶縁層に設けられた第4開口部を更に含み、第4開口部の底部には第2ゲート電極層が露出している構成とすることができる。この構成においては、第2ゲート電極層がゲート電極層と協働して電子放出層に電界を加えることが可能となる。従って、ゲート電極層が単独で設けられている場合と比べて、電子放出層に強い電界を加えることが可能となる。第4開口部の平面形状は、第3開口部の平面形状と合同又は相似であることが好ましい。更に、第1の態様に係る冷陰極電界電子放出素子においては、第4開口部の上端部を第3開口部の開口端部よりも後退させることにより、電子放出層の縁部を開口部の側壁面から突出させることができ、電子放出効率を高めることができる。また、第3開口部の開口端部が逆テーパ壁を有する第2の態様に係る冷陰極電界電子放出素子においては、第4開口部の上端部を第3開口部の開口端部の上縁と揃えるか、若しくは該上縁より後退させることにより、電子放出層の縁部を第4開口部の側壁面から突出させることができ、電子放出効率を高めることができる。いずれの態様に係る冷陰極電界電子放出素子においても、第4開口部の平面形状は第3開口部の平面形状と相似であることが好ましいが、絶縁基板表面への第4開口部の上端部の射影像に、絶縁基板表面への第3開口部の射影像が包含される限りにおいて、第4開口部と第3開口部の平面形状が互いに異なっていても構わない。   In the cold cathode field emission device in the cases of (a) and (c), the support includes an insulating substrate, a second gate electrode layer formed on the insulating substrate, and an insulation including the second gate electrode layer. A second insulating layer formed on the substrate, and the opening further includes a fourth opening provided in the second insulating layer so as to communicate with the third opening, and the bottom of the fourth opening is The second gate electrode layer can be exposed. In this configuration, the second gate electrode layer can apply an electric field to the electron emission layer in cooperation with the gate electrode layer. Therefore, it is possible to apply a stronger electric field to the electron emission layer than when the gate electrode layer is provided alone. The planar shape of the fourth opening is preferably congruent or similar to the planar shape of the third opening. Furthermore, in the cold cathode field emission device according to the first aspect, the edge portion of the electron emission layer is made to be the opening portion by retracting the upper end portion of the fourth opening portion from the opening end portion of the third opening portion. Projecting from the side wall surface can increase electron emission efficiency. In the cold cathode field emission device according to the second aspect, in which the opening end of the third opening has an inversely tapered wall, the upper end of the fourth opening is the upper edge of the opening end of the third opening. By aligning or retreating from the upper edge, the edge of the electron emission layer can be protruded from the side wall surface of the fourth opening, and the electron emission efficiency can be increased. In any of the cold cathode field emission devices according to any aspect, the planar shape of the fourth opening is preferably similar to the planar shape of the third opening, but the upper end of the fourth opening to the surface of the insulating substrate. As long as the projected image includes the projected image of the third opening on the surface of the insulating substrate, the planar shapes of the fourth opening and the third opening may be different from each other.

(b)及び(c)の場合の冷陰極電界電子放出素子においては、ゲート電極層上を含む絶縁層上に形成された層間絶縁層、及び、この層間絶縁層上に形成された収束電極層を更に備え、開口部は、第1開口部と連通するごとく層間絶縁層に設けられた第5開口部と、第5開口部と連通するごとく収束電極層に設けられた第6開口部とを更に含む構成とすることもできる。ゲート電極層に設けられる第1開口部と、収束電極層に設けられる第6開口部との平面形状や大小関係については特に限定されないが、電界凸レンズ効果を得る観点から、第6開口部は第1開口部よりも大きいことが望ましい。また、収束電極層の電位は電子放出層の電位と同一あるいは近似しているため、収束電極層の開口端部が開口部内に突出していると、収束電極層から下向き、即ち、ゲート電極層側へ向かって電子放出が生ずる虞れがある。そこで、第6開口部の開口端部は、層間絶縁層に設けられる第5開口部の開口端部よりも後退させておくことが好適である。   In the cold cathode field emission devices in the cases of (b) and (c), an interlayer insulating layer formed on an insulating layer including the gate electrode layer, and a converging electrode layer formed on the interlayer insulating layer The opening further includes a fifth opening provided in the interlayer insulating layer so as to communicate with the first opening, and a sixth opening provided in the focusing electrode layer so as to communicate with the fifth opening. Furthermore, it can also be set as the structure containing. The planar shape and the size relationship between the first opening provided in the gate electrode layer and the sixth opening provided in the converging electrode layer are not particularly limited. From the viewpoint of obtaining the electric field convex lens effect, the sixth opening is It is desirable that it be larger than one opening. Further, since the potential of the focusing electrode layer is the same as or close to the potential of the electron emission layer, if the opening end of the focusing electrode layer protrudes into the opening, it faces downward from the focusing electrode layer, that is, the gate electrode layer side. There is a possibility that electron emission may occur toward the surface. Therefore, it is preferable that the opening end portion of the sixth opening portion is retracted from the opening end portion of the fifth opening portion provided in the interlayer insulating layer.

上述の第1の目的を達成するための本発明の第1の態様に係る冷陰極電界電子放出素子の製造方法(以下、第1の態様に係る製造方法と称する)は、上述の第1の態様に係る冷陰極電界電子放出素子を製造するための方法であり、
(イ)支持体上に、電子放出層及び絶縁層を形成する工程と、
(ロ)絶縁層上にゲート電極層を形成する工程と、
(ハ)少なくとも下端部がゲート電極に設けられた第1開口部の開口端部よりも後退した第2開口部を絶縁層に形成する工程と、
(ニ)第2開口部の底部に露出した電子放出層をエッチングすることにより、開口端部が第1開口部の開口端部よりも後退した第3開口部を電子放出層に形成する工程、
から成ることを特徴とする。
The method for manufacturing a cold cathode field emission device according to the first aspect of the present invention for achieving the first object described above (hereinafter referred to as the manufacturing method according to the first aspect) is the first method described above. A method for manufacturing a cold cathode field emission device according to an aspect,
(A) forming an electron emission layer and an insulating layer on a support;
(B) forming a gate electrode layer on the insulating layer;
(C) forming a second opening in the insulating layer at least having a lower end recessed from the opening end of the first opening provided in the gate electrode;
(D) forming a third opening in the electron emission layer, the opening end of which is recessed from the opening end of the first opening by etching the electron emission layer exposed at the bottom of the second opening;
It is characterized by comprising.

また、上述の第2の目的を達成するための本発明の第2の態様に係る冷陰極電界電子放出素子の製造方法(以下、第2の態様に係る製造方法と称する)は、上述の第2の態様に係る冷陰極電界電子放出素子を製造するための方法であり、
(イ)支持体上に、電子放出層及び絶縁層を形成する工程と、
(ロ)絶縁層上にゲート電極層を形成する工程と、
(ハ)ゲート電極層に設けられた第1開口部に連通する第2開口部を絶縁層に形成する工程と、
(ニ)第2開口部の底部に露出した電子放出層をエッチングすることにより、開口端部の厚さが先端部に向かって減少し、且つ、開口端部の下縁が上縁よりも後退した第3開口部を電子放出層に形成する工程、
から成ることを特徴とする。
A method for manufacturing a cold cathode field emission device according to the second aspect of the present invention for achieving the second object described above (hereinafter referred to as a manufacturing method according to the second aspect) A method for producing a cold cathode field emission device according to aspect 2,
(A) forming an electron emission layer and an insulating layer on a support;
(B) forming a gate electrode layer on the insulating layer;
(C) forming a second opening in the insulating layer that communicates with the first opening provided in the gate electrode layer;
(D) By etching the electron-emitting layer exposed at the bottom of the second opening, the thickness of the opening end decreases toward the tip, and the lower edge of the opening end recedes from the upper edge. Forming the third opening formed in the electron emission layer;
It is characterized by comprising.

第1の態様及び第2の態様に係る製造方法においては、工程(ハ)で絶縁層に第2開口部が形成される前に、実際にはゲート電極層に第1開口部が形成されており、第2開口部は第1開口部に連通して形成される。第1開口部を、工程(ロ)においてゲート電極層を形成する際に同時に形成してもよいし、工程(ロ)の終了後、工程(ハ)に先立って形成してもよい。   In the manufacturing method according to the first aspect and the second aspect, the first opening is actually formed in the gate electrode layer before the second opening is formed in the insulating layer in the step (c). The second opening is formed in communication with the first opening. The first opening may be formed simultaneously with the formation of the gate electrode layer in the step (b), or may be formed prior to the step (c) after the completion of the step (b).

第1の態様に係る製造方法において、工程(ハ)が終了した時点における第2開口部は、ゲート電極層の下に所謂アンダーカットが発生した状態で形成されており、しかも、第2開口部の壁面全体が、既にゲート電極層に形成されている第1開口部の開口端部より後退していることが好ましい。これにより、次の工程(ニ)のエッチングが終了した時点で、電子放出層に設けられた第3開口部の開口端部を第2開口部の下端部から突出させることができるからである。第2の態様に係る製造方法において、第1開口部の開口端部と第3開口部の開口端部との位置関係が特に規定されないので、工程(ハ)が終了した時点における第2開口部の壁面と第1開口部の開口端部との間の位置関係も特に規定されない。   In the manufacturing method according to the first aspect, the second opening when the step (c) is completed is formed in a state where a so-called undercut occurs under the gate electrode layer, and the second opening It is preferable that the entire wall surface of the first wall is recessed from the opening end of the first opening already formed in the gate electrode layer. Thereby, when the etching in the next step (d) is completed, the opening end of the third opening provided in the electron emission layer can be protruded from the lower end of the second opening. In the manufacturing method according to the second aspect, since the positional relationship between the opening end of the first opening and the opening end of the third opening is not particularly defined, the second opening at the time when step (c) is completed. The positional relationship between the wall surface and the opening end of the first opening is not particularly specified.

第1の態様及び第2の態様に係る製造方法において、工程(ニ)における電子放出層のエッチングは、反応性イオンエッチング(RIE)のように、イオンを主エッチング種とする条件下で行うことができる。通常、イオンを主エッチング種とするエッチングは、開口端部に垂直壁を形成する目的で行われる場合が多いが、イオンの平均自由行程が十分に長くなかったり、被エッチング物の自己バイアス又は印加バイアスが十分に大きくなかったり、イオンの質量が十分に大きくなかったり、プラズマを励起する高周波の周波数が比較的高い、といった諸条件や、被エッチング領域の隅部におけるエッチング種の滞留、散乱、側方マイグレーション等の現象によっては、第3開口部の開口端部に順テーパ壁(即ち、エッチングが深く進行するにつれて被エッチング面積が減少する方向へ傾斜した壁)が形成されたり、あるいは逆テーパ壁(即ち、エッチングが深く進行するにつれて被エッチング面積が増大する方向へ傾斜した壁)が形成される場合がある。特に、第2の態様に係るの製造方法においては、第3開口部の開口端部に逆テーパ壁が形成されるような電子放出層のエッチング条件を選択することが、プロセス上の1つのポイントとなる。   In the manufacturing method according to the first aspect and the second aspect, the etching of the electron emission layer in the step (d) is performed under conditions using ions as a main etching species, such as reactive ion etching (RIE). Can do. In general, etching using ions as a main etching species is often performed for the purpose of forming a vertical wall at the end of the opening, but the mean free path of ions is not sufficiently long, or self-bias or application of an object to be etched is performed. Conditions such as bias is not sufficiently large, ion mass is not sufficiently large, and the frequency of the high frequency that excites plasma is relatively high, and the retention, scattering, and side of etching species at the corner of the etched region Depending on a phenomenon such as lateral migration, a forward tapered wall (that is, a wall inclined in a direction in which the area to be etched decreases as etching progresses deeply) is formed at the opening end of the third opening, or a reverse tapered wall. (That is, a wall inclined in a direction in which the etching area increases as etching progresses deeply) may be formed. That. In particular, in the manufacturing method according to the second aspect, one of the points in the process is to select the etching conditions of the electron emission layer such that the reverse tapered wall is formed at the opening end of the third opening. It becomes.

第1の態様及び第2の態様に係る製造方法において、支持体が絶縁基板から成る場合には、前記工程(ニ)の後に、
(ホ)第3開口部の直下の絶縁基板の部分に凹部を形成する工程、
を更に含んでいてもよい。これによって、開口部の最深部を電子放出層の下側へ延長することができ、開口部に臨む電子放出層の縁部の近傍に電界凸レンズ効果を効果的に顕す冷陰極電界電子放出素子を得ることができる。更に、第1の態様に係る製造方法の工程(ホ)では、絶縁基板を等方的にエッチングすることにより、凹部の上端部を第3開口部の開口端部よりも後退させてもよい。これにより、電子放出層に設けられた第3開口部の開口端部を開口部の側壁面から突出させることができ、電子放出効率を高めることが可能となる。また、第2の態様に係る製造方法の工程(ホ)では、絶縁基板をエッチングすることにより、凹部の上端部を第3開口部の開口端部の上縁と揃えるか、若しくは、凹部の上端部を第3開口部の開口端部の上縁よりも後退させてもよい。凹部の上端部を第3開口部の開口端部の上縁と揃える場合には、異方的なエッチングを行えばよい。一方、凹部の上端部を第3開口部の開口端部の上縁よりも後退させる場合には、等方的なエッチングを行うか、又は、異方的なエッチングと等方的なエッチングとを組み合わせて行えばよい。尚、凹部の上端部を第3開口部の開口端部の上縁よりも後退させるケースには、凹部の上端部を第3開口部の開口端部の上縁と下縁の中間位置とするケースや、凹部の上端部を第3開口部の開口端部の下縁と揃えるケースや、凹部の上端部を第3開口部の開口端部の下縁よりも更に後退させるケースが含まれる。これにより、電子放出層の縁部を凹部の側壁面から突出させることができ、電子放出効率を高めることが可能となる。
In the manufacturing method according to the first aspect and the second aspect, when the support is made of an insulating substrate, after the step (d),
(E) forming a recess in a portion of the insulating substrate immediately below the third opening;
May further be included. As a result, the cold cathode field emission device which can extend the deepest part of the opening to the lower side of the electron emission layer and effectively exhibits the electric field convex lens effect near the edge of the electron emission layer facing the opening. Obtainable. Furthermore, in the step (e) of the manufacturing method according to the first aspect, the upper end of the recess may be made to recede from the opening end of the third opening by isotropically etching the insulating substrate. Thereby, the opening end part of the 3rd opening part provided in the electron emission layer can be protruded from the side wall surface of an opening part, and it becomes possible to improve electron emission efficiency. In the step (e) of the manufacturing method according to the second aspect, the insulating substrate is etched to align the upper end of the recess with the upper edge of the opening end of the third opening, or the upper end of the recess. The part may be retracted from the upper edge of the opening end of the third opening. In order to align the upper end of the recess with the upper edge of the opening end of the third opening, anisotropic etching may be performed. On the other hand, when the upper end of the recess is retreated from the upper edge of the opening of the third opening, isotropic etching is performed, or anisotropic etching and isotropic etching are performed. What is necessary is just to combine. In the case where the upper end of the recess is retracted from the upper edge of the opening end of the third opening, the upper end of the recess is an intermediate position between the upper and lower edges of the opening end of the third opening. Examples include a case, a case where the upper end of the recess is aligned with the lower edge of the opening end of the third opening, and a case where the upper end of the recess is further retracted than the lower edge of the opening end of the third opening. Thereby, the edge part of an electron emission layer can be protruded from the side wall surface of a recessed part, and it becomes possible to improve electron emission efficiency.

第1の態様及び第2の態様に係る製造方法において、支持体が、絶縁基板と、絶縁基板上に形成された第2ゲート電極層と、第2ゲート電極層上を含む絶縁基板上に形成された第2絶縁層とから成る場合には、前記工程(ニ)の後に、
(ヘ)第3開口部の直下の第2絶縁層の部分に第4開口部を形成し、該第4開口部の底部に第2ゲート電極層を露出させる工程、
が更に含まれていてもよい。第4開口部の底部に露出した第2ゲート電極層は、ゲート電極層と協働して電子放出層に電界を加えることができる。更に、第1の態様に係る製造方法の工程(ヘ)では、第2絶縁層を等方的にエッチングすることにより、第4開口部の上端部を第3開口部の開口端部よりも後退させることが好適である。これにより、電子放出層の先端部(あるいは縁部)を開口部の側壁面から突出させることができ、電子放出効率を高めることができる。また、第2の態様に係る製造方法の工程(ヘ)では、第2絶縁層をエッチングすることにより、第4開口部の上端部を第3開口部の開口端部の上縁と揃えるか、若しくは、第4開口部の上端部を第3開口部の開口端部の上縁よりも後退させてもよい。第4開口部の上端部を第3開口部の開口端部の上縁と揃える場合には、異方的なエッチングを行えばよい。一方、第4開口部の上端部を第3開口部の開口端部の上縁よりも後退させる場合には、等方的なエッチングを行うか、又は、異方的なエッチングと等方的なエッチングとを組み合わせて行えばよい。尚、第4開口部の上端部を第3開口部の開口端部の上縁よりも後退させるケースには、第4開口部の上端部を第3開口部の開口端部の上縁と下縁の中間位置とするケースや、第4開口部の上端部を第3開口部の開口端部の下縁と揃えるケースや、第4開口部の上端部を第3開口部の開口端部の下縁よりも更に後退させるケースが含まれる。これにより、電子放出層の先端部(あるいは縁部)を開口部の側壁面から突出させることができ、電子放出効率を高めることができる。
In the manufacturing method according to the first aspect and the second aspect, the support is formed on the insulating substrate, the second gate electrode layer formed on the insulating substrate, and the insulating substrate including the second gate electrode layer. In the case where the second insulating layer is formed, after the step (d),
(F) forming a fourth opening in a portion of the second insulating layer immediately below the third opening and exposing the second gate electrode layer at the bottom of the fourth opening;
May further be included. The second gate electrode layer exposed at the bottom of the fourth opening can apply an electric field to the electron emission layer in cooperation with the gate electrode layer. Furthermore, in the step (f) of the manufacturing method according to the first aspect, the second insulating layer is isotropically etched, so that the upper end of the fourth opening recedes from the opening end of the third opening. Is preferable. Thereby, the front-end | tip part (or edge part) of an electron emission layer can be protruded from the side wall surface of an opening part, and electron emission efficiency can be improved. In the step (f) of the manufacturing method according to the second aspect, by etching the second insulating layer, the upper end portion of the fourth opening portion is aligned with the upper edge of the opening end portion of the third opening portion, Alternatively, the upper end portion of the fourth opening portion may be retracted from the upper edge of the opening end portion of the third opening portion. When the upper end of the fourth opening is aligned with the upper edge of the opening of the third opening, anisotropic etching may be performed. On the other hand, when the upper end portion of the fourth opening portion is retreated from the upper edge of the opening end portion of the third opening portion, isotropic etching is performed or isotropic etching and isotropic etching are performed. A combination with etching may be performed. In the case where the upper end of the fourth opening is retracted from the upper edge of the opening end of the third opening, the upper end of the fourth opening is lower than the upper edge of the opening end of the third opening. A case in which the upper edge of the fourth opening is aligned with the lower edge of the opening edge of the third opening, or an upper edge of the fourth opening is the opening edge of the third opening. A case where the lower edge is further retracted is included. Thereby, the front-end | tip part (or edge part) of an electron emission layer can be protruded from the side wall surface of an opening part, and electron emission efficiency can be improved.

第1の態様及び第2の態様に係る製造方法において、収束電極層を設ける場合には、前記工程(イ)に続き、全面に層間絶縁層を形成し、更に、層間絶縁層上に収束電極層を形成した後、層間絶縁層に第5開口部を形成することができる。実際には、層間絶縁層に第5開口部が形成される前に、収束電極層に第6開口部が形成されており、第5開口部は第6開口部に連通して形成される。第6開口部は、収束電極層を形成する際に同時に形成されてもよいし、収束電極層を形成した後に形成されてもよい。第5開口部を形成した後は、工程(ハ)において、該第5開口部に連通する第2開口部を絶縁層に形成する。第2開口部の形成前には、前述したように、実際にはゲート電極層に第1開口部が形成されている。つまり、第6開口部の形成は第5開口部の形成と連続して行われるとは限られず、また、第1開口部の形成は第2開口部の形成と連続して行われるとは限られない。従って、層間絶縁層と収束電極層を設ける場合、各開口部の形成順としては下記の4通りのケースが存在することになる。尚、カッコ内に記した第1開口部は、ゲート電極層の形成時に同時に形成されたことを表し、カッコ内に記した第6開口部は、収束電極層の形成時に同時に形成されたことを表す。
(1)第6開口部→第5開口部→第1開口部→第2開口部
(2)(第1開口部)→第6開口部→第5開口部→第2開口部
(3)(第6開口部)→第5開口部→第1開口部→第2開口部
(4)(第1開口部)→(第6開口部)→第5開口部→第2開口部
In the manufacturing method according to the first aspect and the second aspect, when providing the focusing electrode layer, following the step (a), an interlayer insulating layer is formed on the entire surface, and the focusing electrode is further formed on the interlayer insulating layer. After forming the layer, a fifth opening can be formed in the interlayer insulating layer. Actually, the sixth opening is formed in the focusing electrode layer before the fifth opening is formed in the interlayer insulating layer, and the fifth opening is formed in communication with the sixth opening. The sixth opening may be formed at the same time when the focusing electrode layer is formed, or may be formed after the focusing electrode layer is formed. After forming the fifth opening, in the step (c), a second opening communicating with the fifth opening is formed in the insulating layer. Prior to the formation of the second opening, as described above, the first opening is actually formed in the gate electrode layer. That is, the formation of the sixth opening is not limited to be performed continuously with the formation of the fifth opening, and the formation of the first opening is not necessarily performed continuously with the formation of the second opening. I can't. Therefore, when the interlayer insulating layer and the focusing electrode layer are provided, the following four cases exist as the order of forming each opening. It should be noted that the first opening described in parentheses indicates that it was formed at the same time when the gate electrode layer was formed, and that the sixth opening described in parentheses was formed at the same time that the focusing electrode layer was formed. To express.
(1) sixth opening → fifth opening → first opening → second opening (2) (first opening) → sixth opening → fifth opening → second opening (3) ( (Sixth opening) → fifth opening → first opening → second opening (4) (first opening) → (sixth opening) → fifth opening → second opening

収束電極層は、アノード電極と電子放出層との間の電位差が数キロボルトのオーダーであって両電極間の距離が比較的長い、所謂高電圧タイプの表示装置において、電子放出層から放出された電子の軌道の発散を防止するために設けられる部材である。放出電子軌道の収束性を高めることによって、画素間の光学的クロストークを低減し、以て、更に画素を微細化して表示画面の高精細度化を図ることが可能となる。尚、収束電極層は、必ずしも各冷陰極電界電子放出素子毎に個別に設けられていなくても良く、例えば2次元マトリクス状に配列された冷陰極電界電子放出素子の列毎、あるいは行毎に帯状に設けられていてもよい。収束電極層が帯状に設けられている場合、第6開口部の平面形状は帯状となり、他の第1開口部乃至第5開口部の平面形状とは異なることになる。   The focusing electrode layer is emitted from the electron emission layer in a so-called high voltage type display device in which the potential difference between the anode electrode and the electron emission layer is on the order of several kilovolts and the distance between the electrodes is relatively long. It is a member provided to prevent the divergence of the electron trajectory. By improving the convergence of the emitted electron trajectory, it is possible to reduce the optical crosstalk between the pixels, thereby further miniaturizing the pixels and increasing the definition of the display screen. Note that the focusing electrode layer is not necessarily provided for each cold cathode field emission device, for example, for each column or row of cold cathode field emission devices arranged in a two-dimensional matrix. It may be provided in a strip shape. When the focusing electrode layer is provided in a strip shape, the planar shape of the sixth opening portion is a strip shape, which is different from the planar shapes of the other first to fifth openings.

第1の態様及び第2の態様に係る製造方法の工程(ハ)において、絶縁層に第2開口部を形成する典型的な手法としては、絶縁層をエッチングする手法を挙げることができる。特に、第1の態様に係る製造方法においては、少なくとも第2開口部の下端部がゲート電極層に設けられた第1開口部の開口端部よりも後退している必要があるので、最初から等方的なエッチングを行って第2開口部を形成するか、あるいは異方的なエッチングを行って垂直壁を有する第2開口部を形成した後、等方的なエッチングを行って垂直壁を後退させることが好ましい。第1の態様に係る製造方法の工程(ホ)及び工程(ヘ)でも、等方的なエッチングを行うことが好適である。第2の態様に係る製造方法の工程(ホ)及び工程(ヘ)では、凹部や第4開口部の上端部を第3開口部の開口端部の上縁と揃える場合には、異方的なエッチングを行えばよい。一方、凹部や第4開口部の上端部を第3開口部の開口端部の上縁よりも後退させる場合には、最初から等方的なエッチングを行って凹部や第4開口部を形成するか、あるいは異方的なエッチングを行って垂直壁を有する凹部や第4開口部を形成した後、等方的なエッチングを行って垂直壁を後退させることが好ましい。尚、等方的なエッチングは、典型的には、ウェットエッチング、あるいはラジカルが主エッチング種となるドライエッチング条件下で行うことができる。等方性エッチングでは、被エッチング物の除去が深さ方向と面内方向の双方に進行するので、形成される第2開口部、凹部あるいは第4開口部の壁面が後退するが、このときの後退量は、エッチング時間の長短により制御することができる。   In the step (c) of the manufacturing method according to the first aspect and the second aspect, a typical technique for forming the second opening in the insulating layer is a technique for etching the insulating layer. In particular, in the manufacturing method according to the first aspect, at least the lower end portion of the second opening portion needs to recede from the opening end portion of the first opening portion provided in the gate electrode layer. Isotropic etching is performed to form the second opening, or anisotropic etching is performed to form the second opening having the vertical wall, and then the isotropic etching is performed to form the vertical wall. It is preferable to retract. It is preferable to perform isotropic etching also in the steps (e) and (f) of the manufacturing method according to the first aspect. In steps (e) and (f) of the manufacturing method according to the second aspect, when the upper end of the recess or the fourth opening is aligned with the upper edge of the opening end of the third opening, it is anisotropic. Etching may be performed. On the other hand, when the upper end of the recess or the fourth opening is retracted from the upper edge of the opening end of the third opening, isotropic etching is performed from the beginning to form the recess or the fourth opening. Alternatively, it is preferable that the anisotropic etching is performed to form the recess having the vertical wall and the fourth opening, and then the isotropic etching is performed to retract the vertical wall. The isotropic etching can be typically performed under wet etching or dry etching conditions in which radicals are the main etching species. In isotropic etching, the removal of the object to be etched proceeds both in the depth direction and in the in-plane direction, so that the wall surface of the formed second opening, recess or fourth opening is retreated. The amount of retreat can be controlled by adjusting the etching time.

上述の第1の目的を達成するための本発明の第1の態様に係る冷陰極電界電子放出表示装置は、第1の態様に係る冷陰極電界電子放出素子を組み込んだ装置であり、
複数の画素から構成され、
各画素は、複数の冷陰極電界電子放出素子と、複数の冷陰極電界電子放出素子に対向して基板上に設けられたアノード電極層及び蛍光体層から構成され、
各冷陰極電界電子放出素子は、電子放出層と、絶縁層と、ゲート電極層とが、この順に支持体上に積層されて成る冷陰極電界電子放出表示装置であって、
ゲート電極層から支持体の表面に達する開口部が設けられ、
開口部は、ゲート電極層に設けられた第1開口部と、絶縁層に設けられた第2開口部と、電子放出層に設けられた第3開口部とから成り、
第1開口部と第2開口部と第3開口部とは連通しており、
電子が放出される第3開口部の開口端部は、第1開口部の開口端部よりも後退していることを特徴とする。
The cold cathode field emission display according to the first aspect of the present invention for achieving the first object described above is an apparatus incorporating the cold cathode field emission device according to the first aspect,
Consists of multiple pixels,
Each pixel is composed of a plurality of cold cathode field electron emission devices, and an anode electrode layer and a phosphor layer provided on the substrate so as to face the plurality of cold cathode field electron emission devices,
Each cold cathode field emission device is a cold cathode field emission display device in which an electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order,
An opening reaching the surface of the support from the gate electrode layer is provided,
The opening includes a first opening provided in the gate electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emission layer,
The first opening, the second opening, and the third opening communicate with each other,
The opening end of the third opening from which electrons are emitted is set back from the opening end of the first opening.

また、上述の第2の目的を達成するための本発明の第2の態様に係る冷陰極電界電子放出表示装置は、第2の態様に係る冷陰極電界電子放出素子を組み込んだ装置であり、
複数の画素から構成され、
各画素は、複数の冷陰極電界電子放出素子と、複数の冷陰極電界電子放出素子に対向して基板上に設けられたアノード電極層及び蛍光体層から構成され、
各冷陰極電界電子放出素子は、電子放出層と、絶縁層と、ゲート電極層とが、この順に支持体上に積層されて成る冷陰極電界電子放出表示装置であって、
ゲート電極層から支持体の表面に達する開口部が設けられ、
開口部は、ゲート電極層に設けられた第1開口部と、絶縁層に設けられた第2開口部と、電子放出層に設けられた第3開口部とから成り、
第1開口部と第2開口部と第3開口部とは連通しており、
電子が放出される第3開口部の開口端部の厚さは先端部に向かって減少し、且つ、第3開口部の開口端部の下縁は上縁よりも後退していることを特徴とする。
The cold cathode field emission display according to the second aspect of the present invention for achieving the second object described above is an apparatus incorporating the cold cathode field emission device according to the second aspect,
Consists of multiple pixels,
Each pixel is composed of a plurality of cold cathode field electron emission devices, and an anode electrode layer and a phosphor layer provided on the substrate so as to face the plurality of cold cathode field electron emission devices,
Each cold cathode field emission device is a cold cathode field emission display device in which an electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order,
An opening reaching the surface of the support from the gate electrode layer is provided,
The opening includes a first opening provided in the gate electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emission layer,
The first opening, the second opening, and the third opening communicate with each other,
The thickness of the opening end of the third opening from which electrons are emitted decreases toward the tip, and the lower edge of the opening end of the third opening recedes from the upper edge. And

第1の態様及び第2の態様に係る冷陰極電界電子放出表示装置は、第1の態様及び第2の態様に係る冷陰極電界電子放出素子に関連して述べた凹部や第2ゲート電極や収束電極をいずれも備えていてよく、また、各開口部の開口端部に関する規定についても、第1の態様及び第2の態様に係る冷陰極電界電子放出素子に関連して述べた規定が全て当てはまる。   The cold cathode field emission display according to the first aspect and the second aspect includes a recess, a second gate electrode, and the like described in relation to the cold cathode field emission device according to the first aspect and the second aspect. Any of the converging electrodes may be provided, and all the provisions described in relation to the cold cathode field emission devices according to the first and second embodiments are all related to the opening end of each opening. apply.

第1の態様及び第2の態様に係る冷陰極電界電子放出表示装置において、支持体あるいは基板は、少なくとも表面が絶縁性を有する材料により構成されていればよく、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができる。   In the cold cathode field emission display according to the first aspect and the second aspect, it is sufficient that at least the surface of the support or the substrate is made of an insulating material, and the glass substrate has an insulating film on the surface. Examples thereof include a formed glass substrate, a quartz substrate, a quartz substrate having an insulating film formed on the surface, and a semiconductor substrate having an insulating film formed on the surface.

本発明のあらゆる態様に係る冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置において、ゲート電極層あるいは第2ゲート電極層は、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、銅(Cu)、銀(Au)等の金属層、又はこれらの金属元素を含む合金層、又はこれらの金属元素を含む化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド)、カーボン、ITO(インジウム・錫酸化物)等の透明導電材料、あるいは不純物を含有するシリコンやダイヤモンド等の半導体を用いて形成することができる。ゲート電極層あるいは第2ゲート電極層の形成方法としては、蒸着法、スパッタリング法、CVD法、イオン・プレーティング法等の通常の薄膜作製プロセスの他、印刷法を利用することができる。ゲート電極層を構成する材料と、第2ゲート電極層を構成する材料は同じであっても、異なっていてもよい。 In the cold cathode field emission device according to all aspects of the present invention, the manufacturing method thereof, and the cold cathode field emission display, the gate electrode layer or the second gate electrode layer is made of tungsten (W), niobium (Nb), Metal layers such as tantalum (Ta), titanium (Ti), molybdenum (Mo), chromium (Cr), aluminum (Al), copper (Cu), silver (Au), or alloy layers containing these metal elements, or Compounds containing these metal elements (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ), carbon, transparent conductive materials such as ITO (indium / tin oxide), or impurities It can be formed by using a semiconductor such as silicon or diamond containing silicon. As a method for forming the gate electrode layer or the second gate electrode layer, a printing method can be used in addition to a normal thin film manufacturing process such as a vapor deposition method, a sputtering method, a CVD method, and an ion plating method. The material constituting the gate electrode layer and the material constituting the second gate electrode layer may be the same or different.

本発明のあらゆる態様に係る冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置において、電子放出層は、典型的には、タングステン(W)やタンタル(Ta)等の高融点金属材料、あるいはダイヤモンド等の半導体を用いて形成される。ゲート電極層のエッチングによって第1開口部を形成する場合には、電子放出層に第3開口部を形成する際の電子放出層のエッチング速度がゲート電極層のエッチング速度よりも早くなるように、電子放出層を構成する材料とゲート電極層を構成する材料の組合せを選択することが好ましく、例えば電子放出層を構成する材料としてタンタル(Ta)、ゲート電極層を構成する材料としてタングステン(W)を例示することができ、あるいは又、例えば電子放出層を構成する材料としてタングステン(W)、ゲート電極層を構成する材料としてタンタル(Ta)を例示することができる。厚さは、おおよそ0.05〜0.5μm、好ましくは0.1〜0.3μmの範囲とすることが望ましいが、かかる範囲に限定するものではない。   In the cold cathode field emission device according to all aspects of the present invention, the manufacturing method thereof, and the cold cathode field emission display, the electron emission layer is typically made of tungsten (W), tantalum (Ta), or the like. It is formed using a refractory metal material or a semiconductor such as diamond. When the first opening is formed by etching the gate electrode layer, the etching rate of the electron emission layer when forming the third opening in the electron emission layer is faster than the etching rate of the gate electrode layer. It is preferable to select a combination of the material constituting the electron emission layer and the material constituting the gate electrode layer. For example, tantalum (Ta) as the material constituting the electron emission layer and tungsten (W) as the material constituting the gate electrode layer Alternatively, for example, tungsten (W) can be exemplified as a material constituting the electron emission layer, and tantalum (Ta) can be exemplified as a material constituting the gate electrode layer. The thickness is desirably in the range of about 0.05 to 0.5 μm, preferably 0.1 to 0.3 μm, but is not limited to this range.

本発明のあらゆる態様に係る冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置において、絶縁層、第2絶縁層あるいは層間絶縁層の構成材料としては、SiO2、SiN、SiON、ガラスペースト硬化物を単独あるいは適宜組み合わせて使用することができる。絶縁層、第2絶縁層あるいは層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、印刷法等の公知の手法が利用できる。 In the cold cathode field emission device according to any aspect of the present invention, the manufacturing method thereof, and the cold cathode field emission display, the constituent material of the insulating layer, the second insulating layer, or the interlayer insulating layer is SiO 2 , SiN , SiON, and cured glass paste can be used alone or in appropriate combination. For forming the insulating layer, the second insulating layer, or the interlayer insulating layer, a known method such as a CVD method, a coating method, a sputtering method, or a printing method can be used.

以上のように、本発明の第1の態様に係る電界放出素子は、電子放出層の上に絶縁層を挟んでゲート電極層が形成された所謂エッジ型素子であって、開口部に臨む電子放出層の縁部がゲート電極層の縁部よりも後退している。それ故、開口部内に電界を効率的に集中させることができ、低いゲート電圧にて高い放出電子電流を得ることが可能となる。また、本発明の第2の態様に係る電界放出素子は、同じくエッジ型素子であって、開口部に臨む電子放出層の縁部に逆テーパ壁が形成されている。それ故、電子放出層の縁部から放出された電子の大部分を、開口部外へ直接に指向させることが可能となる。   As described above, the field emission device according to the first aspect of the present invention is a so-called edge type device in which the gate electrode layer is formed on the electron emission layer with the insulating layer interposed therebetween, and the electron facing the opening is formed. The edge of the emission layer is recessed from the edge of the gate electrode layer. Therefore, the electric field can be efficiently concentrated in the opening, and a high emission electron current can be obtained with a low gate voltage. The field emission device according to the second aspect of the present invention is also an edge-type device, and an inverted taper wall is formed at the edge of the electron emission layer facing the opening. Therefore, it is possible to direct most of the electrons emitted from the edge of the electron emission layer directly to the outside of the opening.

第1の態様に係る電界放出素子を組み込んだ第1の態様に係る表示装置、及び、第2の態様に係る電界放出素子を組み込んだ第2の態様に係る表示装置においては、低消費電力であるにも拘わらず、高輝度、高画質を達成することができる。また、本発明の第1の態様及び第2の態様に係る電界放出素子の製造方法によれば、開口部の断面形状や、開口部に臨む電子放出層の縁部の形状を自己整合的に得ることができ、再現性やスループットの観点から極めて有利であり、また表示画面の大面積化にも対応可能な高い信頼性を有するプロセスが実現される。   In the display device according to the first aspect incorporating the field emission device according to the first aspect and the display device according to the second aspect incorporating the field emission element according to the second aspect, low power consumption is achieved. Nevertheless, high brightness and high image quality can be achieved. Further, according to the method of manufacturing the field emission device according to the first and second aspects of the present invention, the cross-sectional shape of the opening and the shape of the edge of the electron-emitting layer facing the opening are self-aligned. It is possible to obtain a highly reliable process that is extremely advantageous from the viewpoint of reproducibility and throughput, and that can cope with a large display screen area.

本発明の第1の態様に係る冷陰極電界電子放出素子(以下、電界放出素子と称する)の最も基本的な構成を図1に示す。この電界放出素子においては、絶縁基板から成る支持体10上に電子放出層13、絶縁層14、ゲート電極層15がこの順に積層された積層体に、開口部16が設けられている。この開口部16は、互いに連通する相似形の3つの開口部、即ち、ゲート電極層15に設けられた第1開口部15A、絶縁層14に設けられた第2開口部14A、及び、電子放出層13に設けられた第3開口部13Aから成る。そして、開口部16の底部には支持体10が露出している。また、第2開口部の壁面は、第1開口部15Aの開口端部より後退しており、この壁面から第3開口部の開口端部(即ち、開口部16に臨む電子放出層13の縁部)が突出している。尚、1画素は、かかる開口部16が複数個集合して構成されている。   FIG. 1 shows the most basic configuration of a cold cathode field emission device (hereinafter referred to as a field emission device) according to the first embodiment of the present invention. In this field emission device, an opening 16 is provided in a laminate in which an electron emission layer 13, an insulation layer 14, and a gate electrode layer 15 are laminated in this order on a support 10 made of an insulating substrate. The opening 16 includes three similar openings communicating with each other, that is, a first opening 15A provided in the gate electrode layer 15, a second opening 14A provided in the insulating layer 14, and electron emission. It consists of a third opening 13 A provided in the layer 13. The support 10 is exposed at the bottom of the opening 16. Further, the wall surface of the second opening portion is recessed from the opening end portion of the first opening portion 15A, and the opening end portion of the third opening portion (that is, the edge of the electron emission layer 13 facing the opening portion 16) from this wall surface. Part) protrudes. Note that one pixel is configured by a plurality of such openings 16 being assembled.

図1の(A)には、電子放出層13に設けられた第3開口部13Aの開口端部が、支持体10に対して垂直な垂直壁を有する構成を示す。この場合、第3開口部13Aの垂直壁が、開口端部の先端部となる。一方、図1の(B)には、電子放出層13に設けられた第3開口部13Aの開口端部が支持体10に対して傾斜した傾斜壁を有する構成を示す。この場合、開口部16の中央へ向かって最も大きく突出した傾斜壁の部分が、開口端部の先端部となる。尚、図1の(B)には、傾斜壁が順テーパ壁である構成を示しているが、逆テーパ壁であってもよい。第3開口部13Aの開口端部が垂直壁、傾斜壁のいずれを有するにしても、第1の態様に係る電界放出素子は、図1の(C)に示すように、電子が放出される第3開口部13Aの開口端部が第1開口部15Aの開口端部よりも後退している点に特色を有する。換言すれば、第1開口部15Aの支持体10への射影像は、第3開口部13Aの支持体10への射影像に包含される。尚、図1の(C)には、第1開口部15Aと第3開口部13Aの平面形状が矩形である場合を図示したが、他の任意の平面形状が可能である。   FIG. 1A shows a configuration in which the opening end of the third opening 13 </ b> A provided in the electron emission layer 13 has a vertical wall perpendicular to the support 10. In this case, the vertical wall of the third opening 13A is the tip of the opening end. On the other hand, FIG. 1B shows a configuration in which the opening end of the third opening 13 </ b> A provided in the electron emission layer 13 has an inclined wall inclined with respect to the support 10. In this case, the portion of the inclined wall that protrudes largest toward the center of the opening 16 is the tip of the opening end. 1B shows a configuration in which the inclined wall is a forward tapered wall, it may be a reverse tapered wall. Regardless of whether the opening end of the third opening 13A has a vertical wall or an inclined wall, the field emission device according to the first aspect emits electrons as shown in FIG. 1C. The third opening 13A has a feature in that the opening end of the third opening 13A recedes from the opening end of the first opening 15A. In other words, the projected image of the first opening 15A on the support 10 is included in the projected image of the third opening 13A on the support 10. Although FIG. 1C illustrates a case where the planar shapes of the first opening 15A and the third opening 13A are rectangular, other arbitrary planar shapes are possible.

第1の態様に係る電界放出素子は、第1開口部15Aと第3開口部13Aとの間に上述の幾何学的条件が成り立つ限りにおいて、図2に示すような構成も可能である。図2の(A)は図1の(A)に示した構成と同じである。図2の(B)には、支持体10が絶縁基板から成る場合に、第3開口部13Aの直下の絶縁基板の部分に凹部24を設けた構成を示す。この凹部24の上端部は、第3開口部13Aの開口端部よりも後退している。図2の(C)には、図2の(A)の構成に層間絶縁層25と収束電極層26を設けた構成を示す。ゲート電極層15を含む絶縁層14上に形成された層間絶縁層25には、第1開口部15Aと連通するごとく第5開口部25Aが設けられている。また、層間絶縁層25上に形成された収束電極層26には、第5開口部25Aと連通するごとく第6開口部26Aが設けられている。図2の(D)には、図2の(C)に示した構成に凹部24を追加した構成を示す。図2の(E)には、支持体10が絶縁基板100と、絶縁基板100上に形成された第2ゲート電極層11と、第2ゲート電極層11上を含む絶縁基板100に形成された第2絶縁層12から成り、開口部16が更に第2絶縁層12に設けられた第4開口部12Aを含む構成を示す。第4開口部12Aの上端部は、第3開口部13Aの開口端部よりも後退している。図2の(F)には、図2の(E)に示した構成に層間絶縁層25と収束電極層26を追加した構成を示す。   The field emission device according to the first aspect can be configured as shown in FIG. 2 as long as the above-described geometric condition is established between the first opening 15A and the third opening 13A. 2A is the same as the configuration shown in FIG. FIG. 2B shows a configuration in which the recess 24 is provided in the portion of the insulating substrate immediately below the third opening 13A when the support 10 is made of an insulating substrate. The upper end portion of the recess 24 is recessed from the opening end portion of the third opening portion 13A. FIG. 2C shows a configuration in which an interlayer insulating layer 25 and a focusing electrode layer 26 are provided in the configuration of FIG. The interlayer insulating layer 25 formed on the insulating layer 14 including the gate electrode layer 15 is provided with a fifth opening 25A so as to communicate with the first opening 15A. The focusing electrode layer 26 formed on the interlayer insulating layer 25 is provided with a sixth opening 26A so as to communicate with the fifth opening 25A. FIG. 2D shows a configuration in which a recess 24 is added to the configuration shown in FIG. In FIG. 2E, the support 10 is formed on the insulating substrate 100, the second gate electrode layer 11 formed on the insulating substrate 100, and the insulating substrate 100 including the second gate electrode layer 11. The structure which consists of the 2nd insulating layer 12 and the opening part 16 contains the 4th opening part 12A further provided in the 2nd insulating layer 12 is shown. The upper end portion of the fourth opening portion 12A is retracted from the opening end portion of the third opening portion 13A. FIG. 2F shows a configuration in which an interlayer insulating layer 25 and a focusing electrode layer 26 are added to the configuration shown in FIG.

第2の態様に係る電界放出素子の最も基本的な構成を図3及び図4に示す。図3の(A)は電界放出素子の模式的端面図であり、図3の(B)は上面図である。図3と図4の参照符号は図1の参照符号と共通であるので、各部の詳細な説明は省略する。電子が放出される第3開口部13Aの開口端部の厚さは、先端部に向かって減少し、且つ、第3開口部13Aの開口端部の下縁は上縁よりも後退している。即ち、第3開口部13Aの開口端部は逆テーパ壁を有する。表示装置の1画素は、かかる開口部16が複数個集合して構成されている。図3の(A)に示す電界放出素子の第3開口部13Aの開口端部の上縁は、第1開口部15Aの開口端部と揃っている。従って、図3の(B)における第1開口部15Aと第3開口部13Aとは重なっている。   3 and 4 show the most basic configuration of the field emission device according to the second embodiment. FIG. 3A is a schematic end view of the field emission device, and FIG. 3B is a top view. 3 and 4 are the same as those in FIG. 1, and detailed description of each part is omitted. The thickness of the opening end of the third opening 13A from which electrons are emitted decreases toward the tip, and the lower edge of the opening end of the third opening 13A recedes from the upper edge. . That is, the opening end of the third opening 13A has a reverse tapered wall. One pixel of the display device is configured by a plurality of such openings 16. The upper edge of the opening end of the third opening 13A of the field emission device shown in FIG. 3A is aligned with the opening end of the first opening 15A. Accordingly, the first opening 15A and the third opening 13A in FIG. 3B overlap.

図4の(A)には、第3開口部13Aの開口端部の上縁が第1開口部15Aの開口端部よりも後退した電界放出素子を示し、図4の(C)には、第3開口部13Aの開口端部の上縁が第1開口部15Aの開口端部より突出した電界放出素子を示す。図4の(B)は、これらの電界放出素子をまとめて示す上面図である。尚、図3及び図4に示した第1開口部15Aと第3開口部13Aの平面形状は、矩形に限られず、他の任意の平面形状であってよい。   FIG. 4A shows a field emission device in which the upper edge of the opening end of the third opening 13A is set back from the opening end of the first opening 15A, and FIG. A field emission device in which the upper edge of the opening end of the third opening 13A protrudes from the opening end of the first opening 15A is shown. FIG. 4B is a top view collectively showing these field emission devices. Note that the planar shapes of the first opening 15A and the third opening 13A shown in FIGS. 3 and 4 are not limited to rectangles, and may be other arbitrary planar shapes.

第2の態様に係る電界放出素子は、電子が放出される第3開口部13Aの開口端部の厚みが先端部に向かって減少し、且つ、開口端部の下縁が上縁よりも後退している限りにおいて、図5に示すような構成も可能である。図5の(A)は図3の(A)に示した構成と同じである。図5の(B)には、支持体10が絶縁基板から成る場合に、第3開口部13Aの直下の絶縁基板の部分に凹部24を設けた構成を示す。この凹部24の上端部が、第3開口部13Aの開口端部の上縁と下縁の中間位置にある場合を実線で示し、下縁よりも更に後退している場合を破線で示す。図5の(C)には、図5の(A)の構成に層間絶縁層25と収束電極層26を設けた構成を示す。ゲート電極層15を含む絶縁層14上に形成された層間絶縁層25には、第1開口部15Aと連通するごとく第5開口部25Aが設けられている。また、層間絶縁層25上に形成された収束電極層26には、第5開口部25Aと連通するごとく第6開口部26Aが設けられている。図5の(D)には、図5の(C)に示した構成に凹部24を追加した構成を示す。実線と破線による表現は、図5の(B)と同様である。図5の(E)には、支持体10が絶縁基板100と、絶縁基板100上に形成された第2ゲート電極層11と、第2ゲート電極層11上を含む絶縁基板100に形成された第2絶縁層12から成り、開口部16が更に第2絶縁層12に設けられた第4開口部12Aを含む構成を示す。第4開口部12Aの上端部が、第3開口部13Aの開口端部の上縁と下縁の中間位置にある場合を実線で示し、下縁よりも更に後退している場合を破線で示す。図5の(F)には、図5の(E)に示した構成に層間絶縁層25と収束電極層26を追加した構成を示す。実線と破線による表現は、図5の(E)と同様である。   In the field emission device according to the second aspect, the thickness of the opening end of the third opening 13A from which electrons are emitted decreases toward the tip, and the lower edge of the opening end recedes from the upper edge. As long as this is done, the configuration shown in FIG. 5 is also possible. 5A is the same as the configuration shown in FIG. FIG. 5B shows a configuration in which the concave portion 24 is provided in the portion of the insulating substrate immediately below the third opening 13A when the support 10 is made of an insulating substrate. A case where the upper end portion of the concave portion 24 is at an intermediate position between the upper edge and the lower edge of the opening end portion of the third opening portion 13A is indicated by a solid line, and a case where the upper end portion is further retracted from the lower edge is indicated by a broken line. FIG. 5C shows a structure in which an interlayer insulating layer 25 and a focusing electrode layer 26 are provided in the structure of FIG. The interlayer insulating layer 25 formed on the insulating layer 14 including the gate electrode layer 15 is provided with a fifth opening 25A so as to communicate with the first opening 15A. The focusing electrode layer 26 formed on the interlayer insulating layer 25 is provided with a sixth opening 26A so as to communicate with the fifth opening 25A. FIG. 5D shows a configuration in which a recess 24 is added to the configuration shown in FIG. The expression by the solid line and the broken line is the same as (B) of FIG. In FIG. 5E, the support 10 is formed on the insulating substrate 100, the second gate electrode layer 11 formed on the insulating substrate 100, and the insulating substrate 100 including the second gate electrode layer 11. The structure which consists of the 2nd insulating layer 12 and the opening part 16 contains the 4th opening part 12A further provided in the 2nd insulating layer 12 is shown. The case where the upper end of the fourth opening 12A is in the middle position between the upper edge and the lower edge of the opening end of the third opening 13A is indicated by a solid line, and the case where the upper end is further retracted than the lower edge is indicated by a broken line. . FIG. 5F shows a configuration in which an interlayer insulating layer 25 and a focusing electrode layer 26 are added to the configuration shown in FIG. The expression by the solid line and the broken line is the same as (E) of FIG.

(実施の形態1)
実施の形態1は、第1の態様に係る電界放出素子の代表例として、図2の(E)に示した構成を有する電界放出素子と、この電界放出素子を製造するための第1の態様に係る製造方法、並びに、かかる電界放出素子を組み込んだ第1の態様に係る冷陰極電界電子放出表示装置(以下、表示装置と称する)に関する。図6に、電界放出素子の開口部16の近傍のみを一部破断して示し、図7に、図6のA−A線断面を開口部の周辺も含めて示す。絶縁層14には、第2開口部14Aの形成領域に隣接する領域において、電子放出層13に所定の電圧を供給するための電気的接続部となる第1孔部17が形成されている。また、第2絶縁層12には、第4開口部12Aの形成領域に隣接する領域において、第2ゲート電極層11に所定の電圧を供給するための電気的接続部となる第2孔部18が形成されている。
(Embodiment 1)
In the first embodiment, as a representative example of the field emission device according to the first mode, the field emission device having the configuration shown in FIG. 2E and the first mode for manufacturing the field emission device are shown. And a cold cathode field emission display device (hereinafter referred to as a display device) according to a first aspect incorporating the field emission device. FIG. 6 shows a part of the field emission device in the vicinity of the opening 16 in a partially broken view, and FIG. 7 shows a cross section along the line AA in FIG. 6 including the periphery of the opening. In the insulating layer 14, a first hole 17 is formed as an electrical connection for supplying a predetermined voltage to the electron emission layer 13 in a region adjacent to the formation region of the second opening 14 </ b> A. The second insulating layer 12 has a second hole 18 serving as an electrical connection for supplying a predetermined voltage to the second gate electrode layer 11 in a region adjacent to the formation region of the fourth opening 12A. Is formed.

以下、上述した第1の態様に係る電界放出素子の製造方法について、図8乃至図10を参照しながら説明する。尚、以下の説明中、任意のプロセスが終了した段階における絶縁基板とその上に形成されたあらゆる構造物を、「基体」と総称することがある。   Hereinafter, a method of manufacturing the field emission device according to the first aspect will be described with reference to FIGS. In the following description, an insulating substrate and any structure formed thereon at the stage where an arbitrary process is completed may be collectively referred to as a “base”.

[工程−100]
先ず、一例としてガラス基板から成る絶縁基板100の上に、スパッタリングにより厚さ約0.2μmのタングステン膜を製膜し、通常の手順に従ってフォトリソグラフィ及びドライエッチングによりこのタングステン膜をパターニングし、第2ゲート電極層11を形成する。次に、全面に第2絶縁層12を形成する。ここでは一例として、SiO2を約0.3μmの厚さに形成する。更に、この第2絶縁層12の上にタンタルから成る導電膜を0.2μmの厚さに形成した後、所定の形状にパターニングし、電子放出層13を形成する。次に、全面に例えばSiO2から成る絶縁層14を例えば約0.7μmの厚さに形成する。更に、この絶縁層14の上に厚さ約0.2μmのタングステン膜を形成し、所定のパターニングを行うことによって、ゲート電極層15を得ることができる。ゲート電極層15の構成材料や厚さについては、第2ゲート電極層11と同じであってもよいし、異なっていてもよい。ここまでのプロセスが終了した状態を、図8の(A)に示す。
[Step-100]
First, as an example, a tungsten film having a thickness of about 0.2 μm is formed on an insulating substrate 100 made of a glass substrate by sputtering, and this tungsten film is patterned by photolithography and dry etching according to a normal procedure. A gate electrode layer 11 is formed. Next, the second insulating layer 12 is formed on the entire surface. Here, as an example, SiO 2 is formed to a thickness of about 0.3 μm. Further, a conductive film made of tantalum is formed on the second insulating layer 12 to a thickness of 0.2 μm and then patterned into a predetermined shape to form the electron emission layer 13. Next, an insulating layer 14 made of, for example, SiO 2 is formed on the entire surface to a thickness of about 0.7 μm, for example. Furthermore, a gate electrode layer 15 can be obtained by forming a tungsten film having a thickness of about 0.2 μm on the insulating layer 14 and performing predetermined patterning. The constituent material and thickness of the gate electrode layer 15 may be the same as or different from those of the second gate electrode layer 11. A state where the process so far is completed is shown in FIG.

[工程−110]
次に、図8の(B)に示すように、絶縁層14及び第2絶縁層12のパターニングを行い、電子放出層13に所定の電圧を供給するための電気的接続部となる第1孔部17と、第2ゲート電極層11に所定の電圧を供給するための電気的接続部となる第2孔部18とを形成する。
[Step-110]
Next, as shown in FIG. 8B, the insulating layer 14 and the second insulating layer 12 are patterned, and a first hole serving as an electrical connection for supplying a predetermined voltage to the electron-emitting layer 13 is formed. A portion 17 and a second hole portion 18 serving as an electrical connection portion for supplying a predetermined voltage to the second gate electrode layer 11 are formed.

[工程−120]
次に、基体の全面にレジスト層19を形成し、更にこのレジスト層19に、ゲート電極層15の表面を一部露出させるようにレジスト開口部19Aを形成する。このレジスト開口部19Aは、通常のフォトリソグラフィ及び現像処理を経て形成することができ、デフォーカス露光や化学増幅系レジスト材料における難溶化層の形成といった特殊な手法や微妙な制御は一切不要である。レジスト開口部19Aの平面形状は矩形であり、図9の(A)にはその短辺方向の断面が示されている。矩形の長辺はおおよそ100μm、短辺は数μm〜10μmである。続いて、レジスト開口部19Aの底部に露出したゲート電極層15を例えばRIE(反応性イオンエッチング)法により異方的にエッチングし、第1開口部15Aを形成する。ここではゲート電極層15をタングステンを用いて構成しているので、SF6ガスを用いたエッチングにより、開口端部に垂直壁を有する第1開口部15Aを形成することができる(図9の(A)参照)。
[Step-120]
Next, a resist layer 19 is formed on the entire surface of the base, and a resist opening 19A is formed in the resist layer 19 so that a part of the surface of the gate electrode layer 15 is exposed. The resist opening 19A can be formed through normal photolithography and development processing, and does not require any special technique or delicate control such as defocus exposure or formation of a poorly soluble layer in a chemically amplified resist material. . The planar shape of the resist opening 19A is rectangular, and FIG. 9A shows a cross section in the short side direction. The long side of the rectangle is approximately 100 μm, and the short side is several μm to 10 μm. Subsequently, the gate electrode layer 15 exposed at the bottom of the resist opening 19A is anisotropically etched by, for example, RIE (reactive ion etching) to form the first opening 15A. Here, since the gate electrode layer 15 is made of tungsten, the first opening 15A having a vertical wall at the opening end can be formed by etching using SF 6 gas (FIG. 9 ( A)).

[工程−130]
次に、図9の(B)に示すように、第1開口部15Aの底部に露出した絶縁層14を等方的にエッチングし、第2開口部14Aを形成する。ここでは、絶縁層14をSiO2を用いて形成しているので、緩衝化フッ酸水溶液を用いたウェットエッチングを行う。第2開口部14Aの壁面は、第1開口部15Aの開口端部よりも後退するが、このときの後退量はエッチング時間の長短により制御することができる。ここでは、第2開口部14Aの下端部が第1開口部15Aの開口端部よりも後退するまで、ウェットエッチングを行う。尚、絶縁層14のエッチングは、ドライエッチングとウェットエッチングを組み合わせて行ってもよい。例えば、異方的なドライエッチングにより垂直壁を有する第2開口部14Aを形成した後、等方的なウェットエッチングにより垂直壁を後退させてもよい。かかる2種類のエッチングの組合せは、後述の第2絶縁層12のエッチングにも同様に適用できる。
[Step-130]
Next, as shown in FIG. 9B, the insulating layer 14 exposed at the bottom of the first opening 15A is isotropically etched to form the second opening 14A. Here, since the insulating layer 14 is formed using SiO 2 , wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the second opening 14A recedes from the opening end of the first opening 15A, and the amount of receding at this time can be controlled by the length of the etching time. Here, wet etching is performed until the lower end portion of the second opening portion 14A recedes from the opening end portion of the first opening portion 15A. The insulating layer 14 may be etched by combining dry etching and wet etching. For example, after forming the second opening 14A having a vertical wall by anisotropic dry etching, the vertical wall may be retracted by isotropic wet etching. Such a combination of two types of etching can be similarly applied to the etching of the second insulating layer 12 described later.

[工程−140]
次に、図10の(A)に示すように、第2開口部14Aの底部に露出した電子放出層13を、イオンを主エッチング種とする条件によりドライエッチングし、第3開口部13Aを形成する。これにより、第3開口部13Aの開口端部には、第2開口部14Aの下端部とほぼ揃った位置にて垂直壁が形成される。エッチング・ガスとしては、SF6を用いることができる。但し、プラズマ中の主エッチング種の中にも垂直以外の角度を有する入射成分が存在し、あるいは、第1開口部の開口端部における散乱によって斜め入射成分が生成する場合には、電子放出層13の縁部の中で、第1開口部15Aの垂直投影像によって遮蔽される領域にも或る程度の確率で主エッチング種が入射する。このような場合には、第3開口部13Aの開口端部に図1の(B)に示したような順テーパ壁が形成される。即ち、開口部16に臨む電子放出層13の縁部の厚さが、突出方向の先端部に向けて薄くなり、先端部が先鋭化される。
[Step-140]
Next, as shown in FIG. 10A, the electron-emitting layer 13 exposed at the bottom of the second opening 14A is dry-etched under conditions using ions as the main etching species to form the third opening 13A. To do. Thus, a vertical wall is formed at the opening end of the third opening 13A at a position substantially aligned with the lower end of the second opening 14A. As the etching gas, SF 6 can be used. However, in the case where an incident component having an angle other than normal exists in the main etching species in the plasma, or an oblique incident component is generated by scattering at the opening end of the first opening, the electron emission layer Among the 13 edges, the main etching species also enters the area shielded by the vertical projection image of the first opening 15A with a certain probability. In such a case, a forward tapered wall as shown in FIG. 1B is formed at the opening end of the third opening 13A. That is, the thickness of the edge of the electron emission layer 13 facing the opening 16 becomes thinner toward the tip in the protruding direction, and the tip is sharpened.

[工程−150]
次に、図10の(B)に示すように、第3開口部13Aの底部に露出した第2絶縁層12を等方的にエッチングし、第4開口部12Aを形成し、開口部16を完成させる。ここでは、前述の第2絶縁層14の場合と同様に、緩衝化フッ酸水溶液を用いたウェットエッチングを行う。第4開口部12Aの壁面は第3開口部13Aの開口端部よりも後退する。このときの後退量はエッチング時間の長短により制御可能であるが、第4開口部12Aの上端部を電子放出層13に設けられた第3開口部13Aの開口端部よりも後退させる必要がある。このとき、先に形成された第2開口部14Aの壁面は更に後退する。尚、開口部16の完成後にレジスト層19を除去すると、図7に示した構成を得ることができる。
[Step-150]
Next, as shown in FIG. 10B, the second insulating layer 12 exposed at the bottom of the third opening 13A is isotropically etched to form the fourth opening 12A. Finalize. Here, as in the case of the second insulating layer 14 described above, wet etching using a buffered hydrofluoric acid aqueous solution is performed. The wall surface of the fourth opening 12A recedes from the opening end of the third opening 13A. The amount of retreat at this time can be controlled by adjusting the length of the etching time, but the upper end of the fourth opening 12A needs to be retreated from the opening end of the third opening 13A provided in the electron emission layer 13. . At this time, the wall surface of the previously formed second opening 14A is further retracted. If the resist layer 19 is removed after the opening 16 is completed, the configuration shown in FIG. 7 can be obtained.

以上のようにして作製された電界放出素子は、実際には多数集合してカソードパネルを構成する。このカソードパネルを、図11に示すようにアノードパネル23と組み合わせ、外部電源回路に接続すると、第1の態様に係る表示装置30が完成される。カソードパネルとアノードパネル23との間の空間は、高真空とされている。実際の表示装置の構成においては、アノードパネルの周縁部とカソードパネルの周縁部とがスペーサ及び/又は枠体を介して接合され、これら両パネル間の空間が排気されている。また、アノードパネル23には、図示は省略するが、所定のパターンに形成された蛍光体層とアノード電極層が設けられている。外部電源回路には第1ゲート電極用電源20、第2ゲート電極用電源21、アノード用電源22が含まれ、第2ゲート電極層11及びゲート電極層15に例えばパルス状の正電圧(例えば0〜100ボルト)、アノードパネル23のアノード電極層(図示せず)にこれより大きな正電圧が印加される。尚、例えば、第2ゲート電極層11にパルス状の正電圧を印加し、ゲート電極層15に一定の正電圧を印加してもよい。また、電子放出層13には負電圧が印加され、あるいは又、接地される。   A large number of field emission devices fabricated as described above are actually assembled to constitute a cathode panel. When this cathode panel is combined with the anode panel 23 as shown in FIG. 11 and connected to an external power supply circuit, the display device 30 according to the first aspect is completed. The space between the cathode panel and the anode panel 23 is a high vacuum. In the actual configuration of the display device, the peripheral edge of the anode panel and the peripheral edge of the cathode panel are joined via a spacer and / or a frame, and the space between these two panels is exhausted. Further, the anode panel 23 is provided with a phosphor layer and an anode electrode layer formed in a predetermined pattern (not shown). The external power supply circuit includes a first gate electrode power supply 20, a second gate electrode power supply 21, and an anode power supply 22, and a pulsed positive voltage (eg, 0) is applied to the second gate electrode layer 11 and the gate electrode layer 15. A positive voltage larger than this is applied to the anode electrode layer (not shown) of the anode panel 23. For example, a pulsed positive voltage may be applied to the second gate electrode layer 11 and a constant positive voltage may be applied to the gate electrode layer 15. Further, a negative voltage is applied to the electron emission layer 13 or is grounded.

アノードパネル23とカソードパネルとを周縁部において接着して表示装置を製造する際、周縁部はフリットガラスや低融点金属材料のみによって接着されていてもよいし、あるいは枠体を介して接着されていてもよい。枠体を用いる場合の枠体とアノードパネル23との間の接着や、枠体とカソードパネルとの間の接着も、フリットガラスや低融点金属材料を用いて行うことができる。ここで、低融点金属材料の「低融点」とは、概ね400°Cの温度範囲を指し、該材料は、インジウム、インジウム系合金、錫系はんだ、鉛系はんだ、亜鉛系はんだの中から適宜選択することができる。かかる低融点金属材料は、フリットガラスに比べて脱ガスを生じにくいため、表示装置の内部空間の真空度を長期間に亘り維持し、以て、表示装置の長寿命化を図る上で好適である。表示装置の製造に際しては、例えば、セラミックスやガラスから作製された高さ約1mmの枠体(図示せず)を用意し、枠体とアノードパネル23とカソードパネルとをフリットガラスを用いて仮接着した後、約450゜Cで10〜30分焼成すればよい。その後、表示装置の内部空間を10-4Pa程度の真空度となるまで排気し、適当な方法で封止する。あるいは、真空槽内で枠体とアノードパネル23とカソードパネルとをフリットガラスや低融点金属材料、更には枠体を用いて接着してもよく、この場合には、接着と同時に表示装置の内部が高真空となるので、後工程における排気が不要となる。 When the display device is manufactured by bonding the anode panel 23 and the cathode panel at the peripheral edge, the peripheral edge may be bonded only by frit glass or a low melting point metal material, or bonded through a frame. May be. When the frame is used, the adhesion between the frame and the anode panel 23 and the adhesion between the frame and the cathode panel can be performed using frit glass or a low melting point metal material. Here, the “low melting point” of the low melting point metal material generally refers to a temperature range of 400 ° C., and the material is appropriately selected from among indium, indium alloy, tin solder, lead solder, and zinc solder. You can choose. Such a low-melting-point metal material is less prone to degassing than frit glass, and thus is suitable for maintaining the degree of vacuum in the internal space of the display device for a long period of time, thereby extending the life of the display device. is there. In manufacturing the display device, for example, a frame body (not shown) made of ceramics or glass and having a height of about 1 mm is prepared, and the frame body, the anode panel 23 and the cathode panel are temporarily bonded using frit glass. Then, it may be baked at about 450 ° C. for 10 to 30 minutes. Thereafter, the internal space of the display device is evacuated to a vacuum of about 10 −4 Pa and sealed by an appropriate method. Alternatively, the frame, the anode panel 23, and the cathode panel may be bonded to each other using a frit glass, a low melting point metal material, or a frame in the vacuum chamber. Since this is a high vacuum, evacuation in the subsequent process becomes unnecessary.

かかる表示装置30の構成においては、開口部16に臨む電子放出層13の縁部にゲート電極層15及び第2ゲート電極層11から電界が加わり、量子トンネル効果によって電子放出層13の縁部から電子が放出される。放出された電子の一部(e1)は、そのまま開口部16から図示されない蛍光体層に向かい、他の一部は第2ゲート電極層11の表面で反跳された反跳電子(e2)となって蛍光体層に向かう。電子放出層13から放出された電子の衝突により第2ゲート電極層11の表面から二次電子放出が生ずることもあり、かかる二次電子(e3)も蛍光体層に向かう。これらの電子e1,e2,e3のいずれも、最終的には蛍光体層を励起させこれを発光させることに寄与する。第1の態様に係る電界放出素子は、ゲート電極層15に設けられた第1開口部15Aにより開口部16の電子の出口に相当する部分が狭められているため、開口部16の内部において電界が効果的に閉じこめられる。この状態は、等電位線を用いて表現すれば、等電位線の間隔が電子放出層13の縁部近傍で密となっており、電子放出層13の縁部に効率的に強電界が加わることを意味する。従って、第1の態様に係る電界放出素子によれば、ゲート電極層15及び第2ゲート電極層11に印加する電圧が比較的低くても、十分な放出電子電流を得ることができる。即ち、低消費電力、且つ、高電子放出効率の電界放出素子が実現され、かかる電界放出素子を組み込んだ表示装置の輝度や画質が改善される。 In the configuration of the display device 30, an electric field is applied from the gate electrode layer 15 and the second gate electrode layer 11 to the edge of the electron emission layer 13 facing the opening 16, and from the edge of the electron emission layer 13 by the quantum tunnel effect. Electrons are emitted. Part of the emitted electrons (e 1 ) directly goes from the opening 16 to a phosphor layer (not shown), and the other part is recoiled electrons (e 2) recoiled on the surface of the second gate electrode layer 11. ) Toward the phosphor layer. Secondary electrons may be emitted from the surface of the second gate electrode layer 11 due to collision of electrons emitted from the electron emission layer 13, and the secondary electrons (e 3 ) are also directed to the phosphor layer. All of these electrons e 1 , e 2 , and e 3 ultimately contribute to exciting the phosphor layer and emitting it. In the field emission device according to the first aspect, since the portion corresponding to the electron exit of the opening 16 is narrowed by the first opening 15A provided in the gate electrode layer 15, the electric field is generated inside the opening 16. Is effectively confined. If this state is expressed using equipotential lines, the interval between equipotential lines is close to the edge of the electron emission layer 13, and a strong electric field is efficiently applied to the edge of the electron emission layer 13. Means that. Therefore, according to the field emission device according to the first aspect, a sufficient emission electron current can be obtained even when the voltages applied to the gate electrode layer 15 and the second gate electrode layer 11 are relatively low. That is, a field emission device with low power consumption and high electron emission efficiency is realized, and the brightness and image quality of a display device incorporating such a field emission device are improved.

(実施の形態2)
実施の形態2は、第2の態様に係る電界放出素子の代表例として、図5の(E)に示した構成を有する電界放出素子と、この電界放出素子を製造するための第2の態様に係る製造方法、並びに、かかる電界放出素子を組み込んだ第2の態様に係る表示装置に関する。図12に、電界放出素子の開口部16の近傍のみを一部破断して示し、図13に、図12のA−A線断面を開口部の周辺も含めて示す。これらの図面の参照符号は、図6及び図7と共通である。実施の形態2が実施の形態1と異なる点は、電子放出層13に設けられた第3開口部13Aの開口端部に逆テーパ壁が形成されている点である。
(Embodiment 2)
In the second embodiment, as a representative example of the field emission device according to the second mode, the field emission device having the configuration shown in FIG. 5E and the second mode for manufacturing the field emission device are shown. And a display device according to a second aspect incorporating the field emission device. FIG. 12 shows a part of the field emission device in the vicinity of the opening 16 in a partially broken view, and FIG. 13 shows a cross section along the line AA in FIG. 12 including the periphery of the opening. Reference numerals in these drawings are the same as those in FIGS. 6 and 7. The second embodiment is different from the first embodiment in that a reverse tapered wall is formed at the opening end of the third opening 13A provided in the electron emission layer 13.

以下、上述した第2の態様に係る電界放出素子の製造方法について、図14を参照しながら説明する。   Hereinafter, a method for manufacturing the field emission device according to the second aspect will be described with reference to FIG.

[工程−200]
先ず、[工程−100]乃至[工程−130]までを実施の形態1と同様に行う。次に、第2開口部14Aの底部に露出したタンタルから成る電子放出層13を、一例として下記の表1に示す条件に従ってドライエッチングし、第3開口部13Aを形成する。このエッチング条件により、図14の(A)に示すように、電子が放出される第3開口部13Aの開口端部の厚さは、先端部に向かって減少し、且つ、第3開口部13Aの開口端部の下縁は上縁よりも後退する(即ち、電子放出層13の縁部に逆テーパ壁が形成される)。尚、図示される例では、第1開口部15Aの開口端部と第3開口部13Aの開口端部が揃った位置にあるが、揃っていなくても構わない。
[Step-200]
First, [Step-100] to [Step-130] are performed in the same manner as in the first embodiment. Next, the electron emission layer 13 made of tantalum exposed at the bottom of the second opening 14A is dry-etched according to the conditions shown in Table 1 below as an example to form the third opening 13A. With this etching condition, as shown in FIG. 14A, the thickness of the opening end of the third opening 13A from which electrons are emitted decreases toward the tip, and the third opening 13A. The lower edge of the open end of the first electrode recedes from the upper edge (that is, an inverted tapered wall is formed at the edge of the electron emission layer 13). In the example shown in the figure, the opening end of the first opening 15A and the opening end of the third opening 13A are in a aligned position, but they may not be aligned.

[表1]
エッチング装置:平行平板型RIE(反応性イオンエッチング)装置
SF6流量 :100SCCM
圧力 :10Pa
RFパワー :200W(13.56MHz)
[Table 1]
Etching device: parallel plate RIE (reactive ion etching) device SF 6 flow rate: 100 SCCM
Pressure: 10Pa
RF power: 200W (13.56MHz)

[工程−210]
次に、図14の(B)に示すように、第3開口部13Aの底部に露出した第2絶縁層12を等方的にエッチングし、第4開口部12Aを形成し、開口部16を完成させる。ここでは、前述の絶縁層14の場合と同様に、緩衝化フッ酸水溶液を用いたウェットエッチングを行う。このときの第4開口部12Aの壁面の後退量は、エッチング時間の長短により制御可能であるが、ここでは、第4開口部12Aの上端部を電子放出層13に設けられた第3開口部13Aの開口端部の上縁、更には下縁よりも後退させる。このとき、先に形成された第2開口部14Aの壁面は更に後退する。開口部16の完成後にレジスト層19を除去すると、図13に示した構成を得ることができる。
[Step-210]
Next, as shown in FIG. 14B, the second insulating layer 12 exposed at the bottom of the third opening 13A is isotropically etched to form the fourth opening 12A. Finalize. Here, as in the case of the insulating layer 14 described above, wet etching using a buffered hydrofluoric acid aqueous solution is performed. The retreat amount of the wall surface of the fourth opening 12A at this time can be controlled by the length of the etching time, but here, the third opening provided in the electron emission layer 13 at the upper end of the fourth opening 12A. The upper edge of the opening end of 13A is further retracted from the lower edge. At this time, the wall surface of the previously formed second opening 14A is further retracted. If the resist layer 19 is removed after the opening 16 is completed, the configuration shown in FIG. 13 can be obtained.

以上のようにして作製された電界放出素子は、実際には多数集合してカソードパネルを構成する。このカソードパネルを、図15に示すようにアノードパネル23と組み合わせ、外部電源回路に接続すると、第2の態様に係る表示装置31が完成される。図15の参照符号は図11の参照符号と共通なので、各部の詳しい説明は省略する。また、表示装置31の製造方法は、表示装置30に関連して前述した通りである。   A large number of field emission devices fabricated as described above are actually assembled to constitute a cathode panel. When this cathode panel is combined with the anode panel 23 as shown in FIG. 15 and connected to an external power supply circuit, the display device 31 according to the second mode is completed. The reference numerals in FIG. 15 are the same as the reference numerals in FIG. The manufacturing method of the display device 31 is as described above in relation to the display device 30.

かかる表示装置31の構成においては、開口部16に臨む電子放出層13の縁部にゲート電極層15及び第2ゲート電極層11から電界が加わり、量子トンネル効果によって第3開口部13Aの開口端部(より具体的には、上縁)から電子が放出される。電子が放出される第3開口部の開口端部の厚さが先端部に向かって減少し、且つ、該開口端部に逆テーパ壁が形成されていることにより、開口端部から放出された大部分の電子(e1)は、そのまま開口部16の外に引き出され、図示されない蛍光体層に直接向かう。このように、蛍光体層へ直接向かう電子(e1)はエネルギー分布幅が狭いので、その軌道を所定の蛍光体層に衝突するように制御することは比較的容易である。一方、第2ゲート電極層11の表面で反跳された後に蛍光体層に向かう反跳電子(e2)や、電子放出層13から放出された電子の衝突により第2ゲート電極層11の表面から叩き出された二次電子(e3)も若干存在する。但し、第2の態様に係る表示装置においては、かかる反跳電子(e2)や二次電子(e3)の存在割合は蛍光体層へ直接向かう電子(e1)に比べて極めて少ないので、放出電子軌道の収束性に悪影響を与える虞れは殆どない。 In such a configuration of the display device 31, an electric field is applied from the gate electrode layer 15 and the second gate electrode layer 11 to the edge of the electron emission layer 13 facing the opening 16, and the opening end of the third opening 13A is caused by the quantum tunnel effect. Electrons are emitted from the portion (more specifically, the upper edge). The thickness of the opening end of the third opening from which electrons are emitted decreases toward the tip, and a reverse taper wall is formed at the opening so that the electron is emitted from the opening end. Most of the electrons (e 1 ) are drawn out of the opening 16 as they are and go directly to a phosphor layer (not shown). Thus, since the electron (e 1 ) that goes directly to the phosphor layer has a narrow energy distribution width, it is relatively easy to control the trajectory to collide with a predetermined phosphor layer. On the other hand, the surface of the second gate electrode layer 11 due to collision of recoil electrons (e 2 ) directed to the phosphor layer after being recoiled on the surface of the second gate electrode layer 11 or electrons emitted from the electron emission layer 13. There are also some secondary electrons (e 3 ) knocked out from However, in the display device according to the second aspect, the abundance ratio of the recoil electrons (e 2 ) and secondary electrons (e 3 ) is extremely small compared to the electrons (e 1 ) that go directly to the phosphor layer. There is almost no possibility of adversely affecting the convergence of the emitted electron orbit.

尚、ゲート電極層15及び第2ゲート電極層11に印加される電圧の大小関係は、絶縁層14と第2絶縁層12の厚さに応じて選択することができる。例えば、絶縁層14の厚さをt1、第2絶縁層12の厚さをt2、ゲート電極層15への印加電圧をV1、第2ゲート電極層11への印加電圧をV2とすると、V1とV2とを略等しいレベルに設定する場合にはt1<t2とすることが好ましく、t1とt2とを略等しく設定する場合にはV1>V2とすることが好ましい。 The magnitude relationship between the voltages applied to the gate electrode layer 15 and the second gate electrode layer 11 can be selected according to the thicknesses of the insulating layer 14 and the second insulating layer 12. For example, the thickness of the insulating layer 14 is t 1 , the thickness of the second insulating layer 12 is t 2 , the voltage applied to the gate electrode layer 15 is V 1 , and the voltage applied to the second gate electrode layer 11 is V 2 . Then, t 1 <t 2 is preferable when V 1 and V 2 are set to substantially equal levels, and V 1 > V 2 is set when t 1 and t 2 are set approximately equal. It is preferable.

以上、発明の実施の形態に基づき本発明を説明したが、本発明はこれらの実施の形態に何ら限定されるものではない。電界放出素子の構造の細部、電界放出素子を適用した表示装置の構造の細部は例示であり、適宜変更、選択、組合せが可能である。例えば、図2に示した第1の態様に係るあらゆる電界放出素子を、いずれも第1の態様に係る表示装置の構成要素として適用することができ、図5に示した第2の態様に係るあらゆる電界放出素子を、いずれも第2の態様に係る表示装置の構成要素として適用することができる。その他、電界放出素子の構造の細部、製造方法における加工条件や使用した材料等の詳細事項に関しても、適宜変更、選択、組合せが可能である。   As mentioned above, although this invention was demonstrated based on embodiment of this invention, this invention is not limited to these embodiment at all. The details of the structure of the field emission device and the details of the structure of the display device to which the field emission device is applied are examples, and can be appropriately changed, selected, and combined. For example, any of the field emission devices according to the first aspect shown in FIG. 2 can be applied as constituent elements of the display device according to the first aspect, and according to the second aspect shown in FIG. Any field emission device can be applied as a component of the display device according to the second embodiment. In addition, details, such as details of the structure of the field emission device, processing conditions in the manufacturing method, and materials used, can be appropriately changed, selected, and combined.

例えば、第1の態様に係る電界放出素子に関しては、上述の図2の(E)に示した以外の電界放出素子も、基本的には同様のプロセスで製造することができる。例えば、図2の(B)に示した電界放出素子を製造するには、先ず図16の(A)に示すように、支持体10上に電子放出層13、絶縁層14、及びゲート電極層15をこの順に形成する。この場合、支持体10は絶縁基板から成る。次に、上述のプロセスに従ってゲート電極層15、絶縁層14、及び電子放出層13のエッチングを順次行い、開口部16を形成する(図16の(B)参照)。次に、第3開口部13Aの直下の絶縁基板の部分に凹部24を形成する(図16の(C)参照)。この凹部24は、上端部を第3開口部13Aの開口端部と揃える場合には異方的なドライエッチングにより形成可能であるが、上端部を第3開口部13Aの下縁よりも後退させる場合には、等方的なエッチング、又は、異方的なエッチングと等方的なエッチングとの組合せにより形成可能である。   For example, with respect to the field emission device according to the first aspect, field emission devices other than those shown in FIG. 2E can be basically manufactured by the same process. For example, in order to manufacture the field emission device shown in FIG. 2B, first, as shown in FIG. 16A, the electron emission layer 13, the insulating layer 14, and the gate electrode layer are formed on the support 10. 15 are formed in this order. In this case, the support 10 is made of an insulating substrate. Next, the gate electrode layer 15, the insulating layer 14, and the electron emission layer 13 are sequentially etched in accordance with the above-described process to form the opening 16 (see FIG. 16B). Next, the recess 24 is formed in the portion of the insulating substrate directly below the third opening 13A (see FIG. 16C). The recess 24 can be formed by anisotropic dry etching when the upper end is aligned with the opening end of the third opening 13A, but the upper end is made to recede from the lower edge of the third opening 13A. In some cases, it can be formed by isotropic etching or a combination of anisotropic etching and isotropic etching.

また、図2の(F)に示した第1の態様に係る電界放出素子を製造するには、先ず、図17の(A)に示すように、絶縁基板100上に第2ゲート電極層11、第2絶縁層12、電子放出層13、絶縁層14、ゲート電極層15、層間絶縁層25、及び収束電極層26をこの順に形成する。ここでは、絶縁基板100、第2ゲート電極層11、及び、第2絶縁層12の積層体が、支持体10に相当する。次に、図17の(B)に示すように、収束電極層26をエッチングして第6開口部26Aを形成し、更に、層間絶縁層25をエッチングして第5開口部25Aを形成する。図17の(B)では、収束電極層26に設けられる第6開口部26Aよりも、層間絶縁層25に設けられる第5開口部25Aの方が小さくなっているが、これは、電子放出層13とほぼ同レベルの電圧が印加される収束電極層26から電子放出を起こさせないための工夫である。また、収束電極層26を広く開口することにより、最終的な開口部16の近傍における電界凸レンズの焦点距離を長くする効果もある。かかる構成を達成するためには、例えば、第6開口部26Aを形成するためにエッチング・マスクと第5開口部25Aを形成するためのエッチング・マスクを別工程にて作製すればよい。この後のプロセスは前述の通りに行う。以上によって、図18に示す電界放出素子を得ることができる。   In order to manufacture the field emission device according to the first mode shown in FIG. 2F, first, as shown in FIG. 17A, the second gate electrode layer 11 is formed on the insulating substrate 100. The second insulating layer 12, the electron emission layer 13, the insulating layer 14, the gate electrode layer 15, the interlayer insulating layer 25, and the focusing electrode layer 26 are formed in this order. Here, a stacked body of the insulating substrate 100, the second gate electrode layer 11, and the second insulating layer 12 corresponds to the support 10. Next, as shown in FIG. 17B, the focusing electrode layer 26 is etched to form the sixth opening 26A, and the interlayer insulating layer 25 is further etched to form the fifth opening 25A. In FIG. 17B, the fifth opening 25A provided in the interlayer insulating layer 25 is smaller than the sixth opening 26A provided in the focusing electrode layer 26. This is a device for preventing electrons from being emitted from the focusing electrode layer 26 to which a voltage substantially equal to 13 is applied. In addition, widening the focusing electrode layer 26 also has an effect of increasing the focal length of the electric field convex lens in the vicinity of the final opening 16. In order to achieve such a configuration, for example, an etching mask for forming the sixth opening 26A and an etching mask for forming the fifth opening 25A may be formed in separate steps. The subsequent process is performed as described above. Thus, the field emission device shown in FIG. 18 can be obtained.

第1の態様に係る電界放出素子の製造方法においては、[工程−100]で電子放出層13を形成する際に、電子放出層13の縁部の形状によっては第3開口部13Aを同時に形成することができる。この形成は、前述のようなタングステン膜の製膜とパターニングとの組合せ以外に、印刷法によって行うことができる。[工程−100]で第3開口部13Aを形成した場合には、[工程−130]に引き続き、[工程−140]を省略して、[工程−150]を実行すればよい。同様に、例えば印刷法により、ゲート電極層15と第1開口部15Aを同時に形成することができ、また、収束電極層26と第6開口部26Aを同時に形成することができる。   In the method for manufacturing a field emission device according to the first aspect, when the electron emission layer 13 is formed in [Step-100], the third opening 13A is simultaneously formed depending on the shape of the edge of the electron emission layer 13. can do. This formation can be performed by a printing method other than the combination of the tungsten film formation and the patterning as described above. When the third opening 13A is formed in [Step-100], [Step-140] may be omitted and [Step-150] may be executed following [Step-130]. Similarly, the gate electrode layer 15 and the first opening 15A can be formed simultaneously by, for example, a printing method, and the focusing electrode layer 26 and the sixth opening 26A can be formed simultaneously.

第2の態様に係る電界放出素子に関しては、上述の図5の(E)に示した以外の電界放出素子も、基本的には同様のプロセスで製造することができる。例えば、図5の(B)に示した電界放出素子を製造するには、先ず図19の(A)に示すように、支持体10上に電子放出層13、絶縁層14、及びゲート電極層15をこの順に形成する。この場合、支持体10は絶縁基板から成る。次に、上述のプロセスに従ってゲート電極層15、絶縁層14、及び電子放出層13のエッチングを順次行い、開口部16を形成する(図19の(B)参照)。次に、第3開口部13Aの直下の絶縁基板の部分に凹部24を形成する(図19の(C)参照)。この凹部24は、上端部を第3開口部13Aの開口端部の上縁と揃える場合には異方的なドライエッチングにより形成可能であるが、上端部を第3開口部13Aの開口端部の上縁よりも後退させる場合には、等方的なエッチングにより形成可能である。尚、図5の(B)に示した構成によれば、凹部24を形成した後に再び電子放出層13のエッチングを行うことにより、第3開口部13Aの開口端部のテーパ角θを更に減少させることもできる。これは、電子放出層13の下方にも空間が形成されることにより、電子放出層13の裏側へエッチング種が回り込むことが可能となるためである。   Regarding the field emission device according to the second embodiment, field emission devices other than those shown in FIG. 5E can basically be manufactured by the same process. For example, in order to manufacture the field emission device shown in FIG. 5B, first, as shown in FIG. 19A, the electron emission layer 13, the insulating layer 14, and the gate electrode layer are formed on the support 10. 15 are formed in this order. In this case, the support 10 is made of an insulating substrate. Next, the gate electrode layer 15, the insulating layer 14, and the electron emission layer 13 are sequentially etched in accordance with the above-described process, thereby forming the opening 16 (see FIG. 19B). Next, a recess 24 is formed in the portion of the insulating substrate immediately below the third opening 13A (see FIG. 19C). The recess 24 can be formed by anisotropic dry etching when the upper end is aligned with the upper edge of the opening end of the third opening 13A, but the upper end is the opening end of the third opening 13A. When it is made to recede from the upper edge, it can be formed by isotropic etching. According to the configuration shown in FIG. 5B, the taper angle θ of the opening end of the third opening 13A is further reduced by etching the electron emission layer 13 again after forming the recess 24. It can also be made. This is because a space is also formed below the electron emission layer 13, so that etching species can enter the back side of the electron emission layer 13.

更に、図5の(F)に示した第2の態様に係る電界放出素子を製造するには、前述のようにして図17の(B)に示した状態を得た後、図20に示すように、第1開口部15A、第2開口部14A、第3開口部13A、第4開口部12Aを順次形成すればよい。尚、第2の態様に係る電界放出素子の製造方法においては、例えば印刷法により、収束電極層26と第6開口部26Aの形成を同時に行ったり、ゲート電極層15と第1開口部15Aの形成を同時に行うことができる。   Furthermore, in order to manufacture the field emission device according to the second embodiment shown in FIG. 5F, after obtaining the state shown in FIG. 17B as described above, the device shown in FIG. As described above, the first opening 15A, the second opening 14A, the third opening 13A, and the fourth opening 12A may be sequentially formed. In the field emission device manufacturing method according to the second aspect, the converging electrode layer 26 and the sixth opening 26A are simultaneously formed by, for example, a printing method, or the gate electrode layer 15 and the first opening 15A are formed. Formation can occur simultaneously.

また、第1の態様及び第2の態様に係る製造方法においては、図8の(A)に示した段階で電子放出層13に複数の溝部を形成しておき、該電子放出層13のエッチングにより第3開口部13Aを形成した際に、開口端部に凹凸を形成することも可能である。かかる開口端部には、先鋭に尖った部位が溝部の本数に応じて複数形成され、これら尖った部位の各々から電子が放出されるようになるので、放出電子電流が増大し、ひいては、かかる電界放出素子を組み込んだ表示装置の輝度を向上させることが可能となる。   In the manufacturing method according to the first and second aspects, a plurality of grooves are formed in the electron emission layer 13 at the stage shown in FIG. 8A, and the electron emission layer 13 is etched. When the third opening 13A is formed by the above, it is possible to form unevenness at the opening end. A plurality of sharply pointed portions are formed at the opening end according to the number of the groove portions, and electrons are emitted from each of the pointed portions, so that the emission electron current increases, and accordingly The luminance of a display device incorporating a field emission element can be improved.

第1の態様に係る電界放出素子の基本的な構成を示す概念図である。It is a conceptual diagram which shows the basic composition of the field emission element which concerns on a 1st aspect. 図1の基本的な構成に加え、支持体の凹部及び/又は収束電極層を追加した、第1の態様に係る電界放出素子の他の構成を示す概念図である。It is a conceptual diagram which shows the other structure of the field emission element which concerns on the 1st aspect which added the recessed part and / or focusing electrode layer of the support body in addition to the basic structure of FIG. 第2の態様に係る電界放出素子の基本的な構成を示す概念図である。It is a conceptual diagram which shows the basic composition of the field emission element which concerns on a 2nd aspect. 第2の態様に係る電界放出素子の他の基本的な構成を示す概念図である。It is a conceptual diagram which shows the other basic structure of the field emission element which concerns on a 2nd aspect. 図3の基本的な構成に加え、支持体の凹部及び/又は収束電極層を追加した、第2の態様に係る電界放出素子の他の構成を示す概念図である。It is a conceptual diagram which shows the other structure of the field emission element which concerns on the 2nd aspect which added the recessed part and / or focusing electrode layer of the support body in addition to the basic structure of FIG. 図2の(E)の構成を有する電界放出素子の開口部を一部破断して示す斜視図である。FIG. 3 is a perspective view showing a partially broken opening of a field emission device having the configuration of FIG. 図6のA−A線断面を開口部周辺の構造と共に示す模式的端面図である。FIG. 7 is a schematic end view showing a cross section along line AA in FIG. 6 together with the structure around the opening. 第1の態様及び第2の態様に係る製造方法に共通の工程を示す模式的端面図であり、(A)はゲート電極層の形成までを終了した状態、(B)は電極接続に用いられる第1孔部と第2孔部を形成した状態を示す。It is a typical end view which shows the process common to the manufacturing method which concerns on a 1st aspect and a 2nd aspect, (A) is the state which completed formation of the gate electrode layer, (B) is used for electrode connection The state which formed the 1st hole and the 2nd hole is shown. 図8に引き続き、第1の態様及び第2の態様に係る製造方法に共通の工程を示す模式的端面図であり、(A)は第1開口部を形成した状態、(B)は第2開口部を形成した状態を示す。FIG. 9 is a schematic end view illustrating steps common to the manufacturing method according to the first and second aspects, following FIG. 8, (A) shows a state in which a first opening is formed, and (B) shows a second process. The state which formed the opening part is shown. 図9に引き続き、第1の態様に係る製造方法に含まれる工程を示す模式的端面図であり、(A)は第3開口部を形成した状態、(B)は第4開口部を形成した状態を示す。FIG. 10 is a schematic end view showing the steps included in the manufacturing method according to the first aspect, following FIG. 9, in which (A) shows a state in which a third opening is formed, and (B) shows that a fourth opening is formed. Indicates the state. 第1の態様に係る表示装置の構成例を示す概念図である。It is a conceptual diagram which shows the structural example of the display apparatus which concerns on a 1st aspect. 図5の(E)の構成を有する電界放出素子の開口部を一部破断して示す斜視図である。FIG. 6 is a perspective view showing a partially broken opening of a field emission device having the configuration of FIG. 図12のA−A線断面を開口部周辺の構造と共に示す模式的端面図である。It is a typical end view which shows the AA line cross section of FIG. 12 with the structure of an opening part periphery. 図9に引き続き、第2の態様に係る製造方法に含まれる工程を示す模式的端面図であり、(A)は第3開口部を形成した状態、(B)は第4開口部を形成した状態を示す。FIG. 10 is a schematic end view showing the steps included in the manufacturing method according to the second aspect, following FIG. 9, in which (A) shows a state in which a third opening is formed, and (B) shows that a fourth opening is formed. Indicates the state. 第2の態様に係る表示装置の構成例を示す概念図である。It is a conceptual diagram which shows the structural example of the display apparatus which concerns on a 2nd aspect. 図2の(B)の構成を有する電界放出素子の製造工程を示す模式的端面図である。It is a typical end view which shows the manufacturing process of the field emission element which has the structure of (B) of FIG. 図2の(F)の構成を有する電界放出素子の製造工程を示す模式的端面図である。It is a typical end view which shows the manufacturing process of the field emission element which has the structure of (F) of FIG. 図17に引き続き、図2の(F)の構成を有する電界放出素子の製造工程を示す模式的端面図である。FIG. 18 is a schematic end view showing a manufacturing step of the field emission device having the configuration of FIG. 図5の(B)の構成を有する電界放出素子の製造工程を示す模式的端面図である。FIG. 6 is a schematic end view showing a manufacturing process of a field emission device having the configuration of FIG. 図17に引き続き、図5の(F)の構成を有する電界放出素子の製造工程を示す模式的端面図である。FIG. 18 is a schematic end view showing a manufacturing step of the field emission device having the configuration of FIG. スピント型素子を組み込んだ表示装置の一般的な構成例を示す模式的端面図である。It is a typical end view which shows the general structural example of the display apparatus incorporating a Spindt type | mold element. 従来のスピント型素子の製造方法の一例を説明するための模式的端面図であり、(A)は開口部を形成した状態、(B)はゲート電極層上に剥離層を形成した状態をそれぞれ表す。It is a typical end view for demonstrating an example of the manufacturing method of the conventional Spindt type | mold element, (A) is the state which formed the opening part, (B) is the state which formed the peeling layer on the gate electrode layer, respectively. To express. 図22に引き続き従来のスピント型素子の製造方法の一例を説明するための模式的端面図であり、(A)は金属層の成長に伴って円錐形の電子放出電極が形成された状態、(B)は不要の金属層を剥離層と共に除去した状態をそれぞれ表す。FIG. 23 is a schematic end view for explaining an example of a conventional method for manufacturing a Spindt-type device following FIG. 22, in which (A) shows a state in which a conical electron emission electrode is formed as the metal layer grows; B) represents the state in which the unnecessary metal layer is removed together with the release layer. 従来のエッジ型素子の一構成例を示す模式的端面図である。It is a typical end view which shows one structural example of the conventional edge type | mold element.

符号の説明Explanation of symbols

10・・・支持体、11・・・第2ゲート電極層、12・・・第2絶縁層、12A・・・第4開口部、13・・・電子放出層、13A・・・第3開口部、14・・・絶縁層、14A・・・第2開口部、15・・・ゲート電極層、15A・・・第1開口部、16・・・開口部、17・・・第1孔部、18・・・第2孔部、20・・・第1ゲート電極用電源、21・・・第2ゲート電極用電源、22・・・アノード用電源、23・・・アノードパネル、25・・・層間絶縁層、25A・・・第5開口部、26・・・収束電極層、26A・・・第6開口部、30,31・・・表示装置、100・・・絶縁基板 DESCRIPTION OF SYMBOLS 10 ... Support body, 11 ... 2nd gate electrode layer, 12 ... 2nd insulating layer, 12A ... 4th opening part, 13 ... Electron emission layer, 13A ... 3rd opening 14, insulating layer, 14 A, second opening, 15, gate electrode layer, 15 A, first opening, 16, opening, 17, first hole. , 18 ... second hole, 20 ... first gate electrode power source, 21 ... second gate electrode power source, 22 ... anode power source, 23 ... anode panel, 25 ... Interlayer insulating layer, 25A ... fifth opening, 26 ... focusing electrode layer, 26A ... sixth opening, 30, 31 ... display device, 100 ... insulating substrate

Claims (15)

電子放出層と、絶縁層と、ゲート電極層とが、この順に支持体上に積層され、
ゲート電極層から支持体の表面に達する開口部が設けられ、
開口部は、ゲート電極層に設けられた第1開口部と、絶縁層に設けられた第2開口部と、電子放出層に設けられた第3開口部とから成り、
第1開口部と第2開口部と第3開口部とは連通しており、
電子が放出される第3開口部の開口端部の厚さは先端部に向かって減少し、且つ、第3開口部の開口端部の下縁は上縁よりも後退していることを特徴とする冷陰極電界電子放出素子。
An electron emission layer, an insulating layer, and a gate electrode layer are laminated on the support in this order,
An opening reaching the surface of the support from the gate electrode layer is provided,
The opening includes a first opening provided in the gate electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emission layer,
The first opening, the second opening, and the third opening communicate with each other,
The thickness of the opening end of the third opening from which electrons are emitted decreases toward the tip, and the lower edge of the opening end of the third opening recedes from the upper edge. A cold cathode field emission device.
第3開口部の開口端部の上縁は、第2開口部の下端部から突出していることを特徴とする請求項1に記載の冷陰極電界電子放出素子。 The cold cathode field emission device according to claim 1 , wherein an upper edge of the opening end of the third opening protrudes from a lower end of the second opening. 支持体は絶縁基板から成ることを特徴とする請求項1に記載の冷陰極電界電子放出素子。 The cold cathode field emission device according to claim 1 , wherein the support is made of an insulating substrate. 第3開口部の直下の絶縁基板の部分には凹部が設けられていることを特徴とする請求項3に記載の冷陰極電界電子放出素子。 The cold cathode field emission device according to claim 3 , wherein a concave portion is provided in a portion of the insulating substrate immediately below the third opening. 凹部の上端部は、第3開口部の開口端部の上縁と揃った位置にあるか、若しくは該上縁よりも後退していることを特徴とする請求項4に記載の冷陰極電界電子放出素子。 5. The cold cathode field electron according to claim 4 , wherein the upper end portion of the recess is located at a position aligned with the upper edge of the opening end portion of the third opening portion or is recessed from the upper edge. Emitting element. 支持体は、絶縁基板と、絶縁基板上に形成された第2ゲート電極層と、第2ゲート電極層上を含む絶縁基板上に形成された第2絶縁層とから成り、
開口部は、第3開口部と連通するごとく第2絶縁層に設けられた第4開口部を更に含み、
第4開口部の底部には第2ゲート電極層が露出していることを特徴とする請求項1に記載の冷陰極電界電子放出素子。
The support includes an insulating substrate, a second gate electrode layer formed on the insulating substrate, and a second insulating layer formed on the insulating substrate including the second gate electrode layer,
The opening further includes a fourth opening provided in the second insulating layer so as to communicate with the third opening,
The cold cathode field emission device according to claim 1 , wherein the second gate electrode layer is exposed at the bottom of the fourth opening.
第4開口部の上端部は、第3開口部の開口端部の上縁と揃った位置にあるか、若しくは該上縁よりも後退していることを特徴とする請求項6に記載の冷陰極電界電子放出素子。 7. The cooling device according to claim 6 , wherein an upper end portion of the fourth opening portion is located at a position aligned with an upper edge of the opening end portion of the third opening portion or recedes from the upper edge. Cathode field electron emission device. ゲート電極層上を含む絶縁層上に形成された層間絶縁層と、層間絶縁層上に形成された収束電極層とを更に備え、
開口部は、第1開口部と連通するごとく層間絶縁層に設けられた第5開口部と、第5開口部と連通するごとく収束電極層に設けられた第6開口部とを更に含むことを特徴とする請求項1に記載の冷陰極電界電子放出素子。
An interlayer insulating layer formed on the insulating layer including the gate electrode layer; and a convergence electrode layer formed on the interlayer insulating layer;
The opening further includes a fifth opening provided in the interlayer insulating layer so as to communicate with the first opening, and a sixth opening provided in the focusing electrode layer so as to communicate with the fifth opening. The cold cathode field emission device according to claim 1 , wherein:
(イ)支持体上に、電子放出層及び絶縁層を形成する工程と、
(ロ)絶縁層上にゲート電極層を形成する工程と、
(ハ)ゲート電極層に設けられた第1開口部に連通する第2開口部を絶縁層に形成する工程と、
(ニ)第2開口部の底部に露出した電子放出層をエッチングすることにより、開口端部の厚さが先端部に向かって減少し、且つ、開口端部の下縁が上縁よりも後退した第3開口部を電子放出層に形成する工程、
から成ることを特徴とする冷陰極電界電子放出素子の製造方法。
(A) forming an electron emission layer and an insulating layer on a support;
(B) forming a gate electrode layer on the insulating layer;
(C) forming a second opening in the insulating layer that communicates with the first opening provided in the gate electrode layer;
(D) By etching the electron-emitting layer exposed at the bottom of the second opening, the thickness of the opening end decreases toward the tip, and the lower edge of the opening end recedes from the upper edge. Forming the third opening formed in the electron emission layer;
A manufacturing method of a cold cathode field emission device comprising:
支持体は絶縁基板から成り、
前記工程(ニ)の後に、
(ホ)第3開口部の直下の絶縁基板の部分に凹部を形成する工程、
を更に有することを特徴とする請求項9に記載の冷陰極電界電子放出素子の製造方法。
The support consists of an insulating substrate,
After the step (d)
(E) forming a recess in a portion of the insulating substrate immediately below the third opening;
The method of manufacturing a cold cathode field emission device according to claim 9 , further comprising:
工程(ホ)では、絶縁基板をエッチングすることにより、凹部の上端部を第3開口部の開口端部の上縁と揃えるか、若しくは該上縁よりも後退させることを特徴とする請求項10に記載の冷陰極電界電子放出素子の製造方法。 In step (e), by etching the insulating substrate, claim, characterized in that retracting than on either aligned with the edge, or upper edge of the opening end portion of the third opening an upper end of the recess 10 A method for producing a cold cathode field emission device according to claim 1. 支持体は、絶縁基板と、絶縁基板上に形成された第2ゲート電極層と、第2ゲート電極層上を含む絶縁基板上に形成された第2絶縁層とから成り、
前記工程(ニ)の後に、
(ヘ)第3開口部の直下の第2絶縁層の部分に第4開口部を形成し、該第4開口部の底部に第2ゲート電極層を露出させる工程、
を更に有することを特徴とする請求項9に記載の冷陰極電界電子放出素子の製造方法。
The support includes an insulating substrate, a second gate electrode layer formed on the insulating substrate, and a second insulating layer formed on the insulating substrate including the second gate electrode layer,
After the step (d)
(F) forming a fourth opening in a portion of the second insulating layer immediately below the third opening and exposing the second gate electrode layer at the bottom of the fourth opening;
The method of manufacturing a cold cathode field emission device according to claim 9 , further comprising:
工程(ヘ)では、第2絶縁層をエッチングすることにより、第4開口部の上端部を第3開口部の開口端部の上縁と揃えるか、若しくは該上縁よりも後退させることを特徴とする請求項12に記載の冷陰極電界電子放出素子の製造方法。 In the step (f), the second insulating layer is etched to align the upper end of the fourth opening with the upper edge of the opening end of the third opening or to recede from the upper edge. A method for manufacturing a cold cathode field emission device according to claim 12 . 工程(イ)に続き、全面に層間絶縁層を形成し、更に、層間絶縁層上に収束電極層を形成する工程と、層間絶縁層に第5開口部を形成する工程を含み、
前記工程(ハ)においては、第5開口部に連通する第2開口部を絶縁層に形成することを特徴とする請求項9に記載の冷陰極電界電子放出素子の製造方法。
Subsequent to the step (a), an interlayer insulating layer is formed on the entire surface, and further a step of forming a focusing electrode layer on the interlayer insulating layer, and a step of forming a fifth opening in the interlayer insulating layer,
10. The method of manufacturing a cold cathode field emission device according to claim 9 , wherein in the step (c), a second opening communicating with the fifth opening is formed in the insulating layer.
複数の画素から構成され、
各画素は、複数の冷陰極電界電子放出素子と、複数の冷陰極電界電子放出素子に対向して基板上に設けられたアノード電極層及び蛍光体層から構成され、
各冷陰極電界電子放出素子は、電子放出層と、絶縁層と、ゲート電極層とが、この順に支持体上に積層されて成る冷陰極電界電子放出表示装置であって、
ゲート電極層から支持体の表面に達する開口部が設けられ、
開口部は、ゲート電極層に設けられた第1開口部と、絶縁層に設けられた第2開口部と、電子放出層に設けられた第3開口部とから成り、
第1開口部と第2開口部と第3開口部とは連通しており、
電子が放出される第3開口部の開口端部の厚さは先端部に向かって減少し、且つ、第3開口部の開口端部の下縁は上縁よりも後退していることを特徴とする冷陰極電界電子放出表示装置。
Consists of multiple pixels,
Each pixel is composed of a plurality of cold cathode field electron emission devices, and an anode electrode layer and a phosphor layer provided on the substrate so as to face the plurality of cold cathode field electron emission devices,
Each cold cathode field emission device is a cold cathode field emission display device in which an electron emission layer, an insulating layer, and a gate electrode layer are laminated on a support in this order,
An opening reaching the surface of the support from the gate electrode layer is provided,
The opening includes a first opening provided in the gate electrode layer, a second opening provided in the insulating layer, and a third opening provided in the electron emission layer,
The first opening, the second opening, and the third opening communicate with each other,
The thickness of the opening end of the third opening from which electrons are emitted decreases toward the tip, and the lower edge of the opening end of the third opening recedes from the upper edge. A cold cathode field emission display.
JP2008205158A 1999-01-21 2008-08-08 Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device Ceased JP2008294000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008205158A JP2008294000A (en) 1999-01-21 2008-08-08 Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1345999 1999-01-21
JP2008205158A JP2008294000A (en) 1999-01-21 2008-08-08 Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19415999A Division JP4193294B2 (en) 1999-01-21 1999-07-08 Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display

Publications (1)

Publication Number Publication Date
JP2008294000A true JP2008294000A (en) 2008-12-04

Family

ID=40168465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008205158A Ceased JP2008294000A (en) 1999-01-21 2008-08-08 Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device

Country Status (1)

Country Link
JP (1) JP2008294000A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328222A (en) * 1991-03-01 1992-11-17 Raytheon Co Electron emission structure and method of manufacturing
JPH05225914A (en) * 1992-02-07 1993-09-03 Toshiba Corp Electron emitting element and flat display using the same
JPH07254354A (en) * 1994-01-28 1995-10-03 Toshiba Corp Field electron emission element, manufacture of field electron emission element and flat panel display device using this field electron emission element
JPH10289650A (en) * 1997-04-11 1998-10-27 Sony Corp Field electron emission element, manufacture thereof, and field electron emission type display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328222A (en) * 1991-03-01 1992-11-17 Raytheon Co Electron emission structure and method of manufacturing
JPH05225914A (en) * 1992-02-07 1993-09-03 Toshiba Corp Electron emitting element and flat display using the same
JPH07254354A (en) * 1994-01-28 1995-10-03 Toshiba Corp Field electron emission element, manufacture of field electron emission element and flat panel display device using this field electron emission element
JPH10289650A (en) * 1997-04-11 1998-10-27 Sony Corp Field electron emission element, manufacture thereof, and field electron emission type display device

Similar Documents

Publication Publication Date Title
JP3070469B2 (en) Field emission cold cathode and method of manufacturing the same
JP2002150922A (en) Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture
EP0936650A1 (en) Electron emission device and method of manufacturing the same
JP2809125B2 (en) Field emission cold cathode with focusing electrode
JPH08264109A (en) Particle emitter, and field emission type device, and their manufacture
JP2002025426A (en) Filed emission display element and its manufacturing method
JP2000100315A (en) Cold-cathode field electron emission element and cold- cathode electric-field electron emission display device
JP2969081B2 (en) Electron emitting device having horizontal field effect and method of manufacturing the same
US6297587B1 (en) Color cathode field emission device, cold cathode field emission display, and process for the production thereof
JP4193294B2 (en) Cold cathode field emission device, manufacturing method thereof, and cold cathode field emission display
JP2001143608A (en) Method of forming carbon thin film, method of fabricating cold cathode field emission element, and method of manufacturing image display using it
JP2001043790A (en) Manufacture of cold cathode electric field electron emitting element, and manufacture of cold cathode electric field electron emitting display device
JP2008294000A (en) Cold cathode field electron-emitting element and manufacturing method therefor, and cold cathode field electron emission display device
JP2000331596A (en) Cold-cathode field electron emitting element and cold- cathode field electron emitting display device
JP2001043789A (en) Cold cathode electric field electron emitting element, manufacture thereof, and cold cathode electric field electron emitting display device
JP2000348601A (en) Electron emitting source and manufacture thereof, and display device using electron emitting source
JP2000260298A (en) Cold cathode field electron emission element, its manufacture and cold cathode field electron emission display device
JP2000357448A (en) Cold cathode field electron emitting element, its manufacture, and cold cathode field electron emission display device
JP2000251617A (en) Cold cathode field emission element and manufacture thereof and cold cathode field emission display device
KR100319379B1 (en) Method for manufacturing field emission display device having focusing lens
JP2000323013A (en) Cold cathode field electron emission element and its manufacture as well as cold cathode field electron emission type display device
JP2000173512A (en) Field ion emission method display device and its drive method
KR100290141B1 (en) Field emitter and its manufacturing method
KR100278502B1 (en) Manufacturing method of volcanic metal FEA with double gate
JP2000123714A (en) Cold cathode field electron emission element, its manufacture, and cold cathode field electron emission display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20101124