JP2000269755A - Amplifier and communication equipment - Google Patents

Amplifier and communication equipment

Info

Publication number
JP2000269755A
JP2000269755A JP11072097A JP7209799A JP2000269755A JP 2000269755 A JP2000269755 A JP 2000269755A JP 11072097 A JP11072097 A JP 11072097A JP 7209799 A JP7209799 A JP 7209799A JP 2000269755 A JP2000269755 A JP 2000269755A
Authority
JP
Japan
Prior art keywords
circuit
amplifier circuit
feedback
amplification
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11072097A
Other languages
Japanese (ja)
Inventor
Nobuo Saito
伸郎 斎藤
Noboru Mizuo
昇 水尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP11072097A priority Critical patent/JP2000269755A/en
Publication of JP2000269755A publication Critical patent/JP2000269755A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a transceiver device which is small-sized, light-weight, and of low-cost and copes with plural systems. SOLUTION: In an amplifier in the transceiver device, eight of two amplification circuits 61 and 62 and one of two feedback amplifiying circuits 63 and 64 are driven by a control circuit 65 to constitute a reception circuit, and DC offset is reduced in either amplification circuit by feedback amplifying circuits.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、通信装置の受信回
路で使用される増幅装置および当該増幅装置を用いた通
信装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifying device used in a receiving circuit of a communication device and a communication device using the amplifying device.

【0002】[0002]

【従来の技術】無線通信システムとしてはアナログ方
式、ディジタル方式などいろいろなシステムが存在し、
各々のシステムに対してUHF帯を中心に周波数バンド
が割当てられている。
2. Description of the Related Art As radio communication systems, there are various systems such as an analog system and a digital system.
Each system is assigned a frequency band centering on the UHF band.

【0003】図8は一般的な移動体通信機(トランシー
バ)の構成を示すものである。1は送信部、2は受信部
であって、これらの一部(例えば復調器)はICによっ
て構成することができる。送信部1から出力された送信
信号は、デュープレクサ8を介してアンテナ9に送られ
る。アンテナ9が受信した受信信号は、デュープレクサ
8を介して受信部2に入力される。
FIG. 8 shows a configuration of a general mobile communication device (transceiver). 1 is a transmitting unit, 2 is a receiving unit, and a part of them (for example, a demodulator) can be constituted by an IC. The transmission signal output from the transmission unit 1 is sent to the antenna 9 via the duplexer 8. The received signal received by the antenna 9 is input to the receiving unit 2 via the duplexer 8.

【0004】3はアナログ・デジタル変換回路、4は音
声デジタル信号処理回路、5は、マイク6およびスピー
カ7と音声デジタル信号処理回路4との間のインターフ
ェースとして動作するオーディオ・インターフェース回
路であって、マイク6から入力された音声情報は、音声
デジタル信号処理回路4でデジタル信号処理され、アナ
ログ・デジタル変換回路3でアナログ信号に変換され、
送信部1に入力される。
[0004] Reference numeral 3 denotes an analog / digital conversion circuit, 4 denotes an audio digital signal processing circuit, and 5 denotes an audio interface circuit which operates as an interface between the microphone 6 and the speaker 7 and the audio digital signal processing circuit 4. The audio information input from the microphone 6 is subjected to digital signal processing in an audio digital signal processing circuit 4 and converted into an analog signal in an analog / digital conversion circuit 3.
It is input to the transmission unit 1.

【0005】送信部1に入力された信号は、直交変調器
10で送信周波数の信号を直交変調し、直交変調器10
から出力された直交変調信号は、バッファアンプ11で
増幅され、RF(バンドパス)フィルタ12を介してパ
ワーアンプ13に入力され、所望の電力に増幅されてデ
ュープレクサ8に供給される。
[0005] The signal input to the transmission section 1 is orthogonally modulated by a quadrature modulator 10 to a signal of a transmission frequency.
The quadrature-modulated signal output from is amplified by a buffer amplifier 11, input to a power amplifier 13 via an RF (bandpass) filter 12, amplified to a desired power, and supplied to a duplexer 8.

【0006】受信部2に入力された信号は、低雑音アン
プ14で増幅され、RFフィルタ15を介してコンバー
タ16に入力されてIF(中間周波数)信号に変換さ
れ、SAW(表面弾性波)フィルタ17を介してIFア
ンプ18に入力されて増幅され、直交復調器19で復調
され、アナログ・デジタル変換回路3に供給される。ア
ナログ・デジタル変換回路3に入力された受信部2から
の信号は、デジタル信号に変換され、音声デジタル信号
処理回路4でデジタル信号処理され、オーディオ・イン
ターフェース回路5を介してスピーカ7に供給される。
The signal input to the receiving section 2 is amplified by a low noise amplifier 14, input to a converter 16 via an RF filter 15, converted into an IF (intermediate frequency) signal, and subjected to a SAW (surface acoustic wave) filter. The signal is input to the IF amplifier 18 via the amplifier 17, amplified, demodulated by the quadrature demodulator 19, and supplied to the analog / digital conversion circuit 3. The signal from the receiving unit 2 input to the analog / digital conversion circuit 3 is converted into a digital signal, subjected to digital signal processing by an audio / digital signal processing circuit 4, and supplied to a speaker 7 via an audio interface circuit 5. .

【0007】20は水晶発振器、21はRFシンセサイ
ザであって、このRFシンセサイザ21は水晶発振器2
0からの発振信号から所望の周波数の信号を生成し、送
信部1内のオフセットミキサ22、コンバータ16およ
びIF発信器23に供給する。オフセットミキサ22は
RFシンセサイザ21からの信号に基いて直交位相の搬
送波信号を直交変調器10に出力し、コンバータ16は
RFシンセサイザ21からの信号に基いて所望の受信周
波数のRF信号をIF信号に変換し、IF発信器23は
RFシンセサイザ21からの信号に基いて直交位相のI
F信号を直交復調器19に出力する。
Reference numeral 20 denotes a crystal oscillator, reference numeral 21 denotes an RF synthesizer, and the RF synthesizer 21 includes a crystal oscillator 2
A signal of a desired frequency is generated from the oscillating signal from 0 and supplied to the offset mixer 22, the converter 16, and the IF oscillator 23 in the transmission unit 1. The offset mixer 22 outputs a quadrature carrier signal to the quadrature modulator 10 based on the signal from the RF synthesizer 21, and the converter 16 converts the RF signal of a desired reception frequency into an IF signal based on the signal from the RF synthesizer 21. After the conversion, the IF transmitter 23 outputs the quadrature phase I based on the signal from the RF synthesizer 21.
The F signal is output to the quadrature demodulator 19.

【0008】このような移動体通信機の分野において
は、近年、1つの通信装置で複数の通信システムに利用
できる形態のものが望まれている。そこで、複数の周波
数を利用するシステムが提案されている。すなわち、二
つの異なった無線通信システム(例えば、FDD・TD
MA通信方式)は、各々が使用する受信方法が異なって
いるので、二つの無線通信システムの両方で使用できる
ような構成を持つトランシーバー装置が必要となる。こ
のような複数のシステムで使用できるトランシーバー装
置は、それぞれの無線通信システムに適合した二つの独
立したトランシーバー装置をまず構成し、それらを一体
化して構成することも可能であり、また、一部を共用し
て、小型・軽量化と低消費電力化を図ることもできる。
In the field of such mobile communication devices, in recent years, a type in which one communication device can be used for a plurality of communication systems has been desired. Therefore, a system using a plurality of frequencies has been proposed. That is, two different wireless communication systems (eg, FDD / TD)
The MA communication method) uses a different receiving method, and therefore requires a transceiver device having a configuration that can be used in both of the two wireless communication systems. Such a transceiver device that can be used in a plurality of systems can be configured such that two independent transceiver devices adapted to each wireless communication system are first formed, and they are integrally configured. It can also be shared to reduce the size, weight, and power consumption.

【0009】図9〜図10は、このようなデュアル(D
ual)システムにおける受信部の各々別の態様を示す
ものであり、図9は独立した2つの受信系を持つもので
ある。図9において、24,25はアンテナ、26,2
7はRFアンプ、28,29は第1ミキサ、30,31
は第1発振器、32,33は第1ミキサ28,29から
の第1IF周波数の信号を通過させる第1バンドパスフ
ィルタ、34,35は第2ミキサ、36,37は第2発
振器、38,39は第2ミキサ34,35からの第2I
F周波数の信号を通過させる第2バンドパスフィルタ、
40,41は復調部である。
FIGS. 9 and 10 show such a dual (D
ua) shows another aspect of the receiving unit in the system, and FIG. 9 has two independent receiving systems. In FIG. 9, 24 and 25 are antennas, 26 and 2
7 is an RF amplifier, 28 and 29 are first mixers, 30, 31
Is a first oscillator, 32 and 33 are first bandpass filters that pass signals of the first IF frequency from the first mixers 28 and 29, 34 and 35 are second mixers, 36 and 37 are second oscillators, 38 and 39. Is the second I from the second mixers 34 and 35
A second band-pass filter for passing a signal of the F frequency,
40 and 41 are demodulation units.

【0010】図10は、共通のIF部を持つものであ
る。図10において、42,43はアンテナ、44,4
5はRFアンプ、46,47は第1ミキサ、48,49
は第1発振器であって、これらは、第1ミキサ46,4
7から共通のIF周波数の信号を出力するような周波数
の信号を発振する。50,51はスイッチ、52は第1
バンドパスフィルタ、53は第2ミキサ、54は第2発
振器、55は第2バンドパスフィルタ、56はスイッ
チ、57,58は復調部である。
FIG. 10 has a common IF section. In FIG. 10, 42 and 43 are antennas, and 44 and 4
5 is an RF amplifier, 46 and 47 are first mixers, 48 and 49
Are first oscillators, which are first mixers 46, 4
7 oscillates a signal having a frequency that outputs a signal having a common IF frequency. 50 and 51 are switches, and 52 is a first switch.
A band-pass filter, 53 is a second mixer, 54 is a second oscillator, 55 is a second band-pass filter, 56 is a switch, and 57 and 58 are demodulation units.

【0011】図11は図9の一部の詳細を示し、図12
は図10の一部の詳細を示す。
FIG. 11 shows a part of FIG. 9 in detail, and FIG.
Shows some details of FIG.

【0012】[0012]

【発明が解決しようとする課題】上述のような構成のデ
ュアルシステムにおいては、例えば、従来2個のICに
より構成していた2つの復調部は1個のICによって構
成することができる。
In the dual system having the above-described configuration, for example, two demodulation units conventionally configured by two ICs can be configured by one IC.

【0013】しかしながら、図9、図12に示す構成に
おいては、2つの復調部が各々独立しており、入力ピン
も独立しているので、システムを構成するために必要な
実装面積が大きく、部品数が多くなってしまうという問
題がある。また、図10、図12に示す構成において
も、復調部より前の部分が共通化されてはいるものの、
やはり、2つの復調部が各々独立しており、入力ピンも
独立している。このような復調用ICには20ピンから
30ピンほどのパッケージが用いられるが、この場合、
ピン数は、各復調部に対して4ピンずつ増加することに
なる(入力ピンが2ピン、出力が差動の場合2ピンで合
計4ピンとなる。また、帰還をかける場合に、周波数が
低い場合には、入力ピンは3ピン必要になる。)。した
がって、このままでは複数の復調部を1個のICにした
ことによって期待されるICパッケージの小型化には寄
与せず、IC自身のパッド数の削減に対する寄与がな
く、依然として実装面積が大きく、部品数が多くなって
しまうという問題がある。
However, in the configurations shown in FIGS. 9 and 12, the two demodulation sections are independent of each other and the input pins are also independent, so that the mounting area required for configuring the system is large, There is a problem that the number increases. Also, in the configuration shown in FIGS. 10 and 12, although the part before the demodulation unit is shared,
Again, the two demodulation units are independent, and the input pins are also independent. Such a demodulating IC uses a package of about 20 to 30 pins. In this case,
The number of pins increases by 4 pins for each demodulation unit (2 pins for input pins and 2 pins for differential output, for a total of 4 pins. When feedback is applied, the frequency is low. In this case, three input pins are required.) Therefore, if the plurality of demodulation units are integrated into one IC as it is, it does not contribute to the miniaturization of the IC package expected by reducing the number of pads of the IC itself, and the mounting area is still large. There is a problem that the number increases.

【0014】以上のように、従来の構成は、小型・軽量
化と低消費電力化の要求が強い携帯用トランシーバー装
置の構成方法としては好ましくない。
As described above, the conventional configuration is not preferable as a method of configuring a portable transceiver device that is strongly required to be reduced in size, weight and power consumption.

【0015】そこで本発明は、複数の通信システムに対
応する通信装置において、小形・軽量・低消費電流型の
通信装置を実現することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to realize a small, lightweight, and low current consumption type communication device for a plurality of communication systems.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、共通入力端からの受信信号を増
幅する第1増幅回路および第2増幅回路と、前記第1増
幅回路の出力信号を帰還させる第1帰還増幅回路と、前
記第2増幅回路の出力信号を帰還させる第2帰還増幅回
路とを具え、前記第1帰還増幅回路は前記第1増幅回路
の増幅率よりも大きな減衰率を有し、前記第2帰還増幅
回路は前記第2増幅回路の増幅率よりも大きな減衰率を
有することを特徴とする。
To achieve the above object, according to the present invention, a first amplifier circuit and a second amplifier circuit for amplifying a signal received from a common input terminal, A first feedback amplifier circuit that feeds back an output signal; and a second feedback amplifier circuit that feeds back an output signal of the second amplifier circuit, wherein the first feedback amplifier circuit is larger than an amplification factor of the first amplifier circuit. It has an attenuation rate, and the second feedback amplification circuit has an attenuation rate larger than the amplification rate of the second amplification circuit.

【0017】また請求項2の発明は、請求項1におい
て、前記第1増幅回路と前記第1帰還増幅回路および前
記第2増幅回路と前記第2帰還増幅回路のいずれかを制
御する第1制御回路をさらに有することを特徴とする。
According to a second aspect of the present invention, in the first aspect, a first control for controlling one of the first amplifier circuit and the first feedback amplifier circuit and any one of the second amplifier circuit and the second feedback amplifier circuit. The circuit further includes a circuit.

【0018】さらに請求項3の発明は、請求項1におい
て、前記第1帰還増幅回路および前記第2帰還増幅回路
の少なくとも1つを制御する第2制御回路をさらに有す
ることを特徴とする。
Further, the invention according to claim 3 is characterized in that, in claim 1, there is further provided a second control circuit for controlling at least one of the first feedback amplifier circuit and the second feedback amplifier circuit.

【0019】さらに請求項4の発明は、請求項1〜3の
いずれかにおいて、前記第1帰還増幅回路および前記第
2帰還増幅回路は、共通の負荷を駆動し、且つ出力にロ
ーパスフィルターを接続したことを特徴とする。
According to a fourth aspect of the present invention, in the first aspect, the first feedback amplifier circuit and the second feedback amplifier circuit drive a common load and connect a low-pass filter to an output. It is characterized by having done.

【0020】さらに請求項5の発明は、請求項3におい
て、前記第2制御手段は、前記第1帰還増幅回路または
前記第2帰還増幅回路の増幅率を前記第1増幅回路また
は前記第2増幅回路の出力のオフセットに応じて制御す
ることを特徴とする。
According to a fifth aspect of the present invention, in the third aspect, the second control means adjusts an amplification factor of the first feedback amplifier circuit or the second feedback amplifier circuit to the first amplifier circuit or the second amplifier circuit. The control is performed according to the offset of the output of the circuit.

【0021】さらに請求項6の発明は、請求項1〜5の
いずれかの増幅装置を用いた通信装置としたことを特徴
とする。
According to a sixth aspect of the present invention, there is provided a communication device using the amplifying device according to any one of the first to fifth aspects.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。
Embodiments of the present invention will be described below in detail.

【0023】(実施例1)以下に本発明を実施例1によ
り説明するが、本発明はこの例に限定されるものではな
い。
(Embodiment 1) The present invention will be described below with reference to Embodiment 1, but the present invention is not limited to this embodiment.

【0024】図1に本実施例の回路図を示す。増幅回路
61と増幅回路62は共通の入力を持ち入力はDCカッ
トされている。各増幅回路61,62の出力はフィード
バック(帰還)増幅回路63とフィードバック増幅回路
64によって入力側に戻されている。各回路61〜64
は制御回路65によりon/off制御が行われる。
FIG. 1 shows a circuit diagram of this embodiment. The amplifier circuit 61 and the amplifier circuit 62 have a common input and the input is DC cut. The output of each of the amplifier circuits 61 and 62 is returned to the input side by a feedback amplifier 63 and a feedback amplifier 64. Each circuit 61-64
Is turned on / off by the control circuit 65.

【0025】フィードバック増幅回路は、増幅回路によ
り構成され、図2に示す構成とすることができる。図2
に示すように、各フィードバック増幅回路を構成する差
動増幅回路の出力を取り出すための負荷(抵抗)66,
67が共通になっており、したがって出力部には1つの
ローパスフィルター68が接続されている(図3参
照)。制御回路65は、フィードバック増幅回路63,
64の定電流源69,70を制御することによって、同
回路63,64をon/off制御する。制御回路65
によるon/off制御は、増幅回路61,62につい
ても同様である。
The feedback amplifier circuit is constituted by an amplifier circuit, and can have the structure shown in FIG. FIG.
As shown in (1), the load (resistance) 66 for extracting the output of the differential amplifier circuit constituting each feedback amplifier circuit,
67 is common, so that one low-pass filter 68 is connected to the output section (see FIG. 3). The control circuit 65 includes a feedback amplification circuit 63,
By controlling the 64 constant current sources 69 and 70, the circuits 63 and 64 are on / off controlled. Control circuit 65
Is also the same for the amplifier circuits 61 and 62.

【0026】ローパスフィルター68は、増幅回路6
1,62で動作する周波数成分に対して増幅回路61,
62の増幅率よりも大きな減衰率を持たせてある。この
ことにより増幅回路61,62で生じたDC成分のみを
入力にフィードバックさせることが可能となる。このフ
ィードバック増幅回路63,64により増幅回路61,
62のDC成分を除去させることができる。このフィー
ドバック信号は増幅回路61,62の出力信号と位相が
逆になるように入力側に戻すことで、増幅回路61,6
2内で発生したDC成分を除去する方向に働くことにな
る。
The low-pass filter 68 is connected to the amplifier 6
Amplifying circuits 61,
The decay rate is larger than the amplification rate of 62. This makes it possible to feed back only the DC component generated in the amplifier circuits 61 and 62 to the input. The feedback amplifier circuits 63 and 64 allow the amplifier circuits 61 and
62 DC components can be removed. This feedback signal is returned to the input side so that the output signal of the amplifier circuits 61 and 62 has the opposite phase, so that the amplifier circuits 61 and 6
2 works in the direction of removing the DC component generated in the device.

【0027】増幅回路61と増幅回路62はそれぞれの
通信システムで要求される回路構成とすることができ
る。つまり例えば一方はリミッター回路とし、一方は復
調回路とすることができ、この復調回路の場合には増幅
回路の後段に復調器をつけた回路構成も可能となる。
The amplifier circuits 61 and 62 can have a circuit configuration required by each communication system. That is, for example, one can be a limiter circuit and the other can be a demodulation circuit. In the case of this demodulation circuit, a circuit configuration in which a demodulator is provided at the subsequent stage of the amplifier circuit is also possible.

【0028】以上のような構成によれば、入力部よりも
前段は共通の回路もしくはフィルターを配置することで
装置の小型・軽量化が可能となる。例えば、入力部に図
10, 図12のフィルタ55の出力を、スイッチ56を
介さずに接続することができる。また、入力共通構造と
することでICのピン数が少なくなるので、IC自身の
小型化、パッケージの小型化、軽量化が可能となる。
According to the above configuration, by arranging a common circuit or filter at a stage preceding the input unit, the size and weight of the device can be reduced. For example, the output of the filter 55 of FIGS. 10 and 12 can be connected to the input unit without using the switch 56. In addition, since the number of pins of the IC is reduced by adopting the common input structure, the size of the IC itself and the size and weight of the package can be reduced.

【0029】次に制御回路により動作する状態を図4,
図5に示す。図4に示すように、増幅回路61及びフィ
ードバック増幅回路63がon状態で、増幅回路62と
フィードバック増幅回路64がoffの状態では、入出
力の接続においてoff側の増幅回路、フィードバック
増幅回路が切断された状態である。制御回路によるon
/off制御は図2に示すように定電流源を制御して行
ってもよいし、スイッチで切断してもよい。次に増幅回
路61とフィードバック増幅回路63がoffの状態、
増幅回路62とフィードバック増幅回路64がonの状
態を示した状態が図5である。
Next, the state of operation by the control circuit is shown in FIG.
As shown in FIG. As shown in FIG. 4, when the amplifier circuit 61 and the feedback amplifier circuit 63 are turned on and the amplifier circuit 62 and the feedback amplifier circuit 64 are turned off, the amplifier circuit and the feedback amplifier circuit on the off side are disconnected in the input / output connection. It has been done. On by control circuit
The / off control may be performed by controlling a constant current source as shown in FIG. 2, or may be disconnected by a switch. Next, the amplifier circuit 61 and the feedback amplifier circuit 63 are in the off state,
FIG. 5 shows a state in which the amplifier circuit 62 and the feedback amplifier circuit 64 are turned on.

【0030】(実施例2)図6にフィードバック増幅回
路の増幅率を可変にする場合の構成を示す。71はフィ
ードバックゲイン制御回路であって、図2で示したよう
にフィードバック増幅回路63,64の定電流源の電流
値を変えることでその増幅率を変更する。この増幅率を
変えることによって出力部に発生するDC成分を除去す
ることができる。制御回路65は増幅回路61,62を
on/off制御する。
(Embodiment 2) FIG. 6 shows a configuration in which the gain of the feedback amplifier circuit is made variable. Reference numeral 71 denotes a feedback gain control circuit, which changes the amplification factor by changing the current value of the constant current source of the feedback amplifier circuits 63 and 64 as shown in FIG. By changing the amplification factor, a DC component generated in the output unit can be removed. The control circuit 65 controls on / off of the amplifier circuits 61 and 62.

【0031】入力信号は、差動信号として扱う場合にV
in=Vsig+Vdcで表すことができる。
When the input signal is treated as a differential signal,
in = Vsig + Vdc.

【0032】ここでVsigは入力信号、Vdcは入力
にフィードバック増幅回路から与えられる電圧で増幅回
路の出力部のDCオフセットである。増幅回路で発生す
るDCオフセット信号をVoffとし、増幅回路の増幅
率をGとすると、増幅回路の出力ではG×Voffが発
生する。この電圧を入力に逆の位相で加えることで、V
in=Vsig−Voffとなる。増幅回路内部での増
幅率Gと内部発生Voffを加えると、次式のようにD
Cオフセットを除去できることになる。
Here, Vsig is an input signal, and Vdc is a voltage applied to the input from the feedback amplifier circuit, and is a DC offset at the output of the amplifier circuit. Assuming that the DC offset signal generated by the amplifier circuit is Voff and the amplification factor of the amplifier circuit is G, G × Voff is generated at the output of the amplifier circuit. By applying this voltage to the input in the opposite phase, V
in = Vsig−Voff. When the amplification factor G inside the amplifier circuit and the internally generated Voff are added, D
The C offset can be removed.

【0033】G×Vin=G×(Vsig−Voff+
Voff)=G×Vsig (実施例3)実際の回路はこのDCオフセットは増幅回
路の入力部以外でも発生し、さらに増幅回路も多段で構
成される場合があり、さらにその多段の増幅回路の増幅
率も任意に設定されているので、DCオフセットを完全
に除去することはできない。図7に示す多段の増幅回路
72〜75において、その増幅率が可変である場合には
その増幅率によりDCオフセットの値が変化する。この
ため、フィードバック増幅回路76の増幅率を可変にす
ることができれば、出力のDCオフットが大きい場合に
は大きくフィードバックをかけ、少ない場合には少しの
フィードバックをかけることが可能となる。
G × Vin = G × (Vsig−Voff +
(Voff) = G × Vsig (Embodiment 3) In an actual circuit, this DC offset occurs not only in the input section of the amplifier circuit, but also the amplifier circuit may be composed of multiple stages. Since the rate is arbitrarily set, the DC offset cannot be completely removed. In the multi-stage amplifier circuits 72 to 75 shown in FIG. 7, when the amplification factor is variable, the value of the DC offset changes according to the amplification factor. For this reason, if the amplification factor of the feedback amplifier circuit 76 can be made variable, large feedback can be applied when the output DC offset is large, and small feedback can be applied when the output DC offset is small.

【0034】例えば、増幅回路が2段の場合に、初段で
発生するオフセット電圧をVoff1、2段目をVof
f2とし、各増幅率をG1,G2とする。増幅回路での
オフセット電圧が入力部で発生すると仮定して以下式を
解くことにする。
For example, when the amplifier circuit has two stages, the offset voltage generated in the first stage is Voff1 and the second stage is Voff.
f2, and the respective amplification factors are G1 and G2. Assuming that the offset voltage in the amplifier circuit occurs at the input section, the following equation is solved.

【0035】フィードバックがない場合には、出力部の
DCオフセット成分は、Voff1×G1×G2+Vo
ff2×G2となる。フィードバック増幅器76の増幅
率をGfとすると、入力部での電位は、出力部のオフセ
ットにGfをかけたもので表せる。よって、出力部のオ
フセット(Vdc)は次式となる。
When there is no feedback, the DC offset component of the output section is Voff1 × G1 × G2 + Vo
ff2 × G2. Assuming that the amplification factor of the feedback amplifier 76 is Gf, the potential at the input section can be represented by multiplying the offset of the output section by Gf. Therefore, the offset (Vdc) of the output unit is given by the following equation.

【0036】Vdc=−Gf×Vdc×G1×G2+V
off1×G1×G2+Voff2×G2 よって、Vdc=(Voff1×G1×G2+Voff
2×G2)/(1+Gf×G1×G2) このVdcが小さくなるようにGfを設定すればよく。
可変増幅器の場合にはG1やG2が減衰器として働く場
合もある。このG1やG2が外部制御信号により可変に
なっている場合にはこのフィードバック回路の増幅率も
外部制御信号に応じて変化するように設定することも可
能である。
Vdc = -Gf × Vdc × G1 × G2 + V
off1 × G1 × G2 + Voff2 × G2 Therefore, Vdc = (Voff1 × G1 × G2 + Voff
2 × G2) / (1 + Gf × G1 × G2) It suffices to set Gf such that Vdc is reduced.
In the case of a variable amplifier, G1 and G2 may function as an attenuator. When G1 and G2 are made variable by an external control signal, the gain of the feedback circuit can also be set to change according to the external control signal.

【0037】[0037]

【発明の効果】以上述べたように本発明により、複数の
システム対応の通信方式において、安価でかつ小型・軽
量の通信装置の構成が可能になった。
As described above, according to the present invention, an inexpensive, compact and lightweight communication device can be configured in a communication system compatible with a plurality of systems.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】同実施例1の詳細を示すブロック図である。FIG. 2 is a block diagram illustrating details of the first embodiment.

【図3】同実施例1のローパスフィルターを示すブロッ
ク図である。
FIG. 3 is a block diagram illustrating a low-pass filter according to the first embodiment.

【図4】同実施例1の接続態様を示す図である。FIG. 4 is a diagram illustrating a connection mode according to the first embodiment.

【図5】同実施例1の別の接続態様を示す図である。FIG. 5 is a diagram showing another connection mode of the first embodiment.

【図6】本発明の実施例2のブロック図である。FIG. 6 is a block diagram of a second embodiment of the present invention.

【図7】本発明の実施例3のブロック図である。FIG. 7 is a block diagram of a third embodiment of the present invention.

【図8】一般的な移動体通信機のブロック図である。FIG. 8 is a block diagram of a general mobile communication device.

【図9】従来の受信系のブロック図である。FIG. 9 is a block diagram of a conventional receiving system.

【図10】従来の他の受信系のブロック図である。FIG. 10 is a block diagram of another conventional receiving system.

【図11】図9の例の一部詳細を示す図である。11 is a diagram showing some details of the example of FIG. 9;

【図12】図10の例の一部詳細を示す図である。FIG. 12 is a diagram showing some details of the example of FIG. 10;

【符号の説明】[Explanation of symbols]

61,62 増幅回路 63,64 フィードバック増幅回路 65 制御回路 61, 62 amplifying circuit 63, 64 feedback amplifying circuit 65 control circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J069 AA01 AA21 AA53 AA54 AC03 CA13 CA92 FA15 FA17 FA18 HA02 HA25 HA29 HA39 HA40 KA02 KA05 KA23 KA32 KA34 KA42 KA44 KA55 KA62 KA64 MA13 SA01 TA01 5J090 AA01 AA21 AA53 AA54 CA13 CA92 FA15 FA17 FA18 HA02 HA25 HA29 HA39 HA40 HN17 KA02 KA05 KA23 KA32 KA34 KA42 KA44 KA55 KA62 KA64 MA13 MN03 NN06 NN13 SA01 TA01 5J100 AA11 AA20 AA23 BA05 BB15 BB21 BC05 EA02 FA02 5K061 AA01 BB14 CC45 CC52 JJ24 ────────────────────────────────────────────────── ─── Continued on the front page F-term (reference) 5J069 AA01 AA21 AA53 AA54 AC03 CA13 CA92 FA15 FA17 FA18 HA02 HA25 HA29 HA39 HA40 KA02 KA05 KA23 KA32 KA34 KA42 KA44 KA55 KA62 KA64 MA13 SA01 TA01 5J090 AA01 AA21A FA18 HA02 HA25 HA29 HA39 HA40 HN17 KA02 KA05 KA23 KA32 KA34 KA42 KA44 KA55 KA62 KA64 MA13 MN03 NN06 NN13 SA01 TA01 5J100 AA11 AA20 AA23 BA05 BB15 BB21 BC05 EA02 FA02 5K061 AA01 BB14 CC14

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 共通入力端からの受信信号を増幅する第
1増幅回路および第2増幅回路と、 前記第1増幅回路の出力信号を帰還させる第1帰還増幅
回路と、 前記第2増幅回路の出力信号を帰還させる第2帰還増幅
回路とを具え、 前記第1帰還増幅回路は前記第1増幅回路の増幅率より
も大きな減衰率を有し、前記第2帰還増幅回路は前記第
2増幅回路の増幅率よりも大きな減衰率を有することを
特徴とする増幅装置。
A first amplifier circuit and a second amplifier circuit for amplifying a signal received from a common input terminal; a first feedback amplifier circuit for feeding back an output signal of the first amplifier circuit; and a second amplifier circuit. A second feedback amplifier circuit for feeding back an output signal, wherein the first feedback amplifier circuit has an attenuation factor larger than an amplification factor of the first amplifier circuit, and the second feedback amplifier circuit is the second amplifier circuit. An amplifying device having an attenuation factor larger than the amplification factor.
【請求項2】 請求項1において、 前記第1増幅回路と前記第1帰還増幅回路および前記第
2増幅回路と前記第2帰還増幅回路のいずれかを制御す
る第1制御回路をさらに有することを特徴とする増幅装
置。
2. The device according to claim 1, further comprising a first control circuit that controls one of the first amplifier circuit and the first feedback amplifier circuit and any one of the second amplifier circuit and the second feedback amplifier circuit. Characteristic amplification device.
【請求項3】 請求項1において、 前記第1帰還増幅回路および前記第2帰還増幅回路の少
なくとも1つを制御する第2制御回路をさらに有するこ
とを特徴とする増幅装置。
3. The amplifying device according to claim 1, further comprising a second control circuit that controls at least one of the first feedback amplifier circuit and the second feedback amplifier circuit.
【請求項4】 請求項1〜3のいずれかにおいて、 前記第1帰還増幅回路および前記第2帰還増幅回路は、
共通の負荷を駆動し、且つ出力にローパスフィルターを
接続したことを特徴とする増幅装置。
4. The method according to claim 1, wherein the first feedback amplification circuit and the second feedback amplification circuit
An amplifier device driving a common load and connecting a low-pass filter to an output.
【請求項5】 請求項3において、 前記第2制御手段は、前記第1帰還増幅回路または前記
第2帰還増幅回路の増幅率を前記第1増幅回路または前
記第2増幅回路の出力のオフセットに応じて制御するこ
とを特徴とする増幅装置。
5. The apparatus according to claim 3, wherein the second control means sets an amplification factor of the first feedback amplification circuit or the second feedback amplification circuit to an offset of an output of the first amplification circuit or the second amplification circuit. An amplifying device characterized in that the amplifying device is controlled according to the condition.
【請求項6】 請求項1〜5のいずれかの増幅装置を用
いたことを特徴とする通信装置。
6. A communication device using the amplification device according to claim 1.
JP11072097A 1999-03-17 1999-03-17 Amplifier and communication equipment Withdrawn JP2000269755A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11072097A JP2000269755A (en) 1999-03-17 1999-03-17 Amplifier and communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11072097A JP2000269755A (en) 1999-03-17 1999-03-17 Amplifier and communication equipment

Publications (1)

Publication Number Publication Date
JP2000269755A true JP2000269755A (en) 2000-09-29

Family

ID=13479579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11072097A Withdrawn JP2000269755A (en) 1999-03-17 1999-03-17 Amplifier and communication equipment

Country Status (1)

Country Link
JP (1) JP2000269755A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002091566A1 (en) * 2001-05-09 2002-11-14 Nec Corporation Dual-band amplifier
JP2002344357A (en) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd Multiband radiocommunication system
WO2004013961A1 (en) * 2002-08-06 2004-02-12 Sony Corporation Gain-controlled amplifier, receiver circuit and radio communication device
WO2016052854A1 (en) * 2014-09-29 2016-04-07 삼성전자주식회사 Apparatus and method for improving nonlinearity of power amplifier in wireless communication system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002091566A1 (en) * 2001-05-09 2002-11-14 Nec Corporation Dual-band amplifier
JP2002344357A (en) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd Multiband radiocommunication system
JP4604393B2 (en) * 2001-05-18 2011-01-05 パナソニック株式会社 Multiband wireless communication system
WO2004013961A1 (en) * 2002-08-06 2004-02-12 Sony Corporation Gain-controlled amplifier, receiver circuit and radio communication device
EP1538744A1 (en) * 2002-08-06 2005-06-08 Sony Corporation Gain-controlled amplifier, receiver circuit and radio communication device
EP1538744A4 (en) * 2002-08-06 2006-06-07 Sony Corp Gain-controlled amplifier, receiver circuit and radio communication device
US7196579B2 (en) 2002-08-06 2007-03-27 Sony Corporation Gain-controlled amplifier, receiver circuit and radio communication device
WO2016052854A1 (en) * 2014-09-29 2016-04-07 삼성전자주식회사 Apparatus and method for improving nonlinearity of power amplifier in wireless communication system
US10171056B2 (en) 2014-09-29 2019-01-01 Samsung Electronics Co., Ltd Apparatus and method for improving nonlinearity of power amplifier in wireless communication system

Similar Documents

Publication Publication Date Title
EP1931052B1 (en) Method and system for sharing LNA circuitry in a single chip bluetooth and wireless LAN system
JP2586333B2 (en) Wireless communication device
EP1381163B1 (en) Multiband RF receiver using wideband RF filters
EP2005623B1 (en) System and method for zero intermediate frequency filtering of information communicated in wireless networks
JPH1065749A (en) Receiving circuit
JP2007504717A (en) System and method for filtering signals in a transceiver
WO2000051253A1 (en) Radio terminal unit
CN1890993A (en) Multi-mode and multi-band RF transceiver and related communications method
JP2008205962A (en) Filter circuit
JP3816356B2 (en) Wireless transmitter
US20050107115A1 (en) Mobile multimode terminal with joint power amplifier
JPH084238B2 (en) Surface acoustic wave demultiplexer module and radio
JPH0795110A (en) Radio equipment
JP2000269755A (en) Amplifier and communication equipment
EP1083673A1 (en) Radio device and transmitting/receiving method
JPH118577A (en) Radio equipment
US5216378A (en) Switch adaptable radio frequency amplifier
JP2003500968A (en) Amplifier circuit
JP2002016448A (en) Radio frequency amplifier circuit and receiving chain circuit
JP2003018038A (en) Radio transmitter/receiver
JP3753050B2 (en) Communication device
JP2000269756A (en) Reception equipment and communications equipment
JP2001168750A (en) Radio equipment for high frequency
JP2004147004A (en) Booster device
JP2001358605A (en) Radio communications equipment and method therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606