JP2000261519A - Apparatus of multi-protocol in exchange - Google Patents

Apparatus of multi-protocol in exchange

Info

Publication number
JP2000261519A
JP2000261519A JP2000046414A JP2000046414A JP2000261519A JP 2000261519 A JP2000261519 A JP 2000261519A JP 2000046414 A JP2000046414 A JP 2000046414A JP 2000046414 A JP2000046414 A JP 2000046414A JP 2000261519 A JP2000261519 A JP 2000261519A
Authority
JP
Japan
Prior art keywords
channel
protocol
unit
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000046414A
Other languages
Japanese (ja)
Inventor
Kenshu Haku
賢洙 白
Kichiryu Kin
吉龍 金
Zaiyu Ro
在雄 盧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2000261519A publication Critical patent/JP2000261519A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/30Signalling arrangements; Manipulation of signalling currents
    • H04Q1/50Conversion between different kinds of signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13204Protocols

Abstract

PROBLEM TO BE SOLVED: To provide an apparatus of multi-protocol for an exchange that can accept all the V5.2 protocol, the integrated services digital network, the primary rate interface PRI protocol, the No.7 protocol and the frame relay protocol and process them. SOLUTION: This apparatus of multi-protocol is provided with an interconnection section 10 that is connected to a multi-protocol processing section 20 and a subscriber matching section 40 so as to match a subscriber device to be connected to the multi-protocol, with the multi-protocol processing section 20 that is connected to the interconnection section 10 and executes E1 physical layer, No.7, V5.2, ISDN, PRT and frame relay functions, and the subscriber matching section 40 that interfaces the interconnection section 10 and a subscriber device to match the subscriber device with the multi-protocol so that the subscriber device can use the multi-protocol function.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交換機のプロトコ
ール機能装置に係るもので、詳しくは、交換機でV5.2プ
ロトコール、ISDN(Integrated Service Digital Ne
twork(総合情報通信網);以下、ISDNと称す)PRI(Pr
imary Rate access Interface(1次群速度インタフ
ェース、2.048Mbps);以下、PRIと称す)プロトコー
ル、No.7プロトコール及びフレームリレープロトコール
を共に受容して処理し得る交換機の多重プロトコール機
能装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protocol function device for an exchange, and more particularly, to a V5.2 protocol, an ISDN (Integrated Service Digital Network) in an exchange.
twork (Integrated Information Network); hereafter referred to as ISDN) PRI (Pr
The present invention relates to a multi-protocol function device of an exchange capable of accepting and processing both an imary rate access interface (primary rate interface, 2.048 Mbps); hereinafter, a PRI) protocol, a No. 7 protocol, and a frame relay protocol.

【0002】[0002]

【従来の技術】従来の交換機においては、V5.2プロトコ
ール、ISDN PRIプロトコール、No.7プロトコール及び
フレームリレープロトコールを処理するためのそれぞれ
のハードウェアが備えられていた。
2. Description of the Related Art A conventional switchboard is provided with respective hardware for processing a V5.2 protocol, an ISDN PRI protocol, a No. 7 protocol, and a frame relay protocol.

【0003】この場合、前記プロトコールは、大別して
三つの階層に区分することができるが、階層1は、中継
線で、階層2は、データリンクであって、HDLC(High-l
evelData Link Control(高水準データリンク制御手
順)以下、HDLCと称す)を基盤とし、階層3は、ネット
ワークである。
In this case, the protocol can be roughly divided into three layers. Layer 1 is a trunk line, layer 2 is a data link, and HDLC (High-l
Layer 3 is a network based on evelData Link Control (hereinafter referred to as HDLC).

【0004】このような各プロトコールを処理するため
の交換機においては、図3に示したように、相互接続サ
ブシステム(1)と、No.7プロトコール機能サブシステム
(2)と、ISDN PRIプロトコール機能サブシステム(3)
と、V5.2プロトコール機能サブシステム(4)と、フレー
ムリレープロトコール機能サブシステム(5)と、E1物理
階層機能サブシステム(6)と、加入者整合機能サブシス
テム(7)とを備えて構成されていた。
In an exchange for processing such protocols, as shown in FIG. 3, an interconnection subsystem (1) and a No. 7 protocol function subsystem
(2) and ISDN PRI protocol function subsystem (3)
And a V5.2 protocol function subsystem (4), a frame relay protocol function subsystem (5), an E1 physical layer function subsystem (6), and a subscriber matching function subsystem (7). It had been.

【0005】しかし、V5.2プロトコール及びフレームリ
レープロトコールについては、従来の実施例がなく、N
o.7プロトコールにおいては、中継線を通じて信号メッ
セージを受信して、交換機内部のタイムスイッチ、空間
スイッチ、タイムスイッチを順次経てNo.7信号メッセー
ジのみを処理するハードウェアに伝達するが、このよう
なシステムでは、相手局の交換機に信号メッセージを伝
送するとき、受信時とは逆方向に動作を行う。
[0005] However, there is no conventional example for the V5.2 protocol and the frame relay protocol.
In the o.7 protocol, a signal message is received via a trunk line and transmitted to the hardware that processes only the No.7 signal message via the time switch, space switch, and time switch inside the exchange in sequence. In the system, when transmitting a signaling message to the exchange of the partner station, the operation is performed in a direction opposite to the receiving direction.

【0006】そして、ISDN一次群速度のプロトコール処
理時に、階層1は中継線ハードウェア装置を介してプロ
トコールメッセージを受信して、他のハードウェア装置
に伝達し、階層2のプロトコールのみを処理するハード
ウェアでは、プロトコール処理後、階層3に伝達する。
且つ、ISDN一次群速度のプロトコールメッセージを送信
するときは、前述の経路の逆方向に送信する。
[0006] During the ISDN primary rate protocol processing, the layer 1 receives the protocol message via the trunk line hardware device, transmits it to another hardware device, and processes only the layer 2 protocol. In the ware, after the protocol processing, it is transmitted to the layer 3.
When transmitting the ISDN primary rate protocol message, the protocol message is transmitted in the reverse direction of the above-described route.

【0007】[0007]

【発明が解決しようとする課題】然るに、このような従
来の交換機においては、V5.2プロトコール、ISDN PRI
プロトコール、No.7プロトコール及びフレームリレープ
ロトコールを一つのハードウェアシステムで処理するこ
とができないという不都合な点があった。
However, in such a conventional exchange, the V5.2 protocol, the ISDN PRI
There was an inconvenience that the protocol, the No. 7 protocol and the frame relay protocol could not be processed by one hardware system.

【0008】そこで、本発明は、このような従来の問題
点を鑑みてなされたもので、本発明の目的は、交換機で
V5.2プロトコール、ISDN PRIプロトコール、No.7プロ
トコール及びフレームリレープロトコールを共に受容し
て処理し得るようにした交換機の多重プロトコール機能
装置を提供することにある。
Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to provide an exchange.
An object of the present invention is to provide a multi-protocol function device of an exchange which can accept and process both the V5.2 protocol, the ISDN PRI protocol, the No. 7 protocol and the frame relay protocol.

【0009】[0009]

【課題を解決するための手段】このような目的を達成す
るため、本発明に係る交換機の多重プロトコール機能装
置においては、多重プロトコール処理部と、加入者整合
部とに連結されて、加入者が多重プロトコールに接続し
得るように整合する相互接続部と、該相互接続部に連結
されて、E1物理階層、No.7、V5.2、ISDN PRI、フレー
ムリレー機能を遂行する多重プロトコール処理部と、前
記相互接続部と加入者間のインタフェースを行って、加
入者が多重プロトコール機能を使用し得るように整合す
る加入者整合部と、を備えて構成されている。
In order to achieve the above object, in a multi-protocol function device for an exchange according to the present invention, a multi-protocol processing unit and a subscriber coordination unit are connected so that a subscriber is connected. An interconnect unit adapted to connect to multiple protocols, and a multiple protocol processing unit connected to the interconnect unit to perform an E1 physical layer, No. 7, V5.2, ISDN PRI, frame relay function; , A subscriber matching unit that performs an interface between the interconnecting unit and the subscriber and matches the subscriber to use the multiple protocol function.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】本発明は、4種のプロトコールを支援し得
るハードウェアを具現するとき、多少差のあるハードウ
ェアを全て支援し得るようにハードウェアを具現した
後、各プロトコールを遂行するときに必要なハードウェ
ア資源のみを選択的にするように、ソフトウェア的に具
現するものである。
According to the present invention, when implementing hardware capable of supporting four types of protocols, it is necessary to implement hardware to support all hardware having some differences, and to execute each protocol. This is realized by software so that only the necessary hardware resources are selected.

【0012】図4は、一般の物理階層におけるNo.7、V5.
2、ISDN PRI、フレームリレープロトコールの機能を示
したテーブルで、その機能を説明すると次のようであ
る。
FIG. 4 shows No. 7, V5.
2. The table below shows the functions of ISDN PRI and frame relay protocol.

【0013】先ず、No.7のプロトコールの場合、基本的
な16チャンネルを使用し、1〜31番目のチャンネルまで
を選択して使用することができ、ISDN PRIプロトコー
ルの場合、各E1物理階層の16番目のチャンネルのみを使
用することができ、V5.2プロトコールの場合、各E1物理
階層の15、16、31番目のチャンネルを使用することがで
き、フレームリレープロトコールの場合、各E1の各チャ
ンネル別に64Kbpsをそれぞれ31個ずつ使用すると共に、
6個のチャンネルを一つの単位として使用するか、31個
のチャンネルを一つの単位として使用することができ
る。
First, in the case of the protocol of No. 7, 16 basic channels are used, and the first to 31st channels can be selected and used. In the case of the ISDN PRI protocol, each E1 physical layer Only the 16th channel can be used, for the V5.2 protocol, the 15, 16, 31st channels of each E1 physical layer can be used, and for the frame relay protocol, each E1 channel Separately use 31 pieces of 64Kbps each,
Six channels can be used as one unit, or 31 channels can be used as one unit.

【0014】そして、本発明に係る交換機の多重プロト
コール機能装置においては、図1に示したように、多重
プロトコール処理部(20)と、加入者整合部(40)とに連結
されて、加入者が多重プロトコールに接続し得るように
整合する相互接続部(10)と、該相互接続部(10)に連結さ
れて、E1物理階層、No.7、V5.2、ISDN PRI、フレーム
リレー機能を遂行する多重プロトコール処理部(20)と、
前記相互接続部(10)と加入者間のインタフェースを行っ
て、加入者が多重プロトコール機能を使用し得るように
整合する加入者整合部(40)と、を備えて構成されてい
る。
In the multiplex protocol function device of the exchange according to the present invention, as shown in FIG. 1, the multiplex protocol processing unit (20) and the subscriber matching unit (40) are connected to Is connected so that it can connect to multiple protocols, and is connected to the interconnect (10) to provide the E1 physical layer, No. 7, V5.2, ISDN PRI, frame relay functions. A multiplex protocol processing unit (20) to perform;
And a subscriber matching unit (40) for interfacing between the interconnection unit (10) and the subscriber so that the subscriber can use the multiple protocol function.

【0015】且つ、前記多重プロトコール処理部(20)に
おいては、図2に示したように、多重プロトコール処理
部(20)のプログラムの遂行を制御し、内部の各ブロック
に接近するとき、又は各ブロックにインタラプトが発生
したときに、インタラプトを制御する中央処理装置部(2
1)と、該中央処理装置部(21)にクロックを供給するクロ
ック発生回路部(22)と、前記多重プロトコール処理部(2
0)のデータを格納するメモリ部(23)と、前記中央処理
装置部(21)が接近しようとするブロックのアドレスを翻
訳して、各ブロックにエラー無しに接近できるようにす
るアドレス翻訳部(24)と、第1〜第4E1フレーマ及び回線
整合部(28〜31)の各E1フレームをスイッチングして、
各E1フレームのプロトコールを処理すべきチャンネル
は、前記中央処理装置部(21)にスイッチングし、外部時
分割スイッチ整合部及び音声チャンネルを通じてデータ
送受信を行う内部時分割スイッチ部(25)と、該内部時分
割スイッチ部(25)の各E1フレーム内のHDLCプロトコール
を処理すべきチャンネルを抽出又は合成して、前記中央
処理装置部(21)に伝送する多重チャンネルHDLC処理部(2
6)と、外部時分割スイッチからフレーム同期信号を受信
して、前記内部時分割スイッチ部(25)と、前記第1〜第4
E1フレーマ及び回線整合部(28〜31)にクロック及びフ
レーム同期信号をそれぞれ供給し、外部時分割スイッ
チ、各E1中継線及び音声チャンネルに対して整合する外
部時分割スイッチ整合部(27)と、E1フレームを生成し、
受信されたフレームを分割し、E1リンクを長距離に伝送
し得るように、双極性信号レベルとして送信する第1〜
第4E1フレーマ及び回線整合部(28〜31)と、から構成
されている。
The multiplex protocol processing unit (20) controls the execution of the program of the multiplex protocol processing unit (20) as shown in FIG. When an interrupt occurs in a block, the central processing unit (2
1), a clock generation circuit section (22) for supplying a clock to the central processing unit section (21), and the multiplex protocol processing section (2
0) and an address translator (21) which translates the addresses of the blocks to be accessed by the central processing unit (21) so that each block can be accessed without error. 24) and switching each E1 frame of the first to fourth E1 framers and the line matching unit (28 to 31),
A channel for processing the protocol of each E1 frame is switched to the central processing unit (21), and an internal time division switch unit (25) for transmitting and receiving data through an external time division switch matching unit and an audio channel; A multi-channel HDLC processing unit (2) for extracting or synthesizing a channel for processing the HDLC protocol in each E1 frame of the time division switch unit (25) and transmitting the extracted channel to the central processing unit (21).
6), receiving a frame synchronization signal from an external time-division switch, the internal time-division switch section (25), and the first to fourth
An external time division switch, an external time division switch matching unit (27) that supplies a clock and a frame synchronization signal to the E1 framer and line matching unit (28 to 31), and matches each E1 trunk line and voice channel; Generate an E1 frame,
Split the received frame and send it as a bipolar signal level so that it can be transmitted over long distances on the E1 link.
And a 4E1 framer and a line matching unit (28 to 31).

【0016】又、前記中央処理装置部(21)としては、モ
トローラ社の32ビットMC68MH360を使用することがで
き、プログラムの遂行、各資源への接近、各資源から発
生されたインタラプトをそれぞれ制御する機能を担う。
As the central processing unit (21), a 32-bit MC68MH360 manufactured by Motorola can be used to control the execution of a program, access to each resource, and an interrupt generated from each resource. Take charge of function.

【0017】更に、クロック発生回路部(22)は、中央
処理装置部(21)が各資源に接近するときに使用されるク
ロックとして、32.384MHzのクロックを前記中央処理装
置部(21)に供給し、前記中央処理装置部(21)から内部
時分割スイッチ部(25)に接近するか、又は、時分割スイ
ッチの内部動作時に、20MHzのクロックを内部時分割ス
イッチ部(25)に供給し、外部時分割スイッチ整合部(27)
の外部時分割スイッチから受信した4.096MHzのクロック
及び8KHzのフレーム同期を受信して、それぞれの第1〜
第4E1フレーマ及び回線整合部(28〜31)に供給する。
このようにクロック及びフレーム同期信号を受信した第
1〜第4E1フレーマ及び回線整合部(28〜31)では、E1フ
レームを利用して送受信を行う。
Further, the clock generation circuit (22) supplies a clock of 32.384 MHz to the central processing unit (21) as a clock used when the central processing unit (21) approaches each resource. Then, the central processing unit (21) approaches the internal time-division switch unit (25), or supplies a 20 MHz clock to the internal time-division switch unit (25) during the internal operation of the time-division switch, External time division switch matching part (27)
Receiving the 4.096 MHz clock and 8 KHz frame synchronization received from the external time-division switch of
It is supplied to the 4E1 framer and line matching unit (28-31).
Thus, the clock and frame synchronization signal received
The first to fourth E1 framers and line matching units (28 to 31) transmit and receive using E1 frames.

【0018】又、メモリ部(23)は、四つに大別すること
ができるが、第一に、ROM(Read Only Memory(判読
専用メモリ))は、256Kbyteの大きさを有し、遂行すべ
き各種プログラムコードが格納されており、第二に、局
部メモリは、ハードウェア資源の異常有無を確認し得る
デバックプログラム(debug program)データを格納す
ることができ、第三に、二重ポートメモリは、プロトコ
ールの遂行の際、階層1と階層2間では、同様なハード
ウェア内で通信が行われ、階層2と階層3間では、階層
3の処理が他のハードウェアで行われるため、通信を行
う方法として二重ポートメモリを有し、第四に、階層1
と階層2間の通信を行うために、バッファメモリ、実際
プロトコールのプログラム及びデータが格納されるメモ
リ領域として共有メモリを有する。
The memory unit (23) can be roughly divided into four. First, a ROM (Read Only Memory) has a size of 256 Kbytes and is used for execution. Second, the local memory can store debug program data that can confirm whether there is an abnormality in hardware resources, and thirdly, a dual port memory. When performing a protocol, communication is performed in the same hardware between the layers 1 and 2 and between the layers 2 and 3, the processing of the layer 3 is performed by other hardware. Fourth, there is a dual-port memory,
In order to perform communication between the host and the layer 2, a shared memory is provided as a buffer memory and a memory area for storing a program and data of an actual protocol.

【0019】更に、アドレス翻訳部(24)は、前記中央処
理装置部(21)から各メモリ部(23)に接近するか、内部
時分割スイッチ(25)に接近するか、若しくは、第1〜第4
E1フレーマ及び回線整合部(28〜31)に接近するとき、
該当アドレスを翻訳して、各資源をエラー無しに接近さ
せる。
Further, the address translator (24) is adapted to approach each memory unit (23) from the central processing unit (21), approach an internal time division switch (25), or the 4th
When approaching the E1 framer and line matching part (28-31)
Translate the address so that each resource can be approached without error.

【0020】且つ、内部時分割スイッチ部(25)は、各E1
フレーマ及び回線整合部(28〜31)の各E1フレーム及び
外部時分割スイッチ整合部(27)のハイウェイをスイッ
チングさせ、それら各E1フレーム内のHDLCプロトコール
を処理すべきチャンネルを抽出又は合成する機能を遂行
する。
The internal time-division switch unit (25)
A function of switching each E1 frame of the framer and line matching unit (28-31) and the highway of the external time-division switch matching unit (27), and extracting or combining a channel for processing the HDLC protocol in each E1 frame. Perform.

【0021】又、前記各E1フレームのプロトコールを処
理すべきチャンネルは、内部時分割スイッチ(25)により
中央処理装置のMC68MH360のTDM(Time Division Mult
iple(時分割多重化))ポートにスイッチングされ、音
声チャンネルは、外部時分割スイッチにより送受信され
る。
The channel for processing the protocol of each of the E1 frames is controlled by an internal time division switch (25) by a TDM (Time Division Multiplex) of the MC68MH360 of the central processing unit.
iple (time division multiplexing)) port, and the audio channel is transmitted and received by an external time division switch.

【0022】更に、外部時分割スイッチ整合部(27)は、
第一に、外部時分割スイッチから4.096MHzのクロック
と、8KHzのフレーム同期信号とを受信して、前記内部時
分割スイッチ部(25)、第1〜第4E1フレーマ及び回線整合
部(28〜31)にクロック及びフレーム同期信号をそれぞ
れ供給し、第二に、外部時分割スイッチ、各E1中継線及
び音声チャンネルに対して整合を行う機能を担う。
Further, the external time division switch matching section (27)
First, a 4.096 MHz clock and an 8 KHz frame synchronization signal are received from an external time division switch, and the internal time division switch unit (25), the first to fourth E1 framers and line matching units (28 to 31) are received. ) Supplies a clock and a frame synchronization signal, respectively, and secondly, has a function of performing matching with respect to an external time division switch, each E1 trunk line, and an audio channel.

【0023】且つ、前記第1〜第4E1フレーマ及び回線整
合部(28〜31)では、E1フレームを生成したり、受信し
たフレームを分割し、E1リンクを長距離に伝送し得るよ
うに、双極性信号レベルとして送信する。
The first to fourth E1 framers and line matching units (28 to 31) generate E1 frames, divide received frames, and transmit the E1 link over a long distance so that the E1 link can be transmitted over a long distance. Is transmitted as a sex signal level.

【0024】この場合、MC68MH360とMC67360とは、中央
処理装置部(21)内のHDLC制御器を時間分割に基づいて使
用可能であるかによって区別される。且つ、前記MC68MH
360は、送受信を包含して全て64個のHDLC制御器を内蔵
しており、E1物理階層には、32個のチャンネルが存在す
る。
In this case, the MC68MH360 and the MC67360 are distinguished by whether the HDLC controller in the central processing unit (21) can be used based on time division. And the MC68MH
The 360 includes 64 HDLC controllers, including transmission and reception, and there are 32 channels in the E1 physical layer.

【0025】よって、各チャンネル毎にHDLC制御を行お
うとすると、前記MC68MH360を使用すべきであるが、前
記MC67360を使用する場合、ただ、4個の制御器を使用す
るため、E1の32個チャンネルに対するHDLC制御機能を完
全に提供することができない。
Therefore, to perform HDLC control for each channel, the MC68MH360 should be used. However, when the MC67360 is used, since only four controllers are used, the 32 channels of E1 are used. Cannot fully provide HDLC control functions for

【0026】従って、ISDN PRIプロトコールを支援
する場合には、ハードウェア内に4個のE1を支援し、プ
ロトコール上で各E1の16チャンネルのみを支援するHDLC
制御器を備える必要があり、前記4個のE1は、内部時分
割スイッチ部(25)に入出力され、MC68MH360と送受信す
るための送受信線を必要とする。
Therefore, when supporting the ISDN PRI protocol, an HDLC that supports four E1s in hardware and supports only 16 channels of each E1 on the protocol
It is necessary to provide a controller. The four E1s are input / output to / from the internal time-division switch unit (25), and require a transmission / reception line for transmitting / receiving to / from the MC68MH360.

【0027】よって、E1回線上にISDN PRIプロトコー
ルデータを送信しようとする場合は、先ず、内部時分割
スイッチ部(25)を制御して、前記MC68MH360から出力さ
れる1番目のチャンネルは、1番目のE1の16番目チャン
ネルに、2番目のチャンネルは、2番目のE1の16番目チ
ャンネルに、それぞれスイッチングされるように、前記
内部時分割スイッチ部(25)を初期化させる。
Therefore, when attempting to transmit ISDN PRI protocol data on the E1 line, first, the internal time-division switch unit (25) is controlled so that the first channel output from the MC68MH360 is the first channel. The internal time-division switch unit (25) is initialized so that the 16th channel of E1 and the second channel are switched to the 16th channel of the second E1, respectively.

【0028】しかし、各E1の16番目チャンネルをMC68MH
360に入力する場合は、前述したE1の送信経路と逆方向
に遂行する。
However, the 16th channel of each E1 is MC68MH
When inputting to 360, it is performed in a direction opposite to the transmission path of E1 described above.

【0029】このように送受信を行うとき、実際のデー
タが共有メモリに書き込まれるように、前記MC68MH360
の初期化時に、前記MC68MH360のHDLC制御器のバッファ
説明器というレジスタに共有メモリのアドレスを格納し
て、実際のプロトコールデータの送受信を可能とする。
When data is transmitted and received in this manner, the MC68MH360 is controlled so that actual data is written to the shared memory.
At the time of initialization of the MC68MH360, the address of the shared memory is stored in a register called a buffer explanation device of the HDLC controller of the MC68MH360, thereby enabling actual transmission and reception of protocol data.

【0030】又、V5.2プロトコールを支援する場合、
ISDN PRIプロトコールとほぼ類似な方法によって遂行
されるが、使用可能なチャンネルが、ISDN PRIプロト
コールよりも多いため、V5.2プロトコールを使用すると
き、各E1の16番目のチャンネルは、ISDN PRIと同様で
あり、追加的に使用される15番目及び31番目のチャンネ
ルのプロトコールデータは次のようである。
When supporting the V5.2 protocol,
Performed in a manner very similar to the ISDN PRI protocol, but because there are more channels available than the ISDN PRI protocol, when using the V5.2 protocol, the 16th channel of each E1 is similar to the ISDN PRI protocol. And the protocol data of the 15th and 31st channels used additionally are as follows.

【0031】先ず、MC68MH360の時分割ポートの5番目の
チャンネルは、内部時分割スイッチ部(25)の1番目のE1
の15番目のチャンネルに、6番目のチャンネルは、2番目
のE1の15番目のチャンネルに、7番目のチャンネルは、3
番目のE1の15番目のチャンネルに、8番目のチャンネル
は、4番目のE1の15番目のチャンネルに、9番目のチャン
ネルは、1番目のE1の31番目のチャンネルに、10番目の
チャンネルは、2番目のE1の31番目のチャンネルにそれ
ぞれスイッチングされるように、前記MC68MH360の初期
化時に、前記内部時分割スイッチ部(25)を制御する。
First, the fifth channel of the time division port of the MC68MH360 is the first E1 of the internal time division switch unit (25).
The 15th channel of the 6th channel is the 15th channel of the second E1, the 7th channel is 3
The 15th channel of the 1st E1, the 8th channel is the 15th channel of the 4th E1, the 9th channel is the 31st channel of the 1st E1, the 10th channel is The internal time-division switch unit (25) is controlled at the time of initialization of the MC68MH360 so as to be switched to the 31st channel of the second E1, respectively.

【0032】このように、V5.2プロトコールの物理階層
では、各E1当たり3個のチャンネルを使用しており、ボ
ード当たり4個のE1が存在するため、前記MC68MH360の時
間分割ポートは、最大12個の多重チャンネルHDLC処理部
(26)を使用するようになる。
As described above, in the physical layer of the V5.2 protocol, since three channels are used for each E1 and four E1s exist for each board, the time division port of the MC68MH360 has a maximum of 12 channels. Multi-channel HDLC processor
(26) will be used.

【0033】更に、V5.2プロトコールのE1を通じてデー
タを受信する場合は、送信時の逆方向の過程を経て遂行
する。
Further, when data is received through E1 of the V5.2 protocol, the data is transmitted through a process in the reverse direction at the time of transmission.

【0034】且つ、No.7プロトコールを支援する場合
は、多数のチャンネルを使用しようとすると、より高い
性能を要するため、ボード当たり4個のチャンネルのみ
を使用して、32ビットのMC68MH360で処理可能なデータ
数だけを処理するようになる。
In addition, when supporting the No. 7 protocol, if a large number of channels are used, higher performance is required. Therefore, only 4 channels per board can be used and processed by a 32-bit MC68MH360. It processes only a large number of data.

【0035】又、前記ISDN PRI又はV5.2プロトコール
を支援する場合に、固定チャンネルを使用しているが、
No.7プロトコールの場合には、ソフトウェアの要請に従
って、使用しようとするE1及びチャンネル番号をソフト
ウェアから受信して、内部時分割スイッチを制御するこ
とにより、最大4個のチャンネルのみを使用して、No.7
プロトコールを提供することができる。
When supporting the ISDN PRI or V5.2 protocol, a fixed channel is used.
In the case of the No. 7 protocol, at the request of the software, E1 and the channel number to be used are received from the software, and by controlling the internal time division switch, only up to four channels are used. No.7
A protocol can be provided.

【0036】最終に、フレームリレープロトコールを支
援する場合は、各E1の各チャンネルをデータチャンネル
として使用することができ、6チャンネル又は31チャン
ネルを一つの単位として、データを送信することができ
る。この場合、MC68MH360は、ただ、プログラムの遂行
する機能をし、実際に、プロトコールデータは多重チャ
ンネルHDLC処理部(26)に送受信されて、共有メモリとの
通信が行われる。
Finally, when supporting the frame relay protocol, each channel of each E1 can be used as a data channel, and data can be transmitted using 6 channels or 31 channels as one unit. In this case, the MC68MH360 simply performs the function of executing the program, and the protocol data is actually transmitted to and received from the multi-channel HDLC processing unit (26), and communication with the shared memory is performed.

【0037】このように、本発明では、交換機でV5.2プ
ロトコール、ISDN PRIプロトコール、No.7プロトコー
ル及びフレームリレープロトコールを共に受容して処理
することができる。
As described above, according to the present invention, the exchange can receive and process both the V5.2 protocol, the ISDN PRI protocol, the No. 7 protocol, and the frame relay protocol.

【0038】更に、本発明は、このような実施の形態に
限定されるものでなく、請求範囲を外れない限り多様な
形態に変更して使用することができる。
Further, the present invention is not limited to such an embodiment, and can be used in various forms without departing from the scope of the claims.

【0039】[0039]

【発明の効果】以上説明したように、本発明に係る交換
機の多重プロトコール機能装置においては、一つの同一
ハードウェア内の交換機でV5.2プロトコール、ISDN PR
Iプロトコール、No.7プロトコール及びフレームリレー
プロトコールの四つのプロトコールを搭載し得るハード
ウェアを具現することにより、各プロトコール毎のサブ
システムにそれぞれ他のハードウェアを搭載していた従
来に対比して、一つのハードウェアにE1物理階層及び四
つのプロトコールを受容することが可能となって、一つ
のサブシステムのみで5個のサブシステムの処理能力を
具現して、システムの生産原価の競争力で有利であると
いう効果がある。
As described above, in the multiplex protocol function device of the exchange according to the present invention, the V5.2 protocol, the ISDN PR
By implementing hardware that can be equipped with four protocols, I protocol, No. 7 protocol, and frame relay protocol, compared to the conventional system in which subsystems for each protocol were equipped with other hardware, respectively. One hardware can accept the E1 physical layer and four protocols, and only one subsystem realizes the processing capacity of five subsystems, which is advantageous in terms of system production cost competitiveness. There is an effect that is.

【0040】且つ、一つのハードウェアから四つのプロ
トコールを支援し得るため、別途のハードウェアに具現
した場合に比べ、研究開発のための人力及び費用を低減
し得るという効果がある。
In addition, since four protocols can be supported by one hardware, there is an effect that the manpower and cost for research and development can be reduced as compared with a case where the hardware is implemented by separate hardware.

【0041】又、別途のハードウェアに具現した場合に
比べ、生産原価を低減し得るという効果がある。
Further, there is an effect that the production cost can be reduced as compared with the case where the hardware is embodied separately.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る交換機の多重プロトコール機能装
置を示したブロック図である。
FIG. 1 is a block diagram showing a multi-protocol function device of an exchange according to the present invention.

【図2】図1の多重プロトコール処理部を示したブロッ
ク図である。
FIG. 2 is a block diagram showing a multiplex protocol processing unit of FIG. 1;

【図3】従来の交換機を示した概略構成図である。FIG. 3 is a schematic configuration diagram showing a conventional exchange.

【図4】一般の物理階層におけるNo.7、ISDN、V5.2、フ
レームリレープロトコールの機能を示したテーブルであ
る。
FIG. 4 is a table showing functions of No. 7, ISDN, V5.2, and frame relay protocol in a general physical layer.

【符号の説明】[Explanation of symbols]

10:相互接続部 20:多重プロトコール処理部 21:中央処理装置部 22:クロック発生回路部 23:メモリ部 24:アドレス翻訳部 25:内部時分割スイッチ部 26:多重チャンネルHDLC処理部 27:外部時分割スイッチ整合部 28〜31:第1〜第4E1フレーマ及び回線整合部 40:加入者整合部 10: Interconnection unit 20: Multiplex protocol processing unit 21: Central processing unit 22: Clock generation circuit unit 23: Memory unit 24: Address translation unit 25: Internal time division switch unit 26: Multi-channel HDLC processing unit 27: External Division switch matching unit 28-31: 1st-4th E1 framer and line matching unit 40: Subscriber matching unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 盧 在雄 大韓民国京畿道利川市安興洞470 住公ア パート105−1203 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Roh Jiao-yu 470 Ansung-dong, Icheon-si, Gyeonggi-do, Republic of Korea

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】交換機において、 多重プロトコール処理部と、加入者整合部とに連結され
て、加入者が多重プロトコールに接続し得るように整合
する相互接続部と、 該相互接続部に連結されて、E1物理階層、No.7、V5.2、
ISDN PRI、フレームリレー機能を遂行する多重プロト
コール処理部と、 前記相互接続部と加入者間のインタフェースを行って、
加入者が多重プロトコール機能を使用し得るように整合
する加入者整合部と、を備えて構成されることを特徴と
する交換機の多重プロトコール機能装置。
1. An exchange, connected to a multi-protocol processing unit and a subscriber matching unit, adapted to match a subscriber so as to be able to connect to the multi-protocol, and connected to the inter-connecting unit. , E1 physical layer, No.7, V5.2,
ISDN PRI, a multiplexed protocol processing unit that performs a frame relay function, and performs an interface between the interconnection unit and a subscriber,
A subscriber matching unit for matching so that a subscriber can use the multiple protocol function.
【請求項2】前記多重プロトコール処理部は、多重プロ
トコール処理部のプログラムの遂行を制御し、内部の各
ブロックに接近するとき、又は各ブロックにインタラプ
トが発生したときに、インタラプトを制御する中央処理
装置部と、 該中央処理装置部にクロックを供給するクロック発生回
路部と、 前記多重プロトコール処理部のデータを格納するメモリ
部と、 前記中央処理装置部が接近しようとするブロックのアド
レスを翻訳して、各ブロックにエラー無しに接近できる
ようにするアドレス翻訳部と、 第1〜第4E1フレーマ及び回線整合部の各E1フレームをス
イッチングして、各E1フレームのプロトコールを処理す
べきチャンネルは、前記中央処理装置部にスイッチング
し、外部時分割スイッチ整合部及び音声チャンネルを通
じてデータ送受信を行う内部時分割スイッチ部と、 該内部時分割スイッチ部の各E1フレーム内のHDLCプロト
コールを処理すべきチャンネルを抽出又は合成して、前
記中央処理装置部に伝送する多重チャンネルHDLC処理部
と、 外部時分割スイッチからフレーム同期信号を受信して、
前記内部時分割スイッチ部と、前記第1〜第4E1フレーマ
及び回線整合部にクロック及びフレーム同期信号をそれ
ぞれ供給し、外部時分割スイッチ、各E1中継線及び音声
チャンネルに対して整合する外部時分割スイッチ整合部
と、 E1フレームを生成し、受信されたフレームを分割し、E1
リンクを長距離に伝送し得るように、双極性信号レベル
として送信する第1〜第4E1フレーマ及び回線整合部と、
から構成されることを特徴とする請求項1に記載の交換
機の多重プロトコール機能装置。
2. The central processing unit controls the execution of a program of the multiple protocol processing unit, and controls an interrupt when approaching each internal block or when an interrupt occurs in each block. A clock generation circuit for supplying a clock to the central processing unit; a memory unit for storing data of the multiplex protocol processing unit; and an address of a block to which the central processing unit approaches. An address translator that enables each block to be accessed without error, and a channel for processing the protocol of each E1 frame by switching each E1 frame of the first to fourth E1 framers and the line matching unit, Switching to central processing unit, data transmission / reception through external time division switch matching unit and voice channel A multi-channel HDLC processing unit for extracting or synthesizing a channel for processing the HDLC protocol in each E1 frame of the internal time division switch unit and transmitting the extracted channel to the central processing unit unit; Receiving the frame synchronization signal from the external time division switch,
A clock and a frame synchronization signal are supplied to the internal time division switch unit and the first to fourth E1 framers and line matching units, respectively, and an external time division switch, an external time division matching each E1 trunk line and an audio channel. The switch matching unit generates an E1 frame, divides the received frame, and
First to fourth E1 framer and line matching unit transmitting as a bipolar signal level so that the link can be transmitted over a long distance,
The multiplex protocol function device for an exchange according to claim 1, characterized by comprising:
【請求項3】前記中央処理装置部は、前記ISDN PRIプ
ロトコールを支援する場合、4個のE1を支援し、プロト
コール上で各E1の16チャンネルを支援するHDLC制御器を
備え、前記4個のE1は、内部時分割スイッチ部に入出力
されるように備えて、E1回線上にISDN PRIプロトコー
ルデータを送信するために、前記内部時分割スイッチ部
を制御して、前記中央処理装置部から出力される1番目
のチャンネルは、1番目のE1の16番目チャンネルに、2
番目のチャンネルは、2番目のE1の16番目チャンネル
に、それぞれスイッチングされるように、前記内部時分
割スイッチ部を初期化させ、送受信時の実際のデータ
は、前記メモリ部の共有メモリ領域に書き込まれるよう
に制御することを特徴とする請求項2に記載の交換機の
多重プロトコール機能装置。
3. The central processing unit, when supporting the ISDN PRI protocol, includes an HDLC controller that supports four E1s and supports 16 channels of each E1 on the protocol. E1 controls the internal time-division switch unit to transmit ISDN PRI protocol data on the E1 line in preparation for input / output to the internal time-division switch unit, and outputs the data from the central processing unit. The first channel to be assigned is the 16th channel of the first E1,
The second channel initializes the internal time-division switch unit so as to be switched to the 16th channel of the second E1, respectively, and actual data at the time of transmission / reception is written to the shared memory area of the memory unit. 3. The multi-protocol function device for an exchange according to claim 2, wherein the multi-protocol function device is controlled so as to be controlled.
【請求項4】前記中央処理装置部は、前記V5.2プロトコ
ールを支援する場合、前記中央処理装置部から出力され
る1番目のチャンネルは、1番目のE1の16番目のチャンネ
ルに、2番目のチャンネルは、2番目のE1の16番目のチャ
ンネルに、5番目のチャンネルは、1番目のE1の15番目の
チャンネルに、6番目のチャンネルは、2番目のE1の15番
目のチャンネルに、7番目のチャンネルは、3番目のE1の
15番目のチャンネルに、8番目のチャンネルは、4番目の
E1の15番目のチャンネルに、9番目のチャンネルは、1番
目のE1の31番目のチャンネルに、10番目のチャンネル
は、2番目のE1の31番目のチャンネルにそれぞれスイッ
チングされるように、前記内部時分割スイッチ部を制御
することを特徴とする請求項2に記載の交換機の多重プ
ロトコール機能装置。
4. When the central processing unit supports the V5.2 protocol, the first channel output from the central processing unit is the 16th channel of the first E1, and the second channel is the second channel. The second channel is the 16th channel of the second E1, the fifth channel is the 15th channel of the first E1, the sixth channel is the 15th channel of the second E1, The third channel is the third E1
The 15th channel, the 8th channel, the 4th
The internal so that the 15th channel of E1, the ninth channel is switched to the 31st channel of the first E1, and the 10th channel is switched to the 31st channel of the second E1 respectively 3. The apparatus according to claim 2, wherein the time division switch is controlled.
【請求項5】前記中央処理装置部は、前記No.7プロトコ
ールを支援する場合、ソフトウェアの要請に従って、使
用しようとするE1及びチャンネル番号をソフトウェアか
ら受信して、内部時分割スイッチを制御することによ
り、最大4個のチャンネルのみを使用するように制御す
ることを特徴とする請求項2に記載の交換機の多重プロ
トコール機能装置。
5. The central processing unit, when supporting the No. 7 protocol, receives an E1 and a channel number to be used from software according to a request of the software, and controls an internal time-division switch. 3. The apparatus according to claim 2, wherein control is performed such that only a maximum of four channels are used.
【請求項6】前記中央処理装置部は、前記フレームリレ
ープロトコールを支援する場合、各E1の各チャンネルを
データチャンネルとして使用し、6チャンネル又は31チ
ャンネルを一つの単位として、データ送受信が行われる
ように制御することを特徴とする請求項2に記載の交換
機の多重プロトコール機能装置。
6. The central processing unit, when supporting the frame relay protocol, uses each channel of each E1 as a data channel, and performs data transmission / reception using 6 channels or 31 channels as one unit. The multiplex protocol function device for an exchange according to claim 2, wherein the control is performed in the following manner.
JP2000046414A 1999-03-03 2000-02-23 Apparatus of multi-protocol in exchange Pending JP2000261519A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990006961A KR100300843B1 (en) 1999-03-03 1999-03-03 Apparatus for capability of multi protocol in exchanger
KR99-6961 1999-03-03

Publications (1)

Publication Number Publication Date
JP2000261519A true JP2000261519A (en) 2000-09-22

Family

ID=19575435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000046414A Pending JP2000261519A (en) 1999-03-03 2000-02-23 Apparatus of multi-protocol in exchange

Country Status (2)

Country Link
JP (1) JP2000261519A (en)
KR (1) KR100300843B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451785B1 (en) * 2000-11-22 2004-10-08 엘지전자 주식회사 Method for v5.2 reprovision procedure according to change of e1 link number
CN102724164A (en) * 2011-04-08 2012-10-10 宝山钢铁股份有限公司 Multi-communication protocol transmission apparatus of electric power control system and method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464152B1 (en) * 2001-12-27 2005-01-03 엘지전자 주식회사 Method for Manageing ISDN -PRI Protocol Integrally
KR100448866B1 (en) * 2002-10-07 2004-09-18 엘지전자 주식회사 E1 Board Having Multi Protocol

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451785B1 (en) * 2000-11-22 2004-10-08 엘지전자 주식회사 Method for v5.2 reprovision procedure according to change of e1 link number
CN102724164A (en) * 2011-04-08 2012-10-10 宝山钢铁股份有限公司 Multi-communication protocol transmission apparatus of electric power control system and method thereof

Also Published As

Publication number Publication date
KR20000059397A (en) 2000-10-05
KR100300843B1 (en) 2001-09-26

Similar Documents

Publication Publication Date Title
US6233643B1 (en) Apparatus including a host processor and communications adapters interconnected with a bus
US5771232A (en) Expandable local inter-system bus architecture in a multiplexed environment
US5204949A (en) Multi-channel/multi-circuit communication controller
US6195359B1 (en) Intelligent router for remote internet access
JPH01502707A (en) Method and apparatus for providing variable reliability in telecommunications switching systems
JPH06276215A (en) Frame relay module control system
US4672604A (en) Time slot polling arrangement for multiple stage time division switch
JPH0573306B2 (en)
US6178180B1 (en) Communications adapter for processing ATM and ISDN data
JPS63252046A (en) Exchange
WO1995023492A1 (en) Multi-processing and direct routing of signalling protocols in voice communication channels
JP2000261519A (en) Apparatus of multi-protocol in exchange
JPH03265334A (en) Multi-channel communication processor
JP2002524889A (en) Resource interface unit for telecommunication switch nodes
KR100295831B1 (en) Integrated E1 trunk function and No.7 protocol function subsystem in switching system
KR100217421B1 (en) Apparatus for processing no.7 signalling for private exchange system
KR100354269B1 (en) Apparatus and method for data communication between block in mobile communication BTS
JP3586520B2 (en) Digital message relay system
KR20010010621A (en) Apparatus for handling of V5.2 protocol in PSTN switch
KR100322274B1 (en) Communication method between switch and computer
JPH0338197A (en) Multi-media exchange system
US20070268895A1 (en) Method and apparatus for switching data
JP2001086135A (en) Interface card configuration system
WO1999004540A1 (en) Communication system
JPS63244946A (en) Time-division multiplexing transmission system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202