JP2000252946A - Distortion compensation circuit for ofdm - Google Patents

Distortion compensation circuit for ofdm

Info

Publication number
JP2000252946A
JP2000252946A JP11049183A JP4918399A JP2000252946A JP 2000252946 A JP2000252946 A JP 2000252946A JP 11049183 A JP11049183 A JP 11049183A JP 4918399 A JP4918399 A JP 4918399A JP 2000252946 A JP2000252946 A JP 2000252946A
Authority
JP
Japan
Prior art keywords
circuit
peak
signal
ofdm
predistorter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11049183A
Other languages
Japanese (ja)
Other versions
JP3522568B2 (en
Inventor
Shiyuuta Ueno
衆太 上野
Yoichi Matsumoto
洋一 松本
Masato Mizoguchi
匡人 溝口
Masahiro Umehira
正弘 梅比良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP04918399A priority Critical patent/JP3522568B2/en
Publication of JP2000252946A publication Critical patent/JP2000252946A/en
Application granted granted Critical
Publication of JP3522568B2 publication Critical patent/JP3522568B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To compensate for the nonlinear distortion generated in the post-stage of an OFDM(orthogonal frequency division multiplexing) transmission even in the case of multi-value quadrature amplitude modulation(QAM). SOLUTION: The OFDM transmission part is provided with a constant peak circuit 7 and a predistorter 9, and an OFDM reception part is provided with a peak restoration circuit 27. The constant peak circuit 7 corrects the peak value of a transmission signal converted to inverse Fourier transform so that it may be within the input range of the predistorter 9. The predistorter 9 adds the reverse characteristics of the nonlinear distortion generated in the succeeding stage (concretely, a frequency converter 13 and an amplifier 14) of the predistorter 9 to the signal corrected by the constant peak circuit 7. Meanwhile, the peak restoration circuit 27 returns the peak value of the reception signal to the value before correction in the constant peak circuit 7 before the reception signal is detected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、OFDM(Orthog
onal Frequency Division Multiplexing;以下「OFD
M」と略記)装置の送信部で問題となる非線形歪を取り
除くOFDM用歪補償回路に関するものである。
TECHNICAL FIELD The present invention relates to OFDM (Orthog
onal Frequency Division Multiplexing;
M), which is related to a distortion compensating circuit for OFDM that removes non-linear distortion which is a problem in the transmission unit of the device.

【0002】[0002]

【従来の技術】始めにOFDM装置の送受信部の構成例
およびその動作について図5を用いて説明する。なお、
図5において、太線で示す信号は同相信号Iと直交信号
Qの2成分からなる複素信号を表し、細線で示す信号は
1成分の実数信号を表している。
2. Description of the Related Art First, an example of the configuration and operation of a transmission / reception unit of an OFDM apparatus will be described with reference to FIG. In addition,
In FIG. 5, a signal shown by a thick line represents a complex signal composed of two components of an in-phase signal I and a quadrature signal Q, and a signal shown by a thin line represents a real signal of one component.

【0003】QPSK(Quadrature Phase Shift Keyin
g )−OFDMの場合、送信するデータ系列は誤り訂正
符号器1により符号化されインタリーブ回路2により送
信データの順番を変更された後マッビング回路3に入力
される。マッビング回路3では1つのサブキャリアで伝
送する2ビットをI,Qデータとして割り当てる。ここ
で、I,Qデータは周波数軸上の複素数の実部,虚部に
相当する。
[0003] QPSK (Quadrature Phase Shift Keyin)
g) In the case of -OFDM, a data sequence to be transmitted is encoded by an error correction encoder 1 and the sequence of transmission data is changed by an interleave circuit 2 before being input to a mapping circuit 3. The mapping circuit 3 allocates two bits transmitted on one subcarrier as I and Q data. Here, the I and Q data correspond to the real part and the imaginary part of the complex number on the frequency axis.

【0004】各マッピング回路3から出力されたI,Q
データはサブキャリア数分のn個のデータ毎に、直列/
並列変換器4,逆FFT回路5及び並列/直列変換器6
により、時間軸上に変換されFFTサイズであるm個の
時系列データの複素数に逆フーリエ変換される。
The I, Q output from each mapping circuit 3
The data is serial / separated every n data for the number of subcarriers.
Parallel converter 4, inverse FFT circuit 5, and parallel / serial converter 6
, The data is transformed on the time axis and inverse Fourier transformed into m complex numbers of time-series data of FFT size.

【0005】この時系列データはコンスタントピーク回
路7に入力される。コンスタントピーク回路7では後段
のプリディストータ9の入力レンジ内となるように入力
データのピーク値を変換して出力する。次にコンスタン
トピーク回路7の出力データはシンボル整形回路8によ
りガードインターバルが付加されランプ処理が行われた
後、プリディストータ9に入力される。
The time series data is input to a constant peak circuit 7. The constant peak circuit 7 converts the peak value of the input data so that it falls within the input range of the pre-distorter 9 at the subsequent stage and outputs the converted value. Next, the output data of the constant peak circuit 7 is input to the predistorter 9 after the symbol shaping circuit 8 adds a guard interval and performs a ramp process.

【0006】プリディストータ9はOFDM送信部の後
段部、具体的には周波数変換器13や増幅器14におい
て発生する非線形歪特性の逆特性をプリディストータ9
の入力信号に付加して出力する。
[0006] The predistorter 9 determines the inverse characteristic of the nonlinear distortion characteristic generated in the latter part of the OFDM transmission section, specifically, the frequency converter 13 and the amplifier 14.
The output is added to the input signal of.

【0007】このプリディストータ9出力のデジタル信
号波形はD/A変換器10によりD/A変換されアナロ
グ信号となる。アナログ信号となった後、このアナログ
信号は所定の低域通過フィルタ11により高周波が取り
除かれ、直交変調器12によりベースバンド帯から中間
周波数帯に変換され、さらに周波数変換器13により無
線周波数帯に移され、最後に高出力な増幅器14により
所望レベルで出力される。
The digital signal waveform output from the predistorter 9 is D / A converted by the D / A converter 10 to become an analog signal. After being converted into an analog signal, the analog signal is subjected to a predetermined low-pass filter 11 to remove high frequencies, converted from a baseband band to an intermediate frequency band by a quadrature modulator 12, and further converted to a radio frequency band by a frequency converter 13. And finally output at a desired level by the high power amplifier 14.

【0008】次にOFDM受信部の動作について説明す
る。受信された信号は低雑音増幅器15,周波数変換器
16により無線周波数帯から中間周波数帯に変換され、
さらに直交検波器17によりベースバンド帯に移され所
定の低域通過フィルタ18により高周波が取り除かれた
後、A/D変換器19によりアナログ信号からデジタル
信号に変換される。
Next, the operation of the OFDM receiver will be described. The received signal is converted from a radio frequency band to an intermediate frequency band by a low noise amplifier 15 and a frequency converter 16,
Further, after being shifted to a baseband band by a quadrature detector 17 and removing a high frequency by a predetermined low-pass filter 18, the analog signal is converted into a digital signal by an A / D converter 19.

【0009】このA/D変換器19出力のデジタル信号
はシンボル同期回路20により所定のタイミングでガー
ドインターバルが取り除かれ、m個の時系列データ毎に
直列/並列変換器21及びFFT回路22により、時間
軸上から周波数軸上にフーリエ変換されたn個のI,Q
データが得られる。このデータを並列/直列変換器23
に通した後、検波回路24により検波出力信号が得られ
る。さらにデインタリーブ回路25により送信側に対応
して受信データの順番を本来の順番に戻した後、誤り訂
正復号器26により伝送過程で生じたデータの誤りを訂
正する。
The digital signal output from the A / D converter 19 has its guard interval removed at a predetermined timing by a symbol synchronizing circuit 20, and a serial / parallel converter 21 and an FFT circuit 22 generate a m-series of time series data. N I, Q Fourier transformed from the time axis to the frequency axis
Data is obtained. This data is converted to a parallel / serial converter 23.
After that, a detection output signal is obtained by the detection circuit 24. Further, the order of the received data is returned to the original order corresponding to the transmitting side by the deinterleave circuit 25, and the error of the data generated in the transmission process is corrected by the error correction decoder 26.

【0010】平均電力に対してピーク電力の大きいOF
DM変調信号では増幅器14において非線形歪の影響を
受けやすい。従来の非線形歪補償はコンスタントピーク
回路7とプリディストータ9により行われる。従来の歪
補償の動作について図6を用いて説明する。図6は増幅
器14の非線形歪特性とプリディストータ9の入出力特
性との一例を示す。増幅器14の非線形歪特性について
は、利得を1としかつ増幅器14の飽和点を1として線
形特性からのずれを示す。プリディストータ9の入出力
特性は増幅器14の非線形歪特性の逆特性であり、両者
は45度の線形特性について線対称になっている。例え
ば振幅Aが入力された場合、プリディストータ9により
振幅Dを出力させ、これを入力振幅Eとして増幅器14
に入力し振幅Cが出力されることにより線形化が行われ
る。ここでは増幅器14の入力振幅に対するAM−AM
特性について説明したが、位相に関するAM−PM特性
についても同様にプリディストータ9で行われる複素乗
算により補償することができる。
OF having large peak power with respect to average power
The DM modulated signal is easily affected by nonlinear distortion in the amplifier 14. Conventional nonlinear distortion compensation is performed by a constant peak circuit 7 and a predistorter 9. The operation of the conventional distortion compensation will be described with reference to FIG. FIG. 6 shows an example of the nonlinear distortion characteristics of the amplifier 14 and the input / output characteristics of the predistorter 9. The nonlinear distortion characteristic of the amplifier 14 shows a deviation from the linear characteristic when the gain is set to 1 and the saturation point of the amplifier 14 is set to 1. The input / output characteristics of the predistorter 9 are the inverse characteristics of the nonlinear distortion characteristics of the amplifier 14, and both are line-symmetric with respect to a linear characteristic of 45 degrees. For example, when the amplitude A is input, the amplitude D is output by the predistorter 9 and the output
, And the amplitude C is output, thereby performing linearization. Here, AM-AM with respect to the input amplitude of the amplifier 14 is used.
Although the characteristics have been described, the AM-PM characteristics relating to the phase can be similarly compensated by complex multiplication performed in the predistorter 9.

【0011】さらにコンスタントピーク回路7は入力信
号に対して振幅のピーク値をFFTサイズm毎に検出
し、一定値Acpに変換して出力する。これによりプリ
ディストータ9の入力振幅を図中のAcp以下の値とす
ることができ、その結果、プリディストータ9は、該プ
リディストータ9の線形化可能領域内で動作することが
できる。
Further, the constant peak circuit 7 detects the peak value of the amplitude of the input signal for each FFT size m, converts it into a constant value Acp, and outputs it. Thus, the input amplitude of the predistorter 9 can be set to a value equal to or smaller than Acp in the figure, and as a result, the predistorter 9 can operate within the linearizable region of the predistorter 9.

【0012】なお、上述した技術の詳細については、例
えば本出願人が先に提案したOFDM用歪補償回路の公
報(特願平10−331781号)を参照にされたい。
For details of the above-described technique, refer to, for example, a gazette of an OFDM distortion compensation circuit previously proposed by the present applicant (Japanese Patent Application No. 10-317881).

【0013】[0013]

【発明が解決しようとする課題】前述の従来のOFDM
用歪補償回路ではOFDM送信部にコンスタントピーク
回路を配置し、逆FFT回路の出力信号の振幅の大きさ
をFFTブロック毎に制限している。このため従来例の
QPSKのような位相変調とは異なり、例えば格子上に
信号配置をとる多値QAM(Quadrature Amplitude Mod
ulation )変調では振幅成分にも変調を行うことから、
従来のOFDM用歪補償回路を用いることはできない。
The above-mentioned conventional OFDM
In the distortion compensating circuit for use, a constant peak circuit is arranged in the OFDM transmitting section, and the magnitude of the amplitude of the output signal of the inverse FFT circuit is limited for each FFT block. For this reason, unlike a conventional phase modulation such as QPSK, for example, a multi-level QAM (Quadrature Amplitude Mod
In the modulation, the amplitude component is also modulated.
A conventional OFDM distortion compensation circuit cannot be used.

【0014】本発明はこのような事情に鑑みてなされた
もので、多値QAM変調の場合においてもOFDM送信
部の後段部において発生する非線形歪を補償することの
できるOFDM用歪補償回路を提供することを目的とす
る。
The present invention has been made in view of such circumstances, and provides a distortion compensating circuit for OFDM that can compensate for non-linear distortion generated in a later stage of an OFDM transmitting section even in the case of multi-level QAM modulation. The purpose is to do.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、コンスタントピーク回路、ブリディスト
ータ、ピーク復元回路からなるOFDM用歪補償回路に
おいて、前記コンスタントピーク回路は、OFDM送信
部において逆フーリエ変換された信号を入力し、前記プ
リディストータの入力レンジ内となるように、入力され
た信号のピーク値を補正して出力し、前記プリディスト
ータは、前記コンスタントピーク回路より後段に接続さ
れ、前記OFDM送信部の後段部において発生する非線
形歪特性の逆特性を入力信号に付加して出力し、前記ピ
ーク復元回路は、OFDM受信部において受信信号を入
力し、前記コンスタントピーク回路で補正したピーク値
を元に戻して出力することを特徴とするOFDM用歪補
償回路である。また、本発明は、前記ピーク復元回路
が、OFDM受信部において各OFDMブロック毎の受
信信号の実効値に基づいてピーク値を元に戻すことを特
徴としている。また、本発明は、送信信号中に特定のパ
イロット信号が含まれる場合、前記ピーク復元回路が、
OFDM受信部において前記パイロット信号の受信信号
に基づいてピーク値を元に戻すことを特徴としている。
To achieve the above object, the present invention provides an OFDM distortion compensating circuit comprising a constant peak circuit, a bridistor, and a peak restoring circuit, wherein the constant peak circuit comprises an OFDM transmitting section. The signal subjected to the inverse Fourier transform is input, and the peak value of the input signal is corrected and output so as to be within the input range of the predistorter, and the predistorter is disposed downstream of the constant peak circuit. Connected to the OFDM transmitting section, and outputs the input signal with the inverse characteristic of the nonlinear distortion characteristic generated in the subsequent stage of the OFDM transmitting section. The peak restoring circuit inputs the received signal in the OFDM receiving section, and outputs the constant peak circuit. A distortion compensation circuit for OFDM, characterized in that the peak value corrected in step (1) is restored and output. Further, the present invention is characterized in that the peak restoration circuit returns the peak value to the original value based on the effective value of the received signal for each OFDM block in the OFDM receiving section. Further, the present invention, when a specific pilot signal is included in the transmission signal, the peak restoration circuit,
The OFDM receiver returns the peak value to the original value based on the received signal of the pilot signal.

【0016】[0016]

【発明の実施の形態】以下、本発明の一実施形態による
OFDM用歪補償回路を図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An OFDM distortion compensation circuit according to one embodiment of the present invention will be described below with reference to the drawings.

【0017】図1は、本発明の第1の実施の形態による
OFDM装置の送受信部のブロック図である。図1の各
部に対応する部分で図5と同じものは同一の符号を付
け、その説明を省略する。本実施の形態においては多値
QAM変調、例えば16QAM−OFDMを想定してお
り、OFDM送信部のマッビング回路3’とOFDM受
信部の検波回路24’はそれに対応している。それ以外
のOFDM送信部は図5の従来例と同じである。
FIG. 1 is a block diagram of a transmitting / receiving section of an OFDM apparatus according to a first embodiment of the present invention. 1 that are the same as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted. In the present embodiment, multi-level QAM modulation, for example, 16 QAM-OFDM is assumed, and the mapping circuit 3 'of the OFDM transmission unit and the detection circuit 24' of the OFDM reception unit correspond to it. The other OFDM transmission units are the same as the conventional example in FIG.

【0018】本発明の第1の実施の形態が従来例と大き
く異なる点は、OFDM受信部においてシンボル同期回
路20と直列/並列変換器21との間にピーク復元回路
27が挿入されている点である。このピーク復元回路2
7はOFDM送信部のコンスタントピーク回路7による
振幅の変換を元に戻す操作を行う。なお、ピーク復元回
路27は検波回路24’の前に配置されていれば、FF
T回路22の後段に置かれてもよい。
The first embodiment of the present invention is significantly different from the conventional example in that a peak restoration circuit 27 is inserted between a symbol synchronization circuit 20 and a serial / parallel converter 21 in an OFDM receiving section. It is. This peak restoration circuit 2
Numeral 7 performs an operation of restoring the amplitude conversion by the constant peak circuit 7 of the OFDM transmission unit. If the peak restoration circuit 27 is arranged before the detection circuit 24 ', the FF
It may be placed after the T circuit 22.

【0019】次に、ピーク復元回路27の構成および動
作を説明する。図2は、本実施形態のピーク復元回路2
7の構成例を示した図である。なお、図2においても太
線で示す信号は同相信号Iと直交信号Qの2成分からな
る複素信号を表し、細線で示す信号は1成分の実数信号
を表している。図2に示すようにピーク復元回路27
は、振幅計算回路28,実効値計算回路29,ROM3
0,遅延回路31,乗算回路32により構成される。
Next, the configuration and operation of the peak restoration circuit 27 will be described. FIG. 2 shows a peak restoration circuit 2 of the present embodiment.
7 is a diagram illustrating a configuration example of FIG. In FIG. 2 as well, the signal shown by a thick line represents a complex signal composed of two components of an in-phase signal I and a quadrature signal Q, and the signal shown by a thin line represents a real signal of one component. As shown in FIG.
Are the amplitude calculation circuit 28, the effective value calculation circuit 29, the ROM 3
0, a delay circuit 31, and a multiplication circuit 32.

【0020】まず、ピーク復元回路27はシンボル同期
回路20の出力信号X(k)を入力信号とする。ここで
kは1からFFTサイズmまでの数値を表し、X(1)
からX(m)はFFT回路22でフーリエ変換される受
信時系列データの複素信号の集合(FFTブロック)で
ある。入力信号X(k)はピーク復元回路27中で2分
岐され、分岐された一方の信号は振幅計算回路28に入
力される。振幅計算回路28はこの信号X(k)の振幅
|X(k)|を計算し、実効値計算回路29に対し入力
する。実効値計算回路29は入力された|X(k)|の
FFTブロックにおけるRMS値を計算して、その結果
をArmsとして出力する。この出力はROM30に入
力される。ROM30では入力したArmsの値をアド
レスとして、メモリされている1÷Armsの値を読み
出して出力する。さらに、ピーク復元回路27の入力信
号X(k)は遅延回路31により時間調整された後、乗
算回路32によりROM30の出力信号と乗算される。
こうしてピーク復元回路27では入力信号に対して振幅
の実効値がFFTブロック毎に計算され、X(k)÷A
rmsの演算が行われて出力される。
First, the peak restoration circuit 27 uses the output signal X (k) of the symbol synchronization circuit 20 as an input signal. Here, k represents a numerical value from 1 to FFT size m, and X (1)
To X (m) are sets (FFT blocks) of complex signals of the reception time-series data subjected to Fourier transform by the FFT circuit 22. The input signal X (k) is split into two in the peak restoration circuit 27, and one of the split signals is input to the amplitude calculation circuit 28. The amplitude calculation circuit 28 calculates the amplitude | X (k) | of the signal X (k) and inputs it to the effective value calculation circuit 29. The effective value calculation circuit 29 calculates the RMS value of the input | X (k) | in the FFT block, and outputs the result as Arms. This output is input to the ROM 30. The ROM 30 uses the input Arms value as an address to read and output the stored 1 ÷ Arms value. Further, the input signal X (k) of the peak restoring circuit 27 is time-adjusted by the delay circuit 31 and then multiplied by the output signal of the ROM 30 by the multiplying circuit 32.
In this way, the peak restoration circuit 27 calculates the effective value of the amplitude for the input signal for each FFT block, and X (k) ÷ A
The rms operation is performed and output.

【0021】図1に示すようにピーク復元回路27の出
力信号は直列/並列変換器21,FFT回路22,並列
/直列変換器23を通過して検波回路24’に入力され
る。検波回路24’には、ピーク復元回路27により実
効電力が一定値となった信号が入力される。ここで送信
信号の1FFTブロックの実効電力はおおよそ一定であ
ると近似することにより、検波回路24’により受信信
号から16QAMの検波出力が得られる。
As shown in FIG. 1, the output signal of the peak restoration circuit 27 passes through a serial / parallel converter 21, an FFT circuit 22, and a parallel / serial converter 23 and is input to a detection circuit 24 '. The signal whose effective power has become a constant value by the peak restoration circuit 27 is input to the detection circuit 24 '. Here, by approximating that the effective power of the 1FFT block of the transmission signal is approximately constant, a detection output of 16QAM is obtained from the reception signal by the detection circuit 24 '.

【0022】図3は、本発明の第2の実施の形態による
OFDM装置の送受信部のブロック図である。本実施例
が第1の実施形態と異なる点は、まずOFDM送信部に
おいてマッピング回路3’と直列/並列変換器4との間
に既知データであるパイロット信号を挿入するパイロッ
ト挿入回路33が配置されていることである。また、O
FDM受信部では、第1実施形態のピーク復元回路27
とは異なり、パイロット信号の受信信号に基づいてピー
ク値を元に戻すピーク復元回路34が並列/直列変換器
23と検波回路24’との間に置かれている。
FIG. 3 is a block diagram of a transmission / reception unit of an OFDM apparatus according to a second embodiment of the present invention. This embodiment is different from the first embodiment in that a pilot insertion circuit 33 for inserting a pilot signal, which is known data, is arranged between a mapping circuit 3 'and a serial / parallel converter 4 in an OFDM transmission unit. That is. Also, O
In the FDM receiver, the peak restoration circuit 27 of the first embodiment is used.
Unlike this, a peak restoration circuit 34 for restoring the peak value based on the received pilot signal is placed between the parallel / serial converter 23 and the detection circuit 24 '.

【0023】一般的に多値QAM変調では同期用のパイ
ロット信号が挿入されていることが多い。ここではn個
のサブキャリアの内の特定の複数のサブキャリアにパイ
ロット信号を挿入する場合について説明する。
In general, in multi-level QAM modulation, a pilot signal for synchronization is often inserted. Here, a case will be described where a pilot signal is inserted into a specific plurality of subcarriers out of n subcarriers.

【0024】図4は、本実施形態のピーク復元回路34
の構成例を示した図である。なお、図4においても太線
で示す信号は同相信号Iと直交信号Qの2成分からなる
複素信号を表し、細線で示す信号は1成分の実数信号を
表している。図4に示すようにピーク復元回路34は、
パイロット抽出回路35,除算回路36,平均回路3
7,振幅計算回路38,ROM39,遅延回路40,乗
算回路41により構成される。
FIG. 4 shows a peak restoration circuit 34 according to this embodiment.
FIG. 3 is a diagram showing an example of the configuration. In FIG. 4 as well, a signal shown by a thick line represents a complex signal composed of two components of an in-phase signal I and a quadrature signal Q, and a signal shown by a thin line represents a real signal of one component. As shown in FIG. 4, the peak restoration circuit 34
Pilot extraction circuit 35, division circuit 36, averaging circuit 3
7, an amplitude calculation circuit 38, a ROM 39, a delay circuit 40, and a multiplication circuit 41.

【0025】まず、ピーク復元回路34は並列/直列変
換器23の出力信号Y(k)を入力信号とし、入力信号
はピーク復元回路34中で2分岐され、分岐された一方
の信号は、パイロット抽出回路35に入力される。パイ
ロット抽出回路35はY(k)の中からパイロット信号
が挿入されているサブキャリアの受信信号R(p)を抽
出する。ここでpはパイロット信号の番号であり1から
バイロット信号が挿入されているサブキャリア数Mまで
の数値を表し、R(1)からR(M)はFFT回路22
でフーリエ変換された受信パイロット信号である。次に
パイロット抽出回路35の出力は除算回路36に入力さ
れる。除算回路36では入力信号R(p)に対応する既
知パイロット信号D(p)でR(p)を除算する。これ
により、それぞれのD(p)の振幅と位相の値は決めら
れているため、R(p)の位相方向の変調成分は除か
れ、かつ、振幅方向ではR(p)とD(p)の比が得ら
れることになる。除算回路36の出力を平均回路37に
入力して平均操作により伝搬路で加わった雑音を取り除
き、その後、振幅計算回路38により受信パイロット信
号と既知パイロット信号との振幅比|R/D|を計算
し、この出力はROM39に入力される。ROM39で
は入力した|R/D|の値をアドレスとして、メモリさ
れている1÷|R/D|の値を読み出して出力する。さ
らに、ピーク復元回路34の入力信号Y(k)は遅延回
路40により時間調整された後、乗算回路41によりR
OM39の出力信号と乗算される。こうしてピーク復元
回路34では入力信号の振幅に対して規定値との比|R
/D|がFFTブロック毎に計算され、Y(k)÷|R
/D|の演算が行われて出力される。
First, the peak restoring circuit 34 receives the output signal Y (k) of the parallel / serial converter 23 as an input signal, and the input signal is split into two in the peak restoring circuit 34. One of the split signals is a pilot signal. It is input to the extraction circuit 35. Pilot extraction circuit 35 extracts a received signal R (p) of a subcarrier in which a pilot signal is inserted from Y (k). Here, p is the number of the pilot signal, and represents a numerical value from 1 to the number M of subcarriers into which the bilot signal is inserted, and R (1) to R (M) represent the FFT circuit 22.
Is a received pilot signal Fourier-transformed. Next, the output of the pilot extraction circuit 35 is input to the division circuit 36. The dividing circuit 36 divides R (p) by a known pilot signal D (p) corresponding to the input signal R (p). Thereby, since the amplitude and phase values of each D (p) are determined, the modulation component in the phase direction of R (p) is removed, and R (p) and D (p) in the amplitude direction. Is obtained. The output of the dividing circuit 36 is input to the averaging circuit 37 to remove noise added on the propagation path by averaging operation. Thereafter, the amplitude calculating circuit 38 calculates the amplitude ratio | R / D | of the received pilot signal and the known pilot signal. This output is input to the ROM 39. The ROM 39 reads and outputs the stored value of 1 ÷ | R / D | using the input value of | R / D | as an address. Further, the input signal Y (k) of the peak restoring circuit 34 is time-adjusted by the delay circuit 40 and then R
The output signal of the OM 39 is multiplied. Thus, in the peak restoration circuit 34, the ratio of the amplitude of the input signal to the specified value | R
/ D | is calculated for each FFT block, and Y (k) ÷ | R
/ D | is output.

【0026】図3に示すようにピーク復元回路34の出
力信号は検波回路24’に入力される。検波回路24’
には、ピーク復元回路34により受信パイロット信号の
振幅値と既知パイロット信号の振幅値との比に基づい
て、全ての受信信号の振幅値が元どおりになった信号が
入力される。そして検波回路24’により受信信号から
16QAMの検波出力が得られる。
As shown in FIG. 3, the output signal of the peak restoration circuit 34 is input to the detection circuit 24 '. Detection circuit 24 '
, A signal in which the amplitude values of all the received signals are restored to the original values based on the ratio between the amplitude value of the received pilot signal and the amplitude value of the known pilot signal by the peak restoration circuit 34 is input. Then, a detection output of 16QAM is obtained from the reception signal by the detection circuit 24 '.

【0027】以上、この発明の実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計の変更等があってもこの発明に含まれる。
Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration is not limited to the embodiments, and changes in design and the like can be made without departing from the gist of the present invention. Even if there is, it is included in the present invention.

【0028】[0028]

【発明の効果】本発明の請求項1のOFDM用歪補償回
路によれば、多値QAM変調方式等の識別点における振
幅が一定とならない変調方式に対応可能となる。請求項
2のピーク復元回路を用いることにより、OFDM送信
部のコンスタントピーク回路で補正したピーク値を、O
FDM受信部において各OFDMブロック毎の受信信号
の実効値に基づいて、元のピーク値に戻すことが出来
る。請求項3のピーク復元回路を用いることにより、O
FDM送信部のコンスタントピーク回路で補正したピー
ク値を、OFDM受信部においてパイロット信号の受信
信号に基づいて、元のピーク値に戻すことが出来る。以
上のことから、パイロット信号の数が少なくサブキャリ
ア数が多い場合には請求項2のピーク復元回路を用いる
と効果的であり、逆にパイロット信号の数が多い場合に
は請求項3のピーク復元回路を用いると高精度な効果が
得られる。
According to the distortion compensating circuit for OFDM of the first aspect of the present invention, it is possible to cope with a modulation method in which the amplitude at the discrimination point such as a multi-value QAM modulation method is not constant. By using the peak restoring circuit according to claim 2, the peak value corrected by the constant peak circuit of the OFDM transmission unit is calculated as
The FDM receiver can return to the original peak value based on the effective value of the received signal for each OFDM block. By using the peak restoration circuit of claim 3, O
The peak value corrected by the constant peak circuit of the FDM transmitting unit can be returned to the original peak value based on the received pilot signal in the OFDM receiving unit. From the above, it is effective to use the peak restoration circuit according to claim 2 when the number of pilot signals is small and the number of subcarriers is large. Conversely, when the number of pilot signals is large, the peak restoration circuit according to claim 3 is effective. The use of the restoration circuit provides a highly accurate effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施形態による歪補償付OFD
M装置の構成例を示すブロック図である。
FIG. 1 is an OFD with distortion compensation according to a first embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration example of an M device.

【図2】 同第1実施形態によるピーク復元回路の構成
例を示すブロック図である。
FIG. 2 is a block diagram illustrating a configuration example of a peak restoration circuit according to the first embodiment.

【図3】 本発明の第2実施形態による歪補償付OFD
M装置の構成例を示すブロック図である。
FIG. 3 is an OFD with distortion compensation according to a second embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration example of an M device.

【図4】 同第2実施形態によるピーク復元回路の構成
例を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration example of a peak restoration circuit according to the second embodiment.

【図5】 従来の歪補償付OFDM装置の構成例を示す
ブロック図である。
FIG. 5 is a block diagram illustrating a configuration example of a conventional OFDM device with distortion compensation.

【図6】 プリディストータの入出力特性の一例を示す
グラフである。
FIG. 6 is a graph showing an example of input / output characteristics of a predistorter.

【符号の説明】[Explanation of symbols]

1…誤り訂正符号器、 2…インタリーブ回路、3,
3’…マッピング回路、 4,21…直列/並列変換
器、5…逆FFT回路、 6,23…並列/直列変換
器、7…コンスタントピーク回路、 8…シンボル整形
回路、9…プリディストータ、 10…D/A変換器、
11,18…低域通過フィルタ、 12…直交変調器、
13,16…周波数変換器、 14…増幅器、 15…
低雑音増幅器、17…直交検波器、 19…A/D変換
器、 20…シンボル同期回路、22…FFT回路、
24,24’…検波回路、25…デインタリーブ回路、
26…誤り訂正復号器、27,34…ピーク復元回
路、 28,38…振幅計算回路、29…実効値計算回
路、 30,39…ROM、31,40…遅延回路、
32,41…乗算回路、33…パイロット挿入回路、
35…パイロット抽出回路、36…除算回路、 37…
平均回路
1 ... Error correction encoder, 2 ... Interleave circuit, 3,
3 ': mapping circuit, 4, 21: serial / parallel converter, 5: inverse FFT circuit, 6, 23: parallel / serial converter, 7: constant peak circuit, 8: symbol shaping circuit, 9: predistorter, 10 ... D / A converter,
11, 18: low-pass filter, 12: quadrature modulator,
13, 16 ... frequency converter, 14 ... amplifier, 15 ...
Low noise amplifier, 17: quadrature detector, 19: A / D converter, 20: symbol synchronization circuit, 22: FFT circuit,
24, 24 ': detection circuit, 25: deinterleave circuit,
26 error correction decoder, 27, 34 peak restoration circuit, 28, 38 amplitude calculation circuit, 29 effective value calculation circuit, 30, 39 ROM, 31, 40 delay circuit,
32, 41 ... multiplication circuit, 33 ... pilot insertion circuit,
35 ... Pilot extraction circuit, 36 ... Division circuit, 37 ...
Average circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 溝口 匡人 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 (72)発明者 梅比良 正弘 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内 Fターム(参考) 5K022 DD01 DD13 DD18 DD19 DD23 DD24 DD33 DD34  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masato Mizoguchi 3-19-2 Nishi Shinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Masahiro Umehira 3-19 Nishi Shinjuku, Shinjuku-ku, Tokyo No. 2 Nippon Telegraph and Telephone Corporation F-term (reference) 5K022 DD01 DD13 DD18 DD19 DD23 DD24 DD33 DD34

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 OFDM送信部にコンスタントピーク回
路とプリディストータとを具備し、OFDM受信部にピ
ーク復元回路を具備するOFDM用歪補償回路であっ
て、 前記コンスタントピーク回路は、逆フーリエ変換された
送信信号のピーク値を、前記プリディストータの入力レ
ンジ内となるように補正し、 前記プリディストータは、前記コンスタントピーク回路
によって補正された信号に、該プリディストータより後
段で発生する非線形歪の逆特性を付加し、 前記ピーク復元回路は、受信信号を検波する前に、該受
信信号のピーク値を、前記コンスタントピーク回路によ
る補正前の値に戻すことを特徴とするOFDM用歪補償
回路。
1. An OFDM distortion compensation circuit comprising: a constant peak circuit and a predistorter in an OFDM transmission unit; and a peak restoration circuit in an OFDM reception unit, wherein the constant peak circuit performs inverse Fourier transform. The peak value of the transmitted signal is corrected so as to be within the input range of the predistorter, and the predistorter converts the signal corrected by the constant peak circuit into a non-linear signal generated after the predistorter. Distortion compensation for OFDM, wherein the peak restoration circuit returns a peak value of the received signal to a value before correction by the constant peak circuit before detecting the received signal. circuit.
【請求項2】 前記ピーク復元回路は、前記受信信号の
実効値に基づいてピーク値を元に戻すことを特徴とする
請求項1記載のOFDM用歪補償回路。
2. The OFDM distortion compensating circuit according to claim 1, wherein said peak restoring circuit restores a peak value based on an effective value of said received signal.
【請求項3】 前記送信信号中にはパイロット信号が含
まれており、 前記ピーク復元回路は、前記パイロット信号の受信信号
に基づいてピーク値を元に戻すことを特徴とする請求項
1記載のOFDM用歪補償回路。
3. The transmission signal according to claim 1, wherein a pilot signal is included in the transmission signal, and the peak restoration circuit restores a peak value based on a reception signal of the pilot signal. OFDM distortion compensation circuit.
JP04918399A 1999-02-25 1999-02-25 OFDM distortion compensation circuit and peak restoration circuit Expired - Fee Related JP3522568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04918399A JP3522568B2 (en) 1999-02-25 1999-02-25 OFDM distortion compensation circuit and peak restoration circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04918399A JP3522568B2 (en) 1999-02-25 1999-02-25 OFDM distortion compensation circuit and peak restoration circuit

Publications (2)

Publication Number Publication Date
JP2000252946A true JP2000252946A (en) 2000-09-14
JP3522568B2 JP3522568B2 (en) 2004-04-26

Family

ID=12823937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04918399A Expired - Fee Related JP3522568B2 (en) 1999-02-25 1999-02-25 OFDM distortion compensation circuit and peak restoration circuit

Country Status (1)

Country Link
JP (1) JP3522568B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053229A (en) * 2000-12-27 2002-07-05 박태진 Apparatus and method for compensating ofdm spectrum distortion in ofdm communication system
JP2010016626A (en) * 2008-07-03 2010-01-21 Fujitsu Ltd Peak suppressing and restoring method, transmitter, receiver, and peak suppressing and restoring system
CN105847198A (en) * 2016-03-15 2016-08-10 东南大学 IQ imbalance estimation and compensation method of OFDM-WLAN radio frequency testing system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053229A (en) * 2000-12-27 2002-07-05 박태진 Apparatus and method for compensating ofdm spectrum distortion in ofdm communication system
JP2010016626A (en) * 2008-07-03 2010-01-21 Fujitsu Ltd Peak suppressing and restoring method, transmitter, receiver, and peak suppressing and restoring system
CN105847198A (en) * 2016-03-15 2016-08-10 东南大学 IQ imbalance estimation and compensation method of OFDM-WLAN radio frequency testing system
CN105847198B (en) * 2016-03-15 2018-11-09 东南大学 The IQ imbalances of OFDM-WLAN radio frequency test systems estimate and compensation method

Also Published As

Publication number Publication date
JP3522568B2 (en) 2004-04-26

Similar Documents

Publication Publication Date Title
US5598436A (en) Digital transmission system with predistortion
EP2315386B1 (en) OFDM communications methods and apparatus
CA2483117C (en) Multi-symbol encapsulated ofdm system
KR100555508B1 (en) Circuit for impulsive noise suppression in orthogonal frequency division multiple receiving system and method thereof
US5696794A (en) Method and apparatus for conditioning digitally modulated signals using channel symbol adjustment
US20020168013A1 (en) Method and apparatus for reducing peak to average power ratio in a multi-carrier modulation communication system
AU2005211103A1 (en) Peak-to-average power reduction for fm OFDM transmission
EP0735731B1 (en) Multicarrier modulator demodulator, with arrangements for reducing peak power
WO2003081867A1 (en) Transmitting method and transmitting apparatus
JP3451947B2 (en) OFDM modulator
US7423958B2 (en) Transmitter for transmitting signals over radio channels and method for transmitting signals over radio channels
KR100554048B1 (en) Amplitude-phase correction circuit, receiving device and transmitting device
US7864874B2 (en) OFDM communications system employing crest factor reduction with ISI control
JP3130716B2 (en) OFDM transmitter and OFDM receiver
TW200304308A (en) Method and apparatus for pulse overlap pre-compensation in digitally modulated signals
JP2000252946A (en) Distortion compensation circuit for ofdm
US7308041B1 (en) Method and transmitter for transmitting radio signals
JPH11289312A (en) Multicarrier radio communication device
JP2818148B2 (en) OFDM demodulator
JP3554819B2 (en) Method and apparatus for measuring nonlinear characteristics of amplifier
JP3462373B2 (en) Multi-carrier transmission equipment
JP2002314501A (en) Ofdm transmitter
JP2001060935A (en) Orthogonal frequency division/multiplex modulation/ demodulation device and method
JP7006892B2 (en) Transmission circuit, transmission equipment, distortion correction method
JP2023015902A (en) Single carrier transmitting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees