JP2000252153A - Laminated ceramic capacitor - Google Patents

Laminated ceramic capacitor

Info

Publication number
JP2000252153A
JP2000252153A JP11047268A JP4726899A JP2000252153A JP 2000252153 A JP2000252153 A JP 2000252153A JP 11047268 A JP11047268 A JP 11047268A JP 4726899 A JP4726899 A JP 4726899A JP 2000252153 A JP2000252153 A JP 2000252153A
Authority
JP
Japan
Prior art keywords
dielectric
insulation resistance
resistance value
dielectrics
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11047268A
Other languages
Japanese (ja)
Inventor
Takehisa Kitamura
武久 北村
Koji Sugiyama
浩司 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lincstech Circuit Co Ltd
Original Assignee
Hitachi AIC Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi AIC Inc filed Critical Hitachi AIC Inc
Priority to JP11047268A priority Critical patent/JP2000252153A/en
Publication of JP2000252153A publication Critical patent/JP2000252153A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress and prevent the deterioration of insulation properties by setting a ratio of an insulation resistance value of a dielectric, having the maximum insulation resistance value to that of a dielectric, having the minimum insulation resistance value to a specified value or less. SOLUTION: A laminate 2 is comprised of three kinds of dielectrics 6 (A, B, C), which are made of various dielectric materials (A', B', C') differing in temperature property of permittivity and inner electrodes 7 (7a-7d), formed respectively on one surfaces of the dielectrics A, B and C. In this case, for example the dielectric material A' is 0.35PNN-0.65PMN, the dielectric material B' of the dielectric B is 0.95PMN-0.05PT, and the dielectric material C' of the dielectric C is 0.85PMN-0.15PT. (PNN is Pb(Ni1/3 Nb2/3)O3; PMN is Pb(Mg1/3Nb2/3)O3, and PT is PbTiO3). In addition, in the respective dielectrics A, B and C, the ratio of an insulation value of a dielectric having the maximum insulation resistance value to that of a dielectric having the minimum insulation resistance value is set to 10 or less.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor.

【0002】[0002]

【従来の技術】図4に従来の積層セラミックコンデンサ
を示す。このコンデンサ1は、誘電体6となるセラミッ
クシートと内部電極7となる金属層を交互に、かつ内部
電極7の一端がセラミックシートの対向する側面に交互
に露出するように積層・焼成して一体化することにより
積層体2とし、この積層体2の内部電極6が露出してい
る対向側面4a,4bに外部電極3をそれぞれ形成して
前記内部電極6と電気的に接続した構造を採っている。
なお、5は外装体である。
2. Description of the Related Art FIG. 4 shows a conventional multilayer ceramic capacitor. The capacitor 1 is formed by laminating and firing such that a ceramic sheet serving as a dielectric 6 and a metal layer serving as an internal electrode 7 are alternately exposed, and one end of the internal electrode 7 is alternately exposed on the opposite side surface of the ceramic sheet. Then, the external electrode 3 is formed on each of the opposing side surfaces 4a and 4b where the internal electrodes 6 of the multilayer body 2 are exposed, and is electrically connected to the internal electrode 6. I have.
In addition, 5 is an exterior body.

【0003】誘電体6は、一般に同一の誘電体材料によ
って形成されるが、誘電率εの温度特性を改善しより大
きな静電容量をもつコンデンサを製作するため、異なっ
た温度特性を有する異種の誘電体材料からなるセラミッ
クシートを積層して一体化する発明が知られている。例
えば、特開昭48−65446号公報に記載された積層
形セラミックコンデンサは、互いに誘電損率(誘電率ε
×tanδ)が同程度で温度特性を異にする高誘電体セ
ラミック薄板を積層して焼成している。このようなコン
デンサにおいては、誘電率εの改善に加えて破壊電圧を
高めることができる利点がある。この場合、各々のセラ
ミック材料の温度特性や誘電損率を考慮し所定の温度特
性となるように積層枚数を調整して組合わせる。
The dielectric 6 is generally formed of the same dielectric material. However, in order to improve the temperature characteristic of the dielectric constant ε and manufacture a capacitor having a larger capacitance, different types of dielectric materials having different temperature characteristics are used. There is known an invention in which ceramic sheets made of a dielectric material are laminated and integrated. For example, the multilayer ceramic capacitors described in JP-A-48-65446 have a dielectric loss factor (dielectric constant ε).
X tan δ) and laminated with high dielectric ceramic thin plates having different temperature characteristics and firing. Such a capacitor has an advantage that the breakdown voltage can be increased in addition to the improvement of the dielectric constant ε. In this case, considering the temperature characteristics and dielectric loss factor of each ceramic material, the number of laminated layers is adjusted and combined so as to have a predetermined temperature characteristic.

【0004】[0004]

【発明が解決しようとする課題】異種のセラミック材料
からなるセラミックシートを積層して一体化した従来の
積層セラミックコンデンサの製作に当たっては、各々の
誘電体材料の温度特性や誘電損率を十分考慮して設計
し、また製作後は、検査工程においてその特性が所期の
値であるか否かを検査し確認している。
In manufacturing a conventional multilayer ceramic capacitor in which ceramic sheets made of different types of ceramic materials are laminated and integrated, the temperature characteristics and the dielectric loss factor of each dielectric material must be sufficiently considered. After the design, and after the manufacture, the inspection process checks whether the characteristics are the expected values or not.

【0005】しかしながら、実際に使用する場合には、
経時的な特性の劣化が重要であり、中でも特に絶縁特性
の劣化は、積層セラミックコンデンサとしての機能を失
うだけでなくその周辺部品や機器に致命的な問題を引き
起こすことがある。このため、積層セラミックコンデン
サでは、JIS C5102に記載の高湿負荷試験や耐
湿試験あるいはPCT試験等種々の加速試験が行われて
いる。このとき、絶縁特性の劣化を考える場合、上述の
ように誘電率の温度特性を異にした異種の誘電体材料を
積層し一体化してなる積層セラミックコンデンサにおい
ては、各誘電体の絶縁性を考える必要がある。しかしな
がら、これまでは積層セラミックコンデンサ全体として
の絶縁性を評価することがほとんどであり、これでは不
十分であった。この点についてさらに詳細に検討した結
果、各誘電体の絶縁抵抗値がその初期において高い値を
有していても、各誘電体の絶縁抵抗値に差がある場合に
は絶縁抵抗値の低いものと同様に信頼性が劣化すること
が判った。
However, in actual use,
Deterioration of characteristics over time is important. In particular, deterioration of insulation characteristics not only loses the function as a multilayer ceramic capacitor, but also may cause fatal problems in peripheral components and equipment. For this reason, various accelerated tests, such as a high humidity load test, a humidity resistance test, and a PCT test, described in JIS C5102 have been performed on multilayer ceramic capacitors. At this time, when considering the deterioration of the insulation characteristics, in the multilayer ceramic capacitor formed by laminating and integrating different kinds of dielectric materials having different temperature characteristics of the dielectric constant as described above, consider the insulating properties of the respective dielectrics. There is a need. However, the evaluation of the insulation properties of the entire multilayer ceramic capacitor has been mostly performed so far, and this has been insufficient. As a result of examining this point in more detail, even if the insulation resistance value of each dielectric has a high value at the beginning, if there is a difference in the insulation resistance value of each dielectric, the insulation resistance value is low. It was found that the reliability was deteriorated in the same manner as described above.

【0006】そこで、本発明者らは各誘電体の絶縁抵抗
値の値を変えて実験を行なった結果、最大と最小の絶縁
抵抗値の比率をある値以下に抑えると、絶縁特性の劣化
を抑制または防止することができることを見出した。
The inventors of the present invention have conducted experiments by changing the insulation resistance value of each dielectric. As a result, when the ratio of the maximum insulation resistance to the minimum insulation resistance is reduced to a certain value or less, deterioration of the insulation characteristics is reduced. It has been found that it can be suppressed or prevented.

【0007】[0007]

【課題を解決するための手段】本発明は上記した従来の
問題および実験結果に基づいてなされたもので、その目
的とするところは、絶縁特性の劣化を抑制または軽減
し、長期間の使用での信頼性を確保し得るようにした積
層セラミックコンデンサを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made on the basis of the above-mentioned conventional problems and experimental results. It is an object of the present invention to suppress or reduce the deterioration of the insulation characteristics and to reduce the use for a long period of time. It is an object of the present invention to provide a multilayer ceramic capacitor capable of ensuring the reliability of the multilayer ceramic capacitor.

【0008】上記目的を達成するために本発明は、誘電
率の温度特性を異にする2種類以上の誘電体を複数枚積
層してなる積層セラミックコンデンサにおいて、最大の
絶縁抵抗値を有する誘電体と最小の絶縁抵抗値を有する
誘電体の絶縁抵抗値の比率を10以下に設定したことを
特徴とする。
In order to achieve the above object, the present invention relates to a multilayer ceramic capacitor comprising a plurality of laminated two or more dielectrics having different dielectric constants with different temperature characteristics. The ratio of the insulation resistance value of the dielectric having the minimum insulation resistance value to that of the dielectric material is set to 10 or less.

【0009】本発明において、積層セラミックコンデン
サを形成する各誘電体の絶縁抵抗値に差があると、コン
デンサを流れる電流は抵抗値の低い層に偏って流れるこ
とになる。この差が絶縁抵抗値の比率で10を超えると
絶縁特性が経時的に劣化し、長期間の使用での信頼性が
低下する。このため、積層セラミックコンデンサ全体と
しての絶縁抵抗値が高くても、さらには各誘電体がいず
れも高い絶縁抵抗値を有していても、長期間の信頼性を
確保できない場合がある。一方、最大と最小の絶縁抵抗
値の比率を10以下にすると、絶縁特性の劣化が抑えら
れ、長期間の信頼性を高めることができる。
In the present invention, if there is a difference between the insulation resistance values of the respective dielectrics forming the multilayer ceramic capacitor, the current flowing through the capacitor flows to layers having low resistance values. If this difference exceeds 10 in the ratio of the insulation resistance value, the insulation characteristics deteriorate with time, and the reliability in long-term use is reduced. Therefore, even if the insulation resistance value of the entire multilayer ceramic capacitor is high, and even if each dielectric has a high insulation resistance value, long-term reliability may not be ensured in some cases. On the other hand, when the ratio between the maximum and minimum insulation resistance values is 10 or less, deterioration of insulation characteristics is suppressed, and long-term reliability can be improved.

【0010】[0010]

【発明の実施の形態】以下、本発明を図面に示す実施の
形態に基づいて詳細に説明する。図1は本発明に係る積
層セラミックコンデンサの一実施の形態を示す断面図で
ある。なお、従来技術の欄で示した構成部材等と同等の
ものについては、同一符号をもって示す。図1におい
て、積層セラミックコンデンサ1は、積層体2と、この
積層体2の面方向の両端縁、すなわち内部電極取出面4
a,4bにそれぞれ設けられた一対の外部電極3と、積
層体2の表裏面をそれぞれ保護する外装体5とで構成さ
れている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on an embodiment shown in the drawings. FIG. 1 is a sectional view showing an embodiment of the multilayer ceramic capacitor according to the present invention. Components equivalent to those shown in the section of the related art are denoted by the same reference numerals. In FIG. 1, a multilayer ceramic capacitor 1 includes a multilayer body 2 and both end edges of the multilayer body 2 in the surface direction, that is, an internal electrode extraction surface 4.
The laminated body 2 includes a pair of external electrodes 3 provided on the a and 4b, respectively, and an exterior body 5 for protecting the front and back surfaces of the multilayer body 2 respectively.

【0011】前記積層体2は、誘電率の温度特性が異な
る異種の誘電体材料(A’,B’,C’)によって形成
された3種類からなる誘電体6(A,B,C)と、各誘
電体A,B,Cの一方の面にそれぞれ形成された内部電
極7(7a〜7d)とで構成されている。誘電体Aの誘
電体材料A’としては、例えば0.35PNN−0.6
5PMNが用いられ、誘電体Bの誘電体材料B’として
は、例えば0.95PMN−0.05PTが用いられ、
誘電体Cの誘電体材料C’としては、例えば0.85P
MN−0.15PTが用いられる。PNNはPb(Ni
1/3 Nb2/3 )O3 、PMNはPb(Mg1/3
2/3 )O3 、PTはPbTiO3 である。また、各誘
電体A,B,Cは、最大の絶縁抵抗値を有する誘電体と
最小の絶縁抵抗値を有する誘電体の絶縁抵抗値の比率が
10以下になるように形成されている。この場合、各誘
電体材料A’,B’,C’の比抵抗値が異なるため、図
1に示すように誘電体A,B,Cの膜厚を調整すること
で、絶縁抵抗値の最大値と最小値の比率が10以下にな
るようにしている。具体的には、絶縁抵抗値が小さい誘
電体ほど厚さが大きく設定されている。
The laminate 2 includes three types of dielectrics 6 (A, B, C) formed of different dielectric materials (A ', B', C ') having different temperature characteristics of dielectric constant. , And internal electrodes 7 (7a to 7d) formed on one surface of each of the dielectrics A, B, and C, respectively. As the dielectric material A 'of the dielectric A, for example, 0.35 PNN-0.6
5PMN is used, and as the dielectric material B 'of the dielectric B, for example, 0.95PMN-0.05PT is used,
As the dielectric material C ′ of the dielectric C, for example, 0.85P
MN-0.15PT is used. PNN is Pb (Ni
1/3 Nb 2/3 ) O 3 , PMN is Pb (Mg 1/3 N)
b 2/3 ) O 3 and PT are PbTiO 3 . Each of the dielectrics A, B, and C is formed such that the ratio of the insulation resistance between the dielectric having the maximum insulation resistance and the dielectric having the minimum insulation resistance is 10 or less. In this case, since the specific resistance values of the dielectric materials A ′, B ′, and C ′ are different, by adjusting the film thickness of the dielectric materials A, B, and C as shown in FIG. The ratio between the value and the minimum value is set to 10 or less. Specifically, the thickness is set to be larger for a dielectric material having a smaller insulation resistance value.

【0012】各誘電体A,B,Cの絶縁抵抗値IR
(Ω)は、その材料の比抵抗値ρ(Ωcm)に電極間距
離L(cm)を乗じ、電極面積S(cm2 )で割ったも
のであり、次式で表される。
The insulation resistance value IR of each of the dielectrics A, B, and C
(Ω) is a value obtained by multiplying the specific resistance value ρ (Ωcm) of the material by the distance L (cm) between the electrodes and dividing by the electrode area S (cm 2 ).

【0013】 IR=(ρ×L)/S ・・・(1)IR = (ρ × L) / S (1)

【0014】各誘電体A,B,Cの厚さは上記(1)式
に基づいて誘電体材料の比抵抗値から計算し絶縁抵抗値
の最大値と最小値の比率が10を越えないように設計す
る。各誘電体A,B,Cの厚さが決まったら、次に所定
の温度特性とすべく各誘電体A,B,Cの層数の組み合
わせを決定する。
The thickness of each of the dielectrics A, B, and C is calculated from the specific resistance of the dielectric material based on the above equation (1) so that the ratio between the maximum value and the minimum value of the insulation resistance does not exceed 10. To design. After the thickness of each of the dielectrics A, B, and C is determined, a combination of the number of layers of each of the dielectrics A, B, and C is determined to obtain a predetermined temperature characteristic.

【0015】前記内部電極7は、パラジウム、銀パラジ
ウム合金等の貴金属(またはNi、Cu等の卑金属材
料)からなる導体膜で、1〜3μm程度の膜厚で形成さ
れている。また、各内部電極7a〜7dは、左右の外部
電極3に対して交互に、すなわち下から奇数番目の内部
電極7a,7cの一端縁が積層体2の一方の内部電極取
出面4aに露出し、偶数番目の内部電極7b,7dの一
端縁が他方の内部電極取出面4bに露出し、左右の外部
電極3にぞれぞれ電気的に接続されている。
The internal electrode 7 is a conductive film made of a noble metal such as palladium or silver-palladium alloy (or a base metal material such as Ni or Cu) and is formed to a thickness of about 1 to 3 μm. The internal electrodes 7 a to 7 d are alternately arranged with respect to the left and right external electrodes 3, that is, one end edges of the odd-numbered internal electrodes 7 a and 7 c from the bottom are exposed to one internal electrode extraction surface 4 a of the laminate 2. One end edges of the even-numbered internal electrodes 7b and 7d are exposed on the other internal electrode extraction surface 4b, and are electrically connected to the left and right external electrodes 3 respectively.

【0016】前記外部電極3は、下地導体膜層8、導電
性樹脂層9および表面めっき層10の3層で形成されて
いる。
The external electrode 3 is formed of three layers: a base conductor film layer 8, a conductive resin layer 9, and a surface plating layer 10.

【0017】下地導体膜層8は、銀または銀パラジウム
合金とガラス粒子とで形成されている。導電性樹脂層9
は、銅または銅合金粒子を含む有機溶剤で形成されてい
る。銅または銅合金粒子の平均粒径は10μm程度とさ
れる。有機溶剤としては、例えばレゾール系フェノール
樹脂が用いられる。表面めっき層10は、電気めっきに
よって形成されている。
The underlying conductor film layer 8 is formed of silver or a silver-palladium alloy and glass particles. Conductive resin layer 9
Is formed of an organic solvent containing copper or copper alloy particles. The average particle size of the copper or copper alloy particles is about 10 μm. As the organic solvent, for example, a resol-based phenol resin is used. The surface plating layer 10 is formed by electroplating.

【0018】前記外装体5は、誘電体A,BまたはCと
同一の誘電体材料(A’),(B’)または(C’)も
しくはこれらとは全く別の誘電体材料によって形成され
ている。
The package 5 is formed of the same dielectric material (A '), (B') or (C ') as the dielectric A, B or C or a dielectric material completely different from these. I have.

【0019】このような積層セラミックコンデンサ1に
おいては、誘電率εの温度特性が異なる異種の誘電体材
料(A’,B’,C’)によってそれぞれ形成される誘
電体A,B,Cのうち、最大の絶縁抵抗値を有する誘電
体と、最小の絶縁抵抗値値を有する誘電体の絶縁抵抗値
の比率を10以下に設定したので、誘電体の絶縁特性の
経時的な劣化を抑制または軽減防止することができる。
したがって、長期間の使用での信頼性を確保することが
できる。
In such a multilayer ceramic capacitor 1, of the dielectrics A, B, C formed of different dielectric materials (A ', B', C ') having different temperature characteristics of the dielectric constant ε, respectively. Since the ratio between the dielectric having the maximum insulation resistance and the dielectric having the minimum insulation resistance is set to 10 or less, the deterioration over time of the insulation properties of the dielectric is suppressed or reduced. Can be prevented.
Therefore, reliability in long-term use can be ensured.

【0020】(実施例)次に、実施例として温度特性の
異なる3種類の誘電体材料(A’,B’,C’)によっ
て形成した誘電体A,B,Cを所要枚数積層してなる積
層セラミックコンデンサの製造方法を簡単に説明する。
各誘電体A,B,Cの温度特性を図2に示す。また、比
抵抗値、誘電体の厚さおよび積層枚数を表1に示す。
(Embodiment) Next, as an embodiment, a required number of dielectrics A, B and C formed by three kinds of dielectric materials (A ', B' and C ') having different temperature characteristics are laminated. A method for manufacturing a multilayer ceramic capacitor will be briefly described.
FIG. 2 shows the temperature characteristics of the dielectrics A, B, and C. Table 1 shows the specific resistance, the thickness of the dielectric, and the number of stacked layers.

【0021】[0021]

【表1】 [Table 1]

【0022】先ず、各誘電体材料(A’,B’,C’)
ごとに誘電体材料100に対しポリビニールブチラール
樹脂10、トルエン15およびイソプロピルアルコール
15を加えて24時間ボールミルで混練した後、シリコ
ン加工したPETフィルム上に塗布して乾燥させセラミ
ックシートを作成する。このとき、各セラミックシート
の厚さは、各誘電体A,B,Cの比抵抗値から算出した
表1に記載した厚さとする。また、このようなセラミッ
クシートによって形成されるコンデンサのJIS温度特
性規格をB特性とするため、本実施例では材料の異なる
各セラミックシートの積層数を表1に示す枚数とした。
First, each dielectric material (A ', B', C ')
Each time, a polyvinyl butyral resin 10, toluene 15 and isopropyl alcohol 15 are added to the dielectric material 100 and kneaded in a ball mill for 24 hours, then applied on a silicon-processed PET film and dried to form a ceramic sheet. At this time, the thickness of each ceramic sheet is the thickness described in Table 1 calculated from the specific resistance value of each of the dielectrics A, B, and C. In addition, in order to set the JIS temperature characteristic standard of the capacitor formed of such a ceramic sheet to the B characteristic, in this embodiment, the number of laminated ceramic sheets of different materials is set to the number shown in Table 1.

【0023】次に、外装体5となる内部電極を含まない
誘電体層を3枚重ね合わせる。この場合、本実施例にお
いては前記誘電体層を誘電体材料(A’)によって形成
したが、誘電体材料(B’)または(C’)もしくはこ
れらとは全く別の誘電体材料によって形成してもよい。
Next, three dielectric layers which do not include the internal electrodes serving as the outer package 5 are stacked. In this case, in the present embodiment, the dielectric layer is formed of the dielectric material (A '), but is formed of the dielectric material (B') or (C ') or a completely different dielectric material. You may.

【0024】次に、外装体5となる誘電体層の上に、内
部電極7となる導体膜がスクリーン印刷によって形成さ
れた誘電体材料(A’)からなる厚さ60μmのグリー
ンシートを前記導体膜が交互になるように20層積層す
る。次いで、この積層されたグリーンシート上に内部電
極7となる導体膜がスクリーン印刷によって形成された
誘電体材料(B’)からなる厚さ30μmのグリーンシ
ートを前記導体膜が交互になるように10層積層する。
さらに、その上に内部電極7となる導体膜がスクリーン
印刷によって形成された誘電体材料(C’)からなる厚
さ30μmのグリーンシートを前記導体膜が交互になる
ように10層積層する。最後に、その上に外装体5とな
る内部電極を含まない誘電体層を3枚重ね合わせ、熱圧
着によって一体化する。これを所定寸法に切断してグリ
ーンチップ(未焼成の積層体)を作成する。そして、こ
のグリーンチップを所定温度で焼成して一体化すること
により積層体2とした後、外部電極3を形成して積層セ
ラミックコンデンサ1を作成した。
Next, a 60 μm thick green sheet made of a dielectric material (A ′) in which a conductor film serving as an internal electrode 7 is formed by screen printing on a dielectric layer serving as an exterior body 5 Twenty layers are stacked so that the films are alternated. Next, a 30 μm-thick green sheet made of a dielectric material (B ′) formed by screen printing and having a conductive film serving as the internal electrode 7 formed on the stacked green sheets is formed on the green sheet so that the conductive films alternate. The layers are laminated.
Further, 10 layers of 30 μm thick green sheets made of a dielectric material (C ′) on which a conductor film serving as the internal electrode 7 is formed by screen printing are laminated thereon so that the conductor films alternate. Finally, three dielectric layers that do not include the internal electrodes serving as the exterior body 5 are superimposed thereon and integrated by thermocompression bonding. This is cut into a predetermined size to produce a green chip (unfired laminate). Then, the green chip was fired at a predetermined temperature and integrated to form a laminate 2, and then external electrodes 3 were formed to produce a multilayer ceramic capacitor 1.

【0025】これに対して、各誘電体A,B,Cがいず
れも厚さ30μmで、10層ずつ積層したコンデンサを
比較例として実施例と同様に作成した。温度特性は実施
例、比較例のいずれもJISの温度特性規格のB特性を
満足していた。これをガラスエポキシ樹脂からなる基板
にリフローはんだ付けし、60°C、90%RHで50
Vの電圧を印加して耐湿負荷試験を行った。その結果を
図3(a)、(b)に示す。この図から明らかなよう
に、比較例のコンデンサでは時間の経過とともに絶縁性
が低下するのに対し、実施例のコンデンサでは絶縁性に
異常が全くみられなかった。
On the other hand, a capacitor in which each of the dielectrics A, B and C had a thickness of 30 μm and was laminated in layers of 10 was prepared in the same manner as in the embodiment as a comparative example. The temperature characteristics of both the example and the comparative example satisfied the B characteristic of the temperature characteristic standard of JIS. This is reflow-soldered to a substrate made of glass epoxy resin, and 50 ° C at 60 ° C. and 90% RH.
A voltage of V was applied to perform a moisture resistance load test. The results are shown in FIGS. 3 (a) and 3 (b). As is apparent from this figure, the insulation of the capacitor of the comparative example decreased with time, whereas the insulation of the capacitor of the example did not show any abnormality.

【0026】なお、上記した実施の形態においては、外
部電極3を3層構造に形成した例を示したが、これに限
らず1層や2層、4層以上のものであってもよい。ま
た、誘電体6を3種類の誘電体材料(A’,B’,
C’)によって形成したが、2種類以上であればよい。
In the above-described embodiment, an example is shown in which the external electrode 3 is formed in a three-layer structure. However, the present invention is not limited to this, and one or two or four or more layers may be used. The dielectric 6 is made of three types of dielectric materials (A ′, B ′,
Although it was formed by C ′), it may be any two or more types.

【0027】[0027]

【発明の効果】以上説明したように本発明に係る積層セ
ラミックコンデンサによれば、誘電体の絶縁特性が時間
の経過とともに低下するのを抑制ないし軽減防止するこ
とができる。したがって、コンデンサとしての絶縁特性
および信頼性を高めることができる。
As described above, according to the multilayer ceramic capacitor of the present invention, it is possible to suppress or prevent the insulation characteristics of the dielectric from deteriorating over time. Therefore, the insulation characteristics and reliability of the capacitor can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る積層セラミックコンデンサの一
実施の形態を示す断面図である。
FIG. 1 is a sectional view showing an embodiment of a multilayer ceramic capacitor according to the present invention.

【図2】 静電容量の温度特性を示す図である。FIG. 2 is a diagram illustrating temperature characteristics of capacitance.

【図3】 (a)、(b)は耐湿負荷試験での絶縁抵抗
値の変化を示す図である。
FIGS. 3A and 3B are diagrams showing a change in insulation resistance value in a moisture resistance load test.

【図4】 従来の積層セラミックコンデンサの断面図で
ある。
FIG. 4 is a sectional view of a conventional multilayer ceramic capacitor.

【符号の説明】[Explanation of symbols]

1…積層セラミックコンデンサ、2…積層体、3…外部
電極、5…外装体、6(A,B,C)…誘電体、7,7
a〜7d…内部電極、8…下地導体膜層、9…導電性樹
脂層、10…表面めっき層。
DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor, 2 ... laminated body, 3 ... external electrode, 5 ... exterior body, 6 (A, B, C) ... dielectric, 7, 7
a to 7d: internal electrode, 8: base conductor film layer, 9: conductive resin layer, 10: surface plating layer.

フロントページの続き Fターム(参考) 4G031 AA03 AA11 AA14 AA23 AA32 BA09 CA03 CA07 5E001 AB03 AC09 AC10 AD00 AE00 AE03 AF00 AF06 AH01 AH05 AH06 AH09 AJ02 5E082 AA01 AB03 BC35 EE04 EE23 EE26 EE35 FG06 FG26 FG27 FG46 GG10 GG11 GG26 GG28 HH43 JJ03 JJ05 JJ12 JJ21 JJ23 LL02 LL03 MM22 MM24 PP02 Continued on the front page F-term (reference) 4G031 AA03 AA11 AA14 AA23 AA32 BA09 CA03 CA07 5E001 AB03 AC09 AC10 AD00 AE00 AE03 AF00 AF06 AH01 AH05 AH06 AH09 AJ02 5E082 AA01 AB03 BC35 EE04 EE23 EG26 GG26 FG26 GG26 JJ05 JJ12 JJ21 JJ23 LL02 LL03 MM22 MM24 PP02

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 誘電率の温度特性を異にする2種類以上
の誘電体を複数枚積層してなる積層セラミックコンデン
サにおいて、 最大の絶縁抵抗値を有する誘電体と最小の絶縁抵抗値を
有する誘電体の絶縁抵抗値の比率を10以下に設定した
ことを特徴とする積層セラミックコンデンサ。
1. A multilayer ceramic capacitor comprising two or more dielectrics having different dielectric constants having different temperature characteristics, wherein a dielectric having a maximum insulation resistance and a dielectric having a minimum insulation resistance are provided. A multilayer ceramic capacitor wherein the ratio of the insulation resistance of the body is set to 10 or less.
JP11047268A 1999-02-24 1999-02-24 Laminated ceramic capacitor Pending JP2000252153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11047268A JP2000252153A (en) 1999-02-24 1999-02-24 Laminated ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11047268A JP2000252153A (en) 1999-02-24 1999-02-24 Laminated ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2000252153A true JP2000252153A (en) 2000-09-14

Family

ID=12770561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11047268A Pending JP2000252153A (en) 1999-02-24 1999-02-24 Laminated ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2000252153A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140114748A (en) * 2013-03-19 2014-09-29 다이요 유덴 가부시키가이샤 Low shaped multilayer ceramic capacitor
JP2017110838A (en) * 2015-12-15 2017-06-22 株式会社村田製作所 Heat transportation device
JP2023051442A (en) * 2021-09-30 2023-04-11 ダイキン工業株式会社 Power conversion device and freezer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140114748A (en) * 2013-03-19 2014-09-29 다이요 유덴 가부시키가이샤 Low shaped multilayer ceramic capacitor
KR101628055B1 (en) * 2013-03-19 2016-06-08 다이요 유덴 가부시키가이샤 Low shaped multilayer ceramic capacitor
JP2017110838A (en) * 2015-12-15 2017-06-22 株式会社村田製作所 Heat transportation device
JP2023051442A (en) * 2021-09-30 2023-04-11 ダイキン工業株式会社 Power conversion device and freezer
JP7315862B2 (en) 2021-09-30 2023-07-27 ダイキン工業株式会社 Power conversion equipment and refrigeration equipment

Similar Documents

Publication Publication Date Title
KR101843182B1 (en) Multilayer ceramic electronic component
KR101983129B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
US8773840B2 (en) Monolithic ceramic electronic component
US9679697B2 (en) Method for manufacturing multilayer ceramic condenser
KR101946259B1 (en) Multilayer ceramic electronic component
KR101474138B1 (en) Multi-layered ceramic electronic component and method of manufacturing the same
US20140185189A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101565645B1 (en) Multi-layered capacitor
CN102543436B (en) Multilayer ceramic condenser and method of manufacturing same
US11476047B2 (en) Multilayer electronic component
JP2021044533A (en) Multilayer ceramic capacitor and method of manufacturing the same
CN113035569A (en) Multilayer ceramic capacitor and method for manufacturing the same
US20240177928A1 (en) Multilayer electronic component having improved high temperature load life and moisture resistance reliability
KR20170112381A (en) Ceramic Composition and Multilayered Capacitor Having the Same
KR20130063235A (en) Multi-layered ceramic electronic component and manufacturing method of the same
JP2001102243A (en) Coaxial capacitor
JP2023098566A (en) Multilayer ceramic capacitor
JP2000252153A (en) Laminated ceramic capacitor
KR101933426B1 (en) Multilayer ceramic electronic component
US11955287B2 (en) Multilayer electronic component
US20240203646A1 (en) Multilayer electronic component
JP2000252152A (en) Laminated ceramic capacitor
JP3085596B2 (en) Multilayer ceramic capacitors
JP3078375B2 (en) Multilayer ceramic capacitors
JP2001044058A (en) Multilayer ceramic capacitor