JP2000244437A - Data multiplexer and data multiplexing method - Google Patents

Data multiplexer and data multiplexing method

Info

Publication number
JP2000244437A
JP2000244437A JP3920999A JP3920999A JP2000244437A JP 2000244437 A JP2000244437 A JP 2000244437A JP 3920999 A JP3920999 A JP 3920999A JP 3920999 A JP3920999 A JP 3920999A JP 2000244437 A JP2000244437 A JP 2000244437A
Authority
JP
Japan
Prior art keywords
stream
time
reference clock
program
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3920999A
Other languages
Japanese (ja)
Inventor
Shoji Shiomoto
祥司 塩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3920999A priority Critical patent/JP2000244437A/en
Publication of JP2000244437A publication Critical patent/JP2000244437A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To receive a plurality of elementary streams each having a format with reference time information added thereto and to multiplex them to a single stream while newly generating reference time information to each multiplexed program. SOLUTION: The multiplexer 10 is provided with an input control section 12 that receives a plurality of packetized elementary streams to which an elementary stream clock reference consisting of a plurality of programs and used to reproduce the time base for each program is added and with a program clock reference PCR packet generating section 18 that newly generates a PCR packet representing the reference time of a stream for each program.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数プログラムの
符号化された画像音声、各種データをトランスポートス
トリームに多重化するデータ多重化装置及びデータ多重
化方法に関し、特に、ディジタル放送システム等に適用
して好適なデータ多重化装置及びデータ多重化方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data multiplexing apparatus and a data multiplexing method for multiplexing coded video and audio of a plurality of programs and various data into a transport stream, and more particularly to a digital multiplexing system and the like. And a data multiplexing method and a data multiplexing method.

【0002】[0002]

【従来の技術】近年、画像音声、各種データ信号等を送
信する送信装置において例えばMPEG2(Moving Pic
ture Experts Group phase 2)による情報圧縮技術及び
多重化技術を用いて画像音声信号に対して符号化及び多
重化を行い、限られた伝送帯域の下で複数プログラムの
高品位の画像音声、各種データ信号を1本のビットスト
リームにし、このビットストリームを通信衛星等を介し
て伝送するとともに、受信装置においてこのビットスト
リームを受信し、分離、復号するディジタル衛星放送シ
ステム等の画像音声信号伝送システムが普及しつつあ
る。
2. Description of the Related Art In recent years, for example, in a transmitting apparatus for transmitting video and audio, various data signals, and the like, for example, MPEG2 (Moving Pic.
Encoding and multiplexing of audio and video signals using information compression and multiplexing technologies according to the Data Experts Group phase 2), high-quality audio and video and various data of multiple programs in a limited transmission band. An image / audio signal transmission system such as a digital satellite broadcasting system in which a signal is converted into one bit stream, the bit stream is transmitted via a communication satellite or the like, and the bit stream is received, separated, and decoded by a receiver. I am doing it.

【0003】このような画像音声信号伝送システムにお
ける送信装置は、MPEG2等の符号化技術により画像
音声、各種データ信号を符号化するとともに、同じく多
重化技術によりこれらのディジタル符号化データを多重
化してビットストリームを形成する。その後、送信装置
は、このビットストリームに誤り訂正処理や変調処理を
施し、このビットストリームを送信アンテナにより通信
衛星に向かって伝送する。
A transmitting apparatus in such a video / audio signal transmission system encodes video / audio and various data signals by using an encoding technique such as MPEG2, and also multiplexes these digitally encoded data by using a multiplexing technique. Form a bitstream. Thereafter, the transmitting apparatus performs error correction processing and modulation processing on the bit stream, and transmits the bit stream toward a communication satellite by a transmission antenna.

【0004】ここで、このような送信装置を構成する符
号化装置及び多重化装置について概要を説明する。
Here, an overview of an encoding device and a multiplexing device that constitute such a transmitting device will be described.

【0005】まず、図20に示す符号化装置150につ
いて説明する、この符号化装置150は、1プログラム
分の映像音声及びそれに付随する関連データを生成する
符号化部である。
First, an encoding device 150 shown in FIG. 20 will be described. The encoding device 150 is an encoding unit that generates video and audio for one program and associated data associated therewith.

【0006】符号化装置150は、図20に示すよう
に、入力端子150a,150b,150cと、出力端
子150dと、入力された映像データを符号化する映像
符号化部151と、入力された音声データを符号化する
音声符号化部152と、プログラムに付随する各種デー
タを入力して符号化するデータ符号化部153と、パケ
ッタイズドエレメンタリストリーム(Packetized Eleme
ntary Stream;以下、PESと略記する。)を生成する
PES化部154,155,156と、単一のストリー
ムを生成する多重化部157と、基準クロック生成部1
58と、制御情報符号化部159とを備える。
As shown in FIG. 20, an encoding device 150 has input terminals 150a, 150b, 150c, an output terminal 150d, a video encoding unit 151 for encoding input video data, and an input audio signal. A voice encoding unit 152 for encoding data, a data encoding unit 153 for inputting and encoding various data accompanying the program, and a packetized elementary stream (Packetized Elementary Stream).
ntary Stream; hereinafter abbreviated as PES. ), A multiplexing unit 157 for generating a single stream, and a reference clock generating unit 1
58, and a control information encoding unit 159.

【0007】入力端子150aは、映像のオリジナルデ
ータを入力する端子であって、入力した映像データを映
像符号化部151へと供給する。
The input terminal 150a is a terminal for inputting original video data, and supplies the input video data to the video encoding unit 151.

【0008】入力端子150bは、音声のオリジナルデ
ータを入力する端子であって、入力した音声データを音
声符号化部152へと供給する。
[0008] The input terminal 150b is a terminal for inputting original audio data, and supplies the input audio data to the audio encoding unit 152.

【0009】入力端子150cは、プログラムに付随す
る各種データを入力する端子であって、入力したデータ
をデータ符号化部153へと供給する。
The input terminal 150c is a terminal for inputting various data accompanying the program, and supplies the input data to the data encoding unit 153.

【0010】映像符号化部151は、入力端子150a
からの映像データに例えばMPEG2ビデオにて規定さ
れているような高能率圧縮符号化を施し、映像のエレメ
ンタリストリーム(Elementary Stream;以下、ESと
略記する。)を生成する。このESは、後段のPES化
部154へと出力される。
The video encoding unit 151 has an input terminal 150a
Performs high-efficiency compression encoding as specified in MPEG2 video, for example, to generate an Elementary Stream (hereinafter abbreviated as ES) of the video. This ES is output to the PES conversion section 154 at the subsequent stage.

【0011】音声符号化部152は、入力端子150b
からの音声データに例えばMPEG2オーディオにて規
定されているような高能率圧縮符号化を施し、音声のE
Sを生成する。このESは、後段のPES化部155へ
と出力される。
[0011] The speech encoding unit 152 has an input terminal 150b.
Performs high-efficiency compression encoding as specified in MPEG2 audio, for example,
Generate S. This ES is output to the PES conversion section 155 at the subsequent stage.

【0012】データ符号化部153は、入力端子150
cからのデータをESの形式に符号化する。このES
は、後段のPES化部156へと出力される。
The data encoding section 153 has an input terminal 150
Encode the data from c into ES format. This ES
Is output to the PES conversion unit 156 at the subsequent stage.

【0013】PES化部154,155,156は、そ
れぞれ、映像符号化部151、音声符号化部152、デ
ータ符号化部153からのESを、あるコード長の固ま
り毎にパケット化してPESの形式にする。
The PES units 154, 155 and 156 packetize the ES from the video encoding unit 151, the audio encoding unit 152 and the data encoding unit 153 into packets each having a certain code length to form a PES format. To

【0014】ここで、ESの状態では、ストリームの種
別や、ビットストリームの符号化単位をどの時刻でデコ
ードするかを指定する同期再生情報が重畳されていない
が、各ESがPES化されることにより、それぞれのE
Sのストリームの種別が指定できるようになるととも
に、受信側(受信装置)における各PESのデコード時
刻や表示時刻を指定する場合にも、これらの時刻情報を
示す符号化データを重畳できるようになる。符号化装置
150は、各ESをPES化して、各ESのストリーム
の種別を示す情報を重畳するとともに、同期再生情報と
して、復号の時刻管理情報であるデコードタイムスタン
プ(Decode Time Stamp;以下、DTSと略記する。)
や再生出力の時刻管理情報であるプレゼンテーションタ
イムスタンプ(Presentation Time Stamp;以下、PT
Sと略記する。)等の符号化データを重畳する。
Here, in the state of the ES, the synchronous reproduction information for specifying the stream type and the time at which the encoding unit of the bit stream is to be decoded is not superimposed. By each E
The stream type of S can be specified, and the coded data indicating the time information can be superimposed even when the decoding time and the display time of each PES on the receiving side (receiving device) are specified. . The encoding device 150 converts each ES into a PES, superimposes information indicating the type of the stream of each ES, and decodes the decoded time stamp (Decode Time Stamp; hereinafter, DTS) as synchronous management information. Abbreviated.)
Time Stamp (Presentation Time Stamp; hereinafter, PT
Abbreviated as S. ) Is superimposed.

【0015】多重化部157は、単一プログラムを構成
する複数のPESを単一のストリームとして扱うため
に、PES化部154,155,156からのPES
を、例えばMPEG2システムにて規定されているトラ
ンスポートストリーム(Transport Stream;以下、TS
と略記する。)或いはプログラムストリーム(Program
Stream;以下、PSと略記する。)等に多重化する。ま
た、多重化部157は、基準クロック生成部158から
のシステムクロックに基づいて生成されてストリームの
時刻基準を示すプログラムクロックリファレンス(Prog
ram Clock Reference;以下、PCRと略記する。)
を、複数プログラムの送受信を行うことが可能なTSに
対して重畳する。このPCRと上述したDTS及びPT
Sとは、受信側において同期再生を行うために用いられ
る。さらに、多重化部157は、受信側が受信したスト
リームをパケット別に分離するために、1プログラム内
における各ストリームのパケットの種別(Packet ID;
以下、PIDと略記する。)を記述したテーブルデータ
等、制御情報符号化部159により生成されたプログラ
ム制御情報を出力ストリームに多重化する。
The multiplexing unit 157 receives the PES from the PES conversion units 154, 155, and 156 in order to handle a plurality of PESs constituting a single program as a single stream.
Is, for example, a transport stream (Transport Stream; hereinafter, TS
Abbreviated. ) Or a program stream (Program
Stream; hereinafter abbreviated as PS. ). The multiplexing unit 157 generates a program clock reference (Prog) generated based on the system clock from the reference clock generating unit 158 and indicating the time reference of the stream.
ram Clock Reference; hereinafter abbreviated as PCR. )
Is superimposed on a TS capable of transmitting and receiving a plurality of programs. This PCR and the above-mentioned DTS and PT
S is used for performing synchronous reproduction on the receiving side. Further, the multiplexing unit 157 divides the stream received by the receiving side into individual packets by packet type (Packet ID;
Hereinafter, it is abbreviated as PID. ), The program control information generated by the control information encoding unit 159, such as table data, is multiplexed into an output stream.

【0016】このような従来の符号化装置150は、1
プログラムを構成する複数のソースデータを符号化して
単一ストリームを生成する。そして、符号化装置150
は、この単一ストリームをプログラム制御情報とともに
出力端子150dを介して図21に示す多重化装置20
0へと出力する。
Such a conventional encoding device 150 has
A single stream is generated by encoding a plurality of source data constituting a program. Then, the encoding device 150
Multiplexes the single stream together with the program control information via the output terminal 150d into the multiplexer 20 shown in FIG.
Output to 0.

【0017】つぎに、図21に示す多重化装置200に
ついて説明する。この多重化装置200は、複数の符号
化装置1501,・・・,150nからの複数のTSを入
力し、これらのTSを1本のTSに多重化するととも
に、システムが有する全プログラムに関連する制御情報
等も重畳して多重化するものである。
Next, the multiplexer 200 shown in FIG. 21 will be described. The multiplexing apparatus 200 receives a plurality of TSs from a plurality of encoding apparatuses 150 1 ,..., 150 n , multiplexes these TSs into one TS, and adds all TSs to the system. Related control information and the like are also superimposed and multiplexed.

【0018】多重化装置200は、図21に示すよう
に、符号化装置1501,・・・,150nから入力した
TSをバッファリングするバッファ2011,・・・,
201nと、被選択端子2021,・・・,202nと、
多重スイッチ203と、入力したTS等を多重化するた
めのタイミングを制御する多重スケジューリング制御部
204と、制御情報発生部205と、被選択端子205
aと、出力端子200aとを備える。
The multiplexer 200, as shown in FIG. 21, the encoding apparatus 150 1, ..., a buffer 201 1 for buffering TS input from 150 n, ...,
And 201 n, fixed terminal 202 1, ..., and 202 n,
A multiplexing switch 203; a multiplexing scheduling control unit 204 for controlling timing for multiplexing the input TS and the like; a control information generating unit 205;
a and an output terminal 200a.

【0019】バッファ2011,・・・,201nは、符
号化装置1501,・・・,150nから入力したTSの
入力レートと、これらのTSが多重化される出力レート
とが異なることにより設けられるものであり、符号化装
置1501,・・・,150nから入力したTSをバッフ
ァリングして速度調整を行う。
The buffer 201 1, ..., 201 n may be the coding device 150 1, ..., and input rate of the TS input from 150 n, and the output rate of these TS are multiplexed different , And buffering the TS input from the encoding devices 150 1 ,..., 150 n to adjust the speed.

【0020】多重スケジューリング制御部204は、入
力ストリームや制御情報発生部205からの全プログラ
ムの制御データを多重化するためのタイミングを制御す
る。すなわち、多重スケジューリング制御部204は、
バッファ2011,・・・,201nにおいてバッファリ
ングされているTSを出力する被選択端子2021,・
・・,202n及び制御情報発生部205からの制御デ
ータを出力する被選択端子205aのいずれかを多重ス
イッチ203により選択するように制御する。
The multiplex scheduling control section 204 controls the timing for multiplexing the control data of all programs from the input stream and the control information generating section 205. That is, the multiplex scheduling control unit 204
Buffer 201 1, ..., fixed terminal 202 1 for outputting a TS that has been buffered in 201 n, ·
.., 202 n and the selected terminal 205 a to which the control data from the control information generating unit 205 is output are selected by the multiplex switch 203.

【0021】このような従来の多重化装置200は、多
重スケジューリング制御部204の制御にしたがって、
多重スイッチ203を動作させ、多重化するTS又は制
御データを選択し、この選択したTS又は制御データを
トランスポートパケット(Transport Packet;以下、T
Pと略記する。)単位で多重化する。また、多重化装置
200は、多重スケジューリング制御部204により、
有効データを多重化するタイミングではないと判別され
た際には、いわゆるヌルパケットを多重化する。多重化
装置200は、このようにして生成した1本のTSを出
力端子200aを介して出力する。
The conventional multiplexing apparatus 200 operates according to the control of the multiplexing scheduling control section 204.
The multiplex switch 203 is operated to select TS or control data to be multiplexed, and the selected TS or control data is transferred to a transport packet (Transport Packet;
Abbreviated as P. ) Unit multiplex. Further, the multiplexing apparatus 200 uses the multiplexing scheduling control unit 204 to
When it is determined that it is not time to multiplex valid data, a so-called null packet is multiplexed. The multiplexer 200 outputs one TS generated in this way via the output terminal 200a.

【0022】MPEG2では、送信する符号化データや
同期再生情報、制御データに関する制約を規定してお
り、図22に示すような仮想デコーダモデル(Transpor
t-System Target Decoder;以下、T−STDと略記す
る。)300における全てのバッファが破綻なく動作す
ることを規定している。ここで、このT−STD300
の構成を簡単に説明する。
In MPEG2, restrictions on coded data to be transmitted, synchronous reproduction information, and control data are defined, and a virtual decoder model (Transpor
t-System Target Decoder; hereinafter abbreviated as T-STD. ) 300 specifies that all buffers operate without failure. Here, the T-STD 300
The configuration will be briefly described.

【0023】T−STD300における映像データの処
理系は、トランスポートバッファ(TB1)301と、
多重バッファ(MB1)302と、エレメンタリバッフ
ァ(EB1)303と、ビデオデコーダ(D1)304
と、再配列バッファ(O1)305とからなる。また、
T−STD300における音声データの処理系は、トラ
ンスポートバッファ(TBn)306と、メインバッフ
ァ(Bn)307と、オーディオデコーダ(Dn)308
とからなる。さらに、T−STD300における制御デ
ータ用の処理系は、トランスポートバッファ(T
sys)309と、メインバッファ(Bsys)310と、
システムデコーダ(Dsys)311とからなる。
The video data processing system in the T-STD 300 includes a transport buffer (TB 1 ) 301,
Multiplexing buffer (MB 1 ) 302, elementary buffer (EB 1 ) 303, and video decoder (D 1 ) 304
And a rearrangement buffer (O 1 ) 305. Also,
The audio data processing system in the T-STD 300 includes a transport buffer (TB n ) 306, a main buffer (B n ) 307, and an audio decoder (D n ) 308.
Consists of Further, the processing system for control data in the T-STD 300 includes a transport buffer (T
B sys ) 309, a main buffer (B sys ) 310,
And a system decoder (D sys ) 311.

【0024】このようなT−STD300におけるトラ
ンスポートバッファ301,306,309は、デマル
チプレクス直後のバースト的で高速のデータストリーム
をバッファリングする。
The transport buffers 301, 306, and 309 in the T-STD 300 buffer a bursty, high-speed data stream immediately after demultiplexing.

【0025】また、T-STD300における映像デー
タの処理系は、多重バッファ302とエレメンタリバッ
ファ303をメインバッファとしている。多重バッファ
302は、例えば4msの多重ジッタとPESオーバー
ヘッド分のバッファを行い、次段のエレメンタリストリ
ームバッファ303へのデータ転送速度の整合性がとれ
るように機能する。
The video data processing system in the T-STD 300 uses a multiplex buffer 302 and an elementary buffer 303 as main buffers. The multiplexing buffer 302 functions to buffer multiplexed jitter of, for example, 4 ms and PES overhead, so that the data transfer speed to the next-stage elementary stream buffer 303 is consistent.

【0026】多重化装置200は、このようなT−ST
D300における全てのバッファがオーバーフローやア
ンダーフローといった破綻をおこすことなく動作するよ
うにTSを多重化する必要がある。そのため、多重化装
置200は、受信側において上述したPCRを用いて再
生される基準クロックの周波数が、規定範囲内に収まる
ように多重化のスケジューリング制御を行う。また、多
重化装置200は、受信側が上述したDTS、PTSが
示す時刻に受信したTSのデコードを開始、或いは表示
できるように、入力したTSを構成していた各PESの
ペイロードデータについても適正なタイミングでの多重
化制御を行う。
The multiplexing apparatus 200 has such a T-ST
It is necessary to multiplex TS so that all buffers in D300 operate without causing a failure such as overflow or underflow. Therefore, the multiplexing apparatus 200 performs multiplexing scheduling control so that the frequency of the reference clock reproduced on the receiving side using the above-described PCR falls within a specified range. The multiplexing apparatus 200 also performs appropriate decoding on the payload data of each PES constituting the input TS so that the receiving side can start or display the decoding of the TS received at the time indicated by the above-described DTS and PTS. Multiplexing control is performed at timing.

【0027】[0027]

【発明が解決しようとする課題】ところで、上述した従
来の多重化装置200は、符号化装置150のように、
1プログラムを構成する複数のソースに対してそれぞれ
個別に出力されたPESを多重化する装置から出力され
たTSを入力するものであった。そのため、従来の多重
化装置200は、1プログラムを構成する複数のソース
に対してそれぞれ個別にPESを出力するような装置か
らの出力を入力として扱うことはできなかった。
By the way, the conventional multiplexing apparatus 200 described above, like the encoding apparatus 150,
A TS output from a device for multiplexing PESs individually output to a plurality of sources constituting one program is input. For this reason, the conventional multiplexing apparatus 200 cannot handle, as an input, an output from an apparatus that individually outputs a PES to a plurality of sources constituting one program.

【0028】また、従来の符号化装置150における多
重化部157は、1プログラムを構成するPESを多重
化するものであった。このように、従来においては、複
数のプログラム分のPESを一度に扱う装置は存在しな
かった。
The multiplexing unit 157 in the conventional encoding device 150 multiplexes the PES constituting one program. As described above, conventionally, there is no device that handles PES for a plurality of programs at once.

【0029】さらに、従来の多重化装置200は、スト
リームの種別や同期再生情報が重畳されたPESのよう
な形式でデータのインターフェースが行われる場合等、
高能率圧縮符号化が施されたデータを復号せずに再利用
するといった要求に応えられるものではなかった。具体
的には、上述したPSに多重化したストリームをさらに
TSに変換するために、PSをPESに一度変換しなお
し、このPESを多重化してTSに変換する場合が考え
られる。このような場合、従来の多重化装置200は、
PESを入力することができず、このような変換処理に
対応できるものではなかった。
Further, the conventional multiplexing apparatus 200 can be used in a case where data is interfaced in a format such as PES on which the type of stream and the synchronous reproduction information are superimposed.
It has not been possible to meet the demand for reusing data that has been subjected to high-efficiency compression encoding without decoding it. Specifically, in order to further convert the stream multiplexed to the PS to the TS, the PS may be once again converted to the PES, and the PES may be multiplexed and converted to the TS. In such a case, the conventional multiplexer 200
PES could not be input, and it was not possible to cope with such conversion processing.

【0030】本発明は、このような実情に鑑みてなされ
たものであり、上述した従来の多重化装置の問題点を解
決し、PESのようにストリーム毎に時刻基準情報や同
期再生情報が付加された形式のエレメンタリストリーム
を入力するとともに、多重化するプログラム毎に時刻基
準情報を生成しながらエレメンタリストリームを単一の
TSに多重化するデータ多重化装置及びデータ多重化方
法を提供することを目的とするものである。
The present invention has been made in view of such circumstances, and solves the above-mentioned problems of the conventional multiplexing apparatus, and adds time reference information and synchronous reproduction information to each stream like PES. A data multiplexing apparatus and a data multiplexing method for multiplexing an elementary stream into a single TS while inputting an elementary stream in a predetermined format and generating time reference information for each program to be multiplexed It is intended for.

【0031】[0031]

【課題を解決するための手段】上述した目的を達成する
本発明にかかるデータ多重化装置は、少なくとも1つ以
上のプログラムを構成するとともに、単一の時間軸を再
生するためのストリーム時刻基準参照値がヘッダ領域に
付加された複数の符号化入力ストリームを入力して読み
込む入力制御手段と、プログラム毎に固有のプログラム
時刻基準参照値を新たに生成する時刻基準参照値生成手
段と、プログラム時刻基準参照値とともに、複数の符号
化入力ストリームを単一の符号化出力ストリームに多重
化して出力する出力制御手段とを備えることを特徴とし
ている。
A data multiplexing apparatus according to the present invention for achieving the above object constitutes at least one or more programs and has a stream time reference for reproducing a single time axis. Input control means for inputting and reading a plurality of coded input streams to which values are added to a header area; time reference value generating means for newly generating a program time reference value unique to each program; Output control means for multiplexing a plurality of coded input streams into a single coded output stream together with the reference value and outputting the multiplexed input stream.

【0032】このように構成された本発明にかかるデー
タ多重化装置は、入力した複数の符号化入力ストリーム
を、プログラム毎のプログラム時刻基準参照値を新たに
生成しながら単一の符号化出力ストリームに多重化す
る。
The data multiplexing apparatus according to the present invention having the above-described configuration converts a plurality of input encoded input streams into a single encoded output stream while generating a new program time reference value for each program. Multiplex.

【0033】また、上述した目的を達成する本発明にか
かるデータ多重化方法は、少なくとも1つ以上のプログ
ラムを構成するとともに、単一の時間軸を再生するため
のストリーム時刻基準参照値がヘッダ領域に付加された
複数の符号化入力ストリームを入力して読み込み、プロ
グラム毎に固有のプログラム時刻基準参照値を新たに生
成し、プログラム時刻基準参照値とともに、複数の符号
化入力ストリームを単一の符号化出力ストリームに多重
化して出力することを特徴としている。
Further, in the data multiplexing method according to the present invention for achieving the above-mentioned object, at least one or more programs are constituted, and a stream time reference value for reproducing a single time axis is included in a header area. Input and read a plurality of coded input streams added to the program, generate a new program time reference value unique to each program, and, together with the program time reference value, convert the plurality of coded input streams into a single code. It is characterized in that it is multiplexed and output to a coded output stream.

【0034】このような本発明にかかるデータ多重化方
法は、複数の符号化入力ストリームを入力し、これらの
符号化入力ストリームを、プログラム毎に固有のプログ
ラム時刻基準参照値を新たに生成しながら単一の符号化
出力ストリームに多重化して出力する。
In the data multiplexing method according to the present invention, a plurality of coded input streams are input, and these coded input streams are generated while newly generating a unique program time reference value for each program. The output is multiplexed into a single encoded output stream.

【0035】[0035]

【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について図面を参照しながら詳細に説明す
る。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0036】本発明を適用した第1の実施の形態として
図1に示す多重化装置10は、基準クロック生成部11
により基本となる同期信号であるシステム基準クロック
として生成したシステムタイムクロック(System Time
Clock;以下、STCと略記する。)を複数の符号化装
置11,・・・,1nに供給するとともに、これらの符号
化装置11,・・・,1nからのパケッタイズドエレメン
タリストリーム(Packetized Elementary Stream;以
下、PESと略記する。)を入力し、これらのPESを
1本のトランスポートストリーム(Transport Stream;
以下、TSと略記する。)に多重化するものである。
As a first embodiment to which the present invention is applied, a multiplexer 10 shown in FIG.
The system time clock (System Time) generated as the system reference clock which is the basic synchronization signal by
Clock; hereinafter abbreviated as STC. ) A plurality of encoder 1 1, ..., and supplies to 1 n, these encoding device 1 1, ..., packetized elementary streams from 1 n (Packetized Elementary Stream; hereinafter, PES), and these PESs are converted into one transport stream (Transport Stream;
Hereinafter, it is abbreviated as TS. ).

【0037】この多重化装置10に接続する複数の符号
化装置11,・・・,1nは、それぞれ、1プログラム分
のPESを生成するものである。符号化装置11,・・
・,1nは、同図に示すように、それぞれ、映像のオリ
ジナルデータを入力する入力端子11a,・・・,1n
と、音声のオリジナルデータを入力する入力端子1
1b,・・・,1nbと、プログラムに付随する各種デー
タを入力する入力端子11c,・・・,1ncとを備え
る。また、符号化装置11,・・・,1nは、それぞれ、
入力された映像データを符号化する映像符号化部21
・・・,2nと、入力された音声データを符号化する音
声符号化部31,・・・,3nと、入力されたプログラム
に付随する各種データを符号化するデータ符号化部
1,・・・,4nとをさらに備える。さらに、符号化装
置11,・・・,1nは、それぞれ、符号化された映像デ
ータを構成するPESを生成するPES化部51,・・
・,5nと、符号化された音声データを構成するPES
を生成するPES化部61,・・・,6nと、符号化され
たプログラムに付随する各種データを構成するPESを
生成するPES化部71,・・・,7nとをさらに備え
る。
Each of the plurality of encoders 1 1 ,..., 1 n connected to the multiplexer 10 generates a PES for one program. Encoding device 1 1 , ...
, 1 n are input terminals 11 a,..., 1 n a for inputting original video data, respectively, as shown in FIG.
And an input terminal 1 for inputting original audio data
1 b, ..., includes a 1 n b, an input terminal 1 1 c for inputting various data associated with the program, ..., and 1 n c. The encoding device 1 1, · · ·, 1 n, respectively,
A video encoding unit 2 1 for encoding the input video data,
,..., 2 n , a voice coding unit 3 1 ,..., 3 n for coding input voice data, and a data coding unit 4 for coding various data accompanying the input program. further comprising 1, ..., and 4 n. Further, each of the encoding devices 1 1 ,..., 1 n includes a PES conversion unit 5 1 ,.
.., 5 n and PES that constitutes encoded audio data
PES conversion unit 61 for generating, ..., further comprising a 6 n, PES conversion unit 71 for generating a PES constituting various data associated with the encoded program, ..., and 7 n .

【0038】映像符号化部21,・・・,2nは、それぞ
れ、入力端子11a,・・・,1naから入力された映像
データに例えばMPEG2(Moving Picture Experts G
roupphase 2)ビデオにて規定されているような高能率
圧縮符号化を施し、映像のエレメンタリストリーム(El
ementary Stream;以下、ESと略記する。)を生成す
る。これらのESは、それぞれ、後段のPES化部
1,・・・,5nへと出力される。
The video coding unit 2 1, · · ·, 2 n, respectively, the input terminal 1 1 a, · · ·, for example, the video data input from 1 n a MPEG2 (Moving Picture Experts G
roupphase 2) Performs high-efficiency compression encoding as specified in video, and performs elementary streams (El
ementary Stream; hereinafter abbreviated as ES. ). These ES, respectively, subsequent PES conversion unit 5 1, ..., and output to 5 n.

【0039】音声符号化部31,・・・,3nは、それぞ
れ、入力端子11b,・・・,1nbから入力された音声
データに例えばMPEG2オーディオにて規定されてい
るような高能率圧縮符号化を施し、音声のESを生成す
る。これらのESは、それぞれ、後段のPES化部
1,・・・,6nへと出力される。
The speech coding unit 3 1, ···, 3 n, respectively, the input terminal 1 1 b, · · ·, 1 n at the audio data for example, MPEG2 audio input from b as defined And performs high-efficiency compression encoding to generate an audio ES. These ESs are output to the subsequent PES units 6 1 ,..., 6 n , respectively.

【0040】データ符号化部41,・・・,4nは、それ
ぞれ、入力端子11c,・・・,1ncから入力されたプ
ログラムに付随する各種データをESの形式に符号化す
る。符号化されたESは、それぞれ、後段のPES化部
1,・・・,7nへと出力される。
The data encoding section 4 1, · · ·, 4 n, respectively, encoded input terminal 1 1 c, · · ·, various data associated with the program input from the 1 n c in the form of ES I do. The encoded ESs are respectively output to the subsequent PES units 7 1 ,..., 7 n .

【0041】PES化部51,・・・,5nは、それぞ
れ、映像符号化部21,・・・,2nからのESに図2に
示すようなPESヘッダ(PES Header)を付加してパケ
ット化し、PESを生成するとともに、このPESを多
重化装置10へと出力する。すなわち、PES化部
1,・・・,5nは、それぞれ、図示しない受信装置
が、受信したPESからその基準クロックを再生し、こ
のPESを同期再生可能なストリームとして扱うことが
できるように、PESヘッダ内にストリーム時刻基準参
照値であるエレメンタリストリームクロックリファレン
ス(Elementary StreamClock Reference;以下、ESC
Rと略記する。)やESレート(Elementary Stream ra
te;以下、ES_rateと記述する。)といった時刻
基準情報を重畳する。また、PES化部51,・・・,
nは、それぞれ、受信側(受信装置)における表示時
刻やデコード時刻を指定するための同期再生情報とし
て、再生出力の時刻管理情報であるプレゼンテーション
タイムスタンプ(Presentation TimeStamp;以下、PT
Sと略記する。)や復号の時刻管理情報であるデコード
タイムスタンプ(Decode Time Stamp;以下、DTSと
略記する。)を符号化データとしてPESヘッダ内に重
畳してPESを生成する。
The PES conversion unit 5 1, ..., 5 n, respectively, the video encoding unit 2 1, ..., adds a PES header as shown in FIG. 2 to ES from 2 n (PES Header) Then, the packet is packetized to generate a PES, and the PES is output to the multiplexer 10. That, PES unit 5 1, · · ·, 5 n, respectively, received not shown apparatus reproduces the reference clock from the received PES, to be able to handle this PES as a sync playable stream , An elementary stream clock reference (hereinafter referred to as ESC) which is a stream time reference value in the PES header.
Abbreviated as R. ) And ES rate (Elementary Stream ra)
te; hereinafter, described as ES_rate. ) Is superimposed. In addition, PES unit 5 1, ...,
5 n are presentation time stamps (PT), which are time management information of reproduction output, as synchronous reproduction information for designating a display time and a decode time on the reception side (reception device).
Abbreviated as S. ) And a decode time stamp (Decode Time Stamp; hereinafter abbreviated as DTS) as time management information for decoding are superimposed as encoded data in a PES header to generate a PES.

【0042】PES化部61,・・・,6n及びPES化
部71,・・・,7nは、PES化部51,・・・,5n
同様な動作をなすものであって、それぞれ、音声符号化
部31,・・・,3n及びデータ符号化部41,・・・,
nからのESを、図2に示すようにパケット化してP
ESを生成し、多重化装置10へと出力する。
The PES conversion unit 6 1, ..., 6 n and PES conversion unit 7 1, ..., 7 n are, PES conversion unit 5 1, ..., intended to form a similar to 5 n operation there are, respectively, the speech coding section 3 1, ..., 3 n and the data encoding section 4 1, ...,
ES from 4 n is packetized as shown in FIG.
An ES is generated and output to the multiplexer 10.

【0043】このような符号化装置11,・・・,1
nは、図3に示すようなPESを受信すべくMPEG2
で定義されている仮想デコーダモデル(PES-System Tar
get Decoder;以下、PES−STDと略記する。)5
0が破綻なく動作するように、上述したESCR、ES
_rate等の時刻基準情報及びタイムスタンプである
PTS、DTSをPESヘッダ内に重畳してPESを作
成する。このPES−STD50は、図3に示すよう
に、映像データの処理系として、メインバッファ
(B 1)51と、ビデオデコーダ(D1)52と、再配列
バッファ(O1)53とを備える。また、PES−ST
D50は、音声データの処理系として、メインバッファ
(Bn)54と、オーディオデコーダ(Dn)55とを備
える。
Such an encoding device 11, ..., 1
nUses MPEG2 to receive the PES as shown in FIG.
Virtual decoder model (PES-System Tar
get Decoder; hereinafter, abbreviated as PES-STD. ) 5
ESCR, ES described above so that 0 operates without failure.
_Rate and time reference information and a time stamp.
PTS is created by superimposing PTS and DTS in the PES header.
To achieve. This PES-STD 50 is as shown in FIG.
And a main buffer as a video data processing system.
(B 1) 51 and a video decoder (D1) 52 and rearrangement
Buffer (O1) 53. Also, PES-ST
D50 is a main buffer as an audio data processing system.
(Bn) 54 and an audio decoder (Dn) 55
I can.

【0044】MPEG2においては、PESがこのよう
なPES−STD50に入力する際のストリーム中の任
意バイト位置の時刻を次式(1)で表されるように定義
している。
In MPEG2, the time at an arbitrary byte position in the stream when the PES inputs to the PES-STD 50 is defined as expressed by the following equation (1).

【0045】[0045]

【数1】 (Equation 1)

【0046】ここで、i'は、ESCR_baseフィールドの最
終ビットを含むバイトのインデックスを表し、iは、P
ES中の任意のバイトのインデックスを表している。ま
た、ESCR(i')は、基準クロックの単位で、ESCR_baseとE
SCR_extensionにより符号化される時間を表し、system_
clock_frequencyは、27MHzを中心とした±810
Hz以内で動作する基準クロックの周波数を表し、ES_r
ateは、PES中のデータがPES−STD50の入力
段に到着する際のレートを表している。
Here, i ′ represents an index of a byte including the last bit of the ESCR_base field, and i is P
It represents the index of an arbitrary byte in the ES. ESCR (i ') is a unit of reference clock, and ESCR_base and ECR
Indicates the time encoded by SCR_extension, and system_
clock_frequency is ± 810 around 27 MHz
Indicates the frequency of the reference clock operating within Hz, and ES_r
ate represents the rate at which data in the PES arrives at the input stage of the PES-STD 50.

【0047】符号化装置11,・・・,1nは、このよう
な制約の下に、上述したESCR、ES_rate等の
時刻基準情報及びタイムスタンプであるPTS、DTS
をPESヘッダ内に重畳してPESを作成し、多重化装
置10へと出力する。
Under such restrictions, the encoding devices 1 1 ,..., 1 n perform the above-mentioned time reference information such as ESCR and ES_rate, and PTS and DTS as time stamps.
Is superimposed in the PES header to create a PES, and output to the multiplexer 10.

【0048】このような符号化装置11,・・・,1n
より作成された複数プログラム分のPESを入力する多
重化装置10は、先に図1に示した基準クロック生成部
11と、出力端子10aとに加えて、図4に示すよう
に、PESを入力する入力制御部12と、符号化装置1
1,・・・,1nに対応して入力制御部12からのPES
を一時記憶する多重バッファ131,132,・・・,1
n,141,142,・・・,14n,151,152,・
・・,15nと、プログラムに関する情報等を生成する
制御データパケット生成部16と、制御データの多重周
期を管理する制御データ送出部17と、プログラム毎の
時刻基準を示すプログラム時刻基準参照値であるプログ
ラムクロックリファレンス(Program Clock Referenc
e;以下、PCRと略記する。)パケットを生成する時
刻基準参照値生成手段であるPCRパケット生成部18
と、いわゆるヌルパケットを生成するヌルパケット生成
部19と、入力したPESに対応するトランスポートス
トリームパケット(TransportStream Packet;以下、T
Pと略記する。)ヘッダを生成するTPヘッダ生成部2
0と、後述するチャンネル選択制御部22の制御により
動作する多重スイッチ21と、この多重スイッチ21を
動作させて多重チャンネルを制御するチャンネル選択制
御部22と、所定の伝送レートでTSを出力する出力制
御部23とを備える。
The multiplexing device 10 for inputting the PES for a plurality of programs created by the coding devices 1 1 ,..., 1 n includes the reference clock generation unit 11 shown in FIG. In addition to the output terminal 10a, as shown in FIG. 4, an input control unit 12 for inputting a PES, and an encoding device 1
PES from the input control unit 12 corresponding to 1 ,..., 1 n
Buffers 13 1 , 13 2 ,..., 1 for temporarily storing
3 n , 14 1 , 14 2 ,..., 14 n , 15 1 , 15 2 ,.
.., 15 n , a control data packet generator 16 for generating information related to a program, a control data transmitter 17 for managing a multiplex cycle of control data, and a program time reference value indicating a time reference for each program. A Program Clock Referenc
e; hereinafter abbreviated as PCR. A) a PCR packet generator 18 which is a time reference value generator for generating a packet;
, A null packet generation unit 19 that generates a so-called null packet, and a transport stream packet (TransportStream Packet; hereafter referred to as T) corresponding to the input PES.
Abbreviated as P. ) TP header generation unit 2 for generating a header
0, a multiplex switch 21 that operates under the control of a channel selection control unit 22 described below, a channel selection control unit 22 that operates the multiplex switch 21 to control a multiplex channel, and an output that outputs a TS at a predetermined transmission rate. And a control unit 23.

【0049】また、多重化装置10は、符号化装置
1,・・・,1nからの映像データに関するPESを入
力する入力端子10b1,10b2,・・・,10b
nと、符号化装置11,・・・,1nからの音声データに
関するPESを入力する入力端子10c1,10c2,・
・・,10cnと、符号化装置11,・・・,1nからの
プログラムに付随する各種データに関するPESを入力
する入力端子10d1,10d2,・・・,10dnと、
受信側にてプログラムを選択したりデコードするために
必要な情報を外部から入力する入力端子10eと、被選
択端子24,25,26,271,272,・・・,27
n,281,282,・・・,28n,291,292,・・
・,29n,30とを備える。
[0049] Also, multiplexer 10, the coding device 1 1, ..., the input terminal 10b 1 for inputting a PES related to the video data from the 1 n, 10b 2, ..., 10b
and n, the encoding device 1 1, ..., input terminals 10c 1 for inputting a PES regarding audio data from the 1 n, 10c 2, ·
..., and 10c n, the encoding device 1 1, ..., the input terminal 10d 1 for inputting PES for various data accompanying programs from 1 n, 10d 2, ..., and 10d n,
An input terminal 10e for externally inputting information necessary for selecting or decoding a program on the receiving side, and selected terminals 24, 25, 26, 27 1 , 27 2 ,.
n, 28 1, 28 2, ···, 28 n, 29 1, 29 2, ··
, 29 n , 30.

【0050】入力制御部12は、入力端子10b1,1
0b2,・・・,10bn,10c1,10c2,・・・,
10cn,10d1,10d2,・・・,10dnから入力
してくるPESを1バイトずつ読み込み、それぞれ、多
重バッファ131,132,・・・,13n,141,14
2,・・・,14n,151,152,・・・,15nへと
供給するとともに、上述したESCRを含むPESヘッ
ダや、映像や音声のESヘッダを検索して捕捉する。ま
た、入力制御部12は、図示しないメモリを有してお
り、表示や符号化の最小単位であるAU(Access Uni
t)が制御開始後何番目に入力されたかを示すインデッ
クス番号と、各インデックス番号に対応するヘッダ情報
とをメモリに保持し、これらの情報をチャンネル選択制
御部22へと供給する。
The input control section 12 has input terminals 10b 1 , 1
0b 2 ,..., 10b n , 10c 1 , 10c 2 ,.
10c n, 10d 1, 10d 2 , ···, reads one byte PES coming input from 10d n, respectively, the multiplex buffer 13 1, 13 2, ···, 13 n, 14 1, 14
2, ···, 14 n, 15 1, 15 2, ···, and supplies to 15 n, and PES header containing the ESCR described above will be captured by searching the ES header of video and audio. Further, the input control unit 12 has a memory (not shown), and an AU (Access Uniform) which is a minimum unit of display and encoding.
An index number indicating the order of t) after the start of the control and header information corresponding to each index number are stored in a memory, and these information are supplied to the channel selection control unit 22.

【0051】さらに、入力制御部12は、入力したPE
Sを多重バッファ131,132,・・・,13n,1
1,142,・・・,14n,151,152,・・・,
15nへとそれぞれ供給する際に、PESに重畳されて
いるESCRやES_rateを示すデータ部分を削除
する。すなわち、これらのESCRやES_rate
は、複数のストリームが多重化されているTSにおいて
は無効データとなるため、PESに重畳されているES
CRやES_rateを示すデータ部分を削除した上
で、多重バッファ131,132,・・・,13n,1
1,142,・・・,14n,151,152,・・・,
15nへとそれぞれ出力する。その際、入力制御部12
は、PESヘッダ内にESCRやES_rateが重畳
されているか否かを示すフラグであるESCRフラグ
(ESCR_flag)やES_rateフラグ(ES_rate_fla
g)が1の場合には、これらのフラグを0に付け替え、
ESCRやES_rateのデータ部分を多重バッファ
131,132,・・・,13n,141,142,・・
・,14n,151,152,・・・,15nへと出力しな
いようにする。また、ESCRやES_rateの削除
にともなってPESヘッダが小さくなることから、入力
制御部12は、PESヘッダデータ長(PES Header dat
a length)や必要に応じてPESパケット長(PES Pack
et length)といったデータ長を表す情報の付け替えも
行う。
Further, the input control unit 12 controls the input PE
S is multiplexed into buffers 13 1 , 13 2 ,..., 13 n , 1
4 1, 14 2, ···, 14 n, 15 1, 15 2, ···,
When supplied to 15 n, it deletes the data portion indicating the ESCR and ES_rate superimposed on the PES. That is, these ESCR and ES_rate
Is invalid data in a TS in which a plurality of streams are multiplexed.
After deleting the data portion indicating CR and ES_rate, the multiplex buffers 13 1 , 13 2 ,..., 13 n , 1
4 1, 14 2, ···, 14 n, 15 1, 15 2, ···,
15 n respectively. At that time, the input control unit 12
Are ESCR flags (ESCR_flag) and ES_rate flags (ES_rate_fla), which are flags indicating whether or not ESCR and ES_rate are superimposed in the PES header.
If g) is 1, replace these flags with 0,
The data portions of the ESCR and ES_rate are multiplexed into buffers 13 1 , 13 2 ,..., 13 n , 14 1 , 14 2 ,.
, 14 n , 15 1 , 15 2 ,..., 15 n . In addition, since the PES header becomes smaller with the deletion of the ESCR and ES_rate, the input control unit 12 sets the PES header data length (PES Header dat
a length) and, if necessary, the PES packet length (PES Pack
Information indicating the data length, such as et length), is also replaced.

【0052】多重バッファ131,132,・・・,13
n,141,142,・・・,14n,151,152,・・
・,15nは、入力制御部12からのPESを一時記憶
するFIFO(First-In First-Out)形式のバッファで
ある。多重バッファ131,132,・・・,13n,1
1,142,・・・,14n,151,152,・・・,
15nは、チャンネル選択制御部22の制御により動作
する多重スイッチ21が被選択端子271,272,・・
・,27n,281,282,・・・,28n,291,2
2,・・・,29nのいずれかを選択することでPES
が多重化されるタイミングまで、入力したPESを一時
記憶する。そして、多重バッファ131,132,・・
・,13n,141,142,・・・,14n,151,1
2,・・・,15nは、記憶・保持しているPESをそ
れぞれ被選択端子271,272,・・・,27n,2
1,282,・・・,28n,291,292,・・・,
29nへと供給する。被選択端子271,272,・・
・,27n,281,282,・・・,28n,291,2
2,・・・,29nに供給されたPESは、それぞれ、
多重スイッチ21の選択によりTP長単位で読み出され
多重化される。
Multiplexing buffers 13 1 , 13 2 ,..., 13
n , 14 1 , 14 2 ,..., 14 n , 15 1 , 15 2 ,.
.., 15 n are FIFO (First-In First-Out) buffers for temporarily storing the PES from the input control unit 12. Multiplexing buffers 13 1 , 13 2 ,..., 13 n , 1
4 1, 14 2, ···, 14 n, 15 1, 15 2, ···,
15 n indicates that the multiplex switch 21 operated under the control of the channel selection control unit 22 has the selected terminals 27 1 , 27 2 ,.
.., 27 n , 28 1 , 28 2 ,..., 28 n , 29 1 , 2
PES by selecting any of 9 2 ,..., 29 n
Is temporarily stored until multiplexing is performed. Then, the multiplex buffers 13 1 , 13 2 ,.
.., 13 n , 14 1 , 14 2 ,..., 14 n , 15 1 , 1
5 2, · · ·, 15 n may be selected to PES which is stored and held each terminal 27 1, 27 2, ···, 27 n, 2
8 1, 28 2, ···, 28 n, 29 1, 29 2, ···,
29 n . The selected terminals 27 1 , 27 2 ,.
.., 27 n , 28 1 , 28 2 ,..., 28 n , 29 1 , 2
The PES supplied to 9 2 ,..., 29 n are respectively
The data is read out and multiplexed in units of TP length by selecting the multiplexing switch 21.

【0053】制御データパケット生成部16は、プログ
ラム全体の情報や各プログラムのPID(Program ID)
といったように、受信側にてプログラムを選択したりデ
コードするために必要な情報であるPSI(Program Sp
ecific Information)やプログラム全体又は一部に関す
る各種情報であるSI(Service Information)を生成
するために、入力端子10eを介して外部からこれらの
情報を入力してTP化し、このTP化された制御データ
を制御データ送出部17へと出力する。
The control data packet generation unit 16 stores information on the entire program and the PID (Program ID) of each program.
PSI (Program Sp.) Which is information necessary for selecting and decoding a program on the receiving side.
To generate SI (Service Information), which is various information related to the entire or a part of the program, the information is input from the outside via the input terminal 10e and is converted into a TP. Is output to the control data sending unit 17.

【0054】制御データ送出部17は、各制御データ毎
の多重周期を図示しないタイマにより管理し、制御デー
タパケット生成部16から入力された任意の制御データ
を多重化すべきタイミングに至ったときに、この制御デ
ータの多重要求をチャンネル選択制御部22に対して送
信するとともに、多重化する制御データを被選択端子2
4に供給する。被選択端子24に供給された制御データ
は、多重スイッチ21の選択により読み出され多重化さ
れる。
The control data transmitting section 17 manages a multiplexing cycle for each control data by a timer (not shown), and when a timing to multiplex any control data input from the control data packet generating section 16 is reached, The control data multiplexing request is transmitted to the channel selection control unit 22 and the control data to be multiplexed is transmitted to the selected terminal 2.
4 The control data supplied to the selected terminal 24 is read and multiplexed by selecting the multiplex switch 21.

【0055】PCRパケット生成部18は、詳細を後述
するように、PCRパケットを生成するとともに、所定
の伝送仕様により定められている多重間隔についての制
約を守るように、多重化装置10が有するシステム基準
クロックであるSTCに基づいて生成したPCRを多重
化するタイミングを管理する。すなわち、PCRパケッ
ト生成部18は、入力したPESに重畳されていたES
CRから再生された時間軸における各プログラムの時刻
を、PCRとしてエンコードし、ペイロードデータを有
さないPCRパケットを生成するとともに、PCRパケ
ットを多重化するタイミングに至ると、チャンネル選択
制御部22に対して多重要求を送信して、多重化するP
CRパケットを被選択端子25に供給する。被選択端子
25に供給されたPCRパケットは、多重スイッチ21
の選択により読み出され多重化される。
The PCR packet generator 18 generates a PCR packet, as will be described in detail later, and also includes a system included in the multiplexing apparatus 10 so as to observe restrictions on multiplexing intervals defined by predetermined transmission specifications. The timing for multiplexing the PCR generated based on the STC as the reference clock is managed. That is, the PCR packet generator 18 outputs the ES superimposed on the input PES.
When the time of each program on the time axis reproduced from the CR is encoded as a PCR to generate a PCR packet having no payload data and the timing for multiplexing the PCR packet is reached, the channel selection control unit 22 Send multiplexing request and multiplex P
The CR packet is supplied to the selected terminal 25. The PCR packet supplied to the selected terminal 25 is
Are read out and multiplexed.

【0056】ヌルパケット生成部19は、PESデータ
パケット、制御データパケット、PCRパケットのいず
れも多重化する必要のないタイミング、或いはこれらの
パケットのいずれも多重化することが禁止されたタイミ
ングにおいて多重化するためのペイロードデータを有さ
ないヌルパケットを生成し、被選択端子26へと供給す
る。被選択端子26に供給されたヌルパケットは、多重
スイッチ21の選択により読み出され多重化される。
The null packet generator 19 performs the multiplexing at a timing when it is not necessary to multiplex any of the PES data packet, the control data packet, and the PCR packet, or at a timing when it is prohibited to multiplex any of these packets. A null packet having no payload data is generated and supplied to the selected terminal 26. The null packet supplied to the selected terminal 26 is read and multiplexed by selecting the multiplex switch 21.

【0057】TPヘッダ生成部20は、入力したPES
に対応するTPヘッダを生成するものであって、入力し
たPESが多重化されるために多重バッファ131,1
2,・・・,13n,141,142,・・・,14n
151,152,・・・,15nからそれぞれ読み出され
る際に、これらのPESに先行して多重化しておく必要
があるTPヘッダを生成し、被選択端子30へと供給す
る。被選択端子30に供給されたTPヘッダは、多重ス
イッチ21の選択により読み出され、多重化するPES
に付加される。
The TP header generator 20 receives the input PES
To generate a TP header corresponding to the multiplexing buffer 13 1 , 1 because the input PES is multiplexed.
3 2, ···, 13 n, 14 1, 14 2, ···, 14 n,
15 1, 15 2,..., When read respectively from 15 n, prior to these PES generates TP header that must be multiplexed, and supplies to the fixed terminal 30. The TP header supplied to the selected terminal 30 is read out by the selection of the multiplex switch 21 and the PES to be multiplexed is read.
Is added to

【0058】チャンネル選択制御部22は、PESデー
タパケット、制御データパケット、PCRパケット、ヌ
ルパケットのうち、いずれのパケットを選択するかを決
定する。チャンネル選択制御部22は、多重スイッチ2
1に対して選択信号を送信して多重スイッチ21を動作
させ、選択したパケットを出力する被選択端子と多重ス
イッチ21とを接続させることにより、多重チャンネル
を制御する。
The channel selection control unit 22 determines which of the PES data packet, the control data packet, the PCR packet and the null packet is to be selected. The channel selection control unit 22 includes the multiplex switch 2
A multiplex channel is controlled by transmitting a selection signal to 1 to operate the multiplex switch 21 and connecting the selected terminal that outputs the selected packet to the multiplex switch 21.

【0059】MPEG2では、先に図22に示したよう
な仮想デコーダモデル(Transport-System Target Deco
der;以下、T−STDと略記する。)を定義してお
り、多重化装置10は、多重化されたビットストリーム
がこのT−STDに入力した場合に、T−STDにおけ
る全てのバッファが破綻なく動作するように、多重パケ
ットの種別を決定し多重伝送する必要がある。そこで、
チャンネル選択制御部22は、PESを選択して多重化
する場合には、入力制御部12から送られてくるPES
やAUのヘッダ情報等を参照することで、多重バッファ
131,132,・・・,13n,141,142,・・
・,14n,151,152,・・・,15n内に待機状態
とされたPESやAUの属性を管理する。そして、チャ
ンネル選択制御部22は、多重バッファ131,132
・・・,13n,141,142,・・・,14n,1
1,152,・・・,15nから送られてくる占有量情
報等をさらに参照することで、PESを読み出すべき多
重バッファを選択する。
In MPEG2, a virtual decoder model (Transport-System Target Deco
der; hereinafter, abbreviated as T-STD. ) Is defined, and the multiplexing apparatus 10 sets the type of the multiplexed packet so that when the multiplexed bit stream is input to the T-STD, all buffers in the T-STD operate without failure. It must be determined and multiplexed. Therefore,
When selecting and multiplexing a PES, the channel selection control unit 22 transmits the PES sent from the input control unit 12.
By referring to and AU header information and the like of multiplex buffer 13 1, 13 2, ···, 13 n, 14 1, 14 2, ··
, 14 n , 15 1 , 15 2 ,..., 15 n to manage the attributes of the PESs and AUs in the standby state. Then, the channel selection controller 22 controls the multiplex buffers 13 1 , 13 2 ,
..., 13 n , 14 1 , 14 2 , ..., 14 n , 1
5 1, 15 2,..., By further reference to sent the incoming fullness and the like from 15 n, selects a multiplex buffer to be read PES.

【0060】また、チャンネル選択制御部22は、読み
出すべきPESを選択した場合には、そのPESをバッ
ファリングしている多重バッファからの読み出しに先行
して、このPESに対応して生成されたTPヘッダをT
Pヘッダ生成部20から読み出すように多重スイッチ2
1を制御して動作させる。チャンネル選択制御部22
は、TPヘッダ生成部20からTPヘッダを読み出す際
には、TPヘッダ生成部20がTPヘッダに記述する内
容のうち、読み出すチャンネルとタイミングによって変
化するパラメータを予めTPヘッダ生成部20へと伝達
する。このTPヘッダ生成部20へと伝達するデータと
しては、例えばPID(Packet ID)やアダプテーショ
ンフィールドコントロール(adaptation_field_contro
l)、cc(continuity counter)、スタッフィングバ
イト(Stuffing byte)等がある。
When the PES to be read is selected, the channel selection control unit 22 precedes the reading from the multiplex buffer buffering the PES, and sets the TP generated corresponding to the PES. T for header
Multiplex switch 2 to read from P header generator 20
1 to operate. Channel selection control unit 22
When reading the TP header from the TP header generation unit 20, the TP header generation unit 20 transmits to the TP header generation unit 20 in advance, of the contents described in the TP header, parameters that change depending on the channel and timing to be read. . The data to be transmitted to the TP header generation unit 20 includes, for example, a PID (Packet ID) and an adaptation field control (adaptation_field_control).
l), cc (continuity counter), stuffing byte (Stuffing byte) and the like.

【0061】出力制御部23は、多重スイッチ21によ
り多重化された1パケット分のコード列をTPとして入
力し、出力端子10aを介して所定の伝送レートで複数
のTPから構成されるTSを図示しない伝送路へ出力す
る。
The output control unit 23 inputs a code string for one packet multiplexed by the multiplex switch 21 as a TP, and illustrates a TS composed of a plurality of TPs at a predetermined transmission rate via an output terminal 10a. Output to the transmission line that does not.

【0062】このような多重化装置10は、上述したよ
うに、基準クロック生成部11を備え、この基準クロッ
ク生成部11により生成したシステム基準クロックを、
STCとして各制御部へと供給している。また、多重化
装置10は、このSTCを符号化装置11,・・・,1n
に対しても供給している。多重化装置10が有するST
Cが供給された符号化装置11,・・・,1nは、このS
TCに基づいて動作して、各PESのESCRを生成し
てPESヘッダに重畳する。
As described above, such a multiplexing apparatus 10 includes the reference clock generator 11 and converts the system reference clock generated by the reference clock generator 11 into the system clock.
It is supplied to each control unit as STC. Further, the multiplexing device 10 converts the STC into the coding devices 11 ,..., 1 n.
We also supply for ST included in the multiplexer 10
Encoder 1 1 C is supplied, · · ·, 1 n is the S
Operating based on the TC, the ESCR of each PES is generated and superimposed on the PES header.

【0063】多重化装置10は、このようにしてPES
ヘッダに重畳されたESCRを入力制御部12により一
度だけ捕捉することによって、ここでは図示しないST
Cカウンタが示すシステム基準クロック計数値であるS
TCカウンタ値に基づいて、ESCRによる時間軸を再
生することができる。すなわち、図5に示すように、任
意のプログラムにおけるPESから再生されたESCR
の時間軸と、多重化装置10が有するSTCの時間軸と
における時間が流れる速さは、原理的には同一であるた
め、入力制御部12に対してあるタイミングで入力され
て捕捉されたESCRのデコード値と、そのときのST
Cカウンタ値に相当する時刻との差分値Δは、常に一定
となる。具体的には、ある時刻0において捕捉されたE
SCRのデコード値ESCR(0)とSTC時間軸上に
おいてESCR(0)が示す時刻との差分値をΔとする
と、STC時間軸上での任意の時刻STC(n)と、こ
のSTC(n)に対応するESCR時間軸上での時刻と
の差分値も、Δとなる。このことから、多重化装置10
は、入力制御部12により一度だけESCRを捕捉すれ
ば、ESCRによる時間軸を容易に再生することが可能
となる。
The multiplexing apparatus 10 thus operates the PES
By capturing the ESCR superimposed on the header only once by the input control unit 12, an STCR (not shown)
S which is the system reference clock count value indicated by the C counter
The time axis based on the ESCR can be reproduced based on the TC counter value. That is, as shown in FIG. 5, the ESCR reproduced from the PES in an arbitrary program
Since the speed at which the time flows on the time axis of the multiplexing apparatus 10 and the time axis of the STC of the multiplexing device 10 are the same in principle, the ESCR input and captured at a certain timing to the input control unit 12 And the ST value at that time
The difference value Δ from the time corresponding to the C counter value is always constant. Specifically, E captured at a certain time 0
Assuming that the difference between the SCR decoded value ESCR (0) and the time indicated by ESCR (0) on the STC time axis is Δ, an arbitrary time STC (n) on the STC time axis and this STC (n) Is also a difference value from the time on the ESCR time axis corresponding to. From this, the multiplexing device 10
If the ESCR is captured only once by the input control unit 12, the time axis based on the ESCR can be easily reproduced.

【0064】このことを踏まえると、1プログラム分に
関するPCRパケット生成部18は、図6に一例を示す
ように、STCをカウントするシステム基準クロック計
数手段であるSTCカウンタ31と、このSTCカウン
タ31から出力されたSTCカウンタ値と入力制御部1
2から送信されてきたΔとを加算する加算器32と、こ
の加算器32からの出力値をPCRデータとしてエンコ
ードするPCRコード化部33と、このPCRコード化
部33の出力を保持するPCRパケットレジスタ34
と、多重タイミングを管理する管理計時手段であるPC
R多重タイミング管理タイマ35とを備えるものにな
る。
In view of this, the PCR packet generator 18 for one program, as shown in FIG. 6 by way of example, includes an STC counter 31 as system reference clock counting means for counting STC, Output STC counter value and input control unit 1
2, an adder 32 that adds the Δ transmitted from the second, a PCR encoding unit 33 that encodes an output value from the adder 32 as PCR data, and a PCR packet that holds the output of the PCR encoding unit 33. Register 34
And a PC which is a management timing means for managing multiplex timing
An R multiplex timing management timer 35 is provided.

【0065】このような1プログラム分に関するPCR
パケット生成部18は、STCカウンタ31から出力さ
れたSTCカウンタ値と、入力制御部12から送信され
てくる各プログラムに個別のΔとを加算器32により加
算し、この値をPCRコード化部33に入力する。そし
て、PCRパケット生成部18は、加算器32の出力値
をPCRコード化部33においてPCRデータとしてエ
ンコードし、PCRパケットレジスタ34に対して書き
込む。また、PCRパケット生成部18は、STCをカ
ウントするPCR多重タイミング管理タイマ35によ
り、PCRパケットを多重化する時刻を管理し、所望の
時刻になると、このPCR多重タイミング管理タイマ3
5によりチャンネル選択制御部22へと多重要求を出
す。
PCR for such a program
The packet generator 18 adds the STC counter value output from the STC counter 31 and the individual Δ to each program transmitted from the input controller 12 by the adder 32, and adds this value to the PCR encoder 33. To enter. Then, the PCR packet generator 18 encodes the output value of the adder 32 as PCR data in the PCR encoder 33 and writes the encoded data into the PCR packet register 34. Further, the PCR packet generation unit 18 manages the time at which the PCR packets are multiplexed by the PCR multiplex timing management timer 35 that counts the STC.
5 to issue a multiplex request to the channel selection control unit 22.

【0066】このように、多重化装置10は、PESの
ようにESCRやES_rate等の時刻基準情報を付
加された複数のエレメンタリストリームを直接入力する
ことが可能であるとともに、多重化装置10と符号化装
置11,・・・,1nとの間で共通の基準クロックに基づ
いて各プログラム毎に時刻基準情報であるPCRを生成
し、複数のPESを単一又は複数プログラムからなるT
Sに多重化して出力することが可能となる。したがっ
て、多重化装置10は、符号化装置11,・・・,1n
らの複数プログラムを扱う場合、PESを直接入力する
ことによって、符号化装置11,・・・,1n及び多重化
装置10における多重化の回数が一度で済ませることが
できる。また、多重化装置10は、入力をPESにする
ことによって、PESのデータのうち、無効データを排
除したり、PESのデータレートを縮小することも可能
となる。
As described above, the multiplexing device 10 can directly input a plurality of elementary streams to which time reference information such as ESCR and ES_rate are added, such as PES, and encoder 1 1, ..., it generates a PCR is a time reference information for each program based on a common reference clock with the 1 n, comprising a plurality of PES from a single or multiple programs T
S can be multiplexed and output. Therefore, multiplexer 10, the coding device 1 1, ..., when dealing with multiple programs from 1 n, by entering the PES directly, the encoding device 1 1, ..., 1 n and multiple The multiplexing in the multiplexing device 10 can be performed only once. The multiplexing apparatus 10 can also eliminate the invalid data from the PES data and reduce the PES data rate by setting the input to the PES.

【0067】なお、MPEG2においては、PCRデー
タは、TPヘッダのアダプテーションフィールドに多重
化されることになっているが、例えば、上述してきたよ
うにペイロードデータを有さないPCRパケットとして
伝送してもよく、或いは映像や音声のTPヘッダの一部
に重畳されて多重化されるようにしてもよい。以上の説
明は、PCRデータをペイロードデータがないPCRパ
ケットとして伝送する場合であったが、ここで、PCR
データを映像や音声のTPヘッダに重畳する場合につい
て説明する。この場合、PCRデータは、TPのペイロ
ードデータとなる映像データや音声データに先行してT
Pヘッダ内に重畳される。このように動作する多重化装
置は、図7に示すように構成される。
Note that in MPEG2, PCR data is multiplexed in the adaptation field of the TP header. For example, even if the PCR data is transmitted as a PCR packet having no payload data as described above, Alternatively, it may be multiplexed by being superimposed on a part of a video or audio TP header. In the above description, the PCR data is transmitted as a PCR packet having no payload data.
A case where data is superimposed on a video or audio TP header will be described. In this case, the PCR data precedes the video data and audio data serving as the payload data of the TP by the T data.
Superimposed in the P header. The multiplexing apparatus that operates as described above is configured as shown in FIG.

【0068】すなわち、図7に示す多重化装置40は、
上述した多重化装置10を一部変形したものであり、上
述した多重化装置10におけるPCRパケット生成部1
8と被選択端子25との代わりに、PCRデータ生成部
41をTPヘッダ生成部20の前段に設けたものであ
る。
That is, the multiplexer 40 shown in FIG.
The above-described multiplexing device 10 is partially modified, and the PCR packet generation unit 1 in the multiplexing device 10 described above is modified.
A PCR data generator 41 is provided in a stage preceding the TP header generator 20 in place of the terminal 8 and the terminal 25 to be selected.

【0069】多重化装置40における1プログラム分に
関するPCRデータ生成部41は、図8に示すように、
STCをカウントするSTCカウンタ42と、このST
Cカウンタ42から出力されたSTCカウンタ値と入力
制御部12から送信されてきたΔとを加算する加算器4
3と、この加算器43からの出力値をPCRデータとし
てエンコードするPCRコード化部44と、多重タイミ
ングを管理するPCR多重タイミング管理タイマ45と
を備える。すなわち、PCRデータ生成部41は、上述
したPCRパケット生成部18からPCRパケットレジ
スタ34を削除したものにほかならない。このPCRデ
ータ生成部41は、上述したPCRパケット生成部18
とは異なり、PCRコード化部44からの出力をTPヘ
ッダ生成部20へと出力する。多重化装置40において
は、TPヘッダ生成部20からPCRデータを読み出す
際に、PCRデータ生成部41は、PCRデータを多重
化するタイミングにおいてチャンネル選択制御部22に
対して多重要求を出す。
As shown in FIG. 8, the PCR data generator 41 for one program in the multiplexer 40
An STC counter 42 for counting the STC,
An adder 4 for adding the STC counter value output from the C counter 42 and Δ transmitted from the input control unit 12
3, a PCR encoding unit 44 for encoding an output value from the adder 43 as PCR data, and a PCR multiplex timing management timer 45 for managing multiplex timing. That is, the PCR data generation unit 41 is nothing but the PCR packet generation unit 18 except that the PCR packet register 34 is deleted. The PCR data generation unit 41 includes the PCR packet generation unit 18 described above.
Unlike the above, the output from the PCR encoding unit 44 is output to the TP header generation unit 20. In the multiplexer 40, when reading the PCR data from the TP header generator 20, the PCR data generator 41 issues a multiplexing request to the channel selection controller 22 at the timing of multiplexing the PCR data.

【0070】このように、多重化装置40は、各プログ
ラム毎にPCRデータを生成してTPヘッダに重畳する
ことで、上述した多重化装置10と同様に、複数のPE
Sを単一又は複数プログラムからなるTSに多重化して
出力することができる。なお、PCRデータは、優先的
に多重化される必要がある。したがって、多重化装置4
0においてPCRデータ生成部41がチャンネル選択制
御部22に対して多重要求を出したときには、そのTP
ヘッダに対応するチャンネルのPESは、多重バッファ
から必ずしも読み出されるとは限らない。
As described above, the multiplexing device 40 generates the PCR data for each program and superimposes the PCR data on the TP header, so that a plurality of PEs
S can be multiplexed and output to a TS composed of a single or a plurality of programs. The PCR data needs to be multiplexed with priority. Therefore, the multiplexer 4
0, when the PCR data generation unit 41 issues a multiplex request to the channel selection control unit 22,
The PES of the channel corresponding to the header is not always read from the multiplex buffer.

【0071】なお、多重化装置10,40は、基準クロ
ック生成部11を内部に備えているものとして説明した
が、基準クロック生成部11を必ずしも内部に備える必
要はない。例えば、基準クロック生成部は、符号化装置
1,・・・,1nのうちの任意の符号化装置に備えられ
てもよく、或いは符号化装置及び多重化装置とは独立し
た基準クロック発生装置として、符号化装置及び多重化
装置の外部に備えられてもよい。すなわち、この第1の
実施の形態においては、符号化装置と多重化装置とが共
通の基準クロックを用いるように構成されればよい。
Although the multiplexers 10 and 40 have been described as having the reference clock generator 11 therein, the reference clock generator 11 need not necessarily be provided inside. For example, the reference clock generation unit may be provided in any of the encoding devices 1 1 ,..., 1 n , or a reference clock generation unit independent of the encoding device and the multiplexing device. The device may be provided outside the encoding device and the multiplexing device. That is, in the first embodiment, it is sufficient that the encoding device and the multiplexing device are configured to use a common reference clock.

【0072】つぎに、上述した多重化装置10,40の
他の構成を図9乃至図13を参照して説明する。
Next, another configuration of the above-described multiplexers 10 and 40 will be described with reference to FIGS.

【0073】第2の実施の形態として図9及び図10に
示す多重化装置60は、基本構成を図1及び図4及び図
7に示した多重化装置10,40と同様とし、多重化装
置10,40と符号化装置11,・・・,1nとに共通の
基準クロックを供給していた基準クロック生成部11を
備えず、符号化装置11,・・・,1nのそれぞれから出
力されるPES中のESCRを用いて、各プログラム毎
の基準クロックを生成することに特徴を有している。し
たがって、先に図1及び図4及び図7に示した多重化装
置10,40と同様の構成については同一符号を付して
詳細な説明を省略する。
The multiplexing device 60 shown in FIGS. 9 and 10 as a second embodiment has the same basic configuration as the multiplexing devices 10 and 40 shown in FIGS. 1, 4 and 7, and 10, 40 and the encoding device 1 1, ..., 1 and n not include the reference clock generating unit 11 which has been supplied a common reference clock, the coding device 1 1, ..., each of 1 n It is characterized in that a reference clock for each program is generated using the ESCR in the PES output from the PES. Therefore, the same components as those of the multiplexers 10 and 40 previously shown in FIGS. 1, 4 and 7 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0074】多重化装置60は、図9に示すように、複
数の符号化装置11,・・・,1nに接続しており、これ
らの符号化装置11,・・・,1nから複数プログラム分
のPESを入力し、これらのPESを1本のTSに多重
化するものである。
[0074] Multiplexer 60, as shown in FIG. 9, a plurality of encoder 1 1, ..., are connected to 1 n, these encoding device 1 1, ..., 1 n The PESs for a plurality of programs are input from the PC, and these PESs are multiplexed into one TS.

【0075】多重化装置60は、符号化装置11,・・
・,1nから入力した複数のPESを多重化して生成す
る1本のTSを構成する各プログラムに付随させるPC
Rを生成するために用いる基準クロックを、PES中の
ESCRから再生させる。そのため、多重化装置60
は、図10に示すように、各プログラムに対応する位相
同期回路であるディジタルPLL(Phase Locked Loo
p)回路611,612,・・・,61nを備え、入力制御
部12により捕捉したESCRのデコード値を、各プロ
グラムに対応するディジタルPLL回路611,612
・・・,61nへと入力する。
The multiplexing device 60 includes the encoding devices 1 1 ,.
.. PC attached to each program constituting one TS generated by multiplexing a plurality of PESs input from 1 n
The reference clock used to generate R is reproduced from the ESCR in the PES. Therefore, the multiplexing device 60
Is a digital PLL (Phase Locked Loop) which is a phase locked loop corresponding to each program, as shown in FIG.
p) circuits 61 1 , 61 2 ,..., 61 n, and decodes ESCR decode values captured by the input control unit 12 into digital PLL circuits 61 1 , 61 2 ,.
..., and input to the 61 n.

【0076】このディジタルPLL回路611,612
・・・,61nは、それぞれ、図11に示すように、入
力制御部12により捕捉したESCRのデコード値と後
述する基準クロックであるローカルタイムクロック(Lo
cal Time Clock;以下、LTCと略記する。)カウンタ
68との差分値をとる減算器63と、この減算器63か
らの出力をフィルタリングするディジタルフィルタ64
と、ディジタル−アナログコンバータ(Digital-Analog
Converter;以下、DACと略記する。)65と、この
DAC65からの出力の直流成分を取り出すためのロー
パスフィルタ(Low Pass Filter;以下、LPFと略記
する。)66と、27MHzのクロックを発振させるボ
ルテージコントロールドオシレータ(Voltage Controll
ed Oscillator;以下、VCOと略記する。)67と、
LTCをカウントする基準クロック計数手段であるLT
Cカウンタ68とを備える。
The digital PLL circuits 61 1 , 61 2 ,
.., 61 n are, as shown in FIG. 11, a decoded value of the ESCR captured by the input control unit 12 and a local time clock (Lo) which is a reference clock described later.
cal Time Clock; hereinafter abbreviated as LTC. A) a subtractor 63 for obtaining a difference value from the counter 68, and a digital filter 64 for filtering an output from the subtractor 63.
And a digital-analog converter (Digital-Analog
Converter; hereinafter abbreviated as DAC. ) 65, a low pass filter (hereinafter abbreviated as LPF) 66 for extracting a DC component of the output from the DAC 65, and a voltage controlled oscillator (oscillating a 27 MHz clock).
ed Oscillator; hereinafter abbreviated as VCO. ) 67,
LT which is a reference clock counting means for counting LTC
And a C counter 68.

【0077】このようなディジタルPLL回路611
612,・・・,61nは、それぞれ、同図中破線矢印に
示すように、入力制御部12から入力したESCRのデ
コード値を、制御リセット時のみLTCカウンタ68に
ロードする。それ以後、ディジタルPLL回路611
612,・・・,61nは、それぞれ、減算器63によ
り、入力制御部12から入力したESCRのデコード値
と、LTCカウンタ68の出力との差分値をとり、その
差分値に対してディジタルフィルタ64を通過させる。
そして、ディジタルPLL回路611,612,・・・,
61nは、それぞれ、ディジタルフィルタ64を通過さ
せて得られた出力を、DAC65によりアナログ信号に
変換し、このアナログ信号の直流成分を取り出すために
LPF66を通過させる。さらに、ディジタルPLL回
路611,612,・・・,61nは、それぞれ、LPF
66を通過させて得られた信号を制御信号として、27
MHzのクロックを発振させるVCO67へと入力し
て、27MHzの基準クロックであるLTCを生成す
る。そして、ディジタルPLL回路611,612,・・
・,61nは、それぞれ、得られたLTCをLTCカウ
ンタ68へと入力し、このLTCカウンタ68の出力で
あり基準クロック計数値であるLTCカウンタ値を、後
段のPCRパケット生成部62へと出力するとともに、
減算器63へと入力する。以後、ディジタルPLL回路
611,612,・・・,61nは、それぞれ、このよう
な処理を繰り返し、ESCRから再生された27MHz
のLTCを得る。
Such a digital PLL circuit 61 1 ,
61 2, · · ·, 61 n, respectively, as indicated by the broken line arrow in the figure, the decoding values of ESCR input from the input control unit 12, for loading the LTC counter 68 only when the control reset. Thereafter, the digital PLL circuits 61 1 ,
61 2, · · ·, 61 n, respectively, by the subtracter 63 takes a decode value of ESCR input from the input control unit 12, a difference value between the output of the LTC counter 68, a digital to that difference value Pass through the filter 64.
The digital PLL circuits 61 1 , 61 2 ,.
Each of 61 n converts the output obtained by passing through the digital filter 64 into an analog signal by the DAC 65, and passes the LPF 66 to extract the DC component of the analog signal. A digital PLL circuit 61 1, 61 2, ···, 61 n , respectively, LPF
The signal obtained by passing through 66 is used as a control signal and 27
The clock is input to the VCO 67 that oscillates a clock of MHz to generate LTC as a reference clock of 27 MHz. Then, the digital PLL circuits 61 1 , 61 2 ,.
, 61 n respectively input the obtained LTC to the LTC counter 68, and output the LTC counter value, which is the output of the LTC counter 68 and the reference clock count value, to the PCR packet generator 62 in the subsequent stage. Along with
Input to the subtractor 63. Thereafter, the digital PLL circuits 61 1 , 61 2 ,..., 61 n repeat such processing, respectively, and the 27 MHz reproduced from the ESCR.
Is obtained.

【0078】このようにして生成されたLTCカウンタ
値を入力する1プログラム分に関するPCRパケット生
成部62は、図12に一例を示すように、ディジタルP
LL回路611,612,・・・,61nからのLTCカ
ウンタ値をPCRデータとしてエンコードするPCRコ
ード化部69と、このPCRコード化部69の出力を保
持するPCRパケットレジスタ70と、多重タイミング
を管理するPCR多重タイミング管理タイマ71とを備
える。
The PCR packet generator 62 for one program for inputting the LTC counter value generated as described above, as shown in FIG.
A PCR coding unit 69 that encodes the LTC counter value from the LL circuits 61 1 , 61 2 ,..., 61 n as PCR data, a PCR packet register 70 that holds the output of the PCR coding unit 69, A PCR multiplex timing management timer 71 for managing timing is provided.

【0079】このような1プログラム分に関するPCR
パケット生成部62は、多重化装置60の内部に備えら
れて27MHzの安定したクロックを発生する図示しな
いSTC発生器からのSTCを入力し、PCR多重タイ
ミング管理タイマ71により、プログラムのPCRを多
重化するタイミングを管理する。そして、PCRパケッ
ト生成部62は、PCRを多重化するタイミングを検出
すると、チャンネル選択制御部22へと多重要求を出
す。
PCR for one program as described above
The packet generator 62 receives an STC from an STC generator (not shown) that generates a stable clock of 27 MHz provided inside the multiplexer 60 and multiplexes the PCR of the program by the PCR multiplexing timing management timer 71. Manage when to do it. When detecting the timing of multiplexing the PCR, the PCR packet generator 62 issues a multiplex request to the channel selection controller 22.

【0080】また、PCRパケット生成部62は、ディ
ジタルPLL回路611,612,・・・,61nからの
LTCカウンタ値を入力し、このLTCカウンタ値をP
CRコード化部69によりPCRデータにエンコードし
て、このPCRデータをPCRパケットレジスタ70へ
と書き込む。
[0080] Also, PCR packet generator 62, the digital PLL circuit 61 1, 61 2,..., Enter the LTC counter value from 61 n, the LTC counter value P
The PCR encoding unit 69 encodes the PCR data into PCR data and writes the PCR data into the PCR packet register 70.

【0081】多重化装置60においては、チャンネル選
択制御部22の制御により多重スイッチ21が動作され
て被選択端子25と接続すると、そのタイミングにおい
てPCRパケットレジスタ70が保持する値がPCRパ
ケットとして出力される。すなわち、多重化装置60に
おいては、任意のプログラムにおけるPESのESCR
より再生されたLTCによる時間軸と、多重化装置60
が有するSTCによる時間軸との関係は、図13に示す
ようになり、多重化装置60は、STCによる時間軸に
おいて、任意のプログラムのPESのPCRを多重化す
るタイミングを管理する。そして、多重化装置60は、
PCRを多重化するタイミングを検出した際に、そのタ
イミングにおけるLTCカウンタ値を読み出し、PCR
データにエンコードして多重化する。
In the multiplexing device 60, when the multiplexing switch 21 is operated under the control of the channel selection control unit 22 and connected to the selected terminal 25, the value held by the PCR packet register 70 is output as a PCR packet at that timing. You. That is, in the multiplexer 60, the ESCR of the PES in an arbitrary program is
The time axis based on the reproduced LTC and the multiplexer 60
FIG. 13 shows a relationship between the STC and the time axis by the STC, and the multiplexing device 60 manages the timing of multiplexing the PES PCR of an arbitrary program on the STC time axis. Then, the multiplexing device 60
When the timing for multiplexing the PCR is detected, the LTC counter value at that timing is read out, and the PCR is read.
Encode to data and multiplex.

【0082】このように、多重化装置60は、任意のプ
ログラムにおけるPCRを多重化するタイミングをST
Cにより管理するが、PCRの値としては、そのプログ
ラムを出力した符号化装置が有する基準クロックを再生
したESCRに基づいて生成する。したがって、多重化
装置60は、PESのようにESCR等の時刻基準情報
を付加された複数のエレメンタリストリームを直接入力
することが可能であるとともに、各プログラムのESC
Rに基づいて各プログラム毎に時刻基準情報であるPC
Rを生成し、複数のPESを単一又は複数プログラムか
らなるTSに多重化して出力することが可能となる。
As described above, the multiplexing device 60 sets the timing for multiplexing the PCR in an arbitrary program to ST.
The value is managed by C, and the PCR value is generated based on the reproduced ESCR of the reference clock of the encoding device that has output the program. Therefore, the multiplexing device 60 can directly input a plurality of elementary streams to which time reference information such as ESCR is added, such as PES.
PC which is time reference information for each program based on R
R can be generated, and a plurality of PESs can be multiplexed and output to a TS composed of a single or a plurality of programs.

【0083】なお、多重化装置60は、STCを内部に
備える図示しないSTC発生器により生成するものとし
て説明したが、STCとして、ディジタルPLL回路6
1,612,・・・,61nのいずれかにより生成され
るLTCを用いてもよい。すなわち、多重化装置60
は、STCとして、任意の符号化装置が有する基準クロ
ックの参照値であるESCRから再生したクロックを用
いてもよい。この場合、多重化装置60は、LTCカウ
ンタ68が図示しないSTCカウンタに相当するため、
ESCRに対応するプログラムのPCRを多重化するタ
イミングにおいてLTCカウンタ68が示すLTCカウ
ンタ値をそのままエンコードすることで、PCRを生成
することができる。
Although the multiplexing device 60 has been described as being generated by an STC generator (not shown) having an STC therein, the digital PLL circuit 6 is used as the STC.
LTC generated by any of 11 1 , 61 2 ,..., 61 n may be used. That is, the multiplexing device 60
May use, as STC, a clock recovered from an ESCR that is a reference value of a reference clock included in an arbitrary encoding device. In this case, since the multiplexing device 60 has the LTC counter 68 corresponding to an STC counter (not shown),
The PCR can be generated by directly encoding the LTC counter value indicated by the LTC counter 68 at the timing of multiplexing the PCR of the program corresponding to the ESCR.

【0084】つぎに、上述した多重化装置60の他の構
成を図14乃至図17を参照して説明する。
Next, another configuration of the multiplexer 60 will be described with reference to FIGS.

【0085】第3の実施の形態として図14及び図15
に示す多重化装置80は、基本構成を図9及び図10に
示した多重化装置60と同様とし、各プログラムに付随
させるPCRを生成するタイミングにおいてエンコード
すべき時刻参照値を求めるために、上述したディジタル
PLL回路611,612,・・・,61nを用いず、P
CRを生成するタイミングに最も近いタイミングで捕捉
したESCRと、そのときのSTCカウンタ値との差分
値を用いることに特徴を有している。したがって、先に
図9及び図10に示した多重化装置60と同様の構成に
ついては同一符号を付して詳細な説明を省略する。な
お、多重化装置80は、図示しないSTC発生器を備
え、このSTC発生器により生成されるSTCを基準ク
ロックとして用いるものとする。
FIGS. 14 and 15 show a third embodiment.
Has the same basic configuration as the multiplexer 60 shown in FIGS. 9 and 10, and obtains a time reference value to be encoded at the timing of generating a PCR attached to each program. digital PLL circuit 61 1, 61 2 which, ..., without using a 61 n, P
It is characterized in that a difference value between the ESCR captured at the timing closest to the CR generation timing and the STC counter value at that time is used. Therefore, the same components as those of the multiplexer 60 shown in FIGS. 9 and 10 are denoted by the same reference numerals, and detailed description is omitted. The multiplexing device 80 includes an STC generator (not shown), and uses the STC generated by the STC generator as a reference clock.

【0086】多重化装置80は、図14に示すように、
複数の符号化装置11,・・・,1nに接続しており、こ
れらの符号化装置11,・・・,1nから複数プログラム
分のPESを入力し、これらのPESを1本のTSに多
重化するものである。
The multiplexing device 80, as shown in FIG.
A plurality of encoder 1 1, ..., are connected to 1 n, these encoding device 1 1, ..., enter the PES multiple program content from 1 n, 1 present these PES Is multiplexed into the TS.

【0087】多重化装置80は、図15に示すように、
PCRパケット生成部81を備え、入力制御部12によ
り制御開始後n番目に捕捉した任意のPESのESCR
のデコード値ESCR(n)と、このESCR(n)を
捕捉したときのSTC時間軸における時刻との差分値Δ
nをPCRパケット生成部81へと入力し、このΔnに
基づいてPCRを生成する。なお、このΔnは、nによ
って一定となるとは限らないことはいうまでもない。
The multiplexing device 80, as shown in FIG.
An ESCR of an arbitrary PES captured n-th after the control is started by the input control unit 12 including the PCR packet generation unit 81
Is a difference value Δ between the decoded value ESCR (n) of the above and the time on the STC time axis when the ESCR (n) is captured.
n is input to the PCR packet generator 81, and a PCR is generated based on Δn. Needless to say, this Δn is not always constant depending on n.

【0088】多重化装置80は、図16に示すように、
入力制御部12によりESCR(n)を捕捉し、最初に
このESCR(n)に対応するプログラムのPCRを多
重化するタイミングに至ったときに、そのタイミングに
おけるSTC時間軸上の時刻STC(n)に対して、S
TC時間軸上での時刻とPESの時間軸上での時刻との
差分値Δn’を加えることで、PCRをエンコードする
ための時刻参照値を得ることができる。そこで、多重化
装置80は、差分値Δn’の近似値として上述したΔn
を用い、PCRをエンコードするための時刻参照値を得
る。
The multiplexing device 80, as shown in FIG.
The ESCR (n) is captured by the input control unit 12, and when the timing of multiplexing the PCR of the program corresponding to the ESCR (n) comes first, the time STC (n) on the STC time axis at that timing For S
By adding the difference Δn ′ between the time on the TC time axis and the time on the PES time axis, a time reference value for encoding the PCR can be obtained. Therefore, the multiplexing device 80 calculates the above-described Δn as an approximate value of the difference value Δn ′.
To obtain a time reference value for encoding the PCR.

【0089】このことを実現する1プログラム分に関す
るPCRパケット生成部81は、図17に一例を示すよ
うに、STCをカウントするSTCカウンタ82と、こ
のSTCカウンタ82から出力されたSTCカウンタ値
と入力制御部12から送信されてきたΔnとを加算する
加算器83と、この加算器83からの出力値をPCRデ
ータとしてエンコードするPCRコード化部84と、こ
のPCRコード化部84の出力を保持するPCRパケッ
トレジスタ85と、多重タイミングを管理するPCR多
重タイミング管理タイマ86とを備えるものになる。す
なわち、PCRパケット生成部81は、上述した第1の
実施の形態で示したPCRパケット生成部18と同一の
構成であり、入力する差分値をΔnとしたものにほかな
らない。
As shown in an example in FIG. 17, the PCR packet generating section 81 for one program for realizing this is composed of an STC counter 82 for counting the STC, an STC counter value output from the STC counter 82, and an input. The adder 83 adds the Δn transmitted from the control unit 12, the PCR encoding unit 84 encodes the output value from the adder 83 as PCR data, and holds the output of the PCR encoding unit 84. It comprises a PCR packet register 85 and a PCR multiplex timing management timer 86 for managing multiplex timing. That is, the PCR packet generation unit 81 has the same configuration as the PCR packet generation unit 18 shown in the above-described first embodiment, and is nothing but an input difference value of Δn.

【0090】このような1プログラム分に関するPCR
パケット生成部81は、STCカウンタ81から出力さ
れたSTCカウンタ値と、入力制御部12から送信され
てくる各プログラムに個別のΔnとを加算器83により
加算し、この値を時刻参照値としてPCRコード化部8
4に入力する。そして、PCRパケット生成部81は、
加算器83から出力された時刻参照値をPCRコード化
部84においてPCRデータとしてエンコードし、PC
Rパケットレジスタ85に対して書き込む。また、PC
Rパケット生成部81は、STCをカウントするPCR
多重タイミング管理タイマ86により、PCRパケット
を多重化する時刻を管理しておき、PCRを多重化する
タイミングに至ると、このPCR多重タイミング管理タ
イマ86によりチャンネル選択制御部22へと多重要求
を出す。
The PCR for such one program
The packet generator 81 adds the STC counter value output from the STC counter 81 and the individual Δn to each program transmitted from the input controller 12 by an adder 83, and uses this value as a time reference value. Coder 8
Enter 4 Then, the PCR packet generation unit 81
The time reference value output from the adder 83 is encoded as PCR data in a PCR
Write to the R packet register 85. Also, PC
The R packet generation unit 81 performs PCR counting STC.
The multiplex timing management timer 86 manages the time at which the PCR packets are multiplexed. When the PCR multiplex timing comes, the multiplex timing management timer 86 issues a multiplex request to the channel selection control unit 22.

【0091】このように、多重化装置80は、PESの
ようにESCR等の時刻基準情報を付加された複数のエ
レメンタリストリームを直接入力することが可能である
とともに、基準クロックであるSTCに基づいて各プロ
グラム毎に時刻基準情報であるPCRを生成し、複数の
PESを単一又は複数プログラムからなるTSに多重化
して出力することが可能となる。
As described above, the multiplexing device 80 can directly input a plurality of elementary streams to which time reference information such as an ESCR is added, such as a PES, and based on the STC as a reference clock. Thus, a PCR that is time reference information can be generated for each program, and a plurality of PESs can be multiplexed and output to a TS composed of a single or a plurality of programs.

【0092】なお、多重化装置80は、STCを内部に
備える図示しないSTC発生器により生成するものとし
て説明したが、例えば第2の実施の形態として示したよ
うに、任意の符号化装置から入力されるPESに対応す
るディジタルPLL回路を設け、このディジタルPLL
回路により再生したクロックを基準クロックとして用い
るてもよい。
Although the multiplexing device 80 has been described as being generated by an STC generator (not shown) having an STC therein, for example, as shown in the second embodiment, an input from an arbitrary coding device A digital PLL circuit corresponding to the PES is provided.
A clock reproduced by a circuit may be used as a reference clock.

【0093】以上、本発明の実施の形態として示した多
重化装置10,40,60,80は、例えば図18に示
すような放送システムにおける送信装置100に適用す
ることができる。すなわち、多重化装置10,40,6
0,80は、上述した符号化装置11,・・・,1nのよ
うに単一又は複数プログラムのPESを出力する装置か
ら複数のPESを入力し、これらのPESをTSに変換
して局内送出装置110へと出力する。そして、局内送
出装置110は、多重化装置10,40,60,80か
らのTSを放送用の送出信号へと変換し、図示しない送
信アンテナを介して受信装置へと送信する。
The multiplexing apparatuses 10, 40, 60, and 80 described as the embodiments of the present invention can be applied to, for example, a transmitting apparatus 100 in a broadcasting system as shown in FIG. That is, the multiplexers 10, 40, 6
0, 80 inputs a plurality of PESs from a device that outputs a PES of a single program or a plurality of programs, such as the above-described encoding devices 1 1 ,..., 1 n , and converts these PESs into TSs. Output to the intra-office sending device 110. Then, the intra-station transmission device 110 converts the TS from the multiplexing devices 10, 40, 60, and 80 into a transmission signal for broadcasting, and transmits the signal to a reception device via a transmission antenna (not shown).

【0094】このような構成により、送信装置100
は、単一又は複数プログラムのPESを入力して多重化
し、放送用の送出信号へと変換して送信するまでの一連
の処理を行うことが可能となる。
With such a configuration, transmitting apparatus 100
Can perform a series of processes from inputting and multiplexing PES of a single or a plurality of programs, converting the PES into a broadcast transmission signal, and transmitting the signal.

【0095】また、多重化装置10,40,60,80
は、例えば図19に示すように、MPEG2にて規定さ
れているプログラムストリーム(Program Stream;以
下、PSと略記する。)に多重化されたストリームをさ
らにTSに変換するためのPS−TS変換装置120に
も適用できる。すなわち、多重化装置10,40,6
0,80は、入力したPSをPESに変換して出力する
PS−PES変換部130若しくはこのPS−PES変
換部130の機能を有する機器から複数のPESを入力
し、TSに多重化して出力する。
The multiplexing devices 10, 40, 60, 80
Is, for example, as shown in FIG. 19, a PS-TS converter for further converting a stream multiplexed to a program stream (Program Stream; hereinafter abbreviated as PS) defined by MPEG2 into TS. 120 is also applicable. That is, the multiplexers 10, 40, 6
Numerals 0 and 80 input a plurality of PESs from the PS-PES conversion unit 130 or a device having the function of the PS-PES conversion unit 130, which converts the input PS to PES and outputs it, multiplexes them into TS, and outputs them. .

【0096】このような構成により、多重化装置10,
40,60,80は、PESのような形式でデータのイ
ンターフェースが行われる場合、例えば、MPEG2の
ような高能率圧縮符号化が施されたデータを復号せずに
再利用するといった要求に応えることが可能なPS−T
S変換装置120を実現することができる。
With such a configuration, the multiplexing device 10,
When data is interfaced in a format such as PES, for example, 40, 60, and 80 respond to a request that data that has been subjected to high-efficiency compression encoding such as MPEG2 be reused without decoding. Is possible PS-T
The S converter 120 can be realized.

【0097】[0097]

【発明の効果】以上詳細に説明したように、本発明にか
かるデータ多重化装置は、少なくとも1つ以上のプログ
ラムを構成するとともに、単一の時間軸を再生するため
のストリーム時刻基準参照値がヘッダ領域に付加された
複数の符号化入力ストリームを入力して読み込む入力制
御手段と、プログラム毎に固有のプログラム時刻基準参
照値を新たに生成する時刻基準参照値生成手段と、プロ
グラム時刻基準参照値とともに、複数の符号化入力スト
リームを単一の符号化出力ストリームに多重化して出力
する出力制御手段とを備える。
As described above in detail, the data multiplexing apparatus according to the present invention comprises at least one program and has a stream time reference value for reproducing a single time axis. Input control means for inputting and reading a plurality of encoded input streams added to the header area, time reference value generation means for newly generating a program time reference value unique to each program, and program time reference value Output control means for multiplexing a plurality of coded input streams into a single coded output stream and outputting the multiplexed output stream.

【0098】このことにより、本発明にかかるデータ多
重化装置は、ストリーム時刻基準情報が付加された複数
の符号化入力ストリームを入力することができ、プログ
ラム毎に新たにプログラム時刻基準参照値を生成し、こ
れらの符号化入力ストリームを単一の符号化出力ストリ
ームに多重化することができる。
Thus, the data multiplexing apparatus according to the present invention can input a plurality of encoded input streams to which stream time reference information is added, and generate a new program time reference value for each program. However, these encoded input streams can be multiplexed into a single encoded output stream.

【0099】また、本発明にかかるデータ多重化方法
は、少なくとも1つ以上のプログラムを構成するととも
に、単一の時間軸を再生するためのストリーム時刻基準
参照値がヘッダ領域に付加された複数の符号化入力スト
リームを入力して読み込み、プログラム毎に固有のプロ
グラム時刻基準参照値を新たに生成し、プログラム時刻
基準参照値とともに、複数の符号化入力ストリームを単
一の符号化出力ストリームに多重化して出力する。
Further, in the data multiplexing method according to the present invention, at least one or more programs are configured and a plurality of stream time reference values for reproducing a single time axis are added to a header area. Input and read an encoded input stream, generate a new program time reference value unique to each program, and multiplex multiple encoded input streams with a program time reference value into a single encoded output stream Output.

【0100】このことにより、本発明にかかるデータ多
重化方法は、ストリーム時刻基準情報が付加された複数
の符号化入力ストリームを入力することが可能となると
ともに、これらの符号化入力ストリームを、プログラム
毎に新たにプログラム時刻基準参照値を生成しながら単
一の符号化出力ストリームに多重化して出力することが
可能となる。
Thus, in the data multiplexing method according to the present invention, it is possible to input a plurality of coded input streams to which stream time reference information has been added, and to convert these coded input streams into programs. It is possible to multiplex and output a single encoded output stream while generating a new program time reference value every time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態として示す多重化装
置と、この多重化装置に接続する符号化装置との構成を
説明するブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a multiplexing device shown as a first embodiment of the present invention and an encoding device connected to the multiplexing device.

【図2】PESの構成を説明する図であって、特にPE
Sヘッダの構成を説明する図である。
FIG. 2 is a diagram for explaining a configuration of a PES,
FIG. 4 is a diagram illustrating a configuration of an S header.

【図3】MPEG2で定義されているPES−STDの
構成を説明するブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a PES-STD defined by MPEG2.

【図4】図1に示した多重化装置の構成を説明するブロ
ック図である。
FIG. 4 is a block diagram illustrating a configuration of the multiplexer shown in FIG.

【図5】任意のプログラムにおけるPESから再生され
たESCRの時間軸と、同多重化装置が有するSTCの
時間軸との関係を説明する図である。
FIG. 5 is a diagram illustrating a relationship between a time axis of an ESCR reproduced from a PES in an arbitrary program and a time axis of an STC included in the multiplexer.

【図6】同多重化装置が備えるPCRパケット生成部の
1プログラム分に関する内部構成を説明するブロック図
である。
FIG. 6 is a block diagram illustrating an internal configuration related to one program of a PCR packet generation unit included in the multiplexing device.

【図7】同多重化装置の他の構成を説明するブロック図
である。
FIG. 7 is a block diagram illustrating another configuration of the multiplexing device.

【図8】図7に示した多重化装置が備えるPCRデータ
生成部の1プログラム分に関する内部構成を説明するブ
ロック図である。
8 is a block diagram illustrating an internal configuration related to one program of a PCR data generation unit included in the multiplexing device illustrated in FIG.

【図9】本発明の第2の実施の形態として示す多重化装
置と、この多重化装置に接続する符号化装置との構成を
説明するブロック図である。
FIG. 9 is a block diagram illustrating a configuration of a multiplexing device shown as a second embodiment of the present invention and an encoding device connected to the multiplexing device.

【図10】同多重化装置の構成を説明するブロック図で
ある。
FIG. 10 is a block diagram illustrating a configuration of the multiplexing device.

【図11】同多重化装置が備えるディジタルPLL回路
の内部構成を説明するブロック図である。
FIG. 11 is a block diagram illustrating an internal configuration of a digital PLL circuit included in the multiplexer.

【図12】同多重化装置が備えるPCRパケット生成部
の1プログラム分に関する内部構成を説明するブロック
図である。
FIG. 12 is a block diagram illustrating an internal configuration related to one program of a PCR packet generation unit provided in the multiplexing apparatus.

【図13】任意のプログラムにおけるPESのESCR
より再生されたLTCによる時間軸と、同多重化装置が
有するSTCによる時間軸との関係を説明する図であ
る。
FIG. 13 PES ESCR in an arbitrary program
FIG. 3 is a diagram illustrating a relationship between a time axis based on LTC and a time axis based on STC included in the multiplexing apparatus.

【図14】本発明の第3の実施の形態として示す多重化
装置と、この多重化装置に接続する符号化装置との構成
を説明するブロック図である。
FIG. 14 is a block diagram illustrating a configuration of a multiplexing device shown as a third embodiment of the present invention and an encoding device connected to the multiplexing device.

【図15】同多重化装置の構成を説明するブロック図で
ある。
FIG. 15 is a block diagram illustrating a configuration of the multiplexing device.

【図16】任意のプログラムにおけるPESから再生さ
れたESCRの時間軸と、同多重化装置が有するSTC
の時間軸との関係を説明する図である。
FIG. 16 shows a time axis of an ESCR reproduced from a PES in an arbitrary program, and an STC of the multiplexer.
FIG. 4 is a diagram for explaining a relationship with a time axis.

【図17】同多重化装置が備えるPCRパケット生成部
の1プログラム分に関する内部構成を説明するブロック
図である。
FIG. 17 is a block diagram illustrating an internal configuration related to one program of a PCR packet generation unit provided in the multiplexing apparatus.

【図18】本発明の実施の形態として示す多重化装置を
適用した放送用の送出信号を送信する送信装置の構成を
説明するブロック図である。
FIG. 18 is a block diagram illustrating a configuration of a transmission device that transmits a broadcast transmission signal to which the multiplexing device described as an embodiment of the present invention is applied.

【図19】同多重化装置を適用したPSをTSに変換す
るPS−TS変換装置の構成を説明するブロック図であ
る。
FIG. 19 is a block diagram illustrating a configuration of a PS-TS converter that converts a PS to a TS to which the multiplexer is applied.

【図20】従来の符号化装置の構成を説明するブロック
図である。
FIG. 20 is a block diagram illustrating a configuration of a conventional encoding device.

【図21】従来の多重化装置の構成を説明するブロック
図である。
FIG. 21 is a block diagram illustrating a configuration of a conventional multiplexer.

【図22】MPEG2で定義されているT−STDの構
成を説明するブロック図である。
FIG. 22 is a block diagram illustrating a configuration of a T-STD defined by MPEG2.

【符号の説明】[Explanation of symbols]

1,・・・,1n 符号化装置、 10,40,60,
80 多重化装置、11 基準クロック生成部、 12
入力制御部、 131,132,・・・,13n,1
1,142,・・・,14n,151,152,・・・,
15n 多重バッファ、 16 制御データパケット生
成部、 17 制御データ送出部、 18,62,81
PCRパケット生成部、 19 ヌルパケット生成
部、 20TPヘッダ生成部、 21 多重スイッチ、
22 チャンネル選択制御部、23 出力制御部、
31,42,82 STCカウンタ、 32,43,8
3加算器、 33,44,69,84 PCRコード化
部、 34,70,85PCRパケットレジスタ、 3
5,45,71,86 PCR多重タイミング管理タイ
マ、 41 PCRデータ生成部、 611,612,・
・・,61nディジタルPLL回路、 63 減算器、
64 ディジタルフィルタ、 65DAC、 66
LPF、 67 VCO、 68 LTCカウンタ
1 1, · · ·, 1 n encoder, 10,40,60,
80 multiplexer, 11 reference clock generator, 12
Input control unit, 13 1, 13 2, ··· , 13 n, 1
4 1, 14 2, ···, 14 n, 15 1, 15 2, ···,
15 n multiplex buffer, 16 control data packet generator, 17 control data transmitter, 18, 62, 81
PCR packet generator, 19 null packet generator, 20 TP header generator, 21 multiplex switch,
22 channel selection control unit, 23 output control unit,
31, 42, 82 STC counter, 32, 43, 8
3 adder, 33, 44, 69, 84 PCR coding unit, 34, 70, 85 PCR packet register, 3
5, 45, 71, 86 PCR multiplex timing management timer, 41 PCR data generation unit, 61 1 , 61 2 ,.
.., 61 n digital PLL circuit, 63 subtractor,
64 digital filters, 65 DAC, 66
LPF, 67 VCO, 68 LTC counter

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 7/24 Fターム(参考) 5C059 LA00 RB01 RB11 RC04 SS02 5C063 AA20 AB03 AB07 AC10 CA11 CA20 CA40 5K028 AA06 EE03 KK01 MM05 MM16 NN21 NN31 SS05 5K047 AA15 DD02 GG02 GG09 GG45 MM56 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H04N 7/24 F term (Reference) 5C059 LA00 RB01 RB11 RC04 SS02 5C063 AA20 AB03 AB07 AC10 CA11 CA20 CA40 5K028 AA06 EE03 KK01 MM05 MM16 NN21 NN31 SS05 5K047 AA15 DD02 GG02 GG09 GG45 MM56

Claims (40)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つ以上のプログラムを構成
するとともに、単一の時間軸を再生するためのストリー
ム時刻基準参照値がヘッダ領域に付加された複数の符号
化入力ストリームを入力して読み込む入力制御手段と、 上記プログラム毎に固有のプログラム時刻基準参照値を
新たに生成する時刻基準参照値生成手段と、 上記プログラム時刻基準参照値とともに、上記複数の符
号化入力ストリームを単一の符号化出力ストリームに多
重化して出力する出力制御手段とを備えることを特徴と
するデータ多重化装置。
An input for reading and reading a plurality of coded input streams comprising at least one or more programs and having a stream time reference value for reproducing a single time axis added to a header area Control means; time reference value generating means for newly generating a program time reference value unique to each program; and a single encoded output of the plurality of encoded input streams together with the program time reference value. An output control means for multiplexing and outputting the stream to a stream.
【請求項2】 上記ヘッダ領域には、上記単一の符号化
出力ストリームを受信した機器が上記単一の符号化スト
リームの符号化単位を復号して得られたデータを再生出
力する時刻情報が付加されていることを特徴とする請求
項1記載のデータ多重化装置。
2. The header area includes time information at which a device that has received the single encoded output stream reproduces and outputs data obtained by decoding a coding unit of the single encoded output stream. 2. The data multiplexing device according to claim 1, wherein the data multiplexing device is added.
【請求項3】 上記ヘッダ領域には、上記単一の符号化
出力ストリームを受信した機器が上記単一の符号化スト
リームの符号化単位を復号する時刻情報が付加されてい
ることを特徴とする請求項2記載のデータ多重化装置。
3. The header area is provided with time information for a device that has received the single coded output stream to decode a coding unit of the single coded stream. The data multiplexing device according to claim 2.
【請求項4】 基本同期信号であるシステム基準クロッ
クが、上記複数の符号化入力ストリームの供給源であり
上記プログラムと同数の全てのストリーム出力機器が有
するシステム基準クロックと共通であることを特徴とす
る請求項1記載のデータ多重化装置。
4. A system reference clock, which is a basic synchronization signal, is common to a system reference clock that is a supply source of the plurality of encoded input streams and has the same number of stream output devices as the program. The data multiplexing device according to claim 1, wherein
【請求項5】 上記システム基準クロックを計数するシ
ステム基準クロック計数手段と、 上記時刻基準参照値生成手段により新たに生成するプロ
グラム時刻基準参照値を多重化するタイミングを上記シ
ステム基準クロックに基づいて管理する管理計時手段と
を備え、 上記時刻基準参照値生成手段は、上記入力制御手段によ
り捕捉された任意の符号化入力ストリームが有する時間
軸上での任意のストリーム時刻基準参照値とこのストリ
ーム時刻基準参照値が上記入力制御手段により捕捉され
た際に上記システム基準クロック計数手段が計数した時
刻であるシステム基準クロック計数値との差分値と、新
たに生成するプログラム時刻基準参照値を多重化するタ
イミングを上記管理計時手段により検出した際に上記シ
ステム基準クロック計数手段により計数されたシステム
基準クロック計数値とに基づいて、上記符号化入力スト
リームが有する時間軸上での任意の時刻を再生し、新た
なプログラム時刻基準参照値を生成することを特徴とす
る請求項4記載のデータ多重化装置。
5. A system reference clock counting means for counting the system reference clock, and a timing for multiplexing a program time reference value newly generated by the time reference value generation means, based on the system reference clock. The time reference reference value generation means includes: an arbitrary stream time reference reference value on a time axis of an arbitrary encoded input stream captured by the input control means; and the stream time reference. A timing for multiplexing a difference value between the system reference clock count value, which is the time counted by the system reference clock counting means when the reference value is captured by the input control means, and a newly generated program time reference value. Is detected by the control timing means, the system reference clock counting means Regenerating an arbitrary time on the time axis of the encoded input stream based on the counted system reference clock count value and generating a new program time reference value. 5. The data multiplexing device according to 4.
【請求項6】 上記システム基準クロックを発生する基
準クロック発生手段を備え、 上記基準クロック発生手段は、発生したシステム基準ク
ロックを全ての上記ストリーム出力機器へと供給するこ
とを特徴とする請求項5記載のデータ多重化装置。
6. The system according to claim 5, further comprising reference clock generating means for generating the system reference clock, wherein the reference clock generating means supplies the generated system reference clock to all of the stream output devices. A data multiplexing device according to claim 1.
【請求項7】 任意のプログラムを構成する複数の符号
化入力ストリームを出力する任意のストリーム出力機器
に備えられるクロック発生手段により発生されて、複数
のプログラムのそれぞれに対応するストリーム出力機器
に対して供給されるクロックを入力し、このクロックを
上記システム基準クロックとして用いることを特徴とす
る請求項5記載のデータ多重化装置。
7. A stream output device which outputs a plurality of coded input streams constituting an arbitrary program and which is generated by a clock generating means provided in an arbitrary stream output device and which corresponds to each of the plurality of programs. 6. The data multiplexing device according to claim 5, wherein a supplied clock is input, and the clock is used as the system reference clock.
【請求項8】 基本同期信号であるシステム基準クロッ
クが、上記複数の符号化入力ストリームの供給源である
上記プログラムと同数のストリーム出力機器がそれぞれ
有するシステム基準クロックとは独立したものであるこ
とを特徴とする請求項1記載のデータ多重化装置。
8. A system reference clock, which is a basic synchronization signal, is independent of a system reference clock of each of the same number of stream output devices as the program, which is a source of the plurality of encoded input streams. The data multiplexing device according to claim 1, wherein
【請求項9】 上記プログラムと同数であり、各プログ
ラムのそれぞれに対応する少なくとも1つ以上の位相同
期回路を備え、 上記位相同期回路は、それぞれ、上記入力制御手段によ
り捕捉された任意のストリーム時刻基準参照値を上記プ
ログラムに対応して入力し、上記ストリーム時刻基準参
照値に基づく時間軸上での基準クロックを再生すること
を特徴とする請求項8記載のデータ多重化装置。
9. At least one or more phase synchronization circuits corresponding to each program, the number being the same as the number of the programs, each of the phase synchronization circuits being provided with an arbitrary stream time captured by the input control means. 9. The data multiplexing apparatus according to claim 8, wherein a reference reference value is input corresponding to said program, and a reference clock on a time axis based on said stream time reference reference value is reproduced.
【請求項10】 上記基準クロックを計数する基準クロ
ック計数手段と、 上記時刻基準参照値生成手段により新たに生成するプロ
グラム時刻基準参照値を多重化するタイミングを上記シ
ステム基準クロックに基づいて管理する管理計時手段と
を備え、 上記時刻基準参照値生成手段は、新たに生成するプログ
ラム時刻基準参照値を多重化するタイミングを上記管理
計時手段により検出した際に上記基準クロック計数手段
が計数した時刻である基準クロック計数値を入力して符
号化し、新たなプログラム時刻基準参照値を生成するこ
とを特徴とする請求項9記載のデータ多重化装置。
10. A reference clock counting means for counting the reference clock, and management for managing the timing of multiplexing a program time reference value newly generated by the time reference value generation means based on the system reference clock. Clock reference means, wherein the time reference value generation means is a time counted by the reference clock counting means when the management clock means detects a timing of multiplexing a newly generated program time reference value. 10. The data multiplexing device according to claim 9, wherein the reference clock count value is input and encoded to generate a new program time reference value.
【請求項11】 上記システム基準クロックを発生する
基準クロック発生手段を備えることを特徴とする請求項
10記載のデータ多重化装置。
11. The data multiplexing apparatus according to claim 10, further comprising reference clock generating means for generating said system reference clock.
【請求項12】 任意の位相同期回路により再生された
基準クロックを上記システム基準クロックとして用いる
ことを特徴とする請求項10記載のデータ多重化装置。
12. The data multiplexing apparatus according to claim 10, wherein a reference clock reproduced by an arbitrary phase synchronization circuit is used as said system reference clock.
【請求項13】 上記システム基準クロックを計数する
システム基準クロック計数手段と、 上記時刻基準参照値生成手段により新たに生成するプロ
グラム時刻基準参照値を多重化するタイミングを上記シ
ステム基準クロックに基づいて管理する管理計時手段と
を備え、 上記時刻基準参照値生成手段は、新たに生成するプログ
ラム時刻基準参照値を多重化するタイミングを上記管理
計時手段により検出した際に上記システム基準クロック
計数手段により計数されたシステム基準クロック計数値
に対して、上記タイミングの直前に上記入力制御手段に
より捕捉された対応する符号化入力ストリームが有する
時間軸上での任意のストリーム時刻基準参照値とこのス
トリーム時刻基準参照値が上記入力制御手段により捕捉
された際に上記システム基準クロック計数手段が計数し
た時刻であるシステム基準クロック計数値との差分値と
を加算して符号化し、新たなプログラム時刻基準参照値
を生成することを特徴とする請求項8記載のデータ多重
化装置。
13. A system reference clock counting means for counting the system reference clock, and a timing for multiplexing a program time reference value newly generated by the time reference value generation means, based on the system reference clock. The time reference reference value generation means is counted by the system reference clock counting means when the management clock means detects a timing of multiplexing a newly generated program time reference reference value. An arbitrary stream time reference value on the time axis of the corresponding encoded input stream captured by the input control means immediately before the timing, and the stream time reference value Is captured by the input control means. 9. The data multiplexing apparatus according to claim 8, wherein a new program time reference value is generated by adding and encoding a difference value from a system reference clock count value which is a time counted by the lock counting means. .
【請求項14】 上記システム基準クロックを発生する
基準クロック発生手段を備えることを特徴とする請求項
13記載のデータ多重化装置。
14. The data multiplexing apparatus according to claim 13, further comprising reference clock generating means for generating said system reference clock.
【請求項15】 上記入力制御手段により捕捉された任
意のプログラムに対応するストリーム時刻基準参照値を
入力し、このストリーム時刻基準参照値に基づく時間軸
上での基準クロックを再生する位相同期回路を備え、 上記位相同期回路により再生された基準クロックを上記
システム基準クロックとして用いることを特徴とする請
求項13記載のデータ多重化装置。
15. A phase synchronization circuit for inputting a stream time reference value corresponding to an arbitrary program captured by the input control means and reproducing a reference clock on a time axis based on the stream time reference value. 14. The data multiplexing apparatus according to claim 13, wherein a reference clock reproduced by the phase synchronization circuit is used as the system reference clock.
【請求項16】 上記時刻基準参照値生成手段により新
たに生成したプログラム時刻基準参照値を、ペイロード
データを有さないパケットに格納して出力することを特
徴とする請求項1記載のデータ多重化装置。
16. The data multiplexing method according to claim 1, wherein said program time reference value newly generated by said time reference value generation means is stored and output in a packet having no payload data. apparatus.
【請求項17】 上記時刻基準参照値生成手段により新
たに生成したプログラム時刻基準参照値を、映像データ
又は音声データの一部に重畳して出力することを特徴と
する請求項1記載のデータ多重化装置。
17. The data multiplexing method according to claim 1, wherein the program time reference value newly generated by the time reference value generation means is output while being superimposed on a part of video data or audio data. Device.
【請求項18】 上記入力制御手段は、入力した任意の
符号化入力ストリームが有する上記ストリーム時刻基準
参照値を含む時刻基準情報を検出した場合には、上記符
号化入力ストリームのヘッダ領域に示された上記時刻基
準情報に関わるバイト長情報を変更するとともに、上記
ヘッダ領域に示された上記時刻基準情報の存在を示すフ
ラグを反転させ、上記時刻基準情報を削除することを特
徴とする請求項1記載のデータ多重化装置。
18. The input control means, when detecting time reference information including the stream time reference reference value of an input coded input stream, indicates the time reference information in a header area of the coded input stream. 2. The method according to claim 1, further comprising: changing byte length information relating to the time reference information, inverting a flag indicating presence of the time reference information indicated in the header area, and deleting the time reference information. A data multiplexing device according to claim 1.
【請求項19】 放送用送出信号を出力する送出機器と
接続し、上記出力制御手段により多重化されて得た上記
単一の符号化出力ストリームを上記送出機器に対して出
力することを特徴とする請求項1記載のデータ多重化装
置。
19. A single encoded output stream multiplexed by the output control means and connected to a transmission device for outputting a broadcast transmission signal, and output to the transmission device. The data multiplexing device according to claim 1, wherein
【請求項20】 単一又は複数のプログラムストリーム
を複数の符号化入力ストリームに変換する機能を有する
外部機器と接続し、上記複数の符号化入力ストリームを
上記外部機器から入力することを特徴とする請求項1記
載のデータ多重化装置。
20. A method comprising: connecting an external device having a function of converting a single or a plurality of program streams into a plurality of encoded input streams; and inputting the plurality of encoded input streams from the external device. The data multiplexing device according to claim 1.
【請求項21】 少なくとも1つ以上のプログラムを構
成するとともに、単一の時間軸を再生するためのストリ
ーム時刻基準参照値がヘッダ領域に付加された複数の符
号化入力ストリームを入力して読み込み、 上記プログラム毎に固有のプログラム時刻基準参照値を
新たに生成し、 上記プログラム時刻基準参照値とともに、上記複数の符
号化入力ストリームを単一の符号化出力ストリームに多
重化して出力することを特徴とするデータ多重化方法。
21. A plurality of coded input streams each comprising at least one or more programs and having a stream time reference value for reproducing a single time axis added to a header area are input and read, A new program time reference value unique to each program is newly generated, and the plurality of coded input streams are multiplexed into a single coded output stream and output together with the program time reference value. Data multiplexing method.
【請求項22】 上記ヘッダ領域には、上記単一の符号
化出力ストリームを受信した機器が上記単一の符号化ス
トリームの符号化単位を復号して得られたデータを再生
出力する時刻情報が付加されていることを特徴とする請
求項21記載のデータ多重化方法。
22. In the header area, time information at which a device that has received the single coded output stream reproduces and outputs data obtained by decoding the coding unit of the single coded stream. The data multiplexing method according to claim 21, wherein the data multiplexing method is added.
【請求項23】 上記ヘッダ領域には、上記単一の符号
化出力ストリームを受信した機器が上記単一の符号化ス
トリームの符号化単位を復号する時刻情報が付加されて
いることを特徴とする請求項22記載のデータ多重化方
法。
23. The apparatus according to claim 23, wherein the header area is provided with time information for a device that has received the single encoded output stream to decode a coding unit of the single encoded stream. 23. The data multiplexing method according to claim 22.
【請求項24】 基本同期信号であるシステム基準クロ
ックが、上記複数の符号化入力ストリームの供給源であ
り上記プログラムと同数の全てのストリーム出力機器が
有するシステム基準クロックと共通であることを特徴と
する請求項21記載のデータ多重化方法。
24. A system reference clock, which is a basic synchronization signal, is common to a system reference clock which is a source of the plurality of encoded input streams and which is included in all stream output devices of the same number as the program. The data multiplexing method according to claim 21, wherein
【請求項25】 入力されて捕捉された任意の符号化入
力ストリームが有する時間軸上での任意のストリーム時
刻基準参照値とこのストリーム時刻基準参照値が捕捉さ
れた際に上記システム基準クロックが計数された時刻で
あるシステム基準クロック計数値との差分値と、新たに
生成するプログラム時刻基準参照値を多重化するタイミ
ングを検出した際に計数されたシステム基準クロック計
数値とに基づいて、上記符号化入力ストリームが有する
時間軸上での任意の時刻を再生し、新たなプログラム時
刻基準参照値を生成することを特徴とする請求項24記
載のデータ多重化方法。
25. An arbitrary stream time reference value on a time axis of an arbitrary encoded input stream input and captured, and counting the system reference clock when the stream time reference value is captured. Based on the difference value between the system clock reference value, which is the calculated time, and the system reference clock count value counted when the timing of multiplexing the newly generated program time reference value is detected. 25. The data multiplexing method according to claim 24, wherein an arbitrary time on the time axis of the coded input stream is reproduced to generate a new program time reference value.
【請求項26】 上記システム基準クロックを発生し、
このシステム基準クロックを全ての上記ストリーム出力
機器へと供給することを特徴とする請求項25記載のデ
ータ多重化方法。
26. Generating the system reference clock,
26. The data multiplexing method according to claim 25, wherein the system reference clock is supplied to all the stream output devices.
【請求項27】 任意のプログラムを構成する複数の符
号化入力ストリームを出力する任意のストリーム出力機
器に備えられるクロック発生手段により発生されて、複
数のプログラムのそれぞれに対応するストリーム出力機
器に対して供給されるクロックを入力し、このクロック
を上記システム基準クロックとして用いることを特徴と
する請求項25記載のデータ多重化方法。
27. A stream output device which outputs a plurality of encoded input streams constituting an arbitrary program and which is generated by clock generating means provided in an arbitrary stream output device and which corresponds to each of the plurality of programs. 26. The data multiplexing method according to claim 25, wherein a supplied clock is input, and the clock is used as the system reference clock.
【請求項28】 基本同期信号であるシステム基準クロ
ックが、上記複数の符号化入力ストリームの供給源であ
る上記プログラムと同数のストリーム出力機器がそれぞ
れ有するシステム基準クロックとは独立したものである
ことを特徴とする請求項21記載のデータ多重化方法。
28. A system reference clock, which is a basic synchronization signal, is independent of a system reference clock of each of the same number of stream output devices as the program, which is a supply source of the plurality of encoded input streams. The data multiplexing method according to claim 21, wherein:
【請求項29】 上記プログラムに対応して入力されて
捕捉されたストリーム時刻基準参照値に基づく時間軸上
での基準クロックを再生することを特徴とする請求項2
8記載のデータ多重化方法。
29. A system according to claim 2, wherein a reference clock on a time axis based on a stream time reference value input and captured according to the program is reproduced.
9. The data multiplexing method according to 8.
【請求項30】 上記システム基準クロックに基づいて
管理され、新たに生成するプログラム時刻基準参照値を
多重化するタイミングを検出した際に、上記基準クロッ
クが計数された時刻である基準クロック計数値を符号化
し、新たなプログラム時刻基準参照値を生成することを
特徴とする請求項29記載のデータ多重化方法。
30. When detecting a timing for multiplexing a newly generated program time reference value managed based on the system reference clock, a reference clock count value which is a time at which the reference clock is counted. 30. The data multiplexing method according to claim 29, wherein the encoding is performed to generate a new program time reference value.
【請求項31】 上記システム基準クロックを発生する
ことを特徴とする請求項30記載のデータ多重化方法。
31. The data multiplexing method according to claim 30, wherein said system reference clock is generated.
【請求項32】 任意のプログラムに対応する上記基準
クロックを上記システム基準クロックとして用いること
を特徴とする請求項30記載のデータ多重化方法。
32. The data multiplexing method according to claim 30, wherein said reference clock corresponding to an arbitrary program is used as said system reference clock.
【請求項33】 上記システム基準クロックに基づいて
管理され、新たに生成するプログラム時刻基準参照値を
多重化するタイミングを検出した際に、上記システム基
準クロックが計数された時刻であるシステム基準クロッ
ク計数値に対して、上記タイミングの直前に入力されて
捕捉された任意の符号化入力ストリームが有する時間軸
上での任意のストリーム時刻基準参照値とこのストリー
ム時刻基準参照値が捕捉された際に計数されたシステム
基準クロック計数値との差分値とを加算して符号化し、
新たなプログラム時刻基準参照値を生成することを特徴
とする請求項28記載のデータ多重化方法。
33. A system reference clock meter which is managed based on the system reference clock and which is a time when the system reference clock is counted when detecting a timing for multiplexing a newly generated program time reference value. For a numerical value, any stream time reference value on the time axis of any coded input stream that is input and captured immediately before the timing and counts when this stream time reference value is captured The difference value with the calculated system reference clock count value is added and encoded,
29. The data multiplexing method according to claim 28, wherein a new program time reference value is generated.
【請求項34】 上記システム基準クロックを発生する
ことを特徴とする請求項33記載のデータ多重化方法。
34. The data multiplexing method according to claim 33, wherein said system reference clock is generated.
【請求項35】 入力されて捕捉された任意のプログラ
ムに対応するストリーム時刻基準参照値に基づく時間軸
上での基準クロックを再生し、この再生された基準クロ
ックを上記システム基準クロックとして用いることを特
徴とする請求項33記載のデータ多重化方法。
35. Regenerating a reference clock on a time axis based on a stream time reference value corresponding to an arbitrary program inputted and captured, and using the reproduced reference clock as the system reference clock. 34. The data multiplexing method according to claim 33, wherein:
【請求項36】 新たに生成されたプログラム時刻基準
参照値は、ペイロードデータを有さないパケットに格納
されて出力されることを特徴とする請求項21記載のデ
ータ多重化方法。
36. The data multiplexing method according to claim 21, wherein the newly generated program time reference value is stored and output in a packet having no payload data.
【請求項37】 新たに生成されたプログラム時刻基準
参照値は、映像データ又は音声データの一部に重畳され
て出力されることを特徴とする請求項21記載のデータ
多重化方法。
37. The data multiplexing method according to claim 21, wherein the newly generated program time reference value is output while being superimposed on a part of the video data or the audio data.
【請求項38】 入力した任意の符号化入力ストリーム
が有する上記ストリーム時刻基準参照値を含む時刻基準
情報を検出した場合には、上記符号化入力ストリームの
ヘッダ領域に示された上記時刻基準情報に関わるバイト
長情報を変更するとともに、上記ヘッダ領域に示された
上記時刻基準情報の存在を示すフラグを反転させ、上記
時刻基準情報を削除することを特徴とする請求項21記
載のデータ多重化方法。
38. When detecting time reference information including the stream time reference value of any input coded input stream, the time reference information included in the header area of the coded input stream is added to the time reference information. 22. The data multiplexing method according to claim 21, wherein the related byte length information is changed, the flag indicating the presence of the time reference information indicated in the header area is inverted, and the time reference information is deleted. .
【請求項39】 多重化されて得られた上記単一の符号
化出力ストリームは、放送用送出信号を出力する送出機
器へと出力されることを特徴とする請求項21記載のデ
ータ多重化方法。
39. The data multiplexing method according to claim 21, wherein the single encoded output stream obtained by multiplexing is output to a transmitting device that outputs a broadcast transmitting signal. .
【請求項40】 上記複数の符号化入力ストリームは、
単一又は複数のプログラムストリームを複数の符号化入
力ストリームに変換する機能を有する外部機器から入力
されることを特徴とする請求項21記載のデータ多重化
方法。
40. The plurality of encoded input streams:
22. The data multiplexing method according to claim 21, wherein the data multiplexing method is input from an external device having a function of converting a single or a plurality of program streams into a plurality of encoded input streams.
JP3920999A 1999-02-17 1999-02-17 Data multiplexer and data multiplexing method Withdrawn JP2000244437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3920999A JP2000244437A (en) 1999-02-17 1999-02-17 Data multiplexer and data multiplexing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3920999A JP2000244437A (en) 1999-02-17 1999-02-17 Data multiplexer and data multiplexing method

Publications (1)

Publication Number Publication Date
JP2000244437A true JP2000244437A (en) 2000-09-08

Family

ID=12546757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3920999A Withdrawn JP2000244437A (en) 1999-02-17 1999-02-17 Data multiplexer and data multiplexing method

Country Status (1)

Country Link
JP (1) JP2000244437A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252752A (en) * 2004-03-05 2005-09-15 Nippon Telegr & Teleph Corp <Ntt> Device, method, and program for encoding moving image, and computer readable recording medium with program recorded thereon
JP2007228061A (en) * 2006-02-21 2007-09-06 Toshiba Corp Unit and method for ts processing
US7778281B2 (en) 2001-04-27 2010-08-17 Panasonic Corporation Wireless communication apparatus
JP6014287B1 (en) * 2016-03-31 2016-10-25 日本通信機株式会社 Synchronous broadcasting system, distribution device, transmission device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778281B2 (en) 2001-04-27 2010-08-17 Panasonic Corporation Wireless communication apparatus
JP2005252752A (en) * 2004-03-05 2005-09-15 Nippon Telegr & Teleph Corp <Ntt> Device, method, and program for encoding moving image, and computer readable recording medium with program recorded thereon
JP2007228061A (en) * 2006-02-21 2007-09-06 Toshiba Corp Unit and method for ts processing
JP4703431B2 (en) * 2006-02-21 2011-06-15 株式会社東芝 TS processing apparatus and TS processing method
JP6014287B1 (en) * 2016-03-31 2016-10-25 日本通信機株式会社 Synchronous broadcasting system, distribution device, transmission device

Similar Documents

Publication Publication Date Title
KR100298958B1 (en) Synchronization arrangement for a compressed video signal
JP4481444B2 (en) Image encoding device
JPH11205696A (en) Video transmitting device and video transmitting method
CN102640511A (en) Method and system for playing video information, and video information content
WO1999034561A1 (en) Data processing device and method for the same
JPH11340938A (en) Data multiplexer and its method
JP3045715B2 (en) Transmission system, transmitting device, recording / reproducing device, and recording device
US7415014B2 (en) Method and system for co-relating transport packets on different channels using a packet prioritization scheme
JP4092705B2 (en) Stream transmitting apparatus, receiving apparatus, and transmission / reception method
JP3893643B2 (en) Signal multiplexing method and transmission signal generating apparatus using the same
JP6813933B2 (en) Video / audio transmission system, transmission method, transmitter and receiver
JP2872104B2 (en) Time stamp adding apparatus and method, and moving image compression / expansion transmission system and method using the same
JP2000244437A (en) Data multiplexer and data multiplexing method
JP3400681B2 (en) Data packet remultiplexing method and remultiplexing apparatus
JP3617177B2 (en) Video material supply apparatus and method
JPH11205789A (en) Transmission rate converter of mpeg2 transport stream
JP2000244433A (en) Data multiplexer and data multiplexing method
JP3736396B2 (en) Stream transmitting apparatus and receiving apparatus
JP4168527B2 (en) Data multiplexing apparatus and data multiplexing method
JP4026556B2 (en) Data transmission device
WO2004034616A1 (en) Broadcast data transmission/reception system and broadcast data transmission/reception method
JP2002374220A (en) Stream transmission reception system, and stream transmitter and receiver
JPH09261237A (en) Encoder device, decoder device and signal transmission method
JP2000187940A (en) Recording/reproducing device and recorder
JPH11340936A (en) Method and device for multiplexing data

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509