JP2000244209A - High frequency semiconductor device - Google Patents

High frequency semiconductor device

Info

Publication number
JP2000244209A
JP2000244209A JP11043070A JP4307099A JP2000244209A JP 2000244209 A JP2000244209 A JP 2000244209A JP 11043070 A JP11043070 A JP 11043070A JP 4307099 A JP4307099 A JP 4307099A JP 2000244209 A JP2000244209 A JP 2000244209A
Authority
JP
Japan
Prior art keywords
line
semiconductor device
frequency semiconductor
coplanar line
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11043070A
Other languages
Japanese (ja)
Other versions
JP3430060B2 (en
Inventor
Atsushi Yamada
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04307099A priority Critical patent/JP3430060B2/en
Publication of JP2000244209A publication Critical patent/JP2000244209A/en
Application granted granted Critical
Publication of JP3430060B2 publication Critical patent/JP3430060B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency semiconductor device which can reduce the chip area of a monolithic microwave integrated circuit. SOLUTION: In a high frequency semiconductor device where a monolithic microwave integrated circuit having a coplanar line is formed, two signal lines 136 and 137 are provided by leaving a prescribed interval and each end of the lines is mutually connected. Further, a ground conductor 100 is provided by leaving the prescribed interval so that it surrounds the outer side of the two signal lines 136 and 137. The two signal lines and the ground conductor thus obtained constitute a folded coplanar line 125. In the folded coplanar line 125, the characteristic impedance of the coplanar line having one straight signal line can be made to be almost equal and the ground conductor on one side of the signal line is omitted. Thus, the signal lines can be integrated with high density.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、マイクロ波・ミ
リ波通信に用いられる高周波用半導体装置に関し、コプ
レーナ線路を有するモノリシックマイクロ波集積回路
(MMIC(monolithic microwave integrated circui
t))が形成された高周波用半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency semiconductor device used for microwave / millimeter wave communication, and more particularly to a monolithic microwave integrated circuit having a coplanar line.
(MMIC (monolithic microwave integrated circui
The present invention relates to a high-frequency semiconductor device on which t)) is formed.

【0002】[0002]

【従来の技術】従来、高周波用半導体装置としては、コ
プレーナ線路を有するモノリシックマイクロ波集積回路
を形成したものがある。このモノリシックマイクロ波集
積回路のコプレーナ線路は、信号線路と接地導体が同一
面にあるため、バイアホールが不要で、素子の接地が容
易という特徴がある。また、上記コプレーナ線路の特性
インピーダンスは、信号線路の幅および信号線路と接地
導体との間隔で決まるので、半導体基板の厚さにかかわ
らず線路幅や特性インピーダンスを比較的自由に設定す
ることが可能である。
2. Description of the Related Art Conventionally, as a high-frequency semiconductor device, there is a semiconductor device in which a monolithic microwave integrated circuit having a coplanar line is formed. The coplanar line of this monolithic microwave integrated circuit is characterized in that the signal line and the ground conductor are on the same plane, so that no via hole is required and the element is easily grounded. In addition, since the characteristic impedance of the coplanar line is determined by the width of the signal line and the distance between the signal line and the ground conductor, the line width and the characteristic impedance can be set relatively freely regardless of the thickness of the semiconductor substrate. It is.

【0003】上記モノリシックマイクロ波集積回路の集
積度を上げて、チップ面積を小さくするためには、特に
1/4波長線路等の長い線路をメアンダ状に折り曲げて
集積化する必要がある。このコプレーナ線路の曲げ方に
関しては、特開平1−198804号公報に開示されて
いる。上記特開平1−198804号公報では、図10
に示すように、半導体基板1上にメアンダ状に折り曲げ
られたコプレーナ線路3を形成し、そのコプレーナ線路
3の折り曲げの位置において信号線路の両側の接地導体
をそれぞれエアーブリッジ4で接続して、同電位化する
ことにより、不要なスロットモードを抑圧している。
In order to increase the degree of integration of the monolithic microwave integrated circuit and reduce the chip area, it is necessary to bend a long line such as a quarter-wave line in a meander shape to integrate the line. The method of bending the coplanar line is disclosed in Japanese Patent Application Laid-Open No. Hei 1-188804. In JP-A-1-198804, FIG.
As shown in FIG. 1, a coplanar line 3 bent in a meandering shape is formed on a semiconductor substrate 1, and ground conductors on both sides of the signal line are connected by air bridges 4 at the position where the coplanar line 3 is bent. By setting the potential, unnecessary slot modes are suppressed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記コ
プレーナ線路を有するモノリシックマイクロ波集積回路
が形成された高周波用半導体装置では、メアンダ状にコ
プレーナ線路を折り曲げた場合、接地導体が極端に細く
なると、接地として機能しなくなり不要なモードが発生
するため、信号線路間の接地導体の面積をある程度確保
する必要がある。また、上記信号線路間の接地導体の面
積をある程度確保した場合、モノリシックマイクロ波集
積回路上でコプレーナ線路が占有する割合が大きくな
り、高集積化の妨げとなるという問題がある。
However, in the high-frequency semiconductor device on which the monolithic microwave integrated circuit having the coplanar line is formed, when the coplanar line is bent in a meander shape, the ground conductor becomes extremely thin. Therefore, it is necessary to secure a certain area of the ground conductor between the signal lines. Further, when the area of the ground conductor between the signal lines is secured to some extent, the proportion occupied by the coplanar line on the monolithic microwave integrated circuit increases, which hinders high integration.

【0005】そこで、この発明の目的は、モノリシック
マイクロ波集積回路のチップ面積を縮小できる高周波用
半導体装置を提供することにある。
An object of the present invention is to provide a high-frequency semiconductor device capable of reducing the chip area of a monolithic microwave integrated circuit.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の高周波用半導体装置は、コプレーナ線路
を有するモノリシックマイクロ波集積回路が形成された
高周波用半導体装置において、所定の間隔をあけて略平
行に設けられ、一端が互いに接続された2本の信号線路
と、その2本の信号線路の外側を囲むように所定の間隔
をあけて設けられた接地導体とで構成された折り返し形
コプレーナ線路を有することを特徴としている。
According to a first aspect of the present invention, there is provided a high-frequency semiconductor device having a monolithic microwave integrated circuit having a coplanar line formed at a predetermined interval. A folded type formed of two signal lines provided substantially parallel to each other and having one end connected to each other, and a ground conductor provided at a predetermined interval so as to surround the outside of the two signal lines. It is characterized by having a coplanar line.

【0007】上記請求項1の高周波用半導体装置によれ
ば、所定の間隔をあけて略平行に設けられ、一端が互い
に接続された2本の信号線路と、その2本の信号線路の
外側に所定の間隔をあけて設けられた接地導体とで構成
された折り返し形コプレーナ線路では、伝送モードは奇
モードが支配的となり、2本の信号線路間の中心に電気
的壁を形成する。したがって、上記2本の信号線路間の
中心は電位ゼロとなって等価的に接地となるので、信号
線路の片側の接地導体を省くことが可能となり、信号線
路を高密度に集積化することができ、モノリシックマイ
クロ波集積回路のチップ面積を縮小することが可能とな
る。したがって、この高周波用半導体装置を小型化でき
る。
According to the high frequency semiconductor device of the first aspect, two signal lines which are provided substantially in parallel at a predetermined interval and whose one ends are connected to each other, and are provided outside the two signal lines. In a folded coplanar line composed of ground conductors provided at predetermined intervals, an odd mode is predominant in the transmission mode, and an electric wall is formed at the center between two signal lines. Therefore, the center between the two signal lines is zero in potential and is equivalently grounded, so that the ground conductor on one side of the signal line can be omitted, and the signal lines can be highly integrated. As a result, the chip area of the monolithic microwave integrated circuit can be reduced. Therefore, the high-frequency semiconductor device can be downsized.

【0008】また、請求項2の高周波用半導体装置は、
請求項1の高周波用半導体装置において、上記折り返し
形コプレーナ線路の上記2本の信号線路と上記接地導体
との間隔を上記2本の信号線路の間隔の1/2としたこ
とを特徴としている。
Further, the high-frequency semiconductor device of claim 2 is
2. The high frequency semiconductor device according to claim 1, wherein an interval between the two signal lines of the folded coplanar line and the ground conductor is set to a half of an interval between the two signal lines.

【0009】上記請求項2の高周波用半導体装置によれ
ば、上記2本の信号線路と接地導体との間隔を上記2本
の信号線路の間隔の1/2とすることによって、2本の
信号線路間にあたかも間隔を隔てて接地導体があるかの
ようにふるまうので、各信号線路の両側に同じ間隔をあ
けて接地導体があるのと等しくなり、コプレーナ線路の
特性インピーダンスを保ったまま、モノリシックマイク
ロ波集積回路のチップ面積を縮小できる。
According to the high frequency semiconductor device of the second aspect, the distance between the two signal lines and the ground conductor is set to 1 / of the distance between the two signal lines, so that the two signal lines are separated. Since it behaves as if there is a ground conductor with a space between the lines, it is equivalent to having a ground conductor with the same space on both sides of each signal line, and it is monolithic while maintaining the characteristic impedance of the coplanar line The chip area of the microwave integrated circuit can be reduced.

【0010】また、請求項3の高周波用半導体装置は、
請求項2の高周波用半導体装置において、上記折り返し
形コプレーナ線路の上記2本の信号線路の他端と接地導
体との間にMIM(Metal Insulator Metal:メタル・イ
ンシュレータ・メタル)キャパシタを夫々挿入したこと
を特徴としている。
Further, the high-frequency semiconductor device of claim 3 is
3. The high-frequency semiconductor device according to claim 2, wherein MIM (Metal Insulator Metal) capacitors are inserted between the other ends of the two signal lines of the folded coplanar line and a ground conductor. It is characterized by.

【0011】上記請求項3の高周波用半導体装置によれ
ば、上記2本の信号線路の他端と接地導体との間にMI
Mキャパシタを夫々挿入したことにより、特定の周波数
に対して電気長が90°となる伝送線路と同じ機能をよ
り小さい面積で実現できる。
According to the third aspect of the present invention, there is provided a semiconductor device for a high frequency between the other end of the two signal lines and the ground conductor.
By inserting each of the M capacitors, the same function as a transmission line having an electrical length of 90 ° with respect to a specific frequency can be realized with a smaller area.

【0012】[0012]

【発明の実施の形態】以下、この発明の高周波用半導体
装置を図示の実施の形態により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A high-frequency semiconductor device according to the present invention will be described below in detail with reference to the drawings.

【0013】(第1実施形態)図1はこの発明の第1実
施形態の増幅器としのMMIC(Monolithic Microwave
Integrated Circuit:モノリシックマイクロ波集積回路)
が形成された高周波用半導体装置を示している。なお、
図1において斜線部は接地導体を表している。この高周
波用半導体装置は、入力ポート101と、直流阻止用M
IMキャパシタ102,103と、整合回路用直列MI
Mキャパシタ104と、トランジスタ105と、コプレ
ーナ線路106と、エアブリッジ107,108,126
と、抵抗109と、バイパス用直列MIMキャパシタ1
20,121と、直流バイアス端子122,123と、出
力ポート124と、折り返し形コプレーナ線路125と
を有している。
(First Embodiment) FIG. 1 shows an MMIC (Monolithic Microwave) as an amplifier according to a first embodiment of the present invention.
(Integrated Circuit: monolithic microwave integrated circuit)
Shows a high-frequency semiconductor device on which is formed. In addition,
In FIG. 1, a shaded portion represents a ground conductor. This high-frequency semiconductor device has an input port 101 and a DC blocking M
IM capacitors 102 and 103 and series MI for matching circuit
M capacitor 104, transistor 105, coplanar line 106, air bridges 107, 108, 126
, Resistor 109, and series MIM capacitor 1 for bypass
20, 121, DC bias terminals 122 and 123, an output port 124, and a folded coplanar line 125.

【0014】また、図2は図1に示す高周波用半導体装
置の等価回路を示している。図2に示すように、入力ポ
ート101に信号線路131の一端に接続し、上記信号
線路131の他端を直流阻止用MIMキャパシタ102
の一端に接続している。上記直流阻止用MIMキャパシ
タ102の他端に信号線路132の一端を接続し、上記
信号線路132の他端に信号線路134の一端を接続し
ている。また、上記信号線路132の他端と接地との間
に整合回路用直列MIMキャパシタ104を接続すると
共に、上記信号線路132の他端に信号線路133の一
端を接続している。上記信号線路133の他端と直流バ
イアス端子122との間に抵抗109を接続すると共
に、上記直流バイアス端子122と接地との間にバイパ
ス用直列MIMキャパシタ120を接続している。ま
た、上記信号線路134の他端にトランジスタ105の
ベースを接続し、トランジスタ105のエミッタを接地
に接続している。上記トランジスタ105のコレクタに
コプレーナ線路106の一端を接続し、コプレーナ線路
106の他端と出力ポート124との間に信号線路13
9, 直流阻止用MIMキャパシタ103および信号線路
140をコプレーナ線路106側から順に直列に接続し
ている。さらに、上記コプレーナ線路106の他端と信
号線路135の一端とを接続すると共に、信号線路13
5の他端に信号線路136の一端を接続している。上記
信号線路136の他端に、信号線路136と平行な信号
線路137の一端を接続している。そして、上記信号線
路137の他端と直流バイアス端子123とを信号線路
138を介して接続すると共に、直流バイアス端子12
3と接地との間にバイパス用直列MIMキャパシタ12
1を接続している。
FIG. 2 shows an equivalent circuit of the high-frequency semiconductor device shown in FIG. As shown in FIG. 2, an input port 101 is connected to one end of a signal line 131, and the other end of the signal line 131 is connected to a DC blocking MIM capacitor 102.
To one end. One end of a signal line 132 is connected to the other end of the DC blocking MIM capacitor 102, and one end of a signal line 134 is connected to the other end of the signal line 132. Further, the series MIM capacitor 104 for the matching circuit is connected between the other end of the signal line 132 and the ground, and one end of the signal line 133 is connected to the other end of the signal line 132. A resistor 109 is connected between the other end of the signal line 133 and the DC bias terminal 122, and a bypass series MIM capacitor 120 is connected between the DC bias terminal 122 and the ground. The base of the transistor 105 is connected to the other end of the signal line 134, and the emitter of the transistor 105 is connected to ground. One end of the coplanar line 106 is connected to the collector of the transistor 105, and the signal line 13 is connected between the other end of the coplanar line 106 and the output port 124.
9. The DC blocking MIM capacitor 103 and the signal line 140 are connected in series from the coplanar line 106 side. Further, the other end of the coplanar line 106 and one end of the signal line 135 are connected, and the signal line 13 is connected.
5 is connected to one end of a signal line 136. One end of a signal line 137 parallel to the signal line 136 is connected to the other end of the signal line 136. The other end of the signal line 137 and the DC bias terminal 123 are connected via a signal line 138, and the DC bias terminal
Series MIM capacitor 12 between bypass 3 and ground
1 are connected.

【0015】図1に示すように、上記2本の信号線路1
36,137の外側を囲むように接地導体100を設け
ている。上記2本の信号線路136,137と接地導体
100とで折り返し形コプレーナ線路125を構成して
いる。上記信号線路136,137と接地導体との間隔
を2本の信号線路136,137の間隔の1/2として
いる。
As shown in FIG. 1, the two signal lines 1
A ground conductor 100 is provided so as to surround the outside of 36,137. A folded coplanar line 125 is constituted by the two signal lines 136 and 137 and the ground conductor 100. The distance between the signal lines 136 and 137 and the ground conductor is set to の of the distance between the two signal lines 136 and 137.

【0016】上記構成の高周波用半導体装置において、
図1,図2に示すように、入力ポート101から入力さ
れた高周波信号は、直流阻止用MIMキャパシタ102
および整合回路用直列MIMキャパシタ104等で機能
する整合回路を経て、トランジスタ105により増幅さ
れる。このトランジスタ105により増幅された信号
は、コプレーナ線路106,折り返し形コプレーナ線路
125および直流阻止用MIMキャパシタ103等で機
能する整合回路を経て、出力ポート124から出力され
る。また、上記直流バイアス端子122,123に入力
された直流バイアスは、バイパス用直列MIMキャパシ
タ120,121にて高周波的に接地して、トランジス
タ105の入出力端(ベースとコレクタ)に印加する。
In the high frequency semiconductor device having the above structure,
As shown in FIGS. 1 and 2, a high frequency signal input from an input port 101 is applied to a DC blocking MIM capacitor 102.
Then, the signal is amplified by the transistor 105 through a matching circuit that functions with the matching circuit series MIM capacitor 104 and the like. The signal amplified by the transistor 105 is output from the output port 124 through a matching circuit functioning with the coplanar line 106, the folded coplanar line 125, the DC blocking MIM capacitor 103, and the like. The DC bias input to the DC bias terminals 122 and 123 is grounded at high frequency by the series MIM capacitors 120 and 121 for bypass, and is applied to the input / output terminals (base and collector) of the transistor 105.

【0017】ここで、上記折り返し形コプレーナ線路1
25はショートスタブとして機能しており、一本のコプ
レーナ線路で形成したショートスタブと回路的に等価で
ある。
Here, the folded coplanar line 1
Reference numeral 25 functions as a short stub, and is equivalent in circuit to a short stub formed by one coplanar line.

【0018】さらに、上記折り返し形コプレーナ線路1
25について以下に詳細に説明する。
Further, the folded coplanar line 1
25 will be described in detail below.

【0019】上記折り返し形コプレーナ線路125で
は、伝送モードは奇モードが支配的となり、2本の信号
線路136,137間の中心に電気的壁が形成される。
したがって、2本の信号線路136,137間の中心は
電位ゼロとなって等価的に接地となる。
In the folded coplanar line 125, an odd mode is dominant in the transmission mode, and an electric wall is formed at the center between the two signal lines 136 and 137.
Therefore, the center between the two signal lines 136 and 137 has zero potential and is equivalently grounded.

【0020】図6は直線状の1本の信号線路を有するコ
プレーナ線路の断面図を示し、図7はこの発明の高周波
用半導体装置の折り返し形コプレーナ線路の断面図を示
している。図6に示すように、コプレーナ線路の場合、
信号線路404の幅Wと信号線路404と接地導体40
2(403)との間隔Gにより、特性インピーダンスが決
まる。一方、図7に示すように、折り返し形コプレーナ
線路では、2本の信号線路408,409の間隔Sを、
信号線路408と接地導体406の間隔Gおよび信号線
路409と接地導体407の間隔Gの2倍とすることに
より、各信号線路408,409間にあたかも間隔Gを
隔てて接地導体があるかのようにふるまうため、折り返
し形コプレーナ線路の特性インピーダンスは、直線状の
1本の信号線路を有するコプレーナ線路の特性インピー
ダンスとほぼ等しくなる。この結果、コプレーナ線路の
特性インピーダンスを保ったまま、線路を高密度に集積
化することができるため、モノリシックマイクロ波集積
回路のチップ面積を縮小することが可能となる。
FIG. 6 is a sectional view of a coplanar line having one linear signal line, and FIG. 7 is a sectional view of a folded coplanar line of the high-frequency semiconductor device according to the present invention. As shown in FIG. 6, in the case of a coplanar line,
The width W of the signal line 404, the signal line 404, and the ground conductor 40
The characteristic impedance is determined by the distance G from the second (403). On the other hand, as shown in FIG. 7, in the folded coplanar line, the interval S between the two signal lines 408 and 409 is
By setting the distance G between the signal line 408 and the ground conductor 406 and twice the distance G between the signal line 409 and the ground conductor 407, it is as if there is a ground conductor at a distance G between the signal lines 408 and 409. Therefore, the characteristic impedance of the folded coplanar line becomes substantially equal to the characteristic impedance of the coplanar line having one linear signal line. As a result, the lines can be integrated at a high density while maintaining the characteristic impedance of the coplanar lines, so that the chip area of the monolithic microwave integrated circuit can be reduced.

【0021】例えば、ガリウム砒素基板上に厚さ10μ
mの金で信号線路幅10μm、信号線路と接地導体間を
15μmとしてコプレーナ線路を形成した場合、特性イ
ンピーダンスがほぼ50Ωとなる。図8,図9は、線路
幅10μmの2本の信号線路の間隔を30μm、信号線
路と接地導体間の距離を15μmとし、2本の信号線路
の片方の一端をお互いに接続した折り返し形コプレーナ
線路のS21特性およびS11特性を夫々示している。図9
に示すように、入力反射損失は20dB以上であり、特
性インピーダンスはほぼ50Ωとみなすことができる。
これは、この発明の高周波用半導体装置の折り返し形コ
プレーナ線路が回路的に一本のコプレーナ線路と等価で
あることを意味する。ここでは、特性インピーダンスが
50Ωの場合を取り上げて説明したが、他の特性インピ
ーダンスの場合でも同じようにして、直線状の一本の信
号線路を有するコプレーナ線路を折り返し形コプレーナ
線路に置き換えが可能である。
For example, a 10 μm thick gallium arsenide substrate
When a coplanar line is formed with gold having a signal line width of 10 μm and a distance between the signal line and the ground conductor of 15 μm, the characteristic impedance becomes approximately 50Ω. FIGS. 8 and 9 show a folded coplanar connector in which two signal lines having a line width of 10 μm are spaced apart by 30 μm, a distance between the signal line and the ground conductor is set to 15 μm, and one ends of the two signal lines are connected to each other. The S21 and S11 characteristics of the line are shown respectively. FIG.
As shown in the figure, the input reflection loss is 20 dB or more, and the characteristic impedance can be regarded as approximately 50Ω.
This means that the folded coplanar line of the high-frequency semiconductor device of the present invention is equivalent in circuit to one coplanar line. Although the case where the characteristic impedance is 50Ω has been described here, the coplanar line having a single linear signal line can be replaced with a folded coplanar line in the same manner in the case of another characteristic impedance. is there.

【0022】このように、上記折り返し形コプレーナ線
路125をMMIC上で用いることにより、信号線路の
片側の接地導体を省くことが可能となり、性能を損なう
ことなく高集積化が可能となる。
As described above, by using the folded coplanar line 125 on the MMIC, the ground conductor on one side of the signal line can be omitted, and high integration can be achieved without impairing the performance.

【0023】(第2実施形態)図3はこの発明の第2実
施形態の周波数2逓倍器のMMICを形成した高周波用
半導体装置を示している。なお、図3において斜線部は
接地導体を表している。上記高周波用半導体装置は、入
力ポート201と、直流阻止用MIMキャパシタ20
2,203と、整合回路用直列MIMキャパシタ204
と、トランジスタ205と、コプレーナ線路206と、
エアブリッジ207,208,209と、抵抗228と、
バイパス用直列MIMキャパシタ220,221と、直
流バイアス端子222,223と、出力ポート224
と、ショートスタブ229と、折り返し形コプレーナ線
路225とを有している。
(Second Embodiment) FIG. 3 shows a high frequency semiconductor device in which an MMIC of a frequency doubler according to a second embodiment of the present invention is formed. In FIG. 3, the hatched portions represent the ground conductors. The high frequency semiconductor device includes an input port 201 and a DC blocking MIM capacitor 20.
2,203 and series MIM capacitor 204 for matching circuit
, A transistor 205, a coplanar line 206,
Air bridges 207, 208, 209, a resistor 228,
Series MIM capacitors 220 and 221 for bypass, DC bias terminals 222 and 223, and output port 224
, A short stub 229, and a folded coplanar line 225.

【0024】また、図4は図3に示す高周波用半導体装
置の等価回路を示している。図4に示すように、入力ポ
ート201に信号線路231の一端を接続し、上記信号
線路231の他端を直流阻止用MIMキャパシタ202
の一端に接続している。上記直流阻止用MIMキャパシ
タ202の他端に信号線路232の一端を接続し、上記
信号線路232の他端に信号線路234の一端を接続し
ている。また、上記信号線路232の他端と接地との間
に整合回路用直列MIMキャパシタ204を接続すると
共に、上記信号線路232の他端に信号線路233の一
端を接続している。上記信号線路233の他端と直流バ
イアス端子222との間に抵抗228を接続すると共
に、上記直流バイアス端子222と接地との間にバイパ
ス用直列MIMキャパシタ220を接続している。ま
た、上記信号線路234の他端にトランジスタ205の
ベースを接続し、トランジスタ205のエミッタを接地
に接続している。上記トランジスタ205のコレクタに
コプレーナ線路206の一端を接続し、コプレーナ線路
206の他端と出力ポート224との間に信号線路23
8,信号線路239,直流阻止用MIMキャパシタ203
および信号線路240をコプレーナ線路206側から順
に直列に接続している。さらに、上記コプレーナ線路2
06の他端と信号線路235の一端とを接続すると共
に、信号線路235の他端に信号線路236の一端を接
続している。また、上記信号線路235の他端と接地と
の間に直列MIMキャパシタ227を接続している。上
記信号線路236の他端に、信号線路236と略平行な
信号線路237の一端を接続している。そして、上記信
号線路237の他端と接地との間に直列MIMキャパシ
タ226を接続している。また、上記信号線路238,
239との接続点と直流バイアス端子223との間にシ
ョートスタブ229を接続すると共に、直流バイアス端
子223と接地との間にバイパス用直列MIMキャパシ
タ221を接続している。
FIG. 4 shows an equivalent circuit of the high-frequency semiconductor device shown in FIG. As shown in FIG. 4, one end of a signal line 231 is connected to an input port 201, and the other end of the signal line 231 is connected to a DC blocking MIM capacitor 202.
To one end. One end of a signal line 232 is connected to the other end of the DC blocking MIM capacitor 202, and one end of a signal line 234 is connected to the other end of the signal line 232. Further, a series MIM capacitor for matching circuit 204 is connected between the other end of the signal line 232 and the ground, and one end of the signal line 233 is connected to the other end of the signal line 232. A resistor 228 is connected between the other end of the signal line 233 and the DC bias terminal 222, and a bypass series MIM capacitor 220 is connected between the DC bias terminal 222 and the ground. The base of the transistor 205 is connected to the other end of the signal line 234, and the emitter of the transistor 205 is connected to the ground. One end of the coplanar line 206 is connected to the collector of the transistor 205, and the signal line 23 is connected between the other end of the coplanar line 206 and the output port 224.
8, signal line 239, DC blocking MIM capacitor 203
And the signal line 240 are connected in series from the coplanar line 206 side. Further, the above coplanar line 2
The other end of the signal line 236 is connected to one end of the signal line 235, and the other end of the signal line 235 is connected to one end of the signal line 236. Further, a series MIM capacitor 227 is connected between the other end of the signal line 235 and the ground. One end of a signal line 237 substantially parallel to the signal line 236 is connected to the other end of the signal line 236. Then, a series MIM capacitor 226 is connected between the other end of the signal line 237 and the ground. Further, the signal line 238,
A short stub 229 is connected between the connection point with the DC bias terminal 239 and the DC bias terminal 223, and a bypass series MIM capacitor 221 is connected between the DC bias terminal 223 and the ground.

【0025】図3に示すように、上記2本の信号線路2
36,237の外側を囲むように接地導体200(図3に
示す)を設けている。上記2本の信号線路236,237
と接地導体200とで折り返し形コプレーナ線路225
を構成している。上記信号線路136,137と接地導
体との間隔を2本の信号線路236,237の間隔の1
/2としている。
As shown in FIG. 3, the two signal lines 2
A ground conductor 200 (shown in FIG. 3) is provided so as to surround the outside of 36,237. The above two signal lines 236, 237
Coplanar line 225 folded back by ground and ground conductor 200
Is composed. The distance between the signal lines 136, 137 and the ground conductor is set to one of the distances between the two signal lines 236, 237.
/ 2.

【0026】ここで、図5(A)〜(C)を参照して、上記折
り返し形コプレーナ線路225およびMIMキャパシタ
226,227の機能について説明する。
The functions of the folded coplanar line 225 and the MIM capacitors 226 and 227 will now be described with reference to FIGS.

【0027】ある周波数f0に対して電気長が90°と
なる特性インピーダンスZ0の伝送線路301(図5(A)
に示す)は、電気長θ°,特性インピーダンスZ=Z0/s
inθの伝送線路302およびωC=(1/Z0)cosθのキ
ャパシタ303,304で等価的に置き換えることがで
きる(図5(B)に示す)。この伝送線路302の代わりに
折り返し形コプレーナ線路305(図5(C)に示す)を用
いることが可能であり、もとの伝送線路301と同じ性
能を等価的により小さく置き換えることができる。つま
り、折り返し形コプレーナ線路305およびMIMキャ
パシタ303,304で構成されるものは、周波数f0に
対して電気長90°,特性インピーダンスZ0の伝送線路
と等価になる。
A transmission line 301 having a characteristic impedance Z0 whose electric length is 90 ° with respect to a certain frequency f0 (FIG. 5A)
Is the electrical length θ ° and the characteristic impedance Z = Z0 / s
The transmission line 302 of inθ and the capacitors 303 and 304 of ωC = (1 / Z0) cosθ can be equivalently replaced (shown in FIG. 5B). A folded coplanar line 305 (shown in FIG. 5C) can be used instead of the transmission line 302, and the same performance as that of the original transmission line 301 can be equivalently and smaller. That is, the transmission line having the folded coplanar line 305 and the MIM capacitors 303 and 304 is equivalent to a transmission line having an electrical length of 90 ° and a characteristic impedance Z0 with respect to the frequency f0.

【0028】以上の関係より、図3において、折り返し
形コプレーナ線路225と直列MIMキャパシタ22
6,227によって、ある周波数f0に対して電気長90
°の伝送線路と等価になるように設定することができ、
周波数f0に対して電気長90°のオープンスタブとし
て機能する。
From the above relationship, in FIG. 3, the folded coplanar line 225 and the series MIM capacitor 22
6,227, the electrical length is 90 for a certain frequency f0.
° transmission line can be set to be equivalent,
It functions as an open stub having an electrical length of 90 ° with respect to the frequency f0.

【0029】上記構成の高周波用半導体装置において、
上記入力ポート201から入力された周波数f0の高周
波信号は、直流阻止用MIMキャパシタ202および整
合回路用直列MIMキャパシタ204等で機能する整合
回路を経て、トランジスタ205に入力される。トラン
ジスタ205から出力した基本波は、コプレーナ線路2
06を通り、折り返し形コプレーナ線路225,MIM
キャパシタ226,227で等価的に構成された90°
オープンスタブで再びトランジスタ205側に反射す
る。これによりトランジスタ205は大きく歪み、2倍
波を出力する。この2倍波はショートスタブ226,直
流阻止用MIMキャパシタ203等で機能する整合回路
を経て、出力ポート224から出力される。直流バイア
スは直流バイアス端子222,223より、バイパス用
直列MIMキャパシタ220,221にて高周波的に接
地して、トランジスタ205の入出力端(ベースとコレ
クタ)に印加する。
In the high frequency semiconductor device having the above-described structure,
The high-frequency signal having the frequency f0 input from the input port 201 is input to the transistor 205 via the matching circuit functioning as the DC blocking MIM capacitor 202 and the matching circuit series MIM capacitor 204. The fundamental wave output from the transistor 205 is the coplanar line 2
06, folded coplanar line 225, MIM
90 ° equivalently composed of capacitors 226 and 227
The light is reflected again to the transistor 205 by the open stub. As a result, the transistor 205 is greatly distorted and outputs a second harmonic. The second harmonic is output from the output port 224 through a short stub 226, a matching circuit functioning with the DC blocking MIM capacitor 203, and the like. The DC bias is grounded in high frequency from DC bias terminals 222 and 223 by bypass series MIM capacitors 220 and 221 and applied to the input / output terminals (base and collector) of transistor 205.

【0030】以上のように、上記折り返し形コプレーナ
線路225と直列MIMキャパシタ226,227を用
いることにより、特定の周波数に対して電気長90°の
伝送線路と同じ機能をより小さい面積で実現でき、性能
を損なうことなく高集積化が可能となる。
As described above, by using the folded coplanar line 225 and the series MIM capacitors 226 and 227, the same function as a transmission line having an electrical length of 90 ° can be realized with a smaller area for a specific frequency. High integration can be achieved without deteriorating performance.

【0031】上記第1,第2実施形態では、ここでMM
ICとして増幅器および周波数2逓倍器について説明し
たが、これに限るものではなく、この発明はコプレーナ
線路を有するMMICが形成される全ての高周波用半導
体装置に適用することが可能である。
In the first and second embodiments, the MM
Although an amplifier and a frequency doubler have been described as ICs, the present invention is not limited thereto, and the present invention can be applied to all high-frequency semiconductor devices in which an MMIC having a coplanar line is formed.

【0032】また、上記第2実施形態では、電気長90
°の伝送線路を用いる回路として周波数2逓倍器につい
て説明したが、電気長90°の伝送線路は、バイアス供
給回路,インピーダンス変換器およびブランチラインハ
イブリッド等にも煩雑に用いられ、それらの回路全てに
この発明を適用することができる。
In the second embodiment, the electric length 90
Although a frequency doubler has been described as a circuit using transmission lines of 90 °, a transmission line of 90 ° electrical length is also used in a bias supply circuit, an impedance converter, a branch line hybrid, and the like, and is used in all of those circuits. The present invention can be applied.

【0033】[0033]

【発明の効果】以上より明らかなように、請求項1の発
明の高周波用半導体装置は、コプレーナ線路を有するモ
ノリシックマイクロ波集積回路が形成された高周波用半
導体装置において、所定の間隔をあけて略平行に設けら
れ、一端が互いに接続された2本の信号線路と、その2
本の信号線路の外側を囲むように所定の間隔をあけて設
けられた接地導体とで構成された折り返し形コプレーナ
線路を有するものである。
As is apparent from the above description, the high frequency semiconductor device according to the first aspect of the present invention is a high frequency semiconductor device on which a monolithic microwave integrated circuit having a coplanar line is formed. Two signal lines which are provided in parallel and one end of which are connected to each other;
A folded coplanar line composed of ground conductors provided at predetermined intervals so as to surround the outside of the signal line.

【0034】したがって、請求項1の発明の高周波用半
導体装置によれば、上記折り返し形コプレーナ線路の2
本の信号線路間の中心は電位ゼロとなって等価的に接地
となるので、信号線路の片側の接地導体を省くことが可
能となるので、コプレーナ線路の特性インピーダンスを
保ったまま、信号線路を高密度に集積化することがで
き、モノリシックマイクロ波集積回路のチップ面積を縮
小することが可能となる。したがって、この高周波用半
導体装置を小型化することができる。
Therefore, according to the high frequency semiconductor device of the first aspect of the present invention, the folded coplanar line 2
Since the center between these signal lines becomes zero potential and is equivalently grounded, it is possible to omit the ground conductor on one side of the signal line, so that the signal line is maintained while maintaining the characteristic impedance of the coplanar line. High-density integration can be achieved, and the chip area of a monolithic microwave integrated circuit can be reduced. Therefore, the high-frequency semiconductor device can be downsized.

【0035】また、請求項2の発明の高周波用半導体装
置は、請求項1の高周波用半導体装置において、上記折
り返し形コプレーナ線路の2本の信号線路と接地導体と
の間隔を2本の信号線路の間隔の1/2としたので、2
本の信号線路間にあたかも間隔を隔てて接地導体がある
かのようにふるまい、したがって、各信号線路の両側に
同じ間隔をあけて接地導体が存在するのと等しくなり、
コプレーナ線路の特性インピーダンスを保ったまま、モ
ノリシックマイクロ波集積回路の面積を縮小することが
できる。
According to a second aspect of the present invention, there is provided the high-frequency semiconductor device according to the first aspect, wherein the distance between the two signal lines of the folded coplanar line and the ground conductor is set to two signal lines. Is 1/2 of the interval of
It behaves as if there is a ground conductor at a distance between the signal lines of the book, so it is equivalent to the ground conductor being present at the same interval on both sides of each signal line,
The area of the monolithic microwave integrated circuit can be reduced while maintaining the characteristic impedance of the coplanar line.

【0036】また、請求項3の発明の高周波用半導体装
置は、請求項2の高周波用半導体装置において、上記折
り返し形コプレーナ線路の上記2本の信号線路の他端と
接地導体との間にMIMキャパシタを夫々挿入したの
で、特定の周波数に対して電気長が90°となる伝送線
路と同じ機能をより小さい面積で実現することができ
る。
According to a third aspect of the present invention, there is provided the high frequency semiconductor device according to the second aspect, wherein the MIM is provided between the other end of the two signal lines of the folded coplanar line and a ground conductor. Since each of the capacitors is inserted, the same function as a transmission line having an electrical length of 90 ° with respect to a specific frequency can be realized with a smaller area.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1はこの発明の第1実施形態の高周波用半
導体装置の平面図である。
FIG. 1 is a plan view of a high-frequency semiconductor device according to a first embodiment of the present invention.

【図2】 図2は上記高周波用半導体装置の等価回路図
である。
FIG. 2 is an equivalent circuit diagram of the high-frequency semiconductor device.

【図3】 図3はこの発明の第2実施形態の高周波用半
導体装置の平面図である。
FIG. 3 is a plan view of a high-frequency semiconductor device according to a second embodiment of the present invention.

【図4】 図4は上記高周波用半導体装置の等価回路図
である。
FIG. 4 is an equivalent circuit diagram of the high-frequency semiconductor device.

【図5】 図5は上記高周波用半導体装置を補足して説
明するための図である。
FIG. 5 is a diagram for supplementarily explaining the high-frequency semiconductor device.

【図6】 図6はコプレーナ線路の断面図である。FIG. 6 is a sectional view of a coplanar line.

【図7】 図7はこの発明の高周波用半導体装置に用い
られる折り返し形コプレーナ線路の断面図である。
FIG. 7 is a sectional view of a folded coplanar waveguide used in the high-frequency semiconductor device of the present invention.

【図8】 図8は上記折り返し形コプレーナ線路のS21
特性を示す図である。
FIG. 8 shows S21 of the folded coplanar line.
It is a figure showing a characteristic.

【図9】 図9は上記折り返し形コプレーナ線路のS11
特性を示す図である。
FIG. 9 shows S11 of the folded coplanar line.
It is a figure showing a characteristic.

【図10】 図10は従来の高周波用半導体装置の要部
の斜視図である。
FIG. 10 is a perspective view of a main part of a conventional high-frequency semiconductor device.

【符号の説明】[Explanation of symbols]

101,201…入力ポート、 102,103,202,203…直流阻止用MIMキャ
パシタ、 104,204…整合回路用直列MIMキャパシタ、 105,205…トランジスタ、 106,206…コプレーナ線路、 107,108,126,207,208,209…エアブ
リッジ、 109,228…抵抗、 120,121,220,221…バイパス用直列MIM
キャパシタ、 122,123,222,223…直流バイアス端子、 124,224…出力ポート、 125,225…折り返し形コプレーナ線路、 226,227…直列MIMキャパシタ、 229…ショートスタブ、 301,302,306,307…伝送線路、 303,304…キャパシタ、 305…折り返し形コプレーナ線路、 401,405…半導体基板、 402,403,406,407…接地導体、 404,408,409…信号線路、 410…電気的壁。
101, 201: input port, 102, 103, 202, 203: DC blocking MIM capacitor, 104, 204: matching circuit series MIM capacitor, 105, 205: transistor, 106, 206: coplanar line, 107, 108, 126 , 207, 208, 209: air bridge, 109, 228: resistor, 120, 121, 220, 221: bypass series MIM
Capacitors, 122, 123, 222, 223 DC bias terminals, 124, 224 output ports, 125, 225 folded coplanar lines, 226, 227 series MIM capacitors, 229 short stubs, 301, 302, 306, 307 ... Transmission lines, 303,304 ... Capacitors, 305 ... Folded coplanar lines, 401,405 ... Semiconductor substrates, 402,403,406,407 ... Ground conductors, 404,408,409 ... Signal lines, 410 ... Electrical walls.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 コプレーナ線路を有するモノリシックマ
イクロ波集積回路が形成された高周波用半導体装置にお
いて、 所定の間隔をあけて略平行に設けられ、一端が互いに接
続された2本の信号線路と、その2本の信号線路の外側
を囲むように所定の間隔をあけて設けられた接地導体と
で構成された折り返し形コプレーナ線路を有することを
特徴とする高周波用半導体装置。
1. A high-frequency semiconductor device on which a monolithic microwave integrated circuit having a coplanar line is formed, comprising: two signal lines which are provided substantially in parallel at a predetermined interval and one ends of which are connected to each other; A high-frequency semiconductor device having a folded coplanar line composed of ground conductors provided at predetermined intervals so as to surround the outside of two signal lines.
【請求項2】 請求項1に記載の高周波用半導体装置に
おいて、 上記折り返し形コプレーナ線路の上記2本の信号線路と
上記接地導体との間隔を上記2本の信号線路の間隔の1
/2としたことを特徴とする高周波用半導体装置。
2. The high frequency semiconductor device according to claim 1, wherein a distance between the two signal lines of the folded coplanar line and the ground conductor is one of a distance between the two signal lines.
/ 2 for a high frequency semiconductor device.
【請求項3】 請求項2に記載の高周波用半導体装置に
おいて、 上記折り返し形コプレーナ線路の上記2本の信号線路の
他端と接地導体との間にMIMキャパシタを夫々挿入し
たことを特徴とする高周波用半導体装置。
3. The high-frequency semiconductor device according to claim 2, wherein MIM capacitors are respectively inserted between the other ends of the two signal lines of the folded coplanar line and a ground conductor. High frequency semiconductor device.
JP04307099A 1999-02-22 1999-02-22 High frequency semiconductor device Expired - Fee Related JP3430060B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04307099A JP3430060B2 (en) 1999-02-22 1999-02-22 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04307099A JP3430060B2 (en) 1999-02-22 1999-02-22 High frequency semiconductor device

Publications (2)

Publication Number Publication Date
JP2000244209A true JP2000244209A (en) 2000-09-08
JP3430060B2 JP3430060B2 (en) 2003-07-28

Family

ID=12653607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04307099A Expired - Fee Related JP3430060B2 (en) 1999-02-22 1999-02-22 High frequency semiconductor device

Country Status (1)

Country Link
JP (1) JP3430060B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299901A (en) * 2001-03-29 2002-10-11 Denso Corp High frequency module
JP2006270026A (en) * 2005-02-28 2006-10-05 Tokyo Univ Of Science Wiring structure, printed wiring board, integrated circuit, and electronic device
WO2009119443A1 (en) * 2008-03-27 2009-10-01 日本電気株式会社 High-frequency substrate and high-frequency module
US7969261B2 (en) 2008-09-09 2011-06-28 Mitsubishi Electric Corporation Transmission line substrate having overlapping ground conductors that constitute a MIM capacitor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299901A (en) * 2001-03-29 2002-10-11 Denso Corp High frequency module
JP4547823B2 (en) * 2001-03-29 2010-09-22 株式会社デンソー High frequency module
JP2006270026A (en) * 2005-02-28 2006-10-05 Tokyo Univ Of Science Wiring structure, printed wiring board, integrated circuit, and electronic device
JP4660738B2 (en) * 2005-02-28 2011-03-30 学校法人東京理科大学 Printed wiring board and electronic device
WO2009119443A1 (en) * 2008-03-27 2009-10-01 日本電気株式会社 High-frequency substrate and high-frequency module
JP5327216B2 (en) * 2008-03-27 2013-10-30 日本電気株式会社 High frequency substrate and high frequency module
US8604891B2 (en) 2008-03-27 2013-12-10 Nec Corporation High frequency substrate including a signal line breaking portion coupled by a capacitor
US7969261B2 (en) 2008-09-09 2011-06-28 Mitsubishi Electric Corporation Transmission line substrate having overlapping ground conductors that constitute a MIM capacitor

Also Published As

Publication number Publication date
JP3430060B2 (en) 2003-07-28

Similar Documents

Publication Publication Date Title
US20040113717A1 (en) Coupling device using buried capacitors in multilayered substrate
JP2000510299A (en) Coplanar waveguide coupler
JPS6349402B2 (en)
JP3067675B2 (en) Planar dielectric integrated circuit
JP3430060B2 (en) High frequency semiconductor device
JP3119191B2 (en) Planar dielectric integrated circuit
JPH0522001A (en) Transmission line structure
JPH11136011A (en) Micro strip balun and high frequency power amplifier
JP3448833B2 (en) Transmission line and semiconductor device
JP2001044717A (en) Microwave semiconductor device
JPH01300701A (en) Coplanar type antenna
JPS60153603A (en) Coplanar circuit
JP2636550B2 (en) Signal circuit
JP2002008901A (en) Thin-film resistor, hybrid ic, and mmic
JPH01198804A (en) Meander line
JPS6346801A (en) Ultrahigh frequency signal distribution circuit
WO2022260141A1 (en) Passive element and electronic device
JP3051430B2 (en) Microwave integrated circuit
JPS6149843B2 (en)
JP3337016B2 (en) High frequency semiconductor package
JPS5924162Y2 (en) Microwave integrated circuit with improved power supply structure
JPH06112706A (en) Impedance converter circuit
JPS5857739A (en) Microwave ic device
JPH03129903A (en) Multi-layer microstrip line
JP2001185919A (en) Microwave circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees