JP2000242219A - Electron source, image display device drive method and its manufacture - Google Patents

Electron source, image display device drive method and its manufacture

Info

Publication number
JP2000242219A
JP2000242219A JP4553099A JP4553099A JP2000242219A JP 2000242219 A JP2000242219 A JP 2000242219A JP 4553099 A JP4553099 A JP 4553099A JP 4553099 A JP4553099 A JP 4553099A JP 2000242219 A JP2000242219 A JP 2000242219A
Authority
JP
Japan
Prior art keywords
voltage
potential
electron
driving
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4553099A
Other languages
Japanese (ja)
Inventor
Yasuhiro Hamamoto
康弘 浜元
Keisuke Yamamoto
敬介 山本
Miki Tamura
美樹 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4553099A priority Critical patent/JP2000242219A/en
Publication of JP2000242219A publication Critical patent/JP2000242219A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce dispersion in emission luminance between adjacent pixels by applying a preliminary drive voltage after a stabilizing process being the highest voltage in the voltages applied after the stabilizing process and consisting of virtually the same voltage that a difference of the voltages applied to respective electron emission elements is within a specified value to all adjacent surface conductive type electron emission elements in an electron source. SOLUTION: The preliminary drive voltage Vpre is applied to respective SCE elements 74 constituting the electron source 71 after performed with a forming process, an activation process and the stabilizing process. The upper limit of the preliminary drive voltage Vpre is the voltage of an extent not destroying individual SCE element 74, and is the value variable by elemental constitution and manufacturing method or the like. Further, the lower limit of the preliminary drive voltage Vpre is the highest voltage in the voltages applied after the stabilizing process, and thus, is the value larger than the regular drive voltage Vdrv applied thereafter. Thus, the time when characteristic curve of each of elements is stable, becomes longer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に複数の表
面伝導型電子放出素子を配設してなる電子源及び前記電
子源を用いた画像表示装置の駆動方法及び製造方法に関
するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an electron source having a plurality of surface conduction electron-emitting devices disposed on a substrate, and a method of driving and manufacturing an image display device using the electron source. .

【0002】[0002]

【従来の技術】基板上に形成された小面積の導電性薄膜
に、膜面に平行に電流を流すことにより、導電性薄膜内
に形成された電子放出部より電子を放出する表面伝導型
電子放出素子(以下、SCE型素子、またはSCE素子
と呼ぶ)は、構造が単純で製造も容易であることから、
大面積にわたり多数の素子を形成することができ、例え
ば画像表示装置等への応用が研究されている。
2. Description of the Related Art Surface conduction type electrons that emit electrons from an electron emission portion formed in a conductive thin film by passing a current through a small area conductive thin film formed on a substrate in parallel with the film surface. An emission element (hereinafter, referred to as an SCE element or an SCE element) has a simple structure and is easy to manufacture.
A large number of elements can be formed over a large area, and application to, for example, an image display device is being studied.

【0003】SCE素子を画像表示装置へと応用した例
としては、本出願人によるUSP5,066,883や
特開平6−342636号公報等があげられる。これら
の公報では、基板上に設けられた一対の素子電極とこれ
ら素子電極対に接続する導電膜と、この導電膜内に形成
した電子放出部からなる表面伝導型電子放出素子を2次
元的に複数配置し、それぞれの電子放出素子から放出さ
れる放出電子を個別に選択するように電気的な選択手段
を設け、入力信号に応じて画像を形成する手段と製造方
法が記載されている。
Examples of application of the SCE element to an image display device include US Pat. No. 5,066,883 and Japanese Patent Application Laid-Open No. 6-342636 by the present applicant. In these publications, a surface conduction electron-emitting device including a pair of device electrodes provided on a substrate, a conductive film connected to the pair of device electrodes, and an electron-emitting portion formed in the conductive film is two-dimensionally described. A description is given of means for arranging a plurality of elements, providing an electric selecting means for individually selecting emitted electrons emitted from each electron-emitting device, and forming an image in accordance with an input signal, and a manufacturing method.

【0004】また、本出願人による特開平7−2352
55では、有機物の存在下において表面伝導型電子放出
素子に電圧を印加する等により、電子放出部近傍に炭素
を主成分とする堆積物を形成し、表面伝導型電子放出素
子の電子放出特性を向上させるための手法が開示されて
いる。
Further, Japanese Patent Application Laid-Open No. 7-2352 by the present applicant has been disclosed.
In 55, a deposit mainly composed of carbon is formed in the vicinity of the electron emission portion by applying a voltage to the surface conduction electron-emitting device in the presence of an organic substance, and the electron emission characteristics of the surface conduction electron-emitting device are improved. Techniques for improving are disclosed.

【0005】また、本出願人による特開平7−2352
75では、電子放出素子が形成された環境における有機
物の残留分圧を、1.3×10-6Pa以下にするなどの
手段により、電子放出特性を安定化する手法が開示され
ている。
Further, Japanese Patent Application Laid-Open No. 7-2352 by the present applicant
No. 75 discloses a technique for stabilizing the electron emission characteristics by, for example, reducing the residual partial pressure of the organic substance in the environment where the electron-emitting device is formed to 1.3 × 10 −6 Pa or less.

【0006】また、本出願人による特開平9−2597
53では、2次元的に複数配置したそれぞれのSCE素
子に対し、有機ガスの分圧が1.3×10-6Pa以下の
雰囲気中で、予め通常の駆動電圧の最大値と、SCE素
子に入り得るノイズ電圧とを加算した電圧よりも高い電
圧パルスを印加することで、通常駆動時の駆動回路の温
度特性や外乱によって発生する輝度むらを、抑制する手
法が開示されている。
Further, Japanese Patent Application Laid-Open No. 9-2597 by the present applicant is disclosed.
In 53, the maximum value of the normal driving voltage and the SCE element were previously determined for each of the plurality of SCE elements arranged two-dimensionally in an atmosphere where the partial pressure of the organic gas was 1.3 × 10 −6 Pa or less. A method is disclosed in which a voltage pulse higher than a voltage obtained by adding a noise voltage that can be input is applied to suppress luminance unevenness caused by a temperature characteristic or a disturbance of a driving circuit during normal driving.

【0007】また、本出願人による特開平10−228
867では、2次元的に複数配置したそれぞれのSCE
素子に対し、通常の駆動電圧よりも大きな特性測定電圧
を印加してSCE素子の電気特性を測定し、この測定結
果に応じて、有機ガスの分圧が1.3×10-6Pa以下
の雰囲気中で、特性測定電圧よりも大きな特性シフト電
圧を印加することで、各SCE素子の電子放出特性を揃
え、輝度のばらつきを低減する手法が開示されている。
Further, Japanese Patent Application Laid-Open No. Hei 10-228 by the present applicant
In 867, each of the SCEs arranged two-dimensionally
A characteristic measurement voltage larger than a normal driving voltage is applied to the element to measure the electric characteristics of the SCE element. According to the measurement result, the partial pressure of the organic gas is 1.3 × 10 −6 Pa or less. A technique is disclosed in which a characteristic shift voltage larger than a characteristic measurement voltage is applied in an atmosphere to make the electron emission characteristics of each SCE element uniform and reduce variations in luminance.

【0008】上述の手法を応用して作成されるSCE素
子を用いた画像表示装置は、従来の他の方式の画像表示
装置よりも優れた特性が期待されている。例えば、近年
普及してきた液晶表示装置と比較しても、自発光型であ
るためバックライトを必要としない点や、視野角が広い
点が優れている。
An image display device using an SCE element produced by applying the above-described method is expected to have better characteristics than other conventional image display devices. For example, as compared with a liquid crystal display device that has become widespread in recent years, it is superior in that it is a self-luminous type and does not require a backlight and has a wide viewing angle.

【0009】[0009]

【発明が解決しようとする課題】近年、画像表示装置に
は、従来のようにテレビ画像のような動画を主とした画
像の表示だけではなく、コンピューターの表示端末に代
表されるように、同一色の領域から形成される半固定的
パターンを含んだ画像の表示を、再現良く行うことが期
待されている。
In recent years, image display devices have not only been used to display images mainly composed of moving images such as television images as in the past, but also have the same It is expected that an image including a semi-fixed pattern formed from color regions is displayed with good reproducibility.

【0010】特に、同一色の領域から形成される半固定
的パターンを含んだ画像の表示を行う場合には、画像表
示装置に対して、同一色の領域を更に均一に表示するこ
とが望まれる。半固定的パターンは、人間の目に観察さ
れる時間が長く、画素毎に発光輝度にばらつきが存在す
ると、色ムラとして認知されやすいためである。
In particular, when displaying an image including a semi-fixed pattern formed from regions of the same color, it is desired to display the regions of the same color more uniformly on the image display device. . This is because the semi-fixed pattern is observed for a long time by human eyes, and if there is a variation in light emission luminance for each pixel, it is likely to be recognized as color unevenness.

【0011】このため、SCE素子を用いて作成した画
像表示装置においても、輝度ばらつきを更に低減するこ
と、換言すれば、同一の入力信号に対する素子毎の放出
電流値のばらつきを更に低減することが求められてい
た。特に、半固定的パターンの表示に際しては、隣接す
る素子間の放出電流のばらつきの低減が求められてい
た。
For this reason, even in an image display device manufactured using the SCE element, it is necessary to further reduce the variation in luminance, in other words, to further reduce the variation in the emission current value of each element for the same input signal. Was sought. In particular, when displaying a semi-fixed pattern, it has been required to reduce the variation in emission current between adjacent elements.

【0012】SCE素子を用いて作成した従来の画像表
示装置におけるばらつきの要因として、次の2つの要因
が挙げられる。 (1)素子作成時に発生するばらつき(構成部材の不均
一性、寸法精度の不均一性等) (2)素子作成後に発生するばらつき(印加電圧に対す
る、素子のメモリー特性に起因するもの)である。
The following two factors can be cited as causes of variation in a conventional image display device made using SCE elements. (1) Variation occurring during element fabrication (non-uniformity of components, non-uniformity of dimensional accuracy, etc.) (2) Variation occurring after element fabrication (caused by memory characteristics of the element with respect to applied voltage) .

【0013】図2、図5、図6及び図7を用いて、上記
ばらつきについて、更に詳しく説明する。図2は、SC
E素子の典型的な構成を示す概略図であり、図2(a)
は平面型SCE素子の平面図、図2(b)は平面型SC
E素子の断面図、図2(c)は垂直型SCE素子の断面
図である。図2(a)〜(c)中、同一の記号は同種の
構成部材を示す。図2において、1は絶縁性の基板、2
及び3は素子電極、4は素子電極2、3に電気的に連絡
した導電性薄膜、5は導電性薄膜中に形成した電子放出
部、21は絶縁性の材料からなる段差形成部である。
The variation will be described in more detail with reference to FIGS. 2, 5, 6, and 7. FIG. FIG.
FIG. 2A is a schematic view showing a typical configuration of an E element, and FIG.
FIG. 2B is a plan view of a plane type SCE element, and FIG.
FIG. 2C is a cross-sectional view of the vertical SCE element. 2A to 2C, the same symbols indicate the same kind of constituent members. In FIG. 2, 1 is an insulating substrate, 2
Reference numerals 3 and 3 denote device electrodes, 4 denotes a conductive thin film electrically connected to the device electrodes 2 and 3, 5 denotes an electron emitting portion formed in the conductive thin film, and 21 denotes a step forming portion made of an insulating material.

【0014】図2に示したように、電子放出部5の長さ
は、導電性薄膜4の幅W’にほぼ比例して形成されるた
め、素子作成時の精度的問題によりW’がばらつくと、
電子放出部5の長さがばらつき、これにより電子放出量
もばらつく。また、導電性薄膜4の膜厚は、1nmから
50nm程度の膜厚で形成されるが、特に膜厚が薄い場
合には、成膜時の膜厚ばらつきが相対的に大きくなる場
合があり、このような場合には、放出電流のばらつきと
なって現れることがある。
As shown in FIG. 2, since the length of the electron-emitting portion 5 is formed almost in proportion to the width W 'of the conductive thin film 4, W' varies due to an accuracy problem at the time of device fabrication. When,
The length of the electron-emitting portion 5 varies, and the amount of electron emission also varies. The thickness of the conductive thin film 4 is formed in a thickness of about 1 nm to about 50 nm. In particular, when the thickness is small, the variation in the thickness during the deposition may be relatively large. Such a case may appear as a variation in emission current.

【0015】図5は、次に説明するSCE素子の電気特
性を測定するための測定系を示す概略図であり、図5中
図2と同一の記号で示したものは、図2と同一の部材を
示す。ここで、54は電子放出部5から放出した電子を
捕捉するためのアノード電極、51は素子電極2、3間
に印加する電圧(以降、素子電圧Vf と呼ぶ)を発生す
るための電源、50は素子電極2、3間を流れる素子電
流If を計測するための電流計、53はアノード電極に
印加する高電圧を発生するための高圧電源、52はアノ
ード電極に流れる放出電流Ie を計測するための電流
計、55は真空槽、57は真空槽55と真空ポンプ56
との間に設けたゲートバルブである。
FIG. 5 is a schematic diagram showing a measuring system for measuring the electrical characteristics of the SCE element described below. In FIG. 5, the same reference numerals as those shown in FIG. The members are shown. Here, reference numeral 54 denotes an anode electrode for capturing electrons emitted from the electron-emitting section 5, 51 denotes a power supply for generating a voltage (hereinafter referred to as an element voltage Vf) applied between the element electrodes 2 and 3, 50 Is an ammeter for measuring an element current If flowing between the element electrodes 2 and 3, 53 is a high-voltage power supply for generating a high voltage applied to the anode electrode, and 52 is an emission current Ie flowing to the anode electrode. , 55 is a vacuum chamber, 57 is a vacuum chamber 55 and a vacuum pump 56.
And a gate valve provided between them.

【0016】SCE素子の電気特性は、通常、放出電流
Ie と素子電圧Vf との関係、並びに、素子電流If と
素子電圧Vf との関係により代表される。これらの関係
を求めるためには、図5に示すように、SCE素子を真
空に排気された環境下に配置し、SCE素子の上方にア
ノード電極を配置する。そして、アノード電極に対して
100V〜10kV程度の電圧を印加し、素子電極間に
は素子電圧Vf を印加して、この時流れる素子電流If
と放出電流Ie を計測する。
The electrical characteristics of the SCE element are typically represented by the relationship between the emission current Ie and the device voltage Vf and the relationship between the device current If and the device voltage Vf. In order to obtain these relationships, as shown in FIG. 5, the SCE element is placed in an environment evacuated to vacuum, and an anode electrode is placed above the SCE element. Then, a voltage of about 100 V to 10 kV is applied to the anode electrode, an element voltage Vf is applied between the element electrodes, and an element current If flowing at this time is applied.
And the emission current Ie.

【0017】以上のようにして求めた電気特性の代表的
な例を図6に示す。ここで、放出電流Ie は素子電流I
f に比べて著しく小さいので、任意単位で示している。
なお、縦軸・横軸ともリニアスケールである。図中に示
されるように、SCE素子はある電圧(しきい値電圧V
th)以上の素子電圧Vf を印加すると、急激に放出電流
Ie が単調増加し、また、上述の安定化処理を行ったS
CE素子においては、素子電流If も素子電圧Vf の増
加に伴い急激に単調増加する。
FIG. 6 shows a typical example of the electrical characteristics obtained as described above. Here, the emission current Ie is equal to the device current I
Since it is significantly smaller than f, it is shown in arbitrary units.
Note that both the vertical and horizontal axes are linear scales. As shown in the figure, the SCE element has a certain voltage (threshold voltage V
th) When the element voltage Vf of not less than is applied, the emission current Ie sharply increases monotonously, and the S
In the CE device, the device current If also increases monotonously sharply as the device voltage Vf increases.

【0018】以上のような特性を持つSCE素子の電気
特性のばらつきは、図7のように現れる。図7(a)は
放出電流Ie と素子電圧Vf の関係を、図7(b)は素
子電流If と素子電圧Vf との関係を示す。先述した素
子の作成精度に起因する電気特性のばらつきは、例え
ば、図7(a)中の電気特性曲線Aと電気特性曲線Bの
ように現れる。曲線Aと曲線Bは、ほぼ比例関係にある
場合が多く、それぞれのしきい値電圧VthA 、VthB も
ほぼ等しい。また、素子電圧がVthA (ないしはVthB
)からVf1まで増加するに伴い、曲線Aと曲線Bとの
差は拡大する。なお、素子電流If と素子電圧Vf との
関係においても、放出電流Ie と素子電圧Vf の関係と
ほぼ同様な傾向にある。
Variations in the electrical characteristics of the SCE element having the above characteristics appear as shown in FIG. FIG. 7A shows the relationship between the emission current Ie and the device voltage Vf, and FIG. 7B shows the relationship between the device current If and the device voltage Vf. Variations in the electrical characteristics due to the above-described element fabrication accuracy appear as, for example, an electrical characteristic curve A and an electrical characteristic curve B in FIG. In many cases, the curve A and the curve B are in a substantially proportional relationship, and their threshold voltages VthA and VthB are also substantially equal. Also, when the element voltage is VthA (or VthB
) To Vf1, the difference between the curves A and B increases. The relationship between the device current If and the device voltage Vf also tends to be substantially the same as the relationship between the emission current Ie and the device voltage Vf.

【0019】一方、電気特性のばらつきの要因として、
SCE素子のメモリー特性に起因するばらつきも存在す
る。SCE素子のメモリー特性とは、SCE素子が経験
する素子電圧の最大値に対応して、それまでとは異なる
電気特性が再定義されるという特性であり、特に上述の
安定化処理を施した素子に多く見られる特性である。
On the other hand, as a factor of the variation in the electrical characteristics,
There is also variation due to the memory characteristics of the SCE element. The memory characteristic of the SCE element is a characteristic in which an electric characteristic different from the previous one is redefined according to the maximum value of the element voltage experienced by the SCE element. This is a characteristic that is often found in

【0020】これを図7(a)を用いて説明すると、そ
れまで経験した最大の素子電圧がVf2以下であった特性
曲線A(ないしは特性曲線B)を有するSCE素子に対
し、素子電圧Vf2を印加すると、その後の特性曲線がC
に変化するという特性である。このような特性の変化し
た素子に対して再びVf1の電圧を印加しても、得られる
放出電流値はIe3となり、特性が変化する前に得られた
Ie1(ないしはIe2)との差は拡大する。なお、素子電
流If と素子電圧Vf との関係においても、放出電流I
e と素子電圧Vf の関係とほぼ同様な傾向にある。ま
た、電子放出しきい値電圧も高電圧側にシフトする(図
中のVthC )。このようなSCE素子のメモリー特性に
起因するばらつきを生じさせる直接の原因としては、外
乱等により、不特定の素子に対して異常電圧上昇が生じ
ることが考えられる。
This will be described with reference to FIG. 7A. The element voltage Vf2 is changed with respect to the SCE element having the characteristic curve A (or characteristic curve B) in which the maximum element voltage experienced up to that is Vf2 or less. When applied, the subsequent characteristic curve becomes C
The characteristic is that it changes to Even if the voltage Vf1 is applied again to the element having such changed characteristics, the emission current value obtained is Ie3, and the difference from Ie1 (or Ie2) obtained before the characteristics change is enlarged. . Note that the relationship between the device current If and the device voltage Vf also indicates that the emission current I
There is a tendency substantially similar to the relationship between e and the element voltage Vf. Also, the electron emission threshold voltage shifts to the higher voltage side (VthC in the figure). As a direct cause of such variation due to the memory characteristics of the SCE element, it is considered that an abnormal voltage rise occurs for an unspecified element due to disturbance or the like.

【0021】以上述べたようなばらつきを低減させるた
め、先述した特開平9−259753や特開平10−2
28867に開示された手法が提案されている。しか
し、特開平9−259753においては、各SCE素子
を接続する配線の抵抗による電圧降下の影響は考慮され
ておらず、特性をシフトさせた後の各SCE素子の電気
特性を更に揃えるためには、前記電圧降下の影響を考慮
した駆動方法の提案が望まれる。また、特開平10−2
28867においては、特性シフト電圧を印加するため
には、測定電圧を全素子に対して個別に印加する必要が
あり、更には全素子の電気特性を記憶するための記憶手
段を必要とするため、これら測定工程自身と測定した結
果を記憶する手段を省略することができれば更なる製造
コストの低減が望める。
In order to reduce the variation as described above, Japanese Unexamined Patent Application Publication Nos.
The technique disclosed in 28867 has been proposed. However, Japanese Patent Application Laid-Open No. 9-259573 does not consider the effect of the voltage drop due to the resistance of the wiring connecting each SCE element, and it is necessary to further equalize the electric characteristics of each SCE element after the characteristics are shifted. It is desired to propose a driving method considering the influence of the voltage drop. Also, JP-A-10-2
In 28867, in order to apply a characteristic shift voltage, it is necessary to individually apply a measurement voltage to all elements, and further, a storage means for storing electrical characteristics of all elements is required. If the measurement process itself and the means for storing the measurement result can be omitted, further reduction in manufacturing cost can be expected.

【0022】従って、本発明の目的は、簡易な方法にて
上記放出電流値のばらつきを低減し、これによりSCE
素子を用いた画像表示装置の画素毎の発光輝度ばらつ
き、とりわけ隣接する画素間のばらつきを低減する駆動
方法及び製造方法を提供することを目的とする。
Accordingly, an object of the present invention is to reduce the variation in the emission current value by a simple method, thereby reducing the SCE
It is an object of the present invention to provide a driving method and a manufacturing method for reducing variation in light emission luminance of each pixel of an image display device using an element, particularly, variation between adjacent pixels.

【0023】[0023]

【発明を解決するための手段】上記目的を達成するため
の本発明の電子源の駆動方法は以下の通りである。即
ち、基体上に複数の表面伝導型電子放出素子を3本以上
のX方向配線と3本以上のY方向配線とによりマトリク
ス状に接続した電子源の駆動方法であって、前記電子源
内の隣接する少なくとも9個以上の表面伝導型電子放出
素子の全てに対して、安定化工程後に、該安定化工程後
に印加される電圧の中で最も高い電圧であり、かつ、そ
れぞれの電子放出素子に印加される電圧の差が3%以内
の実質同一の電圧からなる予備駆動電圧を印加した後、
該予備駆動電圧以下でかつ電子放出しきい値電圧以上の
駆動電圧にて駆動を行う駆動方法である。
A method for driving an electron source according to the present invention to achieve the above object is as follows. That is, a method of driving an electron source in which a plurality of surface conduction electron-emitting devices are connected in a matrix by three or more X-directional wirings and three or more Y-directional wirings on a substrate, After the stabilization step, all of the at least nine or more surface conduction type electron-emitting devices have the highest voltage applied after the stabilization step, and are applied to each of the electron-emitting devices. After applying a pre-driving voltage consisting of substantially the same voltage within 3% of the applied voltage,
This is a driving method in which driving is performed at a driving voltage equal to or lower than the preliminary driving voltage and equal to or higher than the electron emission threshold voltage.

【0024】また、上記目的を達成するための本発明の
電子源の製造方法は以下の通りである。即ち、基体上に
複数の表面伝導型電子放出素子を、3本以上のX方向配
線と3本以上のY方向配線によりマトリクス状に接続し
た電子源の製造方法であって、前記電子源内の隣接する
少なくとも9個以上の表面伝導型電子放出素子の全てに
対して、安定化工程後に、該安定化工程後に印加される
か、または印加されると推測される電圧の中で最も高い
電圧であり、かつ、それぞれの電子放出素子に印加され
る電圧の差が3%以内の実質同一の電圧からなる予備駆
動電圧を印加することを特徴とする電子源の製造方法で
ある。
The method of manufacturing the electron source of the present invention for achieving the above object is as follows. That is, a method of manufacturing an electron source in which a plurality of surface conduction electron-emitting devices are connected in a matrix by three or more X-directional wirings and three or more Y-directional wirings on a substrate, For all of the at least nine or more surface conduction electron-emitting devices, the voltage is the highest voltage among the voltages applied or presumed to be applied after the stabilization step after the stabilization step. And a pre-driving voltage consisting of substantially the same voltage with a difference between voltages applied to the respective electron-emitting devices of 3% or less is applied.

【0025】本発明において、前記予備駆動電圧を印加
する方法は、前記Y方向配線のすべてに対して第1の電
位を印加し、かつ所定のタイミングごとに前記X方向配
線を二つのグループに分け、それぞれのグループに対し
てそれぞれ第1の電位との差が予備駆動電圧に等しい第
2の電位と、第1の電位との差が予備駆動電圧以下であ
る第3の電位を印加する操作を、すべてのX方向配線が
第2の電位を経験するまで繰り返す、電子源の駆動方法
であっても良く、更に、前記第1の電位と前記第3の電
位との差が、電子放出しきい値電圧以下の電圧であって
も、また、前記第2の電位を印加するグループが、3本
以下の隣接したX方向配線からなっても良い。
In the present invention, the method of applying the pre-driving voltage includes applying a first potential to all of the Y-directional wirings and dividing the X-directional wirings into two groups at predetermined timing. The operation of applying a second potential whose difference from the first potential is equal to the pre-driving voltage to each group and a third potential whose difference between the first potential and the first potential is equal to or less than the pre-driving voltage. The driving method of the electron source may be repeated until all the X-direction wirings experience the second potential. Further, the difference between the first potential and the third potential may be determined by an electron emission threshold. Even if the voltage is equal to or lower than the value voltage, the group to which the second potential is applied may include three or less adjacent X-direction wirings.

【0026】更に、前記予備駆動電圧を印加する方法
は、前記X方向配線のすべてに対して第1の電位を印加
し、かつ所定のタイミングごとに前記Y方向配線を二つ
のグループに分け、それぞれのグループに対してそれぞ
れ第1の電位との差が予備駆動電圧に等しい第2の電位
と、第1の電位との差が予備駆動電圧以下である第3の
電位を印加する操作を、すべてのY方向配線が第2の電
位を経験するまで繰り返す、電子源の駆動方法であって
も良く、更に、前記第1の電位と前記第3の電位との差
が、電子放出しきい値電圧以下の電圧であっても、ま
た、前記第2の電位を印加するグループが、3本以下の
隣接したY方向配線からなっても良い。
Further, the method of applying the pre-driving voltage includes applying a first potential to all of the X-direction wirings, dividing the Y-direction wirings into two groups at predetermined timings, and The operation of applying a second potential whose difference from the first potential is equal to the pre-driving voltage and a third potential whose difference from the first potential is equal to or less than the pre-driving voltage for each of the groups May be repeated until the Y-direction wiring experiences a second potential. Further, a difference between the first potential and the third potential may be an electron emission threshold voltage. The group to which the second potential is applied may be composed of three or less adjacent Y-direction wirings.

【0027】また、前記予備駆動電圧を印加する方法
は、所定のタイミングごとに前記X方向配線をグループ
AとグループBの二つのグループに分け、かつ前記Y方
向配線をグループCとグループDの二つのグループに分
け、グループAに印加する電圧をV1、グループBに印
加する電圧をV2、グループCに印加する電圧をV3、
グループDに印加する電圧をV4とするとき、V1とV
3の差が予備駆動電圧に等しく、V2とV3の差、V1
とV4の差、V2とV4の差のそれぞれが予備駆動電圧
以下になるように設定して電圧を印加する操作を、すべ
ての電子放出素子が予備駆動電圧による駆動を経験する
まで繰り返す、電子源の駆動方法であっても良く、更
に、前記V2とV4が等しく、かつ、V1とV3のいず
れか一方の電位の絶対値が電子放出しきい値電圧以下の
電圧であっても、また、前記グループAが隣接する3本
以下のX方向配線からなり、かつ前記グループBが隣接
する3本以下のY方向配線からなっても良い。
The method of applying the pre-driving voltage includes dividing the X-directional wiring into two groups, Group A and Group B, at predetermined timings, and dividing the Y-directional wiring into two groups, Group C and Group D. The voltage applied to group A is V1, the voltage applied to group B is V2, the voltage applied to group C is V3,
When the voltage applied to the group D is V4, V1 and V
3 is equal to the pre-driving voltage, the difference between V2 and V3, V1
An operation in which the difference between V2 and V4 and the difference between V2 and V4 are set to be equal to or lower than the pre-driving voltage and the operation of applying the voltage is repeated until all the electron-emitting devices experience driving by the pre-driving voltage. And the absolute value of one of the potentials V1 and V3 is equal to or less than the electron emission threshold voltage. The group A may include three or less adjacent X-direction wirings, and the group B may include three or less adjacent Y-direction wirings.

【0028】更に、上述の電子源の駆動方法及び製造方
法は、前記電子源の上部に、電子の照射によって励起発
光する蛍光体を有する画像表示装置を駆動または製造す
る際に、使用することができる。
Further, the above-described driving method and manufacturing method of the electron source can be used when driving or manufacturing an image display device having a phosphor, which is excited and emits light by irradiation of electrons, above the electron source. it can.

【0029】[0029]

【発明の実施の形態】以下に、本発明を実施の形態に基
づき更に詳しく説明する。先ず最初に、後述する構成と
製法により作成された表面伝導型電子放出素子を用いた
電子源に対する、本発明の駆動方法について説明する。
図15は、本発明を適用可能な画像表示装置を構成する
電子源を示す概略図である。図中、71は基板、72は
X方向配線、73はY方向配線、74はSCE素子であ
る。図で示されるように、本発明を適用可能な電子源の
構成は、基板上にマトリクス状に配置された多数のSC
E素子を、所謂単純マトリクス結線により、m本のX方
向配線と、n本のY方向配線によって電気的に接続した
構成で作成されている。なお、m、nともに3以上の整
数である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in more detail based on embodiments. First, a driving method of the present invention for an electron source using a surface conduction electron-emitting device manufactured by a configuration and a manufacturing method described later will be described.
FIG. 15 is a schematic diagram showing an electron source constituting an image display device to which the present invention can be applied. In the figure, 71 is a substrate, 72 is an X-direction wiring, 73 is a Y-direction wiring, and 74 is an SCE element. As shown in the figure, the configuration of the electron source to which the present invention can be applied is composed of a large number of SCs arranged in a matrix on a substrate.
The E elements are formed by a so-called simple matrix connection in which m X-directional wirings and n Y-directional wirings are electrically connected. Note that both m and n are integers of 3 or more.

【0030】図8は、図15に示したマトリクス構成の
電子源において、SCE素子74がマトリクス状に電気
的に接続された様子を示している。図8中、71は電子
源基板、72はX方向配線、73はY方向配線、75は
配線抵抗を表す。
FIG. 8 shows a state in which the SCE elements 74 are electrically connected in a matrix in the electron source having the matrix configuration shown in FIG. 8, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, 73 denotes a Y-direction wiring, and 75 denotes a wiring resistance.

【0031】後述するフォーミング工程、活性化工程、
安定化工程を施した後の、このような電子源に対し、電
子源を構成するそれぞれのSCE素子に対して、予備駆
動電圧(以下、Vpre と表す)を印加する。予備駆動電
圧Vpre の上限値は、個々のSCE素子を破壊しない程
度の電圧であり、素子の構成や製法等により変化しうる
値である。また、予備駆動電圧Vpre の下限値は、安定
化工程後に印加される電圧の中で最も高い電圧であり、
従って後に印加される通常の駆動電圧Vdrv よりも大き
な値である。
A forming step, an activation step,
After the stabilization step, a pre-driving voltage (hereinafter, referred to as Vpre) is applied to each of the SCE elements constituting the electron source. The upper limit value of the pre-driving voltage Vpre is a voltage that does not destroy individual SCE elements, and is a value that can vary depending on the element configuration, manufacturing method, and the like. The lower limit value of the pre-driving voltage Vpre is the highest voltage among the voltages applied after the stabilization step,
Therefore, the value is larger than the normal drive voltage Vdrv applied later.

【0032】予備駆動電圧Vpre は、図7を参照しなが
ら説明すると、予備駆動電圧Vpre=Vf2を最後に印加
した時の素子電流をIf2、その後通常駆動電圧Vdrv =
Vf1を印加した時の素子電流をIf1としてIf1≦0.7
If2となる電圧Vf2に設定することが好ましい。これに
より、各素子の特性曲線が安定な時間が長くなり、予備
駆動により低減したばらつきが通常駆動により拡大する
ことを長時間抑えることができる。
The pre-driving voltage Vpre will be described with reference to FIG. 7. If the pre-driving voltage Vpre = Vf2 is applied last, the element current is If2, and then the normal driving voltage Vdrv =
If the element current when Vf1 is applied is If1 and If1 ≦ 0.7
It is preferable to set the voltage Vf2 to be If2. As a result, the time during which the characteristic curve of each element is stable becomes longer, and it is possible to suppress, for a long time, the variation reduced by the preliminary driving from expanding by the normal driving.

【0033】また、上記予備駆動時に、電圧V2と、V2
と微少電圧dV2 異なる電圧V22を連続して印加(例え
ばV2=Vff2、V22=Vf2−dV2)し、それぞれの電
圧を印加した時に流れる電流I2、I22 より、
At the time of the preliminary driving, the voltages V2 and V2
And a very small voltage dV2 different voltages V22 are continuously applied (for example, V2 = Vff2, V22 = Vf2-dV2), and the currents I2 and I22 flowing when the respective voltages are applied are calculated as follows.

【0034】[0034]

【数1】 を求め、Sの値の変化率をみることにより、電子放出素
子のIf −Vf 特性の変化をみることができる。本発明
者らの実験によれば、上記Sの値の変化率が5%以下に
なるまでの時間予備駆動を行えば、その後の駆動におい
て、上記Sの値はほぼ一定となり、予備駆動の効果がみ
られる。よって、上記Sの値の変化率が5%以下になる
までの時間予備駆動を行えばよい。
(Equation 1) Is obtained, and the change rate of the value of S is observed, whereby the change of the If-Vf characteristic of the electron-emitting device can be observed. According to the experiments of the present inventors, if the preliminary driving is performed for a time until the change rate of the value of S becomes 5% or less, the value of S becomes substantially constant in the subsequent driving, and the effect of the preliminary driving is obtained. Is seen. Therefore, the preliminary driving may be performed for a time until the rate of change of the value of S becomes 5% or less.

【0035】なお、この予備駆動は、通常、製造工程の
最終段階、例えば安定化工程の後または安定化工程の一
環として行われるが、在庫後出荷前のリフレッシュ工程
として、または電子放出素子の使用開始後的適宜のリフ
レッシュモードとして行うことも可能である。
The pre-driving is usually performed at the final stage of the manufacturing process, for example, after the stabilization process or as a part of the stabilization process. It is also possible to perform an appropriate refresh mode after the start.

【0036】予備駆動電圧Vpre を各素子に対して印加
する方法としては、例えば、図8に示すように、n本の
Y方向配線を電気的に共通化してグランド電位とし、ま
た、m−1本のX方向配線を電気的に共通化してグラン
ド電位として、残る1本のX方向配線、例えばj番目の
X方向配線にVpre 大きさの電圧を印加する。この操作
をすべてのX方向配線に対して行うことで、それぞれの
素子に対して予備駆動電圧を印加する。
As a method for applying the pre-driving voltage Vpre to each element, for example, as shown in FIG. The voltage of Vpre magnitude is applied to the remaining one X-direction wiring, for example, the j-th X-direction wiring, as the ground potential by electrically sharing the X-direction wirings. By performing this operation for all the X-direction wirings, a preliminary drive voltage is applied to each element.

【0037】また、上記手法では予備駆動電圧を印加し
ないm−1本のX方向配線は、Y方向配線と同じ電位に
設定したが、好ましくは、素子電流If がほとんど流れ
ない電位、例えばY方向配線との電位差が電子放出しき
い値電圧Vth以下であれば、放出電流と同様に素子電流
も極めて小さいため、素子電流が流れることによる電圧
降下の影響が現れてこないので、これ以外の電位に設定
しても構わない。なお、一度に選択するX方向配線の数
も、上述の1本に限定されるものではなく、素子電流と
配線抵抗を加味して自由に設定することが出来る。但
し、配線抵抗の影響が無視できない場合には、隣接した
配線を一つのグループとして選択することが好ましく、
更に好ましくは、隣接した3本以下の配線を選択するこ
とが好ましい。また、選択する配線をX方向配線ではな
くY方向配線として、上記手法と同様な方法にて予備駆
動電圧を印加してもよい。
In the above method, the (m-1) X-direction wirings to which the pre-driving voltage is not applied are set to the same potential as the Y-direction wiring. If the potential difference from the wiring is equal to or less than the electron emission threshold voltage Vth, the device current is extremely small as well as the emission current, and the effect of the voltage drop due to the device current does not appear. You can set it. The number of X-direction wirings selected at one time is not limited to one described above, and can be freely set in consideration of the element current and the wiring resistance. However, if the effect of the wiring resistance cannot be ignored, it is preferable to select adjacent wirings as one group,
More preferably, it is preferable to select three or less adjacent wires. Alternatively, a pre-driving voltage may be applied in the same manner as in the above-described method, with the selected wiring being the Y-directional wiring instead of the X-directional wiring.

【0038】このように、予備駆動電圧を印加した電子
源内の、隣接する任意の9個の素子、例えば図8中記号
で示したD(j-1,k-1) 、D(j-1,k) 、D(j-1,k+1) 、D
(j,k-1) 、D(j,k)、D(j,k+1) 、D(j+1,k-1) 、D(j
+1,k)、D(j+1,k+1) の9素子に着目すると、これら9
個の素子に関しては、予備駆動電圧印加時の配線抵抗に
よる電圧降下の影響は極めて小さく、電圧の差が3%以
内のほぼ均一な予備駆動電圧を印加することができる。
なお、D(j,k)とは、マトリクス内のj行k列目の素子
を表す記号であり、j、k共に整数であり、1<j<
m、1<k<nの範囲の値をとる。
As described above, in the electron source to which the pre-driving voltage is applied, any nine adjacent elements, for example, D (j-1, k-1) and D (j-1) shown by symbols in FIG. , k), D (j-1, k + 1), D
(j, k-1), D (j, k), D (j, k + 1), D (j + 1, k-1), D (j
+ 1, k) and D (j + 1, k + 1).
With respect to the individual elements, the effect of the voltage drop due to the wiring resistance when the pre-driving voltage is applied is extremely small, and a substantially uniform pre-driving voltage with a voltage difference of 3% or less can be applied.
D (j, k) is a symbol representing an element at the j-th row and the k-th column in the matrix, where j and k are both integers, and 1 <j <
m, 1 <k <n.

【0039】図9は、予備駆動を行った後の隣接する素
子に関する電気特性を表す図であり、図9(a)は放出
電流Ie と素子電圧Vf の関係、図9(b)は素子電流
Ifと素子電圧Vf との関係を表す。図9(a)中、電
気特性曲線Aは隣接する9素子内の電気特性のうち、素
子電圧Vf =Vpre の時、最も大きな放出電流が得られ
る素子についての電気特性であり、同様に、電気特性曲
線Bは、最も小さな放出電流が得られる素子についての
電気特性、電気特性曲線Cは、これら9個の素子の電気
特性を平均したものである。
FIGS. 9A and 9B are diagrams showing electrical characteristics of adjacent elements after pre-driving. FIG. 9A shows the relationship between the emission current Ie and the element voltage Vf, and FIG. 9B shows the element current. This shows the relationship between If and the device voltage Vf. In FIG. 9A, an electric characteristic curve A is an electric characteristic of an element from which the largest emission current can be obtained when the element voltage Vf = Vpre among the electric characteristics of the nine adjacent elements. The characteristic curve B is the electric characteristic of the element that can obtain the smallest emission current, and the electric characteristic curve C is the average of the electric characteristics of these nine elements.

【0040】以上のような本発明で特徴的な予備駆動を
行った後の素子を、通常の駆動電圧Vdrv で駆動する
と、特に隣接する素子間において、放出電流のばらつき
が低減することが確認できた。また、放出電流Ie のば
らつきの低減に伴い、素子電流If のばらつきも同様に
低減できることが確認できた。
When the element after the preliminary driving characteristic of the present invention as described above is driven by the ordinary driving voltage Vdrv, it can be confirmed that the variation of the emission current is reduced particularly between adjacent elements. Was. Further, it was confirmed that the variation in the device current If can be reduced similarly with the reduction in the variation in the emission current Ie.

【0041】予備駆動電圧Vpre を各素子に対して印加
する別の方法としては、例えば、図1に示すように、単
純マトリクス状に接続された素子を個別に選択し、選択
した素子のそれぞれについて同一の予備駆動電圧Vpre
を印加する手法がある。例えば、図1で示すように、j
行目のX方向配線に対して−Vx の電圧を印加し、それ
以外のX方向配線に対しては0V(グランド電位)を印
加する。また、k列目のY方向配線に対してVy の電圧
を印加し、それ以外のY方向配線に対しては、0V(グ
ランド電位)を印加する。これを、1≦j≦m、及び1
≦k≦nなる範囲で選ばれるすべての素子について選択
し、予備駆動電圧Vpre を印加する。なお、Vx 、Vy
の値はそれぞれ0以上の値とし、Vx とVy の和が予備
駆動電圧Vpre となるように予め設定しておく。
As another method of applying the pre-driving voltage Vpre to each element, for example, as shown in FIG. 1, elements connected in a simple matrix are individually selected, and each of the selected elements is selected. The same pre-driving voltage Vpre
Is applied. For example, as shown in FIG.
A voltage of -Vx is applied to the X-direction wiring in the row, and 0 V (ground potential) is applied to the other X-direction wirings. Further, a voltage of Vy is applied to the Y-direction wiring in the k-th column, and 0 V (ground potential) is applied to the other Y-direction wirings. This is expressed as 1 ≦ j ≦ m and 1
All the elements selected in the range of ≤k≤n are selected, and the pre-driving voltage Vpre is applied. Vx, Vy
Are each set to a value equal to or greater than 0, and are set in advance so that the sum of Vx and Vy becomes the pre-driving voltage Vpre.

【0042】印加電圧Vx 並びにVy をそれぞれ単独で
素子に印加した時に流れる素子電流If の値が、予備駆
動電圧Vpre を印加した時に流れる素子電流If に比べ
て十分小さくなるような値、例えば図6の電気特性図に
おけるVth近傍の値に設定すると、個別に選択された素
子以外に流れる電流は少なくなり、配線抵抗による電圧
降下の影響を低減できる。更には、配線抵抗と素子電流
の値を考慮して、一度に選択する素子数を適当に選ぶこ
とで電圧降下の影響をコントロールすることができる。
具体的には、選択する素子数を少なくし、例えばX方向
並びにY方向に隣接する各々3本以下の配線に接続する
程度の素子数に選べば、配線抵抗による予備駆動電圧V
pre の電圧降下の影響は小さくなる。
A value such that the value of the device current If flowing when the applied voltages Vx and Vy are independently applied to the device is sufficiently smaller than the device current If flowing when the pre-driving voltage Vpre is applied, for example, FIG. When the value is set to a value near Vth in the electric characteristic diagram of FIG. 5, the current flowing to the elements other than the individually selected elements decreases, and the influence of the voltage drop due to the wiring resistance can be reduced. Further, the influence of the voltage drop can be controlled by appropriately selecting the number of elements to be selected at a time in consideration of the values of the wiring resistance and the element current.
More specifically, if the number of elements to be selected is reduced and, for example, the number of elements connected to three or less wirings adjacent to each other in the X and Y directions is selected, the preliminary driving voltage V
The effect of the voltage drop of pre becomes small.

【0043】以上のような手法にて、予備駆動電圧を印
加すれば、直接隣接する9個の素子間のみならず、更に
隣接する周囲の素子を含めて放出電流のばらつきを低減
できる。また、以上述べた本発明の駆動方法は、各SC
E素子全ての電気特性を測定するような工程と、その測
定結果を記憶するための記憶手段を必要としない。
By applying the pre-driving voltage in the above-described manner, it is possible to reduce the variation of the emission current not only between the immediately adjacent nine elements but also the neighboring elements. Further, the driving method of the present invention described above
There is no need for a step of measuring the electrical characteristics of all the E elements and a storage means for storing the measurement results.

【0044】次に、図2を用いて、本発明を適用可能な
SCE型の電子放出素子について説明する。本発明を適
用し得る表面伝導型電子放出素子の基本的構成には大別
して、平面型及び垂直型の2つがある。
Next, an SCE type electron-emitting device to which the present invention can be applied will be described with reference to FIG. The basic configuration of the surface conduction electron-emitting device to which the present invention can be applied is roughly classified into a planar type and a vertical type.

【0045】先ず、平面型表面伝導型電子放出素子につ
いて説明する。図2は、本発明を適用可能な平面型表面
伝導型電子放出素子の構成を示す模式図であり、図2
(a)は平面図、図2(b)は断面図である。図2にお
いて、1は基板、2と3は素子電極、4は導電性薄膜、
5は電子放出部である。
First, the plane type surface conduction electron-emitting device will be described. FIG. 2 is a schematic view showing a configuration of a flat surface conduction electron-emitting device to which the present invention can be applied.
2A is a plan view, and FIG. 2B is a cross-sectional view. In FIG. 2, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film,
Reference numeral 5 denotes an electron emitting portion.

【0046】基板1としては、石英ガラス、Na等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等により形成したSiO2 を積層したガラ
ス基板及びアルミナ等のセラミックス及びSi基板等を
用いることができる。
Examples of the substrate 1 include quartz glass, glass with a reduced content of impurities such as Na, blue plate glass, a glass substrate in which blue plate glass is laminated with SiO 2 formed by sputtering or the like, ceramics such as alumina, and a Si substrate. Can be used.

【0047】対向する素子電極2、3の材料としては、
一般的な導体材料を用いることができる。これは例えば
Ni、Cr、Au、Mo、W、Pt、Ti、Al、C
u、Pd等の金属または合金及びPd、Ag、Au、R
uO2 、Pd−Ag等の金属または金属酸化物とガラス
等から構成される印刷導体、In23 −SnO2 等の
透明導電体及びポリシリコン等の半導体導体材料等から
適宜選択することができる。
The materials of the opposing device electrodes 2 and 3 are as follows.
General conductor materials can be used. This includes, for example, Ni, Cr, Au, Mo, W, Pt, Ti, Al, C
metals or alloys such as u, Pd and Pd, Ag, Au, R
It can be appropriately selected from a printed conductor composed of a metal or metal oxide such as uO 2 or Pd-Ag and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon. it can.

【0048】素子電極間隔L、素子電極長さW、導電性
薄膜4の形状等は、応用される形態等を考慮して設計さ
れる。素子電極間隔Lは、好ましくは数百nmから数百
μmの範囲とすることができ、より好ましくは、数μm
から数十μmの範囲とすることができる。素子電極長さ
Wは、電極の抵抗値、電子放出特性を考慮して、数μm
から数百μmの範囲とすることができる。素子電極2、
3の膜厚dは、数十nmから数μmの範囲とすることが
できる。なお、図2に示した構成だけでなく、基板1上
に、導電性薄膜4、対向する素子電極2、3の順に積層
した構成とすることもできる。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L can be preferably in the range of several hundred nm to several hundred μm, more preferably several μm
To several tens of μm. The length W of the device electrode is several μm in consideration of the resistance value of the electrode and the electron emission characteristics.
To several hundred μm. Device electrode 2,
The film thickness d of No. 3 can be in the range of several tens nm to several μm. Note that, in addition to the configuration shown in FIG. 2, a configuration in which a conductive thin film 4 and opposing element electrodes 2 and 3 are stacked on the substrate 1 in this order can be adopted.

【0049】導電性薄膜4には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極2、3へのステップカ
バレージ、素子電極2、3間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は、
数百pmから数百nmの範囲とするのが好ましく、より
好ましくは1nmより50nmの範囲とするのが良い。
その抵抗値は、Rsが102 から107 Ω/□の値であ
る。なおRsは、厚さがt、幅がwで長さがlの薄膜の
抵抗Rを、R=Rs(l/w)とおいたときに現れる量
である。本明細書において、フォーミング処理について
は、通電処理を例に挙げて説明するが、フォーミング処
理はこれに限られるものではなく、膜に亀裂を生じさせ
て高抵抗状態を形成する処理を包含するものである。
As the conductive thin film 4, a fine particle film composed of fine particles is preferably used in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, a forming condition described later, and the like.
It is preferably in the range of several hundreds of pm to several hundreds of nm, more preferably in the range of 1 to 50 nm.
The resistance value is such that Rs is 10 2 to 10 7 Ω / □. Note that Rs is an amount that appears when the resistance R of a thin film having a thickness t, a width w, and a length 1 is R = Rs (l / w). In this specification, the forming process will be described by taking an energizing process as an example, but the forming process is not limited to this, and includes a process of forming a high resistance state by causing a crack in a film. It is.

【0050】導電性薄膜4を構成する材料は、Pd、P
t、Ru、Ag、Au、Ti、In、Cu、Cr、F
e、Zn、Sn、Ta、W、Pd等の金属、PdO、S
nO2、In23 、PbO、Sb23 等の酸化物、
HfB2 、ZrB2 、LaB6、CeB6 、YB4 、G
dB4 等の硼化物、TiC、ZrC、HfC、Ta、
C、SiC、WC等の炭化物、TiN、ZrN、HfN
等の窒化物、Si、Ge等の半導体、カーボン等の中か
ら適宜選択される。
The material constituting the conductive thin film 4 is Pd, P
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
e, metal such as Zn, Sn, Ta, W, Pd, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 ,
HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
dB boride such as 4, TiC, ZrC, HfC, Ta,
Carbides such as C, SiC, WC, TiN, ZrN, HfN
Or the like, a semiconductor such as Si or Ge, carbon, or the like.

【0051】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、0.1nmの数倍から数百nmの
範囲、好ましくは、1nmから20nmの範囲である。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure in a state in which the fine particles are individually dispersed and arranged or in a state in which the fine particles are adjacent to each other or overlap each other (some fine particles are formed). To form an island-like structure as a whole). The particle size of the fine particles is in the range of several times to several hundred nm of 0.1 nm, preferably in the range of 1 nm to 20 nm.

【0052】電子放出部5は、導電性薄膜4の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜4の
膜厚、膜質、材料及び後述する通電フォーミング等の手
法等に依存したものとなる。電子放出部5の内部には、
0.1nmの数倍から数十nmの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性薄膜4を構成する材料の元素の一部、あるいは全ての
元素を含有するものとなる。電子放出部5及びその近傍
の導電性薄膜4には、炭素及び炭素化合物を有すること
もできる。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive thin film 4 and depends on the thickness, film quality, material and the method of energization forming and the like of the conductive thin film 4 to be described later. It will be. Inside the electron emission unit 5,
In some cases, conductive fine particles having a particle size ranging from several times 0.1 nm to several tens nm are present. The conductive fine particles contain some or all of the elements of the material constituting the conductive thin film 4. The electron emitting portion 5 and the conductive thin film 4 in the vicinity thereof can also contain carbon and a carbon compound.

【0053】次に、垂直型表面伝導型電子放出素子につ
いて説明する。図2(c)は、本発明の表面伝導型電子
放出素子を適用できる垂直型表面伝導型電子放出素子の
一例を示す模式図である。図2(c)においては、図2
(a)ならび(b)に示した部位と同じ部位には図2
(a)ならび(b)に付した符号と同一の符号を付して
いる。21は段差形成部である。基板1、素子電極2及
び3、導電性薄膜4、電子放出部5は、前述した平面型
表面伝導型電子放出素子の場合と同様の材料で構成する
ことができる。段差形成部21は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2等の絶縁性材料
で構成することができる。段差形成部21の膜厚は、先
に述べた平面型表面伝導型電子放出素子の素子電極間隔
Lに対応し、数百nmから数十μmの範囲とすることが
できる。この膜厚は、段差形成部の製法、及び素子電極
間に印加する電圧を考慮して設定されるが、数十nmか
ら数μmの範囲が好ましい。
Next, a vertical surface conduction electron-emitting device will be described. FIG. 2C is a schematic view showing an example of a vertical surface conduction electron-emitting device to which the surface conduction electron-emitting device of the present invention can be applied. In FIG. 2C, FIG.
FIG. 2 shows the same parts as those shown in FIGS.
The same reference numerals as in (a) and (b) are used. 21 is a step forming part. The substrate 1, the device electrodes 2 and 3, the conductive thin film 4, and the electron-emitting portion 5 can be made of the same material as in the case of the above-described flat surface conduction electron-emitting device. The step forming portion 21 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The film thickness of the step forming portion 21 corresponds to the device electrode interval L of the flat surface conduction electron-emitting device described above, and can be in the range of several hundred nm to several tens μm. This film thickness is set in consideration of the manufacturing method of the step forming portion and the voltage applied between the device electrodes, and is preferably in the range of several tens nm to several μm.

【0054】導電性薄膜4は、素子電極2及び3と段差
形成部21作成後に、該素子電極2、3の上に積層され
る。電子放出部5は、図2(c)においては、段差形成
部21に形成されているが、作成条件、フォーミング条
件等に依存し、形状、位置ともこれに限られるものでな
い。
The conductive thin film 4 is laminated on the device electrodes 2 and 3 after the device electrodes 2 and 3 and the step forming portion 21 are formed. Although the electron emitting portion 5 is formed in the step forming portion 21 in FIG. 2C, the shape and the position are not limited to this depending on the forming conditions, forming conditions and the like.

【0055】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図3に模式的
に示す。以下、図2及び図3を参照しながら製造方法の
一例について説明する。図3においても、図2に示した
部位と同じ部位には図2に付した符号と同一の符号を付
している。 1)基板1を洗剤、純水及び有機溶剤等を用いて十分に
洗浄し、真空蒸着法、スパッタ法等により素子電極材料
を堆積後、例えばフォトリソグラフィー技術を用いて基
板1上に素子電極2、3を形成する(図3(a))。 2)素子電極2、3を設けた基板1に、有機金属溶液を
塗布して、有機金属薄膜を形成する。有機金属溶液に
は、前述の導電性膜4の材料の金属を主元素とする有機
金属化合物の溶液を用いることができる。有機金属薄膜
を加熱焼成処理し、例えば導電性薄膜形状に対応したマ
スクを用いてリフトオフを行う方法や、エッチング等に
よりパターニングし、導電性薄膜4を形成する(図3
(c))。ここでは、有機金属溶液の塗布法を挙げて説
明したが、導電性薄膜4の形成法はこれに限られるもの
でなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等を用いる
こともでき、インクジェット法等により直接パターニン
グを行うことも出来る。 3)続いて、フォーミング工程を施す。このフォーミン
グ工程の方法の一例として、図5を用いて真空容器内で
の通電処理による方法を説明する。図5において、55
は真空容器であり、ゲートバルブ57を通じてターボ分
子ポンプやスパッターイオンポンプ、クライオポンプな
どからなる真空ポンプ56により排気される。なお、必
要に応じてスクロールポンプやロータリーポンプ、ソー
プションポンプ等からなる補助ポンプが設けられる場合
もある。58は以降で説明する活性化工程で用いる活性
化ガスを収容する容器であり、バリアブルリークバルブ
やニードルバルブ等からなる調節バルブ59を通じて真
空容器55に接続している。素子電極2、3には電圧印
加手段を接続する。例えば、図5に示すように、素子電
極2をグランド電位に接続し、素子電極3を電流導入端
子を通じて電源51に接続する。なお、素子電極2、3
間を流れる電流値をモニターするために、電流計50を
設ける。54はこの後の工程で用いられるアノード電極
であり、電流計52を通じて高圧電源53に接続してい
る。
There are various methods for manufacturing the above-mentioned surface conduction electron-emitting device, one example of which is schematically shown in FIG. Hereinafter, an example of the manufacturing method will be described with reference to FIGS. 3, the same parts as those shown in FIG. 2 are denoted by the same reference numerals as those shown in FIG. 1) The substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent, or the like, and a device electrode material is deposited by a vacuum evaporation method, a sputtering method, or the like. , 3 (FIG. 3A). 2) An organic metal solution is applied to the substrate 1 provided with the device electrodes 2 and 3 to form an organic metal thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used. The conductive thin film 4 is formed by heating and baking the organic metal thin film and patterning it by, for example, a lift-off method using a mask corresponding to the shape of the conductive thin film or by etching or the like (FIG. 3).
(C)). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive thin film 4 is not limited to this, and a vacuum evaporation method, a sputtering method, a chemical vapor deposition method,
A dispersion coating method, a dipping method, a spinner method, or the like can be used, and direct patterning can be performed by an inkjet method or the like. 3) Subsequently, a forming step is performed. As an example of the method of the forming step, a method by an energization process in a vacuum vessel will be described with reference to FIG. In FIG. 5, 55
Is a vacuum vessel, which is evacuated through a gate valve 57 by a vacuum pump 56 such as a turbo molecular pump, a sputter ion pump, a cryopump, or the like. Note that an auxiliary pump including a scroll pump, a rotary pump, a sorption pump, and the like may be provided as necessary. Reference numeral 58 denotes a container for storing an activation gas used in the activation step described below, and is connected to the vacuum container 55 through an adjustment valve 59 such as a variable leak valve or a needle valve. Voltage applying means is connected to the device electrodes 2 and 3. For example, as shown in FIG. 5, the device electrode 2 is connected to a ground potential, and the device electrode 3 is connected to a power supply 51 through a current introduction terminal. The device electrodes 2, 3
An ammeter 50 is provided to monitor the value of the current flowing between them. Reference numeral 54 denotes an anode electrode used in the subsequent steps, which is connected to the high-voltage power supply 53 through the ammeter 52.

【0056】真空容器内を排気した後、素子電極2、3
間に、電源51を用いて通電を行うと、導電性薄膜4の
部位に、構造の変化した電子放出部5が形成される(図
3(c))。通電フォーミングによれば導電性薄膜4に
局所的に破壊、変形もしくは変質等の構造の変化した部
位が形成される。該部位が電子放出部5を構成する。通
電フォーミングの電圧波形の例を図4に示す。電圧波形
は、パルス波形が、好ましい。これにはパルス波高値を
定電圧としたパルスを連続的に印加する図4(a)に示
した手法とパルス波高値を増加させながら、電圧パルス
を印加する図4(b)に示した手法がある。
After evacuating the inside of the vacuum vessel, the device electrodes 2, 3
In the meantime, when power is supplied using the power supply 51, the electron-emitting portion 5 having a changed structure is formed at the portion of the conductive thin film 4 (FIG. 3C). According to the energization forming, a portion where the structure such as destruction, deformation or alteration is locally formed in the conductive thin film 4 is formed. This portion constitutes the electron emission section 5. FIG. 4 shows an example of the voltage waveform of the energization forming. The voltage waveform is preferably a pulse waveform. The method shown in FIG. 4A in which a pulse having a pulse peak value of a constant voltage is continuously applied and the method shown in FIG. 4B in which a voltage pulse is applied while increasing the pulse peak value are used. There is.

【0057】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔である。通常T1 は1μsec
〜10msec 、T2 は、10μsec 〜10msec の範囲
で設定される。パルスの波高値は、表面伝導型電子放出
素形態に応じて適宜選択される。このような条件のも
と、例えば、数秒から数十分間電圧を印加する。パルス
波形は矩形波に限定されるものではなく、三角波など所
望の波形を採用することができる。図4(b)における
T1 及びT2 は、図4(a)に示したのと同様とするこ
とができる。パルスの波高値は、例えば0.1Vステッ
プ程度ずつ、増加させることができる。通電フォーミン
グ処理の終了は、例えば導電性薄膜2が局所的に破壊、
変形することによって生じる抵抗値の変化を読み取るこ
とで判断することが出来、一例として、パルス間隔T2
中に、導電性薄膜2を局所的に破壊、変形しない程度の
電圧を印加し、電流を測定して検知することができる。
例えば0.1V程度の電圧印加により流れる素子電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
T1 and T2 in FIG. 4A are the pulse width and pulse interval of the voltage waveform. Normally T1 is 1 μsec
-10 msec and T2 are set in the range of 10 msec-10 msec. The peak value of the pulse is appropriately selected according to the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a rectangular wave, and a desired waveform such as a triangular wave can be adopted. T1 and T2 in FIG. 4B can be the same as those shown in FIG. 4A. The peak value of the pulse can be increased by, for example, about 0.1 V steps. The end of the energization forming process is, for example, when the conductive thin film 2 is locally broken,
The determination can be made by reading the change in the resistance value caused by the deformation. As an example, the pulse interval T2
During this time, a voltage that does not locally destroy or deform the conductive thin film 2 is applied, and the current can be measured and detected.
For example, an element current flowing by applying a voltage of about 0.1 V is measured, and a resistance value is obtained. When the resistance value indicates 1 MΩ or more, the energization forming is terminated.

【0058】4)フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If、放出電流Ieが、
著しく変化する工程である。活性化工程は、例えば、有
機物質のガスを含有する雰囲気下で、通電フォーミング
と同様に、パルスの印加を繰り返すことで行うことがで
きる。この雰囲気は、例えば油拡散ポンプやロータリー
ポンプなどを用いて真空容器内を排気した場合に雰囲気
内に残留する有機ガスを利用して形成することができる
他、イオンポンプなどにより一旦十分に排気した真空中
に適当な有機物質のガスを導入することによっても得ら
れる。このときの好ましい有機物質のガス圧は、前述の
応用の形態、真空容器の形状や、有機物質の種類などに
より異なるため場合に応じ適宜設定される。適当な有機
物質としては、アルカン、アルケン、アルキンの脂肪族
炭化水素類、芳香族炭化水素類、アルコール類、アルデ
ヒド類、ケトン類、アミン類、フェノール、カルボン、
スルホン酸等の有機酸類等を挙げることが出来、具体的
には、メタン、エタン、プロパン等の飽和炭化水素、エ
チレン、プロピレン等の不飽和炭化水素、ブタジエン、
n−ヘキサン、l−ヘキセン、ベンゼン、トルエン、O
−キシレン、ベンゾニトリル、トルニトリル、クロロエ
チレン、トリクロロエチレン、メタノール、エタノー
ル、イソプロパノール、ホルムアルデヒド、アセトアル
デヒド、アセトン、メチルエチルケトン、ジエチルケト
ン、メチルアミン、エチルアミン、酢酸、プロピオン酸
等あるいはこれらの混合物が使用できる。この処理によ
り、雰囲気中に存在する有機物質から、炭素あるいは炭
素化合物が素子上に堆積し、素子電流If、放出電流I
eが、著しく変化するようになる。活性化工程の終了判
定は、素子電流Ifや放出電流Ieを測定しながら、適
宜行う。なおパルス幅、パルス間隔、パルス波高値など
は適宜設定される。
4) It is preferable to perform a process called an activation step on the device after the forming. The activation step means that the element current If and the emission current Ie are
This is a process that changes significantly. The activation step can be performed, for example, by repeatedly applying a pulse in an atmosphere containing a gas of an organic substance, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case. Suitable organic substances include alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carvone,
Examples thereof include organic acids such as sulfonic acid, and the like. Specifically, methane, ethane, saturated hydrocarbons such as propane, ethylene, unsaturated hydrocarbons such as propylene, butadiene,
n-hexane, 1-hexene, benzene, toluene, O
-Xylene, benzonitrile, tolunitrile, chloroethylene, trichloroethylene, methanol, ethanol, isopropanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, diethyl ketone, methylamine, ethylamine, acetic acid, propionic acid and the like, or a mixture thereof can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current I
e changes significantly. The end of the activation step is determined as appropriate while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.

【0059】5)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質排気する工程である。真空容
器を排気する真空排気装置は、装置から発生するオイル
等の有機物質が素子の特性に影響を与えないように、オ
イルを使用しないものを用いるのが好ましい。具体的に
は、磁気浮上型ターボ分子ポンプ、クライオポンプ、ソ
ープションポンプ、イオンポンプ等の真空排気装置を挙
げることが出来る。前記活性化の工程で、排気装置とし
て油拡散ポンプやロータリーポンプを用い、これから発
生するオイル成分に由来する有機ガスを用いた場合は、
この成分の分圧を極力低く抑える必要がある。真空容器
内の有機成分の分圧は、上記の炭素及び炭素化合物がほ
ぼ新たに堆積しない分圧で1×10-6Pa以下が好まし
く、さらには1×10-8Pa以下が特に好ましい。さら
に真空容器内を排気するときには、真空容器全体を加熱
して、真空容器内壁や、電子放出素子に吸着した有機物
質分子を排気しやすくするのが好ましい。このときの加
熱条件は、80〜250℃好ましくは150℃以上で、
できるだけ長時間処理するのが望ましいが、特にこの条
件に限るものではなく、真空容器の大きさや形状、電子
放出素子の構成などの諸条件により適宜選ばれる条件に
より行う。真空容器内の圧力は極力低くすることが必要
で、1×10-5Pa以下が好ましく、さらに1×10-6
Pa以下が特に好ましい。安定化工程を行った後の、駆
動時の雰囲気は、上記安定化処理終了時の雰囲気を維持
するのが好ましいが、これに限るものではなく、有機物
質が十分除去されていれば、真空容器の圧力は多少上昇
してもある程度安定な特性を維持することが出来る。こ
のような真空雰囲気を採用することにより、新たな炭素
あるいは炭素化合物の堆積を抑制でき、また真空容器や
基板などに吸着したH2 Oや、O2 なども除去でき、結
果として素子電流If、放出電流Ieが安定する。
5) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum vessel. It is preferable to use a vacuum-evacuation device that does not use oil so that an organic substance such as oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum evacuation device such as a magnetic levitation type turbo molecular pump, a cryopump, a sorption pump, an ion pump and the like can be mentioned. In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device, and an organic gas derived from an oil component generated from this is used,
It is necessary to keep the partial pressure of this component as low as possible. The partial pressure of the organic component in the vacuum vessel is preferably 1 × 10 −6 Pa or less, more preferably 1 × 10 −8 Pa or less, at a partial pressure at which the above-mentioned carbon and carbon compounds are not substantially newly deposited. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating conditions at this time are 80 to 250 ° C, preferably 150 ° C or more,
It is desirable to perform the treatment as long as possible, but the treatment is not particularly limited to this condition, and the treatment is performed under conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. The pressure in the vacuum vessel needs to be as low as possible, preferably 1 × 10 −5 Pa or less, more preferably 1 × 10 −6 Pa.
Pa or less is particularly preferred. After performing the stabilization step, the atmosphere at the time of driving is preferably the same as the atmosphere at the end of the stabilization treatment, but is not limited thereto. Even if the pressure is slightly increased, stable characteristics can be maintained to some extent. By employing such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and H 2 O or O 2 adsorbed on a vacuum vessel or a substrate can be removed. As a result, the device current If, The emission current Ie is stabilized.

【0060】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について図6を参照しな
がら説明する。図6は、図5に示した真空処理装置を用
いて測定された放出電流Ie、素子電流Ifと素子電圧
Vfの関係を模式的に示した図である。なお、測定時に
は、電子放出素子の上方に配置したアノード電圧54に
高圧電源53を用いて高電圧を印加した。一例として、
アノード電極の電圧を1kV〜10kVの範囲とし、ア
ノード電極と電子放出素子との距離Hを2mm〜8mm
の範囲として測定を行うことができる。図6において
は、放出電流Ieが素子電流Ifに比べて著しく小さい
ので、任意単位で示している。なお。縦・横軸ともリニ
アスケールである。
The basic characteristics of the electron-emitting device to which the present invention can be applied obtained through the above-described steps will be described with reference to FIG. FIG. 6 is a diagram schematically showing the relationship between the emission current Ie, the device current If, and the device voltage Vf measured using the vacuum processing apparatus shown in FIG. At the time of the measurement, a high voltage was applied to the anode voltage 54 disposed above the electron-emitting device using the high-voltage power supply 53. As an example,
The voltage of the anode electrode is in the range of 1 kV to 10 kV, and the distance H between the anode electrode and the electron-emitting device is 2 mm to 8 mm.
Can be measured as the range of In FIG. 6, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. In addition. Both the vertical and horizontal axes are linear scales.

【0061】図6からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ieに関し
て対する三つの特徴的性質を有する。即ち、 (i)本素子はある電圧(しきい値電圧と呼ぶ、図6中
のVth)以上の素子電圧を印加すると急激に放出電流
Ieが増加し、一方しきい値電圧Vth以下では放出電
流Ieがほとんど検出されない。つまり、放出電流Ie
に対する明確なしきい値電圧Vthを持った非線形素子
である。 (ii)放出電流Ieが素子電圧Vfに単調増加依存する
ため、放出電流Ieは素子電圧Vfで制御できる。 (iii)アノード電極54に捕捉される放出電荷は、素子
電圧Vfを印加する時間に依存する。つまり、アノード
電極54に捕捉される電荷量は、素子電圧Vfを印加す
る時間により制御できる。
As is apparent from FIG. 6, the surface conduction electron-emitting device to which the present invention can be applied has three characteristic properties with respect to the emission current Ie. That is, (i) the emission current Ie of the present element rapidly increases when an element voltage higher than a certain voltage (referred to as a threshold voltage, Vth in FIG. 6) is applied, whereas the emission current Ie is reduced below the threshold voltage Vth. Ie is hardly detected. That is, the emission current Ie
Is a non-linear element having a clear threshold voltage Vth. (Ii) Since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf. (Iii) The emission charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0062】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像表示装置等、多方面への応用が可能とな
る。
As understood from the above description, the surface conduction electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image display device having a plurality of electron-emitting devices.

【0063】電子放出素子の配列の例としては、上記表
面伝導型電子放出素子を、X方向及びY方向に行列状に
複数個配し、同じ行に配された複数の電子放出素子の電
極の一方を、X方向の配線に共通に接続し、同じ列に配
された複数の電子放出素子の電極の他方を、Y方向の配
線に共通に接続するものが挙げられる。このようなもの
は所謂単純マトリクス配置である。以下に、本発明を適
用可能な単純マトリクス配置の電子源について詳述す
る。
As an example of the arrangement of the electron-emitting devices, a plurality of the above-mentioned surface conduction electron-emitting devices are arranged in a matrix in the X and Y directions, and the electrodes of the plurality of electron-emitting devices arranged in the same row are arranged. One is commonly connected to the wiring in the X direction, and the other of the electrodes of the plurality of electron-emitting devices arranged in the same column is commonly connected to the wiring in the Y direction. This is a so-called simple matrix arrangement. Hereinafter, an electron source having a simple matrix arrangement to which the present invention can be applied will be described in detail.

【0064】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり(i)ないし(iii)の特
性がある。即ち、表面伝導型電子放出素子からの放出電
子は、しきい値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値と幅で制御できる。一方、
しきい値電圧以下では、殆ど放出されない。この特性に
よれば、多数の電子放出素子を配置した場合において
も、個々の素子に、パルス状電圧を適宜印加すれば、入
力信号に応じて、表面伝導型電子放出素子を選択して電
子放出量を制御できる。
The surface conduction electron-emitting device to which the present invention can be applied has the characteristics (i) to (iii) as described above. That is, when the electrons emitted from the surface conduction electron-emitting device are equal to or higher than the threshold voltage, they can be controlled by the peak value and the width of the pulse-like voltage applied between the opposing device electrodes. on the other hand,
Below the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, a surface-conduction electron-emitting device is selected according to an input signal to emit electrons. You can control the amount.

【0065】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図8を用いて説明する。図8において、71は電子
源基板、72はX方向配線、73はY方向配線である。
74は表面伝導型電子放出素子、75は配線抵抗を示
す。なお、表面伝導型電子放出素74は、前述した平面
型あるいは垂直型のどちらであってもよい。
Hereinafter, based on this principle, an electron source substrate obtained by disposing a plurality of electron-emitting devices to which the present invention can be applied will be described with reference to FIG. 8, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring.
74 denotes a surface conduction electron-emitting device, and 75 denotes a wiring resistance. The surface conduction electron-emitting element 74 may be either the above-mentioned plane type or vertical type.

【0066】m本のX方向配線72は、Dx1〜Dxm
からなり、真空蒸着法、印刷法、スパッタ法等を用いて
形成された導電性金属等で構成することができる。配線
の材料、膜厚、巾は、適宜設計される。Y方向配線73
は、Dy1〜Dynのn本の配線よりなり、X方向配線
72と同様に形成される。これらm本のX方向配線72
とn本のY方向配線73との間には、不図示の層間絶縁
層が設けられており、両者を電気的に分離している
(m、nは、共に正の整数)。
The m X-direction wirings 72 are Dx1 to Dxm
And a conductive metal formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness, and width of the wiring are appropriately designed. Y direction wiring 73
Consists of n wirings Dy1 to Dyn, and is formed in the same manner as the X-directional wiring 72. These m X-direction wirings 72
An interlayer insulating layer (not shown) is provided between the n-direction wirings 73 and the n-direction wirings 73 to electrically separate them from each other (m and n are both positive integers).

【0067】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0068】表面伝導型放出素子74を構成する一対の
電極(不図示)は、m本のX方向配線72とn本のY方
向配線73と導電性金属等からなる結線(不図示)によ
って電気的に接続されている。配線72と配線73を構
成する材料、結線を構成する材料及び一対の素子電極を
構成する材料は、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なってもよい。これら材
料は、例えば前述の素子電極の材料より適宜選択され
る。素子電極を構成する材料と配線材料が同一である場
合には、素子電極に接続した配線は素子電極ということ
もできる。
A pair of electrodes (not shown) constituting the surface conduction electron-emitting device 74 are electrically connected by a connection (not shown) composed of m X-direction wires 72 and n Y-direction wires 73 and a conductive metal or the like. Connected. Some or all of the constituent elements of the material forming the wiring 72 and the wiring 73, the material forming the connection, and the material forming the pair of element electrodes may be the same or different. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0069】X方向配線72には、X方向に配列した表
面伝導型放出素子74の行を選択するための走査信号を
印加する不図示の走査信号印加手段が接続される。一
方、Y方向配線73には、Y方向に配列した表面伝導型
放出素子74の各列を入力信号に応じて変調するための
不図示の変調信号発生手段が接続される。各電子放出素
子に印加される駆動電圧は、当該素子に印加される走査
信号と変調信号の差電圧として供給される。上記構成に
おいては、単純なマトリクス配線を用いて、個別の素子
を選択し、独立に駆動可能とすることができる。
The X direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction. On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device. In the above configuration, individual elements can be selected and driven independently using a simple matrix wiring.

【0070】このような単純マトリクス配置の電子源を
用いて構成した画像表示装置について、図10と図11
及び図12を用いて説明する。図10は、画像表示装置
の表示パネルの一例を示す模式図であり、図11は、図
10の画像表示装置に使用される蛍光膜の模式図であ
る。図12は、NTSC方式のテレビ信号に応じて表示
を行なうための駆動回路の一例を示すブロック図であ
る。
FIGS. 10 and 11 show an image display device constructed using such an electron source having a simple matrix arrangement.
This will be described with reference to FIG. FIG. 10 is a schematic diagram showing an example of a display panel of the image display device, and FIG. 11 is a schematic diagram of a fluorescent film used in the image display device of FIG. FIG. 12 is a block diagram showing an example of a driving circuit for performing display according to an NTSC television signal.

【0071】図10において、71は電子放出素子を複
数配した電子源基板、81は電子源基板71を固定した
リアプレート、86はガラス基板83の内面に蛍光膜8
4とメタルバック85等が形成されたフェースプレート
である。82は支持枠であり、該支持枠82にはリアプ
レート81、フェースプレート86が低融点のフリット
ガラスなどを用いて接合される。74は表面伝導型電子
放出素子、72並びに73は、それぞれ表面伝導型電子
放出素子の一対の素子電極と接続されたX方向配線及び
Y方向配線である。
In FIG. 10, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 8 on the inner surface of a glass substrate 83;
4 is a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are joined to the support frame 82 using low-melting frit glass or the like. 74 is a surface conduction electron-emitting device, and 72 and 73 are X-direction wiring and Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively.

【0072】外囲器87は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
7を構成しても良い。一方、フェースプレート86、リ
アプレート81間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器87を構成することもできる。また、外囲
器87内には、内部を真空に維持するためのゲッター8
8が収納されており、必要に応じて、ゲッターの電子放
出素子への飛散を防止するための構造体89を配置する
場合がある。
The envelope 87 includes the face plate 86, the support frame 82, and the rear plate 81, as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
7 may be configured. On the other hand, by providing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 87 having sufficient strength against atmospheric pressure can be formed. Also, a getter 8 for maintaining the inside of the envelope 87 in a vacuum is provided.
8 are accommodated, and a structure 89 for preventing the getter from scattering into the electron-emitting device may be arranged as necessary.

【0073】図11は、蛍光膜を示す模式図である。図
10の蛍光膜84は、モノクロームの場合は蛍光体のみ
から構成することができる。カラーの蛍光膜の場合は、
図11に示すように、蛍光体の配列によりブラックスト
ライプあるいはブラックマトリクスなどと呼ばれる黒色
導電材91と蛍光体92(92R、92G、92B)と
から構成することができる。ブラックストライプ、ブラ
ックマトリクスを設ける目的は、カラー表示の場合、必
要となる三原色蛍光体の各蛍光体92間の塗り分け部を
黒くすることで混色等を目立たなくすることと、蛍光膜
84における外光反射によるコントラストの低下を抑制
することにある。ブラックストライプの材料としては、
通常用いられている黒鉛を主成分とする材料の他、導電
性があり、光の透過及び反射が少ない材料を用いること
ができる。
FIG. 11 is a schematic diagram showing a fluorescent film. The fluorescent film 84 in FIG. 10 can be composed of only a phosphor in the case of monochrome. In the case of color fluorescent film,
As shown in FIG. 11, a black conductive material 91 called a black stripe or a black matrix or the like and a phosphor 92 (92R, 92G, 92B) can be formed depending on the arrangement of the phosphor. The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 92 of the necessary three primary color phosphors black in the case of color display so that color mixing and the like become inconspicuous. An object of the present invention is to suppress a decrease in contrast due to light reflection. As a material of black stripe,
In addition to a commonly used material containing graphite as a main component, a material having conductivity and low light transmission and reflection can be used.

【0074】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる)を行い、そ
の後Alを真空蒸着等を用いて堆積させることで作製で
きる。フェースプレート86には、更に蛍光膜84の導
電性を高めるため、蛍光膜84の外面側に透明電極(不
図示)を設けてもよい。
As a method of applying the phosphor on the glass substrate 83, a precipitation method, a printing method, or the like can be adopted regardless of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improve the brightness by specular reflection on the 6 side, act as an electrode for applying electron beam acceleration voltage, protect the phosphor from damage due to collision of negative ions generated in the envelope, etc. It is. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like. The face plate 86 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 84 in order to further increase the conductivity of the fluorescent film 84.

【0075】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device.
Sufficient alignment is essential.

【0076】図10に示した画像表示装置の製造方法の
一例を以下に説明する。図13はこの工程に用いる装置
の概要を示す模式図である。製造工程下の画像表示装置
131は、排気管132を介して真空チャンバー133
に連結され、さらにゲートバルブ134を介して排気装
置135に接続されている。真空チャンバー133に
は、内部の圧力及び雰囲気中の各成分の分圧を測定する
ために、圧力計136、四重極質量分析器137等が取
り付けられている。画像表示装置131の外囲器87内
部の圧力などを直接測定することは困難であるため、該
真空チャンバー133内の圧力などを測定し、処理条件
を制御する。
An example of a method for manufacturing the image display device shown in FIG. 10 will be described below. FIG. 13 is a schematic diagram showing an outline of an apparatus used in this step. The image display device 131 under the manufacturing process is connected to the vacuum chamber 133 through the exhaust pipe 132.
, And further connected to an exhaust device 135 via a gate valve 134. The vacuum chamber 133 is provided with a pressure gauge 136, a quadrupole mass analyzer 137, and the like for measuring the internal pressure and the partial pressure of each component in the atmosphere. Since it is difficult to directly measure the pressure inside the envelope 87 of the image display device 131, the pressure inside the vacuum chamber 133 is measured to control the processing conditions.

【0077】真空チャンバー133には、さらに必要な
ガスを真空チャンバー内に導入して雰囲気を制御するた
め、ガス導入ライン138が接続されている。該ガス導
入ライン138の他端には導入物質源140が接続され
ており、導入物質がアンプル140aやボンベ140b
などに入れて貯蔵されている。ガス導入ライン138の
途中には、導入物質を導入するレートを制御するための
導入制御手段139が設けられている。該導入量制御手
段としては具体的には、スローリークバルブなど、逃す
流量を制御可能なバルブや、マスフローコントローラー
などが、導入物質の種類に応じて、それぞれ使用が可能
である。
A gas introduction line 138 is connected to the vacuum chamber 133 to control the atmosphere by introducing a necessary gas into the vacuum chamber. An introduction substance source 140 is connected to the other end of the gas introduction line 138, and the introduction substance is supplied to an ampoule 140a or a cylinder 140b.
It is stored in such as. In the middle of the gas introduction line 138, there is provided an introduction control means 139 for controlling the rate at which the introduced substance is introduced. As the introduction amount control means, specifically, a valve capable of controlling a flow rate to be released, such as a slow leak valve, or a mass flow controller, can be used according to the type of the substance to be introduced.

【0078】図13の装置により外囲器87の内部を排
気し、フォーミングを行う。この際、例えば図14に示
すように、Y方向配線73を電気的に共通化して或る一
定の電位、例えばグランド電位とし、この電位を基準と
してX方向配線72に電圧を印加してフォーミングを行
うことができる。パルスの形状や、処理の終了の判定な
どの条件は、個別素子のフォーミングについての既述の
方法に準じて選択すればよい。また、複数のX方向配線
に、位相をずらせたパルスを順次印加(スクロール)す
ることにより、複数のX方向配線に接続された素子をま
とめてフォーミングすることも可能である。図14中、
141は電源、142は電流計、143は任意のX方向
配線を選択するためのスイッチである。
The inside of the envelope 87 is evacuated by the apparatus shown in FIG. 13 to perform forming. At this time, for example, as shown in FIG. 14, the Y-direction wiring 73 is electrically commonized to a certain potential, for example, a ground potential, and a voltage is applied to the X-direction wiring 72 based on this potential to perform forming. It can be carried out. Conditions such as the shape of the pulse and the determination of the end of the processing may be selected according to the above-described method for forming the individual elements. In addition, by sequentially applying (scrolling) a pulse with a phase shifted to a plurality of X-direction wirings, it is possible to form elements connected to the plurality of X-direction wirings collectively. In FIG.
141 is a power supply, 142 is an ammeter, and 143 is a switch for selecting an arbitrary X-direction wiring.

【0079】フォーミング終了後、活性化工程を行う。
外囲器87内は、十分に排気した後有機物質がガス導入
ライン138から導入される。あるいは、個別素子の活
性化方法として記述したように、先ず油拡散ポンプやロ
ータリーポンプで排気し、これによって真空雰囲気中に
残留する有機物質を用いても良い。また、必要に応じて
有機物質以外の物質も導入される場合がある。この様に
して形成した、有機物質を含む雰囲気中で、各電子放出
素子に電圧を印加することにより、炭素あるいは炭素化
合物、ないし両者の混合物が電子放出部に堆積し、電子
放出量がドラスティックに上昇するのは、個別素子の場
合と同様である。このときの電圧の印加方法は、上記フ
ォーミングの場合と同様の結線により、一つの方向配線
につながった素子に、同時の電圧パルスを印加すればよ
い。
After the forming is completed, an activation step is performed.
After sufficiently exhausting the inside of the envelope 87, the organic substance is introduced from the gas introduction line 138. Alternatively, as described in the method of activating the individual elements, first, the gas may be exhausted by an oil diffusion pump or a rotary pump, and thereby the organic substance remaining in the vacuum atmosphere may be used. In addition, substances other than organic substances may be introduced as necessary. By applying a voltage to each electron-emitting device in an atmosphere containing an organic substance formed in this manner, carbon or a carbon compound, or a mixture of both, is deposited on the electron-emitting portion, and the amount of emitted electrons is drastic. Is similar to the case of the individual element. At this time, the voltage may be applied by applying the same voltage pulse to the elements connected to one direction wiring by the same connection as in the above-described forming.

【0080】活性化工程終了後は、個別素子の場合と同
様に、安定化工程を行うことが好ましい。外囲器87を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソープションポンプなどのオイルを使用しない排気
装置135によりの排気管132を通じて排気し、有機
物質の十分少ない雰囲気にした後、排気管をバーナーで
熱して溶解させて封じきる。外囲器87の封止後の圧力
を維持するために、ゲッター処理を行うこともできる。
これは、外囲器87の封止を行う直前あるいは封止後
に、抵抗加熱あるいは高周波加熱等を用いた加熱によ
り、外囲器87内の所定の位置に配置されたゲッター8
8を加熱し、蒸着膜を形成する処理である。ゲッター8
8は通常はBa等が主成分であり、該蒸着膜の吸着作用
により、外囲器87内の雰囲気を維持するものである。
After completion of the activation step, it is preferable to perform a stabilization step as in the case of an individual element. While the envelope 87 was heated and maintained at 80 to 250 ° C., the atmosphere was exhausted through an exhaust pipe 132 of an exhaust device 135 that does not use oil, such as an ion pump and a sorption pump, to obtain an atmosphere containing a sufficiently small amount of organic substances. Then, the exhaust pipe is heated with a burner to melt and seal. In order to maintain the pressure after the envelope 87 is sealed, a getter process may be performed.
This is because the getter 8 placed at a predetermined position in the envelope 87 by heating using resistance heating, high-frequency heating or the like immediately before or after the envelope 87 is sealed.
8 is a process of heating to form a vapor deposition film. Getter 8
Numeral 8 generally contains Ba or the like as a main component, and maintains the atmosphere in the envelope 87 by the adsorption action of the deposited film.

【0081】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図12を用いて説明する。図12において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタである。105はラ
インメモリ、106は同期信号分離回路、107は変調
信号発生器、VxおよびVaは直流電圧源である。
Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, and 104 is a shift register. 105 is a line memory, 106 is a synchronization signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0082】表示パネル101は、端子Dox1ないし
Doxm、端子Doy1ないしDoyn、及び高圧端子
Hvを介して外部の電気回路と接続している。端子Do
x1ないしDoxmには、表示パネル内に設けられてい
る電子源、即ち、M行N列の行列状にマトリクス配線さ
れた表面伝導型電子放出素子群を一行(N素子)ずつ順
次駆動するための走査信号が印加される。端子Dy1な
いしDynには、前記走査信号により選択された一行の
表面伝導型電子放出素子の各素子の出力電子ビームを制
御するための変調信号が印加される。高圧端子Hvに
は、直流電圧源Vaより、例えば10kVの直流電圧が
供給されるが、これは表面伝導型電子放出素子から放出
される電子ビームで蛍光体を励起するのに十分なエネル
ギーを付与する為の加速電圧である。
The display panel 101 is connected to an external electric circuit via terminals Dox1 to Doxm, terminals Doy1 to Doyn, and a high voltage terminal Hv. Terminal Do
x1 to Doxm are used to sequentially drive electron sources provided in the display panel, that is, a group of surface conduction electron-emitting devices arranged in a matrix of M rows and N columns, one row (N elements) at a time. A scanning signal is applied. To the terminals Dy1 to Dyn, a modulation signal for controlling an output electron beam of each element of the surface conduction electron-emitting device in one row selected by the scanning signal is applied. The high-voltage terminal Hv is supplied with a DC voltage of, for example, 10 kV from a DC voltage source Va, which applies sufficient energy to excite the phosphor with an electron beam emitted from the surface conduction electron-emitting device. This is the accelerating voltage to perform.

【0083】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子(図中、S1ないし
Smで模式的に示している)を備えたものである。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0V(グランドレベル)のいずれか一方を選択し、表示
パネル101の端子Dx1ないしDxmと電気的に接続
される。S1ないしSmの各スイッチング素子は、制御
回路103が出力する制御信号Tscanに基づいて動
作するものであり、例えばFETのようなスイッチング
素子を組み合わせることにより構成することができる。
The scanning circuit 102 will be described. This circuit includes M switching elements (schematically indicated by S1 to Sm in the figure). Each switching element selects either the output voltage of the DC voltage source Vx or 0 V (ground level), and is electrically connected to the terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.

【0084】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。制御回路103は、外部より入力
する画像信号に基づいて適切な表示が行われるように各
部の動作を整合させる機能を有する。制御回路103
は、同期信号分離回路106より送られる同期信号Ts
yncに基づいて、各部に対してTscanおよびTs
ftおよびTmryの各制御信号を発生する。
In the case of the present embodiment, the DC voltage source Vx uses a drive voltage applied to an element that is not scanned based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the voltage. The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Control circuit 103
Is the synchronization signal Ts sent from the synchronization signal separation circuit 106.
Tscan and Ts for each part based on the sync
ft and Tmry control signals are generated.

【0085】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路106により分離された同期信号は、垂直同
期信号と水平同期信号より成るが、ここでは説明の便宜
上Tsync信号として図示した。前記テレビ信号から
分離された画像の輝度信号成分は便宜上DATA信号と
表した。該DATA信号はシフトレジスタ104に入力
される。シフトレジスタ104は、時系列的にシリアル
に入力される前記DATA信号を、画像の1ライン毎に
シリアル/パラレル変換するためのもので、前記制御回
路103より送られる制御信号Tsftに基づいて動作
する(即ち、制御信号Tsftは、シフトレジスタ10
4のシフトクロックであるということもできる)。シリ
アル/パラレル変換された画像1ライン分(電子放出素
子N素子分の駆動データに相当)のデータは、Id1な
いしIdnのN個の並列信号として前記シフトレジスタ
104より出力される。
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC system television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 104. The shift register 104 performs serial / parallel conversion of the DATA signal input serially in time series for each line of an image, and operates based on a control signal Tsft sent from the control circuit 103. (That is, the control signal Tsft is
4 shift clock). The data for one line of the image subjected to the serial / parallel conversion (corresponding to drive data for N electron-emitting devices) is output from the shift register 104 as N parallel signals Id1 to Idn.

【0086】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1ないしIdnの内容を記憶する。記憶さ
れた内容は、I’d1ないしI’dnとして出力され、
変調信号発生器107に入力される。変調信号発生器1
07は、画像データI’d1ないしI’dnの各々に応
じて表面伝導型電子放出素子の各々を適切に駆動変調す
るための信号源であり、その出力信号は、端子Doy1
ないしDoynを通じて表示パネル101内の表面伝導
型電子放出素子に印加される。
The line memory 105 is a storage device for storing data for one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as I'd1 to I'dn,
The signal is input to modulation signal generator 107. Modulation signal generator 1
Reference numeral 07 denotes a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of the image data I'd1 to I'dn, and the output signal thereof is supplied to a terminal Doy1.
Through Doyn to the surface conduction electron-emitting device in the display panel 101.

【0087】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させることにより出力電子ビームの強度を制御
することが可能である。また、パルスの幅Pwを変化さ
せることにより出力される電子ビームの電荷の総量を制
御することが可能である。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
And electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when applying a pulsed voltage to this element,
For example, when a voltage lower than the electron emission threshold is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold is applied, an electron beam is output. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. In addition, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.

【0088】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。パルス幅変調方式を実施するに際しては、変
調信号発生器107として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 107. be able to. When implementing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.

【0089】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。デジ
タル信号式を用いる場合には、同期信号分離回路106
の出力信号DATAをデジタル信号化する必要がある
が、これには106の出力部にA/D変換器を設ければ
良い。これに関連してラインメモリ105の出力信号が
デジタル信号かアナログ信号かにより、変調信号発生器
107に用いられる回路が若干異なったものとなる。即
ち、デジタル信号を用いた電圧変調方式の場合、変調信
号発生器107には、例えばD/A変換回路を用い、必
要に応じて増幅回路などを付加する。パルス幅変調方式
の場合、変調信号発生器107には、例えば高速の発振
器および発振器の出力する波数を計数する計数器(カウ
ンタ)及び計数器の出力値と前記メモリの出力値を比較
する比較器(コンパレータ)を組み合せた回路を用い
る。必要に応じて、比較器の出力するパルス幅変調され
た変調信号を表面伝導型電子放出素子の駆動電圧にまで
電圧増幅するための増幅器を付加することもできる。ア
ナログ信号を用いた電圧変調方式の場合、変調信号発生
器107には、例えばオペアンプなどを用いた増幅回路
を採用でき、必要に応じてレベルシフト回路などを付加
することもできる。パルス幅変調方式の場合には、例え
ば、電圧制御型発振回路(VOC)を採用でき、必要に
応じて表面伝導型電子放出素子の駆動電圧まで電圧増幅
するための増幅器を付加することもできる。
The shift register 104 and the line memory 10
5 can be either a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed. When a digital signal type is used, the synchronization signal separation circuit 106
It is necessary to convert the output signal DATA into a digital signal. This can be achieved by providing an A / D converter at the output unit 106. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 107, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for voltage-amplifying the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added. In the case of the voltage modulation method using an analog signal, for example, an amplification circuit using an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VOC) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.

【0090】このような構成をとり得る本発明を適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dox1ないしDoxm、Doy1ないしDoy
nを介して電圧を印加することにより、電子放出が生ず
る。高圧端子Hvを介してメタルバック85、あるいは
透明電極(不図示)に高圧を印加し、電子ビームを加速
する。加速された電子は、蛍光膜84に衝突し、発光が
生じて画像が形成される。
In the image display device to which the present invention can be applied, which has such a configuration, the external terminals Dox1 to Doxm, Doy1 to Doy are provided to the respective electron-emitting devices.
By applying a voltage through n, electron emission occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【0091】ここで述べた画像表示装置の構成は、本発
明を適用可能な画像表示装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL、SECAM方式など他、
これよりも、多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。
The configuration of the image display device described here is an example of an image display device to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system has been described, but the input signal is not limited to this, and the PAL, SECAM system, etc.
A TV signal composed of a large number of scanning lines (for example,
A high-definition TV system such as the MUSE system can also be adopted.

【0092】[0092]

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内で、各要素の置
換えや設計変更がなされたものを包含するものである。 [実施例1]本実施例は、図10に模式的に示したもの
と同様の構成を有する画像表示装置に対して、本発明の
駆動方法を適用した例である。本実施例の画像表示装置
は、基板上に、複数(240行×960列)の表面伝導
型電子放出素子が単純マトリクス配線された電子源を備
えている。
EXAMPLES The present invention will be described below with reference to specific examples. However, the present invention is not limited to these examples, and each element is set within a range in which the object of the present invention is achieved. And that the design is changed. [Embodiment 1] This embodiment is an example in which the driving method of the present invention is applied to an image display device having a configuration similar to that schematically shown in FIG. The image display device of this embodiment includes an electron source on a substrate, in which a plurality of (240 rows × 960 columns) surface conduction electron-emitting devices are arranged in a simple matrix.

【0093】電子源の概略平面図を図15に示す。ここ
で、71は基板、72はX方向配線、73はY方向配
線、74は表面伝導型電子放出素子である。表面伝導型
電子放出素子74の近傍を更に拡大した図を図16に示
す。図16(a)は平面図であり、図16(b)は図1
6(a)中のA−A’断面図である。なお、図15、図
16で同じ記号で示したものは同じものを示す。ここ
で、41、42は素子電極、43は導電性薄膜、44は
電子放出部、45は素子電極42とY方向配線73を電
気的に接続するためのコンタクトホール、46は層間絶
縁層である。
FIG. 15 is a schematic plan view of the electron source. Here, 71 is a substrate, 72 is an X-direction wiring, 73 is a Y-direction wiring, and 74 is a surface conduction electron-emitting device. FIG. 16 shows a further enlarged view of the vicinity of the surface conduction electron-emitting device 74. FIG. 16A is a plan view, and FIG.
It is AA 'sectional drawing in 6 (a). 15 and 16 indicate the same components. Here, 41 and 42 are device electrodes, 43 is a conductive thin film, 44 is an electron emitting portion, 45 is a contact hole for electrically connecting the device electrode 42 and the Y-directional wiring 73, and 46 is an interlayer insulating layer. .

【0094】以下に、本実施例の画像表示装置の製造方
法について、図10、図11、図17、図18を参照し
つつ説明する。 工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した電子源基板71上に、真空
蒸着により厚さ5nmのCr、厚さ600nmのAuを
順次積層した後、フォトレジスト(AZ1370ヘキス
ト社製)をスピンナーにより回転塗布、ベークした後、
ホトマスク像を露光、現像して、Y方向配線73のレジ
ストパターンを形成し、Au/Cr堆積膜をウェットエ
ッチングして、所望の形状のY方向配線73を形成する
(図17の(a))。 工程−b 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶
縁層46をRFスパッタ法により堆積する(図17の
(b))。
Hereinafter, a method of manufacturing the image display device of this embodiment will be described with reference to FIGS. 10, 11, 17, and 18. FIG. Step-a 5 nm thick Cr and 600 nm thick Au were sequentially laminated by vacuum evaporation on an electron source substrate 71 in which a 0.5 μm thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method. Thereafter, a photoresist (manufactured by AZ1370 Hoechst) is spin-coated with a spinner and baked.
The photomask image is exposed and developed to form a resist pattern for the Y-directional wiring 73, and the Au / Cr deposited film is wet-etched to form the Y-directional wiring 73 having a desired shape (FIG. 17A). . Step-b Next, an interlayer insulating layer 46 made of a silicon oxide film having a thickness of 1.0 μm is deposited by RF sputtering (FIG. 17B).

【0095】工程−c 前記工程bで堆積したシリコン酸化膜にコンタクトホー
ル45を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層46をエッチングし
てコンタクトホール45を形成する。エッチングはCF
4 とH2 ガスを用いたRIE(Reactive Io
n Etching)法によった(図17の(c))。 工程−d その後、素子電極41,42と素子電極間ギャップGと
なるべきパターンをフォトレジスト(RD−2000N
−41日立化成社製)で形成し、真空蒸着法により、厚
さ5nmのTi、厚さ100nmのNiを順次堆積し
た。フォトレジストパターンを有機溶剤で溶解し、Ni
/Ti堆積膜をリフトオフし、素子電極間隔Gは3μ
m、素子電極の幅は300μmとし、素子電極41,4
2を形成した(図17の(d))。 工程−e 素子電極41,42の上にX方向配線72のフォトレジ
ストパターンを形成した後、厚さ5nmのTi、厚さ5
00nmのAuを順次、真空蒸着により堆積し、リフト
オフにより不要の部分を除去して、所望の形状のX方向
配線72を形成した(図18の(e))。
Step-c A photoresist pattern for forming the contact hole 45 is formed in the silicon oxide film deposited in the step b, and the interlayer insulating layer 46 is etched using the photoresist pattern as a mask to form the contact hole 45. Etching is CF
RIE (Reactive Io) using 4 and H 2 gas
n Etching) method (FIG. 17 (c)). Step-d Thereafter, a pattern to be a gap G between the device electrodes 41 and 42 and the device electrode is formed by a photoresist (RD-2000N).
-41 manufactured by Hitachi Chemical Co., Ltd.), and a 5 nm-thick Ti and a 100 nm-thick Ni were sequentially deposited by a vacuum evaporation method. Dissolve the photoresist pattern with an organic solvent and add Ni
/ Ti deposited film is lifted off, and the element electrode interval G is 3 μm.
m, the width of the device electrodes is 300 μm, and the device electrodes 41, 4
2 was formed (FIG. 17D). Step-e After forming a photoresist pattern of the X-directional wiring 72 on the device electrodes 41 and 42, a Ti having a thickness of 5 nm and a thickness of 5
Au having a thickness of 00 nm was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form an X-directional wiring 72 having a desired shape (FIG. 18E).

【0096】工程−f 膜厚100nmのCr膜47を真空蒸着により堆積・パ
ターニングし、その上にPdアミン錯体の溶液(ccp
4230奥野製薬(株)社製)をスピンナーにより回転
塗布、300℃で10分間の加熱焼成処理をした。ま
た、こうして形成された、主元素としてPdよりなる微
粒子からなる導電性薄膜43の膜厚は9.4nm、シー
ト抵抗値は2.3×104 Ω/□であった。(図18の
(f))。 工程−g Cr膜47及び焼成後の導電性薄膜43を酸エッチャン
トによりエッチングして所望のパターンを形成した(図
18の(g))。
Step-f A Cr film 47 having a thickness of 100 nm is deposited and patterned by vacuum evaporation, and a Pd amine complex solution (ccp
4230 Okuno Pharmaceutical Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes. Further, the conductive thin film 43 formed of fine particles composed of Pd as the main element thus formed had a thickness of 9.4 nm and a sheet resistance of 2.3 × 10 4 Ω / □. ((F) of FIG. 18). Step-g The Cr film 47 and the baked conductive thin film 43 were etched with an acid etchant to form a desired pattern (FIG. 18 (g)).

【0097】工程−h コンタクトホール45部分以外にレジストを塗布するよ
うなパターンを形成し、真空蒸着により厚さ5nmのT
i、厚さ500nmのAuを順次堆積した。リフトオフ
により不要の部分を除去することにより、コンタクトホ
ール45を埋め込んだ(図18の(h))。
Step-h: A pattern is formed such that a resist is applied to portions other than the contact hole 45, and a 5 nm-thick T
i, Au having a thickness of 500 nm was sequentially deposited. Unnecessary portions were removed by lift-off to bury the contact holes 45 (FIG. 18H).

【0098】以上の工程により電子源基板71上に複数
の導電性薄膜43が、X方向配線72とY方向配線73
とにより単純マトリクス配線された電子源を形成した。 工程−i 次に画像表示部分となるフェースプレート86を作成し
た。フェースプレート86には、蛍光膜84の導伝性を
高めるため、ガラス基板83上にITOからなる透明電
極(不図示)を設けておいた。画像形成部材であるとこ
ろの蛍光膜84は、カラーを実現するために、ストライ
プ形状(図11(a)参照)の蛍光体とし、先にブラッ
クストライプを形成し、その間隙部にスラリー法により
各色蛍光体92を塗布して蛍光膜84を作製した。ブラ
ックストライプの材料として通常良く用いられている黒
鉛を主成分とする材料を用いた。
Through the above steps, a plurality of conductive thin films 43 are formed on the electron source substrate 71 by the X-direction wiring 72 and the Y-direction wiring 73.
Thus, an electron source wired in a simple matrix was formed. Step-i Next, a face plate 86 serving as an image display portion was prepared. The face plate 86 is provided with a transparent electrode (not shown) made of ITO on the glass substrate 83 in order to enhance the conductivity of the fluorescent film 84. The fluorescent film 84, which is an image forming member, is a stripe-shaped phosphor (see FIG. 11A) in order to realize a color, a black stripe is formed first, and each color is formed in a gap portion by a slurry method. A phosphor 92 was applied to form a phosphor film 84. As the material for the black stripe, a material mainly containing graphite, which is generally used, was used.

【0099】また、蛍光膜84の内面側にはメタルバッ
ク85を設けた。メタルバック85は、蛍光膜84の作
製後、蛍光膜84の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後Alを真空蒸着
することで作製した。
Further, a metal back 85 was provided on the inner surface side of the fluorescent film 84. The metal back 85 was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after the fluorescent film 84 was manufactured, and then performing vacuum deposition of Al.

【0100】工程−j 以上のようにして多数の表面伝導型電子放出素子を作製
した基板71をリアプレート81上に固定した後、基板
71の3mm上方に、先ほど作成したフェースプレート
86を支持枠82を介し配置し、フェースプレート8
6、支持枠82、リアプレート81の接合部にフリット
ガラスを塗布し、大気中で410℃で10分間焼成する
ことで封着した。またリアプレート81への基板71の
固定もフリットガラスで行った。前述の封着を行う際、
カラーの場合は各色蛍光体92と表面伝導型電子放出素
子74とを対応させなくてはいけないため、十分な位置
合わせを行った。
Step-j After the substrate 71 on which a number of surface conduction electron-emitting devices have been manufactured as described above is fixed on the rear plate 81, the face plate 86, which has been prepared earlier, is supported 3 mm above the substrate 71. 82 and the face plate 8
6, frit glass was applied to the joint between the support frame 82 and the rear plate 81, and baked at 410 ° C. for 10 minutes in the atmosphere to seal. The fixing of the substrate 71 to the rear plate 81 was also performed with frit glass. When performing the aforementioned sealing,
In the case of color, the phosphors 92 of each color and the surface-conduction electron-emitting device 74 must correspond to each other, so that sufficient alignment was performed.

【0101】続いてフォーミング及び活性化を行い、更
に安定化処理を行った。本工程のフォーミング及び活性
化中、図13に示す真空装置を使用した。図13におい
て、131は製造工程下の画像表示装置、132は排気
管であり、製造工程下の画像表示装置131と真空チャ
ンバー133を接続している。また、真空チャンバー1
33はゲートバルブ134に連結されており、ゲートバ
ルブ134は排気装置135に連結されている。排気装
置135は磁気浮上型のターボ分子ポンプと不図示のバ
ルブを介して連結されたバックアップ用のドライポンプ
によって構成されている。また、真空チャンバー133
には、内部の圧力をモニターする圧力計136と、真空
チャンバー133内部の残留ガス量を計測するための残
留ガス分析装置137が装備されている。更に、真空チ
ャンバー133は、ガス導入ライン138とガス導入ラ
イン138の途中に設置されたガス導入制御装置139
を通じて、導入物質元140が封入されたアンプルに連
結されている。本実施例においては、ガス導入制御装置
として超高真空対応のバリアブルリークバルブを用い、
導入物質元としてベンゾニトリルを用いた。
Subsequently, forming and activation were performed, and a stabilization process was further performed. During the forming and activation in this step, the vacuum apparatus shown in FIG. 13 was used. In FIG. 13, reference numeral 131 denotes an image display device in the manufacturing process, and 132 denotes an exhaust pipe, which connects the image display device 131 in the manufacturing process and the vacuum chamber 133. In addition, vacuum chamber 1
33 is connected to a gate valve 134, and the gate valve 134 is connected to an exhaust device 135. The exhaust device 135 is constituted by a backup dry pump connected to a magnetic levitation type turbo molecular pump via a valve (not shown). Also, the vacuum chamber 133
Is equipped with a pressure gauge 136 for monitoring the internal pressure and a residual gas analyzer 137 for measuring the residual gas amount inside the vacuum chamber 133. Further, the vacuum chamber 133 includes a gas introduction line 138 and a gas introduction control device 139 installed in the gas introduction line 138.
Is connected to the ampoule in which the substance 140 is introduced. In the present embodiment, a variable leak valve compatible with ultra-high vacuum is used as a gas introduction control device,
Benzonitrile was used as the substance to be introduced.

【0102】工程−k 先の工程を完了した外囲器87内の気体を、排気管13
2と真空チャンバー133を通じて排気装置135にて
排気し、圧力計136の表示値で約1×10-3Paに達
した後、図14に示す装置を用いてフォーミングを行っ
た。図14は、フォーミング工程において、製造工程下
の画像表示装置内の電子源への電圧印加方法を説明する
ための図であり、本実施例においては、以降の工程であ
る活性化工程でも使用される。
Step-k The gas in the envelope 87 that has completed the previous step is discharged to the exhaust pipe 13.
2 and the vacuum chamber 133 to exhaust the gas by the exhaust device 135. After the pressure indicated by the pressure gauge 136 reached about 1 × 10 −3 Pa, forming was performed using the device shown in FIG. FIG. 14 is a diagram for explaining a method of applying a voltage to an electron source in an image display device under a manufacturing process in a forming process. In the present embodiment, the method is also used in an activation process which is a subsequent process. You.

【0103】図14に示すように、製造工程下の画像表
示装置131を構成する電子源基板71は、Y方向配線
Dy1〜Dynを共通結線してグランドに接続し、一
方、X方向配線Dx1〜Dxmは各々をスイッチボック
ス143の対応する端子に接続している。スイッチボッ
クス143内の各端子は、電源141の出力電圧か、ま
たは、グランド電位のいずれかのレベルを選択できる。
なお、電源141から電子源へと流れる電流は電流計1
42により計測できる。
As shown in FIG. 14, the electron source substrate 71 constituting the image display device 131 in the manufacturing process connects the Y-direction wirings Dy1 to Dyn to a common ground and connects them to the ground. Dxm are connected to corresponding terminals of the switch box 143, respectively. Each terminal in the switch box 143 can select either the output voltage of the power supply 141 or the ground potential.
The current flowing from the power supply 141 to the electron source is the ammeter 1
42.

【0104】スイッチボックス143により、X方向配
線Dx1〜Dxmの中から1ラインを選択し、この選択
したラインに電流計142を通じて電源141からのパ
ルス電圧を印加する。なお、非選択のラインは、スイッ
チボックス143により、グランドに接続されている。
フォーミング処理はX方向の素子行に対し、1行毎に行
った。印加したパルスの波形は、図4(b)に示すよう
な矩形波パルスで、波高値(素子電極間の電圧差のピー
ク)を0Vから徐々に上昇させた。パルス幅T1=1m
sec、パルス間隔T2=10msecとした。また、
矩形波パルスの間に、波高値0.1Vの矩形波パルスを
挿入し、電流を測ることにより各行の抵抗値を測定し
た。抵抗値が1素子あたり1MΩを越えたところで、そ
の行のフォーミングを終了し、次の行の処理に移った。
これをすべての行について行い、すべての前記導電性薄
膜のフォーミングを完了し各導電性膜に電子放出部を形
成して、複数の表面伝導型電子放出素子が単純マトリク
ス配線された電子源を作成した。
The switch box 143 selects one line from the X-direction wirings Dx1 to Dxm, and applies a pulse voltage from the power supply 141 to the selected line through the ammeter 142. The unselected lines are connected to the ground by the switch box 143.
The forming process was performed for each element row in the X direction. The waveform of the applied pulse was a rectangular wave pulse as shown in FIG. 4B, and the peak value (peak of the voltage difference between the element electrodes) was gradually increased from 0V. Pulse width T1 = 1m
sec and the pulse interval T2 = 10 msec. Also,
A rectangular wave pulse having a peak value of 0.1 V was inserted between the rectangular wave pulses, and the current was measured to measure the resistance value of each row. When the resistance value exceeded 1 MΩ per element, the forming of that row was terminated, and the process proceeded to the next row.
This process is performed for all the rows, the forming of all the conductive thin films is completed, and an electron emission portion is formed in each conductive film, and an electron source in which a plurality of surface conduction electron-emitting devices are arranged in a simple matrix is created. did.

【0105】工程−l 次に、真空チャンバー133内にベンゾニトリルを導入
し、圧力計136の表示値で約1×10-4Paとなるよ
うに調整した。その際、残留ガス分析装置137を使用
して、確実にベンゾニトリルのガス分子が真空チャンバ
ー133内に導入されていることを確認している。その
後、フォーミング工程と同様に図14の装置を用いて、
各X方向配線を通じてパルス電圧を印加することにより
各電子放出素子の活性化処理を行った。
Step-1 Next, benzonitrile was introduced into the vacuum chamber 133 and adjusted so that the value indicated by the pressure gauge 136 became about 1 × 10 −4 Pa. At this time, the residual gas analyzer 137 is used to confirm that the gas molecules of benzonitrile are surely introduced into the vacuum chamber 133. Then, using the apparatus of FIG. 14 similarly to the forming process,
The activation process of each electron-emitting device was performed by applying a pulse voltage through each X-direction wiring.

【0106】電源141により生成したパルス波形は図
4(a)に示した矩形波で、波高値は16V、パルス幅
T1=60μsec、パルス間隔は69μsecであ
る。スイッチボックス143により、パルスに同期して
選択ラインをDx1からDxmまで順次切り替えること
を繰り返した。この結果、各素子行にはT1=60μs
ec、T2=16.6msecの矩形波が行毎に位相を
少しずつシフトされて印加される。電流計142は、矩
形波パルスのオン状態(電圧が16Vになっている時)
での電流値を検知するモードで使用し、各X方向配線を
流れる電流の平均値の時間変化がほぼゼロとなったとこ
ろで、パルス印加を終了し、活性化ガスの導入を停止し
て、外囲器87内から活性化ガスを排気して活性化処理
を終了した。
The pulse waveform generated by the power source 141 is a rectangular wave shown in FIG. 4A, the peak value is 16 V, the pulse width T1 = 60 μsec, and the pulse interval is 69 μsec. The switch box 143 repeatedly switched the selected line from Dx1 to Dxm sequentially in synchronization with the pulse. As a result, each element row has T1 = 60 μs.
ec, a rectangular wave of T2 = 16.6 msec is applied with the phase slightly shifted for each row. The ammeter 142 turns on the square wave pulse (when the voltage is 16 V).
When the time change of the average value of the current flowing in each X-direction wiring becomes almost zero, the pulse application is terminated, the introduction of the activation gas is stopped, and the The activation gas was exhausted from the inside of the enclosure 87 to complete the activation process.

【0107】工程−m 次に、安定化処理を行った。安定化処理は外囲器87全
体を200℃で10時間加熱しながら真空排気すること
で行った。安定化処理終了後、室温における真空チャン
バー133内の圧力は約1×10-6Paとなっていた。 工程−n この後、封止後のパネル内の圧力を維持するために、高
周波加熱法でゲッター88を加熱し、Ba等からなる蒸
着膜を外囲器内部に形成する処理を行った。次に、排気
管132をガスバーナーで熱することで溶着し、外囲器
87の封止を行った。
Step-m Next, a stabilizing treatment was performed. The stabilization process was performed by evacuating the entire envelope 87 while heating it at 200 ° C. for 10 hours. After completion of the stabilization process, the pressure in the vacuum chamber 133 at room temperature was about 1 × 10 −6 Pa. Step-n After that, in order to maintain the pressure inside the panel after sealing, the getter 88 was heated by a high-frequency heating method to perform a process of forming a vapor deposition film made of Ba or the like inside the envelope. Next, the exhaust pipe 132 was welded by heating with a gas burner, and the envelope 87 was sealed.

【0108】このように、安定化工程、ゲッター工程、
封止工程を終了した画像表示装置に対し、図14に示す
ように、活性化工程と同様な手法にて予備駆動電圧を印
加した。即ち、電子源基板71内のY方向配線Dy1〜
Dynを共通結線してグランドに接続し、一方、X方向
配線Dx1〜Dxmは各々をスイッチボックス143の
対応する端子に接続して、X方向配線Dx1〜Dxmの
中から1ラインを選択し、この選択したラインに電流計
142を通じて電源141からのパルス電圧を印加する
操作を、全X方向配線に対して実施した。印加した予備
駆動パルス電圧の波高値は、16Vに設定した。
As described above, the stabilization step, the getter step,
As shown in FIG. 14, a pre-driving voltage was applied to the image display device after the completion of the sealing step in the same manner as in the activation step. That is, the Y-direction wirings Dy1 to Dy1 in the electron source substrate 71
Dyn is commonly connected and connected to the ground, while each of the X-direction wirings Dx1 to Dxm is connected to a corresponding terminal of the switch box 143, and one line is selected from the X-direction wirings Dx1 to Dxm. The operation of applying a pulse voltage from the power supply 141 to the selected line through the ammeter 142 was performed on all the X-direction wirings. The peak value of the applied pre-driving pulse voltage was set to 16V.

【0109】ところで、予備駆動電圧を印加する際、隣
接する9個の画素を構成する実際の素子のうち、印加さ
れる電圧の差が最も大きい箇所は、Y方向配線Dy1に
繋がる素子とDy3に繋がる素子の間である。この電圧
の差は、X方向配線の配線抵抗と、Dy1〜Dynに繋
がる各素子を流れる素子電流から求めることができる。
不図示の電流計を用いて、Dy1〜Dy3に繋がる素子
に実際に流れる電流を求め、この値と配線抵抗から印加
される電圧の差を求めたところ、電圧の差は0.27V
であった。この値は16Vの予備駆動電圧に対して1.
7%である。
When the pre-driving voltage is applied, among the actual elements constituting the nine adjacent pixels, the point where the difference in the applied voltage is the largest is between the element connected to the Y-direction wiring Dy1 and the element Dy3. It is between connected elements. This voltage difference can be determined from the wiring resistance of the X-directional wiring and the element current flowing through each element connected to Dy1 to Dyn.
The current actually flowing through the elements connected to Dy1 to Dy3 was obtained using an ammeter (not shown), and the difference between this value and the voltage applied from the wiring resistance was obtained.
Met. This value is 1. for a pre-drive voltage of 16V.
7%.

【0110】次に、上記画像表示装置に対して、図12
のシステムを用いて通常の画像表示を行った。変調方式
はパルス幅変調方式を用い、画素を点灯させる際の駆動
電圧は14.5Vとした。この駆動電圧の値は、先に印
加した予備駆動電圧の値よりも小さな値である。 この
ような駆動方法により、上記画像表示装置に対して、半
固定的で同一色の領域を多く含む画像パターンを表示さ
せたところ、従来よりも色のにじみのない表示、即ち、
同一色領域内の隣接画素間輝度の均一性が良い表示を行
うことができた。
Next, the image display device shown in FIG.
A normal image display was performed using the system described above. As a modulation method, a pulse width modulation method was used, and a driving voltage for lighting a pixel was 14.5 V. The value of the driving voltage is smaller than the value of the pre-driving voltage previously applied. With such a driving method, when the image display device displays a semi-fixed image pattern including a large number of regions of the same color, a display with less color bleeding than before, that is,
A display with good uniformity of luminance between adjacent pixels in the same color region could be performed.

【0111】[実施例2]本実施例で用いる画像表示装
置の構成と製法は、実施例1と同じであり、既に安定化
工程、ゲッター工程、封止工程まで終了している。上記
画像表示装置に対し、本実施例では図1に示すシステム
を用いて予備駆動電圧を印加した。先ず図1において、
Vxの出力電圧を−8Vに設定し、Vyの出力電圧を+
8Vに設定した状態で、Y方向配線用スイッチボックス
Swy内のDy1につながるスイッチのみ電圧Vyを選
択し、その他のSwy内のスイッチはグランドレベルを
選択する。この状態で、X方向配線用スイッチボックス
SwxでDx1〜Dxmを順次選択することで、Dy1
に接続する全電子放出素子を、16Vの駆動電圧で駆動
した。引き続き、Dy2に接続する列の駆動、...、
Dynに接続する列の駆動と、同様な駆動を行うこと
で、全画素に対し予備駆動電圧を印加した。
[Embodiment 2] The structure and manufacturing method of the image display device used in this embodiment are the same as those of Embodiment 1, and the stabilization step, the getter step, and the sealing step have already been completed. In the present embodiment, a preliminary drive voltage was applied to the image display device using the system shown in FIG. First, in FIG.
The output voltage of Vx is set to -8 V, and the output voltage of Vy is set to +
In the state where the voltage is set to 8 V, only the switch connected to Dy1 in the switch box Swy for Y-direction wiring selects the voltage Vy, and the other switches in Swy select the ground level. In this state, by sequentially selecting Dx1 to Dxm with the X-direction wiring switch box Swx, Dy1
Were driven at a driving voltage of 16V. Subsequently, the driving of the column connected to Dy2,. . . ,
By performing the same driving as the driving of the column connected to Dyn, a preliminary driving voltage was applied to all the pixels.

【0112】本実施例においても、実施例1と同様に、
隣接する9個内の素子に印加される電圧の差を計測し
た。この値は、最も大きな値でも計測誤差内の小さな値
であり、およそ0.5%以内であった。
In this embodiment, as in the first embodiment,
The difference between voltages applied to nine adjacent elements was measured. This value was a small value within the measurement error even at the largest value, and was within about 0.5%.

【0113】次に、上記画像表示装置に対して、図12
のシステムを用いて通常の画像表示を行った。変調方式
はパルス幅変調方式を用い、画素を点灯させる際の駆動
電圧は13.5Vとした。この駆動電圧の値は、先に印
加した予備駆動電圧の値よりも小さな値である。このよ
うな駆動方法により、上記画像表示装置に対して、半固
定的で同一色の領域を多く含む画像パターンを表示させ
たところ、従来よりも色のにじみのない表示、即ち、同
一色領域内の隣接画素間輝度の均一性が良い表示を行う
ことができた。
Next, the image display device shown in FIG.
A normal image display was performed using the system described above. The modulation method used was a pulse width modulation method, and the driving voltage for lighting the pixels was 13.5 V. The value of the driving voltage is smaller than the value of the pre-driving voltage previously applied. According to such a driving method, when an image pattern including a semi-fixed and many regions of the same color is displayed on the image display device, a display with less color bleeding than in the related art, that is, in the same color region, Can be displayed with good uniformity of luminance between adjacent pixels.

【0114】[実施例3]本実施例で用いる画像表示装
置の構成と製法は、実施例1と同じであり、既に安定化
工程、ゲッター工程、封止工程まで終了している。上記
画像表示装置に対し、本実施例では図12に示すシステ
ムを用いて予備駆動電圧を印加した。
[Embodiment 3] The configuration and manufacturing method of the image display device used in this embodiment are the same as those in Embodiment 1, and the stabilization step, getter step, and sealing step have already been completed. In this embodiment, a pre-driving voltage was applied to the image display device using the system shown in FIG.

【0115】先ず図12において、Vxの電圧を8Vに
設定し、変調信号発生器107の出力電圧を−8Vに設
定した状態で、NTSC信号として、画像表示装置10
1内のDoy1に接続する列のみが点灯するような画像
情報を入力し、操作回路102でDox1〜Doxmを
順次選択することで、Doy1に接続する全電子放出素
子を、16Vの駆動電圧で駆動した。引き続き、Doy
2に接続する列の駆動、...、Doynに接続する列
の駆動と、同様な駆動を行うことで、全画素に対し予備
駆動電圧を印加した。
First, in FIG. 12, when the voltage of Vx is set to 8V and the output voltage of the modulation signal generator 107 is set to -8V, the image display device 10 is set as an NTSC signal.
By driving the operation circuit 102 to sequentially select Dox1 to Doxm by inputting image information such that only a column connected to Doy1 in 1 lights up, all the electron-emitting devices connected to Doy1 are driven by a driving voltage of 16V. did. Continue to Doy
Drive of the column connected to 2, . . , Doyn, and the same driving as the driving of the column connected to Doyn, the pre-driving voltage was applied to all the pixels.

【0116】次に、上記画像表示装置に対して、引き続
き図12のシステムを用いて通常の画像表示を行った。
変調方式はパルス幅変調方式を用い、画素を点灯させる
際の駆動電圧は15.0Vとした。この駆動電圧の値
は、先に印加した予備駆動電圧の値よりも小さな値であ
る。このような駆動方法により、上記画像表示装置に対
して、半固定的で同一色の領域を多く含む画像パターン
を表示させたところ、従来よりも色のにじみのない表
示、即ち、同一色領域内の隣接画素間輝度の均一性が良
い表示を行うことができた。
Next, normal image display was continuously performed on the image display device using the system shown in FIG.
As a modulation method, a pulse width modulation method was used, and a driving voltage for lighting a pixel was 15.0 V. The value of the driving voltage is smaller than the value of the pre-driving voltage previously applied. According to such a driving method, when an image pattern including a semi-fixed and many regions of the same color is displayed on the image display device, a display with less color bleeding than in the related art, that is, in the same color region, Can be displayed with good uniformity of luminance between adjacent pixels.

【0117】[0117]

【発明の効果】以上説明したように、本発明によれば、
とりわけ半固定的で同一色の領域を多く含む画像パター
ンの表示に際し、従来よりも色のにじみのない表示、即
ち、同一色領域内の隣接画素間輝度の均一性が良い表示
を行うことができる。
As described above, according to the present invention,
In particular, when displaying an image pattern that is semi-fixed and includes many regions of the same color, it is possible to perform display with less color bleeding than before, that is, display with good uniformity of luminance between adjacent pixels in the same color region. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例に係る駆動方法を説明する
ための図である。
FIG. 1 is a diagram for explaining a driving method according to an embodiment of the present invention.

【図2】 本発明を適用可能なSCE型の電子放出素子
を示す概略平面図、並びに概略断面図である。
FIG. 2 is a schematic plan view and a schematic cross-sectional view showing an SCE type electron-emitting device to which the present invention can be applied.

【図3】 本発明を適用可能なSCE型の電子放出素子
の製造工程を示す図である。
FIG. 3 is a diagram showing a manufacturing process of an SCE type electron-emitting device to which the present invention can be applied.

【図4】 本発明を適用可能なSCE型の電子放出素子
の製造工程中に使用する電圧パルスを示す図である。
FIG. 4 is a diagram showing voltage pulses used during a manufacturing process of an SCE type electron-emitting device to which the present invention can be applied.

【図5】 本発明を適用可能なSCE型の電子放出素子
の製造ならびに電気特性の測定に使用する真空装置並び
に測定系を示す図である。
FIG. 5 is a view showing a vacuum apparatus and a measurement system used for manufacturing an SCE type electron-emitting device to which the present invention can be applied and measuring electric characteristics.

【図6】 本発明を適用可能なSCE型の電子放出素子
の電気特性を示す図である。
FIG. 6 is a diagram showing electric characteristics of an SCE type electron-emitting device to which the present invention can be applied.

【図7】 従来のSCE型電子放出素子の電気特性のば
らつきを示す図である。
FIG. 7 is a diagram showing variations in electrical characteristics of a conventional SCE type electron-emitting device.

【図8】 本発明を適用可能な電子源の電気的な構成を
示す図である。
FIG. 8 is a diagram showing an electrical configuration of an electron source to which the present invention can be applied.

【図9】 本発明を適用したSCE型電子放出素子の電
気特性を示す図である。
FIG. 9 is a view showing electric characteristics of an SCE type electron-emitting device to which the present invention is applied.

【図10】 本発明を適用可能な画像表示装置を示す斜
視図である。
FIG. 10 is a perspective view showing an image display device to which the present invention can be applied.

【図11】 本発明を適用可能な画像表示装置に用いら
れる、蛍光体並びに黒色導電体の配置を示す図である。
FIG. 11 is a diagram showing an arrangement of a phosphor and a black conductor used in an image display device to which the present invention can be applied.

【図12】 画像表示装置にNTSC方式のテレビ信号
に応じて表示を行なうための駆動回路の一例を示すブロ
ック図である。
FIG. 12 is a block diagram showing an example of a drive circuit for performing display on an image display device in accordance with an NTSC television signal.

【図13】 画像表示装置の製造工程中に使用する真空
装置を示す図である。
FIG. 13 is a diagram illustrating a vacuum device used during a manufacturing process of the image display device.

【図14】 画像表示装置のフォーミング工程、活性化
工程の電圧印加手法を説明する図である。
FIG. 14 is a diagram illustrating a voltage application technique in a forming step and an activation step of the image display device.

【図15】 電子源の一部を示す平面図である。FIG. 15 is a plan view showing a part of an electron source.

【図16】 電子源に形成された表面伝導型電子放出素
子の平面図並びに断面図である。
FIG. 16 is a plan view and a cross-sectional view of a surface conduction electron-emitting device formed in an electron source.

【図17】 電子源の製造工程を説明する図である。FIG. 17 is a diagram illustrating a manufacturing process of the electron source.

【図18】 電子源の製造工程を説明する図である。FIG. 18 is a diagram illustrating a manufacturing process of the electron source.

【符号の説明】[Explanation of symbols]

1:基板、2及び3:素子電極、4:導電性薄、5:電
子放出部、21:段差形成部、31:電子源基板、3
2:X方向配線、33:Y方向配線、34:表面伝導型
電子放出素子、41及び42:素子電極、43:導電性
薄膜、44:電子放出部、45:コンタクトホール、4
6:絶縁層、47:Cr膜、50:電流計、51:電
源、52:電流計、53:高圧電源、54:アノード電
極、55:真空容器、56:真空ポンプ、57:ゲート
バルブ、58:活性化ガス収容容器、59:バルブ、7
1:電子源基板、72:X方向配線、73:Y方向配
線、74:表面伝導型電子放出素子、75:配線抵抗、
81:リアプレート、82:支持枠、83:ガラス基
板、84:蛍光膜、85:メタルバック、86:フェー
スプレート、Hv:高圧端子、87:外囲器、88:ゲ
ッター、89:遮蔽板、91:黒色導電材、92:蛍光
体、101:画像表示装置、102:走査回路、10
3:制御回路、104:シフトレジスタ、105:ライ
ンメモリ、106:同期信号分離回路、107:変調信
号発生器、VxおよびVa:直流電圧源、131:画像
表示装置、132:排気管、133:真空チャンバー、
134:ゲートバルブ、135:排気装置、136:圧
力計、137:残留ガス分析装置、138ガス導入ライ
ン139:導入量制御手段、140:導入物質源、14
1:電源、142:電流計、143:スイッチボック
ス。
1: substrate, 2 and 3: device electrode, 4: conductive thin film, 5: electron emitting portion, 21: step forming portion, 31: electron source substrate, 3
2: X-direction wiring, 33: Y-direction wiring, 34: surface conduction electron-emitting device, 41 and 42: device electrode, 43: conductive thin film, 44: electron-emitting portion, 45: contact hole, 4
6: insulating layer, 47: Cr film, 50: ammeter, 51: power supply, 52: ammeter, 53: high-voltage power supply, 54: anode electrode, 55: vacuum vessel, 56: vacuum pump, 57: gate valve, 58 : Activation gas container, 59: valve, 7
1: electron source substrate, 72: X-direction wiring, 73: Y-direction wiring, 74: surface conduction electron-emitting device, 75: wiring resistance,
81: rear plate, 82: support frame, 83: glass substrate, 84: fluorescent film, 85: metal back, 86: face plate, Hv: high voltage terminal, 87: envelope, 88: getter, 89: shielding plate, 91: black conductive material, 92: phosphor, 101: image display device, 102: scanning circuit, 10
3: Control circuit, 104: Shift register, 105: Line memory, 106: Synchronous signal separation circuit, 107: Modulation signal generator, Vx and Va: DC voltage source, 131: Image display device, 132: Exhaust pipe, 133: Vacuum chamber,
134: gate valve, 135: exhaust device, 136: pressure gauge, 137: residual gas analyzer, 138 gas introduction line 139: introduction amount control means, 140: introduction material source, 14
1: power supply, 142: ammeter, 143: switch box.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 美樹 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 Fターム(参考) 5C080 AA18 BB06 CC03 DD05 DD28 EE29 EE30 FF12 GG02 GG12 JJ01 JJ02 JJ04 JJ05 JJ06 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Miki Tamura 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term in Canon Inc. (reference) 5C080 AA18 BB06 CC03 DD05 DD28 EE29 EE30 FF12 GG02 GG12 JJ01 JJ02 JJ04 JJ05 JJ06

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 基体上に複数の表面伝導型電子放出素子
を、3本以上のX方向配線と3本以上のY方向配線によ
りマトリクス状に接続した電子源の駆動方法であって、
前記電子源内の隣接する少なくとも9個以上の表面伝導
型電子放出素子の全てに対して、安定化工程後に、該安
定化工程後に印加される電圧の中で最も高い電圧であ
り、かつ、それぞれの電子放出素子に印加される電圧の
差が3%以内の実質同一の電圧からなる予備駆動電圧を
印加した後、該予備駆動電圧より低くかつ電子放出しき
い値電圧以上の駆動電圧にて駆動を行うことを特徴とす
る電子源の駆動方法。
1. A method for driving an electron source comprising a plurality of surface conduction electron-emitting devices connected in a matrix on a substrate by three or more X-directional wirings and three or more Y-directional wirings,
For all of at least nine or more adjacent surface conduction electron-emitting devices in the electron source, after the stabilization step, the voltage is the highest voltage among the voltages applied after the stabilization step, and After applying a pre-driving voltage consisting of substantially the same voltage within 3% of the voltage applied to the electron-emitting device, driving is performed at a driving voltage lower than the pre-driving voltage and equal to or higher than the electron emission threshold voltage. A method for driving an electron source.
【請求項2】 前記予備駆動電圧を印加する方法が、前
記Y方向配線のすべてに対して第1の電位を印加し、か
つ所定のタイミングごとに前記X方向配線を二つのグル
ープに分け、それぞれのグループに対してそれぞれ第1
の電位との差が予備駆動電圧に等しい第2の電位と、第
1の電位との差が予備駆動電圧より低い第3の電位を印
加する操作を、すべてのX方向配線が第2の電位を経験
するまで繰り返すことを特徴とする請求項1に記載の電
子源の駆動方法。
2. The method of applying a pre-driving voltage, comprising: applying a first potential to all of the Y-direction wirings; and dividing the X-direction wirings into two groups at predetermined timings. First for each group
The operation of applying a second potential whose difference from the first potential is equal to the pre-driving voltage and a third potential whose difference from the first potential is lower than the pre-driving voltage is performed by all the X-direction wirings having the second potential. 2. The method for driving an electron source according to claim 1, wherein the method is repeated until the operation is experienced.
【請求項3】 前記第2の電位を印加するグループが、
3本以下の隣接したX方向配線からなることを特徴とす
る請求項2に記載の電子源の駆動方法。
3. A group to which the second potential is applied,
3. The method according to claim 2, comprising three or less adjacent X-direction wirings.
【請求項4】 前記予備駆動電圧を印加する方法が、前
記X方向配線のすべてに対して第1の電位を印加し、か
つ所定のタイミングごとに前記Y方向配線を二つのグル
ープに分け、それぞれのグループに対してそれぞれ第1
の電位との差が予備駆動電圧に等しい第2の電位と、第
1の電位との差が予備駆動電圧より低い第3の電位を印
加する操作を、すべてのY方向配線が第2の電位を経験
するまで繰り返すことを特徴とする請求項1に記載の電
子源の駆動方法。
4. A method of applying a pre-driving voltage, comprising: applying a first potential to all of the X-direction wirings; dividing the Y-direction wirings into two groups at predetermined timing; First for each group
The operation of applying a second potential whose difference from the first potential is equal to the pre-driving voltage and a third potential whose difference from the first potential is lower than the pre-driving voltage is performed by all the Y-direction wirings having the second potential. 2. The method for driving an electron source according to claim 1, wherein the method is repeated until the operation is experienced.
【請求項5】 前記第2の電位を印加するグループが、
3本以下の隣接したY方向配線からなることを特徴とす
る請求項4に記載の電子源の駆動方法。
5. The group to which the second potential is applied,
5. The method of driving an electron source according to claim 4, comprising three or less adjacent Y-direction wirings.
【請求項6】 前記第1の電位と前記第3の電位との差
が、電子放出しきい値電圧より低い電圧であることを特
徴とする請求項2〜5のいずれかに記載の電子源の駆動
方法。
6. The electron source according to claim 2, wherein a difference between the first potential and the third potential is a voltage lower than an electron emission threshold voltage. Drive method.
【請求項7】 前記予備駆動電圧を印加する方法が、所
定のタイミングごとに前記X方向配線をグループAとグ
ループBの二つのグループに分け、かつ、前記Y方向配
線をグループCとグループDの二つのグループに分け、
グループAに印加する電位をV1、グループBに印加す
る電位をV2、グループCに印加する電位をV3、グル
ープDに印加する電位をV4とするとき、V1とV3の
差が予備駆動電圧に等しく、V2とV3の差、V1とV
4の差及びV2とV4の差のそれぞれが予備駆動電圧よ
り低くなるように設定して各電位を印加する操作を、す
べての電子放出素子が予備駆動電圧による駆動を経験す
るまで繰り返すことを特徴とする請求項1に記載の電子
源の駆動方法。
7. The method of applying a pre-driving voltage, wherein the X-directional wiring is divided into two groups of a group A and a group B at a predetermined timing, and the Y-directional wiring is divided into a group C and a group D. Divided into two groups,
When the potential applied to group A is V1, the potential applied to group B is V2, the potential applied to group C is V3, and the potential applied to group D is V4, the difference between V1 and V3 is equal to the pre-driving voltage. , V2 and V3, V1 and V
The operation of setting each of the difference of V4 and the difference of V2 and V4 to be lower than the pre-driving voltage and applying each potential is repeated until all the electron-emitting devices experience driving by the pre-driving voltage. The method for driving an electron source according to claim 1.
【請求項8】 前記グループAが隣接する3本以下のX
方向配線からなり、かつ、前記グループBが隣接する3
本以下のY方向配線からなることを特徴とする、請求項
7に記載の電子源の駆動方法。
8. The method according to claim 8, wherein said group A has three or less adjacent Xs.
Direction wiring, and the group B is adjacent to 3
8. The method of driving an electron source according to claim 7, comprising the following Y-direction wirings.
【請求項9】 前記電位V2とV4とが等しく、かつV
1とV3のいずれか一方とV2及びV4との差が電子放
出しきい値電圧より低い電圧であることを特徴とする、
請求項7または8に記載の電子源の駆動方法。
9. When the potentials V2 and V4 are equal and V
A difference between one of V1 and V3 and V2 and V4 is a voltage lower than an electron emission threshold voltage;
A method for driving an electron source according to claim 7.
【請求項10】 前記電子源の上部に、電子の照射によ
って励起発光する蛍光体を有する画像表示装置の駆動方
法において、請求項1〜請求項9のいずれか1つに記載
の電子源の駆動方法を使用することを特徴とする画像表
示装置の駆動方法。
10. A driving method of an image display device having a phosphor which is excited and emits light by irradiation of electrons on an upper portion of the electron source, wherein the driving of the electron source according to claim 1 is performed. A method for driving an image display device, comprising using the method.
【請求項11】 基体上に複数の表面伝導型電子放出素
子を、3本以上のX方向配線と3本以上のY方向配線に
よりマトリクス状に接続した電子源の製造方法であっ
て、前記電子源内の隣接する少なくとも9個以上の表面
伝導型電子放出素子の全てに対して、安定化工程後に、
該安定化工程後に印加されるか、または印加されると推
測される電圧の中で最も高い電圧であり、かつ、それぞ
れの電子放出素子に印加される電圧の差が3%以内の実
質同一の電圧からなる予備駆動電圧を印加することを特
徴とする電子源の製造方法。
11. A method of manufacturing an electron source, comprising connecting a plurality of surface conduction electron-emitting devices on a substrate in a matrix by three or more X-directional wirings and three or more Y-directional wirings. For all of the at least nine or more adjacent surface conduction electron-emitting devices in the source, after the stabilization step,
It is the highest voltage among the voltages applied or estimated to be applied after the stabilization step, and the difference between the voltages applied to the respective electron-emitting devices is substantially the same within 3%. A method for manufacturing an electron source, comprising applying a preliminary drive voltage comprising a voltage.
【請求項12】 前記予備駆動電圧を印加する方法が、
前記Y方向配線のすべてに対して第1の電位を印加し、
かつ所定のタイミングごとに前記X方向配線を二つのグ
ループに分け、それぞれのグループに対してそれぞれ第
1の電位との差が予備駆動電圧に等しい第2の電位と、
第1の電位との差が予備駆動電圧より低い第3の電位を
印加する操作を、すべてのX方向配線が第2の電位を経
験するまで繰り返すことを特徴とする請求項11に記載
の電子源の製造方法。
12. The method of applying the pre-driving voltage,
Applying a first potential to all of the Y-direction wirings;
And the X-direction wirings are divided into two groups at predetermined timings, and a second electric potential whose difference from the first electric potential is equal to the pre-driving voltage for each group;
12. The electron according to claim 11, wherein an operation of applying a third potential having a difference from the first potential lower than the pre-driving voltage is repeated until all the X-direction wirings experience the second potential. Source manufacturing method.
【請求項13】 前記第2の電位を印加するグループ
が、3本以下の隣接したX方向配線からなることを特徴
とする請求項12に記載の電子源の製造方法。
13. The method according to claim 12, wherein the group to which the second potential is applied includes three or less adjacent X-direction wirings.
【請求項14】 前記予備駆動電圧を印加する方法が、
前記X方向配線のすべてに対して第1の電位を印加し、
かつ所定のタイミングごとに前記Y方向配線を二つのグ
ループに分け、それぞれのグループに対してそれぞれ第
1の電位との差が予備駆動電圧に等しい第2の電位と、
第1の電位との差が予備駆動電圧より低い第3の電位を
印加する操作を、すべてのY方向配線が第2の電位を経
験するまで繰り返すことを特徴とする請求項11に記載
の電子源の製造方法。
14. The method of applying a pre-driving voltage,
Applying a first potential to all of the X-direction wirings;
And the Y-direction wirings are divided into two groups at predetermined timings, and a second potential having a difference from the first potential equal to the pre-driving voltage for each group,
12. The electron according to claim 11, wherein the operation of applying a third potential having a difference from the first potential lower than the pre-driving voltage is repeated until all the Y-direction wirings experience the second potential. Source manufacturing method.
【請求項15】 前記第2の電位を印加するグループ
が、3本以下の隣接したY方向配線からなることを特徴
とする請求項14に記載の電子源の駆動方法。
15. The method according to claim 14, wherein the group to which the second potential is applied comprises three or less adjacent Y-direction wirings.
【請求項16】 前記第1の電位と前記第3の電位との
差が、電子放出しきい値電圧より低い電圧であることを
特徴とする請求項12〜15のいずれかに記載の電子源
の駆動方法。
16. The electron source according to claim 12, wherein a difference between the first potential and the third potential is a voltage lower than an electron emission threshold voltage. Drive method.
【請求項17】 前記予備駆動電圧を印加する方法が、
所定のタイミングごとに前記X方向配線をグループAと
グループBの二つのグループに分け、かつ、前記Y方向
配線をグループCとグループDの二つのグループに分
け、グループAに印加する電位をV1、グループBに印
加する電位をV2、グループCに印加する電位をV3、
グループDに印加する電位をV4とするとき、V1とV
3の差が予備駆動電圧に等しく、V2とV3の差、V1
とV4の差及びV2とV4の差のそれぞれが予備駆動電
圧より低くなるように設定して各電位を印加する操作
を、すべての電子放出素子が予備駆動電圧による駆動を
経験するまで繰り返すことを特徴とする請求項11に記
載の電子源の製造方法。
17. The method of applying a pre-driving voltage,
The X-directional wiring is divided into two groups, Group A and Group B, at every predetermined timing, and the Y-directional wiring is divided into two groups, Group C and Group D, and the potential applied to Group A is V1, The potential applied to group B is V2, the potential applied to group C is V3,
When the potential applied to the group D is V4, V1 and V
3 is equal to the pre-driving voltage, the difference between V2 and V3, V1
The operation of setting each of the difference between V2 and V4 and the difference between V2 and V4 to be lower than the pre-driving voltage and applying each potential is repeated until all the electron-emitting devices experience driving by the pre-driving voltage. The method for manufacturing an electron source according to claim 11, wherein:
【請求項18】 前記グループAが隣接する3本以下の
X方向配線からなり、かつ、前記グループBが隣接する
3本以下のY方向配線からなることを特徴とする、請求
項17に記載の電子源の製造方法。
18. The method according to claim 17, wherein said group A comprises three or less adjacent X-direction wirings, and said group B comprises three or less adjacent Y-direction wirings. Manufacturing method of electron source.
【請求項19】 前記電位V2とV4が等しく、かつV
1とV3のいずれか一方とV2及びV4との差が電子放
出しきい値電圧より低い電圧であることを特徴とする、
請求項17または18に記載の電子源の駆動方法。
19. The potentials V2 and V4 are equal and V
A difference between one of V1 and V3 and V2 and V4 is a voltage lower than an electron emission threshold voltage;
A method for driving an electron source according to claim 17.
【請求項20】 前記電子源の上部に、電子の照射によ
って励起発光する蛍光体を有する画像表示装置の製造方
法において、請求項11〜請求項19のいずれか1つに
記載の電子源の製造方法を使用することを特徴とする画
像表示装置の製造方法。
20. The method of manufacturing an electron source according to claim 11, wherein a method of manufacturing an image display device having a phosphor, which is excited and emits light by irradiation of electrons, above the electron source. A method for manufacturing an image display device, comprising using the method.
JP4553099A 1999-02-23 1999-02-23 Electron source, image display device drive method and its manufacture Pending JP2000242219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4553099A JP2000242219A (en) 1999-02-23 1999-02-23 Electron source, image display device drive method and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4553099A JP2000242219A (en) 1999-02-23 1999-02-23 Electron source, image display device drive method and its manufacture

Publications (1)

Publication Number Publication Date
JP2000242219A true JP2000242219A (en) 2000-09-08

Family

ID=12721969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4553099A Pending JP2000242219A (en) 1999-02-23 1999-02-23 Electron source, image display device drive method and its manufacture

Country Status (1)

Country Link
JP (1) JP2000242219A (en)

Similar Documents

Publication Publication Date Title
US6225749B1 (en) Method of driving electron-emitting device, method of driving electron source using the electron-emitting device, and method of driving image forming apparatus using the electron source
US6815884B2 (en) Electron source forming substrate, and electron source and image display apparatus using the same
JP3423661B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH1154027A (en) Electron source and manufacture of image forming device
JP2001319564A (en) Substrate for forming electron source, electron source and picture display device using this substrate
JP2001319561A (en) Electron source and picture display device
JP2000242219A (en) Electron source, image display device drive method and its manufacture
JP3548431B2 (en) Electron source and image forming apparatus using the electron source
JP3241599B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP2000082384A (en) Electron emission element, electron source and image forming device and manufacture of electron emission element
JP3423527B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP2000149787A (en) Manufacture of image forming device and image forming device
JP2000243252A (en) Electron source, image forming device and manufacture of the same
JP2000231875A (en) Manufacture of electron source and device therefor
JP2000123735A (en) Manufacture of image forming device
JPH09330676A (en) Electron emitting element, electron source, and image forming device
JP2000243257A (en) Manufacture of electron emission element, electron source and image forming device
JP2002367508A (en) Electron emitting element, electron source, and manufacturing method for image forming device
JPH10337900A (en) Manufacture of electron source and image forming apparatus
JPH11312461A (en) Manufacture of image forming device using electron source board and its manufacture
JP2000149793A (en) Evaluation device and evaluation method of electron emission element and manufacture of electron emission element, electron source substrate and image formation device
JPH11120903A (en) Electron source, display panel, and manufacture of image forming device
JP2000251656A (en) Airtight vessel, electron source, and image forming device
JP2000251668A (en) Electron emission element, electron source, image forming device, and manufacture of the electron emission element and the electron source
JPH09231923A (en) Image forming device and manufacture thereof