JP2000228419A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000228419A
JP2000228419A JP11028568A JP2856899A JP2000228419A JP 2000228419 A JP2000228419 A JP 2000228419A JP 11028568 A JP11028568 A JP 11028568A JP 2856899 A JP2856899 A JP 2856899A JP 2000228419 A JP2000228419 A JP 2000228419A
Authority
JP
Japan
Prior art keywords
film
blm
solder
ccb
lsi chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11028568A
Other languages
Japanese (ja)
Inventor
Seishi Imasu
誠士 今須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11028568A priority Critical patent/JP2000228419A/en
Publication of JP2000228419A publication Critical patent/JP2000228419A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Abstract

PROBLEM TO BE SOLVED: To prevent occurrence of a crack in a PIQ film (a polyimide resin) due to stress of a BLM(ball limiting metallization) film, contamination of a chamber due to sputter-etching, occurrence of a overhang shape of the BLM film due to side etching of the PIQ film upon removal of a resist and the like in the process of fabricating a semiconductor device. SOLUTION: When a CCB(controlled collapse bonding) solder is formed in this under-filled BGA(ball grid array) package such as a logic LSI, memory LSI, etc., a BLM film 13 for CCB solder 1 bonding is formed on metal wiring 11 of an LSI chip (step 302) and then a PIQ film 15 is formed on a portion other than the CCB solder 1 bonding portion on the BLM film 13 (step 303). Consequently, the BLM film 13 is not formed on the PIQ film 15, that is, no processing of the BLM film 13 onto the PIQ film 15 is required.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特にアンダーフィル型BGA(BallGrid A
rray ),PGA(Pin Grid Array)パッケージの製造
プロセスにおいて、保護膜のクラック発生などの防止対
策として好適な半導体装置およびその製造方法に適用し
て有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technique, and more particularly to an underfill type BGA (Ball Grid A).
The present invention relates to a semiconductor device suitable for preventing cracks in a protective film and the like in a manufacturing process of a PRA (Pin Grid Array) package and a technique effective when applied to a manufacturing method thereof.

【0002】[0002]

【従来の技術】たとえば、本発明者が検討した技術とし
て、アンダーフィル型パッケージにおいては、LSI
(Large Scale Integration )チップがCCB(Contro
led Collapse Bonding)はんだにより基板との電気的導
通を得て、このLSIチップの主面側に保護膜としてP
IQ(ポリイミド系樹脂:日立製)膜を形成する構造の
ものが考えられる。このPIQ膜は、アンダーフィル樹
脂との接着性を確保する役割も兼ねている。
2. Description of the Related Art For example, as a technique studied by the present inventors, in an underfill type package, an LSI
(Large Scale Integration) chip is CCB (Contro
led Collapse Bonding) Solder is used to obtain electrical continuity with the substrate, and a P film is formed on the main surface of this LSI chip as a protective film.
A structure that forms an IQ (polyimide resin: manufactured by Hitachi) film is conceivable. This PIQ film also has a role of ensuring adhesiveness with the underfill resin.

【0003】なお、このようなアンダーフィル型パッケ
ージなどの半導体装置に関する技術としては、たとえば
1993年5月31日、日経BP社発行の「実践講座V
LSIパッケージング技術(上),(下)」に記載され
る技術などが挙げられる。
[0003] As a technique related to a semiconductor device such as such an underfill type package, for example, “Practical Course V” published by Nikkei BP on May 31, 1993.
LSI packaging technology (upper), (lower) ".

【0004】[0004]

【発明が解決しようとする課題】ところで、前記のよう
なアンダーフィル型パッケージにおいては、たとえば図
7に示すように、LSIチップ2の主面側にPIQ膜1
5を形成し、さらにこのPIQ膜15上にCCBはんだ
1の接合用のBLM(Ball Limiting Metallization )
膜13を形成する構造となっている。
By the way, in the underfill type package as described above, for example, as shown in FIG.
5 and a BLM (Ball Limiting Metallization) for joining the CCB solder 1 on the PIQ film 15.
The structure is such that the film 13 is formed.

【0005】このようなパッケージ構造の製造プロセス
においては、BLM膜13の応力によるPIQ膜15
のクラックの発生、スパッタエッチングによるチャン
バの汚染、レジスト除去(アッシング)時のPIQ膜
15のサイドエッチングによるBLM膜13のオーバー
ハング形状の発生(図7)、BLM膜13のカバレジ
を確保するために感光性のPIQ膜15を用いなければ
ならない(非感光性PIQ膜は使用できない)、などの
問題点が考えられる。
In the manufacturing process of such a package structure, the PIQ film 15 due to the stress of the BLM film 13 is used.
Cracks, contamination of the chamber by sputter etching, overhang of the BLM film 13 by side etching of the PIQ film 15 at the time of resist removal (ashing) (FIG. 7), and securing of coverage of the BLM film 13 There is a problem that the photosensitive PIQ film 15 must be used (a non-photosensitive PIQ film cannot be used).

【0006】そこで、本発明の目的は、PIQなどの保
護膜上にBLM膜を形成する構造から、BLM膜上に保
護膜を形成する構造とすることによって、前記〜の
ような製造プロセス上の問題点を解消することができる
半導体装置およびその製造方法を提供することにある。
Accordingly, an object of the present invention is to change the structure in which a BLM film is formed on a protective film such as a PIQ from a structure in which a protective film is formed on a BLM film, thereby improving the above-described manufacturing process. An object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which can solve the problems.

【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
[0007] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0009】すなわち、本発明による半導体装置は、基
板に搭載されるLSIチップのメタル配線上にCCBは
んだ接合用のBLM膜が形成され、このBLM膜上に保
護膜が形成された構造とするものである。特に、LSI
チップと基板との接合部分にアンダーフィル樹脂が充填
され、基板の裏面側に外部端子となるはんだボールまた
はリードピンが配列された、アンダーフィル型BGA,
PGAパッケージに適用するようにしたものである。ま
た、保護膜はPIQなどのポリイミド系樹脂膜とするも
のである。
That is, the semiconductor device according to the present invention has a structure in which a BLM film for CCB solder bonding is formed on a metal wiring of an LSI chip mounted on a substrate, and a protective film is formed on the BLM film. It is. In particular, LSI
An underfill type BGA, in which a bonding portion between a chip and a substrate is filled with an underfill resin and solder balls or lead pins serving as external terminals are arranged on the back side of the substrate,
This is applied to a PGA package. The protective film is a polyimide resin film such as PIQ.

【0010】また、本発明による半導体装置の製造方法
は、LSIチップのメタル配線上にCCBはんだ接合用
のBLM膜を形成し、このBLM膜上のCCBはんだ接
合部分を除く部分に保護膜を形成し、BLM膜上のCC
Bはんだ接合部分にCCBはんだを形成し、CCBはん
だが形成されたLSIチップを基板に搭載し、LSIチ
ップと基板との接合部分にアンダーフィル樹脂を充填
し、基板の裏面側に外部端子を形成する、各工程を含む
ものである。
In the method of manufacturing a semiconductor device according to the present invention, a BLM film for bonding a CCB solder is formed on a metal wiring of an LSI chip, and a protective film is formed on a portion of the BLM film except for a CCB solder bonding portion. And the CC on the BLM film
Form the CCB solder at the B solder joint, mount the LSI chip with the CCB solder on the board, fill the joint between the LSI chip and the board with underfill resin, and form external terminals on the back side of the board And includes the respective steps.

【0011】または、LSIチップのメタル配線上にC
CBはんだ接合用のBLM膜を形成した後、BLM膜上
のCCBはんだ接合部分にCCBはんだを形成してか
ら、このBLM膜上のCCBはんだ接合部分を除く部分
に保護膜を形成し、以降は前記と同様の工程を行うもの
である。
[0011] Alternatively, C on the metal wiring of the LSI chip
After forming a BLM film for CB solder bonding, a CCB solder is formed on the CCB solder bonding portion on the BLM film, and then a protective film is formed on a portion of the BLM film other than the CCB solder bonding portion. The same process as described above is performed.

【0012】よって、前記半導体装置およびその製造方
法によれば、 PIQなどの保護膜上へのBLM膜の形成がなくなる
ことから、保護膜のクラックの発生をなくすことができ
る、 保護膜上へのBLM膜の加工を行わないため、スパッ
タエッチングによるチャンバの汚染が発生しない、 保護膜上へのBLM膜の加工を行わないため、BLM
膜のオーバーハング形状が発生しない、 BLM膜のカバレジを考慮しなくてすむことから、感
光性および非感光性の両方の保護膜を使用することがで
きる、などの効果が得られる。
Therefore, according to the semiconductor device and the method of manufacturing the same, since the formation of the BLM film on the protective film such as the PIQ is eliminated, it is possible to eliminate the occurrence of cracks in the protective film. Since the BLM film is not processed, the contamination of the chamber due to sputter etching does not occur. Since the BLM film is not processed on the protective film, the BLM is not processed.
Since the overhang shape of the film does not occur and the coverage of the BLM film does not need to be considered, effects such as the use of both photosensitive and non-photosensitive protective films are obtained.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and the description thereof will not be repeated.

【0014】(実施の形態1)図1は本発明の実施の形
態1である半導体装置を示す概略断面図、図2は本実施
の形態1の半導体装置を示す概略平面図および概略底面
図、図3は本実施の形態1の半導体装置において、LS
IチップへのCCBはんだの形成方法を示すフロー図、
図4はパッケージの製造方法を示すフロー図である。
(First Embodiment) FIG. 1 is a schematic sectional view showing a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a schematic plan view and a schematic bottom view showing the semiconductor device according to the first embodiment, FIG. 3 shows the semiconductor device according to the first embodiment in which LS
Flow chart showing a method of forming CCB solder on an I chip,
FIG. 4 is a flowchart showing a method of manufacturing a package.

【0015】まず、図1および図2により、本実施の形
態1の半導体装置の概略構成の一例を説明する。
First, an example of a schematic configuration of the semiconductor device of the first embodiment will be described with reference to FIGS.

【0016】本実施の形態1の半導体装置は、たとえば
ロジックLSI、メモリLSIなどのアンダーフィル型
BGAパッケージとされ、CCBはんだ1が形成された
LSIチップ2と、このLSIチップ2がフェースダウ
ン構造で搭載される基板3と、LSIチップ2と基板3
との接合部分を充填するアンダーフィル樹脂4と、LS
Iチップ2のCCBはんだ1と電気的に接続されて基板
3の裏面に配列されるはんだボール5などから構成さ
れ、このBGAパッケージは製品基盤に面実装されて搭
載される構造となっている。
The semiconductor device of the first embodiment is an underfill type BGA package such as a logic LSI or a memory LSI, and has an LSI chip 2 on which CCB solder 1 is formed, and this LSI chip 2 has a face-down structure. Substrate 3 to be mounted, LSI chip 2 and substrate 3
Underfill resin 4 filling the joint portion with
The BGA package has a structure in which it is electrically connected to the CCB solder 1 of the I chip 2 and is arranged on the back surface of the substrate 3 and the like, and the BGA package is mounted on a product base by surface mounting.

【0017】LSIチップ2には、たとえばロジック、
メモリなどの集積回路(図示せず)が形成され、また主
面上に複数のCCBはんだ1が配列され、これらのCC
Bはんだ1は集積回路の入出力部にそれぞれ電気的に接
続されている。
In the LSI chip 2, for example, a logic
An integrated circuit (not shown) such as a memory is formed, and a plurality of CCB solders 1 are arranged on a main surface.
The B solder 1 is electrically connected to the input / output unit of the integrated circuit.

【0018】基板3は、たとえば多層配線基板などから
なり、電源用、信号用の複数のパッド(図示せず)が設
けられ、これらのパッドから各層の配線、各層間を貫通
するスルーホールを介して裏面の複数のはんだボール5
にそれぞれ電気的に接続されている。
The substrate 3 is composed of, for example, a multi-layer wiring board, and is provided with a plurality of pads for power supply and signal (not shown), and through these pads, wiring of each layer and through holes penetrating through each layer. Solder balls 5 on the back
Are electrically connected to each other.

【0019】アンダーフィル樹脂4は、たとえばエポキ
シ系の樹脂材料などからなり、温度サイクルにおける熱
膨張差を小さくし、LSIチップ2のCCBはんだ1と
基板3との接合部分に集中する応力がこのアンダーフィ
ル樹脂4により緩和されるようになっている。
The underfill resin 4 is made of, for example, an epoxy resin material, and reduces the difference in thermal expansion in a temperature cycle, and the stress concentrated on the joint portion between the CCB solder 1 of the LSI chip 2 and the substrate 3 causes the underfill resin 4 to lose its stress. It is alleviated by the fill resin 4.

【0020】はんだボール5は、たとえば球形のCCB
はんだなどからなり、外部端子として基板3の裏面に配
列され、このはんだボール5を介してLSIチップ2が
搭載された基板3は製品基盤に面実装される。
The solder balls 5 are, for example, spherical CCBs.
The substrate 3 which is made of solder or the like and is arranged on the back surface of the substrate 3 as external terminals, and on which the LSI chip 2 is mounted via the solder balls 5, is surface-mounted on a product base.

【0021】次に、本実施の形態1の作用について、始
めにLSIチップ2へのCCBはんだ1の形成方法を図
3のフローに基づいて説明する。図3において、右側の
図は各ステップに対応するLSIチップ2の断面図であ
る。
Next, with respect to the operation of the first embodiment, a method of forming the CCB solder 1 on the LSI chip 2 will be described with reference to the flow of FIG. In FIG. 3, the figure on the right side is a cross-sectional view of the LSI chip 2 corresponding to each step.

【0022】まず、配線工程(ステップ301)におい
て、LSIチップ2の主面側のCCBはんだ1の接合部
分にメタル配線11を形成し、さらにこのメタル配線1
1の表面にプロテクション膜12を形成した後、CCB
はんだ1の接合部分を開孔する。この状態が、LSIチ
ップ2にCCBはんだ1を形成する際の初期状態とな
る。
First, in a wiring step (step 301), a metal wiring 11 is formed at the joint of the CCB solder 1 on the main surface side of the LSI chip 2, and the metal wiring 11 is formed.
After forming a protection film 12 on the surface of
A hole is formed in the joint of the solder 1. This state is an initial state when the CCB solder 1 is formed on the LSI chip 2.

【0023】続いて、BLM膜形成工程(ステップ30
2)において、まずBLM膜13のスパッタ処理(ステ
ップ302a)により、LSIチップ2のメタル配線1
1上にCCBはんだ1の接合用のBLM膜13を形成す
る。そして、ホトレジスト処理(ステップ302b)に
より、BLM膜13上のCCBはんだ1の接合部分にレ
ジスト14を塗布し、露光する。
Subsequently, a BLM film forming step (step 30)
2) First, the metal wiring 1 of the LSI chip 2 is formed by the sputtering process of the BLM film 13 (Step 302a).
A BLM film 13 for joining the CCB solder 1 is formed on the first BLM film 1. Then, a resist 14 is applied to the bonding portion of the CCB solder 1 on the BLM film 13 by a photoresist process (step 302b), and is exposed.

【0024】その後、このBLM膜形成工程において、
BLM膜13のエッチング処理(ステップ302c)に
より、レジスト14が塗布されていない部分のBLM膜
13をエッチングする。そして、レジスト除去処理(ス
テップ302d)により、レジスト14を除去する。
Thereafter, in this BLM film forming step,
By etching the BLM film 13 (step 302c), the portion of the BLM film 13 where the resist 14 is not applied is etched. Then, the resist 14 is removed by a resist removal process (Step 302d).

【0025】たとえば、このBLM膜13は、Cr/N
i/Auのメタル膜により形成され、各メタル膜の膜厚
は約70/400/100nm程度である。また、以下
において形成されるPIQ膜下へのはみ出し距離につい
ては、PIQ膜の下地のPRO膜が露出しないことが必
要である。
For example, this BLM film 13 is made of Cr / N
It is formed of an i / Au metal film, and the thickness of each metal film is about 70/400/100 nm. In addition, the protruding distance below the PIQ film formed below requires that the PRO film underlying the PIQ film is not exposed.

【0026】続いて、PIQ膜形成工程(ステップ30
3)において、まずPIQ膜15の塗布・ベーク処理
(ステップ303a)により、BLM膜13上にPIQ
膜15を塗布し、このPIQ膜15をベーキングする。
このベーキング温度は、たとえばBLM膜13の耐熱温
度の約200℃以下程度で処理する。そして、PIQ膜
15の感光・現像処理(ステップ303b)により、P
IQ膜15のCCBはんだ1の接合部分を感光した後に
現像し、BLM膜13上のCCBはんだ1の接合部分を
除く部分にPIQ膜15を形成する。
Subsequently, a PIQ film forming step (step 30)
In 3), first, the PIQ film 15 is coated and baked (step 303a) to form a PIQ film on the BLM film 13.
A film 15 is applied, and the PIQ film 15 is baked.
The baking temperature is, for example, about 200 ° C. or less, which is the heat resistant temperature of the BLM film 13. Then, the PQ film 15 is exposed and developed (step 303b),
After exposing the joint portion of the CCB solder 1 on the IQ film 15 and developing it, the PIQ film 15 is formed on a portion of the BLM film 13 excluding the joint portion of the CCB solder 1.

【0027】さらに、CCBはんだ形成工程(ステップ
304)において、BLM膜13上のCCBはんだ1の
接合部分にCCBはんだ1を形成する。これにより、L
SIチップ2にCCBはんだ1が形成され、このCCB
はんだ1が形成されたLSIチップ2を完成させること
ができる。
Further, in the CCB solder forming step (step 304), the CCB solder 1 is formed on the BLM film 13 at the joint of the CCB solder 1. Thus, L
The CCB solder 1 is formed on the SI chip 2 and this CCB
The LSI chip 2 on which the solder 1 is formed can be completed.

【0028】次に、BGAパッケージの製造方法を図4
のフローに基づいて説明する。図4において、右側の図
は各ステップに対応するBGAパッケージの断面図であ
る。
Next, a method of manufacturing a BGA package will be described with reference to FIG.
Description will be made based on the flow of FIG. In FIG. 4, the figure on the right side is a cross-sectional view of the BGA package corresponding to each step.

【0029】まず、LSIチップ搭載工程(ステップ4
01)において、CCBはんだ1が形成されたLSIチ
ップ2を基板3の主面側に搭載し、リフローを通して基
板3のパッドとLSIチップ2のCCBはんだ1とをは
んだ付けする。
First, an LSI chip mounting process (Step 4)
In 01), the LSI chip 2 on which the CCB solder 1 is formed is mounted on the main surface side of the substrate 3, and the pads of the substrate 3 and the CCB solder 1 of the LSI chip 2 are soldered through reflow.

【0030】さらに、アンダーフィル樹脂充填工程(ス
テップ402)において、LSIチップ2と基板3との
接合部分にアンダーフィル樹脂4を充填し、このアンダ
ーフィル樹脂4をベーキングする。
Further, in an underfill resin filling step (step 402), the joint between the LSI chip 2 and the substrate 3 is filled with the underfill resin 4, and the underfill resin 4 is baked.

【0031】続いて、はんだボール形成工程(ステップ
403)において、基板3の裏面側にはんだボール5を
形成する。これにより、LSIチップ2を基板3に搭載
し、外部端子が形成されたBGAパッケージが完成す
る。
Subsequently, in a solder ball forming step (step 403), solder balls 5 are formed on the back surface of the substrate 3. As a result, the LSI chip 2 is mounted on the substrate 3 and a BGA package in which external terminals are formed is completed.

【0032】そして、このBGAパッケージを、パッケ
ージ搭載工程(ステップ404)において、製品基盤2
1の主面側に他のパッケージ、電子部品などとともに搭
載し、リフローを通してはんだ付けすることにより、た
とえばコンピュータなどの種々の装置に組み込まれる製
品基盤21を完成させることができる。
Then, in the package mounting step (step 404), this BGA package is
By mounting it along with other packages, electronic components, and the like on the main surface side of 1 and soldering it through reflow, it is possible to complete a product base 21 incorporated in various devices such as a computer.

【0033】従って、本実施の形態1の半導体装置によ
れば、LSIチップ2へのCCBはんだ1の形成におい
て、BLM膜13を形成した後にPIQ膜15を形成す
ることにより、PIQ膜15上へのBLM膜13の形成
がなくなることから、PIQ膜15のクラックの発生を
なくすことができる。さらに、PIQ膜15上へのBL
M膜13の加工を行わないため、スパッタエッチングに
よるチャンバの汚染が発生せず、またBLM膜13のオ
ーバーハング形状が発生しない。また、BLM膜13の
カバレジを考慮しなくてすむことから、感光性および非
感光性の両方のPIQ膜15を使用することができる。
Therefore, according to the semiconductor device of the first embodiment, in forming the CCB solder 1 on the LSI chip 2, the PIQ film 15 is formed after the BLM film 13 is formed, so that the PIQ film 15 Since the formation of the BLM film 13 is eliminated, the occurrence of cracks in the PIQ film 15 can be eliminated. Further, BL on the PIQ film 15
Since the processing of the M film 13 is not performed, contamination of the chamber due to sputter etching does not occur, and an overhang shape of the BLM film 13 does not occur. Further, since it is not necessary to consider the coverage of the BLM film 13, both the photosensitive and non-photosensitive PIQ films 15 can be used.

【0034】すなわち、現状の製造プロセスにおいて発
生している問題点は、PIQ膜15のクラックの発生、
チャンバの汚染、BLM膜13のオーバーハング形状、
であるが、これらは全てPIQ膜15上にBLM膜13
を形成するために発生するものである。そこで、本実施
の形態においては、BLM膜13を形成した上でPIQ
膜15を形成することで、これらの問題点を解消するこ
とができる。
That is, the problems that have occurred in the current manufacturing process are the generation of cracks in the PIQ film 15,
Chamber contamination, overhanging shape of the BLM film 13,
However, these are all on the BLM film 13 on the PIQ film 15.
Is generated to form Therefore, in the present embodiment, after the BLM film 13 is formed, the PIQ
By forming the film 15, these problems can be solved.

【0035】(実施の形態2)図5は本発明の実施の形
態2である半導体装置を示す概略断面図、図6は本実施
の形態2の半導体装置において、LSIチップへのCC
Bはんだの形成方法を示すフロー図である。
(Embodiment 2) FIG. 5 is a schematic sectional view showing a semiconductor device according to Embodiment 2 of the present invention, and FIG. 6 shows a semiconductor device according to Embodiment 2 of the present invention.
It is a flowchart which shows the formation method of B solder.

【0036】本実施の形態2の半導体装置は、たとえば
ロジックLSI、メモリLSIなどのアンダーフィル型
PGAパッケージとされ、前記実施の形態1との相違点
は、BGAパッケージ構造に代えてPGAパッケージ構
造を採用し、さらにLSIチップへのCCBはんだの形
成方法が異なる点である。
The semiconductor device according to the second embodiment is an underfill type PGA package such as a logic LSI or a memory LSI. The difference from the first embodiment is that a PGA package structure is used instead of the BGA package structure. The difference is that the method of forming the CCB solder on the LSI chip is different.

【0037】すなわち、本実施の形態2のPGAパッケ
ージは、図5に示すように、CCBはんだ1が形成され
たLSIチップ2と、このLSIチップ2がフェースダ
ウン構造で搭載される基板3と、LSIチップ2と基板
3との接合部分を充填するアンダーフィル樹脂4と、L
SIチップ2のCCBはんだ1と電気的に接続されて基
板3の裏面に配列されるリードピン31などから構成さ
れている。
That is, as shown in FIG. 5, the PGA package according to the second embodiment includes an LSI chip 2 on which CCB solder 1 is formed, and a substrate 3 on which the LSI chip 2 is mounted in a face-down structure. An underfill resin 4 for filling a joint between the LSI chip 2 and the substrate 3;
It comprises lead pins 31 electrically connected to the CCB solder 1 of the SI chip 2 and arranged on the back surface of the substrate 3.

【0038】さらに、LSIチップ2へのCCBはんだ
1の形成方法においては、図6のフローに示すように実
施する。まず、前記実施の形態1と同様に、配線工程
(ステップ601)、BLM膜13のスパッタ処理(ス
テップ602a)、ホトレジスト処理(ステップ602
b)、BLM膜13のエッチング処理(ステップ602
c)、およびレジスト除去処理(ステップ602d)に
よる、BLM膜形成工程(ステップ602)を実施す
る。
Further, the method of forming the CCB solder 1 on the LSI chip 2 is performed as shown in the flow of FIG. First, similarly to the first embodiment, a wiring process (step 601), a sputtering process for the BLM film 13 (step 602a), and a photoresist process (step 602)
b), etching of the BLM film 13 (Step 602)
c) and a BLM film forming step (step 602) by a resist removal processing (step 602d).

【0039】続いて、PIQ膜形成工程を行う前にCC
Bはんだ形成工程を実施し、このCCBはんだ形成工程
(ステップ603)において、BLM膜13上のCCB
はんだ1の接合部分にCCBはんだ1を形成する。その
後、PIQ膜形成工程(ステップ604)において、P
IQ膜15の塗布・ベーク処理(ステップ604a)に
より、BLM膜13上のCCBはんだ1の接合部分を除
く部分にPIQ膜15を形成する。これにより、CCB
はんだ1が形成されたLSIチップ2を完成させること
ができる。
Subsequently, before performing the PIQ film forming step, CC
A B solder forming step is performed. In this CCB solder forming step (step 603), the CCB on the BLM film 13 is removed.
The CCB solder 1 is formed at the joint of the solder 1. Thereafter, in the PIQ film forming step (step 604), P
By applying and baking the IQ film 15 (step 604a), the PIQ film 15 is formed on the BLM film 13 except for the joint portion of the CCB solder 1. Thereby, CCB
The LSI chip 2 on which the solder 1 is formed can be completed.

【0040】従って、本実施の形態2の半導体装置によ
れば、前記実施の形態1と同様にBLM膜13を形成し
た後にPIQ膜15を形成することにより、PIQ膜1
5上へのBLM膜13の形成がなくなることから、PI
Q膜15のクラックの発生をなくすことができる。さら
に、PIQ膜15上へのBLM膜13の加工を行わない
ため、スパッタエッチングによるチャンバの汚染が発生
せず、またBLM膜13のオーバーハング形状が発生し
ない。また、BLM膜13のカバレジを考慮しなくてす
むことから、感光性および非感光性の両方のPIQ膜1
5を使用することができる。特に、本実施の形態2にお
いては、CCBはんだ1を形成した後にPIQ膜15を
形成することにより、PIQ膜15へのはんだの浸透を
防ぐことができる。
Therefore, according to the semiconductor device of the second embodiment, the PIQ film 15 is formed after the BLM film 13 is formed in the same manner as in the first embodiment.
Since no BLM film 13 is formed on
The generation of cracks in the Q film 15 can be eliminated. Furthermore, since the processing of the BLM film 13 on the PIQ film 15 is not performed, contamination of the chamber due to sputter etching does not occur, and the overhang shape of the BLM film 13 does not occur. Further, since it is not necessary to consider the coverage of the BLM film 13, both the photosensitive and non-photosensitive PIQ films 1
5 can be used. In particular, in the second embodiment, by forming the PIQ film 15 after the CCB solder 1 is formed, it is possible to prevent the penetration of the solder into the PIQ film 15.

【0041】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。たとえば、半導体装置としては、ロジックLSI、
メモリLSIなどの他に、ロジックおよびメモリなどが
混載されたシステムLSIなどについても広く適用可能
である。さらに、PIQ膜の他に、ポリイミド系などの
他の樹脂を保護膜として使用することも可能である。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible. For example, as a semiconductor device, a logic LSI,
In addition to a memory LSI and the like, the present invention can be widely applied to a system LSI and the like in which a logic and a memory are mounted. Further, in addition to the PIQ film, another resin such as a polyimide resin can be used as the protective film.

【0042】[0042]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0043】(1).LSIチップのメタル配線上にBLM
膜が形成され、このBLM膜上に保護膜が形成された構
造とすることで、保護膜上へのBLM膜の形成がなくな
るので、保護膜のクラックの発生を防止することが可能
となる。
(1) BLM on metal wiring of LSI chip
With the structure in which the film is formed and the protective film is formed on the BLM film, the formation of the BLM film on the protective film is eliminated, so that the occurrence of cracks in the protective film can be prevented.

【0044】(2).前記(1) により、保護膜上へのBLM
膜の加工を行わないので、スパッタエッチングによるチ
ャンバの汚染の発生を防止することが可能となる。
(2) According to the above (1), BLM on the protective film
Since the film is not processed, it is possible to prevent occurrence of contamination of the chamber due to sputter etching.

【0045】(3).前記(1) により、保護膜上へのBLM
膜の加工を行わないので、BLM膜のオーバーハング形
状の発生を防止することが可能となる。
(3) According to the above (1), BLM on the protective film
Since the film is not processed, it is possible to prevent the BLM film from being overhanged.

【0046】(4).前記(1) により、BLM膜のカバレジ
を考慮しなくてすむので、感光性および非感光性の両方
の保護膜を使用することが可能となる。
(4) According to the above (1), it is not necessary to consider the coverage of the BLM film, so that it is possible to use both photosensitive and non-photosensitive protective films.

【0047】(5).前記(1) 〜(4) により、保護膜上にB
LM膜を形成する構造から、BLM膜上に保護膜を形成
する構造とすることによって、製造プロセス上の問題点
を解消することができるので、歩留まりの向上が可能と
なる。
(5) According to the above (1) to (4), B
By adopting a structure in which a protective film is formed on a BLM film instead of a structure in which an LM film is formed, a problem in a manufacturing process can be solved, so that the yield can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1である半導体装置を示す
概略断面図である。
FIG. 1 is a schematic sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図2】(a),(b) は本発明の実施の形態1の半導体装置
を示す概略平面図および概略底面図である。
FIGS. 2A and 2B are a schematic plan view and a schematic bottom view showing the semiconductor device according to the first embodiment of the present invention; FIGS.

【図3】本発明の実施の形態1の半導体装置において、
LSIチップへのCCBはんだの形成方法を示すフロー
図である。
FIG. 3 shows a semiconductor device according to the first embodiment of the present invention;
FIG. 4 is a flowchart showing a method of forming CCB solder on an LSI chip.

【図4】本発明の実施の形態1の半導体装置において、
パッケージの製造方法を示すフロー図である。
FIG. 4 shows a semiconductor device according to the first embodiment of the present invention;
It is a flowchart which shows the manufacturing method of a package.

【図5】本発明の実施の形態2である半導体装置を示す
概略断面図である。
FIG. 5 is a schematic sectional view showing a semiconductor device according to a second embodiment of the present invention;

【図6】本発明の実施の形態2の半導体装置において、
LSIチップへのCCBはんだの形成方法を示すフロー
図である。
FIG. 6 shows a semiconductor device according to a second embodiment of the present invention;
FIG. 4 is a flowchart showing a method of forming CCB solder on an LSI chip.

【図7】本発明の前提となる半導体装置において、LS
IチップのCCBはんだの形成部分を示す概略断面図で
ある。
FIG. 7 shows a semiconductor device according to the present invention;
It is a schematic sectional drawing which shows the formation part of CCB solder of an I chip.

【符号の説明】[Explanation of symbols]

1 CCBはんだ 2 LSIチップ 3 基板 4 アンダーフィル樹脂 5 はんだボール 11 メタル配線 12 プロテクション膜 13 BLM膜 14 レジスト 15 PIQ膜 21 製品基盤 31 リードピン DESCRIPTION OF SYMBOLS 1 CCB solder 2 LSI chip 3 Substrate 4 Underfill resin 5 Solder ball 11 Metal wiring 12 Protection film 13 BLM film 14 Resist 15 PIQ film 21 Product base 31 Lead pin

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 LSIチップと、このLSIチップが搭
載される基板とを有し、前記LSIチップの主面側と前
記基板の主面側とがCCBはんだにより電気的に接続さ
れたパッケージ構造の半導体装置であって、前記LSI
チップの主面側のメタル配線上に前記CCBはんだ接合
用のBLM膜が形成され、このBLM膜上に保護膜が形
成された構造とすることを特徴とする半導体装置。
1. A package structure having an LSI chip and a substrate on which the LSI chip is mounted, wherein a main surface side of the LSI chip and a main surface side of the substrate are electrically connected by CCB solder. A semiconductor device, wherein the LSI
A semiconductor device having a structure in which a BLM film for CCB solder bonding is formed on metal wiring on a main surface side of a chip, and a protective film is formed on the BLM film.
【請求項2】 請求項1記載の半導体装置であって、前
記LSIチップの主面側と前記基板の主面側との接合部
分にアンダーフィル樹脂が充填され、前記基板の裏面側
に外部端子が配列された構造とすることを特徴とする半
導体装置。
2. The semiconductor device according to claim 1, wherein a joining portion between a main surface of the LSI chip and a main surface of the substrate is filled with an underfill resin, and an external terminal is provided on a rear surface of the substrate. A semiconductor device having a structure in which are arranged.
【請求項3】 請求項2記載の半導体装置であって、前
記外部端子は、はんだボールまたはリードピンであるこ
とを特徴とする半導体装置。
3. The semiconductor device according to claim 2, wherein said external terminal is a solder ball or a lead pin.
【請求項4】 請求項1記載の半導体装置であって、前
記保護膜は、ポリイミド系樹脂膜であることを特徴とす
る半導体装置。
4. The semiconductor device according to claim 1, wherein said protective film is a polyimide resin film.
【請求項5】 LSIチップの主面側のメタル配線上に
CCBはんだ接合用のBLM膜を形成する工程と、前記
BLM膜上のCCBはんだ接合部分を除く部分に保護膜
を形成する工程と、前記BLM膜上のCCBはんだ接合
部分にCCBはんだを形成する工程と、前記CCBはん
だが形成されたLSIチップを基板の主面側に搭載する
工程と、前記LSIチップの主面側と前記基板の主面側
との接合部分にアンダーフィル樹脂を充填する工程と、
前記基板の裏面側に外部端子を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
5. A step of forming a BLM film for CCB solder bonding on a metal wiring on a main surface side of an LSI chip, and a step of forming a protective film on a portion of the BLM film other than a CCB solder bonding portion. Forming a CCB solder on a CCB solder joint on the BLM film; mounting an LSI chip on which the CCB solder is formed on a main surface of the substrate; A step of filling the joint portion with the main surface side with an underfill resin,
Forming an external terminal on the back side of the substrate.
【請求項6】 LSIチップの主面側のメタル配線上に
CCBはんだ接合用のBLM膜を形成する工程と、前記
BLM膜上のCCBはんだ接合部分にCCBはんだを形
成する工程と、前記BLM膜上のCCBはんだ接合部分
を除く部分に保護膜を形成する工程と、前記CCBはん
だが形成されたLSIチップを基板の主面側に搭載する
工程と、前記LSIチップの主面側と前記基板の主面側
との接合部分にアンダーフィル樹脂を充填する工程と、
前記基板の裏面側に外部端子を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
6. A step of forming a BLM film for CCB solder bonding on a metal wiring on a main surface side of an LSI chip, a step of forming CCB solder on a CCB solder bonding portion on the BLM film, and a step of forming the BLM film. A step of forming a protective film on a portion excluding the upper CCB solder joint, a step of mounting the LSI chip on which the CCB solder is formed on a main surface side of the substrate, and a step of mounting the LSI chip on the main surface side of the LSI chip and the substrate. A step of filling the joint portion with the main surface side with an underfill resin,
Forming an external terminal on the back side of the substrate.
JP11028568A 1999-02-05 1999-02-05 Semiconductor device and manufacture thereof Pending JP2000228419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11028568A JP2000228419A (en) 1999-02-05 1999-02-05 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11028568A JP2000228419A (en) 1999-02-05 1999-02-05 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000228419A true JP2000228419A (en) 2000-08-15

Family

ID=12252245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11028568A Pending JP2000228419A (en) 1999-02-05 1999-02-05 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000228419A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708052B1 (en) * 2001-10-23 2007-04-16 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708052B1 (en) * 2001-10-23 2007-04-16 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Similar Documents

Publication Publication Date Title
US7019407B2 (en) Flip chip package structure
US7420272B1 (en) Two-sided wafer escape package
US9295159B2 (en) Method for fabricating packaging substrate with embedded semiconductor component
JP2000208512A (en) Semiconductor device
JP2000223651A (en) Package for facing multichip
JP2003338518A (en) Bump of semiconductor chip and method of manufacturing the same
TWI304253B (en) Flip chip bga process and package with stiffener ring
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
JP3823636B2 (en) Semiconductor chip module and manufacturing method thereof
JPH0855875A (en) Semiconductor device
JPH11214448A (en) Semiconductor device and method for manufacturing semiconductor device
TW202040760A (en) Electronic package and manufacturing method thereof and carrier structure
US7189646B2 (en) Method of enhancing the adhesion between photoresist layer and substrate and bumping process
JP2000349228A (en) Laminated semiconductor package
TW200531235A (en) Multi-chip package structure
JP2000228419A (en) Semiconductor device and manufacture thereof
JPH01244625A (en) Semiconductor device
JP2002289637A (en) Forming method for bump
JP2004235351A (en) Semiconductor device
JP2907195B2 (en) Method for manufacturing semiconductor device
JP3563170B2 (en) Method for manufacturing semiconductor device
KR20070063119A (en) Method for manufacturing substrate used to mount flip chip
TWI418276B (en) Method for making package substrate with wingless conductive bump
TWI401777B (en) Window-type semiconductor stacked structure and the forming method thereof
JP2003017655A (en) Semiconductor mounted body and semiconductor device using it