JP2000214474A

JP2000214474A - 横電界構造のアクティブマトリクス型液晶表示素子

Info

Publication number: JP2000214474A
Application number: JP1226299A
Authority: JP
Inventors: Tomonori Tsukagoshi; 智規塚越; Keisuke Tsuda; 圭介津田; Hirobumi Wakemoto; 博文分元
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-01-20
Filing date: 1999-01-20
Publication date: 2000-08-04

Abstract

(57)【要約】【課題】セルギャップの均一性を実現した横電界構造
のアクティブマトリクス型液晶表示素子を提供する。【解決手段】アレイ基板７上に形成された共通電極２
と、第１絶縁膜１０と、第１絶縁膜１０上に形成された
画素電極４と、画素電極４の全部または一部の下方に配
置され、アレイ基板７と第１絶縁膜１０との間に形成さ
れたダミー電極９と、共通電極２の全部または一部の上
方に配置され、第１絶縁膜１０上に形成されたダミー電
極１９と、アレイ基板７上に形成された蓄積容量部５と
を備え、アレイ基板７上から画素電極４上面までの高さ
ｈ２は、ダミー電極９が形成されている位置において
は、アレイ基板７上からダミー電極１９上面までの高さ
ｈ１と実質的に等しく、アレイ基板７上から蓄積容量部
５上面までの高さｈ３も、高さｈ１と実質的に等しい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、横電界構造のアク
ティブマトリクス型液晶表示素子に関するものである。

【０００２】

【従来の技術】近年、液晶パネルの表示品位は日増しに
高まり、文字認識のためだけの用途から、フルカラー画
像表示に耐える品位にまで進歩してきた。さらに大型液
晶パネルの生産力が向上してきていることと相俟って、
ついにＣＲＴの独壇場だったモニタ市場にも液晶パネル
が参入するに至った。この市場で液晶モニタがＣＲＴを
凌駕するためには、さらに大画面でかつ高い品位をえる
必要があり、そのためには、明るくて視野角が広く、高
解像度であるという性能面の向上と、画面内での表示む
らがなく均一な表示ができることや、各液晶パネル間で
性能がばらつかないという生産工程での品質向上との両
面での取り組みが重要となる。明るくて視野角が広く、
高解像度であることを充たすものとして、横電界構造の
アクティブマトリクス型液晶表示素子が考えられる。

【０００３】横電界構造のアクティブマトリクス型液晶
表示素子は、アレイ基板上に走査信号電極、映像信号電
極、画素電極として複数の電極を配置している。それに
より、液晶に横電界をかけて映像表示をする。

【０００４】図４は、従来の横電界構造のアクティブマ
トリクス型液晶表示素子を模式的に示す部分断面図であ
る。図４に示すように、本液晶表示素子は、遮光膜２
０、カラーフィルタ１８、配向制御膜１７が形成されて
いる対向基板８と、走査配線１、共通電極２、画素電極
４、蓄積容量部５、スイッチング素子６（信号配線３お
よび半導体層１４を含む）、第１絶縁膜１０および配向
制御膜１６が形成されているアレイ基板１７とが、配向
制御膜１６、１７が対向するように配置されており、配
向制御膜１６、１７間に液晶が封入されて液晶層１３が
形成されたものである。液晶層１３の厚み（セルギャッ
プ；図４中のＧ）は、両基板７、８間に一定の直径を有
する球状のスペーサ１５（例えば、ポリマビーズ）を散
布配置して両基板７、８を上下方向から圧縮することに
よって決まるものである。

【０００５】

【発明が解決しようとする課題】横電界方式の液晶表示
素子は、光の複屈折を利用しているために一般に使われ
ているＴＮ方式に比べてセルギャップの不均一性による
輝度むらが見えやすい。また、共通電極２、画素電極
４、蓄積容量部５それぞれのアレイ基板１７上の高さ
（図４中のｈ１、ｈ２、ｈ３）が異なっているために、
セルギャップＧの不均一性が起こりやすく、そのために
輝度むら（以後、ギャップむらと称する。）が発生する
という欠点を有している。

【０００６】本発明は、上述したこのような従来の横電
界方式のアクティブマトリクス型液晶表示素子が有する
課題を考慮し、セルギャップの均一化により、ギャップ
むらの発生を抑止できる横電界方式のアクティブマトリ
クス型液晶表示素子を提供することを目的とするもので
ある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ため、本発明は、基板上に形成された下部電極と、前記
基板上および前記下部電極上の全部または一部に積層さ
れた絶縁膜と、前記絶縁膜上に形成された上部電極と、
前記上部電極の全部または一部の下方に配置され、前記
基板と前記絶縁膜との間に形成された第１のダミー電極
と、前記下部電極の全部または一部の上方に配置され、
前記絶縁膜上に形成された第２のダミー電極とを備え、
前記基板上から前記上部電極上面までの高さが、前記第
１のダミー電極が形成されている位置においては、前記
基板上から前記第２のダミー電極上面までの高さと実質
的に等しいことを特徴とする横電界構造のアクティブマ
トリクス型液晶表示素子である。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。

【０００９】図１は、本発明の一実施の形態における横
電界構造のアクティブマトリクス型液晶表示素子を模式
的に示す部分断面図であり、図２は、本発明の一実施の
形態における横電界構造のアクティブマトリクス型液晶
表示素子のダミー電極９の位置での平面配置を示す部分
平面図、図３は、本発明の一実施の形態における横電界
構造のアクティブマトリクス型液晶表示素子のダミー電
極１９の位置での平面配置を示す部分平面図である。な
お、図１は、各部材の上下方向の配置を模式的に示すも
のであり、実際の配置である図２、図３の平面配置と
は、一致するものではない。また、図１〜図３で示す各
構成部材のうち、図４で示した従来の横電界構造のアク
ティブマトリクス型液晶表示素子の構成部材と同様の機
能を有するものについては、便宜上、同一符号を付与し
ている。また、本実施の形態において示す各構成部材の
寸法、材料および形成方法は、あくまでも例示であっ
て、これらに限られるものではない。

【００１０】図１に示すように、本発明の横電界構造の
液晶表示素子は、アレイ基板７とアレイ基板７に対向し
て配置された対向基板８と、アレイ基板７と対向基板８
に挟持された液晶層１３を具備する。アレイ基板７上に
は、複数の平行な信号配線３（本発明の上部配線に対
応）と、複数の平行な走査配線１（本発明の下部配線に
対応）が画素マトリクスを形成するように配列されてい
る。１つの画素に関して、少なくとも１つのスイッチン
グ素子６が信号配線３と走査配線１の交差点部分に形成
されている。１つの画素を規定する隣接する２つの信号
配線３または隣接する２つの走査配線１の間には、スイ
ッチング素子６に接続された複数の画素電極４（本発明
の上部電極に対応）と複数の共通電極２（本発明の下部
電極に対応）が、相互に平行に形成されている。

【００１１】２つの隣接する信号配線３及び２つの隣接
する走査配線１により規定される１つの画素は、複数の
表示部１１に分割される。１つの表示部１１は隣接する
共通電極２と画素電極４により規定される。アレイ基板
７及び対向基板８にほぼ平行な電界を印加すると、液晶
分子の配向は電界の方向に揃うように移動する。

【００１２】以下に、本実施の形態における横電界構造
のアクティブマトリクス型液晶表示素子の詳細構成を、
その製造手順に従って、説明する。

【００１３】図２に示すように、複数の走査配線１は、
たとえばクロムを用いて、フォトリソグラフィ法によっ
てアレイ基板７上に、それぞれ所定の間隔を隔てて、略
平行にパターン形成されている。隣接する２つの走査配
線１の間には、略平行で、かつ、略「く」の字状または
ヘリンボーン形状を有する共通電極２と各電極上の高さ
を一定にするためのダミー電極９（本発明の第１のダミ
ー電極に対応）がパターン形成されている。また、ダミ
ー電極９は、信号配線３が形成される位置の一部の下方
にあたる位置にも形成されている。共通電極２及びダミ
ー電極９の幅は４μｍであり、共通電極２とダミー電極
９との間隔は１２μｍ、共通電極２およびダミー電極９
の高さ（それ自身の厚み）は共に０．２μｍである。材
料はクロムのほか、アルミニウム、アルミニウムを主成
分とする金属等の単層膜または多層膜を用いても良い。

【００１４】走査配線１及び共通電極２の上には、スイ
ッチング素子６として機能するＴＦＴのゲート絶縁膜と
して働く、例えば窒化シリコン（ＳｉＮｘ）等の第１絶
縁膜層１０（本発明の絶縁膜に対応）が０．２μｍの厚
さで積層されている。さらに、第１絶縁体膜１０上には
ＴＦＴのスイッチング機能を司る、例えばアモルファス
シリコン（α−Ｓｉ）等の半導体層１４がプラズマＣＶ
Ｄ法により積層されている。半導体上には、複数の信号
配線３が走査配線１に対して略直行するように、かつ、
それぞれ略平行にパターン形成されている。

【００１５】信号配線３は、半導体層１４および第１絶
縁膜１０の上にスパッタリング法によりチタン／アルミ
ニウム（Ｔｉ／Ａｌ）の二層を堆積させ、その後ドライ
エッチングによりパターン形成される。チタン／アルミ
ニウム（Ｔｉ／Ａｌ）の二層の高さは０．３μｍであ
る。

【００１６】相互に隣接する共通電極２及びダミー電極
９の上方には、画素電極４及びダミー電極１９（本発明
の第２のダミー電極に対応）が、図３に示すように略
「く」の字状またはヘリンボーン形状に形成されてい
る。また、ダミー電極１９は、図３に示すように、走査
配線１の一部の上方にも形成されている。画素電極４お
よびダミー電極９の高さは０．３μｍとした。材料はチ
タン／アルミニウム（Ｔｉ／Ａｌ）のほか、導電性金属
の単層膜または多層膜を用いても良い。すなわち、アレ
イ基板７上面からダミー電極１９の上面までの高さｈ１
（図１参照）と、アレイ基板７上面から画素電極４の上
面までの高さｈ２（図１参照）が実質的に等しくなるよ
うに、各電極が形成されている。

【００１７】第１絶縁膜層１０と半導体層１４を挟ん
で、走査配線１上には、２つの画素電極４を接続するよ
うに、蓄積容量部５がオーバーラップして形成されてい
る。蓄積容量部５は、画素に供給された電圧を保持する
ために設けられており、図１中の高さｈ３が、ｈ１およ
びｈ２と実質的に等しくなるように形成されている。

【００１８】以上のように、走査配線１、信号配線３、
共通電極２、画素電極４、ダミー電極９、１９としての
複数の電極、蓄積容量部５、および、スイッチング素子
６を備えたアレイ基板１７（無アルカリガラス：コーニ
ング７０５９、厚さ：０．７ｍｍ）の上に、窒化シリコ
ン（ＳｉＮｘ）等の第２絶縁膜層２１が０．３μｍの厚
さで積層され、その上に、スピンコート法や印刷法等に
よって、液晶の分子配列を制御する配向制御膜１６（ポ
リイミド系樹脂、厚さ：０．１μｍ）が積層されて、一
方の電極基板を形成する。すなわち、電極基板面に対し
て平行方向に電界を印加する構造の液晶表示素子に対応
する電極基板が形成される。このようにして形成された
各電極はほぼ全ての領域でクロム（走査配線１、共通電
極２およびダミー電極９）の膜厚０．２μｍとチタン／
アルミニウム（信号配線３、画素電極４およびダミー電
極１９）の膜厚０．３μｍが積層された構造となり、ダ
ミー電極９またはダミー電極１９が形成されている位置
においては、各電極および各配線の厚みの合計は０．５
μｍと均一になり、上述したｈ１およびｈ２等を等しく
することができる。

【００１９】本実施の形態における横電界構造のアクテ
ィブマトリクス型液晶表示素子では、製造工程の数を増
やさないために、走査配線１と共通電極２とダミー電極
９、信号配線３と画素電極４とダミー電極１９をそれぞ
れ同じ材質のものにし、アレイ基板７上面からの高さを
同じにしたが、各電極部のアレイ基板７上面からの高さ
が一定であれば、どのような材料を使うかということ、
どのようなプロセスで製造するかということは問題では
ない。

【００２０】なお、走査配線１とダミー電極１９との上
下の配置関係、および、ダミー電極９と信号配線３との
上下の配置関係は、図１には示されていないが、図２お
よび図３の平面的な配置関係を見ればわかるように、走
査配線１とダミー電極１９との上下の配置関係は、図１
の共通電極２とダミー電極１９との上下の配置関係にお
いて、共通電極２を走査配線１に置き換えたものであ
り、ダミー電極９と信号配線３との上下の配置関係は、
図１のダミー電極９と画素電極４との上下の配置関係に
おいて、画素電極４を信号配線３に置き換えたものであ
る。つまり、共通電極２を走査配線１に置き換えた場合
のｈ１に対応する高さｈ４と、画素電極４を信号配線３
に置き換えた場合のｈ２に対応する高さｈ５とは、上述
したｈ１およびｈ２等と等しくなっている。

【００２１】上記電極基板をラビングして、その電極基
板上に所定均一寸法を有するスペーサ１５（日本触媒
製：ポリマビーズ、粒子径：３．８μｍ、標準偏差σ±
０．２μｍ）を、例えば、散布（分散）密度を２００個
／ｍｍ²として、散布する。

【００２２】次にフォトリソグラフィ法によりクロム等
の金属からなる遮光膜２０と、顔料または染料を散布し
た樹脂から成るカラーフィルタ１８とを形成した基板上
に、配向制御膜１７（ポリイミド系樹脂、厚さ：０．１
μｍ）を膜付け、硬化、ラビングして形成した後、先の
スペーサ材の分散された電極基板とを、両基板上の各画
素部とが対面するように両方の配向制御膜面を対峙さ
せ、かつ、両電極基板周辺にシール剤としてのエポキシ
系接着剤（図示せず）を配して重ね合わせる。

【００２３】その後、減圧法により液晶材料を前述の基
板間隔に注入・封止する。このときの液晶パネルの内外
圧力差は、例えば、０．１ｋｇｆ／ｃｍ²とする。

【００２４】以上により、本実施の形態における横電界
構造のアクティブマトリクス型液晶表示素子が得られ
る。本実施の形態における横電界構造のアクティブマト
リクス型液晶表示素子は、実施例において後述するよう
に、従来のものに比べて、セルギャップ（図１に示す
Ｇ）の均一化が図れることが確認されており、これによ
り、従来のものに比べて、ギャップむらの発生を抑止で
きるという効果が得られる。

【００２５】なお、本実施の形態においては、上述した
高さｈ１、ｈ２、ｈ３、ｈ４およびｈ５が全て等しいと
して説明したが、これに限るものではなく、少なくとも
ｈ１とｈ２とが等しければ、本実施の形態の場合に比べ
て定量的な差はあるものの、従来のものに比べて、セル
ギャップＧの均一化が図れることにより、従来のものに
比べて、ギャップむらの発生を抑止できるという効果が
得られる。もちろん、ｈ１、ｈ２およびｈ３のみが等し
いとすれば、ｈ１およびｈ２のみが等しいとするより
も、定量的な効果は大きく、ｈ１、ｈ２、ｈ３、ｈ４お
よびｈ５が全て等しいとするよりも定量的な効果は小さ
い。ただし、ｈ４およびｈ５は画素周辺部の高さである
ため、ｈ４およびｈ５が上記効果に与える影響は、ｈ
１、ｈ２およびｈ３が上記効果に与える影響ほど大きく
ない。要するに、基板上に形成された下部電極と、前記
基板上および前記下部電極上の全部または一部に積層さ
れた絶縁膜と、前記絶縁膜上に形成された上部電極と、
前記上部電極の全部または一部の下方に配置され、前記
基板と前記絶縁膜との間に形成された第１のダミー電極
と、前記下部電極の全部または一部の上方に配置され、
前記絶縁膜上に形成された第２のダミー電極とを備え、
前記基板上から前記上部電極上面までの高さが、前記第
１のダミー電極が形成されている位置においては、前記
基板上から前記第２のダミー電極上面までの高さと実質
的に等しいことを特徴とする横電界構造のアクティブマ
トリクス型液晶表示素子でありさえすれば、従来のもの
に比べて、ギャップむらの発生を抑止できるという効果
が得られる。

【００２６】

【実施例】以下に、本発明の実施例を説明する。

【００２７】以下の実施例は、上述した一実施の形態に
対応するものであり、前記一実施の形態で例示された各
構成部材の寸法、材料および形成方法を同じくして製造
された横電界構造のアクティブマトリクス型液晶表示素
子の実施例（実施例１）、および、それらの一部を変更
して製造された横電界構造のアクティブマトリクス型液
晶表示素子の実施例（実施例２〜４）および比較例（比
較例１〜３）について、上述した効果の検証を行った結
果を示すものである。

【００２８】各実施例および各比較例の製造条件（実施
例１からの変更があったものを主に表示）およびセルギ
ャップＧの計測結果を表１に示す。表１において、ｔ
２、ｔ４、ｔ９、ｔ１９、ｔ１、ｔ３は、それぞれ、共
通電極２、画素電極４、ダミー電極９ダミー電極１９、
走査配線１、信号配線３それぞれの厚み（μｍ）を表
し、ｈ１−ｔ１０、ｈ２−ｔ１０、ｈ３−ｔ１０、ｈ４
−ｔ１０、ｈ５−ｔ１０は、それぞれ、上記実施の形態
において説明した高さｈ１、ｈ２、ｈ３、ｈ４、ｈ５か
ら、第１絶縁膜１０の厚みｔ１０を差し引いたもの（μ
ｍ）を表す。また、セルギャップＧの計測結果は、各実
施例または各比較例に対応する液晶表示素子において、
画面中心部付近で、１０ｍｍ間隔で縦方向１０ポイント
横方向１５ポイントの合計１５０ポイントを選び、その
位置でのセルギャップＧを計測し、その平均値とその標
準偏差を求めたものである。

【００２９】

【表１】

【００３０】表１において、実施例１と比較例１、実施
例２と比較例２、実施例３と比較例３、をそれぞれ比較
してわかるように、他の製造条件を揃えると、ｈ１、ｈ
２、ｈ３、ｈ４およびｈ５が全て等しいとする各実施例
のセルギャップＧの標準偏差が各比較例のそれよりも小
さいので、ｈ１、ｈ２、ｈ３、ｈ４およびｈ５を等しく
することによるセルギャップＧの均一化が確認できた。
これらの各実施例および各比較例に対応する横電界構造
のアクティブマトリクス型液晶表示素子を駆動させるこ
とによって、セルギャップＧの均一化によって、ギャッ
プむらの発生が減少していることも確認できた。

【００３１】また、実施例４と実施例１と比較例１とを
それぞれ比較してわかるように、ｈ３のみが異なる実施
例４のセルギャップＧの標準偏差は、ｈ１、ｈ２、ｈ
３、ｈ４およびｈ５が全て等しいとする実施例１のもの
よりも大きく、各高さが異なる比較例１のものより小さ
い。すなわち、ｈ１、ｈ２およびｈ３を均一にすること
が、セルギャップの均一性を実現するのに重要なことを
確認できた。

【００３２】なお、実施例４において、ｈ４およびｈ５
を変更して、ｈ１およびｈ２のみが等しいとした場合の
セルギャップＧの標準偏差は、実施例４よりも大きくな
ることが予想されるが、前述したように、ｈ４およびｈ
５は画素周辺部の高さであるため、ｈ４およびｈ５が上
記効果に与える影響は、ｈ１、ｈ２およびｈ３が上記効
果に与える影響ほど大きくないので、あまり大きくなら
ないことが予想される。

【００３３】

【発明の効果】以上説明したところから明らかなよう
に、本発明は、セルギャップの均一化により、ギャップ
むらの発生を抑止できる横電界方式のアクティブマトリ
クス型液晶表示素子を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態における横電界構造のア
クティブマトリクス型液晶表示素子を模式的に示す部分
断面図である。

【図２】本発明の一実施の形態における横電界構造のア
クティブマトリクス型液晶表示素子のダミー電極９の位
置での平面配置を示す部分平面図である。

【図３】本発明の一実施の形態における横電界構造のア
クティブマトリクス型液晶表示素子のダミー電極１９の
位置での平面配置を示す部分平面図である。

【図４】従来の横電界構造のアクティブマトリクス型液
晶表示素子を模式的に示す部分断面図である。

【符号の説明】

１走査配線２共通電極３信号配線４画素電極５蓄積容量部６スイッチング素子７アレイ基板８対向基板９、１９ダミー電極１０第１絶縁膜１１表示部１２非表示部１３液晶層１４半導体層１５スペーサ１６、１７配向制御膜１８カラーフィルタ２０遮光膜２１第２絶縁膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者分元博文大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2H092 GA14 GA61 JA26 JA29 JA38 JA42 JA44 JA46 JB14 JB23 JB32 JB33 JB38 JB51 JB56 JB63 JB69 KA05 KA07 KA16 KA18 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA35 MA37 MA41 NA01 NA25 NA29 PA03 QA06

Claims

【特許請求の範囲】

【請求項１】基板上に形成された下部電極と、前記基
板上および前記下部電極上の全部または一部に積層され
た絶縁膜と、前記絶縁膜上に形成された上部電極と、前
記上部電極の全部または一部の下方に配置され、前記基
板と前記絶縁膜との間に形成された第１のダミー電極
と、前記下部電極の全部または一部の上方に配置され、
前記絶縁膜上に形成された第２のダミー電極とを備え、
前記基板上から前記上部電極上面までの高さは、前記第
１のダミー電極が形成されている位置においては、前記
基板上から前記第２のダミー電極上面までの高さと実質
的に等しいことを特徴とする横電界構造のアクティブマ
トリクス型液晶表示素子。
【請求項２】前記基板上に形成された蓄積容量部を備
え、前記基板上から前記蓄積容量部上面までの高さは、
前記基板上から前記第２のダミー電極上面までの高さと
実質的に等しいことを特徴とする請求項１に記載の横電
界構造のアクティブマトリクス型液晶表示素子。
【請求項３】前記基板上に形成された下部配線と、前
記絶縁膜上に形成された上部配線とを備え、前記第１の
ダミー電極は、前記上部配線の一部の下方にも配置さ
れ、前記第２のダミー電極は、前記下部配線の一部の上
方にも配置されており、前記基板上から前記上部配線上
面までの高さは、前記第１のダミー電極が形成されてい
る位置においては、前記基板上から前記第２のダミー電
極上面までの高さと実質的に等しいことを特徴とする請
求項１または２に記載の横電界構造のアクティブマトリ
クス型液晶表示素子。