JP2000214222A - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JP2000214222A
JP2000214222A JP11013781A JP1378199A JP2000214222A JP 2000214222 A JP2000214222 A JP 2000214222A JP 11013781 A JP11013781 A JP 11013781A JP 1378199 A JP1378199 A JP 1378199A JP 2000214222 A JP2000214222 A JP 2000214222A
Authority
JP
Japan
Prior art keywords
power supply
supply circuit
amplifier
output
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11013781A
Other languages
Japanese (ja)
Inventor
Shigeaki Kono
茂明 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP11013781A priority Critical patent/JP2000214222A/en
Publication of JP2000214222A publication Critical patent/JP2000214222A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a highly reliable power supply circuit by controlling the boost amplifier of a plurality of slave power supply circuits with a control amplifier of a master power supply circuit. SOLUTION: A voltage Vin for instructing for an output voltage is inputted to a control amplifier OP1 via a resistor R1, and the output is connected to the input of boost amplifiers AMP1 and AMP2. The output of both of them is commonly connected at a common connection point B via each current detection means, and its output Vout is supplied to a target DUT to be tested. Also, a buffer amplifier OP2 for sensing and a resistor R2 form the feedback path of the output voltage Vout, and the output voltage Vout is fed back to the input of the control amplifier OP1 via the feedback path. Then, since the parallel connection of the negative feedback path that has been a problem is eliminated and the boost amplifier AMP2 of a slave power supply circuit 60 is dependent on the control amplifier OP1 of a master power supply circuit 50, the power supply circuit indicates the similar characteristics to the operation by a simple- substance power supply circuit and can be operated stably.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路
(LSI)の試験装置等に用いる電源装置であって、同
一構成の電源回路を複数個並列接続して被試験対象LS
I(DUT:Device Under Test)の
要求する電流容量を確保する電源装置に関し、特に並列
駆動を好適に行うことが可能な電源回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device used for a test device of a semiconductor integrated circuit (LSI), and more particularly, to a power supply circuit having a plurality of power supply circuits having the same configuration connected in parallel.
The present invention relates to a power supply device that secures a current capacity required by I (DUT: Device Under Test), and more particularly to a power supply circuit capable of suitably performing parallel driving.

【0002】[0002]

【従来の技術】従来、LSI試験装置においては、DU
Tの各端子へ規定の電圧を印加するため、各DUT毎に
個別に専用電源を用いていた。しかし、LSIの高集積
化に伴い大きな供給電流を必要とするDUTが登場し
た。この場合、個別の電源を並列駆動してDUTの要求
する電流容量を満足する方法がとられる。図4は、この
ような方法に従って2個の電源回路を並列駆動した場合
の一例を示す構成図である。
2. Description of the Related Art Conventionally, in an LSI test apparatus, a DU
In order to apply a specified voltage to each terminal of T, a dedicated power supply is individually used for each DUT. However, DUTs that require a large supply current have appeared along with the high integration of LSIs. In this case, a method is used in which the individual power supplies are driven in parallel to satisfy the current capacity required by the DUT. FIG. 4 is a configuration diagram showing an example in which two power supply circuits are driven in parallel according to such a method.

【0003】図4において、抵抗R1、R2、R3とア
ンプOP1、OP2、AMP1と、電流検出手段U1は
第1の電源回路10を構成する。この電源回路10にお
いて、出力電圧を指示する電圧Vinは、抵抗R1を介
して制御用アンプOP1に入力され、この制御用アンプ
OP1の出力は、制御用アンプの出力を電流電圧増幅す
るブーストアンプAMP1の入力に接続される。このブ
ーストアンプAMP1の出力は抵抗R3と電流検出回路
U1によって構成される電流検出手段に入力され、この
電流検出手段の出力が出力電圧VoutとしてDUTへ
出力される。また、センス用バッファアンプOP2と抵
抗R2は出力電圧Voutの帰還路を成し、出力電圧V
outは、この帰還路を介して前記制御用アンプOP1
の入力に帰還される。
[0003] In FIG. 4, resistors R 1, R 2, R 3, amplifiers OP 1, OP 2, AMP 1 and current detection means U 1 constitute a first power supply circuit 10. In this power supply circuit 10, a voltage Vin indicating an output voltage is input to a control amplifier OP1 via a resistor R1, and the output of the control amplifier OP1 is a boost amplifier AMP1 that amplifies the output of the control amplifier by current and voltage. Connected to the input of The output of the boost amplifier AMP1 is input to current detection means constituted by the resistor R3 and the current detection circuit U1, and the output of this current detection means is output to the DUT as the output voltage Vout. The sense buffer amplifier OP2 and the resistor R2 form a feedback path for the output voltage Vout, and the output voltage Vout
out is connected to the control amplifier OP1 via this feedback path.
Is fed back to the input.

【0004】上記と同様の構成によって、抵抗R4、R
5、R6とアンプOP3、OP4、AMP2と、電流検
出手段U2は第2の電源回路20を構成する。
[0004] With a configuration similar to the above, resistors R4, R4
5, R6, amplifiers OP3, OP4, AMP2, and current detecting means U2 constitute a second power supply circuit 20.

【0005】これら2個の電源回路の出力は、共通接続
点Bで共通接続されて1個の電源回路として使用され
る。このように複数の電源回路を並列駆動することによ
り大きな電流容量を持つ電源回路を実現することが可能
である。
[0005] The outputs of these two power supply circuits are commonly connected at a common connection point B and used as one power supply circuit. By driving a plurality of power supply circuits in parallel in this manner, a power supply circuit having a large current capacity can be realized.

【0006】[0006]

【発明が解決しようとする課題】しかしながら図4で説
明した従来の電源回路のように、個別の電源を単純に並
列接続して使用すると帰還系が乱れ過渡応答が悪化する
と共に、電源回路側の電流バランスが崩れる問題があ
る。そこで、図5に示した回路のように各電源回路の出
力にダイオードD1とD2を挿入する方法が用いられ
た。
However, when the individual power supplies are simply connected in parallel as in the conventional power supply circuit described with reference to FIG. 4, the feedback system is disturbed and the transient response is deteriorated. There is a problem that current balance is lost. Therefore, a method of inserting diodes D1 and D2 into the output of each power supply circuit as in the circuit shown in FIG. 5 has been used.

【0007】ところが、図5のように構成した電源回路
においても、ダイオードD1とD2の特性のばらつきに
よって各電源回路の出力電圧に誤差を発生する問題点が
ある。また、図4と図5のどちらの電源回路において
も、DUTの消費電流を求める際、各電源回路の電流検
出手段によって得られた電流値をそれぞれ加算しなけれ
ばならないといった問題点もある。更に、並列接続され
た各電源回路はそれぞれ負帰還ループを構成している
が、これらの負帰還ループは同一点を帰還ポイントとし
ているため安定した応答を得ることが難しい。従って、
負荷急変等によって消費電流が突発的に急変するダイナ
ミック特性において、各電源回路の特性のばらつきによ
りオーバーシュート等の不安定な動作をする場合がある
という問題点がある。
However, even in the power supply circuit configured as shown in FIG. 5, there is a problem that an error occurs in the output voltage of each power supply circuit due to variation in the characteristics of the diodes D1 and D2. Further, in both the power supply circuits of FIG. 4 and FIG. 5, there is also a problem that the current value obtained by the current detection means of each power supply circuit must be added when calculating the current consumption of the DUT. Further, each power supply circuit connected in parallel constitutes a negative feedback loop. However, since these negative feedback loops use the same point as a feedback point, it is difficult to obtain a stable response. Therefore,
In dynamic characteristics in which current consumption suddenly changes due to a sudden change in load or the like, there is a problem that unstable operation such as overshoot may occur due to variations in characteristics of each power supply circuit.

【0008】本発明は、上記課題を解決するもので、ダ
イナミック特性においても安定に動作することが可能
で、ダイオードによる誤差や消費電流を測定する際の不
都合を解消すると共に、複数個の電源回路を並列駆動し
ても単体の電源回路と同等の安定性をもった並列駆動用
の電源回路を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems, can operate stably even with dynamic characteristics, eliminates errors caused by diodes and inconvenience in measuring current consumption, and provides a plurality of power supply circuits. It is an object of the present invention to provide a power supply circuit for parallel driving which has the same stability as a single power supply circuit even when the power supplies are driven in parallel.

【0009】[0009]

【課題を解決するための手段】このような目的を達成す
るために請求項1に記載の発明では、並列駆動用の電源
回路において、出力電圧を指示する信号が入力される信
号入力端子と、前記入力端子から入力された電圧信号を
増幅する制御用アンプと、前記制御用アンプの出力信号
を電流増幅及び電圧増幅するブーストアンプと、前記ブ
ーストアンプの出力電流を検出する電流検出手段と、前
記ブーストアンプの出力電圧を前記制御用アンプの入力
端へ帰還する帰還手段と、前記制御用アンプの出力信号
を他の電源回路へ与える制御信号出力手段と、前記ブー
ストアンプに他の電源回路の制御信号を入力する制御信
号入力手段備え、1個のマスター電源回路の制御用アン
プの出力信号を複数個のスレーブ電源回路のブーストア
ンプに入力して、複数個の電源回路を並列駆動するよう
に構成されたことを特徴とするものである。
According to the first aspect of the present invention, there is provided a power supply circuit for parallel driving, comprising: a signal input terminal to which a signal indicating an output voltage is input; A control amplifier for amplifying a voltage signal input from the input terminal, a boost amplifier for current amplification and voltage amplification of an output signal of the control amplifier, current detection means for detecting an output current of the boost amplifier, Feedback means for feeding back the output voltage of the boost amplifier to the input terminal of the control amplifier, control signal output means for supplying the output signal of the control amplifier to another power supply circuit, and controlling the boost amplifier to control another power supply circuit Control signal input means for inputting a signal; inputting an output signal of a control amplifier of one master power supply circuit to boost amplifiers of a plurality of slave power supply circuits; It is characterized in that constructed several power supply circuit to the parallel drive.

【0010】これにより、マスター電源回路の制御用ア
ンプで複数個のスレーブ電源回路のブーストアンプを制
御することが可能となる。
Thus, the boost amplifiers of the plurality of slave power supply circuits can be controlled by the control amplifiers of the master power supply circuit.

【0011】請求項2に記載の発明では、請求項1に記
載の発明において、前記複数個の電源回路は、制御信号
出力手段と制御信号入力手段を個別に備え、同一構成の
電源回路でマスター電源回路としてもスレーブ電源回路
としても転用が可能なように構成されたことを特徴とす
るものである。
According to a second aspect of the present invention, in the first aspect of the present invention, the plurality of power supply circuits each include a control signal output unit and a control signal input unit, and each of the plurality of power supply circuits has the same configuration as a master circuit. The power supply circuit and the slave power supply circuit can be diverted.

【0012】これにより、一つの電源回路をマスター電
源回路としてもスレーブ電源回路としても利用すること
が可能となる。
This makes it possible to use one power supply circuit as both a master power supply circuit and a slave power supply circuit.

【0013】請求項3に記載の発明では、請求項1に記
載の発明において、前記スレーブ電源回路は、被検査対
象の要求する電流容量に応じてその並列接続数を自由に
変更できるように構成されたことを特徴とするものであ
る。
According to a third aspect of the present invention, in the first aspect of the present invention, the slave power supply circuit is configured such that the number of parallel connections can be freely changed according to a current capacity required by a device to be inspected. It is characterized by having been done.

【0014】これにより電源回路は、被測定対象DUT
の要求する電流容量に応じて自由にその電流容量を加減
することが可能となる。
Thus, the power supply circuit is connected to the DUT to be measured.
It is possible to freely adjust the current capacity according to the current capacity required by (1).

【0015】請求項4に記載の発明では、請求項1に記
載の発明において、前記制御信号出力手段と制御信号入
力手段は、汎用的な半導体スイッチ回路を用いて構成さ
れたことを特徴とするものである。
According to a fourth aspect of the present invention, in the first aspect of the invention, the control signal output means and the control signal input means are configured using a general-purpose semiconductor switch circuit. Things.

【0016】これにより、前記制御信号出力手段と制御
信号入力手段を簡単な回路構成で実現することが可能と
なる。
Thus, the control signal output means and the control signal input means can be realized with a simple circuit configuration.

【0017】請求項5に記載の発明では、請求項1に記
載の発明において、前記被検査対象の消費電流は、前記
スレーブ電源回路の電流検出手段によって得られた電流
値をスレーブ電源回路の回路数に乗算して求めるように
構成されたことを特徴とするものである。
According to a fifth aspect of the present invention, in the first aspect of the present invention, the consumption current of the object to be inspected is a current value obtained by current detection means of the slave power supply circuit. It is characterized in that it is configured to obtain a value by multiplying the number.

【0018】これにより、被検査対象DUTの消費電流
を簡単に求めることが可能となる。
Thus, the current consumption of the DUT to be inspected can be easily obtained.

【0019】[0019]

【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明に係る電源装置の一実施例を示
す回路図である。尚、同図は、電源回路50をマスター
電源回路とし、電源回路60をスレーブ電源回路として
2個の電源回路を並列駆動する場合の構成図である。ま
た、同図において従来例と同様のものは同一の符号を付
しその説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of a power supply device according to the present invention. FIG. 1 is a configuration diagram in the case where two power supply circuits are driven in parallel by using the power supply circuit 50 as a master power supply circuit and the power supply circuit 60 as a slave power supply circuit. In the figure, the same components as those in the conventional example are denoted by the same reference numerals, and description thereof is omitted.

【0020】図1において、従来例と異なる点は、マス
ター電源回路50に制御信号出力手段SW1を備え、ス
レーブ電源回路60に制御信号入力手段SW2を備え、
これらを信号線Lによって接続した点である。そしてこ
こでは前記SW1とSW2に半導体スイッチ回路を用
い、前記SW1をオンとし、前記SW2をオフとしてい
る。これによって、スレーブ電源回路60の制御用アン
プOP3の出力はブーストアンプAMP2の入力と切り
離され、マスター電源回路50の制御用アンプOP1の
出力がマスター電源回路50のブーストアンプAMP1
とスレーブ電源回路60のブーストアンプAMP2の入
力に出力される。このように接続された回路を模式的に
示した回路図を図2に示す。
In FIG. 1, the difference from the conventional example is that the master power supply circuit 50 is provided with control signal output means SW1, the slave power supply circuit 60 is provided with control signal input means SW2,
The point is that these are connected by the signal line L. Here, a semiconductor switch circuit is used for the SW1 and SW2, and the SW1 is turned on and the SW2 is turned off. As a result, the output of the control amplifier OP3 of the slave power supply circuit 60 is disconnected from the input of the boost amplifier AMP2, and the output of the control amplifier OP1 of the master power supply circuit 50 is changed to the boost amplifier AMP1 of the master power supply circuit 50.
Is output to the input of the boost amplifier AMP2 of the slave power supply circuit 60. FIG. 2 is a circuit diagram schematically showing a circuit connected in this manner.

【0021】図2において、出力電圧を指示する電圧V
inは、抵抗R1を介して制御用アンプOP1に入力さ
れ、この制御用アンプOP1の出力は、ブーストアンプ
AMP1とAMP2の入力に接続される。このブースト
アンプAMP1とAMP2の出力はそれぞれの電流検出
手段を介して共通接続点Bで共通接続され、その出力V
outが被試験対象DUTに供給される。また、センス
用バッファアンプOP2と抵抗R2は出力電圧Vout
の帰還路を成し、出力電圧Voutは、この帰還路を介
して前記制御用アンプOP1の入力に帰還される。
In FIG. 2, a voltage V indicating an output voltage is shown.
In is input to the control amplifier OP1 via the resistor R1, and the output of the control amplifier OP1 is connected to the inputs of the boost amplifiers AMP1 and AMP2. The outputs of the boost amplifiers AMP1 and AMP2 are commonly connected at a common connection point B via respective current detection means, and the output V
out is supplied to the DUT under test. The sense buffer amplifier OP2 and the resistor R2 are connected to the output voltage Vout.
And the output voltage Vout is fed back to the input of the control amplifier OP1 via this feedback path.

【0022】同図このように構成された図2の回路で
は、従来例で問題となった負帰還路の並列接続が無くな
りスレーブ電源回路60のブーストアンプAMP2がマ
スター電源回路50の制御用アンプOP1に従属してい
ることが分かる。このように負帰還路が一つになったこ
とにより同図に示す電源回路は単体の電源回路で動作す
る場合と同様の特性を示し、安定して動作することがで
きる。更に出力電圧等の設定変更を行う場合はマスター
電源回路50のみに対して変更を行うだけで電源回路全
体の設定変更が可能である。
2, the parallel connection of the negative feedback path, which is a problem in the prior art, is eliminated, and the boost amplifier AMP2 of the slave power supply circuit 60 is replaced with the control amplifier OP1 of the master power supply circuit 50. It turns out that it is dependent on. Since the number of the negative feedback paths is one, the power supply circuit shown in FIG. 11 exhibits the same characteristics as the case of operating with a single power supply circuit, and can operate stably. Further, when the setting of the output voltage or the like is changed, the setting of the entire power supply circuit can be changed only by changing the master power supply circuit 50 alone.

【0023】また、従来例で示した図4と比較してわか
るように、図1の電源回路においては並列接続部は、制
御用アンプOP1の出力(A点)から共通接続点(B
点)までであり、他の回路部分の出力電流バランスへの
影響が無くなっていることがわかる。
As can be seen from comparison with FIG. 4 shown in the conventional example, in the power supply circuit of FIG. 1, the parallel connection portion is connected from the output (point A) of the control amplifier OP1 to the common connection point (B
Up to the point), which shows that the influence on the output current balance of the other circuit portions is eliminated.

【0024】ここで、ブーストアンプAMP1とAMP
2のゲインをそれぞれn倍とし、制御用アンプアンプO
P1の出力電位をV1、ブーストアンプAMP1の出力
電位をV2、ブーストアンプAMP2の出力電位をV3
とすると、 V1×n=V2=V3 (1) が成立し、ブーストアンプとAMP1とAMP2は同電
位の電圧を出力する。また、抵抗R3とR6は電流検出
用の抵抗であり、同電流レンジの並列動作なので、R3
=R6である。この時、この電源回路の出力電圧がVo
utになるように設定されていたとするとブーストアン
プAMP1の出力電流I1とブーストアンプAMP2の
出力電流I2は、 I1=(V2−Vout)/R3 =(V3−Vout)/R6 =I2 が成立する。このように、ブーストアンプAMP1とブ
ーストアンプAMP2の出力は、被検査対象DUTの必
要とする電流をIoutとすると、Iout/2の出力
をそれぞれ出力する。同様にスレーブ電源回路をn個並
列駆動する場合は、それぞれのスレーブ電源回路はIo
ut/nの電流を出力する。
Here, the boost amplifiers AMP1 and AMP
The gain of the control amplifier O
The output potential of P1 is V1, the output potential of boost amplifier AMP1 is V2, and the output potential of boost amplifier AMP2 is V3.
Then, the following holds: V1 × n = V2 = V3 (1), and the boost amplifier and AMP1 and AMP2 output voltages of the same potential. The resistors R3 and R6 are current detecting resistors and operate in parallel in the same current range.
= R6. At this time, the output voltage of this power supply circuit is Vo
ut, the output current I1 of the boost amplifier AMP1 and the output current I2 of the boost amplifier AMP2 satisfy I1 = (V2-Vout) / R3 = (V3-Vout) / R6 = I2. As described above, the outputs of the boost amplifiers AMP1 and AMP2 output Iout / 2, respectively, assuming that the current required by the DUT to be inspected is Iout. Similarly, when n slave power supply circuits are driven in parallel, each slave power supply circuit
ut / n.

【0025】従って、ブーストアンプAMP1とAMP
2のオフセットとゲインを調整し、ブーストアンプの出
力から共通接続点Bまでの抵抗値のばらつきを調整する
ことによって容易に各電源回路の電流バランスをとるこ
とが可能である。またこれらを求められる電流測定の確
度に合わせて調整しておけば、一つの電源回路の電流を
測定し、この値に並列駆動している電源回路数を乗算す
ることによって消費電流を求めることが可能である。
Therefore, the boost amplifiers AMP1 and AMP
The current balance of each power supply circuit can be easily achieved by adjusting the offset and gain of 2 and adjusting the variation of the resistance value from the output of the boost amplifier to the common connection point B. If these are adjusted according to the accuracy of the required current measurement, the current consumption of one power supply circuit can be measured by multiplying this value by the number of power supply circuits driven in parallel. It is possible.

【0026】また、図1の電源回路では簡単のため、前
記制御信号出力手段と制御信号入力手段を簡単に記述し
ているが実際の電源回路では、図3に示すような構成に
なっている。つまり、電源回路70をマスター電源回路
とし電源回路80をスレーブ電源回路としてこれらを並
列駆動する場合、スイッチSW11、SW12、SW1
6をオンとし、スイッチSW13、SW14、SW15
をオフとする。逆に電源回路80をマスター電源回路と
し電源回路70をスレーブ電源回路とする場合、スイッ
チSW13、SW14、SW15をオンとし、スイッチ
SW11、SW12、SW16をオフとする。
Although the control signal output means and the control signal input means are briefly described in the power supply circuit of FIG. 1 for simplicity, the actual power supply circuit has a configuration as shown in FIG. . That is, when the power supply circuit 70 is used as a master power supply circuit and the power supply circuit 80 is used as a slave power supply circuit to drive them in parallel, the switches SW11, SW12, SW1
6 is turned on, and switches SW13, SW14, SW15
Is turned off. Conversely, when the power supply circuit 80 is a master power supply circuit and the power supply circuit 70 is a slave power supply circuit, the switches SW13, SW14, and SW15 are turned on, and the switches SW11, SW12, and SW16 are turned off.

【0027】上記に説明したように前記制御信号出力手
段と制御信号入力手段を図3のような構成にすることに
より、一つの電源回路をマスター電源回路としてもスレ
ーブ電源回路としても利用することが可能となる。
As described above, by configuring the control signal output means and the control signal input means as shown in FIG. 3, one power supply circuit can be used as both a master power supply circuit and a slave power supply circuit. It becomes possible.

【0028】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
It should be noted that the foregoing description has been directed to specific preferred embodiments for the purpose of illustration and illustration of the invention. Therefore, the present invention is not limited to the above-described embodiments, and includes many more modifications without departing from the spirit thereof.
This includes deformation.

【0029】[0029]

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項1に記載
の発明では、本発明に係わる電源回路は、マスター電源
回路の制御用アンプで複数個のスレーブ電源回路のブー
ストアンプを制御するように構成されたことにより、並
列接続部がブーストアンプ部のみとなり帰還路が一つと
なるため、単体の電源回路を駆動する場合と同等の安定
した動作を行うことが可能となる。また、出力電圧等の
設定変更は、マスター電源回路に対して行うため多数の
スレーブ電源回路を並列接続して使用する場合、設定変
更が容易である。
As is apparent from the above description,
According to the present invention, the following effects can be obtained. According to the first aspect of the present invention, the power supply circuit according to the present invention is configured such that the control amplifier of the master power supply circuit controls the boost amplifiers of the plurality of slave power supply circuits. Since only the amplifier section is provided and only one feedback path is provided, it is possible to perform the same stable operation as when a single power supply circuit is driven. Further, since the setting change of the output voltage and the like is performed for the master power supply circuit, the setting change is easy when a large number of slave power supply circuits are used in parallel.

【0030】請求項2に記載の発明では、請求項1に記
載された発明において、前記電源回路は、一つの電源回
路をマスター電源回路としてもスレーブ電源回路として
も利用することが可能であるため、半導体試験装置のハ
ードウェアを有効に活用することが可能である。
According to the invention described in claim 2, in the invention described in claim 1, the power supply circuit can use one power supply circuit as both a master power supply circuit and a slave power supply circuit. Thus, it is possible to effectively utilize the hardware of the semiconductor test device.

【0031】請求項3に記載の発明では、請求項1に記
載された発明において、前記スレーブ電源回路は、被検
査対象の要求する電流容量に応じてその並列接続数を自
由に変更できるように構成されたことにより被測定対象
DUTの要求する電流容量に木目細かく対応することが
可能となる。
According to a third aspect of the present invention, in the first aspect of the present invention, the slave power supply circuit can freely change the number of parallel connections according to a current capacity required by a device under test. With this configuration, it is possible to finely correspond to the current capacity required by the DUT to be measured.

【0032】請求項4に記載の発明では、請求項1に記
載された発明において、前記制御信号出力手段と制御信
号入力手段は、汎用的な半導体スイッチ回路を用いて構
成されたことにより、電源回路を省スペースで低コスト
に製作することが可能となる
According to a fourth aspect of the present invention, in the first aspect of the present invention, the control signal output means and the control signal input means are constituted by using a general-purpose semiconductor switch circuit. Circuits can be manufactured in a small space at low cost

【0033】請求項5に記載の発明では、請求項1に記
載された発明において、前記被検査対象の消費電流は、
前記スレーブ電源回路の電流検出手段によって得られた
電流値をスレーブ電源回路の回路数に乗算して求めるよ
うに構成されたことにより、被測定対象DUTの消費電
流を簡単に求めることが可能となる。
According to a fifth aspect of the present invention, in the first aspect of the invention, the current consumption of the object to be inspected is:
Since the configuration is such that the current value obtained by the current detection means of the slave power supply circuit is multiplied by the number of circuits of the slave power supply circuit, the current consumption of the DUT to be measured can be easily obtained. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る電源装置の一実施例を示す構成図
である。
FIG. 1 is a configuration diagram showing one embodiment of a power supply device according to the present invention.

【図2】本発明に係る電源装置の模式図である。FIG. 2 is a schematic diagram of a power supply device according to the present invention.

【図3】本発明に係る電源装置の構成を説明する図であ
る。
FIG. 3 is a diagram illustrating a configuration of a power supply device according to the present invention.

【図4】従来の電源装置の一例を示す構成図である。FIG. 4 is a configuration diagram illustrating an example of a conventional power supply device.

【図5】従来の電源装置の他の一例を示す構成図であ
る。
FIG. 5 is a configuration diagram showing another example of a conventional power supply device.

【符号の説明】[Explanation of symbols]

OP1,OP3 制御用アンプ AMP1,AMP2 ブーストアンプ OP2,OP4 センス用バッファアンプ R1、R2、R3、R4,R5、R6 抵抗 U1,U2 電流検出手段 SW1、SW2、SW11、SW12、SW13、SW
14、SW15、SW16 スイッチ
OP1, OP3 Control amplifier AMP1, AMP2 Boost amplifier OP2, OP4 Sense buffer amplifier R1, R2, R3, R4, R5, R6 Resistance U1, U2 Current detection means SW1, SW2, SW11, SW12, SW13, SW
14, SW15, SW16 switch

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】半導体集積回路試験装置等に用いる電源装
置であって、複数の電源回路を並列駆動して被試験対象
の回路が必要とする電流容量を確保する電源回路におい
て、出力電圧を指示する信号が入力される信号入力端子
と、前記入力端子から入力された電圧信号を増幅する制
御用アンプと、前記制御用アンプの出力信号を電流増幅
及び電圧増幅するブーストアンプと、前記ブーストアン
プの出力電流を検出する電流検出手段と、前記ブースト
アンプの出力電圧を前記制御用アンプの入力端へ帰還す
る帰還手段と、前記制御用アンプの出力信号を他の電源
回路へ与える制御信号出力手段と、前記ブーストアンプ
に他の電源回路の制御信号を入力する制御信号入力手段
備え、1個のマスター電源回路の制御用アンプの出力信
号を複数個のスレーブ電源回路のブーストアンプに入力
して、複数個の電源回路を並列駆動するように構成され
たことを特徴とする並列駆動用の電源回路。
1. A power supply device for use in a semiconductor integrated circuit test device or the like, wherein a power supply circuit for driving a plurality of power supply circuits in parallel to secure a current capacity required by a circuit under test indicates an output voltage. A signal input terminal to which a signal to be input is input, a control amplifier for amplifying a voltage signal input from the input terminal, a boost amplifier for current and voltage amplification of an output signal of the control amplifier, and a boost amplifier Current detection means for detecting an output current, feedback means for feeding back the output voltage of the boost amplifier to the input terminal of the control amplifier, and control signal output means for providing the output signal of the control amplifier to another power supply circuit A control signal input means for inputting a control signal of another power supply circuit to the boost amplifier, and outputting a control signal of a control amplifier of one master power supply circuit to a plurality of threads. Enter the boost amplifier of the probe power supply circuit, a power supply circuit for parallel driving, characterized in that it is configured to parallel driving a plurality of power supply circuits.
【請求項2】前記複数個の電源回路は、制御信号出力手
段と制御信号入力手段を個別に備え、同一構成の電源回
路でマスター電源回路としてもスレーブ電源回路として
も転用が可能なように構成されたことを特徴とする請求
項1に記載の電源回路。
2. The power supply circuit according to claim 1, further comprising a control signal output unit and a control signal input unit. The power supply circuit having the same configuration can be used as a master power supply circuit or a slave power supply circuit. The power supply circuit according to claim 1, wherein:
【請求項3】前記スレーブ電源回路は、被検査対象の要
求する電流容量に応じてその並列接続数を自由に変更で
きるように構成されたことを特徴とする請求項1に記載
の電源回路。
3. The power supply circuit according to claim 1, wherein the slave power supply circuit is configured such that the number of parallel connections can be freely changed according to a current capacity required by a device to be inspected.
【請求項4】前記制御信号出力手段と制御信号入力手段
は、半導体スイッチ回路を用いて構成されたことを特徴
とする請求項1に記載の電源回路。
4. The power supply circuit according to claim 1, wherein said control signal output means and control signal input means are formed using a semiconductor switch circuit.
【請求項5】前記被検査対象の消費電流は、前記電源回
路の電流検出手段によって得られた電流値を並列駆動し
ている電源回路数に乗算して求めるように構成されたこ
とを特徴とする請求項1に記載の電源回路。
5. The power consumption of the test object is obtained by multiplying a current value obtained by current detection means of the power supply circuit by the number of power supply circuits driven in parallel. The power supply circuit according to claim 1.
JP11013781A 1999-01-22 1999-01-22 Power supply circuit Pending JP2000214222A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11013781A JP2000214222A (en) 1999-01-22 1999-01-22 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11013781A JP2000214222A (en) 1999-01-22 1999-01-22 Power supply circuit

Publications (1)

Publication Number Publication Date
JP2000214222A true JP2000214222A (en) 2000-08-04

Family

ID=11842799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11013781A Pending JP2000214222A (en) 1999-01-22 1999-01-22 Power supply circuit

Country Status (1)

Country Link
JP (1) JP2000214222A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014825A (en) * 2001-07-04 2003-01-15 Advantest Corp Electric source device and test device
JP2009106061A (en) * 2007-10-23 2009-05-14 Tamagawa Seiki Co Ltd Power amplifier
CN115639395A (en) * 2022-11-18 2023-01-24 湖南恩智测控技术有限公司 Electronic load parallel operation current echo algorithm, parallel operation system and electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014825A (en) * 2001-07-04 2003-01-15 Advantest Corp Electric source device and test device
JP4674005B2 (en) * 2001-07-04 2011-04-20 株式会社アドバンテスト Power supply device and test device
JP2009106061A (en) * 2007-10-23 2009-05-14 Tamagawa Seiki Co Ltd Power amplifier
CN115639395A (en) * 2022-11-18 2023-01-24 湖南恩智测控技术有限公司 Electronic load parallel operation current echo algorithm, parallel operation system and electronic equipment

Similar Documents

Publication Publication Date Title
US8866467B1 (en) Systems and methods to perform integrated power measurement and RDSon measurement
US8604777B2 (en) Current sensor with calibration for a current divider configuration
US6118293A (en) High resolution (quiescent) supply current system (IDD monitor)
US7489123B2 (en) Calibration control for pin electronics of automatic testing equipment
JP4478033B2 (en) Voltage applied current measuring device and current buffer with switch used therefor
US20070103174A1 (en) Direct current test apparatus
KR970001610B1 (en) Load detector circuit
EP2017633B1 (en) Power applying circuit and testing apparatus
JPH11174113A (en) Circuit for measuring current of ic tester based on impressed voltage
US7202676B2 (en) Source measure circuit
JP2000214222A (en) Power supply circuit
US6756807B2 (en) Modular ATE power supply architecture
US20070262778A1 (en) Dc test apparatus
JP3470481B2 (en) Power circuit
JP3063972B2 (en) DC characteristic measuring instrument
JPH0212066A (en) Power unit for measurement
JP2565866Y2 (en) IC tester parallel connected device power supply
US11803203B2 (en) Current sensor with multiple channel low dropout regulator
JP2009287956A (en) Semiconductor test apparatus
JPH0690270B2 (en) DC source calibration device for IC test
JP2001004703A (en) Voltage/current generation measuring device and the same for semiconductor testing device
JP2948633B2 (en) Method for measuring voltage of semiconductor device
JPH0519819Y2 (en)
JP2002062333A (en) Measuring apparatus
CN116908553A (en) Measuring method and circuit for DC gain of operational amplifier ring