JP2000209848A - Stabilized power source circuit - Google Patents
Stabilized power source circuitInfo
- Publication number
- JP2000209848A JP2000209848A JP11007037A JP703799A JP2000209848A JP 2000209848 A JP2000209848 A JP 2000209848A JP 11007037 A JP11007037 A JP 11007037A JP 703799 A JP703799 A JP 703799A JP 2000209848 A JP2000209848 A JP 2000209848A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reset signal
- circuit
- stabilized power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、リセット信号を出
力する機能を有し、例えば、マイクロプロセッサを含む
回路など、リセット信号が入力される回路へ安定した出
力を供給するために好適に使用される安定化電源回路に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention has a function of outputting a reset signal, and is suitably used for supplying a stable output to a circuit to which a reset signal is input, such as a circuit including a microprocessor. The present invention relates to a stabilized power supply circuit.
【０００２】[0002]
【従来の技術】現在、種々の電子機器や電気機器では、
高機能化の要求に応えるために、マイクロプロセッサが
広く使用されている。これらマイクロプロセッサでは、
正常動作可能な電源電圧の範囲が決められており、電源
電圧が当該範囲から外れると、誤動作してしまう。した
がって、マイクロプロセッサへ電力を供給する際、所定
の範囲内に電源電圧を安定化させるために、安定化電源
回路が用いられている。2. Description of the Related Art At present, in various electronic devices and electric devices,
2. Description of the Related Art Microprocessors are widely used to meet demands for higher functionality. In these microprocessors,
The range of the power supply voltage that allows normal operation is determined, and if the power supply voltage is out of the range, a malfunction occurs. Therefore, when supplying power to the microprocessor, a stabilized power supply circuit is used to stabilize the power supply voltage within a predetermined range.
【０００３】また、上記安定化電源回路の中には、例え
ば、図１９に示す安定化電源回路１１１のように、安定
した出力電圧ＶOUT を発生する安定化回路部１２１と、
出力電圧ＶOUT を監視するリセット信号生成部１２２と
を備え、図２０に示すように、出力電圧ＶOUT が所定の
しきい値を下回った場合にリセット信号ＲＳＴを出力し
て、マイクロプロセッサを含む回路ブロック１０４へ異
常を通知できるものも存在する。The stabilized power supply circuit includes, for example, a stabilized circuit section 121 for generating a stable output voltage V OUT , such as a stabilized power supply circuit 111 shown in FIG.
A reset signal generation unit 122 for monitoring the output voltage V OUT , as shown in FIG. 20, outputting a reset signal RST when the output voltage V OUT falls below a predetermined threshold, and includes a microprocessor. There are some which can notify the circuit block 104 of the abnormality.
【０００４】これらの安定化電源回路１１１では、例え
ば、図２１に示すように、出力電圧ＶOUT を抵抗Ｒ１１
１・Ｒ１１２で分圧して、電圧ＶRTを生成し、比較器Ｃ
ＭＰ１１１は、当該電圧ＶRTが所定の基準電圧ＶREF111
を下回った場合に、トランジスタＮ１１１を導通させ
て、出力端子Ｒｏｕｔから、「Ｌ」レベルのリセット信
号ＲＳＴを出力している。[0004] In these stabilized power circuit 111, for example, as shown in FIG. 21, the resistance the output voltage V OUT R11
By dividing by 1 · R112, it produces a voltage V RT, the comparator C
The MP 111 sets the voltage V RT to a predetermined reference voltage V REF111
Is lower than the threshold value, the transistor N111 is turned on to output the “L” level reset signal RST from the output terminal Rout.
【０００５】一方、上記回路ブロック１０４は、リセッ
ト信号ＲＳＴが入力されている期間、予め定められた初
期状態に自らの状態を設定し、誤動作を防止する。これ
により、マイクロプロセッサシステム全体の起動時、あ
るいは、入力電圧ＶINの低下時や瞬断時など、安定化電
源回路１１１が出力電圧ＶOUT を適切な範囲に維持でき
ない期間が存在する場合であっても、マイクロプロセッ
サシステムは、適切な出力電圧ＶOUT が印加されている
間、何ら支障なく動作できる。On the other hand, while the reset signal RST is being input, the circuit block 104 sets its own state to a predetermined initial state to prevent malfunction. As a result, when the entire microprocessor system is started, or when the input voltage V IN falls or momentary interruption occurs, there is a period in which the stabilized power supply circuit 111 cannot maintain the output voltage V OUT in an appropriate range. However, the microprocessor system can operate without any trouble while the appropriate output voltage V OUT is being applied.
【０００６】ここで、近年では、マイクロプロセッサの
高速化が進められており、特に、高速動作が求められる
回路では、電源電圧が３．３Ｖなどまで引下げられてい
る。一方、余り高速動作が求められない回路や、高い駆
動能力が求められる回路、あるいは、従来回路とのイン
ターフェース回路などとしては、例えば、電源電圧が５
Ｖの回路が使用される。[0006] In recent years, the speed of microprocessors has been increased, and in particular, in circuits requiring high-speed operation, the power supply voltage has been reduced to 3.3 V or the like. On the other hand, as a circuit that does not require a very high-speed operation, a circuit that requires a high driving capability, or an interface circuit with a conventional circuit, for example, a power supply voltage of 5
A V circuit is used.
【０００７】このように、複数の電源電圧で動作する回
路ブロック１０２・１０３が混在する場合、例えば、図
２２に示すように、安定化電源回路１０１のリセット信
号生成部１２２は、入力電圧ＶINを監視して、例えば、
５Ｖの電源電圧が４．２Ｖ以下に低下した場合などに、
リセット信号ＲＳＴを出力する。なお、この場合は、図
２３に示すように、リセット信号生成部１２２は、安定
化回路部１２１の前段に設けられる。As described above, when the circuit blocks 102 and 103 operating with a plurality of power supply voltages coexist, for example, as shown in FIG. 22, the reset signal generation unit 122 of the stabilized power supply circuit 101 outputs the input voltage V IN. To monitor, for example,
When the power supply voltage of 5V drops to 4.2V or less,
It outputs a reset signal RST. In this case, as shown in FIG. 23, the reset signal generation unit 122 is provided in a stage preceding the stabilization circuit unit 121.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記構
成の安定化電源回路では、リセット信号のトリガが複数
種類存在する場合、正しくリセット信号を生成できなく
なり、システム全体が誤動作する虞れがあるという問題
を生ずる。However, in the stabilized power supply circuit having the above configuration, if there are a plurality of types of reset signal triggers, the reset signal cannot be generated correctly, and the entire system may malfunction. Is generated.
【０００９】具体的には、例えば、図２４（図２５）に
示すように、システム全体で見ると、リセット信号ＲＳ
Ｔのトリガは、安定化電源回路１１１（１０１）が生成
するリセット信号ＲＳＴだけではなく、例えば、誤動作
発生時のマニュアル・リセットや、例えば、他機器の接
続を示す信号など、他のロジック回路から入力されるリ
セット信号、あるいは、他系統（例えば、１２Ｖ系）の
電源電圧など、複数種類のトリガが使用されることが多
い。More specifically, for example, as shown in FIG. 24 (FIG. 25), the reset signal RS
The trigger of T is not only from the reset signal RST generated by the stabilized power supply circuit 111 (101), but also from other logic circuits such as a manual reset when a malfunction occurs or a signal indicating connection of another device, for example. In many cases, a plurality of types of triggers are used, such as an input reset signal or a power supply voltage of another system (for example, a 12 V system).
【００１０】さらに、複数系統の回路ブロック１０２・
１０３が設けられている場合、消費電力を低減するため
に、５Ｖ系回路ブロック１０２が動作していても、３．
３Ｖ系回路ブロック１０３への電力供給が停止されるこ
とがある。この場合には、誤動作を防止するために、
３．３Ｖ系の回路ブロック１０３の停止と同時に、５Ｖ
系回路ブロック１０２をリセットしたり、５Ｖ系回路ブ
ロック１０２をリセットしてから、３．３Ｖ系回路ブロ
ック１０３を停止する必要がある。Further, a plurality of circuit blocks 102
In the case where the circuit block 103 is provided, even if the 5V-related circuit block 102 is operating to reduce power consumption, 3.
Power supply to the 3V system circuit block 103 may be stopped. In this case, to prevent malfunction,
At the same time when the 3.3 V system circuit block 103 is stopped, 5 V
It is necessary to stop the 3.3 V circuit block 103 after resetting the system circuit block 102 or the 5 V circuit block 102.
【００１１】ここで、各回路ブロック１０４（１０２・
１０３）では、端子数が制限されており、リセット入力
用に余り多くの端子を設けることができない。ところ
が、それぞれのトリガを集約する回路１３０を設けた場
合、例えば、集約用回路１３０への電力供給の不具合な
どによって、集約用回路１３０が誤動作する虞れがあ
る。この場合は、各回路ブロック１０４（１０２・１０
３）へ正しいリセット信号ＲＳＴを入力できず、システ
ム全体が誤動作してしまう。Here, each circuit block 104 (102.
In 103), the number of terminals is limited, so that too many terminals cannot be provided for reset input. However, when the circuit 130 that aggregates the triggers is provided, the aggregation circuit 130 may malfunction due to, for example, a failure in power supply to the aggregation circuit 130. In this case, each circuit block 104 (102 · 10
The correct reset signal RST cannot be input to 3), and the entire system malfunctions.
【００１２】なお、システムの消費電力を低減するため
に、各回路ブロック１０４（１０２・１０３）の動作が
不要な場合は、個別に動作が停止されるので、上記集約
用回路１３０の電力供給系統を、いずれの系統に設定し
ても、集約用回路１３０が誤動作する虞れがある。If the operation of each of the circuit blocks 104 (102 and 103) is not necessary to reduce the power consumption of the system, the operation is individually stopped. No matter which system is set, there is a possibility that the aggregation circuit 130 malfunctions.
【００１３】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、より信頼性の高いリセット信
号発生機能付き安定化電源回路を提供することにある。The present invention has been made in view of the above problems, and an object of the present invention is to provide a more reliable stabilized power supply circuit having a reset signal generating function.
【００１４】[0014]
【課題を解決するための手段】請求項１の発明に係る安
定化電源回路は、上記課題を解決するために、入力電圧
または出力電圧を監視して、当該電圧が低下した場合
に、リセット信号を出力するリセット信号生成手段を備
えた安定化電源回路において、外部からの入力を受け付
ける入力手段を備え、上記リセット信号生成手段は、上
記入力手段の受け付けた外部入力がリセットを示す場
合、リセット信号を生成することを特徴としている。According to a first aspect of the present invention, there is provided a stabilized power supply circuit for monitoring an input voltage or an output voltage and, when the voltage decreases, a reset signal. A stabilized power supply circuit having a reset signal generating means for outputting a reset signal, wherein the reset signal generating means includes a reset signal when the external input received by the input means indicates a reset. Is generated.
【００１５】上記構成によれば、リセット信号生成手段
は、上記電圧が低下した場合だけではなく、リセットを
示す入力を外部から受け取った場合にも、リセット信号
を生成する。したがって、当該安定化電源回路を使用す
るシステムのリセット信号が、例えば、使用者によるマ
ニュアル・リセット入力や、他のロジック回路からの信
号入力、あるいは、他の系統の電源電圧低下など、自ら
の電圧異常以外のトリガを有する場合であっても、入力
手段がこれらのトリガを識別できるので、安定化電源回
路は、各トリガを集約してリセット信号を生成できる。According to the above configuration, the reset signal generating means generates the reset signal not only when the voltage drops, but also when an input indicating reset is received from outside. Therefore, the reset signal of the system using the stabilized power supply circuit is, for example, a manual reset input by a user, a signal input from another logic circuit, or a power supply voltage drop of another system. Even if there are triggers other than abnormal, since the input means can identify these triggers, the stabilized power supply circuit can generate a reset signal by integrating the triggers.
【００１６】また、リセット信号生成手段が上記電圧の
異常のみを監視して、異常を示す信号を出力し、他の集
約回路にて、当該リセット信号と他のトリガとを集約し
て、リセット信号を生成する場合とは異なり、例えば、
集約に先立って集約回路へ供給するなど、複雑な制御を
行うことなく、正しいリセット信号を生成できる。Further, the reset signal generating means monitors only the voltage abnormality and outputs a signal indicating the abnormality, and the other resetting circuit collects the reset signal and another trigger by the other aggregating circuit to generate the reset signal. Is different from generating
A correct reset signal can be generated without performing complicated control such as supplying the signal to an aggregation circuit prior to aggregation.
【００１７】これらの結果、集約回路を設ける場合に比
べて、システム全体の部材数および端子数が少なく、か
つ、より信頼性の高いシステムを実現可能な安定化電源
回路を提供できる。As a result, as compared with the case where an integrated circuit is provided, it is possible to provide a stabilized power supply circuit which has a smaller number of members and terminals of the entire system and can realize a more reliable system.
【００１８】また、請求項２の発明に係る安定化電源回
路は、請求項１記載の発明の構成において、上記入力手
段は、使用者のリセット操作を受け付けることを特徴と
している。なお、当該入力手段は、例えば、電気的ある
いは機械的なスイッチなど、使用者のリセット操作を受
け付け可能な任意の部材により実現される。According to a second aspect of the present invention, there is provided a stabilized power supply circuit according to the first aspect, wherein the input means receives a reset operation by a user. The input means is realized by an arbitrary member capable of accepting a reset operation by a user, such as an electric or mechanical switch.
【００１９】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、誤動作が発生した場合に使
用者により入力されるマニュアル・リセットも集約し
て、リセット信号を生成できる。この結果、外部からの
マニュアル・リセットに応じてリセット信号を出力する
必要がある場合であっても、部品数および端子数が少な
く、かつ、より信頼性の高いシステムを実現可能な安定
化電源回路を提供できる。According to the above configuration, the stabilized power supply circuit can generate a reset signal by collecting not only its own voltage abnormality but also a manual reset input by a user when a malfunction occurs. As a result, even when it is necessary to output a reset signal in response to an external manual reset, a stabilized power supply circuit with a reduced number of components and terminals and a more reliable system can be realized. Can be provided.
【００２０】さらに、請求項３の発明に係る安定化電源
回路は、請求項１記載の発明の構成において、上記入力
手段は、外部から、リセットするか否かを示すロジック
信号を受け付けることを特徴としている。Further, in the stabilized power supply circuit according to a third aspect of the present invention, in the configuration of the first aspect, the input means receives a logic signal indicating whether or not to reset from the outside. And
【００２１】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、例えば、他機器が接続され
たことを示す信号や、他機器からの指示などのロジック
信号も集約して、リセット信号を生成できる。この結
果、外部からのロジック信号によりリセット信号を出力
する必要がある場合であっても、部品数および端子数が
少なく、かつ、より信頼性の高いシステムを実現可能な
安定化電源回路を提供できる。According to the above configuration, the stabilized power supply circuit collects not only its own voltage abnormality but also, for example, a signal indicating that another device is connected and a logic signal such as an instruction from the other device. , A reset signal can be generated. As a result, even when it is necessary to output a reset signal by an external logic signal, it is possible to provide a stabilized power supply circuit capable of realizing a more reliable system with a reduced number of components and terminals. .
【００２２】また、請求項４の発明に係る安定化電源回
路は、請求項１記載の発明の構成において、上記入力手
段は、他系統の電圧を示す信号を受け取り、上記リセッ
ト信号生成手段は、上記他系統の電圧が低下した場合に
も、リセット信号を出力することを特徴としている。According to a fourth aspect of the present invention, in the stabilized power supply circuit according to the first aspect of the present invention, the input means receives a signal indicating a voltage of another system, and the reset signal generating means includes: A reset signal is output even when the voltage of the other system drops.
【００２３】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、例えば、周辺機器へ供給す
る１２Ｖ系の電源電圧など、自らとは異なる系統の電圧
異常も集約して、リセット信号を生成できる。この結
果、自らとは異なる系統の電圧異常によりリセット信号
を出力する必要がある場合であっても、部品数および端
子数が少なく、かつ、より信頼性の高いシステムを実現
可能な安定化電源回路を提供できる。According to the above configuration, the stabilized power supply circuit collects not only its own voltage abnormality but also, for example, a voltage abnormality of a system different from itself, such as a 12V system power supply voltage supplied to peripheral devices. A reset signal can be generated. As a result, even if it is necessary to output a reset signal due to a voltage abnormality in a system different from the self, a stabilized power supply circuit that can realize a more reliable system with a reduced number of components and terminals. Can be provided.
【００２４】一方、請求項５の発明に係る安定化電源回
路は、請求項１記載の発明の構成において、上記入力手
段は、外部からの入力として、負荷への電力供給の要否
を示す指示信号を受け取り、当該指示信号に基づいて、
負荷へ電力を供給するか否かを制御する出力制御手段が
設けられていると共に、上記リセット信号生成手段は、
上記指示信号に同期して、リセット信号を出力すること
を特徴としている。According to a fifth aspect of the present invention, in the stabilized power supply circuit according to the first aspect of the present invention, the input means includes, as an external input, an instruction indicating whether power supply to a load is necessary. Receiving the signal, and based on the instruction signal,
Output control means for controlling whether or not to supply power to the load is provided, and the reset signal generation means includes:
A reset signal is output in synchronization with the instruction signal.
【００２５】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、電力供給の要否を示す指示
信号も集約して、リセット信号を生成できる。この結
果、電力供給を切り換える場合にリセット信号を出力す
る必要がある場合であっても、部品数および端子数が少
なく、かつ、より信頼性の高いシステムを実現可能な安
定化電源回路を提供できる。According to the above configuration, the stabilized power supply circuit can generate a reset signal by collecting not only its own voltage abnormality but also an instruction signal indicating whether power supply is necessary. As a result, even when it is necessary to output a reset signal when switching power supply, it is possible to provide a stabilized power supply circuit capable of realizing a more reliable system with a reduced number of components and terminals. .
【００２６】加えて、請求項６の発明に係る安定化電源
回路は、請求項５記載の発明の構成において、上記出力
制御手段が電力供給の要否を判定する際における上記指
示信号のしきい値と、上記リセット信号生成手段がリセ
ット信号を出力するか否かを判定する際における上記指
示信号のしきい値とは、互いに異なる値に設定されてい
ることを特徴としている。In addition, a stabilized power supply circuit according to a sixth aspect of the present invention is the stabilized power supply circuit according to the fifth aspect of the present invention, wherein the output control means determines whether or not power supply is necessary. A value and a threshold value of the instruction signal when the reset signal generation unit determines whether to output a reset signal are set to values different from each other.
【００２７】上記構成によれば、出力制御手段のしきい
値とリセット信号生成手段のしきい値とが互いに異なっ
ているので、一方の判定より早い時点で、他方が判定さ
れる。この結果、同じ指示信号に基づいて、電力供給の
要否と、リセット信号出力の要否とが判定されるにも拘
わらず、電力供給の切り換えのタイミングと、リセット
信号の出力タイミングとを個別に設定できる。According to the above configuration, since the threshold value of the output control means and the threshold value of the reset signal generation means are different from each other, the other is determined earlier than one of the determinations. As a result, although the necessity of the power supply and the necessity of the reset signal output are determined based on the same instruction signal, the timing of switching the power supply and the output timing of the reset signal are individually determined. Can be set.
【００２８】[0028]
【発明の実施の形態】〔第１の実施形態〕本発明の一実
施形態について図１ないし図３に基づいて説明すると以
下の通りである。すなわち、図１に示すように、本実施
形態に係る安定化電源回路１は、例えば、互いに異なる
電源電圧系統の回路ブロック２・３を有するマイクロプ
ロセッサシステムなどにおいて、ある電源電圧系統（こ
の例では、３．３Ｖ系）の回路ブロック３へ供給する電
圧ＶOUT を安定化するために使用されており、出力電圧
ＶOUT が安定するように、入力端子ＩＮから与えられた
電力を制御する安定化回路部２１と、リセット信号ＲＳ
Ｔを発生するリセット信号生成部（リセット信号生成手
段）２２とを備えている。上記安定化電源回路１は、レ
ギュレータＩＣとして提供されており、安定化回路部２
１内の各回路素子を別体の素子で実現する場合に比べ
て、高精度に出力電圧ＶOUT を制御できるにも拘わら
ず、製造コストが低く抑えられている。DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] An embodiment of the present invention will be described below with reference to FIGS. That is, as shown in FIG. 1, the stabilized power supply circuit 1 according to the present embodiment is, for example, a microprocessor system having circuit blocks 2 and 3 having different power supply voltage systems from each other. (3.3 V system), which is used to stabilize the voltage V OUT supplied to the circuit block 3, and controls the power supplied from the input terminal IN so that the output voltage V OUT is stabilized. A circuit section 21 and a reset signal RS
And a reset signal generating section (reset signal generating means) 22 for generating T. The stabilized power supply circuit 1 is provided as a regulator IC, and includes a stabilizing circuit unit 2.
Although the output voltage V OUT can be controlled with higher accuracy than in a case where each circuit element in the circuit element 1 is realized by a separate element, the manufacturing cost is kept low.
【００２９】上記安定化回路部２１は、例えば、スイッ
チング型やリニア型などのレギュレータであって、例え
ば、３．３Ｖ系回路ブロック３の消費電力が増大した
り、外部電源Ｅから供給される入力電圧ＶINが低下する
などして、出力電圧ＶOUT が低下しようとすると、遮断
期間に対する導通期間の割合を大きくしたり、安定化回
路部２１が出力する電流量を増大させるなどして、出力
電圧ＶOUT の低下を抑制する。同様に、出力電圧ＶOUT
が増大しようとすると、導通期間の割合を小さくした
り、出力電流の量を低下させるなどして、出力電圧Ｖ
OUT の増大を抑制する。これにより、安定化回路部２１
は、３．３Ｖ系回路ブロック３へ供給する電圧ＶOUT を
安定させることができる。The stabilizing circuit section 21 is, for example, a switching type or a linear type regulator. For example, the power consumption of the 3.3 V system circuit block 3 is increased, and the input power supplied from the external power source E is supplied. When the output voltage V OUT tries to decrease due to a decrease in the voltage V IN or the like, an increase in the ratio of the conduction period to the cut-off period or an increase in the amount of current output from the stabilization circuit unit 21 causes an increase in the output. Suppress the voltage V OUT from decreasing. Similarly, the output voltage V OUT
Increases, the output voltage V is reduced by reducing the ratio of the conduction period or reducing the amount of output current.
Suppress the increase of OUT . Thereby, the stabilizing circuit unit 21
Can stabilize the voltage V OUT supplied to the 3.3 V system circuit block 3.
【００３０】一方、リセット信号生成部２２は、入力電
圧ＶINを監視して、入力電圧ＶINが所定のしきい値を下
回っている間、出力端子Ｒｏｕｔを介して、リセット信
号ＲＳＴを出力する。これにより、図３に示すｔ１以前
の期間のように、例えば、マイクロプロセッサシステム
の起動時など、入力電圧ＶINが立ち上がり、各回路ブロ
ック２・３が正常に動作できるまでの間、各回路ブロッ
ク２・３には、リセット信号ＲＳＴが出力され、各回路
ブロック２・３は、初期状態に設定される。この結果、
各回路ブロック２・３は、それぞれへ供給される電圧Ｖ
IN・ＶOUT が安定化した後で、動作を開始できる。On the other hand, the reset signal generator 22 monitors the input voltage V IN, while the input voltage V IN is below a predetermined threshold value, via the output terminals Rout, and outputs a reset signal RST . As a result, as in the period before t1 shown in FIG. 3, for example, when the input voltage V IN rises and the respective circuit blocks 2 and 3 can operate normally, for example, when the microprocessor system is started, the respective circuit blocks 2 and 3 can operate normally. A reset signal RST is output to 2.3 and each circuit block 2.3 is set to an initial state. As a result,
Each of the circuit blocks 2 and 3 has a voltage V supplied thereto.
Operation can begin after IN and V OUT have stabilized.
【００３１】同様に、ｔ２からｔ３までの期間のよう
に、瞬断などによって、各回路ブロック２・３が正常に
動作できなくなるレベルまで、入力電圧ＶINが低下した
場合も、リセット信号生成部２２は、各回路ブロック２
・３へリセット信号ＲＳＴを出力する。これにより、そ
れぞれへ供給される電圧ＶIN・ＶOUT の低下に起因する
各回路ブロック２・３の誤動作が防止される。Similarly, when the input voltage V IN decreases to a level at which the circuit blocks 2 and 3 cannot operate normally due to an instantaneous interruption, as in the period from t2 to t3, the reset signal generation unit 22 is each circuit block 2
・ Output the reset signal RST to 3. As a result, malfunction of each of the circuit blocks 2 and 3 due to a decrease in the voltage V IN and V OUT supplied to each of them is prevented.
【００３２】さらに、本実施形態に係る安定化電源回路
１には、外部入力端子（入力手段）Ｒｉｎが設けられて
おり、リセット信号生成部２２は、例えば、マニュアル
リセットや、他のリセット信号源となる回路からのリセ
ット信号、あるいは、他系統の電源電圧など、当該外部
入力端子Ｒｉｎから入力される外部入力Ｓに基づいて、
リセット信号ＲＳＴを出力できる。これにより、ｔ４か
らｔ５までの期間のように、入力電圧ＶINが所定のしき
い値を上回っている期間であっても、リセット信号生成
部２２は、外部入力Ｓがリセットを指示すると、リセッ
ト信号ＲＳＴを出力する。Further, the stabilized power supply circuit 1 according to the present embodiment is provided with an external input terminal (input means) Rin, and the reset signal generator 22 is provided with, for example, a manual reset or another reset signal source. Based on an external input S input from the external input terminal Rin, such as a reset signal from a circuit that becomes
A reset signal RST can be output. Thus, even when the input voltage V IN exceeds the predetermined threshold value, such as the period from t4 to t5, the reset signal generation unit 22 outputs the reset signal when the external input S instructs the reset. The signal RST is output.
【００３３】ここで、近年のマイクロプロセッサシステ
ムでは、消費電力を削減するために、個々の回路ブロッ
クを個別にＯＮ／ＯＦＦ制御したり、より確実に誤動作
を防止するために、電源電圧や周囲温度など、監視項目
の数を増加させたりしていることが多い。したがって、
リセット信号ＲＳＴのトリガとなる信号は、増加する傾
向にある。一方、マイクロプロセッサなどの各回路ブロ
ック２・３では、チップに必要な端子数に合わせてチッ
プの寸法が決定されることがあるほど、回路寸法の小型
化が進んでおり、端子数を増加させることが難しい。こ
の結果、多くの場合、各回路ブロック２・３に設けられ
たリセット端子Ｒの数よりも、トリガ信号の数の方が多
くなる。したがって、リセット信号ＲＳＴの供給先とな
る各回路ブロック２・３とは別体に、複数のトリガ信号
を集約する回路を設ける方が望ましい。Here, in recent microprocessor systems, individual circuit blocks are individually turned on / off in order to reduce power consumption, and power supply voltage and ambient temperature in order to more reliably prevent malfunctions. In many cases, the number of monitoring items is increased. Therefore,
The signal that triggers the reset signal RST tends to increase. On the other hand, in each of the circuit blocks 2 and 3 such as a microprocessor, as the chip size is determined in accordance with the number of terminals required for the chip, the circuit size is reduced and the number of terminals is increased. It is difficult. As a result, in many cases, the number of trigger signals is larger than the number of reset terminals R provided in each of the circuit blocks 2 and 3. Therefore, it is desirable to provide a circuit that aggregates a plurality of trigger signals separately from each of the circuit blocks 2 and 3 to which the reset signal RST is supplied.
【００３４】また、集約用の回路は、電圧ＶIN・ＶOUT
が低く、供給先の回路ブロック２・３の動作が不安定な
期間中、リセット信号ＲＳＴを出力し続ける必要があ
る。したがって、電力供給系統が同一の場合、集約用の
回路は、供給先の回路ブロック２・３よりも広い電源電
圧範囲で動作する必要がある。この点からも、集約用の
回路は、供給先の回路ブロック２・３と電力供給系統を
別にする方がよい。なお、上述したように、各回路ブロ
ック２・３は、それぞれの動作が不要な場合に、個別に
電力供給が停止される虞れがあるため、集約用の回路の
電力供給系統は、供給先とは異なる回路ブロック２・３
とも別に設ける方がよい。Further, the circuit for aggregation is composed of the voltages V IN and V OUT
Is low, and it is necessary to keep outputting the reset signal RST during the period when the operation of the circuit blocks 2 and 3 to which the power is supplied is unstable. Therefore, when the power supply systems are the same, the aggregation circuit needs to operate in a power supply voltage range wider than the supply destination circuit blocks 2 and 3. From this point as well, it is better to separate the power supply system from the supply destination circuit blocks 2 and 3 for the aggregation circuit. Note that, as described above, the power supply system of the consolidation circuit may not be connected to the power supply system of each of the circuit blocks 2 and 3 because the power supply may be individually stopped when the respective operations are unnecessary. Circuit blocks 2 and 3 different from
It is better to provide them separately.
【００３５】一方、図２５に示す安定化電源回路１０１
のように、当該集約用回路１３０を独立したチップとし
て実現した場合、マイクロプロセッサシステム全体のチ
ップ数が増加してしまう。また、集約用回路１３０が独
立している場合、マイクロプロセッサシステム全体にお
いて、信号入出力用の端子数が増大するだけではなく、
上述したように、各回路ブロック１０２・１０３とは別
の系統で、集約用回路１３０へ電力を供給するために、
安定化電源回路１０１と、集約用回路１３０との双方に
電力供給用の端子を設ける必要があり、マイクロプロセ
ッサシステム全体の端子数も増大する。さらに、リセッ
ト信号ＲＳＴを駆動するために、安定化電源回路１０１
および集約用回路１３０の双方の出力段に、消費電力が
比較的大きく、回路寸法も大きくなりがちな駆動用回路
を設ける必要がある。これらの結果、マイクロプロセッ
サシステム全体の製造コストを増加させる虞れがある。On the other hand, the stabilized power supply circuit 101 shown in FIG.
When the aggregation circuit 130 is realized as an independent chip as described above, the number of chips in the entire microprocessor system increases. When the aggregation circuit 130 is independent, not only the number of signal input / output terminals increases in the entire microprocessor system, but also
As described above, in order to supply power to the aggregation circuit 130 in a different system from the circuit blocks 102 and 103,
It is necessary to provide power supply terminals in both the stabilized power supply circuit 101 and the aggregation circuit 130, and the number of terminals in the entire microprocessor system also increases. Further, in order to drive the reset signal RST, the stabilized power supply circuit 101
It is necessary to provide a driving circuit that consumes relatively large power and tends to have a large circuit size in both output stages of the centralizing circuit 130. As a result, there is a possibility that the manufacturing cost of the entire microprocessor system may be increased.
【００３６】これに対して、本実施形態では、安定化電
源回路１に外部入力端子Ｒｉｎが設けられ、リセット信
号生成部２２が外部入力Ｓに基づいて、リセット信号Ｒ
ＳＴを生成している。このように、安定化電源回路１が
リセット信号発生機能付きレギュレータＩＣとして、１
デバイス化されているので、集約用の回路を独立して設
ける場合に比べて、マイクロプロセッサシステム全体の
素子数および端子数を削減できる。また、安定化電源回
路１が３．３Ｖ系回路ブロック３へ電力を供給可能であ
れば、すなわち、入力電圧ＶINが印加されていれば、リ
セット信号生成部２２への電力供給タイミングを特に制
御しなくても、リセット信号生成部２２は、必ず、正常
に動作できる。なお、リセット信号ＲＳＴの供給先と電
力の供給先とが同一なので、電力を供給できない場合
に、リセット信号ＲＳＴを出力できなくても何ら支障は
ない。さらに、集約用の回路の出力段とリセット信号生
成部２２の出力段とを共用できるので、それぞれを別に
設ける場合に比べて回路構成を簡略化できる。これらの
結果、マイクロプロセッサシステム全体の製造コストを
大幅に削減できる。On the other hand, in this embodiment, the stabilized power supply circuit 1 is provided with an external input terminal Rin, and the reset signal generation unit 22 outputs the reset signal R based on the external input S.
ST is being generated. As described above, the stabilized power supply circuit 1 serves as a regulator IC with a reset signal generation function.
Since the device is implemented as a device, the number of elements and the number of terminals of the entire microprocessor system can be reduced as compared with a case where an aggregation circuit is provided independently. Further, if the stabilized power supply circuit 1 can supply power to the 3.3 V system circuit block 3, that is, if the input voltage V IN is applied, the power supply timing to the reset signal generation unit 22 is particularly controlled. Even without doing so, the reset signal generator 22 can always operate normally. Note that since the reset signal RST and the power supply destination are the same, there is no problem if the reset signal RST cannot be output when power cannot be supplied. Furthermore, since the output stage of the aggregation circuit and the output stage of the reset signal generation unit 22 can be shared, the circuit configuration can be simplified as compared with a case where each is provided separately. As a result, the manufacturing cost of the entire microprocessor system can be significantly reduced.
【００３７】端子数について比較すると、例えば、リセ
ット信号ＲＳＴのトリガの数が、安定化電源回路１にて
判定されるトリガも含めて２つの場合、図２５の構成で
は、信号を入出力するために、安定化電源回路１０１か
らのトリガ出力端子と、集約用回路１３０でのトリガ入
力端子（２つ）と、リセット信号ＲＳＴの出力端子とが
設けられ、集約用回路１３０へ電力を供給するために、
安定化電源回路１０１と集約用回路１３０との双方に端
子が設けられるので、合計６端子が必要になる。一方、
本実施形態では、外部入力端子Ｒｉｎと、リセット信号
ＲＳＴの出力端子Ｒｏｕｔとの計２端子を設けらればよ
く、端子数を４つ削減できる。When the number of terminals is compared, for example, when the number of triggers of the reset signal RST is two including the number of triggers determined by the stabilized power supply circuit 1, the configuration of FIG. In addition, a trigger output terminal from the stabilized power supply circuit 101, a trigger input terminal (two) in the aggregation circuit 130, and an output terminal of the reset signal RST are provided to supply power to the aggregation circuit 130. To
Since terminals are provided in both the stabilized power supply circuit 101 and the aggregation circuit 130, a total of six terminals are required. on the other hand,
In the present embodiment, it is sufficient to provide a total of two terminals, the external input terminal Rin and the output terminal Rout of the reset signal RST, and the number of terminals can be reduced by four.
【００３８】なお、各回路ブロック２・３に比べて、安
定化電源回路１は、電力制御素子や駆動用トランジスタ
など、消費電力が比較的多い素子を備えており、レギュ
レータＩＣ、または、レギュレータ制御用ＩＣとして集
積する場合であっても、チップの集積度は、比較的低く
抑えられている。したがって、回路ブロック２・３に比
べて、端子数の制限は緩やかであり、何ら支障なく、外
部入力端子Ｒｉｎを配設できる。Note that the stabilized power supply circuit 1 includes elements such as a power control element and a driving transistor, which consume a relatively large amount of power, as compared with each of the circuit blocks 2 and 3, and includes a regulator IC or a regulator control circuit. Even when integrated as an IC for use, the degree of integration of the chip is kept relatively low. Therefore, the number of terminals is less strict than that of the circuit blocks 2 and 3, and the external input terminal Rin can be provided without any problem.
【００３９】ところで、上記では、リセット信号生成部
２２が入力電圧ＶINを監視する場合を例にして説明した
が、例えば、図２に示す変形例のように、リセット信号
生成部２２が出力電圧ＶOUT を監視する場合でも同様の
効果が得られる。In the above description, the case where the reset signal generation unit 22 monitors the input voltage V IN has been described as an example. However, for example, as in the modification shown in FIG. The same effect can be obtained even when V OUT is monitored.
【００４０】当該変形例に係る安定化電源回路１１は、
例えば、５Ｖ単一や３Ｖ単一など、回路ブロック４の電
源電圧系統が単一のマイクロプロセッサシステムで、回
路ブロック４への供給電圧ＶOUT を安定化するために好
適に使用され、リセット信号生成部２２が出力電圧Ｖ
OUT を監視して、出力電圧ＶOUT が所定のしきい値を下
回った場合と、外部入力Ｓが入力された場合との双方
に、リセット信号ＲＳＴを出力する。なお、安定化電源
回路１１は、リセット信号生成部２２が電圧を監視する
場所が異なる以外は、安定化電源回路１と同一の構成を
有しているので、同じ機能を有する部材には、同じ参照
符号を付して、説明を省略する。The stabilized power supply circuit 11 according to this modification is
For example, the power supply voltage system of the circuit block 4 such as a single 5V or a single 3V is preferably used to stabilize the supply voltage V OUT to the circuit block 4 in a single microprocessor system, and a reset signal generation is performed. The output voltage V
OUT is monitored, and a reset signal RST is output both when the output voltage V OUT falls below a predetermined threshold and when the external input S is input. The stabilized power supply circuit 11 has the same configuration as the stabilized power supply circuit 1 except that the place where the reset signal generation unit 22 monitors the voltage is different. The reference numerals are given and the description is omitted.
【００４１】本変形例に係る安定化電源回路１１におい
ても、安定化電源回路１と同様に、外部入力端子Ｒｉｎ
が設けられ、図３のｔ４からｔ５の期間に示すように、
出力電圧ＶOUT がしきい値を越えている場合であって
も、リセット信号生成部２２は、外部入力Ｓが入力され
ると、リセット信号ＲＳＴを出力する。この結果、集約
用の回路を独立して設ける場合に比べて、マイクロプロ
セッサシステム全体の素子数および端子数を削減でき、
マイクロプロセッサシステムの製造コストを大幅に低減
できる。In the stabilized power supply circuit 11 according to the present modification, similarly to the stabilized power supply circuit 1, the external input terminal Rin
Is provided, as shown in a period from t4 to t5 in FIG.
Even when the output voltage V OUT exceeds the threshold value, the reset signal generator 22 outputs the reset signal RST when the external input S is input. As a result, the number of elements and the number of terminals of the entire microprocessor system can be reduced as compared with the case where the aggregation circuit is provided independently,
The manufacturing cost of the microprocessor system can be greatly reduced.
【００４２】〔第２の実施形態〕本実施形態では、上記
外部入力Ｓがマニュアル・リセット入力の場合における
安定化電源回路の具体的な回路構成について、図４ない
し図６を参照しながら、詳細に説明する。なお、本実施
形態では、例えば、使用者などによるスイッチ操作が外
部入力Ｓとなる。したがって、トリガを発生する手段、
および、外部入力を受け取る端子として、後述するスイ
ッチＳＷ１１が設けられている。[Second Embodiment] In this embodiment, a specific circuit configuration of the stabilized power supply circuit when the external input S is a manual reset input will be described in detail with reference to FIGS. Will be described. In the present embodiment, for example, a switch operation by a user or the like is the external input S. Therefore, means for generating a trigger,
A switch SW11 described later is provided as a terminal for receiving an external input.
【００４３】すなわち、本実施形態に係る安定化電源回
路１ａは、図４に示すように、入力電圧ＶINを監視する
場合の構成例であって、安定化回路部２１の電力制御素
子として、入出力端子ＩＮ・ＯＵＴ間に、ＰＮＰ型の出
力トランジスタＰ１が設けられている。また、出力電圧
ＶOUT は、抵抗Ｒ１およびＲ２によって分圧され、誤差
増幅器ＡＭＰ１は、両抵抗Ｒ１・Ｒ２の接続点の電圧
（帰還電圧ＶADJ ）と、定電圧源Ｅ１が出力する所定の
基準電圧ＶREF1との差が小さくなるように、出力トラン
ジスタＰ１のベース電流を駆動するための駆動用トラン
ジスタＮ２を制御する。That is, as shown in FIG. 4, the stabilized power supply circuit 1a according to the present embodiment is a configuration example for monitoring the input voltage V IN, and as a power control element of the stabilization circuit section 21, A PNP output transistor P1 is provided between the input / output terminals IN and OUT. The output voltage V OUT is divided by the resistors R1 and R2, and the error amplifier AMP1 is connected to the voltage (feedback voltage V ADJ ) at the connection point between the resistors R1 and R2 and a predetermined reference output from the constant voltage source E1. The driving transistor N2 for driving the base current of the output transistor P1 is controlled so that the difference from the voltage V REF1 is reduced.
【００４４】これにより、出力電圧ＶOUT が所定の値よ
りも大きく、すなわち、帰還電圧ＶADJ が基準電圧Ｖ
REF1よりも大きくなろうとすると、出力トランジスタＰ
１のベース電流が制限される。これにより、出力トラン
ジスタＰ１が出力端子ＯＵＴへ出力する電流量が減少し
て、出力電圧ＶOUT の増大が抑制される。これとは逆
に、出力電圧ＶOUT が所定の値よりも小さくなろうとす
ると、出力トランジスタＰ１の出力電流が増大して、出
力電圧ＶOUT の低下が打ち消される。As a result, the output voltage V OUT is larger than the predetermined value, that is, the feedback voltage V ADJ is
If it is going to be larger than REF1 , the output transistor P
One base current is limited. As a result, the amount of current output from the output transistor P1 to the output terminal OUT decreases, and an increase in the output voltage V OUT is suppressed. Conversely, if the output voltage V OUT tries to become smaller than the predetermined value, the output current of the output transistor P1 increases, and the decrease in the output voltage V OUT is canceled out.
【００４５】この結果、安定化回路部２１は、図１に示
す３．３Ｖ系回路ブロック３などの負荷Ｌの消費電力が
変動した場合であっても、常に安定した出力電圧ＶOUT
を負荷Ｌへ供給できる。[0045] As a result, stabilization circuit 21, even when the power consumption of the load L, such as 3.3V system circuit block 3 shown in FIG. 1 is varied, always stable output voltage V OUT
Can be supplied to the load L.
【００４６】一方、上記安定化電源回路１ａには、リセ
ット信号生成部２２として、出力端子Ｒｏｕｔと接地レ
ベルとの間に設けられたＮＰＮ型のトランジスタＮ１１
と、入力電圧ＶINを分圧する抵抗Ｒ１１・Ｒ１２と、両
抵抗Ｒ１１・Ｒ１２により分圧された電圧ＶRTと、所定
の基準電圧ＶREF11 を出力する定電圧源Ｅ１１と、両電
圧ＶRTが電圧ＶREF11 を下回った場合に、上記トランジ
スタＮ１１を導通させて、「Ｌ」アクティブのリセット
信号ＲＳＴを出力させる比較器ＣＭＰ１１とが設けられ
ている。さらに、上記リセット信号生成部２２は、外部
入力Ｓを受け取るために、上記両抵抗Ｒ１１・Ｒ１２の
接続点と接地レベルとの間に、スイッチＳＷ１１を備え
ている。なお、本実施形態では、当該スイッチＳＷ１１
が特許請求の範囲に記載の入力手段に対応する。On the other hand, in the stabilized power supply circuit 1a, an NPN transistor N11 provided between the output terminal Rout and the ground level as the reset signal generation unit 22
And resistors R11 and R12 for dividing the input voltage V IN , a voltage V RT divided by the resistors R11 and R12, a constant voltage source E11 for outputting a predetermined reference voltage V REF11 , and both voltages V RT When the voltage falls below the voltage V REF11 , there is provided a comparator CMP11 for turning on the transistor N11 and outputting an “L” active reset signal RST. Further, the reset signal generation section 22 includes a switch SW11 between the connection point of the resistors R11 and R12 and the ground level to receive the external input S. In the present embodiment, the switch SW11
Corresponds to the input means described in the claims.
【００４７】上記構成によれば、図６に示すｔ１以前の
期間や、ｔ２からｔ３までの期間のように、入力電圧Ｖ
INが低下して、所定のしきい値を下回った場合、上記入
力電圧ＶINに伴って変動する電圧ＶRTは、上記基準電圧
ＶREF11 を下回る。この結果、比較器ＣＭＰ１１がトラ
ンジスタＮ１１を導通させ、「Ｌ」レベルのリセット信
号ＲＳＴが出力される。According to the above configuration, as shown in FIG. 6, during the period before t1 or the period from t2 to t3, the input voltage V
When IN falls below a predetermined threshold, the voltage V RT that fluctuates with the input voltage V IN falls below the reference voltage V REF11 . As a result, the comparator CMP11 turns on the transistor N11, and the “L” level reset signal RST is output.
【００４８】一方、ｔ４からｔ５までの期間のように、
使用者の操作などに応じて、スイッチＳＷ１１が導通す
ると、上記電圧ＶRTは、入力電圧ＶINに拘わらず、接地
レベルへと低下して、基準電圧ＶREF11 を下回る。これ
により、トランジスタＮ１１が導通して、「Ｌ」レベル
のリセット信号ＲＳＴを出力する。On the other hand, as in the period from t4 to t5,
When the switch SW11 is turned on in response to a user operation or the like, the voltage V RT drops to the ground level and falls below the reference voltage V REF11 regardless of the input voltage V IN . As a result, the transistor N11 conducts, and outputs the “L” level reset signal RST.
【００４９】これらの結果、安定化電源回路１ａは、入
力電圧ＶINが所定のしきい値を下回った場合だけではな
く、外部入力Ｓとなるマニュアル・リセットがスイッチ
ＳＷ１１の導通／遮断（この場合は、導通）によって指
示された場合も、リセット信号ＲＳＴを出力できる。し
たがって、外部入力Ｓがマニュアル・リセットの場合に
おいて、第１の実施形態と同様、リセット信号ＲＳＴに
起因する誤動作を防止できるにも拘わらず、部品数が少
なく、製造が容易なマイクロプロセッサシステムを実現
できる。As a result, not only when the input voltage V IN falls below the predetermined threshold value, but also when the manual reset as the external input S is performed by turning on / off the switch SW11 (in this case, the stabilized power supply circuit 1a). Can output the reset signal RST. Therefore, in the case where the external input S is a manual reset, as in the first embodiment, a microprocessor system with a small number of components and easy manufacture is realized, although malfunctions caused by the reset signal RST can be prevented. it can.
【００５０】また、リセット信号生成部２２が出力電圧
ＶOUT を監視する場合、図５に示す安定化電源回路１１
ａに示すように、リセット信号生成部２２の抵抗Ｒ１１
は、出力端子ＯＵＴに接続され、両抵抗Ｒ１１・Ｒ１２
によって、出力電圧ＶOUT を分圧する。これにより、出
力電圧ＶOUT を監視する構成であっても、上記安定化電
源回路１ａと同様に、リセット信号生成部２２は、外部
入力Ｓとして、マニュアル・リセットが入力された場
合、リセット信号ＲＳＴを出力できる。この結果、リセ
ット信号ＲＳＴに起因する誤動作を防止できるにも拘わ
らず、部品数が少なく、製造の容易なマイクロプロセッ
サシステムを実現できる。When the reset signal generator 22 monitors the output voltage V OUT , the stabilized power supply circuit 11 shown in FIG.
a, the resistance R11 of the reset signal generation unit 22;
Is connected to the output terminal OUT, and both resistors R11 and R12
As a result, the output voltage V OUT is divided. Thus, even in a configuration in which the output voltage V OUT is monitored, the reset signal generation unit 22 outputs the reset signal RST when a manual reset is input as the external input S, similarly to the stabilized power supply circuit 1a. Can be output. As a result, it is possible to realize a microprocessor system with a small number of components and easy manufacture, although a malfunction due to the reset signal RST can be prevented.
【００５１】〔第３の実施形態〕本実施形態では、上記
外部入力Ｓとして、例えば、他のロジック回路（図示せ
ず）からのデジタル信号ＶRin が入力される場合につい
て、図７ないし図９を参照しながら説明する。すなわ
ち、本実施形態に係る安定化電源回路１ｂは、図７に示
すように、図４に示すスイッチＳＷ１１に代えて、外部
入力端子Ｒｉｎをベースに接続したＰＮＰ型のトランジ
スタＰ２１が設けられている。なお、他の構成は、図４
に示す安定化電源回路１ａと同様なので、同じ機能を有
する部材には、同じ参照符号を付して説明を省略する。[Third Embodiment] In this embodiment, for example, a case where a digital signal V Rin from another logic circuit (not shown) is input as the external input S is shown in FIGS. This will be described with reference to FIG. That is, in the stabilized power supply circuit 1b according to the present embodiment, as shown in FIG. 7, a PNP transistor P21 having an external input terminal Rin connected to a base is provided instead of the switch SW11 shown in FIG. . The other configuration is shown in FIG.
Therefore, members having the same functions are denoted by the same reference numerals and description thereof is omitted.
【００５２】上記構成によれば、図９に示すｔ４からｔ
５の期間のように、上記他のロジック回路から、リセッ
トを示す「Ｌ」レベルのデジタル信号ＶRin が入力され
ている期間、トランジスタＰ２１が導通して、電圧ＶRT
を基準電圧ＶREF11 よりも低下させる。これにより、安
定化電源回路１ｂは、入力電圧ＶINが所定のしきい値を
下回った場合だけではなく、リセットを指示する信号が
入力される場合も、リセット信号ＲＳＴを出力できる。
この結果、外部入力Ｓが他のロジック回路からのデジタ
ル信号ＶRin の場合において、第１の実施形態と同様、
リセット信号ＲＳＴに起因する誤動作を防止できるにも
拘わらず、部品数が少なく、製造が容易なマイクロプロ
セッサシステムを実現できる。According to the above configuration, t4 to t4 shown in FIG.
As in the period 5, the transistor P21 conducts while the digital signal V Rin of the “L” level indicating the reset is input from the other logic circuit, and the voltage V RT
Is lower than the reference voltage V REF11 . Thus, the stabilized power supply circuit 1b can output the reset signal RST not only when the input voltage VIN falls below a predetermined threshold value but also when a signal instructing reset is input.
As a result, when the external input S is a digital signal V Rin from another logic circuit, as in the first embodiment,
In spite of being able to prevent malfunction due to the reset signal RST, it is possible to realize a microprocessor system which has a small number of components and is easy to manufacture.
【００５３】また、リセット信号生成部２２が出力電圧
ＶOUT を監視する場合、図８に示す安定化電源回路１１
ｂに示すように、リセット信号生成部２２の抵抗Ｒ１１
は、出力端子ＯＵＴに接続され、両抵抗Ｒ１１・Ｒ１２
によって、出力電圧ＶOUT を分圧する。これにより、出
力電圧ＶOUT を監視する構成であっても、安定化電源回
路１１ｂは、上記安定化電源回路１ｂと同様に、リセッ
トを指示する信号に基づいて、リセット信号ＲＳＴを出
力できる。この結果、リセット信号ＲＳＴに起因する誤
動作を防止できるにも拘わらず、部品数が少なく、製造
の容易なマイクロプロセッサシステムを実現できる。When the reset signal generator 22 monitors the output voltage V OUT , the stabilized power supply circuit 11 shown in FIG.
b, the resistor R11 of the reset signal generation unit 22
Is connected to the output terminal OUT, and both resistors R11 and R12
As a result, the output voltage V OUT is divided. Thus, even in a configuration in which the output voltage V OUT is monitored, the stabilized power supply circuit 11b can output the reset signal RST based on a signal instructing a reset, similarly to the stabilized power supply circuit 1b. As a result, it is possible to realize a microprocessor system with a small number of components and easy manufacture, although a malfunction due to the reset signal RST can be prevented.
【００５４】〔第４の実施形態〕本実施形態では、上記
外部入力Ｓとして、他系統の電源電圧ＶCCが印加される
場合について、図１０ないし図１２を参照しながら説明
する。なお、図１０に示す安定化電源回路１ｃは、入力
電圧ＶINを監視する構成であり、図４に示す安定化電源
回路１ａと略同様である。また、図１１に示す安定化電
源回路１１ｃは、出力電圧ＶOUT を監視する構成であ
り、図５に示す安定化電源回路１１ａと略同様である。
したがって、同じ機能を有する部材には、同じ参照符号
を付して説明を省略する。Fourth Embodiment In this embodiment, a case where a power supply voltage V CC of another system is applied as the external input S will be described with reference to FIGS. Note that the stabilized power supply circuit 1c shown in FIG. 10 has a configuration for monitoring the input voltage V IN , and is substantially the same as the stabilized power supply circuit 1a shown in FIG. Further, the stabilized power supply circuit 11c shown in FIG. 11 has a configuration for monitoring the output voltage V OUT and is substantially the same as the stabilized power supply circuit 11a shown in FIG.
Therefore, members having the same functions are denoted by the same reference numerals, and description thereof will be omitted.
【００５５】本実施形態に係る安定化電源回路１ｃ（１
１ｃ）は、上記電源電圧ＶCCを分圧する抵抗Ｒ３１・Ｒ
３２と、両抵抗Ｒ３１・Ｒ３２の接続点にベースが接続
されたＮＰＮ型のトランジスタＮ３１と、当該トランジ
スタＮ３１のコレクタにベースが接続され、抵抗Ｒ１１
・Ｒ１２の接続点と接地レベルとの間に配されたＮＰＮ
型のトランジスタＮ３２と、当該トランジスタＮ３２の
ベースへ所定の電流を供給する定電流源Ｉ３１とを備え
ている。また、上記両抵抗Ｒ３１・Ｒ３２の抵抗値は、
上記電源電圧ＶCCが所定のしきい値を下回った時点で、
トランジスタＮ３１が遮断されるように設定されてい
る。The stabilized power supply circuit 1c (1
1c) is a resistor R31 · R for dividing the power supply voltage V CC.
32, an NPN transistor N31 having a base connected to a connection point of the two resistors R31 and R32, a base connected to the collector of the transistor N31, and a resistor R11
NPN disposed between the connection point of R12 and the ground level
And a constant current source I31 that supplies a predetermined current to the base of the transistor N32. The resistance values of the two resistors R31 and R32 are:
When the power supply voltage V CC falls below a predetermined threshold,
The transistor N31 is set to be cut off.
【００５６】上記構成において、図１２のｔ４からｔ５
までの期間のように、他系統の電源電圧ＶCCが所定のし
きい値を下回ると、トランジスタＮ３１が遮断され、ト
ランジスタＮ３２は導通する。これにより、電圧ＶRTが
基準電圧ＶREF11 よりも低下して、トランジスタＮ１１
が導通するので、リセット信号ＲＳＴは、「Ｌ」レベル
となる。In the above configuration, t4 to t5 in FIG.
When the power supply voltage V CC of the other system falls below a predetermined threshold as in the period up to, the transistor N31 is turned off and the transistor N32 is turned on. As a result, the voltage V RT falls below the reference voltage V REF11 , and the transistor N11
Is turned on, reset signal RST attains an “L” level.
【００５７】この結果、安定化電源回路１ｃ（１１ｃ）
は、入力電圧ＶINが所定のしきい値を下回った場合だけ
ではなく、他系統の電源電圧ＶCCが低下した場合も、リ
セット信号ＲＳＴを出力できる。この結果、外部入力Ｓ
として、他系統の電源電圧ＶCCが印加される場合におい
て、第１の実施形態と同様、リセット信号ＲＳＴに起因
する誤動作を防止できるにも拘わらず、部品数が少な
く、製造が容易なマイクロプロセッサシステムを実現で
きる。As a result, the stabilized power supply circuit 1c (11c)
Can output the reset signal RST not only when the input voltage V IN falls below a predetermined threshold value but also when the power supply voltage V CC of another system drops. As a result, the external input S
As in the first embodiment, when a power supply voltage V cc of another system is applied, a microprocessor having a small number of parts and easy manufacture can be prevented despite malfunctions caused by the reset signal RST. The system can be realized.
【００５８】〔第５の実施形態〕本実施形態では、上記
外部入力Ｓとして、安定化電源回路１ｄ（１１ｄ）の動
作／動作停止を指示する信号が使用される場合につい
て、図１３ないし図１５を参照しながら説明する。な
お、図１３に示す安定化電源回路１ｄ（図１４に示す安
定化電源回路１１ｄ）は、図４に示す安定化電源回路１
ａ（図５に示す安定化電源回路１１ａ）と略同様の構成
なので、同じ機能を有する部材には、同じ参照符号を付
して説明を省略する。[Fifth Embodiment] In this embodiment, a case where a signal for instructing the operation / stop of the stabilized power supply circuit 1d (11d) is used as the external input S is shown in FIGS. This will be described with reference to FIG. Note that the stabilized power supply circuit 1d shown in FIG. 13 (the stabilized power supply circuit 11d shown in FIG. 14) is different from the stabilized power supply circuit 1d shown in FIG.
a (stabilized power supply circuit 11a shown in FIG. 5), the members having the same functions are denoted by the same reference numerals and description thereof is omitted.
【００５９】すなわち、本実施形態に係る安定化電源回
路１ｄ（１１ｄ）は、動作／動作停止を示す信号ＶC が
印加される端子（入力手段）ＯＮ／ＯＦＦと、信号ＶC
に応じて、安定化回路部２１を制御するＯＮ／ＯＦＦ回
路部（出力制御手段）２３とを備えている。ＯＮ／ＯＦ
Ｆ回路部２３には、所定の電流を出力する定電流源Ｉ４
１と、抵抗Ｒ４１と、ＮＰＮ型のトランジスタＮ４１と
からなる直列回路が設けられており、当該トランジスタ
Ｎ４１のベースは、端子ＯＮ／ＯＦＦに接続されてい
る。[0059] That is, stabilized power supply circuit 1d according to the present embodiment (11d), the terminal of the signal V C indicating the operation / operation stop is applied (input means) and ON / OFF, the signal V C
And an ON / OFF circuit section (output control means) 23 for controlling the stabilizing circuit section 21 in accordance with the above. ON / OF
The F circuit unit 23 includes a constant current source I4 for outputting a predetermined current.
1, a resistor R41, and a series circuit including an NPN transistor N41, and a base of the transistor N41 is connected to a terminal ON / OFF.
【００６０】また、安定化回路部２１の駆動用トランジ
スタＮ２のベースと接地レベルとの間には、ＮＰＮ型の
トランジスタＮ４２が設けられており、上記定電流源Ｉ
４１と抵抗Ｒ４１との接続点が、当該トランジスタＮ４
２のベースに接続されている。An NPN-type transistor N42 is provided between the base of the driving transistor N2 of the stabilizing circuit 21 and the ground level.
41 and the resistor R41 are connected to the transistor N4
2 base.
【００６１】一方、本実施形態では、上記信号ＶC が外
部入力Ｓとして用いられており、端子ＯＮ／ＯＦＦは、
外部入力端子Ｒｉｎを兼ねている。さらに、抵抗Ｒ１１
・Ｒ１２の接続点と接地レベルとの間には、上記定電流
源Ｉ４１と抵抗Ｒ４１との接続点がベースに接続された
ＮＰＮ型のトランジスタＮ５１が設けられている。On the other hand, in this embodiment, the signal V C is used as the external input S, and the terminal ON / OFF is
Also serves as an external input terminal Rin. Further, the resistor R11
An NPN transistor N51 having a base connected to the connection point between the constant current source I41 and the resistor R41 is provided between the connection point of R12 and the ground level.
【００６２】上記構成によれば、図１５に示すｔ４以前
の期間やｔ５以降の期間のように、信号ＶC の電位が高
い場合、トランジスタＮ４１が導通して、定電流源Ｉ４
１の電流は、抵抗Ｒ４１およびトランジスタＮ４１を介
して流れる。この結果、上記トランジスタＮ４２は、遮
断され、安定化回路部２１の誤差増幅器ＡＭＰ１は、帰
還電圧ＶADJ と基準電圧ＶREF1との差に基づいて、駆動
用トランジスタＮ２を制御できる。[0062] According to the above configuration, as t4 previous periods and t5 after the period shown in FIG. 15, when the potential of the signal V C is high, the transistor N41 becomes conductive, the constant current source I4
The current of 1 flows through the resistor R41 and the transistor N41. As a result, the transistor N42 is cut off, and the error amplifier AMP1 of the stabilizing circuit 21 can control the driving transistor N2 based on the difference between the feedback voltage V ADJ and the reference voltage V REF1 .
【００６３】これとは逆に、ｔ４からｔ５までの期間の
ように、信号ＶC の電位が低くなり、トランジスタＮ４
１が遮断されると、定電流源Ｉ４１は、上記両トランジ
スタＮ４２・Ｎ５１にベース電流を供給する。この結
果、トランジスタＮ４１が導通して、駆動用トランジス
タＮ２のベース電流を低下させる。これにより、出力ト
ランジスタＮ１が遮断され、安定化回路部２１は、動作
を停止する。また、トランジスタＮ５１が導通して、リ
セット信号生成部２２内の電圧ＶRTを低下させる。これ
により、トランジスタＮ１１が導通して、「Ｌ」レベル
のリセット信号ＲＳＴが出力される。[0063] On the contrary, as in the period from t4 to t5, the potential of the signal V C decreases, the transistor N4
When 1 is cut off, the constant current source I41 supplies a base current to both the transistors N42 and N51. As a result, the transistor N41 becomes conductive, and the base current of the driving transistor N2 decreases. As a result, the output transistor N1 is shut off, and the stabilizing circuit unit 21 stops operating. Further, the transistor N51 is turned on, and the voltage V RT in the reset signal generation unit 22 is reduced. As a result, the transistor N11 is turned on, and an “L” level reset signal RST is output.
【００６４】この結果、安定化電源回路１ｄ（１１ｄ）
は、入力電圧ＶINが所定のしきい値を下回った場合だけ
ではなく、信号ＶC が安定化電源回路１ｄ（１１ｄ）の
停止を指示した場合も、リセット信号ＲＳＴを出力でき
る。この結果、外部入力Ｓとして、安定化電源回路１ｄ
（１１ｄ）の停止が指示する信号ＶC が使用される場合
において、第１の実施形態と同様、リセット信号ＲＳＴ
に起因する誤動作を防止できるにも拘わらず、部品数が
少なく、製造が容易なマイクロプロセッサシステムを実
現できる。As a result, the stabilized power supply circuit 1d (11d)
Can output the reset signal RST not only when the input voltage V IN falls below a predetermined threshold value but also when the signal V C instructs the stabilization power supply circuit 1d (11d) to stop. As a result, as the external input S, the stabilized power supply circuit 1d
In the case where stop of (11d) the signal V C which instruction is used, as in the first embodiment, the reset signal RST
In spite of the fact that a malfunction due to the above can be prevented, a microprocessor system with a small number of parts and easy manufacture can be realized.
【００６５】〔第６の実施形態〕ところで、第５の実施
形態に係る安定化電源回路１ｄ（１１ｄ）では、ＯＮ／
ＯＦＦ回路部２３のトランジスタＮ４１と、リセット信
号生成部２２のトランジスタＮ５１とは、同じタイミン
グで導通／遮断する。[Sixth Embodiment] In the stabilized power supply circuit 1d (11d) according to the fifth embodiment, the ON /
The transistor N41 of the OFF circuit unit 23 and the transistor N51 of the reset signal generation unit 22 are turned on / off at the same timing.
【００６６】これに対して、本実施形態では、ＯＮ／Ｏ
ＦＦ回路部２３が安定化回路部２１へ動作停止を指示す
る際における信号ＶC のしきい値と、リセット信号生成
部２２がリセット信号ＲＳＴを出力する際における信号
ＶC のしきい値とが異なる場合について説明する。な
お、図１６に示す安定化電源回路１ｅは、上記安定化電
源回路１ｄと略同様であるため、同じ機能を有する部材
には、同じ参照符号を付して説明を省略する。On the other hand, in the present embodiment, ON / O
And the threshold value of the signal V C at the time of FF circuit 23 instructs the operation stop to the stabilizing circuit 21, and a threshold signal V C at the time of the reset signal generator 22 outputs a reset signal RST The different case will be described. Note that the stabilized power supply circuit 1e shown in FIG. 16 is substantially the same as the above-described stabilized power supply circuit 1d. Therefore, members having the same functions are denoted by the same reference numerals and description thereof is omitted.
【００６７】すなわち、本実施形態に係るＯＮ／ＯＦＦ
回路部２３には、図１６に示すように、上記端子ＯＮ／
ＯＦＦと、上記トランジスタＮ４１のベースとの間に、
互いに直列に接続されたダイオードＤ６１・Ｄ６２が設
けられている。That is, ON / OFF according to the present embodiment
As shown in FIG. 16, the terminal ON /
Between OFF and the base of the transistor N41,
Diodes D61 and D62 connected in series with each other are provided.
【００６８】一方、本実施形態に係るリセット信号生成
部２２では、所定の電流を供給する定電流源Ｉ６１と、
抵抗Ｒ６１と、ＮＰＮ型のトランジスタＮ６１とからな
る直列回路が新たに設けられており、トランジスタＮ５
１のベースは、定電流源Ｉ６１と抵抗Ｒ６１との接続点
に接続されている。また、トランジスタＮ６１のベース
は、上記ダイオードＤ６１・Ｄ６２の接続点に接続さ
れ、トランジスタＮ６１のベース電位は、トランジスタ
Ｎ４１のベース電位よりもダイオードＤ６２の順方向電
圧分だけ高く保たれる。On the other hand, the reset signal generator 22 according to the present embodiment includes a constant current source I61 for supplying a predetermined current,
A series circuit including a resistor R61 and an NPN transistor N61 is newly provided.
The base of 1 is connected to a connection point between the constant current source I61 and the resistor R61. The base of the transistor N61 is connected to the connection point of the diodes D61 and D62, and the base potential of the transistor N61 is kept higher than the base potential of the transistor N41 by the forward voltage of the diode D62.
【００６９】上記構成において、図１８に示すように、
安定化回路部２１の停止を指示する際、信号ＶC の電位
が低下して、トランジスタＮ４１が遮断されたとして
も、この時点ｔ４ａでは、トランジスタＮ６１の電位が
ダイオードＤ６２の順方向電圧分だけ高く保たれている
ので、トランジスタＮ６１が導通している。この状態で
は、ＯＮ／ＯＦＦ回路部２３が安定化回路部２１へ動作
停止を指示するにも拘わらず、リセット信号生成部２２
は、リセット信号ＲＳＴを出力していない。一方、ｔ４
ｂの時点に示すように、信号ＶC の電位がさらに低下し
て、トランジスタＮ６１のしきい値電圧を下回ると、ト
ランジスタＮ６１が遮断され、リセット信号生成部２２
は、リセット信号ＲＳＴを出力する。In the above configuration, as shown in FIG.
When instructing the stop of the stabilization circuit 21, it decreases the potential of the signal V C, even as a transistor N41 is blocked, in which time t4a, the potential of the transistor N61 is only the forward voltage of the diode D62 high Since it is kept, the transistor N61 is conducting. In this state, although the ON / OFF circuit unit 23 instructs the stabilization circuit unit 21 to stop the operation, the reset signal generation unit 22
Does not output the reset signal RST. On the other hand, t4
As shown at time point b, when the potential of the signal V C further decreases and falls below the threshold voltage of the transistor N61, the transistor N61 is cut off, and the reset signal generation unit 22
Outputs a reset signal RST.
【００７０】このように、本実施形態では、リセット信
号生成部２２がリセット信号ＲＳＴを出力する際におけ
る信号ＶC のしきい値は、ＯＮ／ＯＦＦ回路部２３が安
定化回路部２１を停止させる場合のしきい値よりも、低
く設定されている。この結果、特に、遅延回路を設けな
くても、例えば、安定化回路部２１が停止してから、リ
セット信号ＲＳＴを出力するなど、リセット信号生成部
２２がリセット信号ＲＳＴを出力するタイミングを遅延
させることができる。As described above, in the present embodiment, the threshold value of the signal V C when the reset signal generation unit 22 outputs the reset signal RST is such that the ON / OFF circuit unit 23 stops the stabilization circuit unit 21. It is set lower than the case threshold. As a result, even when the delay circuit is not provided, for example, the timing at which the reset signal generation unit 22 outputs the reset signal RST is delayed, for example, the reset signal RST is output after the stabilization circuit unit 21 is stopped. be able to.
【００７１】ところで、図１６では、リセット信号生成
部２２のしきい値の方が、ＯＮ／ＯＦＦ回路部２３のし
きい値よりも低い場合、すなわち、リセット信号生成部
２２がリセット信号ＲＳＴを生成し始める時点の方が、
ＯＮ／ＯＦＦ回路部２３が安定化回路部２１を停止させ
始める時点よりも遅い場合について説明したが、これに
限るものではない。In FIG. 16, when the threshold value of the reset signal generation unit 22 is lower than the threshold value of the ON / OFF circuit unit 23, that is, the reset signal generation unit 22 generates the reset signal RST. When you start to do,
Although the case where the ON / OFF circuit unit 23 is later than the time point when the stabilization circuit unit 21 starts to stop has been described, the present invention is not limited to this.
【００７２】以下では、図１７に示すように、出力電圧
ＶOUT を監視する安定化電源回路１１ｅにおいて、リセ
ット信号生成部２２のしきい値の方が、ＯＮ／ＯＦＦ回
路部２３のしきい値よりも高く設定される場合について
説明する。なお、安定化電源回路１１ｅの各部材のう
ち、図１４に示す安定化電源回路１１ｄと同様の機能を
有する部材には、同じ参照符号を付して説明を省略す
る。In the following, as shown in FIG. 17, in the stabilized power supply circuit 11e monitoring the output voltage V OUT , the threshold value of the reset signal generation unit 22 is larger than the threshold value of the ON / OFF circuit unit 23. A case where the value is set higher than the above will be described. Note that among the members of the stabilized power supply circuit 11e, members having the same functions as those of the stabilized power supply circuit 11d illustrated in FIG. 14 are denoted by the same reference numerals, and description thereof is omitted.
【００７３】本変形例に係る安定化電源回路１１ｅで
は、トランジスタＮ６１のベースと端子ＯＮ／ＯＦＦと
の間に、ダイオードＤ６１・Ｄ６２の直列回路が設けら
れており、トランジスタＮ４１のベースは、両ダイオー
ドＤ６１・Ｄ６２の接続点に接続されている。したがっ
て、トランジスタＮ６１のベース電位は、ダイオードＤ
６２の順方向電圧の分だけ、トランジスタＮ４１のベー
ス電位よりも低く保たれる。この結果、リセット信号生
成部２２のしきい値は、ＯＮ／ＯＦＦ回路部２３のしき
い値よりも高くなり、リセット信号生成部２２は、図１
８にて、破線で示すように、ＯＮ／ＯＦＦ回路部２３が
安定化回路部２１を停止させる時点ｔ４ｂよりも早い時
点ｔ４ａで、リセット信号ＲＳＴを出力できる。In the stabilized power supply circuit 11e according to the present modification, a series circuit of diodes D61 and D62 is provided between the base of the transistor N61 and the terminal ON / OFF. It is connected to the connection point of D61 and D62. Therefore, the base potential of transistor N61 is
The forward voltage of 62 keeps lower than the base potential of the transistor N41. As a result, the threshold value of the reset signal generation unit 22 becomes higher than the threshold value of the ON / OFF circuit unit 23, and the reset signal generation unit 22
At 8, the reset signal RST can be output at a time point t4a earlier than the time point t4b at which the ON / OFF circuit section 23 stops the stabilization circuit section 21, as indicated by the broken line.
【００７４】なお、上記第１ないし第６の実施形態で
は、リセット信号ＲＳＴのトリガとして、安定化電源回
路１（１ａ〜１ｅ）の入力電圧ＶIN（出力電圧ＶOUT ）
の他に、１種類のトリガを使用する場合を例にして説明
したが、当然ながら、これに限るものではなく、リセッ
ト信号生成部２２が複数種類の他のトリガに基づいてリ
セット信号ＲＳＴを生成しても同様の効果が得られる。In the first to sixth embodiments, the input voltage V IN (output voltage V OUT ) of the stabilized power supply circuit 1 (1a to 1e) is used as a trigger of the reset signal RST.
In addition, the case where one type of trigger is used has been described as an example. However, the present invention is not limited to this, and the reset signal generation unit 22 generates the reset signal RST based on a plurality of types of other triggers. The same effect can be obtained even if the same is performed.
【００７５】また、上記各実施形態では、安定化電源回
路１・１１（１ａ〜１ｅ・１１ａ〜１１ｅ）がリセット
信号発生機能付きレギュレータＩＣとして１デバイス化
されている場合を例にして説明したが、例えば、分圧用
の抵抗Ｒ１・Ｒ２や出力コンデンサＣ１など、安定化回
路部２１の一部をＩＣの外部に設けてもよい。また、出
力トランジスタＰ１をＩＣの外部に設け、リセット信号
発生機能付きレギュレータ制御用ＩＣとして提供しても
よい。いずれの場合であっても、誤差増幅器ＡＭＰ１な
ど、安定化電源回路１・１１（１ａ〜１ｅ・１１ａ〜１
１ｅ）のうち、高い精度が要求される回路がＩＣ内に含
まれていれば、各実施形態と同様の効果が得られる。In each of the above embodiments, the case where the stabilized power supply circuits 1 and 11 (1a to 1e and 11a to 11e) are formed as one device as a regulator IC with a reset signal generation function has been described as an example. For example, a part of the stabilizing circuit unit 21 such as the voltage dividing resistors R1 and R2 and the output capacitor C1 may be provided outside the IC. Further, the output transistor P1 may be provided outside the IC and provided as a regulator control IC with a reset signal generation function. In any case, the stabilized power supply circuits 1 and 11 (1a to 1e and 11a to 1a) such as the error amplifier AMP1 are used.
In 1e), if a circuit requiring high accuracy is included in the IC, the same effect as in each embodiment can be obtained.
【００７６】さらに、上記各実施形態では、安定化電源
回路１・１１（１ａ〜１ｅ・１１ａ〜１１ｅ）がリニア
型の場合を例にして説明したが、これに限らず、スイッ
チング型のレギュレータであっても同様の効果が得られ
る。さらに、上記各実施形態では、安定化電源回路１・
１１（１ａ〜１ｅ・１１ａ〜１１ｅ）の負荷Ｌが、マイ
クロプロセッサを含む回路ブロック３（４）の場合につ
いて説明したが、本発明は、リセット信号が入力される
回路であれば、一般の電子機器回路や電気機器回路へ電
力を供給する場合に広く適用できる。Further, in each of the above embodiments, the case where the stabilized power supply circuits 1 and 11 (1a to 1e and 11a to 11e) are of a linear type has been described as an example. However, the present invention is not limited to this. Even if there is, the same effect can be obtained. Further, in each of the above embodiments, the stabilized power supply circuit 1
The load L of 11 (1a to 1e and 11a to 11e) has been described as the circuit block 3 (4) including a microprocessor, but the present invention is not limited to a general electronic circuit as long as it is a circuit to which a reset signal is input. It can be widely applied to the case where electric power is supplied to a device circuit or an electric device circuit.
【００７７】[0077]
【発明の効果】請求項１の発明に係る安定化電源回路
は、以上のように、入力電圧または出力電圧を監視し
て、当該電圧が低下した場合に、リセット信号を出力す
るリセット信号生成手段を備えた安定化電源回路におい
て、外部からの入力を受け付ける入力手段を備え、上記
リセット信号生成手段は、上記入力手段の受け付けた外
部入力がリセットを示す場合、リセット信号を生成する
構成である。As described above, the stabilized power supply circuit according to the first aspect of the present invention monitors the input voltage or the output voltage and outputs a reset signal when the voltage drops. A stabilized power supply circuit comprising: an input unit that receives an external input; and wherein the reset signal generating unit generates a reset signal when the external input received by the input unit indicates a reset.
【００７８】上記構成によれば、安定化電源回路を使用
するシステムのリセット信号が、安定化電源回路の電圧
低下以外のトリガを有する場合であっても、入力手段が
これらのトリガを識別できるので、安定化電源回路は、
各トリガを集約して、リセット信号を生成できる。ま
た、集約用の回路を別に設ける場合とは異なり、安定化
電源回路が集約回路の電力供給を制御する必要がない。
これらの結果、システム全体の部材数および端子数が少
なく、かつ、より信頼性の高いシステムを実現可能な安
定化電源回路を提供できるという効果を奏する。According to the above configuration, even when the reset signal of the system using the stabilized power supply circuit has a trigger other than the voltage drop of the stabilized power supply circuit, the input means can identify these triggers. , The stabilized power circuit
Each trigger can be aggregated to generate a reset signal. Further, unlike the case where the aggregation circuit is provided separately, the stabilized power supply circuit does not need to control the power supply of the aggregation circuit.
As a result, the number of members and the number of terminals of the entire system are small, and a stabilized power supply circuit capable of realizing a more reliable system can be provided.
【００７９】請求項２の発明に係る安定化電源回路は、
以上のように、請求項１記載の発明の構成において、上
記入力手段は、使用者のリセット操作を受け付ける構成
である。The stabilized power supply circuit according to the second aspect of the present invention
As described above, in the configuration of the first aspect of the present invention, the input means is configured to receive a reset operation by the user.
【００８０】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、マニュアル・リセットも集
約して、リセット信号を生成できる。この結果、外部か
らのマニュアル・リセットに応じてリセット信号を出力
する場合であっても、部品数および端子数が少なく、か
つ、より信頼性の高いシステムを実現可能な安定化電源
回路を提供できるという効果を奏する。According to the above configuration, the stabilized power supply circuit can generate a reset signal by collecting not only its own voltage abnormality but also manual reset. As a result, even when a reset signal is output in response to an external manual reset, it is possible to provide a stabilized power supply circuit with a small number of components and terminals and capable of realizing a more reliable system. This has the effect.
【００８１】請求項３の発明に係る安定化電源回路は、
以上のように、請求項１記載の発明の構成において、上
記入力手段は、外部から、リセットするか否かを示すロ
ジック信号を受け付ける構成である。The stabilized power supply circuit according to the third aspect of the present invention
As described above, in the configuration according to the first aspect of the present invention, the input means receives a logic signal indicating whether or not to reset from the outside.
【００８２】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、他機器からの指示などのロ
ジック信号も集約して、リセット信号を生成できる。こ
の結果、外部からのロジック信号によりリセット信号を
出力する場合であっても、部品数および端子数が少な
く、かつ、より信頼性の高いシステムを実現可能な安定
化電源回路を提供できるという効果を奏する。According to the above configuration, the stabilized power supply circuit can generate a reset signal by collecting not only its own voltage abnormality but also a logic signal such as an instruction from another device. As a result, even when a reset signal is output by an external logic signal, it is possible to provide a stabilized power supply circuit having a small number of components and terminals and capable of realizing a more reliable system. Play.
【００８３】請求項４の発明に係る安定化電源回路は、
以上のように、請求項１記載の発明の構成において、上
記入力手段は、他系統の電圧を示す信号を受け取り、上
記リセット信号生成手段は、上記他系統の電圧が低下し
た場合にも、リセット信号を出力する構成である。The stabilized power supply circuit according to the fourth aspect of the present invention
As described above, in the configuration according to the first aspect of the present invention, the input unit receives a signal indicating a voltage of another system, and the reset signal generating unit performs reset even when the voltage of the other system decreases. This is a configuration for outputting a signal.
【００８４】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、他系統の電圧異常も集約し
て、リセット信号を生成できる。この結果、他系統の電
圧異常によりリセット信号を出力する場合であっても、
部品数および端子数が少なく、かつ、より信頼性の高い
システムを実現可能な安定化電源回路を提供できるとい
う効果を奏する。According to the above configuration, the stabilized power supply circuit can generate a reset signal by collecting not only its own voltage abnormality but also the voltage abnormality of another system. As a result, even when a reset signal is output due to a voltage abnormality in another system,
This has the effect of providing a stabilized power supply circuit with a reduced number of components and terminals and a more reliable system.
【００８５】請求項５の発明に係る安定化電源回路は、
以上のように、請求項１記載の発明の構成において、上
記入力手段は、外部からの入力として、負荷への電力供
給の要否を示す指示信号を受け取り、当該指示信号に基
づいて、負荷へ電力を供給するか否かを制御する出力制
御手段が設けられていると共に、上記リセット信号生成
手段は、上記指示信号に同期して、リセット信号を出力
する構成である。The stabilized power supply circuit according to the fifth aspect of the present invention
As described above, in the configuration according to the first aspect of the present invention, the input means receives, as an external input, an instruction signal indicating whether power supply to the load is necessary, and sends the instruction signal to the load based on the instruction signal. Output control means for controlling whether to supply power is provided, and the reset signal generating means outputs a reset signal in synchronization with the instruction signal.
【００８６】上記構成によれば、安定化電源回路は、自
らの電圧異常だけではなく、電力供給の要否を示す指示
信号も集約して、リセット信号を生成できる。この結
果、電力供給を切り換える場合にリセット信号を出力す
る場合であっても、部品数および端子数が少なく、か
つ、より信頼性の高いシステムを実現可能な安定化電源
回路を提供できるという効果を奏する。According to the above configuration, the stabilized power supply circuit can generate a reset signal by collecting not only its own voltage abnormality but also an instruction signal indicating whether power supply is necessary. As a result, even when a reset signal is output when switching the power supply, it is possible to provide a stabilized power supply circuit with a small number of components and terminals and capable of realizing a more reliable system. Play.
【００８７】請求項６の発明に係る安定化電源回路は、
以上のように、請求項５記載の発明の構成において、上
記出力制御手段が電力供給の要否を判定する際における
上記指示信号のしきい値と、上記リセット信号生成手段
がリセット信号を出力するか否かを判定する際における
上記指示信号のしきい値とは、互いに異なる値に設定さ
れている構成である。The stabilized power supply circuit according to claim 6 is
As described above, in the configuration according to the fifth aspect of the present invention, the threshold value of the instruction signal when the output control means determines the necessity of power supply, and the reset signal generation means outputs a reset signal. The threshold value of the instruction signal when determining whether or not the threshold value is different from each other is set.
【００８８】上記構成によれば、出力制御手段のしきい
値とリセット信号生成手段のしきい値とが互いに異なっ
ているので、一方の判定より早い時点で、他方を判定で
きる。この結果、同じ指示信号に基づいて、電力供給の
要否と、リセット信号出力の要否とが判定されるにも拘
わらず、電力供給の切り換えのタイミングと、リセット
信号の出力タイミングとを個別に設定できるという効果
を奏する。According to the above configuration, since the threshold value of the output control means and the threshold value of the reset signal generation means are different from each other, the other can be determined earlier than one of the determinations. As a result, although the necessity of the power supply and the necessity of the reset signal output are determined based on the same instruction signal, the timing of switching the power supply and the output timing of the reset signal are individually determined. It has the effect that it can be set.
【図１】本発明の一実施形態を示すものであり、外部信
号と入力電圧とに基づいてリセット信号を生成する安定
化電源回路が設けられたマイクロプロセッサシステム全
体の要部構成を示すブロック図である。FIG. 1 illustrates one embodiment of the present invention, and is a block diagram illustrating a main configuration of an entire microprocessor system provided with a stabilized power supply circuit that generates a reset signal based on an external signal and an input voltage. It is.
【図２】上記安定化電源回路の変形例を示すものであ
り、入力電圧に代えて、出力電圧を監視する安定化電源
回路安定化電源回路が設けられたマイクロプロセッサシ
ステム全体の要部構成を示すブロック図である。FIG. 2 shows a modification of the stabilized power supply circuit, and shows a main part configuration of an entire microprocessor system provided with a stabilized power supply circuit for monitoring an output voltage instead of an input voltage. FIG.
【図３】本実施形態に係る両安定化電源回路の動作を示
すものであり、各部信号の波形を示す波形図である。FIG. 3 is a waveform diagram showing an operation of the dual stabilized power supply circuit according to the present embodiment and showing waveforms of signals of respective parts.
【図４】本発明の他の実施形態を示すものであり、スイ
ッチによって外部信号を生成する場合の安定化電源回路
を示す回路図である。FIG. 4 illustrates another embodiment of the present invention, and is a circuit diagram illustrating a stabilized power supply circuit when an external signal is generated by a switch.
【図５】上記安定化電源回路の変形例を示すものであ
り、入力電圧に代えて、出力電圧を監視する安定化電源
回路を示す回路図である。FIG. 5 is a circuit diagram showing a modified example of the stabilized power supply circuit and showing a stabilized power supply circuit that monitors an output voltage instead of an input voltage.
【図６】本実施形態に係る両安定化電源回路の動作を示
すものであり、各部信号の波形を示す波形図である。FIG. 6 is a waveform diagram showing an operation of the dual stabilized power supply circuit according to the present embodiment and showing waveforms of signals of respective parts.
【図７】本発明のさらに他の実施形態を示すものであ
り、外部信号として、リセットを示すデジタル信号が入
力される場合の安定化電源回路を示す回路図である。FIG. 7 is a circuit diagram showing still another embodiment of the present invention, and showing a stabilized power supply circuit when a digital signal indicating reset is input as an external signal.
【図８】上記安定化電源回路の変形例を示すものであ
り、入力電圧に代えて、出力電圧を監視する安定化電源
回路を示す回路図である。FIG. 8 is a circuit diagram showing a modified example of the stabilized power supply circuit, and showing a stabilized power supply circuit that monitors an output voltage instead of an input voltage.
【図９】本実施形態に係る両安定化電源回路の動作を示
すものであり、各部信号の波形を示す波形図である。FIG. 9 is a waveform diagram showing an operation of the dual stabilized power supply circuit according to the present embodiment and showing waveforms of signals of respective parts.
【図１０】本発明のまた別の実施形態を示すものであ
り、外部信号として、他系統の電源電圧が印加される場
合の安定化電源回路を示す回路図である。FIG. 10 is a circuit diagram showing still another embodiment of the present invention, and showing a stabilized power supply circuit when a power supply voltage of another system is applied as an external signal.
【図１１】上記安定化電源回路の変形例を示すものであ
り、入力電圧に代えて、出力電圧を監視する安定化電源
回路を示す回路図である。FIG. 11 is a circuit diagram showing a modified example of the stabilized power supply circuit, and showing a stabilized power supply circuit that monitors an output voltage instead of an input voltage.
【図１２】本実施形態に係る両安定化電源回路の動作を
示すものであり、各部信号の波形を示す波形図である。FIG. 12 is a waveform diagram showing an operation of the dual stabilized power supply circuit according to the present embodiment and showing waveforms of signals of respective parts.
【図１３】本発明のさらに他の実施形態を示すものであ
り、外部信号として、安定化電源回路のＯＮ／ＯＦＦ信
号を使用する場合の安定化電源回路を示す回路図であ
る。FIG. 13 shows still another embodiment of the present invention, and is a circuit diagram showing a stabilized power supply circuit when an ON / OFF signal of the stabilized power supply circuit is used as an external signal.
【図１４】上記安定化電源回路の変形例を示すものであ
り、入力電圧に代えて、出力電圧を監視する安定化電源
回路を示す回路図である。FIG. 14 is a circuit diagram showing a modified example of the stabilized power supply circuit, and showing a stabilized power supply circuit that monitors an output voltage instead of an input voltage.
【図１５】本実施形態に係る両安定化電源回路の動作を
示すものであり、各部信号の波形を示す波形図である。FIG. 15 is a waveform chart showing the operation of the dual stabilized power supply circuit according to the present embodiment and showing waveforms of signals of respective parts.
【図１６】本発明のまた別の実施形態を示すものであ
り、上記ＯＮ／ＯＦＦ信号のしきい値と、電源監視のし
きい値とが異なる場合の安定化電源回路を示す回路図で
ある。FIG. 16 shows another embodiment of the present invention, and is a circuit diagram showing a stabilized power supply circuit when the threshold value of the ON / OFF signal is different from the threshold value of power supply monitoring. .
【図１７】上記安定化電源回路の変形例を示すものであ
り、入力電圧に代えて、出力電圧を監視する安定化電源
回路を示す回路図である。FIG. 17 is a circuit diagram showing a modified example of the stabilized power supply circuit, and showing a stabilized power supply circuit that monitors an output voltage instead of an input voltage.
【図１８】本実施形態に係る両安定化電源回路の動作を
示すものであり、各部信号の波形を示す波形図である。FIG. 18 is a waveform diagram showing an operation of the dual stabilized power supply circuit according to the present embodiment and showing waveforms of signals of respective parts.
【図１９】従来技術を示すものであり、出力電圧に基づ
いてリセット信号を生成可能な安定化電源回路を有する
マイクロプロセッサシステム全体の要部構成を示すブロ
ック図である。FIG. 19, showing a conventional technique, is a block diagram illustrating a main part configuration of an entire microprocessor system having a stabilized power supply circuit capable of generating a reset signal based on an output voltage.
【図２０】上記安定化電源回路が出力するリセット信号
を示す波形図である。FIG. 20 is a waveform diagram showing a reset signal output by the stabilized power supply circuit.
【図２１】上記安定化電源回路の構成例を示す回路図で
ある。FIG. 21 is a circuit diagram showing a configuration example of the stabilized power supply circuit.
【図２２】他の従来技術を示すものであり、安定化電源
回路が出力電圧に代えて、入力電圧を監視して、リセッ
ト信号を出力する場合のマイクロプロセッサシステム全
体の要部構成を示すブロック図である。FIG. 22 is a block diagram showing another conventional technique, in which a stabilized power supply circuit monitors an input voltage instead of an output voltage and outputs a reset signal, and shows a main part configuration of the entire microprocessor system. FIG.
【図２３】上記安定化電源回路の構成例を示す回路図で
ある。FIG. 23 is a circuit diagram showing a configuration example of the stabilized power supply circuit.
【図２４】上記出力電圧を監視する従来の構成におい
て、他のリセット信号も併用する場合のマイクロプロセ
ッサシステム全体を示すブロック図である。FIG. 24 is a block diagram showing the entire microprocessor system in the case where another reset signal is used in combination with the conventional configuration for monitoring the output voltage.
【図２５】上記入力電圧を監視する従来の構成におい
て、他のリセット信号も併用する場合のマイクロプロセ
ッサシステム全体を示すブロック図である。FIG. 25 is a block diagram showing an entire microprocessor system in a case where another reset signal is used in combination with the conventional configuration for monitoring the input voltage.
１・１ａ〜１ｅ・１１・１１ａ〜１１ｅ 安定化電源回
路 ２２ リセット信号生成部（リセット信号生成
手段） ２３ ＯＮ／ＯＦＦ回路部（出力制御手段） ＳＷ１ スイッチ（入力手段） Ｒｉｎ 外部入力端子（入力手段） ＯＮ／ＯＦＦ 端子（入力手段）1.1a to 1e 11.11a to 11e Stabilized power supply circuit 22 Reset signal generation unit (reset signal generation unit) 23 ON / OFF circuit unit (output control unit) SW1 switch (input unit) Rin External input terminal (input unit) ) ON / OFF terminal (input means)
Claims (6)
電圧が低下した場合に、リセット信号を出力するリセッ
ト信号生成手段を備えた安定化電源回路において、 外部からの入力を受け付ける入力手段を備え、 上記リセット信号生成手段は、上記入力手段の受け付け
た外部入力がリセットを示す場合、リセット信号を生成
することを特徴とする安定化電源回路。1. A stabilized power supply circuit having a reset signal generating means for monitoring an input voltage or an output voltage and outputting a reset signal when the voltage drops, the input means for receiving an external input. The stabilized power supply circuit, wherein the reset signal generation means generates a reset signal when an external input received by the input means indicates reset.
受け付けることを特徴とする請求項１記載の安定化電源
回路。2. The stabilized power supply circuit according to claim 1, wherein said input means accepts a reset operation by a user.
か否かを示すロジック信号を受け付けることを特徴とす
る請求項１記載の安定化電源回路。3. The stabilized power supply circuit according to claim 1, wherein said input means receives a logic signal indicating whether or not to reset from outside.
を受け取り、 上記リセット信号生成手段は、上記他系統の電圧が低下
した場合にも、リセット信号を出力することを特徴とす
る請求項１記載の安定化電源回路。4. The apparatus according to claim 1, wherein said input means receives a signal indicating a voltage of another system, and said reset signal generating means outputs a reset signal even when said voltage of said other system decreases. Item 2. A stabilized power supply circuit according to Item 1.
負荷への電力供給の要否を示す指示信号を受け取り、 当該指示信号に基づいて、負荷へ電力を供給するか否か
を制御する出力制御手段が設けられていると共に、 上記リセット信号生成手段は、上記指示信号に同期し
て、リセット信号を出力することを特徴とする請求項１
記載の安定化電源回路。5. The input means as an external input,
Output control means is provided for receiving an instruction signal indicating whether power supply to the load is required, and for controlling whether to supply power to the load based on the instruction signal. And outputting a reset signal in synchronization with the instruction signal.
The stabilized power supply circuit as described.
する際における上記指示信号のしきい値と、上記リセッ
ト信号生成手段がリセット信号を出力するか否かを判定
する際における上記指示信号のしきい値とは、互いに異
なる値に設定されていることを特徴とする請求項５記載
の安定化電源回路。6. A threshold value of said instruction signal when said output control means determines necessity of power supply, and said instruction signal when said reset signal generation means determines whether or not to output a reset signal. 6. The stabilized power supply circuit according to claim 5, wherein the signal thresholds are set to values different from each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00703799A JP3506938B2 (en) | 1999-01-13 | 1999-01-13 | Stabilized power supply circuit and microprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00703799A JP3506938B2 (en) | 1999-01-13 | 1999-01-13 | Stabilized power supply circuit and microprocessor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209848A true JP2000209848A (en) | 2000-07-28 |
| JP3506938B2 JP3506938B2 (en) | 2004-03-15 |
Family
ID=11654855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00703799A Expired - Fee Related JP3506938B2 (en) | 1999-01-13 | 1999-01-13 | Stabilized power supply circuit and microprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3506938B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999736B2 (en) | 2001-03-27 | 2006-02-14 | Sharp Kabushiki Kaisha | Transmitting apparatus |
| JP2007264776A (en) * | 2006-03-27 | 2007-10-11 | Freescale Semiconductor Inc | Series regulator circuit |
| JP2007336615A (en) * | 2006-06-12 | 2007-12-27 | New Japan Radio Co Ltd | Charge pump circuit |
| JP2021510876A (en) * | 2018-01-17 | 2021-04-30 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | Electrical circuits for safely starting and terminating electronic components |
-
1999
- 1999-01-13 JP JP00703799A patent/JP3506938B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999736B2 (en) | 2001-03-27 | 2006-02-14 | Sharp Kabushiki Kaisha | Transmitting apparatus |
| JP2007264776A (en) * | 2006-03-27 | 2007-10-11 | Freescale Semiconductor Inc | Series regulator circuit |
| JP2007336615A (en) * | 2006-06-12 | 2007-12-27 | New Japan Radio Co Ltd | Charge pump circuit |
| JP2021510876A (en) * | 2018-01-17 | 2021-04-30 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | Electrical circuits for safely starting and terminating electronic components |
| US11262775B2 (en) | 2018-01-17 | 2022-03-01 | Robert Bosch Gmbh | Electric circuit for the safe ramp-up and ramp-down of a consumer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3506938B2 (en) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570367B2 (en) | Voltage generator with standby operating mode | |
| US8253404B2 (en) | Constant voltage circuit | |
| JP2007026337A (en) | Voltage regulator | |
| US6873193B2 (en) | Two-level supply voltage detection circuit | |
| EP2176729B1 (en) | Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply | |
| US20140176096A1 (en) | Semiconductor device and power supply system including the same | |
| US8415939B2 (en) | Circuit and method for operating a circuit | |
| KR20200108786A (en) | Voltage detector | |
| KR20140079008A (en) | Power on reset(POR) circuit | |
| JP2002132358A (en) | Stabilized power circuit | |
| JP3506938B2 (en) | Stabilized power supply circuit and microprocessor system | |
| JP2008083850A (en) | Regulator circuit | |
| US20170108890A1 (en) | Power-supply voltage sensing circuit | |
| JP2012143030A (en) | Electronic circuit | |
| CN108776501B (en) | Multiplexing circuit of LDO and POR | |
| JP2005050055A (en) | Power source supply device | |
| JP2018085859A (en) | Power supply discharge circuit | |
| JP4978231B2 (en) | Current limiting circuit and integrated circuit device using the same | |
| JP4712451B2 (en) | Voltage fixing circuit | |
| TWI818964B (en) | Insulation system and substrate processing apparatus | |
| JPH0794878A (en) | Power supply connection equipment of plug-in unit | |
| JP2003316452A (en) | Controlled power source | |
| JP2005174264A (en) | Power source switching circuit | |
| JP2002023865A (en) | Stabilized power source device and electronic apparatus equipped with the same | |
| JP2003223229A (en) | Stabilized power supply and electronic device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |