JP2000202763A - Polishing device and polishing pad - Google Patents

Polishing device and polishing pad

Info

Publication number
JP2000202763A
JP2000202763A JP33078598A JP33078598A JP2000202763A JP 2000202763 A JP2000202763 A JP 2000202763A JP 33078598 A JP33078598 A JP 33078598A JP 33078598 A JP33078598 A JP 33078598A JP 2000202763 A JP2000202763 A JP 2000202763A
Authority
JP
Japan
Prior art keywords
polishing
mpa
semiconductor substrate
layer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33078598A
Other languages
Japanese (ja)
Other versions
JP3890786B2 (en
Inventor
Kunitaka Jiyou
邦恭 城
Naoshi Minamiguchi
尚士 南口
Tetsuo Oka
哲雄 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP33078598A priority Critical patent/JP3890786B2/en
Publication of JP2000202763A publication Critical patent/JP2000202763A/en
Application granted granted Critical
Publication of JP3890786B2 publication Critical patent/JP3890786B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To uniformly make flatness in the total surface of a semiconductor substrate, and attain uniform polishing up to in the vicinity of a wafer edge, in a polishing device or a polishing pad for use in a mechanical flatting process smoothing by polishing a surface of an insulation layer or metal wiring formed on the semiconductor substrate. SOLUTION: In this polishing device, a semiconductor substrate is fixed to a polishing head, a polishing layer of at least 70 degrees micro rubber A hardness and 1 MPa to 500 MPa tensile elastic modulus secured through a cushion layer of at least 60 MPa volume modulus and 0.1 MPa to 20 MPa tensile elastic modulus to a polishing surface plate is pressed to the semiconductor substrate, and the polishing head or the polishing surface plate or both thereof are rotated, so as to polish the semiconductor substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板の研磨
装置および研磨パッドに関するものであり、さらに、シ
リコンなど半導体基板上に形成される絶縁層の表面や金
属配線の表面を機械的に平坦化する研磨装置と研磨パッ
ドに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polishing apparatus and a polishing pad for a semiconductor substrate, and more particularly to a method for mechanically flattening the surface of an insulating layer formed on a semiconductor substrate such as silicon and the surface of metal wiring. To a polishing apparatus and a polishing pad.

【0002】[0002]

【従来の技術】半導体メモリに代表される大規模集積回
路(LSI)は、年々集積化が進んでおり、それに伴い
大規模集積回路の製造技術も高密度化が進んでいる。さ
らに、この高密度化に伴い、半導体デバイス製造箇所の
積層数も増加している。その積層数の増加により、従来
は問題とならなかった積層にすることによって生ずる半
導体ウェハー主面の凹凸が問題となっている。その結
果、例えば日経マイクロデバイス1994年7月号50
〜57頁記載のように、積層することによって生じる凹
凸に起因する露光時の焦点深度不足を補う目的で、ある
いはスルーホール部の平坦化による配線密度を向上させ
る目的で、化学的機械研磨(CMP:Chemical
Mechanical Polishing)技術を
用いた半導体ウェハの平坦化が検討されている。
2. Description of the Related Art Large-scale integrated circuits (LSI) typified by semiconductor memories have been increasingly integrated year by year, and accordingly, the technology for manufacturing large-scale integrated circuits has been increasing. Further, with the increase in the density, the number of stacked semiconductor device manufacturing locations has also increased. Due to the increase in the number of layers, unevenness of the main surface of the semiconductor wafer caused by stacking, which has not been a problem in the past, has become a problem. As a result, for example, Nikkei Microdevice July 1994 Issue 50
As described on page 57, chemical mechanical polishing (CMP) is performed for the purpose of compensating for a lack of depth of focus at the time of exposure due to unevenness caused by laminating, or for improving wiring density by flattening through holes. : Chemical
The planarization of a semiconductor wafer using a mechanical polishing technique has been studied.

【0003】一般にCMP装置は、被処理物である半導
体基板を保持する研磨ヘッド、被処理物の研磨処理をお
こなうための研磨パッド、前記研磨パッドを保持する研
磨定盤から構成されている。そして、半導体基板の研磨
処理は研磨剤と薬液からなるスラリを用いて、半導体基
板と研磨パッドを相対運動させることにより、半導体基
板表面の層の突出した部分が除去されて基板表面の層を
滑らかにするものである。この半導体基板の研磨加工時
の研磨速度は、例えば半導体基板の一主面に成膜された
酸化シリコン(SiO2)膜では、半導体基板と研磨パ
ッドの相対速度及び荷重にほぼ比例している。そのた
め、半導体基板の各部分を均一に研磨加工するために
は、半導体基板にかかる荷重を均一にする必要がある。
In general, a CMP apparatus includes a polishing head for holding a semiconductor substrate as an object to be processed, a polishing pad for performing a polishing process on the object to be processed, and a polishing platen for holding the polishing pad. Then, in the polishing process of the semiconductor substrate, a protruding portion of the layer on the surface of the semiconductor substrate is removed by moving the semiconductor substrate and the polishing pad relative to each other using a slurry composed of an abrasive and a chemical solution, thereby smoothing the layer on the substrate surface. It is to be. The polishing rate at the time of polishing the semiconductor substrate, for example, in the case of a silicon oxide (SiO2) film formed on one main surface of the semiconductor substrate, is substantially proportional to the relative speed and load between the semiconductor substrate and the polishing pad. Therefore, in order to uniformly polish each part of the semiconductor substrate, it is necessary to make the load applied to the semiconductor substrate uniform.

【0004】しかし、研磨ヘッドに保持した半導体基板
の表面は、例えば半導体基板の元々の反り等の変形によ
り、全体的にはうねっていることが多い。そのため、半
導体基板の各部分に均一に荷重を与えるためには、研磨
パッドを前述したような半導体基板のうねりに倣って接
触させる観点では、柔らかい研磨パッドを用いることが
望ましい。しかし、柔らかい研磨パッドを用いて半導体
基板の一主面に形成された絶縁層等の凹凸の平坦化のた
めの研磨加工をおこなう場合、前記半導体基板のうねり
に対する追随性は向上させることができるが、半導体基
板表面の局所的な凹凸の平坦性は悪くなってしまう。例
えば、前記半導体基板表面の層の部分的な凹凸が研磨だ
れ、つまりは研磨面が丸くなって平坦にならないという
問題をまねいてしまう。これに対し、硬い研磨パッドを
用いて同様に半導体基板の研磨加工をおこなう場合は、
前述した柔らかい研磨パッドを用いた場合とは逆に半導
体基板表面の局所的な凹凸の平坦性を向上することがで
きるが、半導体基板の全体的なうねりに対する追随性の
観点では悪くなり、例えば、半導体基板表面の全体的な
うねりの各部分において、うねりの突出している部分の
凹凸は多く研磨されてしまい、うねりの引っ込んでいる
部分の凹凸はほとんど研磨されずに残ってしまうという
問題をまねいてしまう。この様な不均一な研磨加工はア
ルミ配線を露出させたり、研磨加工後の酸化シリコン絶
縁膜面の厚みが部分毎に違うために例えばスルーホール
径の不揃いや積層起因の凹凸を平坦にできず露光時の焦
点深度が不足する原因となる。
However, the surface of the semiconductor substrate held by the polishing head often undulates as a whole, for example, due to the original deformation of the semiconductor substrate such as warpage. Therefore, in order to uniformly apply a load to each part of the semiconductor substrate, it is desirable to use a soft polishing pad from the viewpoint of bringing the polishing pad into contact with the undulation of the semiconductor substrate as described above. However, when a polishing process for flattening irregularities such as an insulating layer formed on one main surface of a semiconductor substrate is performed using a soft polishing pad, the followability to the undulation of the semiconductor substrate can be improved. In addition, the flatness of local irregularities on the surface of the semiconductor substrate deteriorates. For example, there is a problem that partial unevenness of the layer on the surface of the semiconductor substrate is polished, that is, the polished surface is rounded and not flat. On the other hand, when polishing a semiconductor substrate similarly using a hard polishing pad,
Contrary to the case of using the above-mentioned soft polishing pad, it is possible to improve the flatness of the local unevenness on the surface of the semiconductor substrate, but it becomes worse from the viewpoint of followability to the entire undulation of the semiconductor substrate, for example, In each part of the entire undulation of the semiconductor substrate surface, the unevenness of the part where the undulation is protruded is polished a lot, and the unevenness of the part where the undulation is recessed is almost left without being polished. I will. Such non-uniform polishing processing exposes the aluminum wiring and the thickness of the silicon oxide insulating film surface after polishing differs from part to part, so that, for example, irregularities in through-hole diameters and unevenness due to lamination cannot be flattened. This causes insufficient depth of focus at the time of exposure.

【0005】この部分的な平坦性と全体的な追随性を向
上するという相反する要求を満たすための研磨パッドに
関する従来技術としては、特開平6−21028号公報
に示される二層パッドが試みられた。特開平6−210
28号公報に示される二層パッドは、体積弾性率が4p
si〜20psiの応力の範囲で250psi/psi
以下のクッション層に支持される半導体基板と直に接触
する研磨層がそれより大きい体積弾性率という構成であ
る。その目的は、クッション層に半導体基板の全体のう
ねりを吸収させる一方、研磨層はある程度の面積以上
(たとえば、ダイの間隔以上)の湾曲に耐えるようにす
ることである。残念ながら、その様な従来の二層パッド
は、依然として次の研磨性能の点で課題が残っている。
まず第一に、研磨層の体積弾性率がクッション層の体積
弾性率より大きいものでも、半導体基板表面の局所的な
凹凸の平坦性は悪くなることがあり、局所平坦性は研磨
層の体積弾性率と必ずしも相関があるわけではない。第
二に、クッション層の体積弾性率が4psi〜20ps
iの応力の範囲で250psi/psiであるので、半
導体基板全面のうねり追随性は悪く、結果として半導体
基板全面での平坦性の均一性(ユニフォーミティ)が十
分得られない。さらに、(株)サイエンスフォーラム出
版のCMPのサイエンスのp177〜p183に記載し
ている様にウェーハ面内でウェーハのエッジにどれぐら
い近くまで必要な平坦化がなされるかも課題であり十分
実現できているとは言い難い。従って、上記の欠点を克
服する様な改善された研磨装置または研磨パッドが要求
されていた。
As a prior art relating to a polishing pad for satisfying the conflicting demands of improving the partial flatness and the overall followability, a two-layer pad disclosed in JP-A-6-21028 has been tried. Was. JP-A-6-210
No. 28, the two-layer pad has a bulk modulus of 4 p.
250 psi / psi over a stress range of si to 20 psi
The polishing layer in direct contact with the semiconductor substrate supported by the cushion layer described below has a larger volume elastic modulus. The purpose is to allow the cushion layer to absorb the entire undulation of the semiconductor substrate, while allowing the polishing layer to withstand a curvature greater than a certain area (eg, greater than the die spacing). Unfortunately, such conventional two-layer pads still remain challenging in terms of polishing performance.
First of all, even if the polishing layer has a bulk modulus higher than that of the cushion layer, the flatness of the local unevenness on the surface of the semiconductor substrate may be deteriorated, and the local flatness is reduced by the bulk elasticity of the polishing layer. It is not always correlated with rates. Second, the bulk modulus of the cushion layer is 4 psi to 20 ps.
Since the stress range of i is 250 psi / psi, the undulation followability of the entire semiconductor substrate is poor, and as a result, uniformity (uniformity) of the flatness over the entire semiconductor substrate cannot be obtained. In addition, as described in pages 177 to p183 of CMP Science published by Science Forum Co., Ltd., it is also an issue how close planarization is required to the edge of the wafer within the wafer plane. It is hard to say that there is. Accordingly, there is a need for an improved polishing apparatus or polishing pad that overcomes the above disadvantages.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、半導
体基板の上に形成された絶縁層または金属配線の表面を
研磨により平滑にする機械的な平坦化工程で使用するた
めの研磨装置または研磨パッドにおいて、半導体基板全
面が均一に平坦化される技術を提供するものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a polishing apparatus or a polishing apparatus for use in a mechanical flattening step for smoothing the surface of an insulating layer or a metal wiring formed on a semiconductor substrate by polishing. An object of the present invention is to provide a technique for uniformly polishing the entire surface of a semiconductor substrate in a polishing pad.

【0007】[0007]

【課題を解決するための手段】課題を解決するための手
段として、本発明は以下の構成からなる。
Means for Solving the Problems As means for solving the problems, the present invention has the following constitution.

【0008】第一の発明として「半導体基板を研磨ヘッ
ドに固定し、研磨定盤に、体積弾性率が60MPa以上
でかつ引っ張り弾性率が0.1MPa以上20MPa以
下であるクッション層を介して固着したマイクロゴムA
硬度が70度以上でかつ引っ張り弾性率が1MPa以上
500MPa以下の研磨層を前記半導体基板に押し当て
た状態で前記研磨ヘッドもしくは研磨定盤またはその双
方を回転させて前記半導体基板を研磨することを特徴と
する半導体基板の研磨方法。」であり、第二の発明とし
て「研磨ヘッド、研磨ヘッドに対峙して研磨パッド、研
磨パッドを固定する研磨定盤、ならびに研磨ヘッド、研
磨定盤もしくはその双方を回転させる駆動装置を具備し
た研磨装置であって、研磨パッドが、体積弾性率が60
MPa以上でかつ引っ張り弾性率が0.1MPa以上2
0MPa以下であるクッション層および研磨ヘッドの方
向にマイクロゴムA硬度が70度以上でかつ引っ張り弾
性率が1MPa以上500MPa以下の研磨層を含むこ
とを特徴とする研磨装置。」であり、第三の発明とし
て、「マイクロゴムA硬度が70度以上でかつ引っ張り
弾性率が1MPa以上500MPa以下の研磨層と体積
弾性率が60MPa以上でかつ引っ張り弾性率が0.1
MPa以上20MPa以下であるクッション層とを有す
ることを特徴とする研磨パッド。」である。
As a first invention, "a semiconductor substrate is fixed to a polishing head and fixed to a polishing platen via a cushion layer having a volume elastic modulus of 60 MPa or more and a tensile elasticity of 0.1 MPa to 20 MPa or less. Micro rubber A
Polishing the semiconductor substrate by rotating the polishing head or the polishing platen or both with the polishing layer having a hardness of 70 degrees or more and a tensile elastic modulus of 1 MPa or more and 500 MPa or less pressed against the semiconductor substrate. A method for polishing a semiconductor substrate, comprising: As a second invention, there is provided a polishing head, a polishing pad facing the polishing head, a polishing platen for fixing the polishing pad, and a polishing device including a driving device for rotating the polishing head, the polishing platen or both of them. An apparatus wherein the polishing pad has a bulk modulus of 60.
MPa or more and tensile modulus of elasticity is 0.1 MPa or more 2
A polishing apparatus comprising a cushion layer having a hardness of 0 MPa or less and a polishing layer having a micro rubber A hardness of 70 degrees or more and a tensile modulus of elasticity of 1 MPa or more and 500 MPa or less in a direction of a polishing head. As a third invention, "a polishing layer having a micro rubber A hardness of 70 degrees or more and a tensile modulus of 1 MPa or more and 500 MPa or less, a bulk modulus of 60 MPa or more, and a tensile modulus of 0.1
A polishing pad comprising: a cushion layer having a pressure of not less than 20 MPa and not more than 20 MPa. ".

【0009】[0009]

【発明の実施の形態】以下、発明の実施の形態について
説明する。
Embodiments of the present invention will be described below.

【0010】まず本発明でいうマイクロゴムA硬度につ
いて説明する。マイクロゴムA硬度とはマイクロゴム硬
度計で評価した値をさす。この装置は高分子計器(株)
からマイクロゴム硬度計MD−1として供給されてい
る。マイクロゴム硬度計MD−1は、従来の硬度計では
測定が困難であった薄物・小物の試料の硬さ測定を実現
するもので、スプリング式ゴム硬度計(デュロメータ)
A型の約1/5の縮小モデルとして、設計・製作されて
いるためその測定値は、スプリング式ゴム硬度計A型の
硬度とほぼ一致した値が得られる。マイクロゴム硬度計
MD−1は、押針寸法が直径0.16mm円柱形で高さ
が0.5mmの大きさのものである。荷重方式は、片持
ばり形板バネで、ばね荷重は、0ポイントで2.24m
N、100ポイントで33.85mNである。針の降下
速度は10〜30mm/secの範囲をステッピングモ
ータで制御して測定する。通常の研磨パッドは、研磨層
または硬質層の厚みが5mmを切るので、スプリング式
ゴム硬度計A型では薄すぎる為に評価できないので、該
マイクロゴム硬度計MD−1で評価できる。
First, the micro rubber A hardness referred to in the present invention will be described. The micro rubber A hardness means a value evaluated by a micro rubber hardness meter. This device is manufactured by Kobunshi Keiki Co., Ltd.
Supplied as Micro Rubber Hardness Tester MD-1. The micro rubber hardness tester MD-1 realizes the hardness measurement of thin and small samples, which was difficult to measure with a conventional hardness tester, and is a spring-type rubber hardness tester (durometer).
Since it is designed and manufactured as a reduced model of about 1/5 of the A type, its measured value can obtain a value almost coincident with the hardness of the spring type rubber hardness meter A type. The micro rubber hardness tester MD-1 has a diameter of 0.16 mm in diameter and a height of 0.5 mm. The load method is a cantilever type leaf spring, and the spring load is 2.24 m at 0 point.
N is 33.85 mN at 100 points. The descending speed of the needle is measured by controlling the range of 10 to 30 mm / sec with a stepping motor. In a normal polishing pad, the thickness of the polishing layer or the hard layer is less than 5 mm, and cannot be evaluated by a spring type rubber hardness meter A type because it is too thin. Therefore, the evaluation can be performed by the micro rubber hardness meter MD-1.

【0011】本発明の研磨パッドは、半導体基板を研磨
する機能を有する研磨層と固定される側に配置されるク
ッション層を含む。本発明の研磨層は、マイクロゴムA
硬度が70度以上でかつ引っ張り弾性率が1MPa以上
500MPa以下の研磨層である。研磨層のマイクロゴ
ムA硬度は70度以上、好ましくは80度以上さらに好
ましくは90度以上が必要である。マイクロゴムA硬度
が70度を満たない場合は、半導体基板の局所的凹凸の
平坦性が不良となるので好ましくない。引っ張り弾性率
は、研磨層をダンベル形状にして引っ張り応力を加え、
引っ張り歪み(=引っ張り長さ変化/元の長さ)が0.
01から0.03までの範囲で引っ張り応力を測定し、
引っ張り弾性率=((引っ張り歪みが0.03時の引っ
張り応力)−(引っ張り歪みが0.01時の引っ張り応
力))/0.02で定義されるものである。測定装置と
して、オリエンテック社製テンシロン万能試験機RTM
−100などが上げられる。測定条件としては、試験速
度は5cm/分で試験片形状は幅5mmで試料長50m
mのダンベル形状である。引っ張り弾性率は1MPa以
上500MPa以下が好ましい。引っ張り弾性率が1M
Paに満たない場合は平坦性不良で好ましくなく、50
0MPaを越える場合は、半導体基板全体での平坦性が
均一に行えない為好ましくない。研磨層の引っ張り弾性
率がさらに好ましい範囲は10MPa以上300MPa
以下、さらに好ましい範囲は20MPa以上100MP
a以下である。
The polishing pad of the present invention includes a polishing layer having a function of polishing a semiconductor substrate and a cushion layer disposed on a side to be fixed. The polishing layer of the present invention comprises a micro rubber A
It is a polishing layer having a hardness of 70 degrees or more and a tensile modulus of 1 MPa or more and 500 MPa or less. The micro rubber A hardness of the polishing layer needs to be 70 degrees or more, preferably 80 degrees or more, and more preferably 90 degrees or more. If the micro rubber A hardness is less than 70 degrees, the flatness of the local unevenness of the semiconductor substrate becomes poor, which is not preferable. Tensile modulus is applied to the polishing layer in a dumbbell shape and tensile stress is applied.
Tensile strain (= change in tensile length / original length) is 0.
Measure the tensile stress in the range from 01 to 0.03,
Tensile modulus = ((tensile stress when tensile strain is 0.03)-(tensile stress when tensile strain is 0.01)) / 0.02. As a measuring device, Orientec Tensilon Universal Tester RTM
-100 and the like. The measurement conditions were as follows: the test speed was 5 cm / min, the test piece shape was 5 mm wide, and the sample length was 50 m.
m dumbbell shape. The tensile modulus is preferably 1 MPa or more and 500 MPa or less. Tensile modulus of elasticity is 1M
If it is less than Pa, it is not preferable because of poor flatness.
If the pressure exceeds 0 MPa, it is not preferable because the flatness of the entire semiconductor substrate cannot be uniform. The more preferable range of the tensile elastic modulus of the polishing layer is 10 MPa or more and 300 MPa.
Hereinafter, a more preferable range is 20 MPa to 100 MPa.
a or less.

【0012】研磨層は、独立気泡を有していることが研
磨剤の保持性を高め、研磨レートを高めるために好まし
い。独立気泡径は、1000μm以下であることが半導
体基板の局所的凹凸の平坦性が良好であることから好ま
しい。独立気泡径のさらに好ましい径は500μm以
下、さらに好ましい径は300μm以下である。
It is preferable that the polishing layer has closed cells in order to enhance the retention of the abrasive and to increase the polishing rate. The closed cell diameter is preferably 1000 μm or less because the flatness of the local unevenness of the semiconductor substrate is good. The more preferable diameter of the closed cell is 500 μm or less, and the more preferable diameter is 300 μm or less.

【0013】研磨層は、密度が0.70以上0.90以
下の範囲にあることが好ましい。密度が0.70に満た
ない場合、研磨レートが低いので好ましくない。密度が
0.90を越える場合も、研磨レートが低いので好まし
くない。密度のさらに好ましい範囲は、0.74以上
0.86以下である。さらに好ましい範囲は0.75以
上0.82以下である。
The polishing layer preferably has a density in the range of 0.70 to 0.90. If the density is less than 0.70, the polishing rate is low, which is not preferable. If the density exceeds 0.90, the polishing rate is low, which is not preferable. A more preferable range of the density is 0.74 or more and 0.86 or less. A more preferred range is from 0.75 to 0.82.

【0014】研磨層の好ましい素材は、ポリウレタンを
含有成分とするものでさらに好ましい素材はポリウレタ
ンの含有重量に対してビニル化合物から重合される重合
体の含有重量を0.8倍以上3.8倍以下含有するもの
である。このポリウレタンとは、ポリイソシアネートの
重付加反応または重合反応に基づき合成される高分子で
ある。ポリイソシアネートの対称として用いられる化合
物は、含活性水素化合物、すなわち、二つ以上のポリヒ
ドロキシ、あるいはアミノ基含有化合物である。ポリイ
ソシアネートとして、トリレンジイソシアネート、ジフ
ェニルメタンジイソシアネート、ナフタレンジイソシア
ネート、トリジンジイソシアネート、ヘキサメチレンジ
イソシアネート、イソホロンジイソシアネートなど挙げ
ることができるがこれに限定されるわけではない。ポリ
ヒドロキシとしてポリオールが代表的であるが、ポリオ
ールとしてポリエーテルポリオール、ポリテトラメチレ
ンエーテルグリコール、エポキシ樹脂変性ポリオール、
ポリエステルポリオール、アクリルポリオール、ポリブ
タジエンポリオール、シリコーンポリオール等が挙げら
れる。
A preferable material for the polishing layer contains polyurethane as a component. A more preferable material is 0.8 to 3.8 times the content of the polymer polymerized from the vinyl compound with respect to the content of polyurethane. The following are included. The polyurethane is a polymer synthesized based on a polyaddition reaction or a polymerization reaction of a polyisocyanate. The compound used as the symmetry of the polyisocyanate is an active hydrogen compound, that is, a compound containing two or more polyhydroxy or amino groups. Examples of the polyisocyanate include, but are not limited to, tolylene diisocyanate, diphenylmethane diisocyanate, naphthalene diisocyanate, tolidine diisocyanate, hexamethylene diisocyanate, and isophorone diisocyanate. Polyol is typical as polyhydroxy, but as polyol, polyether polyol, polytetramethylene ether glycol, epoxy resin-modified polyol,
Examples include polyester polyol, acrylic polyol, polybutadiene polyol, and silicone polyol.

【0015】本発明でのビニル化合物とは、炭素炭素二
重結合のビニル基を有する化合物である。具体的にはメ
チルメタクリレート、エチルメタクリレート、n−ブチ
ルメタクリレート、イソブチルメタクリレート、2−エ
チルヘキシルメタクリレート、イソデシルメタクリレー
ト、n−ラウリルメタクリレート、2−ヒドロキシエチ
ルメタクリレート、2−ヒドロキシプロピルメタクリレ
ート、2−ヒドロキシエチルアクリレート、2−ヒドロ
キシプロピルアクリレート、2−ヒドロキシブチルメタ
クリレート、ジメチルアミノエチルメタクリレート、ジ
エチルアミノエチルメタクリレート、メタクリル酸、グ
リシジルメタクリレート、エチレングリコールジメタク
リレート、フマル酸、フマル酸ジメチル、フマル酸ジエ
チル、フマル酸ジプロピル、マレイン酸、マレイン酸ジ
メチル、マレイン酸ジエチル、マレイン酸ジプロピル、
アクリロニトリル、アクリルアミド、塩化ビニル、スチ
レン、α−メチルスチレン等が挙げられる。本発明での
ビニル化合物から重合される重合体とは、上記ビニル化
合物を重合して得られる重合体であり、具体的にはポリ
メチルメタクリレート、ポリエチルメタクリレート、ポ
リ(n−ブチルメタクリレート)、ポリイソブチルメタ
クリレート、ポリ(2−エチルヘキシルメタクリレー
ト)、ポリイソデシルメタクリレート、ポリ(n−ラウ
リルメタクリレート)、ポリ(2−ヒドロキシエチルメ
タクリレート)、ポリ(2−ヒドロキシプロピルメタク
リレート)、ポリ(2−ヒドロキシエチルアクリレー
ト)、ポリ(2−ヒドロキシプロピルアクリレート)、
ポリ(2−ヒドロキシブチルメタクリレート)、ポリジ
メチルアミノエチルメタクリレート、ポリジエチルアミ
ノエチルメタクリレート、ポリメタクリル酸、ポリグリ
シジルメタクリレート、ポリエチレングリコールジメタ
クリレート、ポリフマル酸、ポリフマル酸ジメチル、ポ
リフマル酸ジエチル、ポリフマル酸ジプロピル、ポリマ
レイン酸、ポリマレイン酸ジメチル、ポリマレイン酸ジ
エチル、ポリマレイン酸ジプロピル、ポリアクリロニト
リル、ポリアクリルアミド、ポリ塩化ビニル、ポリスチ
レン、ポリ(α−メチルスチレン)等が挙げられる。本
発明でのビニル化合物から重合される重合体の含有重量
がポリウレタンの含有重量に対して0.8倍以上3.8
倍以下であることが好ましい。ポリウレタンの含有重量
に対してビニル化合物から重合される重合体の含有重量
が0.8倍を満たない場合は、ポリウレタンのスラリの
吸着特性が改善されないので好ましくない。ポリウレタ
ンの含有重量に対してビニル化合物から重合される重合
体の含有重量が3.8倍を越える場合は、ポリウレタン
の有している弾力性が損なわれるので好ましくない。さ
らに好ましいビニル化合物から重合される重合体の含有
重量のポリウレタンの含有重量に対する比率は、1.5
倍以上3.0倍以下である。
The vinyl compound in the present invention is a compound having a vinyl group having a carbon-carbon double bond. Specifically, methyl methacrylate, ethyl methacrylate, n-butyl methacrylate, isobutyl methacrylate, 2-ethylhexyl methacrylate, isodecyl methacrylate, n-lauryl methacrylate, 2-hydroxyethyl methacrylate, 2-hydroxypropyl methacrylate, 2-hydroxyethyl acrylate, 2-hydroxypropyl acrylate, 2-hydroxybutyl methacrylate, dimethylaminoethyl methacrylate, diethylaminoethyl methacrylate, methacrylic acid, glycidyl methacrylate, ethylene glycol dimethacrylate, fumaric acid, dimethyl fumarate, diethyl fumarate, dipropyl fumarate, maleic acid, Dimethyl maleate, diethyl maleate, dipropyl maleate,
Acrylonitrile, acrylamide, vinyl chloride, styrene, α-methylstyrene and the like can be mentioned. The polymer polymerized from the vinyl compound in the present invention is a polymer obtained by polymerizing the above vinyl compound, and specifically, polymethyl methacrylate, polyethyl methacrylate, poly (n-butyl methacrylate), Isobutyl methacrylate, poly (2-ethylhexyl methacrylate), polyisodecyl methacrylate, poly (n-lauryl methacrylate), poly (2-hydroxyethyl methacrylate), poly (2-hydroxypropyl methacrylate), poly (2-hydroxyethyl acrylate) , Poly (2-hydroxypropyl acrylate),
Poly (2-hydroxybutyl methacrylate), polydimethylaminoethyl methacrylate, polydiethylaminoethyl methacrylate, polymethacrylic acid, polyglycidyl methacrylate, polyethylene glycol dimethacrylate, polyfumaric acid, polydimethyl dimethyl fumarate, diethyl polyfumarate, dipropyl polyfumarate, polymaleic acid Dimethyl polymaleate, diethyl polymaleate, dipropyl polymaleate, polyacrylonitrile, polyacrylamide, polyvinyl chloride, polystyrene, poly (α-methylstyrene) and the like. The content of the polymer polymerized from the vinyl compound in the present invention is 0.8 times or more to 3.8 times the content of the polyurethane.
It is preferably at most twice. If the content of the polymer polymerized from the vinyl compound is less than 0.8 times the content of the polyurethane, it is not preferable because the slurry adsorption characteristics of the polyurethane are not improved. If the content of the polymer to be polymerized from the vinyl compound exceeds 3.8 times the content of the polyurethane, the elasticity of the polyurethane is undesirably impaired. The ratio of the content of the polymer polymerized from the more preferable vinyl compound to the content of the polyurethane is preferably 1.5 to 1.5.
It is not less than twice and not more than 3.0 times.

【0016】本発明の研磨層の作成方法として、好まし
い方法は、あらかじめ1000μm以下の独立気泡を有
し、かつ密度が0.70以上0.90以下の範囲にある
発泡ポリウレタンシートにビニル化合物を膨潤させた
後、発泡ポリウレタンシート内でビニル化合物を重合さ
せる方法が、独立気泡を有した構造でポリウレタンとビ
ニル化合物から重合される重合体のブレンドがミクロ的
に均一におきるので、得られた研磨パッドで局所的な凹
凸の平坦性が良好にできるという理由で好ましい。この
様にして得られた本発明でのポリウレタンの含有重量に
対してビニル化合物から重合される重合体の含有重量を
0.8倍以上3.8倍以下含有する研磨層のプロトンの
緩和時間を固体NMRによるT1H測定法で観測すると、
発泡ポリウレタンの緩和時間とほぼ同じ値をとるのでポ
リウレタンとビニル化合物から重合される重合体は数十
nm以上のドメインを作らない程度に相溶していること
が判明している。発泡ポリウレタンシートは硬度と気泡
径と密度によって、ポリイソシアネートとポリオールお
よび触媒、整泡剤、発泡剤の組み合わせや最適量を決め
る必要がある。
A preferred method of forming the polishing layer of the present invention is to swell a vinyl compound on a foamed polyurethane sheet having closed cells of 1000 μm or less in advance and a density of 0.70 to 0.90 in advance. After that, the method of polymerizing the vinyl compound in the foamed polyurethane sheet is a polishing pad obtained because the blend of the polymer to be polymerized from the polyurethane and the vinyl compound is microscopically uniform with a structure having closed cells. Is preferable because the flatness of the local unevenness can be improved. The proton relaxation time of the polishing layer containing 0.8 to 3.8 times the content of the polymer polymerized from the vinyl compound with respect to the content of the polyurethane obtained in the present invention in this manner is set to Observation by T 1H measurement method by solid-state NMR,
Since the relaxation time of the foamed polyurethane is almost the same, it has been found that the polymer polymerized from the polyurethane and the vinyl compound is compatible with each other to such an extent that a domain of several tens nm or more is not formed. For the foamed polyurethane sheet, it is necessary to determine the combination and optimum amount of the polyisocyanate and the polyol, the catalyst, the foam stabilizer and the foaming agent depending on the hardness, the cell diameter and the density.

【0017】ビニル化合物を発泡ポリウレタンシートに
膨潤させた後、発泡ポリウレタンシート内でビニル化合
物を重合させる方法として、光分解性ラジカル開始剤と
共にビニル化合物を膨潤させた後、光を露光して重合さ
せる方法や、熱分解性ラジカル開始剤と共にビニル化合
物を膨潤させた後、熱を加えて重合させる方法や、ビニ
ル化合物を膨潤させた後、電子線や放射線を放射して重
合させる方法が挙げられる。
As a method of polymerizing the vinyl compound in the foamed polyurethane sheet after the vinyl compound is swollen into the foamed polyurethane sheet, the vinyl compound is swollen together with a photodegradable radical initiator, and then the polymer is exposed to light and polymerized. Examples of the method include a method of swelling a vinyl compound together with a thermally decomposable radical initiator and then applying heat to polymerize the same, and a method of swelling the vinyl compound and then polymerizing by emitting an electron beam or radiation.

【0018】本発明でのクッション層は体積弾性率が6
0MPa以上でかつ引っ張り弾性率が0.1MPa以上
20MPa以下であることが必要である。体積弾性率と
は、あらかじめ体積を測定した被測定物に等方的な印加
圧力を加えて、その体積変化を測定する。体積弾性率=
印加圧力/(体積変化/元の体積)という定義である。
例えば、元の体積が1cm3であり、これに等方的に印
加圧力を0.07MPaかけた時の体積変化が0.00
005cm3であれば、体積弾性率は1400MPaで
ある。体積弾性率の測定方法の一つとして、例えば被測
定物をあらかじめ体積を測定しておき、その後容器にい
れた水中に被測定物を浸漬して、この容器を圧力容器に
入れて印加圧力を加えて中の容器の水の高さの推移から
被測定物の体積変化と印加圧力を測定する方法が上げら
れる。浸漬する液体は、被測定物を膨潤させたり破壊す
るものは避けることが好ましく、液体であれば特に限定
されないが、例えば水や水銀やシリコンオイルなどをあ
げることができる。引っ張り弾性率は、クッション層を
ダンベル形状にして引っ張り応力を加え、引っ張り歪み
(=引っ張り長さ変化/元の長さ)が0.01から0.
03までの範囲で引っ張り応力を測定し、引っ張り弾性
率=((引っ張り歪みが0.03時の引っ張り応力)−
(引っ張り歪みが0.01時の引っ張り応力))/0.
02で定義されるものである。測定装置として、オリエ
ンテック社製テンシロン万能試験機RTM−100など
が上げられる。測定条件としては、試験速度は5cm/
分で試験片形状は幅5mmで試料長50mmのダンベル
形状である。
The cushion layer according to the present invention has a bulk modulus of 6
It is necessary that it is 0 MPa or more and the tensile elastic modulus is 0.1 MPa or more and 20 MPa or less. The bulk modulus is measured by applying an isotropic applied pressure to an object whose volume is measured in advance and measuring the change in volume. Bulk modulus =
It is defined as applied pressure / (volume change / original volume).
For example, the original volume is 1 cm 3, and when the applied pressure is 0.07 MPa isotropically applied, the volume change is 0.00
If it is 005 cm 3 , the bulk modulus is 1400 MPa. As one method of measuring the bulk modulus, for example, the volume of an object to be measured is measured in advance, then the object to be measured is immersed in water placed in a container, the container is placed in a pressure vessel, and the applied pressure is increased. In addition, there is a method of measuring a change in volume of an object to be measured and an applied pressure from a change in the height of water in a container inside. The liquid to be immersed is preferably one that does not swell or destroy the object to be measured, and is not particularly limited as long as it is a liquid, and examples thereof include water, mercury, and silicon oil. The tensile modulus of elasticity is determined by applying a tensile stress to the cushion layer in a dumbbell shape and a tensile strain (= change in tensile length / original length) of 0.01 to 0.
The tensile stress was measured in the range up to 03, and the tensile elastic modulus = ((tensile stress when tensile strain was 0.03) −
(Tensile stress at a tensile strain of 0.01)) / 0.
02. Examples of the measuring device include Tensilon Universal Tester RTM-100 manufactured by Orientec. As the measurement conditions, the test speed was 5 cm /
The shape of the test piece is a dumbbell shape with a width of 5 mm and a sample length of 50 mm.

【0019】クッション層の体積弾性率は60MPa以
上が必要である。60MPaに満たない場合は、半導体
基板全面の平坦性の均一性(ユニフォーミティ)が損な
われるので好ましくない。さらに好ましい体積弾性率の
範囲は200MPa以上である。さらに、クッション層
の引っ張り弾性率は0.1MPa以上20MPa以下で
あることも必要である。引っ張り弾性率が0.1MPa
に満たない場合は、半導体基板全面の平坦性の均一性
(ユニフォーミティ)が損なわれるので好ましくない。
引っ張り弾性率が20MPaを越える場合も半導体基板
全面の平坦性の均一性(ユニフォーミティ)が損なわれ
るので好ましくない。さらに好ましい引っ張り弾性率の
範囲は、0.5MPa以上10MPa以下である。この
様なクッション層としては、天然ゴム、ニトリルゴム、
ネオプレンゴム、ポリブタジエンゴム、ポリウレタンゴ
ム、シリコンゴムなどの無発泡のエラストマを上げるこ
とができるが特にこれらに限定されるわけではない。ク
ッション層の好ましい厚みは、0.1〜100mmの範
囲である。0.1mmに満たない場合は、半導体基板全
面の平坦性の均一性(ユニフォーミティ)が損なわれる
ので好ましくない。100mmを越える場合は、局所平
坦性が損なわれるので好ましくない。さらに好ましい厚
みの範囲は、0.2mm以上5mm以下である。さらに
好ましい範囲は0.5mm以上2mm以下である。
The cushion layer must have a bulk modulus of 60 MPa or more. When the pressure is less than 60 MPa, the uniformity of the flatness over the entire surface of the semiconductor substrate is deteriorated, which is not preferable. A more preferable range of the bulk modulus is 200 MPa or more. Further, the tensile elastic modulus of the cushion layer needs to be 0.1 MPa or more and 20 MPa or less. Tensile modulus is 0.1MPa
If it is less than 1, the uniformity of the flatness over the entire surface of the semiconductor substrate (uniformity) is deteriorated, which is not preferable.
It is not preferable that the tensile modulus exceeds 20 MPa, because the uniformity of the flatness of the entire surface of the semiconductor substrate is impaired. A more preferable range of the tensile modulus is from 0.5 MPa to 10 MPa. Such cushion layers include natural rubber, nitrile rubber,
Non-foamed elastomers such as neoprene rubber, polybutadiene rubber, polyurethane rubber, and silicone rubber can be used, but are not particularly limited thereto. The preferred thickness of the cushion layer is in the range of 0.1 to 100 mm. If the thickness is less than 0.1 mm, the uniformity of the flatness over the entire surface of the semiconductor substrate (uniformity) is deteriorated, which is not preferable. If it exceeds 100 mm, local flatness is impaired, which is not preferable. A more preferable range of the thickness is 0.2 mm or more and 5 mm or less. A more preferable range is 0.5 mm or more and 2 mm or less.

【0020】本発明で研磨定盤にクッション層を介して
研磨層を固着するとは、研磨定盤から、クッション層が
研磨時にずれないで固定されており、かつクッション層
から研磨層がずれないで固定されていることをいう。研
磨定盤とクッション層の固定方法としては、両面接着テ
ープで固定する方法や接着剤で固定する方法や研磨定盤
から吸引してクッション層を固定する方法などが考えら
れるが特に限定されるものではない。クッション層と研
磨層を固定する方法としては、両面接着テープで固定す
る方法や接着剤で固定する方法などが考えられるが特に
限定されるわけではない。研磨層とクッション層を両面
接着テープまたは接着層で固定した場合、得られた研磨
パッドの引っ張り弾性率は、研磨層側ではないクッショ
ン層の裏面側に両面接着テープ等を貼り合わせていない
状態で測定して150MPa以下であることが半導体基
板全面の平坦性の均一性(ユニフォーミティ)が損なわ
れないので好ましい。さらに好ましい引っ張り弾性率は
100MPa以下である。引っ張り弾性率は、研磨層側
ではないクッション層の裏面側に両面接着テープ等を貼
り合わせていない状態で研磨パッドをダンベル形状にし
て引っ張り応力を加え、引っ張り歪み(=引っ張り長さ
変化/元の長さ)が0.01から0.03までの範囲で
引っ張り応力を測定し、引っ張り弾性率=((引っ張り
歪みが0.03時の引っ張り応力)−(引っ張り歪みが
0.01時の引っ張り応力))/0.02で定義される
ものである。測定装置として、オリエンテック社製テン
シロン万能試験機RTM−100などが上げられる。測
定条件としては、試験速度は5cm/分で試験片形状は
幅5mmで試料長50mmのダンベル形状である。
In the present invention, fixing the polishing layer to the polishing platen via the cushion layer means that the cushion layer is fixed from the polishing platen so as not to shift during polishing, and the polishing layer does not shift from the cushion layer. It is fixed. Examples of the method of fixing the polishing platen and the cushion layer include a method of fixing with a double-sided adhesive tape, a method of fixing with an adhesive, and a method of fixing the cushion layer by suctioning from the polishing platen, but are particularly limited. is not. As a method of fixing the cushion layer and the polishing layer, a method of fixing with a double-sided adhesive tape, a method of fixing with an adhesive, and the like can be considered, but are not particularly limited. When the polishing layer and the cushion layer are fixed with a double-sided adhesive tape or an adhesive layer, the tensile elastic modulus of the obtained polishing pad is measured in a state where a double-sided adhesive tape or the like is not attached to the back side of the cushion layer which is not the polishing layer side. It is preferable that the measured value be 150 MPa or less because the uniformity of the flatness over the entire surface of the semiconductor substrate (uniformity) is not impaired. Further preferred tensile modulus is 100 MPa or less. The tensile elasticity is determined by applying a tensile stress to a polishing pad in a dumbbell shape without applying a double-sided adhesive tape or the like to the back side of the cushion layer which is not the polishing layer side, and applying a tensile strain (= tensile length change / original tension). The tensile stress was measured when the length was in the range of 0.01 to 0.03, and the tensile elastic modulus = ((tensile stress when tensile strain was 0.03) − (tensile stress when tensile strain was 0.01) )) / 0.02. Examples of the measuring device include Tensilon Universal Tester RTM-100 manufactured by Orientec. As the measurement conditions, the test speed was 5 cm / min, the test piece shape was a dumbbell shape having a width of 5 mm and a sample length of 50 mm.

【0021】研磨層とクッション層を貼り合わせる両面
接着テープまたは接着層として好ましいものは、住友3
M(株)の両面接着テープ463、465、9204
等、日東電工(株)の両面接着テープNo.591等の
基材なしアクリル系接着剤転写テープ、住友3M(株)
のY−4913等の発泡シートを基材とした両面接着テ
ープや住友3M(株)の447DL等の軟質塩化ビニル
を基材とした両面接着テープを具体的に挙げることがで
きる。
Preferred as a double-sided adhesive tape or adhesive layer for bonding the polishing layer and the cushion layer is Sumitomo 3
Double-sided adhesive tape 463, 465, 9204 of M Corporation
Nitto Denko Corporation double-sided adhesive tape No. Acrylic adhesive transfer tape without base material such as 591, Sumitomo 3M Co., Ltd.
And a double-sided adhesive tape using a soft vinyl chloride base material such as 447DL of Sumitomo 3M Co., Ltd. as a base material.

【0022】本発明での研磨装置では、研磨後に研磨層
が研磨レートが得られない等の理由で交換する必要が生
じた場合には、研磨定盤にクッション層を固着した状態
で研磨層をクッション層から取り外して交換することも
可能である。クッション層は研磨層に比べて耐久性があ
るので、研磨層だけを交換することはコスト面で好まし
いことである。
In the polishing apparatus of the present invention, when it is necessary to replace the polishing layer after polishing because the polishing rate cannot be obtained, the polishing layer is fixed to the polishing platen with the cushion layer fixed thereto. It is also possible to remove and replace it from the cushion layer. Since the cushion layer is more durable than the polishing layer, replacing only the polishing layer is preferable in terms of cost.

【0023】以下、本発明研磨パッドを使用した半導体
基板の研磨方法について説明する。
Hereinafter, a method for polishing a semiconductor substrate using the polishing pad of the present invention will be described.

【0024】本発明の研磨パッドを用いて、研磨剤とし
てシリカ系ポリッシュ剤、酸化アルミニウム系ポリッシ
ュ剤、酸化セリウム系ポリッシュ剤等を用いて半導体基
板上での絶縁膜の凹凸や金属配線の凹凸を平坦化するこ
とができる。まず、研磨ヘッド、研磨パッドを固定ため
の研磨定盤、ならびに研磨ヘッド、研磨定盤もしくはそ
の双方を回転させる手段を具備した研磨装置を準備す
る。そして本発明の研磨パッドを研磨装置の研磨定盤に
研磨層が研磨ヘッドに対峙するように固着させる。半導
体基板は研磨ヘッドに真空チャックなどの方法により固
定される。研磨定盤を回転させ、研磨定盤の回転方向と
同方向で研磨ヘッドを回転させて、研磨パッドに押しつ
ける。この時に、研磨パッドと半導体基板の間に研磨剤
が入り込む様な位置から研磨剤を供給する。押し付け圧
は、研磨ヘッドに加える力を制御することにより通常行
われる。押し付け圧として0.01〜0.2MPaが局
所的平坦性を得られるので好ましい。
By using the polishing pad of the present invention, using a silica polishing agent, an aluminum oxide polishing agent, a cerium oxide polishing agent, or the like as a polishing agent, the unevenness of an insulating film and the unevenness of metal wiring on a semiconductor substrate are reduced. It can be planarized. First, a polishing apparatus having a polishing head, a polishing platen for fixing a polishing pad, and a means for rotating the polishing head, the polishing platen or both of them is prepared. Then, the polishing pad of the present invention is fixed to the polishing platen of the polishing apparatus so that the polishing layer faces the polishing head. The semiconductor substrate is fixed to the polishing head by a method such as a vacuum chuck. The polishing table is rotated, and the polishing head is rotated in the same direction as the rotation of the polishing table, and pressed against the polishing pad. At this time, the polishing agent is supplied from a position where the polishing agent enters between the polishing pad and the semiconductor substrate. The pressing pressure is usually performed by controlling the force applied to the polishing head. As the pressing pressure, 0.01 to 0.2 MPa is preferable because local flatness can be obtained.

【0025】本発明の研磨装置および研磨パッドによれ
ば、半導体基板全面の平坦性の均一性(ユニフォーミテ
ィ)を達成することが可能である。
According to the polishing apparatus and the polishing pad of the present invention, it is possible to achieve uniformity (uniformity) of the flatness over the entire surface of the semiconductor substrate.

【0026】[0026]

【実施例】以下、実施例にそってさらに本発明の詳細を
説明する。本実施例において各特性は以下の方法で測定
した。
The present invention will be described below in further detail with reference to examples. In this example, each characteristic was measured by the following method.

【0027】マイクロゴムA硬度:高分子計器(株)
(所在地:京都市上京区下立売室町西入)のマイクロゴ
ム硬度計MD−1で測定する。
Micro rubber A hardness: Polymer Instruments Co., Ltd.
It is measured with a micro rubber hardness tester MD-1 (location: Nishiiri, Shirumatemachi, Kamigyo-ku, Kyoto-shi).

【0028】マイクロゴム硬度計MD−1の構成は下記
のとおりである。 1. センサ部 (1) 荷重方式:片持ばり形板バネ (2) ばね荷重:0ポイント 2.24gf 100ポイント 33.85gf (3) ばね荷重誤差:±0.32gf (4) 押針寸法:直径:0.16mm円柱形 高さ 0.5mm (5) 変位検出方式:歪ゲージ式 (6) 加圧脚寸法:外径4mm 内径1.5mm 2. センサ駆動部 (1) 駆動方式:ステッピングモータによる上下駆動 エアダンパによる降下速度制御 (2) 上下動ストローク:12mm (3) 降下速度:10〜30mm/sec (4) 高さ調整範囲:0〜67mm(試料テーブルとセンサ加圧面の距離) 3. 試料台 (1) 試料台寸法:直径 80mm (2) 微動機構:XYテーブルおよびマイクロメータヘッドによる微動 ストローク X軸、Y軸とも15mm (3) レベル調整器:レベル調整用本体脚および丸型水準器
The structure of the micro rubber hardness tester MD-1 is as follows. 1. Sensor part (1) Load method: cantilever leaf spring (2) Spring load: 0 point 2.24 gf 100 points 33.85 gf (3) Spring load error: ± 0.32 gf (4) Needle dimensions: diameter: 1.6 mm cylindrical height 0.5 mm (5) Displacement detection method: strain gauge type (6) Pressing leg dimensions: outer diameter 4 mm inner diameter 1.5 mm Sensor drive unit (1) Drive method: Vertical drive by stepping motor Lowering speed control by air damper (2) Vertical movement stroke: 12 mm (3) Lowering speed: 10 to 30 mm / sec (4) Height adjustment range: 0 to 67 mm ( (Distance between sample table and sensor pressing surface) Sample stage (1) Sample stage size: diameter 80 mm (2) Fine movement mechanism: fine movement by XY table and micrometer head Stroke both X-axis and Y-axis 15 mm (3) Level adjuster: body leg for level adjustment and round level

【0029】実施例1 厚み5mmの発泡ポリウレタンシート(マイクロゴムA
硬度=50度、密度:0.77、独立気泡平均径:11
0μm)をアゾビスイソブチルニトリル0.1重量部を
添加したメチルメタアクリレートに24時間浸漬する。
メチルメタアクリレートが膨潤した発泡ポリウレタンシ
ートをガラス板に挟み込んで70℃で24時間加熱す
る。加熱後ガラス板から取り外して、50℃で真空乾燥
をおこなう。これを研削加工して厚さ1.2mmの研磨
層を得た。この研磨層のマイクロゴムA硬度は98度、
密度:0.79、独立気泡平均径:150μm、ポリウ
レタン含有重量に対するポリメチルメタアクリレートの
含有重量は2.6倍であった。また引っ張り弾性率は3
5MPaであった。1mmのニトリルゴム(体積弾性率
=140MPa、引っ張り弾性率=4.5MPa)のク
ッション層を該研磨層とを日東電工の両面接着テープN
o.591で貼り合わせて研磨パッドを作成した。研磨
パッドの引っ張り弾性率は15MPaであった。6イン
チシリコンウェハ上に0.25μm幅、高さ1.2μm
のAl配線を0.5mmの間隔で形成し、さらにその上
にテトラエトキシシランをCVDで絶縁膜を3μmの厚
さになるように形成した半導体基板を作成した。この研
磨前の半導体基板上の絶縁膜表面の凹凸の段差は、ウェ
ハ中央部で11000オングストローム、周辺部分4カ
所で11000、11500、11200、11400
オングストロームであった。本半導体基板を研磨機の研
磨ヘッドに取り付けて37rpmで回転させ、上記研磨
パッドを研磨機のプラテンに固着させ36rpmで研磨
ヘッドの回転方向と同じ方向に回転させ、シリカ系ポリ
ッシュ剤を225ml/分で供給しながら研磨圧力0.
05MPaで7分間研磨を実施した。研磨後の半導体基
板上の絶縁膜表面の凹凸の段差は、ウェハ中央部で10
0オングストローム、周辺部分4カ所で200、30
0、250、400オングストロームであった。またウ
ェーハ中央部の絶縁膜の厚みは1.5μmであり、ウェ
ーハエッジから3mmの絶縁膜の厚みは1.4μmであ
った。この様に6インチの半導体基板全面の平坦性の均
一性が得られ、またウェーハエッジ近くまで均一な研磨
が達成されている。
Example 1 A 5 mm thick foamed polyurethane sheet (Micro Rubber A
Hardness = 50 degrees, density: 0.77, closed cell average diameter: 11
0 μm) is immersed in methyl methacrylate to which 0.1 parts by weight of azobisisobutylnitrile is added for 24 hours.
The foamed polyurethane sheet swollen with methyl methacrylate is sandwiched between glass plates and heated at 70 ° C. for 24 hours. After heating, remove from the glass plate and perform vacuum drying at 50 ° C. This was ground to obtain a polishing layer having a thickness of 1.2 mm. The micro rubber A hardness of this polishing layer is 98 degrees,
The density was 0.79, the average diameter of the closed cells was 150 μm, and the content of polymethyl methacrylate was 2.6 times the content of polyurethane. The tensile modulus is 3
It was 5 MPa. A cushion layer of 1 mm of nitrile rubber (volume modulus = 140 MPa, tensile modulus = 4.5 MPa) and the polishing layer are combined with the Nitto Denko double-sided adhesive tape N.
o. At 591, a polishing pad was prepared. The tensile elastic modulus of the polishing pad was 15 MPa. 0.25μm width and 1.2μm height on 6 inch silicon wafer
Was formed at intervals of 0.5 mm, and a semiconductor substrate was further formed thereon by forming an insulating film having a thickness of 3 μm by CVD using tetraethoxysilane. The unevenness of the surface of the insulating film on the semiconductor substrate before polishing is 11,000 angstroms at the center of the wafer and 11000, 11500, 11200, and 11400 at four peripheral portions.
Angstrom. The present semiconductor substrate was mounted on a polishing head of a polishing machine and rotated at 37 rpm. The polishing pad was fixed to a platen of the polishing machine, and was rotated at 36 rpm in the same direction as the rotation direction of the polishing head. The silica polishing agent was 225 ml / min. Polishing pressure is 0.
Polishing was performed at 05 MPa for 7 minutes. The unevenness of the surface of the insulating film on the semiconductor substrate after polishing is 10% at the center of the wafer.
0 Angstrom, 200, 30 in 4 surrounding areas
0, 250, and 400 angstroms. The thickness of the insulating film at the center of the wafer was 1.5 μm, and the thickness of the insulating film 3 mm from the wafer edge was 1.4 μm. As described above, uniformity of the flatness over the entire surface of the semiconductor substrate of 6 inches is obtained, and uniform polishing is achieved near the wafer edge.

【0030】実施例2 厚み5mmの発泡ポリウレタンシート(マイクロゴムA
硬度=50度、密度:0.81、独立気泡平均径:30
0μm)をアゾビスイソブチルニトリル0.1重量部を
添加したスチレンに24時間浸漬する。スチレンが膨潤
した発泡ポリウレタンシートをガラス板に挟み込んで7
0℃で24時間加熱する。加熱後ガラス板から取り外し
て、50℃で真空乾燥をおこなう。これを研削加工して
厚さ1.2mmの研磨層を得た。この研磨層のマイクロ
ゴムA硬度は98度、密度:0.82、独立気泡平均
径:330μm、ポリウレタン含有重量に対するポリス
チレンの含有重量は1.6倍であった。また引っ張り弾
性率は40MPaであった。2mmのポリウレタンゴム
(体積弾性率=100MPa、引っ張り弾性率=10M
Pa)をクッション層として用意し、研磨層とクッショ
ン層を住友3M(株)の両面接着テープY−4913で
貼り合わせて研磨パッドを作成した。研磨パッドの引っ
張り弾性率は18MPaであった。6インチシリコンウ
ェハ上に0.25μm幅、高さ1.2μmのAl配線を
0.5mmの間隔で形成し、さらにその上にテトラエト
キシシランをCVDで絶縁膜を3μmの厚さになるよう
に形成した。この絶縁膜表面の凹凸の段差は、ウェハ中
央部で11000オングストローム、周辺部分4カ所で
11000、11500、11200、11400オン
グストロームであった。本基板を研磨機の研磨ヘッドに
取り付けて37rpmで回転させ、上記研磨パッドを研
磨機のプラテンに固着させ36rpmで研磨ヘッドの回
転方向と同じ方向に回転させ、シリカ系ポリッシュ剤を
225ml/分で供給しながら研磨圧力0.05MPa
で6分間研磨を実施した。研磨後の絶縁膜の表面凹凸の
段差は、ウェハ中央部で700オングストローム、周辺
部分4カ所で600、800、700、700オングス
トロームであった。またウェーハ中央部の絶縁膜の厚み
は1.6μmであり、ウェーハエッジから3mmの絶縁
膜の厚みは1.5μmであった。この様に6インチの半
導体基板全面の平坦性の均一性が得られ、またウェーハ
エッジ近くまで均一な研磨が達成されている。
Example 2 A 5 mm thick foamed polyurethane sheet (Micro Rubber A
Hardness = 50 degrees, density: 0.81, average diameter of closed cells: 30
0 μm) is immersed in styrene containing 0.1 part by weight of azobisisobutylnitrile for 24 hours. 7 Insert the foamed polyurethane sheet with styrene swelling
Heat at 0 ° C. for 24 hours. After heating, remove from the glass plate and perform vacuum drying at 50 ° C. This was ground to obtain a polishing layer having a thickness of 1.2 mm. The micro rubber A hardness of the polishing layer was 98 degrees, the density was 0.82, the average diameter of closed cells was 330 μm, and the content of polystyrene was 1.6 times the weight of polyurethane. The tensile modulus was 40 MPa. 2 mm polyurethane rubber (bulk modulus = 100 MPa, tensile modulus = 10M
Pa) was prepared as a cushion layer, and the polishing layer and the cushion layer were adhered to each other with a double-sided adhesive tape Y-4913 of Sumitomo 3M Co., Ltd. to prepare a polishing pad. The tensile elastic modulus of the polishing pad was 18 MPa. Al wirings having a width of 0.25 μm and a height of 1.2 μm are formed on a 6-inch silicon wafer at intervals of 0.5 mm, and furthermore, an insulating film is formed thereon by CVD using tetraethoxysilane so as to have a thickness of 3 μm. Formed. The steps of the irregularities on the surface of the insulating film were 11,000 angstroms at the center of the wafer and 11000, 11500, 11200, and 11400 angstroms at four peripheral portions. The substrate is mounted on a polishing head of a polishing machine and rotated at 37 rpm. The polishing pad is fixed to a platen of the polishing machine, and the polishing pad is rotated at 36 rpm in the same direction as the rotation direction of the polishing head. Polishing pressure 0.05MPa while supplying
Was polished for 6 minutes. The unevenness of the surface of the insulating film after polishing was 700 angstroms at the central portion of the wafer and 600, 800, 700, and 700 angstroms at four peripheral portions. The thickness of the insulating film at the center of the wafer was 1.6 μm, and the thickness of the insulating film 3 mm from the edge of the wafer was 1.5 μm. As described above, uniformity of the flatness over the entire surface of the semiconductor substrate of 6 inches is obtained, and uniform polishing is achieved near the wafer edge.

【0031】実施例3 ポリエーテル系ウレタンポリマ(ユニローヤル社製アジ
プレンL−325)78重量部と4,4’−メチレン−
ビス2−クロロアニリン20重量部と中空高分子微小球
体(ケマノーベル社製エクスパンセル551 DE)
1.8重量部をRIM成形機で混合して金型に吐出して
高分子成形体を作成した。この高分子成形体をスライサ
ーで1.2mm厚みにスライスして、研磨層を作成し
た。この研磨層のマイクロゴムA硬度は98度、密度:
0.80、独立気泡平均径:33μmであった。また引
っ張り弾性率は35MPaであった。1mmのネオプレ
ンゴム(体積弾性率=100MPa、引っ張り弾性率=
12MPa)をクッション層として用意し、研磨層とク
ッション層を住友3M(株)の両面接着テープY−94
9で貼り合わせて研磨パッドを作成した。研磨パッドの
引っ張り弾性率は25MPaであった。6インチシリコ
ンウェハ上に0.25μm幅、高さ1.2μmのAl配
線を0.5mmの間隔で形成し、さらにその上にテトラ
エトキシシランを原料としてCVDで酸化ケイ素の絶縁
膜を3μmの厚さになるように形成した。この絶縁膜表
面の凹凸の段差は、ウェハ中央部で11000オングス
トローム、周辺部分4カ所で11000、11500、
11200、11400オングストロームであった。本
基板を研磨機の研磨ヘッドに取り付けて37rpmで回
転させ、上記研磨パッドを研磨機の研磨定盤に固着させ
36rpmで研磨ヘッドの回転方向と同じ方向に回転さ
せ、シリカ系ポリッシュ剤を225ml/分で供給しな
がら研磨圧力0.05MPaで6分間研磨を実施した。
研磨後の絶縁膜の表面凹凸の段差は、ウェハ中央部で7
00オングストローム、周辺部分4カ所で800、50
0、400、500オングストロームであった。またウ
ェーハ中央部の絶縁膜の厚みは1.3μmであり、ウェ
ーハエッジから3mmの絶縁膜の厚みは1.2μmであ
った。この様に6インチの半導体基板全面の平坦性の均
一性が得られ、またウェーハエッジ近くまで均一な研磨
が達成されている。
Example 3 78 parts by weight of a polyether-based urethane polymer (Adiprene L-325 manufactured by Uniroyal Co.) and 4,4'-methylene-
Bis-2-chloroaniline 20 parts by weight and hollow polymer microspheres (Expancel 551 DE manufactured by Chemo Nobel)
1.8 parts by weight were mixed by a RIM molding machine and discharged into a mold to prepare a polymer molded body. This polymer molded body was sliced with a slicer to a thickness of 1.2 mm to form a polishing layer. The micro rubber A hardness of this polishing layer is 98 degrees and the density is:
0.80, average diameter of closed cells: 33 μm. The tensile modulus was 35 MPa. 1 mm neoprene rubber (bulk modulus = 100 MPa, tensile modulus =
12 MPa) as a cushion layer, and the polishing layer and the cushion layer are double-sided adhesive tape Y-94 manufactured by Sumitomo 3M Co., Ltd.
9 to form a polishing pad. The tensile elastic modulus of the polishing pad was 25 MPa. Al wirings having a width of 0.25 μm and a height of 1.2 μm are formed at intervals of 0.5 mm on a 6-inch silicon wafer, and a silicon oxide insulating film having a thickness of 3 μm is formed thereon by CVD using tetraethoxysilane as a raw material. It was formed so that it might be. The irregularities on the surface of the insulating film were 11,000 angstroms at the center of the wafer and 11000, 11500 at four peripheral portions.
11200 and 11400 angstroms. This substrate was mounted on a polishing head of a polishing machine and rotated at 37 rpm. The polishing pad was fixed to a polishing platen of the polishing machine, and was rotated at 36 rpm in the same direction as the rotation direction of the polishing head. Polishing was carried out at a polishing pressure of 0.05 MPa for 6 minutes while supplying the pressure in minutes.
The unevenness of the surface of the insulating film after polishing is 7% at the center of the wafer.
00 angstrom, 800, 50 in 4 surrounding areas
0, 400, and 500 angstroms. The thickness of the insulating film at the center of the wafer was 1.3 μm, and the thickness of the insulating film 3 mm from the edge of the wafer was 1.2 μm. As described above, uniformity of the flatness over the entire surface of the semiconductor substrate of 6 inches is obtained, and uniform polishing is achieved near the wafer edge.

【0032】比較例1 実施例3で用いた研磨層を用意した。研磨層のマイクロ
ゴムA硬度は98度、密度:0.80、独立気泡平均
径:33μmであった。また引っ張り弾性率は35MP
aであった。クッション層として不織布のポリウレタン
溶液を含浸して後湿式製膜して得られた厚さ1.2mm
の湿式発泡ポリウレタン(体積弾性率=3MPa、引っ
張り弾性率=50MPa)を用意した。該研磨層とクッ
ション層を住友3M(株)の両面接着テープ442J
(ポリエステルフィルムを基材とした両面接着テープ)
で貼り合わせして研磨パッドを作成した。研磨パッドの
引っ張り弾性率は215MPaであった。6インチシリ
コンウェハ上に0.25μm幅、高さ1.2μmのAl
配線を0.5mmの間隔で形成し、さらにその上にテト
ラエトキシシランをCVDで絶縁膜を3μmの厚さにな
るように形成した。この絶縁膜表面の凹凸の段差は、ウ
ェハ中央部で11000オングストローム、周辺部分4
カ所で11000、11500、11200、1140
0オングストロームであった。本基板を研磨機の研磨ヘ
ッドに取り付けて37rpmで回転させ、上記研磨パッ
ドを研磨機のプラテンに固着させ36rpmで研磨ヘッ
ドの回転方向と同じ方向に回転させ、シリカ系ポリッシ
ュ剤を225ml/分で供給しながら研磨圧力0.05
MPaで7分間研磨を実施した。研磨後の絶縁膜の表面
凹凸の段差は、ウェハ中央部で1200オングストロー
ム、周辺部分4カ所で200、500、1200、14
00オングストロームであった。またウェーハ中央部の
絶縁膜の厚みは1.3μmであり、ウェーハエッジから
3mmの絶縁膜の厚みは0.8μmであった。半導体基
板全面での平坦性の均一性(ユニフォーミティ)が不十
分であり、またウェーハエッジ近くでの均一な研磨が達
成されていない。
Comparative Example 1 The polishing layer used in Example 3 was prepared. The micro rubber A hardness of the polishing layer was 98 degrees, the density: 0.80, and the average diameter of closed cells: 33 μm. The tensile modulus is 35MP
a. 1.2 mm thickness obtained by impregnating a polyurethane solution of a nonwoven fabric as a cushion layer and then performing wet film formation
(Polyurethane foam) (volume modulus = 3 MPa, tensile modulus = 50 MPa) was prepared. The polishing layer and the cushion layer are made of Sumitomo 3M Co., Ltd. double-sided adhesive tape 442J.
(Double-sided adhesive tape based on polyester film)
To produce a polishing pad. The tensile elastic modulus of the polishing pad was 215 MPa. 0.25μm width, 1.2μm height Al on 6 inch silicon wafer
Wirings were formed at an interval of 0.5 mm, and a tetraethoxysilane was further formed thereon by CVD to form an insulating film having a thickness of 3 μm. The step of the unevenness on the surface of the insulating film is 11,000 angstroms at the center of the wafer and 4
11000, 11500, 11200, 1140
It was 0 angstroms. The substrate is attached to a polishing head of a polishing machine and rotated at 37 rpm. The polishing pad is fixed to a platen of the polishing machine, and the polishing pad is rotated at 36 rpm in the same direction as the rotation direction of the polishing head. Polishing pressure 0.05 while supplying
Polishing was performed at 7 MPa for 7 minutes. The surface unevenness of the polished insulating film was 1200 angstrom at the center of the wafer and 200, 500, 1200 and 14 at four peripheral portions.
00 angstroms. The thickness of the insulating film at the center of the wafer was 1.3 μm, and the thickness of the insulating film 3 mm from the edge of the wafer was 0.8 μm. The uniformity of the flatness over the entire surface of the semiconductor substrate (uniformity) is insufficient, and uniform polishing near the wafer edge is not achieved.

【0033】[0033]

【発明の効果】この発明の研磨装置および研磨パッドに
より、 半導体基板全面の局所的凹凸の平坦性の均一性
(ユニフォーミティ)が達成することが可能となり、ま
たウェーハエッジ近くまで均一な研磨を達成することが
可能となる。
According to the polishing apparatus and polishing pad of the present invention, it is possible to achieve uniformity (uniformity) of local unevenness on the entire surface of a semiconductor substrate, and achieve uniform polishing near the wafer edge. It is possible to do.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】半導体基板を研磨ヘッドに固定し、研磨定
盤に、体積弾性率が60MPa以上でかつ引っ張り弾性
率が0.1MPa以上20MPa以下であるクッション
層を介して固着したマイクロゴムA硬度が70度以上で
かつ引っ張り弾性率が1MPa以上500MPa以下の
研磨層を、前記半導体基板に押し当てた状態で前記研磨
ヘッドもしくは研磨定盤またはその双方を回転させて前
記半導体基板を研磨することを特徴とする半導体基板の
研磨方法。
1. A micro rubber A hardness fixed to a polishing head by fixing a semiconductor substrate to a polishing head, and fixed to a polishing platen through a cushion layer having a bulk elastic modulus of 60 MPa or more and a tensile elastic modulus of 0.1 MPa to 20 MPa. Polishing the semiconductor substrate by rotating the polishing head or the polishing platen or both in a state where the polishing layer having a tensile modulus of 70 ° or more and a tensile elastic modulus of 1 MPa or more and 500 MPa or less is pressed against the semiconductor substrate. A method for polishing a semiconductor substrate, comprising:
【請求項2】 クッション層の厚みが0.1以上100
mm以下であることを特徴とする請求項1記載の研磨方
法。
2. The thickness of the cushion layer is 0.1 or more and 100 or more.
2. The polishing method according to claim 1, wherein the thickness is not more than mm.
【請求項3】 研磨層がポリウレタンを主成分とし、か
つ密度が0.70以上0.90以下であることを特徴と
する請求項1または2記載の研磨方法。
3. The polishing method according to claim 1, wherein the polishing layer contains polyurethane as a main component, and has a density of 0.70 or more and 0.90 or less.
【請求項4】 研磨層がポリウレタンの含有重量に対し
てビニル化合物から重合される重合体の含有重量を0.
8倍以上3.8倍以下含有し、1000μm以下の独立
気泡を有し、かつ密度が0.70以上0.90以下の範
囲にあることを特徴とする請求項1〜2いずれかの研磨
方法。
4. The polishing layer has a content of a polymer which is polymerized from a vinyl compound in an amount of 0.
The polishing method according to any one of claims 1 to 2, wherein the polishing method contains 8 to 3.8 times, has closed cells of 1000 µm or less, and has a density in a range of 0.70 to 0.90. .
【請求項5】 研磨ヘッド、研磨ヘッドに対峙して研磨
パッド、研磨パッドを固定する研磨定盤、ならびに研磨
ヘッド、研磨定盤もしくはその双方を回転させる駆動装
置を具備した研磨装置であって、研磨パッドが、体積弾
性率が60MPa以上でかつ引っ張り弾性率が0.1M
Pa以上20MPa以下であるクッション層および研磨
ヘッドの方向にマイクロゴムA硬度が70度以上でかつ
引っ張り弾性率が1MPa以上500MPa以下の研磨
層を含むことを特徴とする研磨装置。
5. A polishing apparatus comprising: a polishing head, a polishing pad facing the polishing head, a polishing platen for fixing the polishing pad, and a driving device for rotating the polishing head, the polishing platen or both of them. The polishing pad has a bulk modulus of 60 MPa or more and a tensile modulus of 0.1 M.
A polishing apparatus comprising: a cushion layer having a pressure of Pa to 20 MPa and a polishing layer having a micro rubber A hardness of 70 degrees or more and a tensile modulus of elasticity of 1 MPa to 500 MPa in a direction of a polishing head.
【請求項6】 研磨ヘッドが半導体基板を固定する手段
を有するものである請求項5記載の研磨装置。
6. The polishing apparatus according to claim 5, wherein the polishing head has means for fixing the semiconductor substrate.
【請求項7】 マイクロゴムA硬度が70度以上でかつ
引っ張り弾性率が1MPa以上500MPa以下の研磨
層と体積弾性率が60MPa以上でかつ引っ張り弾性率
が0.1MPa以上20MPa以下であるクッション層
とを有することを特徴とする研磨パッド。
7. A polishing layer having a micro rubber A hardness of 70 degrees or more and a tensile modulus of 1 MPa or more and 500 MPa or less, and a cushion layer having a volume modulus of 60 MPa or more and a tensile modulus of 0.1 MPa or more and 20 MPa or less. A polishing pad comprising:
【請求項8】 クッション層の厚みが0.1以上100
mm以下であることを特徴とする請求項7記載の研磨パ
ッド。
8. The cushion layer has a thickness of 0.1 or more and 100 or more.
The polishing pad according to claim 7, wherein the thickness is not more than mm.
【請求項9】 研磨層がポリウレタンを主成分とし、か
つ密度が0.70以上0.90以下であることを特徴と
する請求項7または請求項8記載の研磨パッド。
9. The polishing pad according to claim 7, wherein the polishing layer contains polyurethane as a main component and has a density of 0.70 or more and 0.90 or less.
【請求項10】 研磨層がポリウレタンの含有重量に対
してビニル化合物から重合される重合体の含有重量を
0.8倍以上3.8倍以下含有し、1000μm以下の
独立気泡を有し、かつ密度が0.70以上0.90以下
の範囲にあることを特徴とする請求項7〜8いずれかに
記載の研磨パッド。
10. The polishing layer contains a content of a polymer polymerized from a vinyl compound at a content of 0.8 to 3.8 times the polyurethane content, has closed cells of 1000 μm or less, and The polishing pad according to any one of claims 7 to 8, wherein the density is in a range of 0.70 or more and 0.90 or less.
JP33078598A 1998-11-09 1998-11-20 Polishing apparatus and polishing pad Expired - Fee Related JP3890786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33078598A JP3890786B2 (en) 1998-11-09 1998-11-20 Polishing apparatus and polishing pad

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-317678 1998-11-09
JP31767898 1998-11-09
JP33078598A JP3890786B2 (en) 1998-11-09 1998-11-20 Polishing apparatus and polishing pad

Publications (2)

Publication Number Publication Date
JP2000202763A true JP2000202763A (en) 2000-07-25
JP3890786B2 JP3890786B2 (en) 2007-03-07

Family

ID=26569101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33078598A Expired - Fee Related JP3890786B2 (en) 1998-11-09 1998-11-20 Polishing apparatus and polishing pad

Country Status (1)

Country Link
JP (1) JP3890786B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002178255A (en) * 2000-12-14 2002-06-25 Toray Ind Inc Polishing pad
JP2002370157A (en) * 2001-06-15 2002-12-24 Toray Ind Inc Polishing pad
WO2006026315A1 (en) * 2004-08-25 2006-03-09 J.H. Rhodes, Inc. A stacked polyuretahane polishing pad
WO2006095643A1 (en) * 2005-03-07 2006-09-14 Nihon Microcoating Co., Ltd. Polishing pad
US7192340B2 (en) 2000-12-01 2007-03-20 Toyo Tire & Rubber Co., Ltd. Polishing pad, method of producing the same, and cushion layer for polishing pad
WO2008123085A1 (en) 2007-03-20 2008-10-16 Kuraray Co., Ltd. Cushion for polishing pad and polishing pad using the cushion
JP2009255271A (en) * 2007-08-01 2009-11-05 Toray Ind Inc Polishing pad and its manufacturing method
WO2009139401A1 (en) * 2008-05-16 2009-11-19 東レ株式会社 Polishing pad
JP2012223834A (en) * 2011-04-15 2012-11-15 Fujibo Holdings Inc Polishing pad, and manufacturing method therefor
JP2012223833A (en) * 2011-04-15 2012-11-15 Fujibo Holdings Inc Polishing pad, and manufacturing method therefor

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7762870B2 (en) 2000-12-01 2010-07-27 Toyo Tire & Rubber Co., Ltd Polishing pad and cushion layer for polishing pad
US7192340B2 (en) 2000-12-01 2007-03-20 Toyo Tire & Rubber Co., Ltd. Polishing pad, method of producing the same, and cushion layer for polishing pad
US7329170B2 (en) 2000-12-01 2008-02-12 Toyo Tire & Rubber Co., Ltd. Method of producing polishing pad
US7641540B2 (en) 2000-12-01 2010-01-05 Toyo Tire & Rubber Co., Ltd Polishing pad and cushion layer for polishing pad
JP2002178255A (en) * 2000-12-14 2002-06-25 Toray Ind Inc Polishing pad
JP2002370157A (en) * 2001-06-15 2002-12-24 Toray Ind Inc Polishing pad
JP4686912B2 (en) * 2001-06-15 2011-05-25 東レ株式会社 Polishing pad
WO2006026315A1 (en) * 2004-08-25 2006-03-09 J.H. Rhodes, Inc. A stacked polyuretahane polishing pad
US7189156B2 (en) 2004-08-25 2007-03-13 Jh Rhodes Company, Inc. Stacked polyurethane polishing pad and method of producing the same
WO2006095643A1 (en) * 2005-03-07 2006-09-14 Nihon Microcoating Co., Ltd. Polishing pad
JP2006245445A (en) * 2005-03-07 2006-09-14 Nihon Micro Coating Co Ltd Abrasive pad
WO2008123085A1 (en) 2007-03-20 2008-10-16 Kuraray Co., Ltd. Cushion for polishing pad and polishing pad using the cushion
JP2009255271A (en) * 2007-08-01 2009-11-05 Toray Ind Inc Polishing pad and its manufacturing method
WO2009139401A1 (en) * 2008-05-16 2009-11-19 東レ株式会社 Polishing pad
JP5585081B2 (en) * 2008-05-16 2014-09-10 東レ株式会社 Polishing pad
JP2012223834A (en) * 2011-04-15 2012-11-15 Fujibo Holdings Inc Polishing pad, and manufacturing method therefor
JP2012223833A (en) * 2011-04-15 2012-11-15 Fujibo Holdings Inc Polishing pad, and manufacturing method therefor
KR20140035375A (en) * 2011-04-15 2014-03-21 후지보홀딩스가부시끼가이샤 Polishing pad and manufacturing method therefor
US9011212B2 (en) 2011-04-15 2015-04-21 Fujibo Holdings, Inc. Polishing pad and manufacturing method therefor
US9381612B2 (en) 2011-04-15 2016-07-05 Fujibo Holdings, Inc. Polishing pad and manufacturing method therefor
KR101889123B1 (en) * 2011-04-15 2018-08-16 후지보홀딩스가부시끼가이샤 Polishing pad and manufacturing method therefor

Also Published As

Publication number Publication date
JP3890786B2 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
JP3685066B2 (en) Polishing pad and polishing apparatus
JP3685064B2 (en) Polishing pad
KR100767429B1 (en) Base-pad for a polishing pad
JP2006339570A (en) Polishing pad and polishing apparatus
JP2000202763A (en) Polishing device and polishing pad
JP4296655B2 (en) Polishing pad for semiconductor substrate
JP2006210657A (en) Polishing pad, polishing device, and method of manufacturing semiconductor device
JP2001358101A (en) Polishing pad
JP2005131720A (en) Method of manufacturing polishing pad
JP4686912B2 (en) Polishing pad
JP3924952B2 (en) Polishing apparatus and polishing pad
JP2002124491A (en) Polishing pad
JP2002178255A (en) Polishing pad
JP4501175B2 (en) Polishing pad manufacturing method
JP5145683B2 (en) Polishing method, polishing pad, and manufacturing method of polishing pad
JP2004165408A (en) Polishing pad
JP2004119657A (en) Grinding pad, grinding device and grinding method employing it
JP2006035367A (en) Polishing pad and polishing device
JP2006128563A (en) Polishing pad for semiconductor wafer polishing and manufacturing method of semiconductor device
JP2005056920A (en) Polishing pad
JP4122923B2 (en) Polishing method
JP2001225259A (en) Chemical mechanical polishing method
JP4419207B2 (en) Polishing pad manufacturing method
JP2004014744A (en) Polishing pad, polishing apparatus, and polishing process using the same
JP2002086345A (en) Polishing pad, its manufacturing method, and polishing method for semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees