JP2000195801A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JP2000195801A
JP2000195801A JP10366854A JP36685498A JP2000195801A JP 2000195801 A JP2000195801 A JP 2000195801A JP 10366854 A JP10366854 A JP 10366854A JP 36685498 A JP36685498 A JP 36685498A JP 2000195801 A JP2000195801 A JP 2000195801A
Authority
JP
Japan
Prior art keywords
raw
semiconductor
layer
silicon
sih
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10366854A
Other languages
Japanese (ja)
Inventor
Hiroaki Ochimizu
Hitoshi Tanaka
田中  均
洋聡 落水
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP10366854A priority Critical patent/JP2000195801A/en
Publication of JP2000195801A publication Critical patent/JP2000195801A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor

Abstract

PROBLEM TO BE SOLVED: To improve the in-plane evenness of silicon doping by a method wherein a specified raw material and an organic amino silane raw material obtained by substituting a part of the hydrogen group of this specified raw material for an amino group are at the same time used as a silicon raw material for doping to a compound semiconductor layer. SOLUTION: An organic amino silane raw material obtained by substituting a part of the hydrogen group of SiH4 or Si2H6 for an amino group and the SiH4 or the Si2H6 are at the same time used as silicon doping gas. Since the energy, which is required for decomposing the organic amino silane raw material is small, the amino silane raw material is decomposed at a low temperature. Therefore, when the amino silane raw material is used as a silicon dopant raw material, the doping concentration tends to become high in the peripheral part of a wafer, while since the decomposition temperature of SiH4 or of Si2H6 is high, the doping concentration in the peripheral part of the wafer is easy to reduce. Thereby, by simultaneously using both the raw material gases of the organic amino silane raw material gas and the SiH4 or Si2H6 raw material gas, a uniform silicon doping becomes possible.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に、シリコンドープの化合物半導体層を
形成する半導体装置の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device in which a silicon-doped compound semiconductor layer is formed.
【0002】[0002]
【従来の技術】GaAsをはじめとするIII−V族化合
物半導体材料は、電子の有効質量が小さい特徴的なバン
ド構造を有しており、高電子移動度トランジスタ(HE
MT:High Electron Mobility Transistor)やホット
エレクトロントランジスタ(HET:Hot Electron Tra
nsistor)、或いは、ヘテロ接合バイポーラトランジス
タ(HBT:Hetero-Bipolar Transistor)などの高速
の半導体装置に広く適用されている。また、これら化合
物半導体材料の中には直接遷移型のバンド構造を有する
ものがあり、レーザダイオードなどの光半導体装置に適
用されている。
2. Description of the Related Art Group III-V compound semiconductor materials such as GaAs have a characteristic band structure in which the effective mass of electrons is small, and are used in high electron mobility transistors (HEs).
MT: High Electron Mobility Transistor and HET: Hot Electron Tra
(HBT: Hetero-Bipolar Transistor) or a high-speed semiconductor device such as a heterojunction bipolar transistor (HBT). Some of these compound semiconductor materials have a direct transition type band structure, and are applied to optical semiconductor devices such as laser diodes.
【0003】これら化合物半導体材料を用いた半導体装
置では、化合物半導体基板の上に、組成やドーピング特
性の異なる膜を何層にも積層したエピタキシャル膜を使
用することが多くなってきている。より高性能のデバイ
スを実現するために、各層の制御性に優れ、且つ、界面
急峻性を実現可能な有機金属気相成長法(MOVPE)
法が、このようなエピタキシャル膜の形成に広く用いら
れている。
In semiconductor devices using these compound semiconductor materials, an epitaxial film obtained by laminating a number of layers having different compositions and doping characteristics on a compound semiconductor substrate has been increasingly used. Metal-organic vapor phase epitaxy (MOVPE) with excellent controllability of each layer and realization of steep interface to realize higher performance devices
The method is widely used for forming such an epitaxial film.
【0004】高速化合物半導体装置のHEMTやHBT
では、従来、電子供給層やエミッタ層にAlGaAs層
を用いていたが、近年、更に高性能化が可能なInGa
P層を用いるようになってきている。InGaP層への
n形ドーパントとしては、成長中や成長後のデバイスプ
ロセスにおいて拡散しにくいSiが一般に使用されてい
る。MOVPE法を用いた成膜においては、ドーパント
原料として一般にSi 26若しくはSiH4が用いられ
ている。
High-speed compound semiconductor devices such as HEMT and HBT
Conventionally, an AlGaAs layer is used as an electron supply layer or an emitter layer.
However, in recent years, InGa which can be further improved in performance has been used.
P layers are being used. To the InGaP layer
As an n-type dopant, a device substrate during or after growth can be used.
Si that is difficult to diffuse in process
You. In film formation using the MOVPE method, a dopant is used.
Generally, Si is used as a raw material. TwoH6Or SiHFourIs used
ing.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、InG
aPなど、P系の化合物半導体にSi26若しくはSi
4を用いてSiをドーピングする場合、GaAsなど
のAs系の化合物半導体に対してドーピング濃度が均一
になるように条件を最適化すると、横型若しくはバレル
型の炉のようにウェーハに対して平行に原料ガスが流れ
る炉では、ウェーハ周辺部で濃度が大きく低下する傾向
にあった。
However, InG
P-type compound semiconductors such as aP are made of Si 2 H 6 or Si
In the case of doping Si with H 4 , if the conditions are optimized so that the doping concentration becomes uniform with respect to an As-based compound semiconductor such as GaAs, the conditions are parallel to the wafer as in a horizontal or barrel type furnace. In a furnace in which the raw material gas flows, the concentration tends to greatly decrease in the peripheral portion of the wafer.
【0006】一方、特開平7−321041号公報にお
いては、フェニルシランなどの分解温度の低い原料を用
いることでInGaPのドーピング濃度が均一化できる
ことが示されているが、横型やバレル型の炉を用いる場
合には、分解温度が低いためむしろ周辺部の濃度が高く
なる傾向が出やすい。また、逆に、P系の化合物半導体
に対して条件を最適化すると、As系の化合物半導体で
の面内分布が劣化する。
On the other hand, Japanese Patent Application Laid-Open No. 7-321041 discloses that the doping concentration of InGaP can be made uniform by using a raw material having a low decomposition temperature such as phenylsilane, but a horizontal or barrel type furnace is required. When it is used, the decomposition temperature is low, and the concentration in the peripheral part tends to be rather high. Conversely, when the conditions are optimized for the P-based compound semiconductor, the in-plane distribution of the As-based compound semiconductor deteriorates.
【0007】このように、V族元素の異なる化合物半導
体層を連続して成膜する場合、これら化合物半導体層の
ドーピングの面内分布を均一化するのは困難であった。
このため、デバイスを作成したとき、ウェーハ面内でデ
バイス特性が大きくばらつくことがあった。本発明の目
的は、V族元素の異なる化合物半導体層を成膜する場合
に、各層におけるSiドーピングの面内均一性を向上し
うる半導体装置の製造方法を提供することにある。
As described above, when compound semiconductor layers having different group V elements are continuously formed, it is difficult to make the in-plane distribution of doping of these compound semiconductor layers uniform.
For this reason, when a device was created, the device characteristics sometimes varied greatly within the wafer surface. An object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving in-plane uniformity of Si doping in each layer when forming compound semiconductor layers having different group V elements.
【0008】[0008]
【課題を解決するための手段】上記目的は、シリコンが
ドープされた化合物半導体層を形成する半導体装置の製
造方法において、前記化合物半導体層にドープするため
のシリコン原料として、SiH4又はSi26と、Si
4又はSi26の水素基の一部をアミノ基で置換した
有機アミノシラン系の原料とを同時に使用することを特
徴とする半導体装置の製造方法によって達成される。
The object of the present invention is to provide a method of manufacturing a semiconductor device in which a compound semiconductor layer doped with silicon is formed, wherein SiH 4 or Si 2 H is used as a silicon raw material for doping the compound semiconductor layer. 6 and Si
This is achieved by a method for manufacturing a semiconductor device, wherein an organic aminosilane-based raw material in which a part of hydrogen groups of H 4 or Si 2 H 6 is substituted with an amino group is used at the same time.
【0009】また、上記の半導体装置の製造方法におい
て、前記有機アミノシラン系の原料としては、SiH2
[NR22、SiH2[NHR][NR2]又はSiH3
[NR 2](但し、Rはアルカン、アルケン、アルキ
ン、アリル又はアリールを表し、NR2基は、NH2、N
HRを含む。)のいずれかを適用することができる。ま
た、上記の半導体装置の製造方法において、前記有機ア
ミノシラン系の原料としては、Si22[NR24、S
23[NR23又はSi24[NR22(但し、Rは
アルカン、アルケン、アルキン、アリル又はアリールを
表し、NR2基は、NH2、NHRを含む。)のいずれか
を適用することができる。
Further, in the above method for manufacturing a semiconductor device,
As the organic aminosilane-based raw material, SiHTwo
[NRTwo]Two, SiHTwo[NHR] [NRTwo] Or SiHThree
[NR Two(Where R is alkane, alkene, alk
NR, allyl or aryl, NRTwoThe group is NHTwo, N
Including HR. ) Can be applied. Ma
Further, in the above-described method for manufacturing a semiconductor device,
As the minosilane-based raw material, SiTwoHTwo[NRTwo]Four, S
iTwoHThree[NRTwo]ThreeOr SiTwoHFour[NRTwo]Two(However, R is
Alkane, alkene, alkyne, allyl or aryl
NRTwoThe group is NHTwo, NHR. )
Can be applied.
【0010】また、上記の半導体装置の製造方法におい
て、前記化合物半導体層は、有機金属気相成長法により
形成するようにしてもよい。また、上記の半導体装置の
製造方法において、前記化合物半導体層は、前記化合物
半導体層を成長するウェーハに対して前記シリコン原料
をほぼ平行に流す成長炉により形成するようにしてもよ
い。
In the above-described method of manufacturing a semiconductor device, the compound semiconductor layer may be formed by a metal organic chemical vapor deposition method. Further, in the above method of manufacturing a semiconductor device, the compound semiconductor layer may be formed by a growth furnace in which the silicon material flows substantially parallel to a wafer on which the compound semiconductor layer is grown.
【0011】また、上記の半導体装置の製造方法におい
て、前記成長炉としては、横型の成長炉を適用すること
ができる。また、上記の半導体装置の製造方法におい
て、前記成長炉としては、バレル型の成長炉を適用する
ことができる。また、上記の半導体装置の製造方法にお
いて、前記化合物半導体層としては、GaAs、AlA
s、InAs、GaP、AlP、GaSb、AlSb、
InSb、GaN、AlN若しくはInN又はこれらの
混晶を適用することができる。
In the method of manufacturing a semiconductor device, a horizontal growth furnace can be used as the growth furnace. In the above-described method for manufacturing a semiconductor device, a barrel-type growth furnace can be used as the growth furnace. In the above method for manufacturing a semiconductor device, the compound semiconductor layer may be made of GaAs, AlA
s, InAs, GaP, AlP, GaSb, AlSb,
InSb, GaN, AlN, InN, or a mixed crystal thereof can be used.
【0012】また、上記目的は、シリコンをドープする
ためのシリコン原料として、SiH 4若しくはSi26
又は有機アミノシラン系の原料を用い、第1の化合物半
導体層を形成する工程と、シリコンをドープするための
シリコン原料として、SiH 4又はSi26と、有機ア
ミノシラン系の原料とを同時に用い、前記第1の化合物
半導体層とはV属元素が異なる第2の化合物半導体層を
形成する工程とを有することを特徴とする半導体装置の
製造方法によっても達成される。
Further, the above object is to dope silicon.
Raw material for SiH FourOr SiTwoH6
Alternatively, using an organic aminosilane-based material, the first compound
A step of forming a conductor layer and a step of doping silicon.
SiH as a silicon raw material FourOr SiTwoH6And organic
Using the minosilane-based raw material together with the first compound
A second compound semiconductor layer different from the semiconductor layer in a group V element
Forming a semiconductor device.
This is also achieved by a manufacturing method.
【0013】また、上記の半導体装置の製造方法におい
て、前記第1の化合物半導体層を成長する温度と、前記
第2の化合物半導体層を形成する温度とをほぼ等しい温
度としてもよい。
In the above method for manufacturing a semiconductor device, the temperature at which the first compound semiconductor layer is grown may be substantially equal to the temperature at which the second compound semiconductor layer is formed.
【0014】[0014]
【発明の実施の形態】[本発明の原理]本発明による半
導体装置の製造方法は、SiH4やSi26の水素基の
一部をアミノ基で置換した原料(以下、有機アミノシラ
ン系の原料と呼ぶ)と、SiH 4若しくはSi26とを
シリコンのドーピングガスとして同時に使用することに
特徴がある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [Principle of the Present Invention]
The manufacturing method of the conductor device is SiHFourAnd SiTwoH6Of the hydrogen radical
Raw materials partially substituted with amino groups (hereinafter referred to as organic aminosila
SiH) FourOr SiTwoH6And
Simultaneous use as doping gas for silicon
There are features.
【0015】有機アミノシラン系の原料は、分解に要す
るエネルギーが小さいため、より低温で分解する。この
ため、横型炉やバレル型の炉において有機アミノシラン
系の原料をSiドーパント原料として用いると、ウェー
ハ周辺部においてドーピング濃度が高くなりやすい傾向
にある。一方、SiH4やSi26は分解温度が高いた
め、ウェーハ周辺部の濃度が低下しやすい傾向にある。
したがって、このような特性を有する原料ガスを同時に
使用し、これらの流量を適宜最適化することにより、両
者の欠点を互いにうち消し合うことが可能となり、均一
なSiドーピングをすることができる。
The organic aminosilane-based raw material requires less energy for decomposition, and therefore decomposes at a lower temperature. For this reason, when an organic aminosilane-based material is used as a Si dopant material in a horizontal furnace or a barrel-type furnace, the doping concentration tends to increase in the peripheral portion of the wafer. On the other hand, since SiH 4 and Si 2 H 6 have a high decomposition temperature, the concentration at the peripheral portion of the wafer tends to decrease.
Therefore, by simultaneously using the source gases having such characteristics and appropriately optimizing the flow rates thereof, it is possible to eliminate the disadvantages of the two and to perform uniform Si doping.
【0016】また、上述のように、InGaPなどのP
系の化合物半導体にSi26若しくはSiH4を用いて
Siをドーピングする場合、GaAsに対してドーピン
グ濃度が均一になるように条件を最適化すると、横型若
しくはバレル型の炉のようにウェーハに対して平行に原
料ガスが流れる炉ではウェーハ周辺部で濃度が低下する
傾向にあった。しかしながら、InGaPの成膜の際に
Siドーパント原料として有機アミノシラン系の原料を
更に添加してその濃度を適宜制御すると、有機アミノシ
ラン系原料の効果によってウェーハ周辺部においてドー
ピング濃度が高められ、結果としてInGaP層につい
ても均一なドーピングを実現することができる。
Further, as described above, P such as InGaP
When doping Si using Si 2 H 6 or SiH 4 to a system compound semiconductor, optimizing the conditions so that the doping concentration becomes uniform with respect to GaAs, the wafer can be treated like a horizontal or barrel type furnace. On the other hand, in a furnace in which the source gas flows in parallel, the concentration tends to decrease near the wafer. However, when an organic aminosilane-based material is further added as a Si dopant material during the film formation of InGaP and its concentration is appropriately controlled, the doping concentration is increased in the peripheral portion of the wafer by the effect of the organic aminosilane-based material, and as a result, InGaP Uniform doping can also be achieved for the layers.
【0017】したがって、ある半導体層(例えばGaA
s層)のSiドーピングをSiH4若しくはSi26
いて均一性を得られる条件で行い、この半導体層とはV
属元素の異なる半導体層(例えばInGaP層)のSi
ドーピングをSiH4若しくはSi26と有機アミノシ
ラン系の原料との混合ガスにより行うようにすれば、各
半導体層の成長温度を変化せずに、供給する原料ガス流
量を変化することのみでV属元素の異なる両半導体層に
ついて均一なSiドーピングを実現することができる。
Therefore, a certain semiconductor layer (for example, GaAs)
The s layer is doped with SiH 4 or Si 2 H 6 under the condition that uniformity can be obtained.
Si of a semiconductor layer (for example, InGaP layer) having a different group element
If the doping is performed using a mixed gas of SiH 4 or Si 2 H 6 and an organic aminosilane-based material, V can be changed only by changing the flow rate of the supplied material gas without changing the growth temperature of each semiconductor layer. Uniform Si doping can be realized for both semiconductor layers having different elements.
【0018】また、この逆に、ある半導体層(例えばG
aAs層)のSiドーピングを有機アミノシラン系原料
を用いて均一性を得られる条件で行い、この半導体層と
はV属元素の異なる半導体層(例えばInGaP層)の
Siドーピングを有機アミノシラン系原料とSiH4
しくはSi26との混合ガスにより行うようにすれば、
各半導体層の成長温度を変化せずに、供給する原料ガス
流量を変化することのみでV属元素の異なる両半導体層
について均一なSiドーピングを実現することができ
る。
Conversely, a certain semiconductor layer (eg, G
The Si doping of the aAs layer) is performed under the condition that uniformity can be obtained using an organic aminosilane-based material, and the Si doping of a semiconductor layer (for example, an InGaP layer) having a different Group V element is performed by combining the organic aminosilane-based material with SiH. 4 or a mixed gas with Si 2 H 6 ,
Uniform Si doping can be realized for both semiconductor layers having different Group V elements only by changing the flow rate of the supplied source gas without changing the growth temperature of each semiconductor layer.
【0019】本発明に適用可能な有機アミノシラン系の
原料としては、例えば、SiH2[NR22系の原料、
SiH2[NHR][NR2]系の原料、SiH3[N
2]系の原料、Si22[NR24系の原料、Si2
3[NR23系の原料又はSi24[NR22系の原料
を適用することができる。なお、Rはアルカン、アルケ
ン、アルキン、アリル、アリールなどの有機基を表し、
NR2基は、NH2或いはNHRを含む。
Examples of the organic aminosilane-based material applicable to the present invention include, for example, SiH 2 [NR 2 ] 2 -based material,
SiH 2 [NHR] [NR 2 ] -based raw material, SiH 3 [N
R 2 ] type raw material, Si 2 H 2 [NR 2 ] 4 type raw material, Si 2 H
3 [NR 2 ] 3 type raw material or Si 2 H 4 [NR 2 ] 2 type raw material can be used. Note that R represents an organic group such as an alkane, alkene, alkyne, allyl, and aryl.
NR 2 groups include NH 2 or NHR.
【0020】より具体的には、Rとしてアルカンを用い
たSiH2[NR22系の原料としては、SiH2[NH
22で示されるビスアミノシラン、SiH2[NH(C
3)]2 で示されるビスメチルアミノシラン、SiH2
[NH(C25)]2で示されるビスエチルアミノシラ
ン、SiH2[NH(C37)]2で示されるビスプロピ
ルアミノシラン、SiH2[NH(C49)]2で示され
るビスブチルアミノシラン、SiH2[N(CH322
で示されるビスジメチルアミノシラン、SiH 2[N
(C2522で示されるビスジエチルアミノシラン、
SiH2[N(C3722で示されるビスプロピルア
ミノシランやビスジイソプロピルアミノシラン、SiH
2[N(C4922で示されるビスジブチルアミノシ
ラン、ビスジイソブチルアミノシランやビスジターシャ
リブチルアミノシランなどを適用することができる。
More specifically, an alkane is used as R.
SiHTwo[NRTwo]TwoThe raw material of the system is SiHTwo[NH
Two]TwoBisaminosilane represented by SiHTwo[NH (C
HThree)]Two Bismethylaminosilane, SiHTwo
[NH (CTwoHFive)]TwoBisethylaminosila represented by
, SiHTwo[NH (CThreeH7)]TwoBispropi shown by
Luminosilane, SiHTwo[NH (CFourH9)]TwoIndicated by
Bisbutylaminosilane, SiHTwo[N (CHThree)Two]Two
Bisdimethylaminosilane represented by the formula: SiH Two[N
(CTwoHFive)Two]TwoA bisdiethylaminosilane represented by
SiHTwo[N (CThreeH7)Two]TwoBispropyl alcohol represented by
Minosilane, bisdiisopropylaminosilane, SiH
Two[N (CFourH9)Two]TwoBisdibutylaminosi represented by
Orchid, bisdiisobutylaminosilane or bisditercia
Libutylaminosilane or the like can be applied.
【0021】また、Rとしてアルカンを用いたSiH2
[NHR][NR2]系の原料としては、SiH2[NH
(CH3)][N(CH32]で示されるジメチルアミ
ノメチルアミノシラン、SiH2[NH(C25)]
[N(C252]で示されるジエチルアミノエチルア
ミノシラン、SiH2[NH(C37)][N(C
372]で示されるジプロピルアミノプロピルアミノ
シランやジイソプロピルアミノイソプロピルアミノシラ
ンなどを適用することができる。
Further, SiH 2 using alkane as R
[NHR] [NR 2 ] raw materials include SiH 2 [NH
(CH 3)] [N ( CH 3) dimethylaminomethyl aminosilane represented by 2], SiH 2 [NH ( C 2 H 5)]
Diethylaminoethylaminosilane represented by [N (C 2 H 5 ) 2 ], SiH 2 [NH (C 3 H 7 )] [N (C
3 H 7 ) 2 ], dipropylaminopropylaminosilane, diisopropylaminoisopropylaminosilane, or the like.
【0022】また、Rとしてアルカンを用いたSiH3
[NR2]系の原料としては、SiH 3[NH2]で示さ
れるアミノシラン、SiH3[NH(CH32]で示さ
れるジメチルアミノシラン、SiH3[NH(C
252]で示されるジエチルアミノシラン、SiH
3[NH(C372]で示されるジプロピルアミノシラ
ンやジイソプロピルアミノシラン、SiH3[NH(C4
92]で示されるジブチルアミノシラン、ジイソブチ
ルアミノシランやジターシャリブチルアミノシランなど
を適用することができる。
In addition, SiH using alkane as RThree
[NRTwo] -Based raw materials include SiH Three[NHTwo]
Aminosilane, SiHThree[NH (CHThree)Two]
Dimethylaminosilane, SiHThree[NH (C
TwoHFive)TwoDiethylaminosilane, SiH
Three[NH (CThreeH7)TwoDipropylaminosila represented by
Or diisopropylaminosilane, SiHThree[NH (CFour
H9)TwoDibutylaminosilane and diisobuty!
Luminosilane and di-tert-butylaminosilane
Can be applied.
【0023】また、Rとしてアルカンを用いたSi22
[NR24系の原料としては、Si 22[NH24で示
されるテトラキスアミノジシラン、Si22[N(CH
324で示されるテトラキスジメチルアミノジシラ
ン、Si22[N(C252 4で示されるテトラキス
ジエチルアミノジシラン、Si22[N(C3724
で示されるテトラキスジプロピルアミノジシラン、Si
22[N(C4924で示されるテトラキスジブチル
アミノジシランなどを適用することができる。
In addition, Si using alkane as RTwoHTwo
[NRTwo]FourThe raw material of the system is Si TwoHTwo[NHTwo]FourIndicated by
Tetrakisaminodisilane, SiTwoHTwo[N (CH
Three)Two]FourTetrakisdimethylaminodisila represented by
, SiTwoHTwo[N (CTwoHFive)Two] FourTetrakis indicated by
Diethylaminodisilane, SiTwoHTwo[N (CThreeH7)Two]Four
Tetrakisdipropylaminodisilane represented by
TwoHTwo[N (CFourH9)Two]FourTetrakis dibutyl represented by
Aminodisilane or the like can be applied.
【0024】また、Rとしてアルカンを用いたSi23
[NR23系の原料としては、Si 23[NH23で示
されるトリスアミノジシラン、Si23[N(C
323で示されるトリスジメチルアミノジシラン、
Si23[N(C2523で示されるトリスジエチル
アミノジシラン、Si23[N(C3723で示され
るトリスジプロピルアミノジシラン、Si23[N(C
4923で示されるトリスジブチルアミノジシランな
どを適用することができる。
In addition, Si using alkane as RTwoHThree
[NRTwo]ThreeThe raw material of the system is Si TwoHThree[NHTwo]ThreeIndicated by
Trisaminodisilane, SiTwoHThree[N (C
HThree)Two]ThreeTrisdimethylaminodisilane represented by
SiTwoHThree[N (CTwoHFive)Two]ThreeTris-diethyl represented by
Aminodisilane, SiTwoHThree[N (CThreeH7)Two]ThreeIndicated by
Trisdipropylaminodisilane, SiTwoHThree[N (C
FourH9)Two]ThreeTris dibutyl amino disilane represented by
Which can be applied.
【0025】また、Rとしてアルカンを用いたSi24
[NR22系の原料としては、Si 24[NH22で示
されるビスアミノジシラン、Si24[N(CH32
2で示されるビストリスジメチルアミノジシラン、Si2
4[N(C2522で示されるビスジエチルアミノ
ジシラン、Si24[N(C3722で示されるビス
ジプロピルアミノジシラン、Si24[N(C
4922で示されるビスジブチルアミノジシランなど
を適用することができる。
In addition, Si using alkane as RTwoHFour
[NRTwo]TwoThe raw material of the system is Si TwoHFour[NHTwo]TwoIndicated by
Bisaminodisilane, SiTwoHFour[N (CHThree)Two]
TwoBistrisdimethylaminodisilane represented byTwo
HFour[N (CTwoHFive)Two]TwoBis-diethylamino represented by
Disilane, SiTwoHFour[N (CThreeH7)Two]TwoScrews indicated by
Dipropylaminodisilane, SiTwoHFour[N (C
FourH9)Two]TwoBisdibutylaminodisilane, etc.
Can be applied.
【0026】また、上記の原料ようにRとしてアルカン
を用いたもののほか、Rとしてアルケン、アルキン、ア
リル、アリールなどの有機基を用いた有機アミノシラン
系の原料を適用することもできる。 [第1実施形態]本発明の第1実施形態による半導体装
置の製造方法について図1乃至図5を用いて説明する。
図1は本発明による半導体装置の製造方法に用いるMO
VPE装置の概略図、図2は本実施形態による半導体装
置の製造方法を示す工程断面図、図3はSi26とSi
2[N(i−C3722とを用いてシリコンドーピ
ングしたInGaP層におけるシリコン濃度の均一性を
示すグラフ、図4はSiH 2[N(i−C3722
用いてシリコンドーピングしたInGaP層におけるシ
リコン濃度の均一性を示すグラフ、図5はSi26を用
いてシリコンドーピングしたInGaP層におけるシリ
コン濃度の均一性を示すグラフである。
As described above, R is an alkane
And R as alkene, alkyne, a
Organic aminosilanes using organic groups such as ril and aryl
Raw materials of the system can also be applied. [First Embodiment] A semiconductor device according to a first embodiment of the present invention
The method of manufacturing the device will be described with reference to FIGS.
FIG. 1 shows an MO used in a method of manufacturing a semiconductor device according to the present invention.
FIG. 2 is a schematic diagram of a VPE device, and FIG.
FIG. 3 is a process sectional view showing a method of manufacturing the device, and FIG.TwoH6And Si
HTwo[N (i-CThreeH7)Two]TwoAnd using silicon dope
The uniformity of silicon concentration in the etched InGaP layer
The graph shown in FIG. Two[N (i-CThreeH7)Two]TwoTo
Silicon in the InGaP layer
FIG. 5 is a graph showing the uniformity of the concentration of silicon, and FIG.TwoH6For
Silicon in a doped silicon InGaP layer.
It is a graph which shows the uniformity of cone density.
【0027】はじめに、本実施形態による半導体装置の
製造方法に用いるMOVPE装置について図1を用いて
説明する。化合物半導体層の成膜を行う反応炉10内に
は、半導体基板12を載置するためのサセプタ14が設
けられている。反応炉10の周囲には、半導体基板12
を加熱するためのランプヒータ16が設けられている。
First, the MOVPE device used in the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIG. A susceptor 14 for mounting a semiconductor substrate 12 is provided in a reaction furnace 10 for forming a compound semiconductor layer. A semiconductor substrate 12 is provided around the reactor 10.
Is provided with a lamp heater 16 for heating the lamp.
【0028】反応炉10には、各種原料ガスを反応炉1
0内に導入するための原料ガス供給用配管18と、反応
炉10内のガスを排気する排気用配管20とが接続され
ている。キャリアガスとして用いる水素ガスは、水素ボ
ンベ22から供給され、流量制御器(以下、MFC(Ma
ss Flow Controller)という)30によって所定の流量
に制御され、原料ガス供給用配管18に導入できるよう
になっている。
In the reactor 10, various raw material gases are supplied to the reactor 1.
A source gas supply pipe 18 for introducing into the chamber 0 and an exhaust pipe 20 for exhausting gas in the reaction furnace 10 are connected. Hydrogen gas used as a carrier gas is supplied from a hydrogen cylinder 22 and is supplied to a flow controller (hereinafter referred to as an MFC (ma
The flow is controlled to a predetermined flow rate by an ss flow controller (30) and can be introduced into the source gas supply pipe 18.
【0029】ドーピングのためのシリコン原料であるS
26(ジシラン)はSi26ボンベ24から供給さ
れ、MFC34によって所定の流量に制御された後、M
FC32によって所定の流量に制御された水素ガスによ
り希釈され、原料ガス供給用配管18に導入できるよう
になっている。燐原料であるPH3(ホスフィン)は、
PH3ボンベ26から供給され、MFC38によって所
定の流量に制御された後、MFC36によって所定の流
量に制御された水素ガスにより希釈され、原料ガス供給
用配管18に導入できるようになっている。
S which is a silicon material for doping
i 2 H 6 (disilane) is supplied from the Si 2 H 6 cylinder 24, and is controlled to a predetermined flow rate by the MFC 34.
It is diluted with hydrogen gas controlled to a predetermined flow rate by the FC 32 and can be introduced into the source gas supply pipe 18. PH 3 (phosphine), which is a phosphorus material,
After being supplied from the PH 3 cylinder 26 and controlled to a predetermined flow rate by the MFC 38, it is diluted by the hydrogen gas controlled to the predetermined flow rate by the MFC 36 and can be introduced into the source gas supply pipe 18.
【0030】砒素原料であるAsH3(アルシン)はA
sH3ボンベ28から供給され、MFC42によって所
定の流量に制御された後、MFC40によって所定の流
量に制御された水素ガスにより希釈され、原料ガス供給
用配管18に導入できるようになっている。ガリウム原
料であるTEG(トリエチルガリウム)は、原料容器4
4に封入されており、MFC46によって流量が制御さ
れた水素ガスによってバブリング、気化され、原料ガス
供給配管18に導入されるようになっている。
AsH 3 (arsine), which is a raw material of arsenic, is A
After being supplied from the sH 3 cylinder 28 and controlled to a predetermined flow rate by the MFC 42, it is diluted by a hydrogen gas controlled to a predetermined flow rate by the MFC 40 and can be introduced into the source gas supply pipe 18. The gallium raw material TEG (triethyl gallium) is supplied to the raw material container 4
4, is bubbled and vaporized by a hydrogen gas whose flow rate is controlled by the MFC 46, and is introduced into the raw material gas supply pipe 18.
【0031】同様に、インジウム原料であるTMI(ト
リメチルインジウム)は、原料容器48に封入されてお
り、MFC50によって流量が制御された水素ガスによ
ってバブリング、気化され、原料ガス供給配管18に導
入されるようになっている。また、ドーピングのための
シリコン原料であるSiH2[N(i−C372
2(ビスジイソプロピルアミノシラン)は、原料容器5
2に封入されており、MFC54によって流量制御され
た水素ガスによってバブリング、気化され、原料ガス供
給配管18に導入されるようになっている。
Similarly, the indium raw material TMI (T
(Limethylindium) is sealed in the raw material container 48.
And hydrogen gas whose flow rate is controlled by the MFC 50.
Is bubbled and vaporized and led to the raw material gas supply pipe 18.
Is to be entered. Also for doping
SiH as a silicon raw materialTwo[N (i-CThreeH7)Two]
Two(Bisdiisopropylaminosilane) in the raw material container 5
2 and the flow rate is controlled by MFC54.
Is bubbled and vaporized by the hydrogen gas
It is introduced into the supply pipe 18.
【0032】一方、排気用配管20には、圧力制御バル
ブ56を介して真空ポンプ58が接続されており、反応
炉10内の圧力を所定の圧力に保つことができるように
なっている。また、真空ポンプ58の排気配管にはガス
清浄器60が接続されている。こうして、本実施形態に
よる半導体装置の製造方法に用いるMOVPE装置が構
成されている。
On the other hand, a vacuum pump 58 is connected to the exhaust pipe 20 via a pressure control valve 56 so that the pressure in the reactor 10 can be maintained at a predetermined pressure. A gas purifier 60 is connected to an exhaust pipe of the vacuum pump 58. Thus, the MOVPE device used in the method for manufacturing the semiconductor device according to the present embodiment is configured.
【0033】次に、本実施形態による半導体装置の製造
方法について図1及び図2を用いて説明する。なお、以
下に示す実施形態では、GaAs基板上にノンドープの
GaAs層と、シリコンドープのInGaP層と、シリ
コンドープのGaAs層とを順次堆積する場合を例に説
明するが、本発明は当該材料系に限定されるものではな
く、シリコンドープされた種々の化合物半導体層の形成
に適用することができる。
Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS. In the embodiment described below, a case will be described as an example in which a non-doped GaAs layer, a silicon-doped InGaP layer, and a silicon-doped GaAs layer are sequentially deposited on a GaAs substrate. The present invention is not limited to this, and can be applied to formation of various silicon-doped compound semiconductor layers.
【0034】まず、反応炉10内にGaAs基板70を
導入し、サセプタ14上に載置する。次いで、真空ポン
プ58により、反応炉10内を所定の圧力まで減圧す
る。次いで、ランプヒータ16により、GaAs基板7
0を所定の成膜温度まで昇温する。基板温度は、例えば
700℃とする。
First, the GaAs substrate 70 is introduced into the reaction furnace 10 and placed on the susceptor 14. Next, the pressure inside the reaction furnace 10 is reduced to a predetermined pressure by the vacuum pump 58. Next, the GaAs substrate 7 is heated by the lamp heater 16.
0 is raised to a predetermined film formation temperature. The substrate temperature is, for example, 700 ° C.
【0035】次いで、反応炉10内に、GaAs層を形
成するための原料であるTEGとAsH3とを導入す
る。例えば、TEGの流量を1.9×10-4mol/m
in、AsH3の流量を5.7×10-3mol/min
(V/III比を30:1)、成長圧力を60Torrと
する。これにより、反応炉10内に導入された原料はG
aAs基板70の表面で熱分解及び反応し、GaAs基
板70上にはi−GaAs層72が形成される(図2
(a))。
Next, TEG and AsH 3 , which are raw materials for forming a GaAs layer, are introduced into the reactor 10. For example, the flow rate of TEG is set to 1.9 × 10 −4 mol / m.
in, the flow rate of AsH 3 is 5.7 × 10 −3 mol / min.
(V / III ratio is 30: 1) and the growth pressure is 60 Torr. Thereby, the raw material introduced into the reactor 10 is G
Thermal decomposition and reaction occur on the surface of the aAs substrate 70, and an i-GaAs layer 72 is formed on the GaAs substrate 70.
(A)).
【0036】次いで、反応炉10内に、InGaP層を
形成するための原料であるTMI、TEG、PH3と、
InGaP層にシリコンをドーピングするための原料で
あるSi26とSiH2[N(i−C3722とを所
定の流量で導入する。例えば、TMIの流量を2.1×
10-5mol/min、TEGの流量を3.4×10 -5
mol/min(III族総流量を5.5×10-5mol
/min)、PH3の流量を2.2×10-2mol/m
in(V/III比を400:1)、Si26の流量を
4.4×10-9mol/min、SiH2[N(i−C3
722の流量を1.8×10-8mol/min、成
長圧力を60Torrとする。これにより、導入された
原料はi−GaAs層72の表面で熱分解及び反応し、
i−GaAs層72上には、シリコンドープのn−In
GaP層74が形成される(図2(b))。
Next, an InGaP layer is placed in the reactor 10.
TMI, TEG, PH as raw materials for formingThreeWhen,
A material for doping silicon into the InGaP layer
Some SiTwoH6And SiHTwo[N (i-CThreeH7)Two]TwoAnd the place
Introduce at a constant flow rate. For example, the flow rate of TMI is 2.1 ×
10-Fivemol / min, flow rate of TEG is 3.4 × 10 -Five
mol / min (Group III total flow rate is 5.5 × 10-Fivemol
/ Min), PHThreeFlow rate of 2.2 × 10-2mol / m
in (V / III ratio 400: 1), SiTwoH6The flow rate
4.4 × 10-9mol / min, SiHTwo[N (i-CThree
H7)Two]TwoFlow rate of 1.8 × 10-8mol / min,
The long pressure is set to 60 Torr. This introduced
The raw material thermally decomposes and reacts on the surface of the i-GaAs layer 72,
On the i-GaAs layer 72, silicon-doped n-In
A GaP layer 74 is formed (FIG. 2B).
【0037】次いで、反応炉10内に、GaAsを形成
するための原料であるTEGとAsH3と、GaAs層
にシリコンをドーピングするための原料であるSi26
とを所定の流量で導入する。例えば、TEGの流量を
1.9×10-4mol/min、AsH3の流量を5.
7×10-3mol/min(V/III比を30:1)、
Si26の流量を3.0×10-8mol/min、成長
圧力を60Torrとする。これにより、反応炉10内
に導入された原料はInGaP層74の表面で熱分解及
び反応し、InGaP層74上には、シリコンドープの
n−GaAs層76が形成される(図2(c))。
Next, TEG and AsH 3 , which are raw materials for forming GaAs, and Si 2 H 6, which is a raw material for doping silicon in the GaAs layer, are placed in the reactor 10.
Are introduced at a predetermined flow rate. For example, the flow rate of TEG is 1.9 × 10 −4 mol / min, and the flow rate of AsH 3 is 5.
7 × 10 −3 mol / min (V / III ratio is 30: 1),
The flow rate of Si 2 H 6 is 3.0 × 10 −8 mol / min, and the growth pressure is 60 Torr. As a result, the raw material introduced into the reactor 10 is thermally decomposed and reacted on the surface of the InGaP layer 74, and a silicon-doped n-GaAs layer 76 is formed on the InGaP layer 74 (FIG. 2C). ).
【0038】こうして、GaAs基板70上に、i−G
aAs層72とシリコンドープのn−InGaP層74
と、シリコンドープのn−GaAs層76とを形成する
ことができる。このように形成したn−InGaP層7
4中のシリコン濃度を測定したところ、図3に示すよう
に、シリコン濃度は面内にわたってほぼ均一であり、そ
のばらつきは約1%程度であった。また、n−GaAs
層76中のシリコン濃度を測定したところ、シリコン濃
度は面内にわたってほぼ均一であり、そのばらつきは約
2%程度であった。
In this manner, the i-G
aAs layer 72 and silicon-doped n-InGaP layer 74
And a silicon-doped n-GaAs layer 76 can be formed. The n-InGaP layer 7 thus formed
When the silicon concentration in No. 4 was measured, as shown in FIG. 3, the silicon concentration was almost uniform over the surface, and the variation was about 1%. Also, n-GaAs
When the silicon concentration in the layer 76 was measured, the silicon concentration was substantially uniform over the plane, and the variation was about 2%.
【0039】一方、ドーピングガスを除き他の成膜条件
を同一とし、Si26のみをドーピングガスに用いてI
nGaP層を形成したところ、図4に示すように、ウェ
ーハの中心に対してウェーハの周辺部の濃度が高くなる
傾向にあった。また、SiH 2[N(i−C3722
のみをドーピングガスに用いてInGaP層を形成した
ところ、図5に示すように、ウェーハの中心に対してウ
ェーハ周辺部の濃度が高くなる傾向にあった。
On the other hand, other film forming conditions except for the doping gas
Are the same and SiTwoH6Using only as doping gas
When an nGaP layer was formed, as shown in FIG.
Concentration at the periphery of the wafer is higher than the center of the wafer
There was a tendency. In addition, SiH Two[N (i-CThreeH7)Two]Two
InGaP layer was formed using only doping gas
However, as shown in FIG.
The concentration around the wafer tended to increase.
【0040】このように、n−GaAs層76のドーピ
ングの均一性を確保するための成膜条件でInGaP層
74の成膜を行うと、Si26或いはSiH2[N(i
−C3722のいずれか一方をドーピングガスに用い
てn−InGaP層74を形成する場合にはドーピング
の均一性が劣化するが、Si26及びSiH2[N(i
−C3722の双方をドーピングガスに用いてn−I
nGaP層74を形成することにより、ドーピングの均
一性を向上することができた。
As described above, when the InGaP layer 74 is formed under the film forming conditions for ensuring the uniformity of the doping of the n-GaAs layer 76, Si 2 H 6 or SiH 2 [N (i
When the n-InGaP layer 74 is formed using any one of -C 3 H 7 ) 2 ] 2 as a doping gas, the doping uniformity is deteriorated, but Si 2 H 6 and SiH 2 [N (i
-C 3 H 7 ) 2 ] 2 as n-I
By forming the nGaP layer 74, the uniformity of doping could be improved.
【0041】このように、本実施形態によれば、シリコ
ンドーピングの原料として、Si26及びSiH2[N
(i−C3722の双方を用いるので、ドーピングの
均一性を高めることができる。したがって、本発明によ
る半導体装置の製造方法を用いることによりデバイス特
性のウェーハ面内均一性を高めることができ、製造歩留
りを向上することが可能となる。
As described above, according to the present embodiment, Si 2 H 6 and SiH 2 [N
Since (i-C 3 H 7) 2] using both the 2, it is possible to improve the uniformity of the doping. Therefore, by using the method of manufacturing a semiconductor device according to the present invention, the uniformity of device characteristics in a wafer surface can be improved, and the manufacturing yield can be improved.
【0042】なお、上記実施形態では、シリコンドーピ
ングの原料として、Si26及びSiH2[N(i−C3
722を適用した場合を示したが、Si26の代わ
りにSiH4(モノシラン)を用いても同様の効果を得
ることができる。また、有機アミノシラン系の原料は、
SiH2[N(i−C3722のみならず、上述のい
ずれの原料であっても適用することができる。
In the above embodiment, Si 2 H 6 and SiH 2 [N (i-C 3
Although the case where H 7 ) 2 ] 2 is applied is shown, the same effect can be obtained by using SiH 4 (monosilane) instead of Si 2 H 6 . In addition, organic aminosilane-based raw materials are:
Not only SiH 2 [N (i-C 3 H 7 ) 2 ] 2 but also any of the above-mentioned raw materials can be applied.
【0043】[第2実施形態]本発明の第2実施形態に
よる半導体装置の製造方法について図6乃至図9を用い
て説明する。図6は本実施形態による半導体装置の製造
方法により形成される半導体装置の構造を示す概略断面
図、図7乃至図9は本実施形態による半導体装置の製造
方法を示す工程断面図である。
[Second Embodiment] The method for fabricating a semiconductor device according to a second embodiment of the present invention will be explained with reference to FIGS. FIG. 6 is a schematic sectional view showing the structure of the semiconductor device formed by the method for manufacturing a semiconductor device according to the present embodiment, and FIGS. 7 to 9 are process sectional views showing the method for manufacturing the semiconductor device according to the present embodiment.
【0044】本実施形態では、第1実施形態による半導
体装置の製造方法を、HEMTの製造に適用した場合に
ついて説明する。各層の膜厚が均一な場合、HEMTの
しきい値電圧の面内分布はドーピングの均一性によって
決定される。したがって、HEMTを構成する半導体層
へのシリコンドーピングに本発明を適用すれば、均一な
しきい値電圧の面内分布を得ることができ、また、作成
されるデバイスの歩留りを向上することができる。
In the present embodiment, a case will be described in which the method of manufacturing the semiconductor device according to the first embodiment is applied to the manufacture of a HEMT. When the thickness of each layer is uniform, the in-plane distribution of the threshold voltage of the HEMT is determined by the uniformity of doping. Therefore, if the present invention is applied to silicon doping of the semiconductor layer constituting the HEMT, a uniform in-plane distribution of the threshold voltage can be obtained, and the yield of the manufactured device can be improved.
【0045】はじめに、本実施形態による半導体装置の
製造方法により製造される半導体装置の構造について図
6を用いて説明する。GaAs基板80上には、i−G
aAsよりなるバッファ層82が形成されている。バッ
ファ層82上には、i−InGaAsよりなる電子走行
層84が形成されている。電子走行層84上には、n−
InGaPよりなる電子供給層86が形成されている。
電子供給層86上には、n−GaAsよりなるコンタク
ト層88が形成されている。コンタクト層88にはリセ
ス領域90が形成されており、リセス領域90内に露出
した電子供給層86上にはゲート電極92が形成されて
いる。ゲート電極の両側のコンタクト層88上にはソー
ス/ドレイン電極94がそれぞれ形成されている。こう
して、電子供給層86がInGaP層により、電子走行
層84がInGaAsにより形成されたHEMTが構成
されている。
First, the structure of the semiconductor device manufactured by the method for manufacturing the semiconductor device according to the present embodiment will be explained with reference to FIG. On the GaAs substrate 80, i-G
A buffer layer 82 of aAs is formed. On the buffer layer 82, an electron transit layer 84 made of i-InGaAs is formed. On the electron transit layer 84, n-
An electron supply layer 86 made of InGaP is formed.
On the electron supply layer 86, a contact layer 88 made of n-GaAs is formed. A recess region 90 is formed in the contact layer 88, and a gate electrode 92 is formed on the electron supply layer 86 exposed in the recess region 90. Source / drain electrodes 94 are respectively formed on the contact layers 88 on both sides of the gate electrode. Thus, a HEMT in which the electron supply layer 86 is formed of an InGaP layer and the electron transit layer 84 is formed of InGaAs is formed.
【0046】次に、本実施形態による半導体装置の製造
方法について図7乃至図9を用いて説明する。まず、反
応炉10内にGaAs基板80を導入し、サセプタ14
上に載置する。次いで、真空ポンプ58により、反応炉
10内を所定の圧力まで減圧する。
Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS. First, the GaAs substrate 80 is introduced into the reactor 10 and the susceptor 14
Place on top. Next, the pressure inside the reaction furnace 10 is reduced to a predetermined pressure by the vacuum pump 58.
【0047】次いで、ランプヒータ16により、GaA
s基板80を所定の成膜温度まで昇温する。基板温度
は、例えば700℃とする。次いで、反応炉10内に、
GaAs層を形成するための原料であるTEGとAsH
3とを導入する。例えば、TEGの流量を1.9×10
-4mol/min、AsH3の流量を5.7×10-3
ol/min(V/III比を30:1)、成長圧力を6
0Torrとする。これにより、反応炉10内に導入さ
れた原料はGaAs基板80の表面で熱分解及び反応
し、GaAs基板80上には膜厚約600nmのi−G
aAsよりなるバッファ層82が形成される(図7
(a))。
Next, the GaAs is heated by the lamp heater 16.
The temperature of the s substrate 80 is raised to a predetermined film forming temperature. The substrate temperature is, for example, 700 ° C. Next, in the reaction furnace 10,
TEG and AsH as raw materials for forming a GaAs layer
3 and introduce. For example, the flow rate of TEG is set to 1.9 × 10
-4 mol / min, the flow rate of AsH 3 is 5.7 × 10 -3 m
ol / min (V / III ratio: 30: 1), growth pressure: 6
0 Torr. As a result, the raw material introduced into the reactor 10 is thermally decomposed and reacted on the surface of the GaAs substrate 80, and the i-G film having a thickness of about 600 nm is formed on the GaAs substrate 80.
A buffer layer 82 of aAs is formed (FIG. 7).
(A)).
【0048】次いで、反応炉10内に、InGaAs層
を形成するための原料であるTMI、TEG、AsH3
を導入する。例えば、TMIの流量を1.9×10-5
ol/min、TEGの流量を9.5×10-5mol/
min(III族総流量を1.1×10-4mol/mi
n)、AsH3の流量を5.7×10-3mol/min
(V/III比を41:1)、成長圧力を60Torrと
する。これにより、反応炉10内に導入された原料はバ
ッファ層82の表面で熱分解及び反応し、バッファ層8
2上には膜厚約10nmのi−InGaAsよりなる電
子走行層84が形成される(図7(b))。
Next, TMI, TEG, AsH 3 , which are raw materials for forming an InGaAs layer, are
Is introduced. For example, the flow rate of TMI is 1.9 × 10 −5 m
ol / min, the flow rate of TEG is 9.5 × 10 −5 mol /
min (total group III flow rate is 1.1 × 10 −4 mol / mi
n), the flow rate of AsH 3 was 5.7 × 10 −3 mol / min.
(The V / III ratio is 41: 1) and the growth pressure is 60 Torr. As a result, the raw materials introduced into the reaction furnace 10 are thermally decomposed and reacted on the surface of the buffer layer 82, and
An electron transit layer 84 made of i-InGaAs with a thickness of about 10 nm is formed on 2 (FIG. 7B).
【0049】次いで、反応炉10内に、InGaP層を
形成するための原料であるTEG、TMI、PH3と、
InGaP層にシリコンをドーピングするための原料で
あるSi26とSiH2[N(i−C3722とを所
定の流量で導入する。例えば、TMIの流量を2.1×
10-5mol/min、TEGの流量を3.4×10 -5
mol/min(III族総流量を5.5×10-5mol
/min)、PH3の流量を2.2×10-2mol/m
in(V/III比を400:1)、Si26の流量を
4.4×10-9mol/min、SiH2[N(i−C3
722の流量を1.8×10-8mol/min、成
長圧力を60Torrとする。これにより、導入された
原料は電子走行層84の表面で熱分解及び反応し、電子
走行層84上には、膜厚約30nmのシリコンドープの
n−InGaPよりなる電子供給層86が形成される
(図7(c))。
Next, an InGaP layer is placed in the reactor 10.
TEG, TMI, PH as raw materials for formingThreeWhen,
A material for doping silicon into the InGaP layer
Some SiTwoH6And SiHTwo[N (i-CThreeH7)Two]TwoAnd the place
Introduce at a constant flow rate. For example, the flow rate of TMI is 2.1 ×
10-Fivemol / min, flow rate of TEG is 3.4 × 10 -Five
mol / min (Group III total flow rate is 5.5 × 10-Fivemol
/ Min), PHThreeFlow rate of 2.2 × 10-2mol / m
in (V / III ratio 400: 1), SiTwoH6The flow rate
4.4 × 10-9mol / min, SiHTwo[N (i-CThree
H7)Two]TwoFlow rate of 1.8 × 10-8mol / min,
The long pressure is set to 60 Torr. This introduced
The raw material thermally decomposes and reacts on the surface of the electron transit layer 84,
On the traveling layer 84, a silicon-doped layer having a thickness of about 30 nm is formed.
An electron supply layer 86 made of n-InGaP is formed.
(FIG. 7 (c)).
【0050】次いで、反応炉10内に、GaAsを形成
するための原料であるTEGとAsH3と、GaAs層
にシリコンをドーピングするための原料であるSi26
とを所定の流量で導入する。例えば、TEGの流量を
1.9×10-4mol/min、AsH3の流量を5.
7×10-3mol/min(V/III比を30:1)、
Si26の流量を3.0×10-8mol/min、成長
圧力を60Torrとする。これにより、反応炉10内
に導入された原料は電子供給層86の表面で熱分解及び
反応し、電子供給層86上には、膜厚約70nmのシリ
コンドープのn−GaAsよりなるコンタクト層88が
形成される(図8(a))。
Next, TEG and AsH 3 , which are raw materials for forming GaAs, and Si 2 H 6, which is a raw material for doping the GaAs layer with silicon, are placed in the reactor 10.
Are introduced at a predetermined flow rate. For example, the flow rate of TEG is 1.9 × 10 −4 mol / min, and the flow rate of AsH 3 is 5.
7 × 10 −3 mol / min (V / III ratio is 30: 1),
The flow rate of Si 2 H 6 is 3.0 × 10 −8 mol / min, and the growth pressure is 60 Torr. As a result, the raw material introduced into the reaction furnace 10 is thermally decomposed and reacted on the surface of the electron supply layer 86, and a contact layer 88 made of silicon-doped n-GaAs with a thickness of about 70 nm is formed on the electron supply layer 86. Is formed (FIG. 8A).
【0051】この際、電子供給層86及びコンタクト層
88は異なるV族元素よりなる半導体層により形成され
るが、第1実施形態において示したように、両半導体層
ともにシリコンのドーピング均一性を確保しつつ形成す
ることができる。次いで、通常のリソグラフィー技術及
びエッチング技術により、ゲート電極形成予定領域のコ
ンタクト層88を選択的に除去する。こうして、コンタ
クト層88にリセス領域90を形成する(図8
(b))。
At this time, the electron supply layer 86 and the contact layer 88 are formed of semiconductor layers made of different V-group elements. As shown in the first embodiment, both the semiconductor layers ensure uniformity of silicon doping. It can be formed while performing. Next, the contact layer 88 in the region where the gate electrode is to be formed is selectively removed by ordinary lithography and etching. Thus, a recess region 90 is formed in the contact layer 88 (FIG. 8).
(B)).
【0052】次いで、例えばAuGe/Ni膜を堆積し
てパターニングし、リセス領域90の両側のコンタクト
層88上に形成されたソース/ドレイン電極94と、リ
セス領域90内の電子供給層86上に形成されたゲート
電極92とを形成する(図9)。こうして、図6に示す
HEMTを形成することができる。
Next, for example, an AuGe / Ni film is deposited and patterned to form a source / drain electrode 94 formed on the contact layer 88 on both sides of the recess region 90 and an electron supply layer 86 in the recess region 90. The formed gate electrode 92 is formed (FIG. 9). Thus, the HEMT shown in FIG. 6 can be formed.
【0053】このように、本実施形態によれば、HEM
Tの電子供給層へのドーピングに本発明を適用するの
で、しきい値電圧の面内分布を抑えつつHEMTを形成
することができる。これにより、作成されるデバイスの
歩留まりを向上することができる。なお、上記実施形態
では本発明をHEMTの製造に適用する場合を示した
が、HBTその他の高速デバイス、或いは、光半導体デ
バイスなどにおいても同様に適用することができる。
As described above, according to the present embodiment, the HEM
Since the present invention is applied to doping of the electron supply layer with T, the HEMT can be formed while suppressing the in-plane distribution of the threshold voltage. As a result, the yield of devices to be manufactured can be improved. In the above-described embodiment, the case where the present invention is applied to the manufacture of the HEMT has been described. However, the present invention can be similarly applied to a high-speed device such as an HBT or an optical semiconductor device.
【0054】また、上記第1及び第2実施形態では、I
nGaP層にシリコンドーピングする場合に本発明を適
用したが、本発明はInGaP層へのシリコンドーピン
グに限られるものではない。V族元素がAs、Sb、N
であるIII−V族化合物半導体へのシリコンドーピング
においても同様に適用することができる。より具体的に
は、GaAs、AlAs、InAs、GaP、AlP、
GaSb、AlSb、InSb、GaN、AlN若しく
はInN又はこれらの混晶について本発明を適用するこ
とができる。
In the first and second embodiments, the I
Although the present invention is applied to the case where the nGaP layer is doped with silicon, the present invention is not limited to the silicon doping of the InGaP layer. Group V element is As, Sb, N
The same can be applied to the silicon doping of III-V compound semiconductors. More specifically, GaAs, AlAs, InAs, GaP, AlP,
The present invention can be applied to GaSb, AlSb, InSb, GaN, AlN, or InN or a mixed crystal thereof.
【0055】また、上記第1及び第2実施形態では、図
1に示す横型炉を用いたMOVPE装置を例にして説明
したが、本発明は、ウェーハに対してシリコン原料をほ
ぼ平行に流す他の反応炉においても同様の効果を得るこ
とができる。例えば、図10に示すようなバレル型の反
応炉を有するMOVPE装置においても同様に適用する
ことができる。
Further, in the first and second embodiments, the MOVPE apparatus using the horizontal furnace shown in FIG. 1 has been described as an example. The same effect can be obtained also in the reaction furnace. For example, the present invention can be similarly applied to a MOVPE apparatus having a barrel type reaction furnace as shown in FIG.
【0056】[0056]
【発明の効果】以上の通り、本発明によれば、シリコン
がドープされた化合物半導体層を形成する半導体装置の
製造方法において、化合物半導体層にドープするための
シリコン原料として、SiH4又はSi26と、SiH4
又はSi26の水素基の一部をアミノ基で置換した有機
アミノシラン系の原料とを同時に使用するので、シリコ
ンドーピングの面内均一性を向上することができる。し
たがって、本発明による半導体装置の製造方法を用いる
ことにより、デバイス特性のウェーハ面内均一性を高め
ることができ、製造歩留りを向上することが可能とな
る。
As described above, according to the present invention, in a method of manufacturing a semiconductor device in which a compound semiconductor layer doped with silicon is formed, SiH 4 or Si 2 is used as a silicon raw material for doping the compound semiconductor layer. H 6 and SiH 4
Alternatively, since an organic aminosilane-based raw material in which a part of hydrogen groups of Si 2 H 6 is substituted with an amino group is used at the same time, in-plane uniformity of silicon doping can be improved. Therefore, by using the method of manufacturing a semiconductor device according to the present invention, the uniformity of device characteristics in a wafer surface can be improved, and the manufacturing yield can be improved.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明による半導体装置の製造方法に用いるM
OVPE装置の概略図である。
FIG. 1 shows an M used in a method of manufacturing a semiconductor device according to the present invention.
It is a schematic diagram of an OVPE apparatus.
【図2】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図である。
FIG. 2 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
【図3】Si26とSiH2[N(i−C3722
を用いてシリコンドーピングしたInGaP層における
シリコン濃度の均一性を示すグラフである。
FIG. 3 is a graph showing the uniformity of silicon concentration in an InGaP layer doped with silicon using Si 2 H 6 and SiH 2 [N (i-C 3 H 7 ) 2 ] 2 .
【図4】SiH2[N(i−C3722を用いてシリ
コンドーピングしたInGaP層におけるシリコン濃度
の均一性を示すグラフである。
FIG. 4 is a graph showing the uniformity of silicon concentration in an InGaP layer doped with silicon using SiH 2 [N (i-C 3 H 7 ) 2 ] 2 .
【図5】Si26を用いてシリコンドーピングしたIn
GaP層におけるシリコン濃度の均一性を示すグラフで
ある。
FIG. 5 shows In doped with silicon using Si 2 H 6 .
4 is a graph showing the uniformity of silicon concentration in a GaP layer.
【図6】本発明の第2実施形態による半導体装置の製造
方法により製造される半導体装置の構造を示す概略断面
図である。
FIG. 6 is a schematic cross-sectional view showing a structure of a semiconductor device manufactured by a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
【図7】本発明の第2実施形態による半導体装置の製造
方法を示す工程断面図(その1)である。
FIG. 7 is a process sectional view (part 1) illustrating the method for fabricating the semiconductor device according to the second embodiment of the present invention;
【図8】本発明の第2実施形態による半導体装置の製造
方法を示す工程断面図(その2)である。
FIG. 8 is a process sectional view (part 2) illustrating the method for fabricating the semiconductor device according to the second embodiment of the present invention.
【図9】本発明の第2実施形態による半導体装置の製造
方法を示す工程断面図(その3)である。
FIG. 9 is a process sectional view (part 3) illustrating the method for fabricating the semiconductor device according to the second embodiment of the present invention.
【図10】バレル型の反応炉の構造を示す概略図であ
る。
FIG. 10 is a schematic view showing the structure of a barrel type reaction furnace.
【符号の説明】[Explanation of symbols]
10…反応炉 12…半導体基板 14…サセプタ 16…ランプヒータ 18…原料ガス供給用配管 20…排気用配管 22…H2ボンベ 24…Si26ボンベ 26…PH3ボンベ 28…AsH3ボンベ 30…MFC 32…MFC 34…MFC 36…MFC 38…MFC 40…MFC 42…MFC 44…TEG原料容器 46…MFC 48…TMI原料容器 50…MFC 52…SiH2[N(i−C3722原料容器 54…MFC 56…圧力制御バルブ 58…真空ポンプ 60…ガス清浄器 70…GaAs基板 72…i−GaAs層 74…n−InGaP層 76…n−GaAs層 80…GaAs基板 82…バッファ層 84…電子走行層 86…電子供給層 88…コンタクト層 90…リセス領域 92…ゲート電極 94…ソース/ドレイン電極10 ... reactor 12 ... semiconductor substrate 14 ... susceptor 16 ... lamp heater 18 ... raw material gas supply pipe 20 ... exhaust pipe 22 ... H 2 gas cylinder 24 ... Si 2 H 6 gas cylinder 26 ... PH 3 bomb 28 ... AsH 3 cylinder 30 ... MFC 32 ... MFC 34 ... MFC 36 ... MFC 38 ... MFC 40 ... MFC 42 ... MFC 44 ... TEG source container 46 ... MFC 48 ... TMI material container 50 ... MFC 52 ... SiH 2 [ N (i-C 3 H 7) 2 ] 2 raw material container 54 MFC 56 pressure control valve 58 vacuum pump 60 gas purifier 70 GaAs substrate 72 i-GaAs layer 74 n-InGaP layer 76 n-GaAs layer 80 GaAs substrate 82 Buffer layer 84 Electron traveling layer 86 Electron supply layer 88 Contact layer 90 Recess region 92 Gate electrode 94 Source Drain electrode
フロントページの続き Fターム(参考) 5F045 AA04 AB10 AB11 AB13 AB14 AB40 AC02 AC08 AC09 AC19 BB04 CA07 DA52 DA53 DP04 DP16 5F073 CA06 CA14 CB19 DA05 DA11 5F102 GB01 GC01 GD01 GJ05 GK05 GL04 GM04 GN05 GQ01 HC01 HC05 Continued on the front page F term (reference) 5F045 AA04 AB10 AB11 AB13 AB14 AB40 AC02 AC08 AC09 AC19 BB04 CA07 DA52 DA53 DP04 DP16 5F073 CA06 CA14 CB19 DA05 DA11 5F102 GB01 GC01 GD01 GJ05 GK05 GL04 GM04 GN05 GQ01 HC01 HC05

Claims (10)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 シリコンがドープされた化合物半導体層
    を形成する半導体装置の製造方法において、 前記化合物半導体層にドープするためのシリコン原料と
    して、SiH4又はSi26と、SiH4又はSi26
    水素基の一部をアミノ基で置換した有機アミノシラン系
    の原料とを同時に使用することを特徴とする半導体装置
    の製造方法。
    1. A method for manufacturing a semiconductor device for forming a compound semiconductor layer doped with silicon, wherein SiH 4 or Si 2 H 6 , SiH 4 or Si 2 is used as a silicon source for doping the compound semiconductor layer. A method for manufacturing a semiconductor device, comprising simultaneously using an organic aminosilane-based raw material in which a part of hydrogen groups of H 6 is substituted with an amino group.
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記有機アミノシラン系の原料は、SiH2[N
    22、SiH2[NHR][NR2]又はSiH3[N
    2](但し、Rはアルカン、アルケン、アルキン、ア
    リル又はアリールを表し、NR2基は、NH2、NHRを
    含む。)のいずれかからなることを特徴とする半導体装
    置の製造方法。
    2. The method for manufacturing a semiconductor device according to claim 1, wherein the organic aminosilane-based raw material is SiH 2 [N
    R 2 ] 2 , SiH 2 [NHR] [NR 2 ] or SiH 3 [N
    R 2 ] (where R represents an alkane, alkene, alkyne, allyl or aryl, and the NR 2 group includes NH 2 and NHR).
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    おいて、 前記有機アミノシラン系の原料は、Si22[N
    24、Si23[NR23又はSi24[NR2
    2(但し、Rはアルカン、アルケン、アルキン、アリル
    又はアリールを表し、NR2基は、NH2、NHRを含
    む。)のいずれかからなることを特徴とする半導体装置
    の製造方法。
    3. The method for manufacturing a semiconductor device according to claim 1, wherein the organic aminosilane-based material is Si 2 H 2 [N
    R 2 ] 4 , Si 2 H 3 [NR 2 ] 3 or Si 2 H 4 [NR 2 ]
    2 (where R represents an alkane, alkene, alkyne, allyl or aryl, and the NR 2 group includes NH 2 and NHR).
  4. 【請求項4】 請求項1記載の半導体装置の製造方法に
    おいて、 前記化合物半導体層は、有機金属気相成長法により形成
    することを特徴とする半導体装置の製造方法。
    4. The method for manufacturing a semiconductor device according to claim 1, wherein said compound semiconductor layer is formed by metal organic chemical vapor deposition.
  5. 【請求項5】 請求項1又は2記載の半導体装置の製造
    方法において、 前記化合物半導体層は、前記化合物半導体層を成長する
    ウェーハに対して前記シリコン原料をほぼ平行に流す成
    長炉により形成することを特徴とする半導体装置の製造
    方法。
    5. The method for manufacturing a semiconductor device according to claim 1, wherein the compound semiconductor layer is formed by a growth furnace in which the silicon material flows substantially parallel to a wafer on which the compound semiconductor layer is grown. A method for manufacturing a semiconductor device, comprising:
  6. 【請求項6】 請求項3記載の半導体装置の製造方法に
    おいて、 前記成長炉は、横型の成長炉であることを特徴とする半
    導体装置の製造方法。
    6. The method for manufacturing a semiconductor device according to claim 3, wherein the growth furnace is a horizontal growth furnace.
  7. 【請求項7】 請求項3記載の半導体装置の製造方法に
    おいて、 前記成長炉は、バレル型の成長炉であることを特徴とす
    る半導体装置の製造方法。
    7. The method for manufacturing a semiconductor device according to claim 3, wherein the growth furnace is a barrel-type growth furnace.
  8. 【請求項8】 請求項1乃至7のいずれか1項に記載の
    半導体装置の製造方法において、 前記化合物半導体層は、GaAs、AlAs、InA
    s、GaP、AlP、GaSb、AlSb、InSb、
    GaN、AlN若しくはInN又はこれらの混晶からな
    ることを特徴とする半導体装置の製造方法。
    8. The method for manufacturing a semiconductor device according to claim 1, wherein said compound semiconductor layer is made of GaAs, AlAs, or InA.
    s, GaP, AlP, GaSb, AlSb, InSb,
    A method for manufacturing a semiconductor device comprising GaN, AlN, InN or a mixed crystal thereof.
  9. 【請求項9】 シリコンをドープするためのシリコン原
    料として、SiH4若しくはSi26又は有機アミノシ
    ラン系の原料を用い、第1の化合物半導体層を形成する
    工程と、 シリコンをドープするためのシリコン原料として、Si
    4又はSi26と、有機アミノシラン系の原料とを同
    時に用い、前記第1の化合物半導体層とはV属元素が異
    なる第2の化合物半導体層を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
    9. A step of forming a first compound semiconductor layer using SiH 4 or Si 2 H 6 or an organic aminosilane-based material as a silicon material for doping silicon; As a raw material, Si
    Forming a second compound semiconductor layer different from the first compound semiconductor layer by using H 4 or Si 2 H 6 and an organic aminosilane-based material at the same time. Semiconductor device manufacturing method.
  10. 【請求項10】 請求項9記載の半導体装置の製造方法
    において、 前記第1の化合物半導体層を成長する温度と、前記第2
    の化合物半導体層を形成する温度とがほぼ等しい温度で
    あることを特徴とする半導体装置の製造方法。
    10. The method of manufacturing a semiconductor device according to claim 9, wherein a temperature at which said first compound semiconductor layer is grown, and a temperature at which said second compound semiconductor layer is grown.
    Wherein the temperature at which the compound semiconductor layer is formed is substantially equal to the temperature at which the compound semiconductor layer is formed.
JP10366854A 1998-12-24 1998-12-24 Manufacture of semiconductor device Withdrawn JP2000195801A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10366854A JP2000195801A (en) 1998-12-24 1998-12-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10366854A JP2000195801A (en) 1998-12-24 1998-12-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000195801A true JP2000195801A (en) 2000-07-14

Family

ID=18487850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10366854A Withdrawn JP2000195801A (en) 1998-12-24 1998-12-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000195801A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252238A (en) * 2004-02-06 2005-09-15 Mitsubishi Materials Corp Film forming material containing metal and film containing metal prepared of same
WO2006054393A1 (en) * 2004-11-22 2006-05-26 Tokyo University Of Agriculture And Technology Method and apparatus for preparing thin film
JP2007318142A (en) * 2006-05-23 2007-12-06 Air Products & Chemicals Inc Method for manufacturing silicon oxide film from organic amino silane precursor
JP2010147485A (en) * 2005-05-16 2010-07-01 Air Products & Chemicals Inc Precursor for cvd silicon carbonitride film
CN102522814A (en) * 2011-12-31 2012-06-27 陕西科技大学 Wind-solar hybrid distribution type generating set
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
CN103451619A (en) * 2012-06-01 2013-12-18 气体产品与化学公司 Organoaminodisilane precursors and methods for depositing films comprising same
CN103450242A (en) * 2012-06-01 2013-12-18 气体产品与化学公司 Organoaminodisilane precursors and methods for depositing films comprising same
WO2014015237A1 (en) * 2012-07-20 2014-01-23 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
US9382268B1 (en) 2013-07-19 2016-07-05 American Air Liquide, Inc. Sulfur containing organosilane precursors for ALD/CVD silicon-containing film applications
JPWO2015190351A1 (en) * 2014-06-13 2017-04-20 住友電気工業株式会社 Semiconductor stack, semiconductor stack manufacturing method, and semiconductor device manufacturing method
US9822132B2 (en) 2013-07-19 2017-11-21 American Air Liquide, Inc. Hexacoordinate silicon-containing precursors for ALD/CVD silicon-containing film applications
US10570513B2 (en) 2014-12-13 2020-02-25 American Air Liquide, Inc. Organosilane precursors for ALD/CVD silicon-containing film applications and methods of using the same

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252238A (en) * 2004-02-06 2005-09-15 Mitsubishi Materials Corp Film forming material containing metal and film containing metal prepared of same
US7727597B2 (en) 2004-11-22 2010-06-01 Tokyo University Of Agriculture & Tech. Method and apparatus for preparing thin film
WO2006054393A1 (en) * 2004-11-22 2006-05-26 Tokyo University Of Agriculture And Technology Method and apparatus for preparing thin film
JP2013042177A (en) * 2005-05-16 2013-02-28 Air Products & Chemicals Inc Composition for chemical vapor deposition
US7875556B2 (en) 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
JP2010147485A (en) * 2005-05-16 2010-07-01 Air Products & Chemicals Inc Precursor for cvd silicon carbonitride film
US8383849B2 (en) 2005-05-16 2013-02-26 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride films
US8932675B2 (en) 2005-05-16 2015-01-13 Air Products And Chemicals, Inc. Methods for depositing silicon carbo-nitride film
JP2011040741A (en) * 2005-05-16 2011-02-24 Air Products & Chemicals Inc Composition for chemical vapor deposition
US7932413B2 (en) 2005-05-16 2011-04-26 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride films
JP2017011281A (en) * 2005-05-16 2017-01-12 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated Compositions for chemical vapor deposition
KR101335767B1 (en) * 2005-05-16 2013-12-02 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 Precursors for cvd silicon carbo-nitride films
US9640386B2 (en) 2005-05-16 2017-05-02 Versum Materials Us, Llc Precursors for CVD silicon carbo-nitride films
JP4718515B2 (en) * 2006-05-23 2011-07-06 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated Silicon oxide and silicon oxynitride films, methods for forming them, and compositions for chemical vapor deposition
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
JP2017208575A (en) * 2006-05-23 2017-11-24 バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニー Silicon oxide and silicon oxynitride film, forming methods thereof, and composition for chemical vapor deposition
JP2015159335A (en) * 2006-05-23 2015-09-03 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated Silicon oxide and silicon oxynitride film, and forming method thereof, and composition for chemical vapor deposition
KR100903916B1 (en) 2006-05-23 2009-06-19 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 Process for producing silicon oxide films from organoaminosilane precursors
US8940648B2 (en) 2006-05-23 2015-01-27 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
JP2007318142A (en) * 2006-05-23 2007-12-06 Air Products & Chemicals Inc Method for manufacturing silicon oxide film from organic amino silane precursor
JP2014045218A (en) * 2006-05-23 2014-03-13 Air Products And Chemicals Inc Silicon oxide and silicon oxynitride film, and forming method thereof, and composition for chemical vapor deposition
US7875312B2 (en) 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
CN102522814A (en) * 2011-12-31 2012-06-27 陕西科技大学 Wind-solar hybrid distribution type generating set
JP2015159306A (en) * 2012-06-01 2015-09-03 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated Organoaminodisilane precursor and method for depositing film containing the same
US9627193B2 (en) 2012-06-01 2017-04-18 Versum Materials Us, Llc Organoaminodisilane precursors and methods for depositing films comprising same
KR20150037792A (en) * 2012-06-01 2015-04-08 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 Organoaminodisilane precursors and methods for depositing films comprising same
CN103450242A (en) * 2012-06-01 2013-12-18 气体产品与化学公司 Organoaminodisilane precursors and methods for depositing films comprising same
CN103451619A (en) * 2012-06-01 2013-12-18 气体产品与化学公司 Organoaminodisilane precursors and methods for depositing films comprising same
JP2015181191A (en) * 2012-06-01 2015-10-15 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated Organoaminodisilane precursors and methods for depositing films comprising the same
KR101577773B1 (en) * 2012-06-01 2015-12-15 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 Organoaminodisilane precursors and methods for depositing films comprising same
KR20150144736A (en) * 2012-06-01 2015-12-28 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 Organoaminodisilane precursors and methods for depositing films comprising same
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
EP3290425A1 (en) * 2012-06-01 2018-03-07 Versum Materials US, LLC Method for depositing silicon-containing films using organoaminodisilane precursors
KR102044666B1 (en) * 2012-06-01 2019-11-14 버슘머트리얼즈 유에스, 엘엘씨 Organoaminodisilane precursors and methods for depositing films comprising same
KR20160133397A (en) * 2012-06-01 2016-11-22 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 Organoaminodisilane precursors and methods for depositing films comprising same
US9978585B2 (en) 2012-06-01 2018-05-22 Versum Materials Us, Llc Organoaminodisilane precursors and methods for depositing films comprising same
EP2669249B1 (en) * 2012-06-01 2017-12-20 Versum Materials US, LLC Method for depositing silicon-containing films using organoaminodisilane precursors
US9613799B2 (en) 2012-06-01 2017-04-04 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
EP2669248B1 (en) * 2012-06-01 2017-04-12 Air Products And Chemicals, Inc. Organoaminodisilane precursors and methods for depositing films comprising same
KR101966907B1 (en) * 2012-06-01 2019-04-08 버슘머트리얼즈 유에스, 엘엘씨 Organoaminodisilane precursors and methods for depositing films comprising same
KR101924630B1 (en) 2012-06-01 2018-12-03 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 Organoaminodisilane precursors and methods for depositing films comprising same
CN108558926A (en) * 2012-06-01 2018-09-21 弗萨姆材料美国有限责任公司 Organic aminodisilane precursor and comprising the precursor film deposition method
KR101910020B1 (en) 2012-06-01 2018-10-19 버슘머트리얼즈 유에스, 엘엘씨 Organoaminodisilane precursors and methods for depositing films comprising same
JP2014013889A (en) * 2012-06-01 2014-01-23 Air Products And Chemicals Inc Organic aminodisilane precursor and method for depositing film containing the same
JP2014013888A (en) * 2012-06-01 2014-01-23 Air Products And Chemicals Inc Organic aminodisilane precursor and method for depositing film containing the same
US9593133B2 (en) 2012-07-20 2017-03-14 America Air Liquide, Inc. Organosilane precursors for ALD/CVD silicon-containing film applications
US9371338B2 (en) 2012-07-20 2016-06-21 American Air Liquide, Inc. Organosilane precursors for ALD/CVD silicon-containing film applications
WO2014015237A1 (en) * 2012-07-20 2014-01-23 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications
WO2014015248A1 (en) * 2012-07-20 2014-01-23 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications
US9938303B2 (en) 2012-07-20 2018-04-10 American Air Liquide, Inc. Organosilane precursors for ALD/CVD silicon-containing film applications
US9382268B1 (en) 2013-07-19 2016-07-05 American Air Liquide, Inc. Sulfur containing organosilane precursors for ALD/CVD silicon-containing film applications
US9822132B2 (en) 2013-07-19 2017-11-21 American Air Liquide, Inc. Hexacoordinate silicon-containing precursors for ALD/CVD silicon-containing film applications
JPWO2015190351A1 (en) * 2014-06-13 2017-04-20 住友電気工業株式会社 Semiconductor stack, semiconductor stack manufacturing method, and semiconductor device manufacturing method
US10570513B2 (en) 2014-12-13 2020-02-25 American Air Liquide, Inc. Organosilane precursors for ALD/CVD silicon-containing film applications and methods of using the same

Similar Documents

Publication Publication Date Title
TWI692545B (en) Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9793115B2 (en) Structures and devices including germanium-tin films and methods of forming same
US10510536B2 (en) Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR20200053409A (en) Methods for depositing a boron doped silicon germanium film
US4767494A (en) Preparation process of compound semiconductor
US5290393A (en) Crystal growth method for gallium nitride-based compound semiconductor
US6911401B2 (en) Method for CVD process control for enhancing device performance
US8193539B2 (en) Compound semiconductor device using SiC substrate and its manufacture
JP5099116B2 (en) Compound semiconductor device and manufacturing method thereof
US20150048485A1 (en) Methods of forming films including germanium tin and structures and devices including the films
TWI476947B (en) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
JP5073968B2 (en) Compound semiconductor epitaxial substrate and manufacturing method thereof
US4659401A (en) Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
US8169004B2 (en) Compound semiconductor epitaxial substrate and process for producing the same
EP2346071B1 (en) Compound semiconductor device and method for manufacturing the same
JP4792814B2 (en) High electron mobility transistor, field effect transistor, epitaxial substrate, method for producing epitaxial substrate, and method for producing group III nitride transistor
US5945690A (en) Compound semiconductor device
KR20080065266A (en) Insulative nitride layer and semiconductor device
CN105247679A (en) Carbon doping semiconductor devices
US20110241017A1 (en) Field effect transistor
US20100123169A1 (en) Compound semiconductor substrate and device therewith
US20060040475A1 (en) Multi-chamber MOCVD growth apparatus for high performance/high throughput
CN101311380B (en) Method for manufacturing semiconductor of iii-v group compounds
US5410167A (en) Semiconductor device with reduced side gate effect

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307