JP2000194261A - デ―タ乱数化装置 - Google Patents

Abstract

(57)【要約】 【課題】 高いデータ撹乱能力を維持しつつ、データ長
が可変の入力データに対応できるデータ乱数化装置を提
供する。 【解決手段】 データ撹乱部１１０は、第１段数制御部
１３０から入力されるデータと、第１データ制御部１２
０の制御の下で入力される第１乱数化データ保管部１０
０の保管データの部分データによって、得られる出力デ
ータを出力し、第１乱数化データ保管部１００では保管
するデータの一部が第２データ制御部１２１の制御の下
でその出力データに書き換えられる。この一連の操作
を、指定された回数だけ繰り返す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ通信における
暗号化技術に関し、特にデータ乱数化方式に関する。

【０００２】

【従来の技術】近年、ディジタル通信が急速に普及して
きたが、健全な産業の発展やプライバシ−を保護する等
の観点から、通信におけるデータの機密性を確保するた
めのセキュリティ技術が要求されている。その中で、一
方向性のデータ乱数化方式はブロック暗号方式の部分鍵
生成手段、メッセージ認証、ディジタル署名などの各種
暗号方式に必要となるものである。

【０００３】一方向性のデータ乱数化装置の従来例とし
て、ブロック暗号方式ＦＥＡＬ(Fast Data Enciphermen
t Algorithm)の拡大鍵生成手段として用いられている、
特公平７−６０２９２号公報のデータ乱数化装置があ
る。その内部構成図を図４に示す。

【０００４】本データ乱数化装置３は、データ乱数化部
３０と第３段数制御部３１と第３乱数化データ保管部３
２から構成され、６４ビットのデータを入力としてデー
タ乱数化処理を行い、２５６ビットの乱数化データを出
力する。

【０００５】データ乱数化部３０は、第３段数制御部３
１から入力される６４ビットのデータＣ０及び３２ビッ
トのデータＣ１に従いデータ乱数化処理を行い３２ビッ
トの乱数化データＣ４と６４ビットのデータＣ２と３２
ビットのデータＣ３を出力する。

【０００６】第３段数制御部３１は、データ乱数化部３
０が何回データ乱数化処理を行ったかをカウントし、デ
ータ乱数化部３０への入力データＣ０及びＣ１を制御す
る。データ乱数化処理が指定された回数に満たない場合
には、データ乱数化部３０より入力される６４ビットの
データＣ２及び３２ビットのデータＣ３をそれぞれデー
タ乱数化部３０への入力データＣ０及びＣ１として再び
入力する。但し、データ乱数化部３０が１回目のデータ
乱数化処理を行うときは、Ｃ０としてデータ乱数化装置
３に入力される６４ビットの入力データ、Ｃ１として値
０をデータ乱数化部３０に入力する。データ乱数化処理
が指定された回数になった場合はデータ乱数化部３０へ
の入力を終了し、データ乱数化部３０も処理を終了す
る。なお、本実施の形態では上記指定された回数を８回
とする。

【０００７】第３乱数化データ保管部３２は、データ乱
数化部３０から順次入力される３２ビットの乱数化デー
タＣ４を保管する。データ乱数化部３０及び第３段数制
御部３１が上記の処理を終了した時点で、保管している
全てのデータをデータ乱数化装置３から出力するもので
ある。但し、上記出力データは先に入力され保管してい
たデータから順に出力するものとする。また、本実施の
形態では上記データのデータ長は３２ビット×８＝２５
６ビットである。

【０００８】＜データ乱数化部３０の構成＞データ乱数
化部３０の内部構成を示すブロック図を図５に示す。

【０００９】データ乱数化部３０は、データ変換部３０
０と第１排他的論理和部３０１から構成され、６４ビッ
トのデータＣ０と３２ビットのデータＣ１を入力として
データ乱数化処理を行い、３２ビットの乱数化データＣ
４と６４ビットのデータＣ２と３２ビットのデータＣ３
を出力する。以下、データ乱数化部３０の動作について
述べる。

【００１０】入力される６４ビットのデータＣ０は、上
位３２ビットをＡ１、下位３２ビットをＡ０として二つ
の３２ビットデータに分割される。上記Ａ１は、データ
変換部３００に入力されると同時に、３２ビットの出力
データＣ３としてデータ乱数化部３０から出力される。
上記Ａ０は、第１排他的論理和部３０１に入力されると
同時に、３２ビットのデータＢ１として後で述べる３２
ビットのデータＢ０と、Ｂ１を上位、Ｂ０を下位として
連結されてデータ乱数化部３０から出力される。第１排
他的論理和部３０１は、入力される上記Ａ０と３２ビッ
トの入力データＣ１とのビット毎の排他的論理和演算を
行い、演算結果のデータＡ２を出力する。データ変換部
３００は、入力される上記Ａ２と３２ビットのデータＡ
１を入力データとするデータ変換処理を行い、３２ビッ
トのデータＢ０を出力する。また、Ｂ０は出力されると
同時に３２ビットの出力データＣ０として第３乱数化デ
ータ保管部３２に入力され、保管される。上記Ｂ０及び
Ｂ１は、Ｂ１を上位３２ビット、Ｂ０を下位３２ビット
として連結され６４ビットのデータＣ２としてデータ乱
数化部３０から出力される。

【００１１】本従来例では、前段階のデータとの排他的
論理和演算によりデータ融合を行ったものをデータ変換
部３００の入力として乱数化データを生成していくの
で、６４ビットの入力データからランダムな２５６ビッ
トの乱数化データを出力することができる。

【００１２】

【発明が解決しようとする課題】しかしながら、この従
来例におけるデータ乱数化装置では、データ乱数化装置
の入力データが６４ビットと固定されており、例えば１
２８ビットのデータをデータ乱数化することが要求され
るようなシステムには対応できない。

【００１３】そこで、本発明はかかる問題点に鑑みてな
されたものであり、入力データのビット数が固定でな
く、ある一定の範囲で自由に設定できるデータ乱数化装
置を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本願発明は、Ｌビットの入力データを所定の処理によ
って、予め指定されたビット数の乱数化データに変換
し、乱数化データを出力するデータ乱数化装置であっ
て、ＲビットデータとＳビットデータを入力データとし
てデータ変換し、Ｔビットの出力データを出力する第１
のデータ変換手段と、第１のデータ変換手段から入力さ
れるＴビットデータを、入力データとしてデータ変換
し、Ｕビットの出力データを出力する第２のデータ変換
手段と、Ｑビット（Ｌ≦Ｑ）のデータを保管し、入力さ
れるＵビット（Ｕ≦Ｑ）データで、保管しているＱビッ
トデータのうちＵビットを、書き換える第１のデータ保
管手段と、Ｗビットのデータを保管し、第１のデータ変
換手段から入力されるＴビット（Ｔ≦Ｗ）データで、保
管しているＷビットデータのうちＴビットを、書き換え
る第２のデータ保管手段とから構成され、第１のデータ
保管手段は、データ乱数化装置に入力されるＬビットデ
ータを、保管するＱビットデータのうちのＬビットデー
タとして、初期保管し、第２のデータ変換手段から入力
されるＵビットデータで、保管しているＬビットデータ
のうちＵビットを、書き換え、予め指定された時に、保
管しているＱビットのうちＶビット（Ｑ≧Ｖ）をデータ
乱数化装置から出力し、第１のデータ変換手段は、第１
のデータ保管手段が保管するＱビットの保管データのう
ちＲビット及び、第２のデータ保管手段が保管するＷビ
ットの保管データのうちＳビットを、入力データとし
て、データ変換しＴビットの出力データを出力すること
を特徴としている。

【００１５】これにより、上記従来例のごとく入力デー
タのデータ長が固定でなく、一定の範囲内の如何なるデ
ータ長であっても、十分にランダム化された乱数化デー
タを出力することが可能なデータ乱数化装置が実現でき
る。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。

【００１７】（実施の形態１） ＜データ乱数化装置１の構成＞図１は、本実施の形態に
係るデータ乱数化装置１の内部構成図である。

【００１８】本データ乱数化装置１は、３２ビット以上
２５６ビット以下の任意のデータ長のデータを入力とし
て、データ乱数化処理を行い、２５６ビットの乱数化デ
ータを出力するものであり、第１乱数化データ保管部１
００と、データ撹乱部１１０と、第１データ制御部１２
０と、第２データ制御部１２１と、第１段数制御部１３
０から構成される。また、データ乱数化装置１は、後で
述べる一連の処理を１段あたりの基本処理として、何段
処理が行われたかをカウントするためのカウンター１４
０を内蔵している。

【００１９】第１乱数化データ保管部１００は、２５６
ビットのデータを上位から各々３２ビットの８個のデー
タ Ｄｔ１［７］，Ｄｔ１［６］，…，Ｄｔ１［０］に
分割して保管する。また、外部から３２ビットの入力デ
ータがある場合は、第２データ制御部１２１の制御に従
って、保管されている上記３２ビットデータ Ｄｔ１
［７］，Ｄｔ１［６］，…，Ｄｔ１［０］のうち１つの
データ内容を、その入力データに書き換える。

【００２０】第１段数制御部１３０は、カウンター１４
０の値ＣＴ１によってデータ撹乱部１１０へのフィード
バック入力を制御する。カウンター１４０の値ＣＴ１が
予め設定している段数Ｎに満たない場合、第１段数制御
部１３０はデータ撹乱部１１０から入力される３２ビッ
トデータを出力し、さらに次段の処理を実行する。カウ
ンター１４０の値ＣＴ１が上記設定段数Ｎと等しい場
合、データ乱数化装置１内でのデータ乱数化処理を終了
し、第１乱数化データ保管部１００が保管している３２
ビット×８個のデータを上位からＤｔ１［７］，Ｄｔ１
［６］，…，Ｄｔ１［０］の順に連結して２５６ビット
のデータとしてデータ乱数化装置１から出力するものと
する。なお、本実施の形態では上記設定段数ＮをＮ＝１
６とする。

【００２１】第１データ制御部１２０は、カウンター１
４０の値ＣＴ１に従って第１乱数化データ保管部１００
からデータ撹乱部１１０へ入力する３２ビットデータを
制御する。また、第１データ制御部１２０は、第１乱数
化データ保管部１００に保管されている３２ビット×８
のデータ Ｄｔ１［７］，Ｄｔ１［６］，…，Ｄｔ１
［０］のうち、カウンター１４０の値ＣＴ１に従って、
３２ビットデータＤｔ１［（ＣＴ１−１） ｍｏｄ ８］
のデータ内容をデータ撹乱部１００に入力する。但し、
α ｍｏｄ β は、αをβで割った時の余りを表す。

【００２２】第２データ制御部１２１は、上記カウンタ
ー１４０の値ＣＴ１に従ってデータ撹乱部１１０から第
１乱数化データ保管部１００に入力するデータを制御す
る。第２データ制御部１２１は、第１乱数化データ保管
部１００に保管されている３２ビット×８のデータＤｔ
１［７］，Ｄｔ１［６］，…，Ｄｔ１［０］のうち、カ
ウンター１４０の値ＣＴ１に従って３２ビットデータＤ
ｔ１［（ＣＴ１−１）ｍｏｄ ８］のデータ内容を、デ
ータ撹乱部１１０から出力される３２ビットデータのデ
ータ内容に書き換える。

【００２３】＜データ撹乱部１１０の構成＞図２は、図
１に示されるデータ撹乱部１１０の構成の一例を示すブ
ロック図である。

【００２４】本図において、このデータ撹乱部１１０
は、第１換字テーブルデータ保管部１１０１と、第２換
字テーブルデータ保管部１１０２と、第３換字テーブル
データ保管部１１０３と、第４換字テーブルデータ保管
部１１０４と、第１テーブル値加算部１１０５と、第２
テーブル値加算部１１０６と、テーブル値排他的論理和
部１１０７とデータ加算部１１０８を備えている。

【００２５】第１換字テーブルデータ保管部１１０１
は、予め設定している３２ビット×２５６の換字テーブ
ルデータを上位から３２ビットずつ２５６個のブロック
に分割し、分割したブロックをそれぞれ上位から３２ビ
ットのテーブル値Ｔａｂ１［０］，Ｔａｂ１［１］，
…，Ｔａｂ１［２５５］として保管している。第２換字
テーブルデータ保管部１１０２は、予め設定している３
２ビット×２５６の換字テーブルデータを上位から３２
ビットずつ２５６個のブロックに分割し、分割したブロ
ックをそれぞれ上位から３２ビットのテーブル値Ｔａｂ
２［０］，Ｔａｂ２［１］，…，Ｔａｂ２［２５５］と
して保管している。第３換字テーブルデータ保管部１１
０３は、予め設定している３２ビット×２５６の換字テ
ーブルデータを上位から３２ビットずつ２５６個のブロ
ックに分割し、分割したブロックをそれぞれ上位から３
２ビットのテーブル値Ｔａｂ３［０］，Ｔａｂ３
［１］，…，Ｔａｂ３［２５５］として保管している。
第４換字テーブルデータ保管部１１０４は、予め設定し
ている３２ビット×２５６の換字テーブルデータを上位
から３２ビットずつ２５６個のブロックに分割し、分割
したブロックをそれぞれ上位から３２ビットのテーブル
値Ｔａｂ４［０］，Ｔａｂ４［１］，…，Ｔａｂ４［２
５５］として保管している。なお、第１〜第４換字テー
ブルデータ保管部１１０１〜１１０４に保管している上
記データはデータ撹乱部１１０外部からの呼び出しがで
きないような状態で保管されているものとする。

【００２６】以下、データ撹乱部１１０の動作について
述べる。入力された３２ビットのデータＤ１およびＤ０
は、まず最初にデータ加算部１１０８に入力される。デ
ータ加算部１１０８は入力された３２ビットのデータＤ
１およびＤ０とを算術加算演算した結果を３２ビットの
出力データＥとして出力する。ここで３２ビット目以上
の繰り上がりは無視される。すなわち、 Ｅ＝（Ｄ１ ＋ Ｄ０） ｍｏｄ ２＾３２ とする。ただし、“２＾３２”は「２の３２乗」を表
す。

【００２７】次に、上記３２ビットデータＥは上位から
８ビットずつの４個のブロックＦ３，Ｆ２，Ｆ１，Ｆ０
に分割され、それぞれ第１換字テーブルデータ保管部１
１０１、第２換字テーブルデータ保管部１１０２、第３
換字テーブルデータ保管部１１０３、第４換字テーブル
データ保管部１１０４に入力される。

【００２８】第１換字テーブルデータ保管部１１０１で
は、入力される上記８ビットのデータＦ３に基づき、３
２ビットのテーブル値Ｔａｂ１［Ｆ３］がＪ３として出
力される。

【００２９】第２換字テーブルデータ保管部１１０２で
は、入力される上記８ビットのデータＦ２に基づき、３
２ビットのテーブル値Ｔａｂ２［Ｆ２］がＪ２として出
力される。

【００３０】第３換字テーブルデータ保管部１１０３で
は、入力される上記８ビットのデータＦ１に基づき、３
２ビットのテーブル値Ｔａｂ３［Ｆ１］がＪ１として出
力される。

【００３１】第４換字テーブルデータ保管部１１０４で
は、入力される上記８ビットのデータＦ０に基づき、３
２ビットのテーブル値Ｔａｂ４［Ｆ０］がＪ０として出
力される。

【００３２】第１テーブル値加算部１１０５は、第１換
字テーブルデータ保管部１１０１より出力される３２ビ
ットテーブル値Ｊ３及び第２換字テーブルデータ保管部
１１０２より出力される３２ビットテーブル値Ｊ２とを
算術加算演算して出力データＱ０とする。また３２ビッ
ト目以上の繰り上がりは無視される。すなわち、Ｑ０＝
（Ｊ３ ＋ Ｊ２） ｍｏｄ ２＾３２である。

【００３３】テーブル値排他的論理和部１１０７は、上
記Ｑ０と第３換字テーブルデータ保管部１１０３から出
力される３２ビットテーブル値Ｊ１とを排他的論理和し
てＱ１とする。すなわち、 Ｑ１＝Ｑ０（＋）Ｊ１ とする。ただし、演算子“（＋）”は対応するビット毎
の排他的論理和を意味する。

【００３４】第２テーブル値加算部１１０６は、上記Ｑ
１と第４換字テーブルデータ保管部１１０４より出力さ
れる３２ビットテーブル値Ｊ０とを算術加算演算して出
力データＱ２とする。また３２ビット目以上の繰り上が
りは無視される。すなわち、 Ｑ２＝（Ｑ１ ＋ Ｊ０） ｍｏｄ ２＾３２ である。

【００３５】そして、Ｑ２をデータ撹乱部１１０の３２
ビット出力データとする。 ＜データ乱数化装置１の動作＞以下に、データ乱数化装
置１の動作について述べる。

【００３６】まず最初に、第１乱数化データ保管部１０
０は、データ乱数化装置１の３２〜２５６ビットの入力
データについて、データ長が２５６ビットに満たない場
合は上位ビットに必要な個数だけ“０”を挿入して２５
６ビットのデータとした後、３２ビット×８個のデータ
に分割して上位からそれぞれ Ｄｔ１［７］，Ｄｔ１
［６］，…，Ｄｔ１［０］として保管する。また、第１
段数制御部１３０は予め内部に保管している３２ビット
の初期データＩＶ１をデータ撹乱部１１０に入力する。

【００３７】上記処理の後、カウンター１４０の値を０
にリセットして、以下に述べる１段あたりの処理をカウ
ンター１４０の値ＣＴ１がＮ＝１６になるまで繰り返し
実行する。

【００３８】まず最初に、カウンター１４０の値ＣＴ１
を１だけ増加させる。次に、第１データ制御部１２０は
第１乱数化データ保管部１００に保管されている８個の
データ Ｄｔ１［７］，Ｄｔ１［６］，…，Ｄｔ１
［０］ のうち、カウンター１４０の値ＣＴ１に従っ
て、３２ビットデータＤｔ１［（ＣＴ１−１） ｍｏｄ
８］のデータ内容をデータＨとしてデータ撹乱部１１０
に入力する。上記の処理の後、データ撹乱部１１０は上
記３２ビットデータＨと、一つ前の段の処理において
（ＣＴ１＝１の場合は初期設定時において）第１段数制
御部１３０から入力される３２ビットデータＩ（ＣＴ１
＝１の場合はＩＶ１）とをもとにデータ撹乱処理を行
い、３２ビットの出力データＶを出力する。この出力デ
ータＶは、第１段数制御部１３０と第２データ制御部１
２１の両方に入力される。

【００３９】上記データ撹乱処理の後、第２データ制御
部１２１は第１乱数化データ保管部１００に保管されて
いる８個のデータ Ｄｔ１［７］，Ｄｔ１［６］，…，
Ｄｔ１［０］のうち、カウンター１４０の値ＣＴ１に従
って、３２ビットデータＤｔ１［（ＣＴ１−１） ｍｏ
ｄ ８］のデータ内容を、データ撹乱部１１０から入力
される上記３２ビットデータＶのデータ内容に書き換え
る。さらに、第１段数制御部１３０は、カウンターの値
ＣＴ１が予め設定している段数Ｎ＝１６に等しいかどう
かを判定する。ＣＴ１＝Ｎ（＝１６）の場合、第１乱数
化データ保管部１００に保管されている３２ビット×８
個のデータを上位からＤｔ１［７］，Ｄｔ１［６］，
…，Ｄｔ１［０］の順に連結して２５６ビットのデータ
とし、データ乱数化装置１から出力し、全ての処理を終
了する。ＣＴ１＜Ｎ（＝１６）の場合、さらに次段の処
理を実行する。

【００４０】以上で述べた１段あたりの基本処理をＣＴ
１＝Ｎ（＝１６）になるまで繰り返し実行することで、
データ乱数化処理が実行される。

【００４１】＜データ乱数化装置１の安全性＞次に本デ
ータ乱数化装置１の安全性について、述べる。

【００４２】データ乱数化装置１から出力される２５６
ビットの乱数化データからもとの入力データを求めるた
めには、データ撹乱部１１０の出力データ３２ビットか
ら３２ビットの入力データを求める必要がある。本実施
の形態で述べたデータ撹乱部１１０（図２参照）におい
ては、第１〜第４換字テーブルデータ保管部１１０１〜
１１０４に保管されている３２×２５６×４ビットのデ
ータはデータ撹乱部の外部からの読み出しができず、秘
密に保持されているので、第１〜第４換字テーブルデー
タ保管部１１０１〜１１０４の出力データからもとの入
力データを求めることはできない。

【００４３】即ち、データ撹乱部１１０の出力データか
ら入力データを求めることはできない。また、仮に第１
〜第４換字テーブルデータ保管部１１０１〜１１０４に
保管されている３２×２５６×４ビットのデータが解読
者に既知であっても、以下の式 Ｑ２＝（Ｑ１＋Ｊ０） ｍｏｄ ２＾３２ Ｑ１＝Ｑ０（＋）Ｊ１ Ｑ０＝（Ｊ３ ＋ Ｊ２） ｍｏｄ ２＾３２ を同時に満たすＪ３〜Ｊ０をそれぞれ第１〜第４換字テ
ーブルデータ保管部１１０１〜１１０４から見つける必
要があり、これらの値を一意に求めることは極めて困難
である。よって、データ乱数化装置１の出力乱数化デー
タ２５６ビットからもとの入力データを求めることは不
可能である。

【００４４】また、各データ撹乱部の出力データは、そ
の１つ前の段階でのデータ撹乱部の出力データに従っ
て、乱数化データ保管部に保管されているデータを撹乱
することで得られるので、乱数化データ保管部のデータ
書き換えを繰り返し行うことで乱数化データ保管部の保
管データから十分にランダム化された乱数化データを得
ることができる。

【００４５】さらに、本データ乱数化装置においては、
入力データが３２〜２５６ビットの任意のデータ長に対
応できるという特徴を有している。

【００４６】以上のように、本発明により、３２〜２５
６ビットの任意データ長の入力データから十分にランダ
ム化された安全性の高い乱数化データを得ることがで
き、複数の用途でそれぞれ必要とする入力データのデー
タ長さが異なる場合でも同一のデータ乱数化装置により
対応することが可能となる。

【００４７】なお、本実施の形態のデータ乱数化装置の
各構成部は、ＥＸＯＲ（Exclusive-OR）等の論理回路を
用いた専用のハ−ドウェアで実現することができるだけ
でなく、汎用のマイクロプロセッサ、制御プログラム、
上記テーブルを格納したＲＯＭ及び作業域としてのＲＡ
Ｍ等からなるコンピュ−タシステム上でのソフトウェア
によって実現することができるのは言うまでもない。

【００４８】また、本実施の形態のデータ乱数化装置
は、ブロック暗号方式の部分鍵生成手段として用いるこ
とができる。

【００４９】また、本実施の形態では、１段の基本操作
の繰り返し段数Ｎを１６段としているが、これは１６以
外の値であってもよい。

【００５０】また、本実施の形態では、乱数化データ保
管部１００からの取り出されたデータと、１段前のデー
タ撹乱部の出力データで、データ撹乱を行っているが、
これは１段前に限られたものではなく、それより以前の
段の出力データであれば何でもよい。

【００５１】また、本実施の形態では、第１乱数化デー
タ保管部１００で保管するデータを３２ビット×８個の
データとしているが、これは８個でなくてよい。第１乱
数化データ保管部１００での個数が８個より少ない場合
は、出力データは２５６ビットよりも少なくなる。この
場合、入力データのデータ長の上限も２５６ビットより
も少なくなる。一方、第１乱数化データ保管部１００で
の個数が８個より多い場合は、出力データは２５６ビッ
トよりも多くなる。この場合、入力データ長の上限も２
５６ビットよりも多くなる。

【００５２】また、データ撹乱部１１０のデータ撹乱手
段は、本実施の形態の構成に限られるものではなく、３
２ビットの２個の入力データから出力データを一意に特
定できるが逆に出力データから２個の入力データが特定
できないような変換であればよい。

【００５３】さらに、本実施の形態では、３２ビットデ
ータを１個のデータとし、データ撹乱部１１０は３２ビ
ットのデータブロックを変換単位としたが、本発明はこ
のビット数に限定されるものではない。例えば、本発明
を汎用の６４ビットＣＰＵで実現する場合であれば６４
ビットデータを１個のブロックとして変換したり、逆に
処理の高速性を考慮し、１６ビットのデータを１個のブ
ロックとして変換するものであってもよい。その場合、
第１乱数化データ保管部１００で保管するデータのブロ
ック単位長もそれに合わせて３２ビット以外のビット数
になる。

【００５４】（実施の形態２） ＜データ乱数化装置２の構成＞図３は、本実施の形態に
係るデータ乱数化装置２の内部構成図である。

【００５５】本データ乱数化装置２は、３２ビット以上
１２８ビット以下の任意のデータ長のデータを入力とし
て、データ乱数化処理を行い、１２８×［Ｎ／Ｍ］ビッ
トの乱数化データを出力するものであり、第２乱数化デ
ータ保管部２００と、データ撹乱部２１０と、第３デー
タ制御部２２０と、第４データ制御部２２１と、第２段
数制御部２３０から構成される。ただし、［α／β］
はαをβで割った商の整数部分の値を表し、Ｍ，Ｎは後
で述べるように予め設定される定数値である。また、デ
ータ乱数化装置２は、後で述べる一連の処理を１段あた
りの基本処理として、何段処理が行われたかをカウント
するためのカウンター２４０を内蔵している。

【００５６】第２乱数化データ保管部２００は、１２８
ビットのデータを上位から各々３２ビットの４個のデー
タ Ｄｔ２［３］，Ｄｔ２［２］，…，Ｄｔ２［０］に
分割して保管する。また、外部から３２ビットの入力デ
ータがある場合は第４データ制御部２２１の制御に従っ
て、保管されている上記３２ビットデータＤｔ２
［３］，Ｄｔ２［２］，…，Ｄｔ２［０］のうち１つの
データ内容を、その入力データの内容に書き換える。

【００５７】第２段数制御部２３０は、上記カウンター
２４０の値ＣＴ２によってデータ撹乱部２１０への入力
を制御する。カウンターの値ＣＴ２が予め設定している
段数Ｎに満たない場合、第２段数制御部２３０はデータ
撹乱部２１０から入力される３２ビットデータを出力
し、さらにもう１段の処理を実行する。カウンターの値
ＣＴ２が上記設定段数Ｎと等しい場合、データ乱数化装
置２内でのデータ乱数化処理を終了し、第２乱数化デー
タ保管部２００が保管している３２ビット×４個のデー
タを上位からＤｔ２［３］，Ｄｔ２［２］，…，Ｄｔ２
［０］の順に連結して１２８ビットのデータとしてデー
タ乱数化装置２から出力するものとする。また、第２段
数制御部２３０では上記の設定段数Ｎとは異なる値かつ
Ｎよりも小さな値の段数Ｍを予め設定しており、カウン
ターの値ＣＴ２が式 ＣＴ２ ｍｏｄ Ｍ＝０ を満たす場合には、第２乱数化データ保管部２００が保
管している３２ビット×４個のデータを上位からＤｔ２
［３］，Ｄｔ２［２］，…，Ｄｔ２［０］の順に連結し
て１２８ビットのデータとしてデータ乱数化装置２から
出力した後、次段の処理を実行する。また、ＣＴ２が上
記の式を満たさない場合は何も行わず次段の処理を実行
する。なお、本実施の形態では上記設定段数Ｎ，Ｍをそ
れぞれＮ＝１６，Ｍ＝８とする。従ってこの時、データ
乱数化装置２の出力データは１２８×［１６／８］＝２
５６ビットである。

【００５８】第３データ制御部２２０は、カウンター２
４０の値ＣＴ２に従って第２乱数化データ保管部２００
からデータ撹乱部２１０へ入力する３２ビットデータを
制御する。また、第２データ制御部２２０は、第２乱数
化データ保管部２００に保管されている３２ビット×４
のデータ Ｄｔ２［３］，Ｄｔ２［２］，…，Ｄｔ２
［０］のうち、カウンター２４０の値ＣＴ２に従って、
３２ビットデータＤｔ２［（ＣＴ２−１） ｍｏｄ ４］
のデータ内容をデータ撹乱部２００に入力する。

【００５９】第４データ制御部２２１は、上記カウンタ
ー２４０の値ＣＴ２に従ってデータ撹乱部２１０から第
２乱数化データ保管部２００に入力するデータを制御す
る。第４データ制御部２２１は、第２乱数化データ保管
部２００に保管されている３２ビット×４のデータＤｔ
２［３］，Ｄｔ２［２］，…，Ｄｔ２［０］のうち、カ
ウンター２４０の値ＣＴ２に従って３２ビットデータＤ
ｔ２［（ＣＴ２−１）ｍｏｄ ４］のデータ内容を、デ
ータ撹乱部２１０から出力される３２ビットデータのデ
ータ内容に書き換える。

【００６０】＜データ撹乱部２１０の構成＞データ撹乱
部２１０の内部構成および動作は実施の形態１のデータ
撹乱部１１０と同じである。

【００６１】＜データ乱数化装置２の動作＞以下に、デ
ータ乱数化装置２の動作について述べる。

【００６２】まず最初に、第２乱数化データ保管部２０
０は、データ乱数化装置２の３２〜１２８ビットの入力
データについて、データ長が１２８ビットに満たない場
合は上位ビットに必要な個数だけ“０”を挿入して１２
８ビットのデータとした後、３２ビット×４個のデータ
に分割して上位からそれぞれ Ｄｔ２［３］，Ｄｔ２
［２］，…，Ｄｔ２［０］として保管する。また、第２
段数制御部２３０は予め内部に保管している３２ビット
の初期データＩＶ２をデータ撹乱部２１０に入力する。

【００６３】上記処理の後、データ乱数化装置２が内蔵
するカウンター２４０の値を０にリセットして、以下に
述べる１段あたりの処理をカウンター２４０の値ＣＴ２
がＮ（＝１６）になるまで繰り返し実行する。

【００６４】まず最初に、カウンター２４０の値ＣＴ２
を１だけ増加させる。次に、第２データ制御部２２０は
第２乱数化データ保管部２００に保管されている４個の
データ Ｄｔ２［３］，Ｄｔ２［２］，…，Ｄｔ２
［０］ のうち、カウンター２４０の値ＣＴ２に従っ
て、３２ビットデータ Ｄｔ２［（ＣＴ２−１） ｍｏｄ
４］のデータ内容を、データＸとしてデータ撹乱部２
１０に入力する。上記の処理の後、データ撹乱部２１０
は上記３２ビットデータＸと、一つ前の段の処理におい
て（ＣＴ２＝１の場合は初期設定時において）第２段数
制御部２３０から入力される３２ビットデータＹとをも
とにデータ撹乱処理を行い、３２ビットの出力データＺ
を出力する。この出力データＺは、第２段数制御部２３
０と第４データ制御部２２１の両方に入力される。

【００６５】上記データ撹乱処理の後、第４データ制御
部２２１は第２乱数化データ保管部２００に保管されて
いる４個のデータ Ｄｔ２［３］，Ｄｔ２［２］，…，
Ｄｔ２［０］ のうち、カウンター２４０の値ＣＴ２に
従って、３２ビットデータＤｔ２［（ＣＴ２−１） ｍ
ｏｄ ４］のデータ内容を、データ撹乱部２１０から入
力される上記３２ビットデータＺのデータ内容に書き換
える。さらに、第２段数制御部２３０は、カウンター２
４０の値ＣＴ２が予め設定している段数Ｎ（＝１６）に
等しいかどうかを判定する。ＣＴ２＝（Ｎ＝１６）の場
合、第２乱数化データ保管部２００に保管されている３
２ビット×４個のデータを上位から Ｄｔ２［３］，Ｄ
ｔ２［２］，…，Ｄｔ２［０］ の順に連結して１２８
ビットのデータとし、データ乱数化装置２から出力し、
全ての処理を終了する。さらに、ＣＴ２＜Ｎ（＝１６）
の場合で、カウンター２４０の値ＣＴ２が予め設定して
いる値Ｍ（＝８）に対して式 ＣＴ２ ｍｏｄ Ｍ＝０ の関係を満たす場合は、第２乱数化データ保管部２００
に保管されている３２ビット×４個のデータを上位から
Ｄｔ２［３］，Ｄｔ２［２］，…，Ｄｔ２［０］の順
に連結して１２８ビットのデータとし、データ乱数化装
置２から出力した後、さらに次段の処理を実行する。Ｃ
Ｔ２が上記のいずれの条件も満たさない場合、上記の出
力は行わず、さらに次段の処理を実行する。

【００６６】以上で述べた１段あたりの基本処理をＣＴ
２＝Ｎ（＝１６）になるまで繰り返し実行し、全ての処
理を終了するまでにデータ乱数化装置２から出力される
データを、先に出力されたものを上位として連結して得
られた２５６ビットのデータをデータ乱数化装置２の出
力データとする。

【００６７】＜データ乱数化装置２の安全性＞本データ
乱数化装置２の安全性については、実施の形態１のデー
タ乱数化装置１の安全性と全く同じことがいえる。即
ち、データ乱数化装置２はデータ乱数化装置１と同様十
分な安全性を得ることができる。

【００６８】なお、本実施の形態のデータ乱数化装置の
各構成部は、ＥＸＯＲ（Exclusive-OR）等の論理回路を
用いた専用のハ−ドウェアで実現することができるだけ
でなく、汎用のマイクロプロセッサ、制御プログラム、
上記テーブルを格納したＲＯＭ及び作業域としてのＲＡ
Ｍ等からなるコンピュ−タシステム上でのソフトウェア
によって実現することができるのは言うまでもない。

【００６９】また、本実施の形態のデータ乱数化装置
は、ブロック暗号方式の部分鍵生成手段として用いるこ
とができる。

【００７０】また、本実施の形態では、１段の基本操作
の繰り返し段数Ｎを１６としているが、これは１６以外
の値であってもよく、また、乱数化装置２からの出力タ
イミングに関する設定段数Ｍの値を８としているが、こ
れは８以外の値であってもよい。このとき、Ｍ，Ｎの値
によっては、乱数化装置２の出力データのビット数は２
５６ビット以外のビット数になる場合もある。

【００７１】また、本実施の形態では、第２乱数化デー
タ保管部２００からの取り出されたデータと、１段前の
データ撹乱部の出力データで、データ撹乱を行っている
が、これは１段前に限られたものではなく、それより以
前の段の出力データであれば何でもよい。

【００７２】また、本実施の形態では、第２乱数化デー
タ保管部２００で保管するデータを３２ビット×４個の
データとしているが、これは４個でなくてよい。第２乱
数化データ保管部２００での個数が４個より少ない場合
は、出力データは２５６ビットよりも少なくなる。この
場合、入力データのデータ長の上限も１２８ビットより
も少なくなる。一方、第２乱数化データ保管部１００で
の個数が４個より多い場合は、出力データは２５６ビッ
トよりも多くなる。この場合、入力データ長の上限も１
２８ビットよりも多くなる。

【００７３】また、データ撹乱部１１０のデータ撹乱手
段は、本実施の形態の構成に限られるものではなく、３
２ビットの２個の入力データから出力データを一意に特
定できるが逆に出力データからは２個の入力データが特
定できないような変換であればよい。

【００７４】さらに、本実施の形態では、３２ビットデ
ータを１個のデータとし、データ撹乱部１１０は３２ビ
ットのデータブロックを変換単位としたが、本発明はこ
のビット数に限定されるものではない。例えば、本発明
を汎用の６４ビットＣＰＵで実現する場合であれば６４
ビットデータを１個のブロックとして変換したり、逆に
処理の高速性を考慮し、１６ビットのデータを１個のブ
ロックとして変換するものであってもよい。その場合、
第１乱数化データ保管部１００で保管するデータのブロ
ック単位長もそれに合わせて３２ビット以外のビット数
になる。

【００７５】

【発明の効果】以上の説明から明らかなように本発明は
一定の範囲で任意のデータ長を有するデータを乱数化し
て、予め決められたデータ長の乱数化データを出力する
データ乱数化装置であって、乱数化データ保管部が保管
する保管データの部分データを、以前にデータ撹乱部か
ら出力された出力データに従ってデータ撹乱を行うデー
タ撹乱部を有することを特徴とする。

【００７６】つまり、従来例の如くある固定されたデー
タ長の入力データ全体を繰り返しデータ撹乱しながら乱
数化データを生成していくのはなく、入力データを一旦
乱数化データ保管部保管して、その部分データをデータ
撹乱部によって以前の撹乱データをもとにデータ撹乱し
ていく。これにより、従来からあるデータ乱数化装置と
同様の乱数化処理性能を維持しつつ、ある一定範囲内の
任意のデータ長を有するデータを入力とすることが可能
なデータ乱数化装置が実現されている。

【００７７】また、データの乱数化処理で必要とされる
時間のほとんどがデータ撹乱部での撹乱操作に要する時
間となるので、データ撹乱部を本実施の形態のような簡
易な演算手段などで構成すれば、高速なデータ乱数化処
理が実現できると期待される。

【００７８】よって、本発明に係るデータ乱数化装置
は、従来からあるデータ乱数化装置におけるデータ乱数
化性能を維持しつつ、通信システム内において、データ
に乱数列をビット毎に加算（排他的論理和）するストリ
ーム暗号により、平文データを順次暗号化していくため
の暗号化鍵生成手段として、可変長入力のデータ乱数化
装置が必要な場合にも対応できる。即ち、本発明のデー
タ乱数化装置は前記のような通信システムにおいて、実
装面の簡便性及び運用の効率化を向上させ、その実用的
効果は極めて大きい。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るデータ乱数化装置
１の構成を示すブロック図

【図２】図１に示すデータ撹乱部１１０の構成を示すブ
ロック図

【図３】本発明の一実施の形態に係るデータ乱数化装置
２の構成を示すブロック図

【図４】従来のデータ乱数化装置の構成を示すブロック
図

【図５】図４に示されるデータ乱数化部３０の構成を示
すブロック図

【符号の説明】

１ データ乱数化装置 ２ データ乱数化装置 ３ データ乱数化装置 ３０ データ乱数化部 ３１ 第３段数制御部 ３２ 第３乱数化データ保管部 １００ 第１乱数化データ保管部 １１０ データ撹乱部 １２０ 第１データ制御部 １２１ 第２データ制御部 １３０ 第１段数制御部 １４０ カウンター ２００ 第１乱数化データ保管部 ２１０ データ撹乱部 ２２０ 第３データ制御部 ２２１ 第４データ制御部 ２３０ 第２段数制御部 ２４０ カウンター ３００ データ変換部 ３０１ 排他的論理和部 １１０１ 第１換字テーブル保管部 １１０２ 第２換字テーブル保管部 １１０３ 第３換字テーブル保管部 １１０４ 第４換字テーブル保管部 １１０５ 第１テーブル値加算部 １１０６ 第２テーブル値加算部 １１０７ テーブル値排他的論理和部 １１０８ データ加算部

Claims (2)

【特許請求の範囲】
1. 【請求項１】Ｌビットの入力データを所定の処理によっ
   て、予め指定されたビット数の乱数化データに変換し、
   乱数化データを出力するデータ乱数化装置であって、 ＲビットデータとＳビットデータを入力データとしてデ
   ータ変換し、Ｔビットの出力データを出力する第１のデ
   ータ変換手段と、 第１のデータ変換手段から入力されるＴビットデータ
   を、入力データとしてデータ変換し、Ｕビットの出力デ
   ータを出力する第２のデータ変換手段と、 Ｑビット（Ｌ≦Ｑ）のデータを保管し、入力されるＵビ
   ット（Ｕ≦Ｑ）データで、保管している前記Ｑビットデ
   ータのうちＵビットを、書き換える第１のデータ保管手
   段と、 Ｗビットのデータを保管し、前記第１のデータ変換手段
   から入力されるＴビット（Ｔ≦Ｗ）データで、保管して
   いる前記ＷビットデータのうちＴビットを、書き換える
   第２のデータ保管手段とからなるデータ乱数化装置であ
   って、 前記第１のデータ保管手段は、データ乱数化装置に入力
   されるＬビットデータを、保管するＱビットデータのう
   ちのＬビットデータとして、初期保管し、前記第２のデ
   ータ変換手段から入力されるＵビットデータで、保管し
   ている前記ＬビットデータのうちＵビットを、書き換
   え、予め指定された時に、保管している前記Ｑビットの
   うちＶビット（Ｑ≧Ｖ）をデータ乱数化装置から出力
   し、 前記第１のデータ変換手段は、前記第１のデータ保管手
   段が保管するＱビットの保管データのうちＲビット及
   び、前記第２のデータ保管手段が保管するＷビットの保
   管データのうちＳビットを、入力データとして、データ
   変換しＴビットの出力データを出力すること、 を特徴とするデータ乱数化装置。
2. 【請求項２】前記第１のデータ変換手段は、前記第１の
   データ保管手段が保管するＱビットの保管データのう
   ち、予め指定された間に書き換えられていないデータか
   ら、Ｒビットのデータを取り出し、入力データとして、
   Ｔビットの出力データを、出力することを特徴とする請
   求項１に記載のデータ乱数化装置。