JP2000188408A - Photovoltaic device - Google Patents

Photovoltaic device

Info

Publication number
JP2000188408A
JP2000188408A JP10364690A JP36469098A JP2000188408A JP 2000188408 A JP2000188408 A JP 2000188408A JP 10364690 A JP10364690 A JP 10364690A JP 36469098 A JP36469098 A JP 36469098A JP 2000188408 A JP2000188408 A JP 2000188408A
Authority
JP
Japan
Prior art keywords
type impurity
layer
photovoltaic
impurity region
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10364690A
Other languages
Japanese (ja)
Other versions
JP3608410B2 (en
Inventor
仁路 ▲高▼野
Masamichi Takano
Yoshiki Hayazaki
嘉城 早崎
Masahiko Suzumura
正彦 鈴村
Yuji Suzuki
裕二 鈴木
Yoshifumi Shirai
良史 白井
Takashi Kishida
貴司 岸田
Takeshi Yoshida
岳司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP36469098A priority Critical patent/JP3608410B2/en
Publication of JP2000188408A publication Critical patent/JP2000188408A/en
Application granted granted Critical
Publication of JP3608410B2 publication Critical patent/JP3608410B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To eliminate the use of any dielectric separation of elements from each other even when the element is integrated with other elements. SOLUTION: An SOI(silicon on insulator) substrate is configured out of a semiconductor substrate 1, an insulation film 2 formed on the semiconductor substrate 1, and a semiconductor layer 3 comprising a plurality of photodiode cells C formed on the insulation film 2. In the SOI substrate, one of the adjacent photodiode cells C to each other of the plurality of the photodiode cells C is formed out of an n-type impurity separation layer extended from the surface of the semiconductor layer 3 to the insulation film 2 and a p-type silicon layer 30 surrounded by the n-type impurity separation layer 31. Further, the other of the foregoing adjacent photodiode cells C to each other is formed out of another n-type impurity separation layer 31 surrounding at an interval the foregoing n-type impurity separation layer 31 and another p-type silicon layer 30 sandwiched between the other and foregoing n-type impurity separation layers 31. Then, the plurality of photodiode cells C are connected in series with each other by a plurality of surface electrodes 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光エネルギーを電
気エネルギーに変換する光起電力装置(光起電力素子)
に関し、特にSOI(silicon on insulator)構造を利用
した多接合型の光起電力装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photovoltaic device (photovoltaic element) for converting light energy into electric energy.
In particular, the present invention relates to a multi-junction type photovoltaic device using an SOI (silicon on insulator) structure.

【0002】[0002]

【従来の技術】光起電力装置は良く知られており、一般
にソリッドステートリレー(以下SSRと称す)のため
の制御信号を発生するために使用されている。かかるデ
バイスでは、入力端子に入力される駆動信号に応答して
点灯・消灯するLEDが、間隔を有するとともに絶縁さ
れて光起電力装置の感光面光を照射するように配置され
る。光起電力装置の出力は、MOSゲートデバイス、典
型的にはパワーMOSFETのようなスイッチングデバ
イスの入力として使用することができ、そのスイッチン
グデバイスは上記LEDの駆動に応答してスイッチオン
される負荷端子を有している。一般に、光起電力装置
は、パワースイッチングデバイスをターンオンさせるの
に充分高い電圧を発生するために、多数の直列接続され
た光起電力セルからなっている。
2. Description of the Related Art Photovoltaic devices are well known and are commonly used to generate control signals for solid state relays (SSRs). In such a device, LEDs that are turned on / off in response to a drive signal input to an input terminal are spaced and insulated so as to irradiate the photosensitive surface light of the photovoltaic device. The output of the photovoltaic device can be used as the input of a MOS gate device, typically a switching device such as a power MOSFET, which switching device is switched on in response to driving the LED. have. Generally, a photovoltaic device consists of a number of photovoltaic cells connected in series to generate a voltage high enough to turn on a power switching device.

【0003】この多数の直列接続された光起電力セルか
らなる光起電力装置は、多くの異なった方法で作ること
ができるが、SSRに用いられる光起電力装置として
は、誘電体分離によりお互いにアイソレートされたホト
ダイオードを表面電極により直列に接続したホトダイオ
ードアレイ(以下PDAと称す)が一般的である。
[0003] A photovoltaic device comprising a large number of photovoltaic cells connected in series can be manufactured in many different ways, but the photovoltaic devices used in the SSR are mutually separated by dielectric separation. In general, a photodiode array (hereinafter referred to as a PDA) in which photodiodes isolated from each other are connected in series by a surface electrode.

【0004】図3(a)に誘電体分離を用いて各ホトダ
イオードセルを分離するPDAの断面構造の例を示す。
ただし、PDAの各部の特定を明確にすべく、図3に示
す括弧内の符号を適宜使用する。シリコン酸化膜120
に囲まれ、複数のp型不純物が軽くドープされたシリコ
ン島130が多結晶シリコン基板110に形成されてお
り、各シリコン島130には0.5μm程度の浅い拡散
のn型不純物拡散層140が形成され、これらシリコン
島130およびn型不純物拡散層140がホトダイオー
ドセルとなっている。そして、例えば、シリコン島13
0(131)および不純物拡散層140(141)によ
り成るホトダイオードセルのp型シリコン島130(1
31)の一部とシリコン島130(132)および不純
物拡散層140(142)により成る次段のホトダイオ
ードセルのn型不純物拡散層140(142)とが表面
電極150により接続されて、各ホトダイオードセルが
直列接続されている。
FIG. 3A shows an example of a cross-sectional structure of a PDA in which each photodiode cell is separated using dielectric isolation.
However, in order to clarify the specification of each part of the PDA, reference numerals in parentheses shown in FIG. 3 are appropriately used. Silicon oxide film 120
And a plurality of lightly doped silicon islands 130 with p-type impurities are formed on the polycrystalline silicon substrate 110. Each silicon island 130 has an n-type impurity diffusion layer 140 having a shallow diffusion of about 0.5 μm. The silicon island 130 and the n-type impurity diffusion layer 140 are formed as photodiode cells. And, for example, the silicon island 13
0 (131) and the impurity diffusion layer 140 (141).
31) is connected to the n-type impurity diffusion layer 140 (142) of the next photodiode cell including the silicon islands 130 (132) and the impurity diffusion layers 140 (142) by the surface electrode 150, and each photodiode cell Are connected in series.

【0005】図3(b)に誘電体分離を用いて複数のホ
トダイオードセルを直列接続するPDAの表面構造の一
部を示す。各ホトダイオードセルが誘電体分離されてい
るため、電位の違うホトダイオードセルを自由に配置す
ることができ、表面レイアウト上の制限がないのが分か
る。
FIG. 3B shows a part of the surface structure of a PDA in which a plurality of photodiode cells are connected in series using dielectric isolation. Since each photodiode cell is dielectrically separated, it can be understood that photodiode cells having different potentials can be freely arranged, and there is no restriction on the surface layout.

【0006】しかしながら、このような誘電体分離法で
は、分離部を形成するためにエッチング、埋め込みおよ
び平坦化研磨といった複雑な工程が必要となるため、基
板の生産コストが高くなり、また基板作成に長期間を要
するといった問題が生じる。
However, such a dielectric isolation method requires complicated steps such as etching, embedding, and planarization polishing to form an isolation portion, which increases the production cost of the substrate and increases the production cost of the substrate. There is a problem that it takes a long time.

【0007】この問題を回避すべく、上記のような誘電
体分離を用いずに多数セルの直列接続を可能にする分離
方法として、ジャンクション分離が知られている。
In order to avoid this problem, a junction separation is known as a separation method that enables a series connection of many cells without using the above-described dielectric separation.

【0008】このジャンクション分離を用いて複数のホ
トダイオードセルを直列接続する例としては、昭和52
年度の電子通信学会総合全国大会において林豊氏により
2−80貢に開示されたSOS(silicon on sapphire )
基板上に形成される直列接続のホトダイオードをジャン
クション分離でアイソレートする方法、および1998
年3月の第45回応用物理学会関係連合講演会において
高遠秀尚氏により29p−P−13に開示されたSOI
基板上に形成される直列接続のホトダイオードをジャン
クション分離でアイソレートする方法などがある。
An example of connecting a plurality of photodiode cells in series using this junction separation is shown in FIG.
(Silicon on sapphire) disclosed by Mr. Yutaka Hayashi at the IEICE General Conference 2007
Method of isolating a photodiode connected in series formed on a substrate by junction separation, and 1998
SOI disclosed on 29p-P-13 by Hidetaka Takato at the 45th Annual Conference of the Japan Society of Applied Physics at the 45th Annual Meeting of the Japan Society of Applied Physics
There is a method of isolating photodiodes connected in series formed on a substrate by junction separation.

【0009】図4(a)にジャンクション分離でアイソ
レートされる直列接続のホトダイオードを形成する従来
のSOI基板の断面構造例を示す。SOI基板のp型シ
リコン層230に0.5μm程度の浅い拡散のn型不純
物拡散層232がn型不純物分離層231と接続される
ように形成され、これらp型シリコン層230、n型不
純物分離層231およびn型不純物拡散層232がホト
ダイオードセルとなっている。そして、ホトダイオード
セルのn型不純物分離層231の一部と次段のホトダイ
オードセルのp型シリコン層230の一部とが表面電極
250により接続されて、各ホトダイオードセルが直列
に接続されている。ただし、1は半導体支持基板で2は
絶縁膜である。
FIG. 4A shows an example of a cross-sectional structure of a conventional SOI substrate on which a series-connected photodiode isolated by junction separation is formed. An n-type impurity diffusion layer 232 having a shallow diffusion of about 0.5 μm is formed in the p-type silicon layer 230 of the SOI substrate so as to be connected to the n-type impurity separation layer 231. The layer 231 and the n-type impurity diffusion layer 232 form a photodiode cell. A part of the n-type impurity isolation layer 231 of the photodiode cell and a part of the p-type silicon layer 230 of the next photodiode cell are connected by the surface electrode 250, and the respective photodiode cells are connected in series. Here, 1 is a semiconductor support substrate and 2 is an insulating film.

【0010】なお、特開平5−267635号公報に
は、半導体基板上に形成された絶縁膜上に第1不純物拡
散層を形成し、この第1不純物拡散層をこの層内垂直方
向に形成された高濃度な第2不純物拡散層により分離す
るフォトダイオードアレイが開示されている。
Japanese Patent Laid-Open No. Hei 5-267635 discloses that a first impurity diffusion layer is formed on an insulating film formed on a semiconductor substrate, and the first impurity diffusion layer is formed in a vertical direction in the layer. There is disclosed a photodiode array that is separated by a high-concentration second impurity diffusion layer.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述の
ジャンクション分離を用いた従来例では、図4(b)に
示す図4(a)のSOI基板の表面図から分かるよう
に、ホトダイオードセルを直列接続した光起電力装置の
最外周200は、ジャンクション分離ではないことか
ら、誘電体分離またはエアギャップで分離しなければな
らないという問題がある。この理由は、例えば、図5
(a)に示すように、光起電力装置の最外周をn型不純
物分離層231と同じにすると、全てのn型不純物拡散
層232がn型不純物分離層231で接続されてしまう
からである。あるいは、図5(b)に示すように、n型
不純物拡散層232がp型シリコン層230内に形成さ
れて最外周のn型不純物分離層231と接続しない構造
でも、n型不純物分離層231の電位が浮遊状態である
ため、光照射時にn型不純物分離層231に発生したキ
ャリアによりホトダイオードセル間に光電流と逆方向に
電流が流れ、光起電力装置の起電圧を下げる原因とな
る。つまり、ジャンクション分離の場合、分離層を共通
化することはできず、分離層はアノードと次段の力ソー
ドと同電位でなければならない。
However, in the conventional example using the above-described junction separation, as can be seen from the surface view of the SOI substrate shown in FIG. 4A, the photodiode cells are connected in series. Since the outermost periphery 200 of the photovoltaic device is not junction-separated, there is a problem that it must be separated by a dielectric separation or an air gap. The reason is, for example, FIG.
If the outermost periphery of the photovoltaic device is the same as the n-type impurity separation layer 231 as shown in FIG. 4A, all the n-type impurity diffusion layers 232 are connected by the n-type impurity separation layer 231. . Alternatively, as shown in FIG. 5B, even if the n-type impurity diffusion layer 232 is formed in the p-type silicon layer 230 and is not connected to the outermost n-type impurity separation layer 231, the n-type impurity separation layer 231 may be formed. Is in a floating state, carriers generated in the n-type impurity isolation layer 231 at the time of light irradiation cause a current to flow between the photodiode cells in a direction opposite to the photocurrent, which causes a reduction in the electromotive voltage of the photovoltaic device. That is, in the case of junction separation, the separation layer cannot be shared, and the separation layer must be at the same potential as the anode and the force sword of the next stage.

【0012】本発明は、上記の点に鑑みてなされたもの
であり、その目的とするところは、他の素子と集積化す
る場合にも、誘電体分離を用いる必要のない光起電力装
置を提供することにある。
The present invention has been made in view of the above points, and an object of the present invention is to provide a photovoltaic device which does not need to use dielectric isolation even when integrated with other elements. To provide.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
の請求項1記載の発明の光起電力装置は、半導体基板、
この半導体基板上に形成される絶縁膜、およびこの絶縁
膜上に形成され複数の光起電力セルを構成する半導体層
により成るSOI基板と、前記複数の光起電力セルを電
気的に接続する接続手段とを備え、前記複数の光起電力
セルのうち、互いに隣接する一方の光起電力セルは、前
記半導体層の表面から前記絶縁膜に伸びる第1導電型不
純物領域、およびこの第1導電型不純物領域により囲ま
れる第2導電型不純物領域により構成される一方、他方
の光起電力セルは、前記第1導電型不純物領域をこの第
1導電型不純物領域から離間して囲む別の第1導電型不
純物領域、およびこの別の第1導電型不純物領域と前記
一方の光起電力セルの第1導電型不純物領域との間に挟
まれる第2導電型不純物領域により構成され、前記接続
手段は、互いに隣接する前記一方の光起電力セルの第1
導電型不純物領域と前記他方の光起電力セルの第2導電
型不純物領域とを電気的に接続するものである。
According to a first aspect of the present invention, there is provided a photovoltaic device comprising: a semiconductor substrate;
An SOI substrate formed of an insulating film formed on the semiconductor substrate and a semiconductor layer forming a plurality of photovoltaic cells formed on the insulating film, and a connection for electrically connecting the plurality of photovoltaic cells Means, wherein one of the plurality of photovoltaic cells adjacent to each other is a first conductivity type impurity region extending from the surface of the semiconductor layer to the insulating film, and the first conductivity type. The other photovoltaic cell, which is constituted by a second conductivity type impurity region surrounded by an impurity region, has another first conductivity type surrounding the first conductivity type impurity region at a distance from the first conductivity type impurity region. Type impurity region, and a second conductivity type impurity region sandwiched between the other first conductivity type impurity region and the first conductivity type impurity region of the one photovoltaic cell. Next to each other The first of the one photovoltaic cell
The conductive type impurity region is electrically connected to the second conductive type impurity region of the other photovoltaic cell.

【0014】この構造では、内側の光起電力セルの第1
導電型不純物領域と外側の光起電力セルの第2導電型不
純物領域とが電気的に接続されるので、内側の光起電力
セルの第1導電型不純物領域が光起電力セル間の分離層
として機能するようになる。このように、複数の光起電
力セルが電気的に直列接続される上記構造において、光
起電力セル間の分離層として機能する第1導電型不純物
領域が電気的に浮遊状態となることがなくなり、光照射
時に光起電力セル間に光電流と逆方向に電流が流れるよ
うなことがなくなる。これにより、他の素子と集積化す
る場合にも、誘電体分離を用いる必要がなくなる。
In this structure, the first of the inner photovoltaic cells
Since the conductivity type impurity region and the second conductivity type impurity region of the outer photovoltaic cell are electrically connected, the first conductivity type impurity region of the inner photovoltaic cell is separated from the photovoltaic cell by a separation layer. Will function as As described above, in the above-described structure in which the plurality of photovoltaic cells are electrically connected in series, the first conductivity type impurity region functioning as a separation layer between the photovoltaic cells does not float electrically. In addition, current does not flow between photovoltaic cells in the direction opposite to the photocurrent during light irradiation. This eliminates the need to use dielectric isolation even when integrating with other elements.

【0015】なお、前記接続手段は、透光性の導電膜に
より成り、互いに隣接する前記一方の光起電力セルの第
1導電型不純物領域と前記他方の光起電力セルの第2導
電型不純物領域との境界にあたる前記半導体層の上面に
設けられるとともに、前記境界のほぼ全周に形成される
構造でもよい(請求項2)。この構造では、導電膜が透
光性であるので、その導電膜により遮光されて光短絡電
流が減少するようなことがない。また、光起電力セル間
の分離層として機能する第1導電型不純物領域の電位が
安定するようになり、開放電圧が降下しなくなる。
The connecting means is formed of a light-transmitting conductive film, and the first conductive type impurity region of the one adjacent photovoltaic cell and the second conductive type impurity region of the other photovoltaic cell are adjacent to each other. A structure may be provided on the upper surface of the semiconductor layer at the boundary with the region and formed almost all around the boundary (claim 2). In this structure, since the conductive film is translucent, there is no possibility that light is short-circuited by the conductive film and the short-circuit current is reduced. Further, the potential of the first conductivity type impurity region functioning as a separation layer between the photovoltaic cells is stabilized, and the open voltage does not drop.

【0016】また、前記接続手段は、互いに隣接する前
記一方の光起電力セルの第1導電型不純物領域と前記他
方の光起電力セルの第2導電型不純物領域との境界にあ
たる前記半導体層の上面に設けられる遮光性の導電膜で
あり、この遮光性の導電膜は前記境界ごとに少なくとも
2つ前記境界の一部に設けられる構造でもよい(請求項
2)。この構造では、遮光性の導電膜が境界ごとに少な
くとも2つその境界の一部に設けられるので、その全部
に設けられる場合よりも遮光エリアが小さくなり、その
導電膜の遮光による光短絡電流の減少量が低減するよう
になる。また、その遮光性の導電膜を適当な間隔をおい
て配置することにより、光起電力セル間の分離層として
機能する第1導電型不純物領域の電位が安定するように
なる。さらに、遮光性の導電膜として安価なアルミニウ
ムなどを使用することが可能になる。
Further, the connecting means may be provided in the semiconductor layer corresponding to a boundary between the first conductivity type impurity region of the one photovoltaic cell and the second conductivity type impurity region of the other photovoltaic cell adjacent to each other. It is a light-shielding conductive film provided on the upper surface, and the light-shielding conductive film may have a structure in which at least two of the light-shielding conductive films are provided on a part of the boundary for each of the boundaries. In this structure, since at least two light-shielding conductive films are provided at a part of each boundary at each boundary, the light-shielding area is smaller than when all of the conductive films are provided. The decrease amount is reduced. By arranging the light-shielding conductive films at appropriate intervals, the potential of the first conductivity type impurity region functioning as a separation layer between photovoltaic cells is stabilized. Further, inexpensive aluminum or the like can be used as the light-shielding conductive film.

【0017】さらに、前記複数の光起電力セルはそれぞ
れ同一の体積を有する構造でもよい(請求項2)。この
構造では、各光起電力セル内で発生するキャリア量が等
しくなるので、各光起電力セルで同等の光短絡電流が得
られるようになる。これにより、光短絡電流の不均一に
よるロスを防止することが可能になる。
Further, each of the plurality of photovoltaic cells may have a structure having the same volume. In this structure, the amount of carriers generated in each photovoltaic cell becomes equal, so that the same photo-short current can be obtained in each photovoltaic cell. This makes it possible to prevent loss due to uneven optical short-circuit current.

【0018】[0018]

【発明の実施の形態】図1(a)および(b)はそれぞ
れ本発明の第1実施形態に係る光起電力装置の一部を示
す概略平面図および(a)におけるX−X’線の概略断
面図で、以下この図を用いて、第1実施形態について説
明する。ただし、図1(a)にはX’を原点とした場合
の第2象限に相当する部分が示されている。また、本光
起電力装置の各部の特定を明確にするために図1中の括
弧内の符号を適宜使用する。
1A and 1B are a schematic plan view showing a part of a photovoltaic device according to a first embodiment of the present invention and a line XX 'in FIG. 1A, respectively. The first embodiment will be described with reference to this schematic sectional view. However, FIG. 1A shows a portion corresponding to the second quadrant when X ′ is the origin. Further, in order to clarify the specification of each part of the photovoltaic device, reference numerals in parentheses in FIG. 1 are appropriately used.

【0019】本光起電力装置は、PDAであって、単結
晶シリコンなどにより成る半導体基板1、この半導体基
板1の一主表面上に形成されるシリコン酸化膜などによ
り成る絶縁膜2、およびこの絶縁膜2上に形成され複数
(図1の例では3つ)のホトダイオードセル(光起電力
セル)Cを構成する半導体層3により成るSOI基板
と、表面電極4と、複数のホトダイオードセルCを電気
的に接続する表面電極5と、表面電極6とにより構成さ
れている。
This photovoltaic device is a PDA, which is a semiconductor substrate 1 made of single crystal silicon or the like, an insulating film 2 made of a silicon oxide film or the like formed on one main surface of the semiconductor substrate 1, and a PDA. An SOI substrate formed of a semiconductor layer 3 which is formed on the insulating film 2 and constitutes a plurality (three in the example of FIG. 1) of photodiode cells (photovoltaic cells) C, a surface electrode 4, and a plurality of photodiode cells C It comprises a surface electrode 5 and a surface electrode 6 which are electrically connected.

【0020】複数のホトダイオードセルCのうち、互い
に隣接する一方のホトダイオードセルCは、半導体層3
の表面から絶縁膜2に伸びるn型不純物分離層(第1導
電型不純物領域)31、およびこのn型不純物分離層3
1により囲まれるp型シリコン層(第2導電型不純物領
域)30により構成される一方、他方のホトダイオード
セルCは、上記n型不純物分離層31をこのn型不純物
分離層31から離間して囲む別のn型不純物分離層3
1、およびこの別のn型不純物分離層31と上記一方の
ホトダイオードセルCのn型不純物分離層31との間に
挟まれるp型シリコン層30により構成される。
Of the plurality of photodiode cells C, one of the photodiode cells C adjacent to each other has a semiconductor layer 3
N-type impurity separation layer (first conductivity type impurity region) 31 extending from the surface of the substrate to insulating film 2 and n-type impurity separation layer 3
1, the other photodiode cell C surrounds the n-type impurity isolation layer 31 at a distance from the n-type impurity isolation layer 31. Another n-type impurity separation layer 3
1 and a p-type silicon layer 30 sandwiched between the other n-type impurity isolation layer 31 and the n-type impurity isolation layer 31 of the one photodiode cell C.

【0021】すなわち、図1(b)に示す例では、互い
に隣接する一方のホトダイオードセルC1は、半導体層
3の表面から絶縁膜2に伸びるn型不純物分離層31
1、およびこのn型不純物分離層311により囲まれる
p型シリコン層301により構成されている一方、他方
のホトダイオードセルC2は、n型不純物分離層311
をこのn型不純物分離層311から離間して囲むn型不
純物分離層312、およびこのn型不純物分離層312
とn型不純物分離層311との間に挟まれるp型シリコ
ン層302により構成されている。同様に、互いに隣接
するホトダイオードセルC2,C3においも、ホトダイ
オードセルC3は、n型不純物分離層312をこのn型
不純物分離層312から離間して囲むn型不純物分離層
313、およびこのn型不純物分離層313とn型不純
物分離層312との間に挟まれるp型シリコン層303
により構成されている。
That is, in the example shown in FIG. 1B, one of the photodiode cells C1 adjacent to each other has an n-type impurity isolation layer 31 extending from the surface of the semiconductor layer 3 to the insulating film 2.
1 and a p-type silicon layer 301 surrounded by the n-type impurity isolation layer 311, while the other photodiode cell C 2 includes an n-type impurity isolation layer 311.
Is separated from the n-type impurity isolation layer 311, and the n-type impurity isolation layer 312
And an n-type impurity separation layer 311. Similarly, also in the photodiode cells C2 and C3 adjacent to each other, the photodiode cell C3 includes the n-type impurity isolation layer 313 surrounding the n-type impurity isolation layer 312 at a distance from the n-type impurity isolation layer 312, and the n-type impurity isolation layer 313. P-type silicon layer 303 sandwiched between isolation layer 313 and n-type impurity isolation layer 312
It consists of.

【0022】表面電極4は、透光性の導電膜により四角
状に形成されて成り、ホトダイオードセルC1における
p型シリコン層301の上面中央に設けられている。第
1実施形態では、この表面電極4がPDAのアノード電
極となる。
The surface electrode 4 is formed in a square shape by a light-transmitting conductive film, and is provided at the center of the upper surface of the p-type silicon layer 301 in the photodiode cell C1. In the first embodiment, this surface electrode 4 becomes the anode electrode of the PDA.

【0023】表面電極(接続手段)5は、互いに隣接す
る一方のホトダイオードセルCのn型不純物分離層31
と他方のホトダイオードセルCのp型シリコン層30と
を電気的に接続するもので、本第1実施形態では、透光
性の導電膜により成り、図1(b)に示すように、互い
に隣接する一方のホトダイオードセルCのn型不純物分
離層31と他方のホトダイオードセルCのp型シリコン
層30との境界にあたる半導体層3の上面に設けられて
いるとともに、図1(a)に示すように、その境界の全
周に形成されている。
The surface electrode (connection means) 5 is connected to the n-type impurity isolation layer 31 of one of the photodiode cells C adjacent to each other.
And electrically connects to the p-type silicon layer 30 of the other photodiode cell C. In the first embodiment, it is made of a light-transmitting conductive film, and is adjacent to each other as shown in FIG. 1A is provided on the upper surface of the semiconductor layer 3 at the boundary between the n-type impurity separation layer 31 of one photodiode cell C and the p-type silicon layer 30 of the other photodiode cell C, as shown in FIG. , Formed all around the boundary.

【0024】表面電極6は、透光性の導電膜により成
り、ホトダイオードセルC3におけるn型不純物分離層
31の上面に設けられている。この表面電極6がPDA
のカソード電極となる。
The surface electrode 6 is made of a light-transmitting conductive film, and is provided on the upper surface of the n-type impurity isolation layer 31 in the photodiode cell C3. This surface electrode 6 is a PDA
Of the cathode electrode.

【0025】このように構成される本光起電力装置につ
いてさらに詳述すると、第1実施形態では、p型シリコ
ン層30は、厚みが約3μmで、不純物濃度が1×10
15〜1×1016cm-3程度のものである。
The photovoltaic device thus constructed will be described in further detail. In the first embodiment, the p-type silicon layer 30 has a thickness of about 3 μm and an impurity concentration of 1 × 10
It is about 15 to 1 × 10 16 cm −3 .

【0026】SOI基板の形成方法には、絶縁層上に気
相、液相および固相の各相で単結晶シリコンを成長させ
るSOI成長法、基板を張り合わせる張り合わせSOI
法、および単結晶シリコン中に酸素をイオン注入して内
部に絶縁層を形成するSIMOX(separation by impla
nted oxygen)法などがある。
The SOI substrate can be formed by an SOI growth method in which single-crystal silicon is grown on the insulating layer in each of a gas phase, a liquid phase, and a solid phase.
SIMOX (separation by impla
nted oxygen) method.

【0027】SOI基板上にX’を中心としてp型シリ
コン層30を囲む3重のn型不純物分離層31が形成さ
れている。これら3重のn型不純物分離層31は互いに
離間されており、n型不純物分離層31に挟まれたp型
シリコン層30がそれぞれホトダイオードセルCとなっ
ている。各ホトダイオードセルCのp型シリコン層30
の表面には、n型不純物分離層31と接続される1.0
μm程度の浅い拡散のn型不純物拡散層32が形成され
ている。これにより、p型シリコン層30がホトダイオ
ードセルCのアノードとして、そして互いに接続してい
るn型不純物分離層31およびn型不純物拡散層32が
ホトダイオードセルCの力ソードとして機能する。
A triple n-type impurity isolation layer 31 surrounding the p-type silicon layer 30 with X 'as the center is formed on the SOI substrate. These triple n-type impurity isolation layers 31 are separated from each other, and the p-type silicon layers 30 sandwiched between the n-type impurity isolation layers 31 each constitute a photodiode cell C. P-type silicon layer 30 of each photodiode cell C
Is connected to n-type impurity isolation layer 31
An n-type impurity diffusion layer 32 having a shallow diffusion of about μm is formed. Thereby, the p-type silicon layer 30 functions as an anode of the photodiode cell C, and the n-type impurity separation layer 31 and the n-type impurity diffusion layer 32 connected to each other function as a force source of the photodiode cell C.

【0028】そして、ホトダイオードセルCのn型不純
物分離層31の一部と外側のホトダイオードセルCのp
型シリコン層30一部とが表面電極5により接続され
て、各ホトダイオードセルCが直列に接続されている。
A part of the n-type impurity isolation layer 31 of the photodiode cell C and the p-type
Each photodiode cell C is connected in series by connecting a part of the mold silicon layer 30 by the surface electrode 5.

【0029】表面電極5は、厚さが100nm程度のI
TO(indium tin oxide:酸化インジウム錫)により成
り、p型シリコン層30およびn型不純物分離層31の
境界部(境界およびこの近傍部分)の全周に形成されて
いる。これら表面電極5は、まず、半導体層3の上層に
形成されるシリコン酸化膜33における上記境界部に該
当する部分の除去を行い、次いで、その除去により得ら
れる溝にITOを例えば電子ビーム蒸着法によって埋め
込むことにより形成される。なお、上述の表面電極4,
6もこれと同様にして形成される。
The surface electrode 5 has a thickness of about 100 nm.
It is made of TO (indium tin oxide) and is formed all around the boundary (the boundary and the vicinity thereof) between the p-type silicon layer 30 and the n-type impurity separation layer 31. These surface electrodes 5 are formed by first removing a portion corresponding to the above boundary portion in the silicon oxide film 33 formed on the semiconductor layer 3, and then depositing ITO in a groove obtained by the removal by, for example, electron beam evaporation. Formed by embedding. In addition, the above-mentioned surface electrode 4,
6 is formed in the same manner.

【0030】隣接したホトダイオードセルのp型シリコ
ン層30とn型不純物分離層31によりpnpトランジ
スタが形成されるため、表面電極5はp型シリコン層3
0およびn型不純物分離層31の境界部のほぼ全周に形
成されることが望ましい。これは、表面電極5によるp
型シリコン層30およびn型不純物分離層31の接続が
不十分であると、pnpトランジスタのベース領域にあ
たるn型不純物分離層31が電気的に浮遊状態となり、
トランジスタ電流が流れてホトダイオードセルの起電圧
を下げる場合があるためである。
Since the p-type silicon layer 30 and the n-type impurity separation layer 31 of the adjacent photodiode cell form a pnp transistor, the surface electrode 5 is
It is desirable to form it almost all around the boundary between the 0 and n-type impurity isolation layers 31. This is due to p
If the connection between the n-type impurity isolation layer 31 and the n-type silicon layer 30 is insufficient, the n-type impurity isolation layer 31 corresponding to the base region of the pnp transistor is in an electrically floating state,
This is because a transistor current may flow to lower the electromotive voltage of the photodiode cell.

【0031】また、透明な電極4〜6を用いるのは、不
透明な電極による遮光に起因するp型シリコン層30お
よびn型不純物分離層31への入射光量の減少を防止す
るためである。
The reason why the transparent electrodes 4 to 6 are used is to prevent a decrease in the amount of light incident on the p-type silicon layer 30 and the n-type impurity separation layer 31 due to light shielding by the opaque electrode.

【0032】さらに、p型シリコン層30、n型不純物
分離層31およびn型不純物拡散層32を合わせたホト
ダイオードセルの体積は3つのホトダイオードセルで同
等になっている。このように体積を同等にすると、キャ
リアの拡散長が充分に大きい場合、ホトダイオードセル
内のp型シリコン層30、n型不純物分離層31および
n型不純物拡散層32で光により生成されるキャリアの
総量が各ホトダイオードセルで同等になる。そうする
と、ホトダイオードセルで発生する光短絡電流はそのキ
ャリアの総量で決まるので、各ホトダイオードセルで発
生する光短絡電流が等しくなる。直列接続のホトダイオ
ードセルでは、1つでも光短絡電流が小さいとその小さ
い光短絡電流によって直列接続のホトダイオードセル全
体の光短絡電流が律速されることになるが、上記のよう
に体積を同等にすることで各ホトダイオードセルで発生
する光短絡電流を等しくすることができ、小さい光短絡
電流による全体の光短絡電流の律速を防止することがで
きる。これにより、光短絡電流の不均一によるロスを防
止することが可能になる。
Further, the volume of the photodiode cell including the p-type silicon layer 30, the n-type impurity separation layer 31, and the n-type impurity diffusion layer 32 is equal in the three photodiode cells. When the diffusion length of the carrier is sufficiently large when the volume is made equal in this manner, the carrier generated by light in the p-type silicon layer 30, the n-type impurity separation layer 31 and the n-type impurity diffusion layer 32 in the photodiode cell can be reduced. The total amount is equal for each photodiode cell. Then, since the optical short-circuit current generated in the photodiode cells is determined by the total amount of the carriers, the optical short-circuit current generated in each photodiode cell becomes equal. In a series-connected photodiode cell, if at least one photo-short current is small, the photo-short current of the entire series-connected photo-diode cell is rate-determined by the small photo-short current. As a result, the optical short-circuit current generated in each photodiode cell can be equalized, and the rate-limiting of the entire optical short-circuit current due to the small optical short-circuit current can be prevented. This makes it possible to prevent loss due to uneven optical short-circuit current.

【0033】以上、第1実施形態によれば、図1に示す
構造により、ホトダイオードセル間の分離層として機能
するn型不純物分離層31が電気的に浮遊状態になるこ
とがないので、光照射時にホトダイオードセル間に光電
流と逆方向に電流が流れなくなり、他の素子と集積化す
る場合にも、誘電体分離を用いる必要がない。
As described above, according to the first embodiment, the structure shown in FIG. 1 does not cause the n-type impurity separation layer 31 functioning as a separation layer between photodiode cells to be in an electrically floating state. Sometimes the current does not flow between the photodiode cells in the direction opposite to the photocurrent, and it is not necessary to use dielectric isolation even when integrating with other elements.

【0034】図2(a)および(b)はそれぞれ本発明
の第2実施形態に係る光起電力装置の一部を示す概略平
面図および(a)におけるX−X’線の概略断面図で、
以下この図を用いて、第2実施形態について説明する。
FIGS. 2A and 2B are a schematic plan view showing a part of a photovoltaic device according to a second embodiment of the present invention and a schematic sectional view taken along line XX 'in FIG. ,
Hereinafter, the second embodiment will be described with reference to FIG.

【0035】本光起電力装置は、半導体基板1および絶
縁膜2を第1実施形態と同様に備えているほか、第1実
施形態と相違する点として、表面電極4a,5a,6
a、およびこれらの各表面電極により構造が第1実施形
態とは異なる上層のシリコン酸化膜33a以外は半導体
層3と同様に形成される半導体層3aを備えている。
This photovoltaic device includes a semiconductor substrate 1 and an insulating film 2 in the same manner as in the first embodiment, and differs from the first embodiment in that the surface electrodes 4a, 5a, 6
a, and a semiconductor layer 3a formed in the same manner as the semiconductor layer 3 except for an upper silicon oxide film 33a whose structure is different from that of the first embodiment due to each of these surface electrodes.

【0036】表面電極4aは、遮光性の導電膜により四
角状に形成されて成り、ホトダイオードセルC1におけ
るp型シリコン層301の上面中央に設けられている。
この表面電極4aはPDAのアノード電極となる。
The surface electrode 4a is formed in a rectangular shape by a light-shielding conductive film, and is provided at the center of the upper surface of the p-type silicon layer 301 in the photodiode cell C1.
This surface electrode 4a becomes an anode electrode of the PDA.

【0037】表面電極(接続手段)5aは、互いに隣接
する一方のホトダイオードセルCのn型不純物分離層3
1と他方のホトダイオードセルCのp型シリコン層30
とを電気的に接続するもので、本第2実施形態では、互
いに隣接する一方のホトダイオードセルCのn型不純物
分離層31と他方のホトダイオードセルCのp型シリコ
ン層30との境界にあたる半導体層3の上面に設けられ
る遮光性の導電膜により成り、この遮光性の導電膜は上
記境界ごとに4つその境界の一部に設けられている。
The surface electrode (connection means) 5a is connected to the n-type impurity separation layer 3 of one of the photodiode cells C adjacent to each other.
The p-type silicon layer 30 of the first and the other photodiode cells C
In the second embodiment, the semiconductor layer which corresponds to the boundary between the n-type impurity isolation layer 31 of one of the adjacent photodiode cells C and the p-type silicon layer 30 of the other photodiode cell C is provided. The light-shielding conductive film is provided on the upper surface of the substrate 3. The four light-shielding conductive films are provided at a part of each of the boundaries.

【0038】表面電極6aは、ホトダイオードセルC3
のn型不純物分離層31の上面に設けられる遮光性の導
電膜により成り、ホトダイオードセルC3の四隅に形成
されている。この表面電極6aはPDAのカソード電極
となる。
The surface electrode 6a is connected to the photodiode cell C3.
Is formed of a light-shielding conductive film provided on the upper surface of the n-type impurity separation layer 31, and is formed at four corners of the photodiode cell C3. This surface electrode 6a becomes a cathode electrode of the PDA.

【0039】このように構成される本光起電力装置につ
いてさらに詳述すると、第2実施形態では、p型シリコ
ン層30は、厚みが約3μmで、不純物濃度が1×10
15〜1×1016cm-3程度のものである。
The photovoltaic device thus configured will be described in further detail. In the second embodiment, the p-type silicon layer 30 has a thickness of about 3 μm and an impurity concentration of 1 × 10
It is about 15 to 1 × 10 16 cm −3 .

【0040】SOI基板上にX’を中心としてp型シリ
コン層30を囲む3重のn型不純物分離層31が形成さ
れている。これら3重のn型不純物分離層31は互いに
離間されており、n型不純物分離層31に挟まれたp型
シリコン層30がそれぞれホトダイオードセルCとなっ
ている。各ホトダイオードセルCのp型シリコン層30
の表面には、n型不純物分離層31と接続される1.0
μm程度の浅い拡散のn型不純物拡散層32が形成され
ている。これにより、p型シリコン層30がホトダイオ
ードセルCのアノードとして、そして互いに接続してい
るn型不純物分離層31およびn型不純物拡散層32が
ホトダイオードセルCの力ソードとして機能する。
A triple n-type impurity isolation layer 31 surrounding the p-type silicon layer 30 with X 'as the center is formed on the SOI substrate. These triple n-type impurity isolation layers 31 are separated from each other, and the p-type silicon layers 30 sandwiched between the n-type impurity isolation layers 31 each constitute a photodiode cell C. P-type silicon layer 30 of each photodiode cell C
Is connected to n-type impurity isolation layer 31
An n-type impurity diffusion layer 32 having a shallow diffusion of about μm is formed. Thereby, the p-type silicon layer 30 functions as an anode of the photodiode cell C, and the n-type impurity separation layer 31 and the n-type impurity diffusion layer 32 connected to each other function as a force source of the photodiode cell C.

【0041】そして、ホトダイオードセルCのn型不純
物分離層31の一部と外側のホトダイオードセルCのp
型シリコン層30一部とが表面電極5aにより接続され
て、各ホトダイオードセルCが直列に接続されている。
Then, a part of the n-type impurity isolation layer 31 of the photodiode cell C and the p-type
A part of the silicon mold layer 30 is connected by the surface electrode 5a, and the photodiode cells C are connected in series.

【0042】表面電極5aは、1μm程度の厚さのアル
ミニウムにより成り、p型シリコン層30およびn型不
純物分離層31の境界部であってホトダイオードセルC
1,C2の四隅に形成されている。これら表面電極5a
は、まず、半導体層3の上層に形成されるシリコン酸化
膜33aにおける上記四隅に該当する部分の除去を行
い、次いで、その除去により得られる溝にアルミニウム
を例えばスパッタ法で埋め込むことにより形成される。
なお、上述の表面電極4a,6aもこれと同様にして形
成される。
The surface electrode 5a is made of aluminum having a thickness of about 1 μm, and is located at the boundary between the p-type silicon layer 30 and the n-type impurity isolation layer 31 and is located at the photodiode cell C.
1, and C2 are formed at the four corners. These surface electrodes 5a
Is formed by first removing portions corresponding to the four corners of the silicon oxide film 33a formed above the semiconductor layer 3, and then embedding aluminum in a groove obtained by the removal, for example, by a sputtering method. .
The above-mentioned surface electrodes 4a and 6a are formed in the same manner.

【0043】表面電極5a,6aを四隅に配置するの
は、遮光性の電極により遮光される面積をなるべく少な
くし、かつベース領域であるn型不純物分離層31が電
気的に浮遊状態になる程度を小さくし、開放電圧が下が
ることを防止するためである。
The reason why the surface electrodes 5a and 6a are arranged at the four corners is that the area shielded by the light-shielding electrode is reduced as much as possible and that the n-type impurity isolation layer 31 as the base region is in an electrically floating state. In order to prevent the open-circuit voltage from lowering.

【0044】さらに、PDAから得られる光短絡電流が
他よりも小さなホトダイオードセルによって律速されな
いようにすべく、p型シリコン層30、n型不純物分離
層31およびn型不純物拡散層32を合わせたホトダイ
オードセルの体積は3つのホトダイオードセルで同等に
なっている。これにより、光短絡電流の不均一によるロ
スを防止することが可能になる。
Furthermore, in order to prevent the photo-short current obtained from the PDA from being limited by a photodiode cell smaller than the others, a photodiode in which the p-type silicon layer 30, the n-type impurity separation layer 31 and the n-type impurity diffusion layer 32 are combined. The cell volume is equivalent for the three photodiode cells. This makes it possible to prevent loss due to uneven optical short-circuit current.

【0045】以上、第2実施形態によれば、図2に示す
構造により、ホトダイオードセル間の分離層として機能
するn型不純物分離層31が電気的に浮遊状態になるこ
とがないので、光照射時にホトダイオードセル間に光電
流と逆方向に電流が流れなくなり、他の素子と集積化す
る場合にも、誘電体分離を用いる必要がない。
As described above, according to the second embodiment, the structure shown in FIG. 2 does not cause the n-type impurity separation layer 31 functioning as a separation layer between photodiode cells to be in an electrically floating state. Sometimes the current does not flow between the photodiode cells in the direction opposite to the photocurrent, and it is not necessary to use dielectric isolation even when integrating with other elements.

【0046】なお、第1および第2実施形態では、第1
および第2導電型は、それぞれ、n型およびp型になっ
ているが、p型およびn型でもよい。この場合、アノー
ドおよびカソードの関係が逆になる。
In the first and second embodiments, the first
The second conductivity type is n-type and p-type, respectively, but may be p-type and n-type. In this case, the relationship between the anode and the cathode is reversed.

【0047】[0047]

【発明の効果】以上のことから明らかなように、請求項
1記載の発明によれば、半導体基板、この半導体基板上
に形成される絶縁膜、およびこの絶縁膜上に形成され複
数の光起電力セルを構成する半導体層により成るSOI
基板と、前記複数の光起電力セルを電気的に接続する接
続手段とを備え、前記複数の光起電力セルのうち、互い
に隣接する一方の光起電力セルは、前記半導体層の表面
から前記絶縁膜に伸びる第1導電型不純物領域、および
この第1導電型不純物領域により囲まれる第2導電型不
純物領域により構成される一方、他方の光起電力セル
は、前記第1導電型不純物領域をこの第1導電型不純物
領域から離間して囲む別の第1導電型不純物領域、およ
びこの別の第1導電型不純物領域と前記一方の光起電力
セルの第1導電型不純物領域との間に挟まれる第2導電
型不純物領域により構成され、前記接続手段は、互いに
隣接する前記一方の光起電力セルの第1導電型不純物領
域と前記他方の光起電力セルの第2導電型不純物領域と
を電気的に接続するので、他の素子と集積化する場合に
も、誘電体分離を用いる必要がなくなる。
As is apparent from the above description, according to the first aspect of the present invention, a semiconductor substrate, an insulating film formed on the semiconductor substrate, and a plurality of photovoltaic devices formed on the insulating film. SOI comprising a semiconductor layer constituting a power cell
A substrate, and a connecting means for electrically connecting the plurality of photovoltaic cells, and among the plurality of photovoltaic cells, one of the photovoltaic cells adjacent to each other is formed from the surface of the semiconductor layer. The other photovoltaic cell includes the first conductivity type impurity region extending to the insulating film and the second conductivity type impurity region surrounded by the first conductivity type impurity region. Another first conductivity type impurity region surrounding the first conductivity type impurity region at a distance from the first conductivity type impurity region, and between the another first conductivity type impurity region and the first conductivity type impurity region of the one photovoltaic cell. The second conductive type impurity region is sandwiched between the first conductive type impurity region of the one photovoltaic cell and the second conductive type impurity region of the other photovoltaic cell. Electrically connect In, also in the case of integration with other elements, it is not necessary to use a dielectric isolation.

【0048】請求項2記載の発明によれば、前記接続手
段は、透光性の導電膜により成り、互いに隣接する前記
一方の光起電力セルの第1導電型不純物領域と前記他方
の光起電力セルの第2導電型不純物領域との境界にあた
る前記半導体層の上面に設けられるとともに、前記境界
のほぼ全周に形成されるので、導電膜による遮光に起因
する光短絡電流の減少を防止することが可能になる。ま
た、光起電力セル間の分離層として機能する第1導電型
不純物領域の電位を安定させることが可能になり、開放
電圧の降下を防止することができる。
According to the second aspect of the present invention, the connecting means is made of a light-transmitting conductive film, and the first conductive type impurity region of the one photovoltaic cell and the other photovoltaic cell adjacent to each other. It is provided on the upper surface of the semiconductor layer at the boundary with the impurity region of the second conductivity type of the power cell, and is formed almost all around the boundary, thereby preventing a decrease in optical short-circuit current due to shading by the conductive film. It becomes possible. In addition, it is possible to stabilize the potential of the first conductivity type impurity region functioning as a separation layer between photovoltaic cells, and to prevent a drop in open-circuit voltage.

【0049】請求項3記載の発明によれば、前記接続手
段は、互いに隣接する前記一方の光起電力セルの第1導
電型不純物領域と前記他方の光起電力セルの第2導電型
不純物領域との境界にあたる前記半導体層の上面に設け
られる遮光性の導電膜であり、この遮光性の導電膜は前
記境界ごとに少なくとも2つ前記境界の一部に設けられ
るので、導電膜による遮光に起因する光短絡電流の減少
量を低減することができる。また、光起電力セル間の分
離層として機能する第1導電型不純物領域の電位を安定
させることが可能になる。さらに、遮光性の導電膜とし
て安価なアルミニウムなどを使用することが可能にな
る。
According to the third aspect of the present invention, the connecting means includes the first conductive type impurity region of the one photovoltaic cell and the second conductive type impurity region of the other photovoltaic cell adjacent to each other. And a light-shielding conductive film provided on the upper surface of the semiconductor layer at the boundary between the light-shielding layer and the light-shielding conductive film. The amount of decrease in the optical short circuit current can be reduced. Further, it is possible to stabilize the potential of the first conductivity type impurity region functioning as a separation layer between photovoltaic cells. Further, inexpensive aluminum or the like can be used as the light-shielding conductive film.

【0050】請求項4記載の発明によれば、前記複数の
光起電力セルはそれぞれ同一の体積を有するので、各光
起電力セルで同等の光短絡電流を得ることが可能にな
り、光短絡電流の不均一によるロスを防止することが可
能になる。
According to the fourth aspect of the present invention, since the plurality of photovoltaic cells each have the same volume, it is possible to obtain the same optical short circuit current in each of the photovoltaic cells. Loss due to uneven current can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)および(b)はそれぞれ本発明の第1実
施形態に係る光起電力装置の一部を示す概略平面図およ
び(a)におけるX−X’線の概略断面図である。
FIGS. 1A and 1B are a schematic plan view showing a part of a photovoltaic device according to a first embodiment of the present invention and a schematic sectional view taken along line XX ′ in FIG. .

【図2】(a)および(b)はそれぞれ本発明の第2実
施形態に係る光起電力装置の一部を示す概略平面図およ
び(a)におけるX−X’線の概略断面図である。
FIGS. 2A and 2B are a schematic plan view showing a part of a photovoltaic device according to a second embodiment of the present invention and a schematic sectional view taken along line XX ′ in FIG. .

【図3】(a)および(b)はそれぞれ誘電体分離を用
いて各ホトダイオードセルを分離するPDAの断面構造
の例を示す図および(a)に示すPDAの表面構造の一
部を示す図である。
FIGS. 3A and 3B are diagrams each showing an example of a cross-sectional structure of a PDA in which each photodiode cell is separated by using dielectric isolation, and a diagram showing a part of the surface structure of the PDA shown in FIG. It is.

【図4】(a)および(b)はそれぞれジャンクション
分離でアイソレートされる直列接続のホトダイオードを
形成する従来のSOI基板の断面構造例を示す図および
(a)に示すSOI基板の表面構造の一部を示す図であ
る。
4 (a) and 4 (b) are views showing an example of a cross-sectional structure of a conventional SOI substrate forming a series-connected photodiode isolated by junction isolation, and FIG. 4 (a) shows a surface structure of the SOI substrate. It is a figure which shows a part.

【図5】(a)および(b)はともに図4(b)に示す
最外周の分離構造が誘電体分離またはエアギャップに制
限されることの説明図である。
5 (a) and 5 (b) are explanatory diagrams showing that the outermost peripheral isolation structure shown in FIG. 4 (b) is limited to a dielectric isolation or an air gap.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3,3a 半導体層 4,5,6 表面電極 4a,5a,6a 表面電極 30,301〜303 p型シリコン層 31,311〜313 n型不純物分離層 32,321〜323 n型不純物拡散層 33,33a シリコン酸化膜 C ホトダイオードセル Reference Signs List 1 semiconductor substrate 2 insulating film 3, 3a semiconductor layer 4, 5, 6 surface electrode 4a, 5a, 6a surface electrode 30, 301-303 p-type silicon layer 31, 311-313 n-type impurity separation layer 32, 321-323 n -Type impurity diffusion layer 33, 33a Silicon oxide film C Photodiode cell

フロントページの続き (72)発明者 鈴村 正彦 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 鈴木 裕二 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 白井 良史 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 岸田 貴司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 吉田 岳司 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5F051 AA02 BA05 BA14 DA16 DA20 GA04 GA06 Continued on the front page (72) Inventor Masahiko Suzumura 1048 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Works Co., Ltd. (72) Inventor Yuji Suzuki 1048 Odaka Kazuma Kadoma City, Osaka Prefecture Matsushita Electric Works Co., Ltd. Person Yoshifumi Shirai 1048 Kadoma Kadoma, Kadoma-shi, Osaka Prefecture (72) Inventor Takashi Kishida Takashi Kishida 1048 Kadoma Kadoma, Kadoma-shi, Osaka (72) Inside the Matsushita Electric Works, Ltd. 1048 Kadoma Matsushita Electric Works Co., Ltd. F-term (reference) 5F051 AA02 BA05 BA14 DA16 DA20 GA04 GA06

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板、この半導体基板上に形成さ
れる絶縁膜、およびこの絶縁膜上に形成され複数の光起
電力セルを構成する半導体層により成るSOI基板と、 前記複数の光起電力セルを電気的に接続する接続手段と
を備え、 前記複数の光起電力セルのうち、互いに隣接する一方の
光起電力セルは、前記半導体層の表面から前記絶縁膜に
伸びる第1導電型不純物領域、およびこの第1導電型不
純物領域により囲まれる第2導電型不純物領域により構
成される一方、他方の光起電力セルは、前記第1導電型
不純物領域をこの第1導電型不純物領域から離間して囲
む別の第1導電型不純物領域、およびこの別の第1導電
型不純物領域と前記一方の光起電力セルの第1導電型不
純物領域との間に挟まれる第2導電型不純物領域により
構成され、 前記接続手段は、互いに隣接する前記一方の光起電力セ
ルの第1導電型不純物領域と前記他方の光起電力セルの
第2導電型不純物領域とを電気的に接続する光起電力装
置。
An SOI substrate including a semiconductor substrate, an insulating film formed on the semiconductor substrate, and a semiconductor layer forming a plurality of photovoltaic cells formed on the insulating film; Connecting means for electrically connecting cells, wherein one of the plurality of photovoltaic cells adjacent to each other is a first conductive type impurity extending from the surface of the semiconductor layer to the insulating film. A second conductive type impurity region surrounded by the first conductive type impurity region, and the other photovoltaic cell separates the first conductive type impurity region from the first conductive type impurity region. And a second conductivity type impurity region sandwiched between the other first conductivity type impurity region and the first conductivity type impurity region of the one photovoltaic cell. Composed It said connection means is electrically connected to photovoltaic devices and a second conductive type impurity region of the first conductivity type impurity region and the other photovoltaic cells of the one photovoltaic cells adjacent to each other.
【請求項2】 前記接続手段は、透光性の導電膜により
成り、互いに隣接する前記一方の光起電力セルの第1導
電型不純物領域と前記他方の光起電力セルの第2導電型
不純物領域との境界にあたる前記半導体層の上面に設け
られるとともに、前記境界のほぼ全周に形成される請求
項1記載の光起電力装置。
2. The method according to claim 1, wherein the connecting unit is formed of a light-transmitting conductive film, and the first conductive type impurity region of the one photovoltaic cell and the second conductive type impurity of the other photovoltaic cell adjacent to each other. The photovoltaic device according to claim 1, wherein the photovoltaic device is provided on an upper surface of the semiconductor layer corresponding to a boundary with a region, and is formed substantially all around the boundary.
【請求項3】 前記接続手段は、互いに隣接する前記一
方の光起電力セルの第1導電型不純物領域と前記他方の
光起電力セルの第2導電型不純物領域との境界にあたる
前記半導体層の上面に設けられる遮光性の導電膜であ
り、この遮光性の導電膜は前記境界ごとに少なくとも2
つ前記境界の一部に設けられる請求項1記載の光起電力
装置。
3. The semiconductor device according to claim 2, wherein said connecting means includes a first conductive type impurity region of said one photovoltaic cell and a second conductive type impurity region of said other photovoltaic cell which are adjacent to each other. A light-shielding conductive film provided on the upper surface, and the light-shielding conductive film has at least two
The photovoltaic device according to claim 1, wherein the photovoltaic device is provided at a part of the boundary.
【請求項4】 前記複数の光起電力セルはそれぞれ同一
の体積を有する請求項1〜3のいずれかに記載の光起電
力装置。
4. The photovoltaic device according to claim 1, wherein each of the plurality of photovoltaic cells has the same volume.
JP36469098A 1998-12-22 1998-12-22 Photovoltaic device Expired - Fee Related JP3608410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36469098A JP3608410B2 (en) 1998-12-22 1998-12-22 Photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36469098A JP3608410B2 (en) 1998-12-22 1998-12-22 Photovoltaic device

Publications (2)

Publication Number Publication Date
JP2000188408A true JP2000188408A (en) 2000-07-04
JP3608410B2 JP3608410B2 (en) 2005-01-12

Family

ID=18482433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36469098A Expired - Fee Related JP3608410B2 (en) 1998-12-22 1998-12-22 Photovoltaic device

Country Status (1)

Country Link
JP (1) JP3608410B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306106B2 (en) 2012-12-18 2016-04-05 International Business Machines Corporation Monolithic integration of heterojunction solar cells

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306106B2 (en) 2012-12-18 2016-04-05 International Business Machines Corporation Monolithic integration of heterojunction solar cells
US9397246B2 (en) 2012-12-18 2016-07-19 International Business Machines Corporation Monolithic integration of heterojunction solar cells
US9472703B2 (en) 2012-12-18 2016-10-18 International Business Machines Corporation Monolithic integration of heterojunction solar cells
US9935223B2 (en) 2012-12-18 2018-04-03 International Business Machines Corporation Monolithic integration of heterojunction solar cells
US10256357B2 (en) 2012-12-18 2019-04-09 International Business Machines Corporation Monolithic integration of heterojunction solar cells
US10541343B2 (en) 2012-12-18 2020-01-21 International Business Machines Corporation Monolithic integration of heterojunction solar cells

Also Published As

Publication number Publication date
JP3608410B2 (en) 2005-01-12

Similar Documents

Publication Publication Date Title
KR100299024B1 (en) Light Valve Substrate Semiconductor Device
US4740826A (en) Vertical inverter
US5027177A (en) Floating base lateral bipolar phototransistor with field effect gate voltage control
US5008590A (en) Display arrangement having pin diode switching elements
US4916323A (en) Optical control circuit and a semiconductor device for realizing same
US4841350A (en) Static induction photothyristor having a non-homogeneously doped gate
JP2004119719A (en) Diode for optical sensor and image input circuit using same, and method of driving image input circuit
JP2001085731A (en) Photoelectric voltage generator
JP2008251524A (en) Horizontally composed electrooptic device
JP3608410B2 (en) Photovoltaic device
US4855805A (en) Nonlinear semiconductor element, liquid crystal display panel using the same and their manufacturing methods
US5144395A (en) Optically driven semiconductor device
JPH0734482B2 (en) Optically coupled semiconductor relay device
JPH01216581A (en) Semiconductor device
JPH1126786A (en) Integrated optical power generating element
JPH09186355A (en) Photodetector
JP2514308B2 (en) Light control semiconductor device
JP2005072387A (en) Optical semiconductor device, semiconductor relay device and optical signal receiver
JPS58118142A (en) Semicondutor device
JP2857397B2 (en) Method for manufacturing optically driven semiconductor device
JPS6215827Y2 (en)
JPH0523506B2 (en)
JPS61216358A (en) Visual sensor
CN115775840A (en) Photoelectric sensor and display panel
JP2005217041A (en) Tandem solar cell

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041004

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees