JP2000187583A - プロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、レジスタ−レジスタアーキテク
チャーを採用しているプロセッサにおいて、繰り返し処
理のオーバーヘッドを低減して、処理時間の短縮化を達
成するプロセッサを課題とする。 【解決手段】 この発明は、命令選択回路６により選択
された繰り返し処理を行う命令のレジスタ番号を、レジ
スタ番号差分値格納バッファ８の値に基づいてマスク番
号生成回路７により生成された新たなレジスタ番号に置
き換えて更新するルーチンが、反復回数判定回路５で判
定される反復回数に達するまで行われるように構成され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１又は複数の命令
列においてレジスタを指定するレジスタ番号値を所定の
回数連続して更新し実行するプロセッサに関する。

【０００２】

【従来の技術】近年、ディジタルシグナルプロセッシン
グ（以下「ＤＳＰ」と記す）の分野では、ＤＳＰ向けの
命令、特に積和演算命令などを繰り返す処理が処理時間
の大半を占めている。例えば、Finite Impulse Respons
e （以下「ＦＩＲ」と記す）処理などがその代表例であ
る。これらのＤＳＰ処理の処理速度を改善することは、
アプリケーション全体の性能に大きな影響を与える。

【０００３】例えば、文献「32-Bit RISC MICROPROCESS
OR TLCS-R3900 FAMILY ARCHITECTURE TMPR3901F 」に基
づく命令セットでは、ＦＩＲ処理の最内側ループの命令
列は図３に示すように記述される。図３において、実質
的な演算処理を行う命令は、積和演算（ｍａｄｄ）命令
のみであり、他の命令は、演算を反復する回数をインク
リメントする処理、演算を反復する回数をカウントする
処理を実行する命令、ならびにデータの入出力や命令列
の制御を行う命令である。したがって、ｍａｄｄ命令を
除く他の命令は、ＦＩＲ処理においてオーバーヘッドに
なっていた。

【０００４】図３に示す積和演算処理は、例えば図４に
示すような構成のプロセッサにより実行処理される。図
４において、プロセッサ１００では、クロックに従って
逐次インクリメントされるプログラムカウンタ１０１の
値に従って命令キャッシュ１０２から命令が読み出さ
れ、その命令が命令レジスタ１０３にラッチされる。こ
れと同時に、プロセッサ１００では命令レジスタ１０３
から命令が読み出され、読み出された命令はデコーダ１
０４で解読され、解読結果が命令パス１０５からデータ
パス１０６へ流れ、処理が進められる。

【０００５】図５は図４に示す命令キャッシュ１０２か
らラッチした命令が格納されている命令レジスタ１０３
から読み出された命令の一部を使って、レジスタファイ
ル１０７を参照する構成を示す図である。図５におい
て、命令レジスタ１０３に格納されている例えば３２ビ
ットの命令のビットパターン中、２５ビット目から２１
ビット目の５ビットがレジスタファイル１０７のリード
ポート１０８に対応するレジスタ番号を示し、２０ビッ
ト目から１６ビット目の５ビットがリードポート１０９
に対応するレジスタ番号を示し、他の０ビット目から１
５ビット目の１６ビットならびに２６ビット目から３１
ビット目の５ビットは他の情報を示す。

【０００６】このような構成のプロセッサにおいて実行
される積和演算処理における上述したオーバーヘッドを
緩和する従来の一つの方法としては、プロセッサのアー
キテクチャとしてメモリ−メモリアーキテクチャを採用
し、かつメモリアドレッシングに自動インクリメント機
構を設け、演算処理におけるメモリへのオペランドアク
セスを自動的に行う方法がある。例えば、Texas Instru
ments Incorporated製のプロセッサのマニュアル、「TM
S3205x ディジタルシグナルプロセッサ ユーザーズマ
ニュアル」に基づく命令セットにおいては、ＦＩＲ処理
の最内側ループの命令列は例えば図６に示すように記述
されている。図６に示す命令列では、メモリへのオペラ
ンドアクセスが自動的に行われるので図３に示す命令列
に比べてオーバヘッドが少なくなっている。

【０００７】しかし、図３に示す命令列を実行するプロ
セッサのように、多くのＲＩＳＣプロセッサに見られる
レジスタ−レジスタアーキテクチャ、あるいはロード／
ストア−アーキテクチャでは、上述したオーバーヘッド
を緩和する方法が存在していない。すなわち、レジスタ
−レジスタアーキテクチャの基本となっている多くの実
装レジスタを有効に使って上記オーバーヘッドを緩和す
る機構は提供されていなかった。

【０００８】

【発明が解決しようとする課題】以上説明したように、
レジスタ−レジスタアーキテクチャーを採用している従
来のプロセッサでは、積和演算等の多くの繰り返し処理
を実行する命令列おいて、実質的な演算を行う命令列の
他に、演算の繰り返しに係わる処理を行う命令列が必要
となっていた。これらの命令は、処理全体から見るとオ
ーバヘッドとなり、繰り返し処理を効率的に行うことが
できず、多くの処理時間がかかるるといった不具合を招
いていた。

【０００９】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、レジスタ−レ
ジスタアーキテクチャーを採用しているプロセッサにお
いて、繰り返し処理のオーバーヘッドを低減して、処理
時間の短縮化を達成するプロセッサを提供することにあ
る。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、予め指定された反復回数だけ繰り返し実
行される１又は複数の反復命令列を保持する命令バッフ
ァと、前記命令バッファに保持された前記反復命令列が
繰り返し実行されるにともなって前記反復命令列の反復
回数を判定する反復回数判定回路と、前記反復回数判定
回路の判定結果に基づいて、前記反復命令列が反復回数
だけ繰り返し実行されるまで前記命令バッファに保持さ
れた前記反復命令列を選択する命令選択回路と、前記命
令選択回路により選択された前記反復命令列のレジスタ
番号値をマスクするマスク値を生成し、レジスタ番号値
がマスク値に置き換えられて更新された前記反復命令列
を前記命令バッファに保持するマスク番号生成回路とを
有することを特徴とする。

【００１１】

【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。

【００１２】図１はこの発明の一実施形態に係るプロセ
ッサの構成を示す図であり、図２は図１に示すプロセッ
サを用いてＦＩＲ処理を行う命令列を示す図である。

【００１３】図１において、プロセッサは、図４又は図
５に示したと同様の命令キャッシュ１、命令レジスタ
２、デコーダ３、レジスタファイル４に加えて反復回数
判定回路５、命令選択回路６、マスク番号生成回路７、
レジスタ番号差分値格納バッファ８ならびに命令バッフ
ァ９を備えて構成される。

【００１４】反復回数判定回路５は、繰り返し処理の回
数をカウントして判定するものであり、後述するｒｅｐ
ｅａｔ（リピート）命令の第１引数で残り回数ラッチ１
０に繰り返し回数が設定され、設定されてから毎クロッ
ク毎に減算器１１によりデクリメントされ、毎クロック
デクリメントすなわち減算する毎に、リピート判定信号
が減算器１１のキャリーアウトとして出力される。一
方、残り回数ラッチ１０は、繰り返し演算が始まる前お
よび繰り返し演算終了後は、０の値に保たれている。

【００１５】命令レジスタ２は、反復回数判定回路５の
リピート判定信号を受けて、通常のパイプラインストー
ル以外に、リピート判定信号が１レベルの場合に格納さ
れた命令を保持する。

【００１６】命令選択回路６は、反復回数判定回路５か
ら出力されるリピート判定信号に従って、命令レジスタ
２又は命令バッファ９から与えられた命令を選択する。

【００１７】マスク番号生成回路７は、命令選択回路６
によって選択された命令を受けて、この命令により次に
アクセスするレジスタを指定するレジスタ番号を更新す
るものであり、選択された命令の１６〜２０ビット目な
らびに２１〜２５ビット目のレジスタ番号指定フィール
ドの値とｒｅｐｅａｔ命令の例えば第３、第４引数とし
て与えられるレジスタ番号差分値との和をそれぞれの加
算器１２、１３により算出し、選択された命令のそれま
でのレジスタ番号指定フィールドの値を算出した値に置
き換えて命令バッファ９に出力する。

【００１８】レジスタ番号差分値格納バッファ８は、ｒ
ｅｐｅａｔ命令の例えば第３、第４引数として与えられ
るレジスタ番号差分値を格納保持する。

【００１９】命令バッファ９は、マスク番号生成回路７
によって生成されて出力された命令を受けて保持し、保
持した命令を命令選択回路６に与える。

【００２０】次に、上記プロセッサで実行されるｒｅｐ
ｅａｔ命令について説明する。

【００２１】ｒｅｐｅａｔ命令は、この実施形態におい
て新たに命令セットに加えられた命令であり、ｒｅｐｅ
ａｔ命令の直後の１命令を（第１引数＋１）回繰り返り
返して実行させる命令である。ｒｅｐｅａｔ命令の第
２、第３、第４引数は、直後の命令の命令フォーマット
に定める、ｒｄ、ｒｓ、ｒｔそれぞれのフィールドに格
納されたレジスタ番号の差分値を示している。図２に示
す命令列では、ｒｅｐｅａｔ命令の直後の命令（ｍａｄ
ｄ命令）がアキュムレータへの積和演算命令であり、ｒ
ｄフィールドは存在しないので、ｒｄフィールドに関す
る差分値の指定は無効となり適当な値が設定される。

【００２２】なお、この実施形態において、ｒｅｐｅａ
ｔ命令の導入は必ずしも必要ではなく、予め定めた特定
の汎用レジスタ或いは特定のメモリの領域を、上記繰り
返し数や差分値を保持するために割り当て、そこに既存
のロード命令、レジスタ値移動命令等で値を割り付ける
ことによって、ｒｅｐｅａｔ命令と同様の機能を果たす
ことができる。すなわち、繰り返しの回数とレジスタの
差分値を設定できる命令であれば既存のどのような命令
であってもｒｅｐｅａｔ命令に代えることが可能であ
る。また、ｒｅｐｅａｔ命令は、この実施形態では直後
の１命令だけの繰り返し命令として定義されているが、
直後でなくともよく、あるいは複数の命令を繰り返し実
行するようにしてもよい。

【００２３】次に、図２に示す命令列を参照して動作を
説明する。

【００２４】まず、参照するレジスタに所定のデータが
ロードされた後、ｒｅｐｅｔ命令が命令レジスタ２にラ
ッチされると、そのデコード結果によって第１引数が残
り回数ラッチ１０にセットされ、第３、第４引数がレジ
スタ番号差分値格納バッファ８にセットされる。続い
て、ｍａｄｄ命令が命令レジスタ２にラッチされた時に
は、リピート判定信号は０レベルのままであり、ｍａｄ
ｄ命令で実際に示されているレジスタ番号通りに命令は
処理される。なお、この実施形態では、繰り返される命
令のレジスタ番号指定フィールドに指定されている番号
そのものを繰り返し処理の初期値として使用している
が、初期値を差分値同様に別のレジスタやメモリの特定
のアドレスに置くようにしてもよい。引き続いて、命令
レジスタ２に保持されているｍａｄｄ命令は、上記のよ
うに実際の処理で使用されるとともに、ｍａｄｄ命令の
レジスタ番号指定フィールドの値はマスク番号生成回路
７によってレジスタ番号差分値格納バッファ８から取り
出されたそれぞれのレジスタ番号指定フィールド用の差
分値と加算され、レジスタ番号指定フィールドの値が新
たなレジスタ番号に更新されたｍａｄｄ命令が命令バッ
ファ９に格納される。

【００２５】次のクロックでは、リピート判定信号は１
レベルとなっているので、命令レジスタ２に格納されて
いる次の命令は、ｍａｄｄ命令の繰り返し処理が終わる
まで命令レジスタ２に保持される。一方、リピート判定
信号にしたがって命令選択回路６により命令レジスタ２
に保持された次の命令に代えて命令バッファ９に保持さ
れたレジスタ番号が更新されたｍａｄｄ命令が選択さ
れ、選択されたｍａｄｄ命令がデコーダ３ならびにマス
ク番号生成回路７に供給され、ｍａｄｄ命令のレジスタ
指定フィールドの値がレジスタファイル４に供給されて
更新されたレジスタ番号によりレジスタファイル４がア
クセスされる。このようなルーチンが、反復回数判定回
路５により繰り返し処理が反復回数に達したことが判定
させるまで行われる。

【００２６】このように、この実施形態のプロセッサに
あっては、１つの命令において、参照するレジスタを順
次更新してアクセスできる構成を採用しているので、予
め所定のレジスタにロードされたデータを、レジスタ番
号を自動的にインクリメントすることにより順次参照す
ることが可能となり、本質的に必要な積和演算処理以外
のオーバーヘッドを緩和することができるようになる。

【００２７】なお、上記実施形態では、レジスタファイ
ル４のリードポート用のレジスタ番号に関わる部分の実
装についてのみ説明したが、レジスタファイル４のライ
トポート用のレジスタ番号に関わる部分についても、同
様に実装可能である。

【００２８】

【発明の効果】以上説明したように、この発明によれ
ば、繰り返し処理において参照する所定のレジスタを順
次更新してアクセスする構成を採用したので、繰り返し
処理における本質的な処理以外のレジスタ参照に関する
処理のオーバーヘッドを低減することができる。これに
より、繰り返し処理を効率的に行うことが可能となり、
処理時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るプロセッサの構成を
示す図である。

【図２】図１に示すプロセッサで実行されるＦＩＲ処理
用の命令列の一例を示す図である。

【図３】ＦＩＲ処理用命令列の一従来例を示す図であ
る。

【図４】従来のプロセッサの構成を示す図である。

【図５】レジスタを参照する構成を示す図である。

【図６】ＦＩＲ処理用命令列の他の従来例を示す図であ
る。

【符号の説明】

１ 命令キャッシュ ２ 命令レジスタ ３ デコーダ ４ レジスタファイル ５ 反復回数判定回路 ６ 命令選択回路 ７ マスク番号生成回路 ８ レジスタ番号差分値格納バッファ ９ 命令バッファ １０ 残り回数ラッチ １１ 減算器 １２、１３ 加算器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 予め指定された反復回数だけ繰り返し実
   行される１又は複数の反復命令列を保持する命令バッフ
   ァと、 前記命令バッファに保持された前記反復命令列が繰り返
   し実行されるにともなって前記反復命令列の反復回数を
   判定する反復回数判定回路と、 前記反復回数判定回路の判定結果に基づいて、前記反復
   命令列が反復回数だけ繰り返し実行されるまで前記命令
   バッファに保持された前記反復命令列を選択する命令選
   択回路と、 前記命令選択回路により選択された前記反復命令列のレ
   ジスタ番号値をマスクするマスク値を生成し、レジスタ
   番号値がマスク値に置き換えられて更新された前記反復
   命令列を前記命令バッファに保持するマスク番号生成回
   路とを有することを特徴とするプロセッサ。