JP2000183325A - Semiconductor device and formation thereof - Google Patents

Semiconductor device and formation thereof

Info

Publication number
JP2000183325A
JP2000183325A JP35814698A JP35814698A JP2000183325A JP 2000183325 A JP2000183325 A JP 2000183325A JP 35814698 A JP35814698 A JP 35814698A JP 35814698 A JP35814698 A JP 35814698A JP 2000183325 A JP2000183325 A JP 2000183325A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor device
substrate
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35814698A
Other languages
Japanese (ja)
Inventor
Migaku Ezaki
琢 江崎
Seiichi Miyazawa
誠一 宮澤
Masahiro Okuda
昌宏 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP35814698A priority Critical patent/JP2000183325A/en
Publication of JP2000183325A publication Critical patent/JP2000183325A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To integrate high-quality semiconductor devices on the same substrate by growing a second semiconductor layer on a first semiconductor device layer, depositing and patterning SiO2 thereon, growing a second semiconductor and a plurality of semiconductors to thereby form a second semiconductor device layer. SOLUTION: A first semiconductor device layer is prepared by forming n-type source and drain regions 11 and p-type source and drain regions 13 on an n-type Si substrate 1. A GaAs layer 2 as a second semiconductor layer is epitaxially grown on the first semiconductor device layer. Next, an SiO2 layer 3 is deposited and patterned, thereby arraying the layer 3. Thereafter, a GaAs layer 4 is epitaxially grown selectively. Further, a clad layer 5, an active layer 6, and a clad layer 7 are epitaxially grown, thereby forming a light-emitting element section B. At the same time, an n-type MOS gate 12 and a p-type MOS gate 14 are formed, thereby forming a Si electronic circuit section A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の形成方法に係る。より詳細には、半導体基板上に格子
定数やバンドギャップの異なる半導体を複数積層して、
多様な半導体デバイスを同一半導体基板上に集積した半
導体装置及びその形成方法に関する。
The present invention relates to a semiconductor device and a method for forming the same. More specifically, a plurality of semiconductors having different lattice constants and band gaps are stacked on a semiconductor substrate,
The present invention relates to a semiconductor device in which various semiconductor devices are integrated on the same semiconductor substrate and a method for forming the same.

【0002】[0002]

【従来の技術】所望の半導体からなる基板上に、該基板
と格子定数やバンドギャップの異なる他の半導体を積層
して作製される半導体デバイスは、電子デバイスと光デ
バイスの集積化や、1チップで多色光を発光させる発光
デバイスなど、従来では実現できなかった新しい半導体
デバイスを実現できる可能性があることから注目されて
いる。従来、Siによる集積回路や受光素子と化合物半
導体による発光素子との集積化を図る技術としては、S
i基板上に化合物半導体をヘテロエピタキシャル成長さ
せる方法やデバイスが作製された化合物半導体基板をS
i基板に張り合わせるなどの方法が提案されてきたが、
Siと積層する化合物半導体の格子定数の違いや熱膨張
係数の違いなどにより良質な化合物半導体層が得られ
ず、いまだ実現には至っていない。
2. Description of the Related Art A semiconductor device manufactured by laminating another semiconductor having a different lattice constant and band gap from a desired semiconductor on a substrate made of a desired semiconductor is required to integrate an electronic device and an optical device, or to use one chip. Attention has been paid to the possibility of realizing a new semiconductor device that could not be realized conventionally, such as a light emitting device that emits polychromatic light. Conventionally, as a technique for integrating an integrated circuit or light-receiving element with Si and a light-emitting element with compound semiconductor, S
A method and a device for heteroepitaxially growing a compound semiconductor on an i-substrate are fabricated by using a compound semiconductor substrate of S
Although a method such as bonding to an i-substrate has been proposed,
A high-quality compound semiconductor layer cannot be obtained due to a difference in lattice constant and a difference in thermal expansion coefficient of the compound semiconductor to be stacked with Si, and has not yet been realized.

【0003】具体的は、例えば特開平6−334168
号公報には、Si基板上に格子整合と格子歪みを考慮し
て化合物半導体の組成を選定して積層し、光デバイスと
電子デバイスを集積化する方法が提案されている。
[0003] Specifically, for example, Japanese Patent Application Laid-Open No. 6-334168.
Japanese Patent Application Laid-Open Publication No. 2002-214873 proposes a method of selecting and laminating a compound semiconductor composition in consideration of lattice matching and lattice distortion on a Si substrate, and integrating an optical device and an electronic device.

【0004】また多色光発光素子に関しては、近年窒化
物半導体やII−VI族半導体により青色発光素子が開
発されたことにより、同一基板上にR,G,Bの3原色
を集積した半導体フルカラー光源や半導体白色光源の提
案も盛んに行われている。例えば特開平7−26375
2号公報には、GaAs基板に格子整合する化合物半導
体を積層することでフルカラー発光素子を形成する技術
が開示されている。
As for the multicolor light-emitting device, a blue light-emitting device has recently been developed using a nitride semiconductor or a II-VI group semiconductor, so that a semiconductor full-color light source in which three primary colors of R, G and B are integrated on the same substrate. Also, proposals for semiconductor white light sources have been actively made. For example, JP-A-7-26375
No. 2 discloses a technique for forming a full-color light-emitting element by laminating a compound semiconductor lattice-matched on a GaAs substrate.

【0005】しかしながら、バンドギャップなど特性の
異なる半導体を積層して得られる半導体デバイスは、上
述したように非常に期待されているにもかかわらず、特
性の異なる半導体を積層すると、大きな格子定数差や熱
膨張係数差によって形成された結晶には多くの欠陥が生
じ、特性の良いデバイスを得ることはできなかった。こ
の問題を解決するために、母体となる基板と格子定数が
近い半導体材料を使ったり、また格子の歪みを考慮して
デバイス設計を行う提案も行われてきたが、これらの場
合は使える材料が限定を受けてしまい、所望の特性が得
られにくいという問題があった。
However, a semiconductor device obtained by laminating semiconductors having different characteristics such as band gaps is highly expected as described above. Many defects were generated in the crystal formed due to the difference in thermal expansion coefficient, and a device having good characteristics could not be obtained. In order to solve this problem, there have been proposals to use semiconductor materials whose lattice constant is close to that of the base substrate, or to design devices in consideration of lattice distortion. There is a problem in that it is limited and it is difficult to obtain desired characteristics.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、格子
定数やバンドギャップの異なる任意の半導体を良質な品
質で積層して、同一基板上に所望の特性を有する電子デ
バイスや光デバイスを集積した半導体装置、あるいは高
性能な多色・複数の発光デバイスを同一基板上に集積し
た半導体装置、を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to stack any semiconductors having different lattice constants and band gaps with good quality and to integrate electronic devices and optical devices having desired characteristics on the same substrate. It is an object of the present invention to provide a semiconductor device in which a multi-color / high-performance light emitting device is integrated on the same substrate.

【0007】[0007]

【課題を解決するための手段】本発明に係る半導体装置
の形成方法は、第1の半導体からなる基板上に、第1の
半導体からなる半導体デバイス、又は、第1の半導体と
格子整合する半導体からなる半導体デバイスを有する第
1の半導体デバイス層を形成する工程と、前記第1の半
導体デバイス層上に第1の半導体と異なる格子定数を有
する第2の半導体層をエピタキシャル成長させ、次いで
前記第2の半導体層上にSiO2を堆積させ、パターニ
ングした後、更に第2の半導体及び第2の半導体を含む
複数の半導体を、前記基板に対して垂直方向の成長速度
より水平方向の成長速度の方が十分大きく、かつ、前記
SiO2が無い部分に選択的に成長するような条件で、
エピタキシャル成長させて、第2の半導体デバイス層を
形成する工程と、を具備したことを特徴とする。
According to a method of forming a semiconductor device according to the present invention, a semiconductor device made of a first semiconductor or a semiconductor lattice-matched to the first semiconductor is formed on a substrate made of the first semiconductor. Forming a first semiconductor device layer having a semiconductor device comprising; and epitaxially growing a second semiconductor layer having a lattice constant different from that of the first semiconductor on the first semiconductor device layer; After depositing and patterning SiO 2 on the semiconductor layer, the second semiconductor and a plurality of semiconductors including the second semiconductor are further grown at a higher growth rate in the horizontal direction than in the vertical direction with respect to the substrate. Is sufficiently large, and under conditions such that it selectively grows in a portion where the SiO 2 does not exist,
Forming a second semiconductor device layer by epitaxial growth.

【0008】上記方法によれば、まず、第1の半導体デ
バイス層として、第1の半導体からなる基板の特性を生
かした良質の半導体デバイスや、第1の半導体と格子整
合した半導体の特性を生かした良質の半導体デバイスを
作製できる。但し、本発明に係る半導体デバイスとは、
電子デバイスや光デバイスを意味する。次いで、第1の
半導体、又は、第1の半導体と格子整合する半導体から
なる第1の半導体デバイス層の直上に形成された第2の
半導体層は、格子不整合のため多数の欠陥が存在するの
に対して、パターニングされたSiO2上に形成された
第2の半導体は基板に対して水平方向にエピタキシャル
成長しているため欠陥の少ない高品質な結晶が得られ
る。そのため、第2の半導体デバイス層には、第2の半
導体の特徴を生かした良質な半導体デバイス、すなわち
電子デバイスや光デバイス、を作製することができる。
According to the above method, first, as a first semiconductor device layer, a high-quality semiconductor device utilizing characteristics of a substrate made of the first semiconductor or a characteristic of a semiconductor lattice-matched with the first semiconductor is utilized. A high quality semiconductor device can be manufactured. However, the semiconductor device according to the present invention is:
Electronic device or optical device. Next, the second semiconductor layer formed immediately above the first semiconductor or the first semiconductor device layer made of a semiconductor lattice-matched to the first semiconductor has a large number of defects due to lattice mismatch. On the other hand, since the second semiconductor formed on the patterned SiO 2 is epitaxially grown in the horizontal direction with respect to the substrate, a high-quality crystal with few defects can be obtained. Therefore, a high-quality semiconductor device utilizing characteristics of the second semiconductor, that is, an electronic device or an optical device can be manufactured in the second semiconductor device layer.

【0009】従って、本発明に係る方法を用いることに
より、次々とあらゆる種類の半導体の良質な結晶を積層
することができるので、異なる特性をもった良質な半導
体デバイスを複数個、同一基板上に集積させることがで
きる。
Therefore, by using the method according to the present invention, high-quality crystals of all kinds of semiconductors can be successively stacked, so that a plurality of high-quality semiconductor devices having different characteristics are formed on the same substrate. Can be integrated.

【0010】上述した方法により、以下に示す構成の半
導体装置が得られる。
According to the above-described method, a semiconductor device having the following configuration can be obtained.

【0011】本発明に係る第一の半導体装置は、第1の
半導体からなる基板と、前記基板上に形成された、第1
の半導体からなる半導体デバイスを有する第1の半導体
デバイス層と、前記第1の半導体デバイス層上に形成さ
れた、第1の半導体と異なる格子定数を有する第2の半
導体層、パターニングされたSiO2、並びに、第2の
半導体及び第2の半導体を含む複数の半導体、から構成
される第2の半導体デバイス層と、が積層されてなるこ
とを特徴とする。この構成によれば、特性の異なる第1
の半導体デバイスと第2の半導体デバイスとを同一基板
上に集積した半導体装置が得られる。
A first semiconductor device according to the present invention comprises a substrate made of a first semiconductor and a first semiconductor device formed on the substrate.
A first semiconductor device layer having a semiconductor device made of the semiconductor of the above, a second semiconductor layer formed on the first semiconductor device layer and having a lattice constant different from that of the first semiconductor, patterned SiO 2 , And a second semiconductor device layer including a second semiconductor and a plurality of semiconductors including the second semiconductor. According to this configuration, the first type having different characteristics is used.
A semiconductor device in which the semiconductor device of the above and the second semiconductor device are integrated on the same substrate.

【0012】特に、上記第一の半導体装置において、前
記第1の半導体からなる基板がSiであり、前記第1の
半導体デバイス層にはFETが形成されていて、前記第
2の半導体がIII−V族化合物半導体であり、前記第
2の半導体デバイス層にはIII−V族化合物半導体に
よる発光デバイスが形成されている、形態とすることに
より、Siによる電子回路とIII−V族化合物半導体
による発光素子とを同一基板上に集積した半導体装置が
得られる。
In particular, in the first semiconductor device, the substrate made of the first semiconductor is Si, the first semiconductor device layer has an FET formed thereon, and the second semiconductor is III- A light emitting device made of a group III-V compound semiconductor is formed in the second semiconductor device layer in the form of a group V compound semiconductor, whereby an electronic circuit made of Si and light emission made of a group III-V compound semiconductor are formed. A semiconductor device in which elements are integrated on the same substrate is obtained.

【0013】本発明に係る第二の半導体装置は、第1の
半導体からなる基板と、前記基板上に形成された、第1
の半導体からなる半導体デバイスを有する第1の半導体
デバイス層と、前記第1の半導体デバイス層上に形成さ
れた、第1の半導体と異なる格子定数を有する第2の半
導体層、パターニングされたSiO2、並びに、第2の
半導体及び第2の半導体を含む複数の半導体、から構成
される第2の半導体デバイス層と、更に、前記第2の半
導体デバイス層と同様な、第1及び第2の半導体と異な
る格子定数を有する半導体から構成された複数の半導体
デバイス層と、が積層されてなることを特徴とする。こ
の構成によれば、複数の異なる特性をもつ半導体デバイ
スを同一基板上に集積した半導体装置が得られる。
[0013] A second semiconductor device according to the present invention includes a substrate made of a first semiconductor and a first semiconductor device formed on the substrate.
A first semiconductor device layer having a semiconductor device made of the semiconductor of the above, a second semiconductor layer formed on the first semiconductor device layer and having a lattice constant different from that of the first semiconductor, patterned SiO 2 A second semiconductor device layer including a second semiconductor and a plurality of semiconductors including the second semiconductor; and a first and a second semiconductor similar to the second semiconductor device layer. And a plurality of semiconductor device layers composed of semiconductors having different lattice constants. According to this configuration, it is possible to obtain a semiconductor device in which a plurality of semiconductor devices having different characteristics are integrated on the same substrate.

【0014】本発明に係る第三の半導体装置は、第1の
半導体からなる基板と、前記基板上に形成された、第1
の半導体と格子整合する半導体からなる半導体デバイス
を有する第1の半導体デバイス層と、前記第1の半導体
デバイス層上に形成された、第1の半導体と異なる格子
定数を有する第2の半導体層、パターニングされたSi
2、並びに、第2の半導体及び第2の半導体を含む複
数の半導体、から構成される第2の半導体デバイス層
と、が積層されてなることを特徴とする。この構成によ
れば、第1の半導体からなる基板とは性質の異なる2種
類の特性をもつ半導体デバイスを同一基板上に集積した
半導体装置が得られる。
[0014] A third semiconductor device according to the present invention includes a substrate made of a first semiconductor and a first semiconductor device formed on the substrate.
A first semiconductor device layer having a semiconductor device made of a semiconductor lattice-matched with the semiconductor of the first semiconductor device layer, and a second semiconductor layer formed on the first semiconductor device layer and having a different lattice constant from the first semiconductor device; Patterned Si
O 2 and a second semiconductor device layer including a second semiconductor and a plurality of semiconductors including the second semiconductor are stacked. According to this configuration, it is possible to obtain a semiconductor device in which semiconductor devices having two kinds of characteristics different from those of the substrate made of the first semiconductor are integrated on the same substrate.

【0015】特に、上記第三の半導体装置において、前
記第1の半導体からなる基板がGaAsであり、前記第
1の半導体デバイス層にはGaAs及びAlGaAsか
らなる発光デバイスが形成されていて、前記第2の半導
体がGaNであり、前記第2の半導体デバイス層にはG
aN、InN、GaInN及びAlGaNからなる発光
デバイスが少なくとも一つ以上形成されている、形態と
することにより、GaAs基板上にGaAsとAlGa
Asによる赤色発光素子と、GaNとGaInNによる
緑色発光素子及び青色発光素子とを集積した半導体装置
が得られる。
In particular, in the third semiconductor device, the substrate made of the first semiconductor is GaAs, and the light emitting device made of GaAs and AlGaAs is formed in the first semiconductor device layer. 2 is GaN, and the second semiconductor device layer has G
By forming at least one or more light emitting devices made of aN, InN, GaInN and AlGaN, GaAs and AlGa are formed on a GaAs substrate.
A semiconductor device is obtained in which a red light emitting element made of As and a green light emitting element and a blue light emitting element made of GaN and GaInN are integrated.

【0016】本発明に係る第四の半導体装置は、第1の
半導体からなる基板と、前記基板上に形成された、第1
の半導体と格子整合する半導体からなる半導体デバイス
を有する第1の半導体デバイス層と、前記第1の半導体
デバイス層上に形成された、第1の半導体と異なる格子
定数を有する第2の半導体層、パターニングされたSi
2、並びに、第2の半導体及び第2の半導体を含む複
数の半導体、から構成される第2の半導体デバイス層
と、が積層され、更に、前記第2の半導体デバイス層と
同様な、第1及び第2の半導体と異なる格子定数を有す
る半導体で構成された複数の半導体デバイス層と、が積
層されてなることを特徴とする。この構成によれば、第
1の半導体からなる基板とは性質の異なる2種類の特性
をもつ複数の半導体デバイスを同一基板上に集積した半
導体装置が得られる。
A fourth semiconductor device according to the present invention comprises a substrate made of a first semiconductor and a first semiconductor device formed on the substrate.
A first semiconductor device layer having a semiconductor device made of a semiconductor lattice-matched with the semiconductor of the first semiconductor device layer, and a second semiconductor layer formed on the first semiconductor device layer and having a different lattice constant from the first semiconductor device; Patterned Si
O 2 , and a second semiconductor device layer including a second semiconductor and a plurality of semiconductors including the second semiconductor, and a second semiconductor device layer similar to the second semiconductor device layer. A plurality of semiconductor device layers composed of semiconductors having different lattice constants from the first and second semiconductors are stacked. According to this configuration, it is possible to obtain a semiconductor device in which a plurality of semiconductor devices having two kinds of characteristics different from those of the substrate made of the first semiconductor are integrated on the same substrate.

【0017】[0017]

【発明の実施の形態】以下では、本発明に係る半導体装
置及びその形成方法について、図面を参照して述べる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to the present invention and a method for forming the same will be described with reference to the drawings.

【0018】(第一の実施の形態)本発明に係る第1の
実施形態を、図1〜図7を用いて説明する。 (1)まず、n型Si基板1上にGaAs層2をMOC
VD(Metal-Organic Chemical Vaper Diposition)法
もしくはCBE(Chemical Beam Epitaxy)法により
0.5〜数μmの厚さエピタキシャル成長させた(図
1)。
(First Embodiment) A first embodiment according to the present invention will be described with reference to FIGS. (1) First, a GaAs layer 2 is formed on an n-type Si substrate 1 by MOC.
Epitaxial growth of 0.5 to several μm was performed by VD (Metal-Organic Chemical Vaper Diposition) method or CBE (Chemical Beam Epitaxy) method (FIG. 1).

【0019】(2)次に、SiO2層3を堆積させた
(図2)後、SiO2層3に対して幅〜100μm、間
隔〜10μmでパターニング(図3)することにより、
GaAs層2上に等間隔、等幅としたSiO2層3を配
列させた。
(2) Next, after depositing the SiO 2 layer 3 (FIG. 2), the SiO 2 layer 3 is patterned with a width of 100 μm and an interval of 10 μm (FIG. 3).
On the GaAs layer 2, SiO 2 layers 3 having an equal interval and an equal width were arranged.

【0020】(3)その後、さらにMOCVD法もしく
はCBE法によりn型のGaAs層4をSiO2層3が
無くGaAs層2が露出している部分だけに選択的にエ
ピタキシャル成長させた。その際、GaAsの成長速度
を、基板に対して垂直方向の成長速度よりも基板に対し
て水平方向の成長速度の方が十分大きくなるような条件
にすることによって、図4に示すような構造が得られ
た。
(3) Thereafter, the n-type GaAs layer 4 was selectively epitaxially grown only by the MOCVD method or the CBE method only on the portion where the SiO 2 layer 3 was not present and the GaAs layer 2 was exposed. At this time, the growth rate of GaAs is made such that the growth rate in the horizontal direction with respect to the substrate is sufficiently higher than the growth rate in the vertical direction with respect to the substrate, whereby the structure as shown in FIG. was gotten.

【0021】この構造ではSiO2層3の下部では、S
iとGaAsの格子定数の差に起因する欠陥が多いのに
対して、SiO2層3の上部のSiO2直上のGaAs成
長層には欠陥は伝播せず、良質な結晶が得られた。
In this structure, under the SiO 2 layer 3, S
While there were many defects caused by the difference between the lattice constants of i and GaAs, the defects did not propagate to the GaAs growth layer immediately above SiO 2 above the SiO 2 layer 3, and a high-quality crystal was obtained.

【0022】(4)次に、n型Al0.7Ga0.3Asから
なるクラッド層5、ノンドープAl0. 35Ga0.65Asか
らなる活性層6、p型Al0.7Ga0.3Asからなるクラ
ッド層7を順次MOCVD法もしくはCBE法によりエ
ピタキシャル成長させて、赤色LED構造を作製した
(図5)。
[0022] (4) Next, the cladding layer 5 made of n-type Al 0.7 Ga 0.3 As, the cladding layer 7 made of undoped Al 0. 35 Ga 0.65 active layer 6 consisting of As, p-type Al 0.7 Ga 0.3 As sequentially A red LED structure was produced by epitaxial growth by MOCVD or CBE (FIG. 5).

【0023】(5)さらに、Si電子回路を作り込む部
分をパターニングし、Si基板表面が露出するまでエッ
チングし、Si面に通常のCMOSプロセスを用いてM
OSトランジスタを作製した(図6)。図6において、
11はn型ソース、ドレイン領域、12はn型MOSゲ
ート、13はp型ソース、ドレイン領域、14はp型M
OSゲート、AはSi−CMOS回路部である。
(5) Further, a portion where a Si electronic circuit is to be formed is patterned and etched until the surface of the Si substrate is exposed, and the Si surface is etched using a normal CMOS process.
An OS transistor was manufactured (FIG. 6). In FIG.
11 is an n-type source and drain region, 12 is an n-type MOS gate, 13 is a p-type source and drain region, and 14 is a p-type M
OS gate A is a Si-CMOS circuit unit.

【0024】(6)LED部分をパターニング、エッチ
ング、電極形成を行うことによって、図7に示すような
同一基板上にSi電子回路部AとGaAs−AlGaA
sによる発光素子部Bを形成した半導体装置を形成し
た。
(6) By patterning, etching, and forming electrodes of the LED portion, the Si electronic circuit portion A and the GaAs-AlGaAs are formed on the same substrate as shown in FIG.
The semiconductor device in which the light emitting element portion B was formed was formed.

【0025】ここで示した実施形態において、Si基板
1上に成長する化合物半導体をInPやGaNやGaP
等に代えることにより、赤外から紫外まで各種波長域に
対応した発光素子をSi電子回路と共に同一基板上に作
り込むことができる。
In the embodiment shown here, the compound semiconductor grown on the Si substrate 1 is InP, GaN or GaP.
The light emitting elements corresponding to various wavelength ranges from infrared to ultraviolet can be formed on the same substrate together with the Si electronic circuit.

【0026】(第二の実施の形態)本発明に係る第2の
実施形態を、図8〜図13を用いて説明する。 (1)まず、n型GaAs基板301上にn型GaAs
層302、n型Al0.7Ga0.3Asからなるクラッド層
303、ノンドープAl0.35Ga0.65Asからなる活性
層304、p型Al0.7Ga0.3Asからなるクラッド層
305を順次MOCVD法もしくはCBE法によりエピ
タキシャル成長させて、赤色LED構造を作製した(図
8)。
(Second Embodiment) A second embodiment according to the present invention will be described with reference to FIGS. (1) First, n-type GaAs is formed on an n-type GaAs substrate 301.
Cladding layer 303 comprising a layer 302, n-type Al 0.7 Ga 0.3 As, epitaxially grown by a non-doped Al 0.35 Ga 0.65 active layer of As 304, p-type Al 0.7 Ga 0.3 sequentially MOCVD method cladding layer 305 of As or CBE method Thus, a red LED structure was manufactured (FIG. 8).

【0027】(2)次に、MOCVD法もしくはCBE
法によりGaN層306をエピタキシャル成長させた
後、その上にSiO2層307を堆積させた(図9)。
(2) Next, MOCVD or CBE
After the GaN layer 306 was epitaxially grown by the method, an SiO 2 layer 307 was deposited thereon (FIG. 9).

【0028】(3)さらに、全面に堆積されたSiO2
層307に対して、幅〜100μm、間隔〜10μm程
度でパターニング及びエッチングすることにより、Ga
N層306上に等幅、等間隔のSiO2パターンを作製
した(図10)。
(3) Further, SiO 2 deposited on the entire surface
By patterning and etching the layer 307 with a width of about 100 μm and an interval of about 10 μm, Ga
On the N layer 306, SiO 2 patterns having the same width and the same interval were formed (FIG. 10).

【0029】(4)その後さらに、MOCVD法もしく
はCBE法によりp型GaN層308をSiO2層30
7が無くGaN層306が露出している部分だけに選択
的にエピタキシャル成長させた。その際、GaNの成長
速度を、基板に対して垂直方向の成長速度よりも基板に
対して水平方向の成長速度の方が十分大きくなるような
条件にすることによって、図11に示すような構造が得
られた。
(4) Thereafter, the p-type GaN layer 308 is further formed on the SiO 2 layer 30 by MOCVD or CBE.
7 was selectively epitaxially grown only in a portion where the GaN layer 306 was exposed. At this time, the growth rate of GaN is set such that the growth rate in the horizontal direction with respect to the substrate is sufficiently higher than the growth rate in the direction perpendicular to the substrate, whereby the structure shown in FIG. was gotten.

【0030】この構造ではSiO2層307の下部で
は、GaAsとGaNの格子定数差に起因する欠陥が大
量に存在するのに対して、SiO2層307の上部のS
iO2直上のGaN層308には欠陥は伝播せず、良質
な結晶が得られた。
[0030] In the lower portion of the SiO 2 layer 307 in this structure is that the defects caused by the lattice constant difference GaAs and GaN are present in large quantities in the upper part of the SiO 2 layer 307 S
Defects did not propagate to the GaN layer 308 immediately above iO 2 , and a high-quality crystal was obtained.

【0031】(5)次に、p型AlGaN層309、p
型GaN層308、緑色の発光波長に相当するバンドギ
ャップ(2.35eV)を有する組成のノンドープGa
InNからなる活性層310、n型GaN層、n型Al
GaN層、n型GaN層、青色の発光波長に相当するバ
ンドギャップ(2.7eV)を有する組成のノンドープ
GaInN層、p型GaN層、p型AlGaN層を順次
エピタキシャル成長し、緑色および青色LED構造を作
製した(図12)。
(5) Next, the p-type AlGaN layer 309, p
-Type GaN layer 308, a non-doped Ga having a band gap (2.35 eV) corresponding to a green emission wavelength
Active layer 310 made of InN, n-type GaN layer, n-type Al
A GaN layer, an n-type GaN layer, a non-doped GaInN layer having a band gap (2.7 eV) corresponding to the emission wavelength of blue, a p-type GaN layer, and a p-type AlGaN layer are sequentially epitaxially grown to form a green and blue LED structure. It was produced (FIG. 12).

【0032】(6)さらに、図13に示すようにパター
ニング及びエッチングし、所望の電極314〜318を
形成することで、同一基板上にR、G、B、3原色のL
EDを備えた発光デバイスを形成した。
(6) Further, as shown in FIG. 13, by patterning and etching to form desired electrodes 314 to 318, R, G, B and L of three primary colors are formed on the same substrate.
A light emitting device with an ED was formed.

【0033】このような光源はフルカラー表示装置とし
ても利用できるし、また同時に3つのLEDを発光させ
ることで半導体白色光源としても利用できる。
Such a light source can be used as a full-color display device, and can also be used as a semiconductor white light source by emitting three LEDs simultaneously.

【0034】また、R、G、B、3原色の発光素子を同
一基板に集積するには、GaAs基板を用い、第1のデ
バイス層にGaAs、AlGaAs系による赤色LED
を作製し、第2のデバイス層にGaP、InGaP系に
より緑色LEDを作製し、第3層目にGaN、InGa
N、AlGaN系による青色LEDを作製することでも
得ることができる。
In order to integrate light emitting elements of R, G, B and three primary colors on the same substrate, a GaAs substrate is used, and a red LED of GaAs or AlGaAs system is used as the first device layer.
And a green LED is formed on the second device layer using GaP or InGaP, and GaN or InGaP is formed on the third layer.
It can also be obtained by manufacturing a blue LED based on N and AlGaN.

【0035】[0035]

【発明の効果】以上説明したように、本発明によれば、
半導体基板上に格子定数やバンドギャップの異なる半導
体を結晶性よく複数層積層することができるので、それ
ぞれの半導体の特徴を生かした良質な半導体デバイスを
同一基板上に集積することが可能な半導体装置及びその
形成方法が提供できる。
As described above, according to the present invention,
Since a plurality of semiconductors having different lattice constants and band gaps can be laminated with good crystallinity on a semiconductor substrate, a semiconductor device capable of integrating high-quality semiconductor devices utilizing the characteristics of each semiconductor on the same substrate. And a method for forming the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一の実施形態に係る半導体装置の作
製工程において、最初の工程における半導体装置を示す
模式的な断面図である。
FIG. 1 is a schematic cross-sectional view showing a semiconductor device in a first step in a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】図1の次工程における半導体装置を示す模式的
な断面図である。
FIG. 2 is a schematic sectional view showing the semiconductor device in a step subsequent to that of FIG. 1;

【図3】図2の次工程における半導体装置を示す模式的
な断面図である。
FIG. 3 is a schematic sectional view showing the semiconductor device in a step subsequent to FIG. 2;

【図4】図3の次工程における半導体装置を示す模式的
な断面図である。
FIG. 4 is a schematic cross-sectional view showing the semiconductor device in a step subsequent to FIG. 3;

【図5】図4の次工程における半導体装置を示す模式的
な断面図である。
FIG. 5 is a schematic sectional view showing the semiconductor device in a step subsequent to that of FIG. 4;

【図6】図5の次工程における半導体装置を示す模式的
な断面図である。
FIG. 6 is a schematic sectional view showing the semiconductor device in a step subsequent to FIG. 5;

【図7】図6の次工程における半導体装置を示す模式的
な断面図であり、本発明の第1の実施形態に係る半導体
装置を示す模式的な断面図である。
FIG. 7 is a schematic sectional view showing the semiconductor device in a step subsequent to that of FIG. 6, and is a schematic sectional view showing the semiconductor device according to the first embodiment of the present invention.

【図8】本発明の第二の実施形態に係る半導体装置の作
製工程において、最初の工程における半導体装置を示す
模式的な断面図である。
FIG. 8 is a schematic cross-sectional view showing a semiconductor device in an initial step in a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図9】図8の次工程における半導体装置を示す模式的
な断面図である。
FIG. 9 is a schematic sectional view showing the semiconductor device in a step subsequent to that of FIG. 8;

【図10】図9の次工程における半導体装置を示す模式
的な断面図である。
FIG. 10 is a schematic sectional view showing the semiconductor device in a step subsequent to that of FIG. 9;

【図11】図10の次工程における半導体装置を示す模
式的な断面図である。
FIG. 11 is a schematic sectional view showing the semiconductor device in a step subsequent to that of FIG. 10;

【図12】図11の次工程における半導体装置を示す模
式的な断面図である。
FIG. 12 is a schematic sectional view showing the semiconductor device in a step subsequent to FIG. 11;

【図13】図12の次工程における半導体装置を示す模
式的な断面図であり、本発明の第2の実施形態に係る半
導体装置を示す模式的な断面図である。
FIG. 13 is a schematic sectional view showing the semiconductor device in a step subsequent to that of FIG. 12, and is a schematic sectional view showing the semiconductor device according to the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 n型Si基板、 2 GaAs層、 3 SiO2層、 4 n型GaAs層、 5 n型AlGaAsクラッド層、 6 AlGaAs活性層、 7 p型AlGaAsクラッド層、 8 LED電極(アノード)、 9 LED電極(カソード)、 10 pウエル、 11 n型ソース、ドレイン領域、 12 nMOSゲート、 13 p型ソース、ドレイン領域、 14 pMOSゲート、 A Si−CMOS回路部、 B GaAs−AlGaAs発光素子部、 301 n型GaAs基板、 302 n型GaAs層、 303 n型AlGaAsクラッド層、 304 AlGaAs活性層、 305 p型AlGaAsクラッド層、 306 GaN層、 307 SiO2層、 308 p型GaN層、 309 p型AlGaN層、 310 GaInN活性層(緑色)、 311 n型AlGaN層、 312 n型GaN層、 313 GaInN活性層(青色)、 314 赤色LED電極(カソード)、 315 赤色LED電極(アノード)、 316 緑色LED電極(アノード)、 317 緑色LED、青色LED共通電極(カソー
ド)、 318 青色LED電極(アノード)。
1 n-type Si substrate, 2 GaAs layer, 3 SiO 2 layer, 4 n-type GaAs layer, 5 n-type AlGaAs cladding layer, 6 AlGaAs active layer, 7 p-type AlGaAs cladding layer, 8 LED electrode (anode), 9 LED electrode (Cathode), 10 p-well, 11 n-type source, drain region, 12 nMOS gate, 13 p-type source, drain region, 14 pMOS gate, A Si-CMOS circuit section, B GaAs-AlGaAs light emitting element section, 301 n-type GaAs substrate, 302 n-type GaAs layer, 303 n-type AlGaAs cladding layer, 304 AlGaAs active layer, 305 p-type AlGaAs cladding layer, 306 GaN layer, 307 SiO 2 layer, 308 p-type GaN layer, 309 p-type AlGaN layer, 310 GaInN active layer (green), 311 n-type A GaN layer, 312 n-type GaN layer, 313 GaInN active layer (blue), 314 red LED electrode (cathode), 315 red LED electrode (anode), 316 green LED electrode (anode), 317 green LED, blue LED common electrode ( 318) Blue LED electrode (anode).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥田 昌宏 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 Fターム(参考) 5F041 AA12 CA04 CA12 CA34 CA35 CA36 CA40 CA65 CA67 CB28 CB29 CB33 FF01 FF16  ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Okuda 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term in Canon Inc. (reference) 5F041 AA12 CA04 CA12 CA34 CA35 CA36 CA40 CA65 CA67 CB28 CB29 CB33 FF01 FF16

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1の半導体からなる基板と、 前記基板上に形成された、第1の半導体からなる半導体
デバイスを有する第1の半導体デバイス層と、 前記第1の半導体デバイス層上に形成された、第1の半
導体と異なる格子定数を有する第2の半導体層、パター
ニングされたSiO2、並びに、第2の半導体及び第2
の半導体を含む複数の半導体、から構成される第2の半
導体デバイス層と、 が積層されてなることを特徴とする半導体装置。
A first semiconductor device layer formed on the substrate, a first semiconductor device layer having a semiconductor device made of the first semiconductor, and a first semiconductor device layer formed on the first semiconductor device layer; A second semiconductor layer having a different lattice constant from the first semiconductor, a patterned SiO 2 , and a second semiconductor and a second semiconductor layer.
And a second semiconductor device layer composed of a plurality of semiconductors including the semiconductor.
【請求項2】 前記第1の半導体からなる基板がSiで
あり、前記第1の半導体デバイス層にはFETが形成さ
れていて、前記第2の半導体がIII−V族化合物半導
体であり、前記第2の半導体デバイス層にはIII−V
族化合物半導体による発光デバイスが形成されている、 ことを特徴とする請求項1に記載の半導体装置。
2. The method according to claim 1, wherein the substrate made of the first semiconductor is Si, an FET is formed in the first semiconductor device layer, the second semiconductor is a III-V compound semiconductor, III-V in the second semiconductor device layer
The semiconductor device according to claim 1, wherein a light emitting device is formed by a group III compound semiconductor.
【請求項3】 第1の半導体からなる基板と、 前記基板上に形成された、第1の半導体からなる半導体
デバイスを有する第1の半導体デバイス層と、 前記第1の半導体デバイス層上に形成された、第1の半
導体と異なる格子定数を有する第2の半導体層、パター
ニングされたSiO2、並びに、第2の半導体及び第2
の半導体を含む複数の半導体、から構成される第2の半
導体デバイス層と、 更に、前記第2の半導体デバイス層と同様な、第1及び
第2の半導体と異なる格子定数を有する半導体から構成
された複数の半導体デバイス層と、 が積層されてなることを特徴とする半導体装置。
3. A substrate made of a first semiconductor, a first semiconductor device layer having a semiconductor device made of the first semiconductor formed on the substrate, and formed on the first semiconductor device layer A second semiconductor layer having a different lattice constant from the first semiconductor, a patterned SiO 2 , and a second semiconductor and a second semiconductor layer.
A second semiconductor device layer composed of a plurality of semiconductors including the semiconductor described above, and a semiconductor having a lattice constant different from that of the first and second semiconductors, similar to the second semiconductor device layer. And a plurality of semiconductor device layers.
【請求項4】 第1の半導体からなる基板と、 前記基板上に形成された、第1の半導体と格子整合する
半導体からなる半導体デバイスを有する第1の半導体デ
バイス層と、 前記第1の半導体デバイス層上に形成された、第1の半
導体と異なる格子定数を有する第2の半導体層、パター
ニングされたSiO2、並びに、第2の半導体及び第2
の半導体を含む複数の半導体、から構成される第2の半
導体デバイス層と、 が積層されてなることを特徴とする半導体装置。
4. A substrate made of a first semiconductor, a first semiconductor device layer formed on the substrate and having a semiconductor device made of a semiconductor lattice-matched to the first semiconductor, and the first semiconductor A second semiconductor layer formed on the device layer and having a different lattice constant from the first semiconductor, patterned SiO 2 , and a second semiconductor and a second semiconductor layer;
And a second semiconductor device layer composed of a plurality of semiconductors including the semiconductor.
【請求項5】 前記第1の半導体からなる基板がGaA
sであり、前記第1の半導体デバイス層にはGaAs及
びAlGaAsからなる発光デバイスが形成されてい
て、前記第2の半導体がGaNであり、前記第2の半導
体デバイス層にはGaN、InN、GaInN及びAl
GaNからなる発光デバイスが少なくとも一つ以上形成
されている、 ことを特徴とする請求項4に記載の半導体装置。
5. The method according to claim 1, wherein the substrate made of the first semiconductor is GaAs.
s, a light emitting device made of GaAs and AlGaAs is formed on the first semiconductor device layer, and the second semiconductor is GaN, and GaN, InN, GaInN is formed on the second semiconductor device layer. And Al
The semiconductor device according to claim 4, wherein at least one light emitting device made of GaN is formed.
【請求項6】 第1の半導体からなる基板と、 前記基板上に形成された、第1の半導体と格子整合する
半導体からなる半導体デバイスを有する第1の半導体デ
バイス層と、 前記第1の半導体デバイス層上に形成された、第1の半
導体と異なる格子定数を有する第2の半導体層、パター
ニングされたSiO2、並びに、第2の半導体及び第2
の半導体を含む複数の半導体、から構成される第2の半
導体デバイス層と、が積層され、 更に、前記第2の半導体デバイス層と同様な、第1及び
第2の半導体と異なる格子定数を有する半導体で構成さ
れた複数の半導体デバイス層と、 が積層されてなることを特徴とする半導体装置。
6. A substrate made of a first semiconductor, a first semiconductor device layer formed on the substrate and having a semiconductor device made of a semiconductor lattice-matched to the first semiconductor, and the first semiconductor A second semiconductor layer formed on the device layer and having a different lattice constant from the first semiconductor, patterned SiO 2 , and a second semiconductor and a second semiconductor layer;
And a second semiconductor device layer composed of a plurality of semiconductors including the above semiconductor, and further have a different lattice constant from the first and second semiconductors, similar to the second semiconductor device layer. A semiconductor device comprising: a plurality of semiconductor device layers formed of a semiconductor;
【請求項7】 第1の半導体からなる基板上に、第1の
半導体からなる半導体デバイス、又は、第1の半導体と
格子整合する半導体からなる半導体デバイスを有する第
1の半導体デバイス層を形成する工程と、 前記第1の半導体デバイス層上に第1の半導体と異なる
格子定数を有する第2の半導体層をエピタキシャル成長
させ、次いで前記第2の半導体層上にSiO2を堆積さ
せ、パターニングした後、更に第2の半導体及び第2の
半導体を含む複数の半導体を、前記基板に対して垂直方
向の成長速度より水平方向の成長速度の方が十分大き
く、かつ、前記SiO2が無い部分に選択的に成長する
ような条件で、エピタキシャル成長させて、第2の半導
体デバイス層を形成する工程と、 を具備したことを特徴とする半導体装置の形成方法。
7. A first semiconductor device layer having a semiconductor device made of the first semiconductor or a semiconductor device made of a semiconductor lattice-matched to the first semiconductor is formed over a substrate made of the first semiconductor. After the step, epitaxially growing a second semiconductor layer having a different lattice constant from the first semiconductor on the first semiconductor device layer, and then depositing and patterning SiO 2 on the second semiconductor layer, Further, a second semiconductor and a plurality of semiconductors including the second semiconductor are selectively placed in a portion where the growth rate in the horizontal direction is sufficiently higher than the growth rate in the vertical direction with respect to the substrate and where the SiO 2 is not present. Forming a second semiconductor device layer by epitaxial growth under conditions such that the semiconductor device grows.
JP35814698A 1998-12-16 1998-12-16 Semiconductor device and formation thereof Pending JP2000183325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35814698A JP2000183325A (en) 1998-12-16 1998-12-16 Semiconductor device and formation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35814698A JP2000183325A (en) 1998-12-16 1998-12-16 Semiconductor device and formation thereof

Publications (1)

Publication Number Publication Date
JP2000183325A true JP2000183325A (en) 2000-06-30

Family

ID=18457789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35814698A Pending JP2000183325A (en) 1998-12-16 1998-12-16 Semiconductor device and formation thereof

Country Status (1)

Country Link
JP (1) JP2000183325A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003050888A1 (en) * 2001-12-13 2003-06-19 Nippon Sheet Glass Co.,Ltd. Self-scanning light-emitting element array chip
JP2009510762A (en) * 2005-09-30 2009-03-12 ソウル オプト デバイス カンパニー リミテッド Light emitting device having vertically stacked light emitting diodes
CN101615646A (en) * 2008-06-24 2009-12-30 潘晓和 Threedimensional solid luminescent device and manufacture method thereof
JP2011138875A (en) * 2009-12-28 2011-07-14 Kyocera Corp Light-emitting element component and light-emitting device equipped with the same
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
KR20140089853A (en) * 2013-01-07 2014-07-16 삼성전자주식회사 Complementary Metal Oxide Semiconductor device, optical apparatus comprising CMOS device and method of manufacturing the same
JP2016181650A (en) * 2015-03-25 2016-10-13 京セラ株式会社 Light receiving/emitting element module and sensor device
KR20200056628A (en) * 2018-11-15 2020-05-25 엘지디스플레이 주식회사 Display device and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322595C (en) * 2001-12-13 2007-06-20 日本板硝子株式会社 Self-scanning light-emitting element array chip
US7259397B2 (en) 2001-12-13 2007-08-21 Fuji Xerox Co., Ltd. Self-scanning light-emitting element array chip
WO2003050888A1 (en) * 2001-12-13 2003-06-19 Nippon Sheet Glass Co.,Ltd. Self-scanning light-emitting element array chip
US8076694B2 (en) 2005-05-02 2011-12-13 Nichia Corporation Nitride semiconductor element having a silicon substrate and a current passing region
JP2009510762A (en) * 2005-09-30 2009-03-12 ソウル オプト デバイス カンパニー リミテッド Light emitting device having vertically stacked light emitting diodes
US8598598B2 (en) 2005-09-30 2013-12-03 Seoul Opto Device Co., Ltd. Light emitting device having vertically stacked light emitting diodes
CN101615646A (en) * 2008-06-24 2009-12-30 潘晓和 Threedimensional solid luminescent device and manufacture method thereof
JP2011138875A (en) * 2009-12-28 2011-07-14 Kyocera Corp Light-emitting element component and light-emitting device equipped with the same
KR20140089853A (en) * 2013-01-07 2014-07-16 삼성전자주식회사 Complementary Metal Oxide Semiconductor device, optical apparatus comprising CMOS device and method of manufacturing the same
KR102083495B1 (en) * 2013-01-07 2020-03-02 삼성전자 주식회사 Complementary Metal Oxide Semiconductor device, optical apparatus comprising CMOS device and method of manufacturing the same
JP2016181650A (en) * 2015-03-25 2016-10-13 京セラ株式会社 Light receiving/emitting element module and sensor device
KR20200056628A (en) * 2018-11-15 2020-05-25 엘지디스플레이 주식회사 Display device and method of manufacturing the same
KR102655343B1 (en) * 2018-11-15 2024-04-04 엘지디스플레이 주식회사 Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6844572B2 (en) Light emitting semiconductor device and method of fabricating the same
JP4092927B2 (en) Group III nitride compound semiconductor, group III nitride compound semiconductor element, and method for manufacturing group III nitride compound semiconductor substrate
US5075743A (en) Quantum well optical device on silicon
US6229834B1 (en) Led display device
US20020136932A1 (en) GaN-based light emitting device
JP3298390B2 (en) Method for manufacturing nitride semiconductor multicolor light emitting device
US8063397B2 (en) Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US20110163295A1 (en) Semiconductor with low dislocation
JP2003158296A (en) Nitride semiconductor light emitting device chip and its manufacturing method
JPH07273367A (en) Manufacture of semiconductor substrate and light-emitting device
JPH10190135A (en) Semiconductor device
KR100639026B1 (en) Semiconductor light-emitting device and manufacturing method thereof
US11894416B2 (en) Display devices with multiple emitters
US20050139818A1 (en) Gallium nitride semiconductor light emitting device and method of manufacturing the same
JPH0856018A (en) Semiconductor light emitting device, and manufacture of semiconductor light emitting device
JP2000183325A (en) Semiconductor device and formation thereof
JP2001044121A (en) Epitaxial layer structure and manufacture thereof
JP2002185044A (en) Nitride semiconductor multi-colored light-emitting element
JPH11233827A (en) Semiconductor light emitting device
JP2000286506A (en) Gallium nitride light-emitting device
JP4817522B2 (en) Nitride-based semiconductor layer device and method for forming nitride-based semiconductor
JP2000058918A (en) Semiconductor light emitting element
JP2000077770A (en) Semiconductor laser and formation method of there
JPH05347432A (en) Semiconductor light-emitting element
JP4141076B2 (en) Method for manufacturing group III nitride semiconductor substrate