JP2000182072A

JP2000182072A - データ記録媒体、データプロセッサ及び描画情報演算方法

Info

Publication number: JP2000182072A
Application number: JP35260198A
Authority: JP
Inventors: Masahiro Uminaga; 正博海永; Koshi Yamada; 孔司山田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-12-11
Filing date: 1998-12-11
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】３次元形状を近似表現するためのポリゴンデ
ータのメモリロード量が少なく、しかも描画情報の生成
を高速化できるようにする。【解決手段】３次元形状を近似するための多数のポリ
ゴンのポリゴンデータは、頂点座標データ（ｘ，ｙ，
ｚ）を浮動小数点数とし、頂点法線データ（ｎｘ，ｎ
ｙ，ｎｚ）を整数とする。頂点座標データのビット数
は、ポリゴンデータを読取るコンピュータが処理可能な
浮動小数点数のデータフォーマットに対して仮数の下位
側ビット数が少なくされ、その少なくされた部分に前記
頂点法線データを組込んだデータフォーマットを採用す
る。したがって、ポリゴンデータのデータ量削減が可能
になる。データ量削減によって、メモリから整数レジス
タや浮動小数点レジスタへのデータロード処理を軽減で
き、アフィン変換などを介する描画用データ生成処理の
高速化に寄与できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３次元形状（３次
元物体）を近似する多数のポリゴン（３角形）のデータ
（ポリゴンデータ）を記録したデータ記録媒体、ポリゴ
ンデータを処理することができるデータプロセッサ、そ
して、ポリゴンデータを用いて３次元形状をフレームバ
ッファに描画するための描画情報を生成する方法に係
り、例えば、３次元グラフィック表示可能なゲーム機に
適用して有効な技術に関するものである。

【０００２】

【従来の技術】３次元形状を表示スクリーンに描画する
場合の技術を概略的に説明する。３次元形状は、３角形
の面の集まりとして近似表現することができる。すなわ
ち、図２に例示されるように、３次元形状２１の表面を
多数のポリゴン２２で覆うことによって当該３次元形状
を近似表現することができる。個別のポリゴン２２は、
３つの頂点情報の座標を与えれば、その位置と大きさが
確定する。３次元形状に色を付けて、しかも実世界と同
様に陰影を付けて描画しようとすれば、光源を考慮する
必要があり、光源からの光を受ける個々のポリゴンの面
に対して３原色の反射率、光線の入射角を考えることに
なる。

【０００３】上記光源を太陽光のような平行光線とす
る。例えばグーロ法では、図３に例示されるように、ポ
リゴンの個別の頂点に仮想の法線（以下、頂点法線）２
５，２６，２７を割当てる。そして個々の頂点法線のベ
クトル（ｎｘ，ｎｙ，ｎｚ）と、光源２８のベクトル
（ｌｘ，ｌｙ，ｌｚ）の内積を採る。この内積の値をそ
の頂点の明るさと考えることができる。ポリゴン２２上
の面の各点には、３頂点の明るさを線形補間して明るさ
を割り当てることができる。これによって、ポリゴンの
面内の各点の明るさは滑らかに変化していく。これに対
して、フラット法では、ポリゴンの面全体に１つの明る
さを割り当てるようにするので、ポリゴンの境界線がは
っきりし、３次元形状は全体として角張って見える。

【０００４】前記ポリゴンの集合として３次元形状を近
似する表現法として、図４に例示されるところの、３角
形列（ポリゴン列）法という表現法について説明する。
現在のポリゴンの面３１は前のポリゴンの面３２と２頂
点３４、３５を共有する。従って、現在の面３１では新
しい頂点３３を指定すれば、その３頂点が確定する。こ
のようにして、新しい面を決めていく方法が３角形列法
である。

【０００５】この場合、ポリゴン毎にその面を指定する
データ構造として、図５のデータ構造を挙げることがで
きる。即ち、多数のポリゴンから構成される３次元モデ
ルを記述するための座標系で頂点の座標（ｘ，ｙ，ｚ）
を特定し、また頂点毎に必要な頂点法線（ｎｘ，ｎｙ，
ｎｚ）を決める。さらに面の色や反射率等に係わる属性
情報を指定する必要があるが、それら属性情報はｏｔｈ
ｅｒｓとして図示されている。以上のデータで、１つの
頂点の情報が決まり、それらをポリゴンの配列に従って
並べることで、３角形列の情報が確定する。なお、３角
形列法において、最初の面の指定には１つの頂点情報だ
けでなく、別に２つの頂点情報が必要であることは言う
までもない。

【０００６】次に、３次元形状の描画情報の演算方法を
説明する。図６においてＭ１〜Ｍ８の要素の集合はモデ
ル座標系における３次元モデル（３次元形状をポリゴン
の集合によって近似するモデル）である。前記要素Ｍ１
〜Ｍ８は夫々多数のポリゴンの集合から成り、個々の要
素Ｍ１〜Ｍ８は剛体とみなされる。動画表示などにおい
て、前記３次元モデルの要素Ｍ１〜Ｍ８に平行移動及び
回転移動を施して、スクリーン座標系に要素Ｍ１′〜Ｍ
８′を移動する。このとき、同一要素に含まれるポリゴ
ンには相互に同じ平行移動及び回転移動の操作が行われ
る。

【０００７】図７には１つのポリゴンに着目して３次元
物体の描画情報の演算方法が示される。３次元モデルを
構成するポリゴン４１は、ゲーム等の進行に代表される
ような表示状態の推移に合せて、表示スクリーン４０の
向こう側（以後舞台と呼ぶ）の適当な位置４２に配置さ
れる。この配置は数学的にはアフィン変換で表現でき
る。つまり、モデル座標系内の頂点Ｐの座標を（ｘ，
ｙ，ｚ）とし、これに回転移動と平行移動とを施すアフ
ィン変換を行った舞台上の頂点Ｐ′の座標を（Ｘ，Ｙ，
Ｚ）とすると、頂点Ｐの座標（ｘ，ｙ，ｚ）と頂点Ｐ′
の座標（Ｘ，Ｙ，Ｚ）との関係は、以下の数１の式で表
現できる。この式において、ｍ００、ｍ０１、ｍ０２は
変換行列のｘ成分、ｍ１０、ｍ１１、ｍ１２は変換行列
のｙ成分、ｍ２０、ｍ２１、ｍ２２は変換行列のｚ成分
である。ｍ０３、ｍ１３、ｍ２３は平行移動のｘ、ｙ、
ｚ成分である。記号・は積を意味する。

【０００８】

【数１】Ｘ＝ｍ００・ｘ＋ｍ０１・ｙ＋ｍ０２・ｚ＋ｍ０３Ｙ＝ｍ１０・ｘ＋ｍ１１・ｙ＋ｍ１２・ｚ＋ｍ１３Ｚ＝ｍ２０・ｘ＋ｍ２１・ｙ＋ｍ２２・ｚ＋ｍ２３

【０００９】上記行列式を使用すれば、舞台上の頂点
Ｐ′の座標は数２の式のように記述できる（ｔは転
置）。この式において、Ｍ=（ｍｉｊ）である。

【００１０】

【数２】（Ｘ，Ｙ，Ｚ）ｔ＝Ｍ・（ｘ，ｙ，ｚ，１）ｔ

【００１１】前記数２の式より、ゲームの進行にあわせ
てアフィン変換のための行列Ｍを管理しておき、このＭ
を（ｘ，ｙ，ｚ，１）ｔに作用させれば、舞台上の座標
（Ｘ，Ｙ，Ｚ）を得ることができる。例えば、図６にお
いて、モデル座標系のＭ１〜Ｍ８の３次元形状を舞台上
で変化させることを想定した場合、それぞれポリゴンの
集合である要素Ｍ１〜Ｍ８を剛体として、それぞれを単
位に上記変換を行うことになる。

【００１２】次に、舞台上に持って来られた３次元形状
に対して、透視変換が必要になる。視点５０から３次元
形状をスクリーン４０に透視したときの透視図をスクリ
ーン４０上に考えて座標を与える。頂点Ｐ′のスクリー
ン４０上の対応点Ｐ″の座標を（ｕ，ｖ）とすると、透
視変換は数３の式で表現できる。α、βは透視変換の調
整値であり任意の定数とされる。

【００１３】

【数３】ｕ＝Ｘ／Ｚ＋α ｖ＝Ｙ／Ｚ＋β

【００１４】また、明るさに係わる計算も必要である。
ここでは、頂点法線４７の方向ベクトル（ｎｘ，ｎｙ，
ｎｚ）に対して舞台上にアフィン変換されたもの（Ｎ
Ｘ，ＮＹ，ＮＺ）と光線４３のベクトル（ｌｘ，ｌｙ，
ｌｚ）との内積の値ｂを計算すればよいものとする。こ
れは以下の数４の式で表現できる。

【００１５】

【数４】ＮＸ＝ｍ００・ｎｘ＋ｍ０１・ｎｙ＋ｍ０２・ｎｚＮＹ＝ｍ１０・ｎｘ＋ｍ１１・ｎｙ＋ｍ１２・ｍｚＮＺ＝ｍ２０・ｎｘ＋ｍ２１・ｎｙ＋ｍ２２・ｎｚｂ＝ＮＸ・ｌｘ＋ＭＹ・ｌｙ＋ＮＺ・ｌｚ

【００１６】以上で計算された結果である（ｕ，ｖ，
Ｚ），ｂを描画のハードウェアである描画プロセッサ等
に転送することにより、前記スクリーン４０上に所要の
図形を表示できるように、描画プロセッサ等が所定のフ
レームバッファメモリに描画を行う。舞台上の奥行き情
報Ｚは複数の物体が重なっているとき、どの物体が前面
にあり、視点から見える（スクリーンに表示される）
か、を示すために必要とされる。

【００１７】

【発明が解決しようとする課題】ここで、３次元モデル
を表現するために必要なデータ量（メモリ容量）と、描
画情報の演算時に必要となる３次元モデルデータの転送
容量（データレジスタへのロード量）を見積もってみ
る。

【００１８】図５において、ｘ，ｙ，ｚ，ｎｘ，ｎｙ，
ｎｚを夫々４バイト浮動小数点数とし、属性情報（ｏｔ
ｈｅｒｓ）を４バイト整数とする。このとき、ポリゴン
の面当り（厳密には新頂点当り）２８バイトのデータ必
要である。また転送容量は、ポリゴンの面毎に、順次に
新頂点のデータにアクセスしていけばよいので、ポリゴ
ンの面当り２８バイトのデータとなる。この表現法（以
下直接表現法）は、３次元モデル表現のためのポリゴン
の面当りのメモリ容量が多い欠点がある。従って、メモ
リからデータプロセッサのレジスタに対するデータロー
ドにも時間がかかることになる。データプロセッサによ
るデータ処理速度に比べてメモリアクセス速度は一般的
に遅い。

【００１９】図８には、図５のデータ構造の前記欠点を
補うためのデータ構造の一例として間接表現法によるデ
ータ構造が示される。ポリゴンの面毎に頂点情報へのイ
ンデックス（ｉｎｄｅｘ）と属性情報（ｏｔｈｅｒｓ）
とを格納し、頂点情報は別の場所に格納しておく（間接
表現法）。インデックス（ｉｎｄｅｘ）と属性情報（ｏ
ｔｈｅｒｓ）は面当り夫々４バイトとする。こうすれ
ば、ポリゴンの頂点は複数のポリゴン面で共有される性
質から、頂点情報のデータ個数が少なくて済む。そして
経験的に、面数の半分程度で済むことが知られている。
したがて、図８のモデル表現のメモリ容量は面当り２０
（＝８＋（２４）／２）バイトとなる。従ってモデル表
現のためのメモリ容量は。面当り２８バイトから２０バ
イトへと８バイト削減される。

【００２０】しかし、メモリからデータプロセッサへロ
ードするデータ容量（転送容量）は、面当り、３２（＝
８＋２４）バイト必要になる。しかも、頂点情報へのア
クセスがランダムアクセスになってしまい、それにより
キャッシュミスが多発する可能性が高まるという新たな
欠点も生ずる。

【００２１】現状のデータプロセッサでは、演算自体は
かなり速く行えるようになってきている。例えばある安
価なプロセッサにおいても、４×４行列と４要素のベク
トルとの行列ベクトル積命令（４バイト浮動小数点数計
算）が提供され、その命令を４クロックピッチで発行で
きる。しかし、外部のメモリとデータプロセッサ若しく
はＣＰＵとのデータ転送レートは期待したようには速く
ならないのが常である。

【００２２】以上、３次元形状を表示スクリーンに描画
するための、モデル表現法と描画情報計算方法の主な技
術についてを説明したが、それにより明らかなように、
３次元形状を表現するモデルデータの構造如何によっ
て、そのデータ量、そしてデータロードに要する処理時
間が相違される。

【００２３】今後、３次元グラフィック処理では、より
リアルさが求められ、３次元物体を近似表現するために
ポリゴンの数を増やす傾向にある。従って、そういうも
のを描画するには、データプロセッサなどの演算処理能
力が強化されなければならないし、モデルを表現するた
めのメモリ容量が増大されなければならない。しかしな
がら、システムのハイエンド化によって対処するだけで
は限界があり、また、コストパフォーマンスの点で無駄
を生ずることにもなる。一方、家庭用ゲームシステムの
ようなデータ処理システムには低コストの要請が強い。

【００２４】本発明の目的は、３次元形状を近似表現す
るためのデータのメモリ所要量が少なく、しかも描画情
報の生成を高速化できるポリゴンデータを記録したデー
タ記録媒体を提供することにある。

【００２５】本発明の別の目的は、３次元形状を近似表
現するためのデータを利用した描画情報の生成を高速化
できるデータプロセッサを提供することにある。

【００２６】本発明のその他の目的は、３次元形状を近
似表現するためのデータを利用した描画情報の生成を高
速化できる描画情報演算方法を提供することにある。

【００２７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００２８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００２９】すなわち、本発明では、３次元形状を近似
表現するためのポリゴンデータのメモリ容量若しくはデ
ータ量を削減するために、描画に必要とされるデータの
精度に着目した。３次元モデルのポリゴンの頂点座標は
回転と平行移動に対応するアフィン変換を受ける。この
変換によって移動されるポリゴンはスクリーン座標上へ
の投影のために透視変換を受ける。透視変換された図形
の頂点は、当該図形が実際にフレームバッファに描画さ
れるときスクリーン上のピクセル位置を示す整数にされ
る。前記アフィン変換に着目すると、桁あふれの心配が
少ない浮動小数点数でポリゴンの頂点座標を表現するこ
とが好ましいと一般に言われているが、ＶＧＡやＳＶＧ
Ａ程度のスクリーン上での表示精度を考慮すると、ＩＥ
ＥＥ７５４に準拠して浮動小数点数の仮数部を２４ビッ
トある４バイト浮動小数点数で表現する必要のないこと
が本発明者によって見出された。また頂点法線は回転の
変換を受け、そして光線ベクトルと内積されて明るさに
関係する数値が得られる。そして最終的には、色の３原
色ＲＧＢ（赤、緑、青）の強度になる。これらの値は人
間工学的に各々８ビットもあれば充分であるといわれて
いる。例えば、ＲＧＢの３原色は各々８ビットによって
１６７７７２１６（＝２５６＊２５６＊２５６）色のフ
ルカラー表現できる。

【００３０】本発明者による以上の考察より、ポリゴン
データを、少なくとも、浮動小数点数で表現された頂点
座標データと、整数で表現された頂点法線データとによ
って表現するものである。

【００３１】ポリゴンのモデル表現法として例えば、直
接上書き表現法というものを採用する。すなわち、頂点
座標（ｘ，ｙ，ｚ）を例えば各３次元成分毎に４バイト
浮動小数点数で格納する。そして、頂点法線（ｎｘ，ｎ
ｙ，ｎｚ）の各成分を例えば各々を１バイトの整数に変
換し、これを、（ｘ，ｙ，ｚ）の格納位置の「右端」の
バイトに上書きする。このように、ポリゴンの頂点の３
次元成分毎に、当該成分の前記頂点座標データの仮数部
の最下位ビットに続けて前記頂点法線データをマッピン
グする。そして最後に、ポリゴンの色などの属性データ
（ｏｔｈｅｒ）を例えば４バイトで格納する。これによ
り、ポリゴンの面当り、例えば、１６バイトのデータ量
（メモリ容量）となる。

【００３２】前記アフィン変換などはコンピュータによ
る演算処理で行なわれるから、前記ポリゴンデータは、
コンピュータが理解できるデータ形式で記述されてい
る。そして、そのデータは、磁気ディスク、ＭＯ（マグ
ネトー・オプチカル・ディスク）、ＣＤ−ＲＯＭ乃至フ
ロッピーディスクなどのデータ記録媒体（５９）に格納
されて提供される。また、そのデータは、当該データに
アフィン変換等を施すプログラムと共に、データ記録媒
体に格納されて提供されても良い。

【００３３】このように、ポリゴンデータの頂点座標デ
ータを浮動小数点数とし、頂点法線データを整数とす
る。そして、前記頂点座標データのビット数は、ポリゴ
ンデータを読取るコンピュータが処理可能な浮動小数点
数のデータフォーマットに対して仮数の下位側ビット数
が少なくされ、その少なくされた部分に前記頂点法線デ
ータを組込んだデータフォーマットを採用する。したが
って、ポリゴンデータのデータ量削減が可能になる。デ
ータ量削減によって、メモリから整数レジスタや浮動小
数点レジスタへのデータロード処理を軽減でき、アフィ
ン変換などを介する描画用データ生成処理の高速化に寄
与できる。

【００３４】前記アフィン変換などに利用することがで
きるデータプロセッサ（１）は、例えば、複数個の整数
レジスタ（Ｒ０〜Ｒ１５）を備え整数演算及び命令の実
行を制御する中央制御処理ユニット（３）と、複数個の
浮動小数点レジスタ（ＦＲ０〜ＦＲ１５）を備え浮動小
数点演算を行う浮動小数点演算ユニット（２）と、キャ
ッシュメモリ（１４３）と、前記中央制御処理ユニット
及び浮動小数点演算ユニットを前記キャッシュメモリに
接続する内部バス（１３３〜１３６）と、を１個の半導
体チップに含み、浮動小数点数で表現された頂点座標デ
ータと整数で表現された頂点法線データとを頂点の各３
次元成分毎に複数バイトづつ有するポリゴンデータを用
いたグラフィック処理に利用可能である。前記中央制御
処理ユニットは、同一アドレスのポリゴンデータを前記
バスを介して前記キャッシュメモリから前記整数レジス
タと前記浮動小数点レジスタにロードし、整数レジスタ
にロードしたポリゴンデータから頂点法線データを切出
し、切出した頂点法線データを浮動小数点データに変換
して別の浮動小数点レジスタにロード可能にするもので
ある。

【００３５】前記ポリゴンデータに上記データフォーマ
ットを採用する場合、前述の如く、データ量とレジスタ
へのデータロード時間は低減される。このとき、整数の
頂点法線データを浮動小数点演算で処理するならば、整
数から浮動小数点数への変換を行う必要が有る。このよ
うな変換処理を追加しても、高いデータ処理効率を実現
するには、前記中央制御処理ユニットがポリゴンデータ
を前記キャッシュメモリから前記整数レジスタにロード
し、整数レジスタにロードしたポリゴンデータから頂点
法線データを切出して、浮動小数点データに変換可能に
する処理を、前記浮動小数点演算ユニットによるアフィ
ン変換演算に並列化する等の、並列化の手法を採用する
ことが望ましい。

【００３６】前記中央制御処理ユニットと前記浮動小数
点演算ユニットとの間の情報伝達に用いられる浮動小数
点通信レジスタを採用するとき、前記中央制御処理ユニ
ットは前記切出した頂点法線データを前記浮動小数点通
信レジスタにロードし、前記浮動小数点演算ユニットは
浮動小数点通信レジスタにロードされているデータを浮
動小数点データに変換して浮動小数点レジスタにロード
する。

【００３７】前記浮動小数点演算ユニットは、浮動小数
点レジスタにロードされた頂点座標データと変換行列デ
ータとを用いてポリゴンに対するアフィン変換を行い、
前記浮動小数点レジスタにロードされた浮動小数点数の
頂点法線データと光線ベクトルデータとの内積によって
輝度計算を行う。

【００３８】３次元形状を近似するための多数のポリゴ
ンのポリゴンデータを用いてデータプロセッサが描画情
報を演算する方法は、浮動小数点数で表現された頂点座
標データと整数で表現された頂点法線データとを有する
ポリゴンデータをバスを介してメモリから整数レジスタ
にロードする第１処理と、前記ポリゴンデータを前記バ
スを介して前記メモリから前記浮動小数点レジスタにロ
ードする第２処理と、前記整数レジスタにロードしたポ
リゴンデータから頂点法線データを切出す第３処理と、
切出した頂点法線データを浮動小数点データに変換して
別の浮動小数点レジスタにロードする第４処理と、浮動
小数点レジスタにロードされた頂点座標データと変換行
列データとを用いてポリゴンに対するアフィン変換を行
う第５処理と、前記浮動小数点レジスタにロードされた
浮動小数点の頂点法線データと光線ベクトルデータとの
内積によって輝度計算を行う第６処理と、前記アフィン
変換された位置と輝度計算された明るさ情報とを有する
ポリゴンのデータを描画情報としてメモリに格納する第
７処理と、を含む。これにより、３次元形状を近似表現
するためのデータを利用した描画情報の生成を高速化で
きる。

【００３９】少なくとも前記第５処理を前記第１及び第
３処理に並行させることにより、描画情報の生成は更に
高速化される。

【００４０】

【発明の実施の形態】《ポリゴンデータの構造》図１に
は本発明に係るポリゴンデータのデータ構造の一例が示
される。このデータ構造（データフォーマット）は直接
上書き法によって形成する。この手法では、先ず、ポリ
ゴンの頂点座標データ（ｘ，ｙ，ｚ）を各々４バイト浮
動小数点数で格納し、そして、頂点法線データ（ｎｘ，
ｎｙ，ｎｚ）の各々を１バイトの整数に変換し、この整
数に変換された頂点法線データを前記４バイトの座標デ
ータ（ｘ，ｙ，ｚ）の格納位置の「右端」の１バイトに
上書きする。ここで、右端といったのは、浮動小数点数
の仮数部のうち最も値の貢献度が低い部分のことであ
る。これによって形成されるデータフォーマットにおい
て、頂点座標データ（ｘ，ｙ，ｚ）は３次元の各成分毎
に３バイトの浮動小数点数とされる。さらに、色などの
属性情報（ｏｔｈｅｒｓ）が４バイト格納される。した
がって、３次元モデル表現のための容量は、ポリゴンの
面当り１６バイトになる。３角形列法に応ずる３次元モ
デルデータは、前記１６バイトのデータのリニアな配列
によって構成される。描画情報演算時のモデルデータア
クセスに要するデータ転送容量もポリゴンの面当り１６
バイトとなる。

【００４１】ここで、ポリゴンデータの構造を別の観点
から説明する。ポリゴンデータを読み込んで処理するデ
ータプロセッサの一例である後述のマイクロコンピュー
タ１との関係に着目する。前記頂点座標（ｘ，ｙ，ｚ）
の各々のデータ（頂点座標データ）のビット数は、ポリ
ゴンデータを読取る前記マイクロコンピュータ１が処理
可能な浮動小数点数のデータフォーマットに対して、仮
数の下位側ビット数が１バイト少なくされ、その少なく
された部分に、対応する前記頂点法線データ（ｎｘ，ｎ
ｙ，ｎｚ）が組込まれたデータフォーマットを有してい
る。

【００４２】《グラフィック処理システム》図９には前
記ポリゴンデータを用いて３次元グラフィックの描画用
情報の演算を行うデータ処理システム（グラフィック処
理システム）の概略が示される。データプロセッサの一
例であるマイクロコンピュータ１は主メモリ５６から３
次元形状を近似するポリゴンデータを取り込み、３次元
形状の位置や姿勢に応じてアフィン変換等を施して描画
情報を演算する。その演算結果は主メモリ５６に格納さ
れる。描画情報を主メモリ５６に格納した後、マイクロ
コンピュータ１は描画ハードウエアとしての描画プロセ
ッサ５５に描画コマンドを発行する。描画プロセッサ５
５はコマンドに応答して、フレームバッファメモリ５４
に描画情報に応じた図形を描画する。

【００４３】マイクロコンピュータ１は、代表的に示さ
れたキャッシュユニット４Ｃ、中央制御処理ユニット
（以下ＣＰＵとも記す）３、及び浮動小数点演算ユニッ
ト（以下ＦＰＵとも記す）２を有する。前記ＣＰＵ３や
ＦＰＵ２からのロード／ストア要求はキャッシュユニッ
ト４Ｃを介して行なわれる。キャッシュユニット４Ｃは
図示を省略するキャッシュメモリ及びキャッシュコント
ローラを有する。キャッシュメモリは、最近アクセスさ
れたメモリロケーション内容を保持する高速アクセス可
能な記憶媒体である。キャッシュユニット４Ｃは３次元
形状を近似するためのポリゴンデータを一度に全部格納
できるほど記憶容量は大きくない。したがって、主メモ
リ５６とキャッシュユニット４Ｃとを接続するバス５７
を介するデータの転送能力は処理性能上で大事である。
換言すれば、バス５７によるデータ転送能力には限りが
あるという前提では、データ転送量それ自体を少なくす
ることがデータ処理性能を向上させる上で重要である。

【００４４】前記３次元形状を近似するポリゴンデータ
は、特に制限されないが、ＣＤ−ＲＯＭディスクドライ
ブ装置５８に装着されたＣＤ−ＲＯＭ５９から主メモリ
５６に読み込まれる。ＣＤ−ＲＯＭは、図１のデータ形
式の多数のポリゴンデータを前記マイクロコンピュータ
１等から成るコンピュータによって読取り可能に記録し
たデータ記録媒体の一例である。

【００４５】《マイクロコンピュータ》図１０には前記
マイクロコンピュータ１の更に詳細な一例が示される。
同図に示されるマイクロコンピュータ１は、特に制限さ
れないが、単結晶シリコンのようなの1個の半導体基板
に集積回路化されて構成される。このマイクロコンピュ
ータ１は浮動小数点演算に特化されたＦＰＵ２と共に、
整数演算を行うＣＰＵ３を備え、特に制限されないが、
１６ビット固定長命令セットを備えた３２ビットＲＩＳ
Ｃ（Reduced Instruction Set Computer：縮小命令セッ
トコンピュータ）アーキテクチャを有する。

【００４６】図１０において参照符号４で示されるもの
は、前記キャッシュユニット４Ｃを含むアドレス変換・
キャッシュユニットである。前記ＣＰＵ３による命令ア
クセスとデータアクセスを並列化できるように、アドレ
ス変換・キャッシュユニット４は、命令用の命令アドレ
ス変換バッファ（命令ＴＬＢとも称する）１４０と、デ
ータ用のユニファイドアドレス変換バッファ（ユニファ
イドＴＬＢとも称する）１４１を別々に持ち、また、命
令キャッシュメモリ１４２とデータキャッシュメモリ１
４３も夫々個別化されている。キャッシュ・アドレス変
換バッファコントローラ（キャッシュＴＬＢコントロー
ラとも称する）１４４はアドレス変換・キャッシュユニ
ット４を全体的に制御する。

【００４７】図１０において参照符号５で示されるもの
はバスステートコントローラ（バスコントローラ）であ
り、３２ビットのデータバス１５０及び２９ビットのア
ドレスバス１５１を介して前記アドレス変換・キャッシ
ュユニット４に接続されている。このバスステートコン
トローラ５にはデータバス１５４及びアドレスバス１５
５を介してＤＭＡＣ８が接続されている。

【００４８】マイクロコンピュータ１において前記ＣＰ
Ｕ３及びＤＭＡＣ８がバスマスタモジュールを構成す
る。マイクロコンピュータ１による外部アクセスは、６
４ビットのデータバス１５２及びアドレスバス１５３を
介して前記バスステートコントローラ５に接続された外
部バスインタフェース回路６で行う。外部バスインタフ
ェース回路６は外部データバス１６０及び外部アドレス
バス１６１に接続される。

【００４９】マイクロコンピュータ１は、１６ビットの
周辺データバス１５６及び周辺アドレスバス１５７に接
続された内蔵周辺回路として、クロックパルスジェネレ
ータ（ＣＰＧとも称する）１７０、割り込み制御回路１
７１、シリアルコミュニケーションインタフェースコン
トローラ（ＳＣＩ１，ＣＳＩ２）１７２、リアルタイム
クロック回路１７３及びタイマ１７４を有する。それら
周辺回路は前記バスステートコントローラ５を介してＣ
ＰＵ３又はＤＭＡＣ８によってアクセスされる。

【００５０】前記バスステートコントローラ５は、ＣＰ
Ｕ３やＤＭＡＣ８によるアクセス対象回路（アクセス対
象とされるアドレスエリア）に応じて、アクセスデータ
サイズ、アクセスタイム、ウェイトステートを決定し、
周辺バス１５６，１５７、そして外部バス１６０，１６
１に対するバスアクセスを制御する。更にバスステート
コントローラ５は、キャッシュＴＬＢコントローラ１４
４、ＤＭＡＣ８及び外部からのバス使用要求の競合を調
停したりする。

【００５１】前記ＣＰＵ３は、実行ユニットと制御ユニ
ットによって構成される。前記実行ユニットは、特に制
限されないが、算術論理演算器（ＡＬＵ）等の整数演算
器３００、プログラムカウンタ（ＰＣ）、スタックポイ
ンタ（ＳＰ）、ステータスレジスタ（ＳＲ）のような専
用レジスタ及びワークエリアとして利用される汎用レジ
スタ（整数レジスタ）Ｒ０〜Ｒ１５とから成る。前記制
御ユニットは、アプリケーションプログラムデータ若し
くはオペレション・システム・プログラムから供給され
るプログラム命令が順次に入力される命令レジスタと、
前記命令レジスタに格納された命令をデコードし、前記
実行ユニットに対する制御信号を発生する命令デーコー
ダとを含んで構成される。このＣＰＵ３は、命令をフェ
ッチするとき３２ビットの命令アドレスバス１３０に命
令アドレスを出力し、命令データバス１３１に出力され
た命令をフェッチする。また、ＣＰＵ３は、３２ビット
のデータアドレスバス１３２にデータアドレスを出力
し、３２ビットのデータバス１３３を介してデータのリ
ード（ロード）を行い、３２ビットのデータバス１３４
を介してデータのライト（ストア）を行う。前記命令ア
ドレス及びデータアドレスは論理アドレスである。

【００５２】前記ＦＰＵ２は、特に制限されないが、浮
動小数点演算器（ＦＭＡＣ）２００、ワークレジスタと
しての浮動小数点レジスタＦＲ０〜ＦＲ１５、浮動小数
点バックレジスタＢＲ０〜ＢＲｎ、ＣＰＵ３とＦＰＵ２
との間の間の情報伝達に用いられる浮動小数点通信レジ
スタＦＰＵＬ、及びステータスレジスタ等から成る実行
ユニットを有する。更にＦＰＵ２は制御ユニットとし
て、ＣＰＵ３から切り出されたＦＰＵ命令を順次に入力
されるコマンドレジスタと、前記コマンドレジスタに格
納された浮動小数点命令をデコードし、前記浮動小数点
実行ユニットに対する制御信号を発生するコマンドデー
コーダとを有する。

【００５３】前記ＦＰＵ２は、特に制限されないが、デ
ータキャッシュメモリ１４２などをアクセスするための
メモリアドレシング能力を備えていない。ＣＰＵ３がＦ
ＰＵ２に代わってデータをアクセスするためのアドレシ
ング動作を行う。これは、ＦＰＵ２のメモリアドレシン
グ回路の必要性を取り除いてチップ面積を節約するため
である。ＦＰＵ２へのデータのロードは３２ビットのデ
ータバス１３３と３２ビットのデータバス１３５を介し
て行い、ＦＰＵ２からのデータのストアは６４ビットの
データバス１３６を介して行う。ＦＰＵ２からＣＰＵ３
へのデータ転送は前記６４ビットデータバス１３６の下
位３２ビットを用いて行われる。ＣＰＵ３から前記浮動
小数点通信レジスタＦＰＵＬへのデータロードはバス１
３４を介して行なわれる。

【００５４】ＣＰＵ３はＦＰＵ２のためにデータフェッ
チを行なうだけでなく、ＦＰＵ２のための浮動小数点命
令を含む全ての命令をフェッチする。ＣＰＵ３がフェッ
チした浮動小数点命令は３２ビットのデータバス１３４
を介してＣＰＵ３からＦＰＵ２にコマンドとして与えら
れる。

【００５５】マイクロコンピュータ１は、特に制限され
ないが、３２ビットの仮想アドレスで規定される仮想ア
ドレス空間と２９ビットの物理アドレスで規定される物
理アドレス空間を扱う。仮想アドレスを物理アドレスに
変換するためのアドレス変換情報は仮想ページ番号とそ
れに対応される物理ページ番号を含んでいる。アドレス
変換テーブルは例えば前記主メモリ５６などに形成され
る。図示を省略するアドレス変換テーブルのアドレス変
換情報のうち、最近利用されたものが前記命令ＴＬＢ１
４０とユニファイドＴＬＢ１４１に格納されることにな
る。その制御は、例えばマイクロコンピュータ１のオペ
レーティングシステムが行う。

【００５６】前記データ用のユニファイドＴＬＢ１４１
はデータ及び命令のアドレス変換情報を最大６４エント
リ格納する。このユニファイドＴＬＢ１４１は、データ
フェッチのためにＣＰＵ３がデータアドレスバス３２に
出力する仮想アドレスの仮想ページ番号に応ずる物理ペ
ージ番号をアドレス変換情報から連想検索して、その仮
想アドレスを物理アドレスに変換する。

【００５７】前記命令用の命令ＴＬＢ１４０は命令専用
のアドレス変換情報を最大４エントリ格納する。特に命
令ＴＬＢ１４０が保有するエントリは、ユニファイドＴ
ＬＢ１４１が保有する命令アドレスのアドレス変換情報
の一部とされる。すなわち、連想検索により命令ＴＬＢ
１４０に目的とするアドレス変換情報がないことが分か
ると、そのアドレス変換情報はユニファイドＴＬＢ１４
１から命令ＴＬＢ１４０へ供給される。この命令ＴＬＢ
１４０は、命令フェッチのためにＣＰＵ３が命令アドレ
スバス１３０に出力する仮想アドレスの仮想ページ番号
に応ずる物理ページ番号をアドレス変換情報から連想検
索する。検索の結果、目的とするアドレス変換情報があ
る場合（ＴＬＢヒット）、そのアドレス変換情報を用い
て、当該仮想アドレスを物理アドレスに変換する。前記
検索の結果、目的とするアドレス変換情報がない場合
（ＴＬＢミス）、前記ユニファイドＴＬＢ１４１から目
的とするアドレス変換情報を得るための動作をキャッシ
ュＴＬＢコントローラ１４４が制御する。

【００５８】前記データキャッシュメモリ１４３は、デ
ータフェッチに際してユニファイドＴＬＢ１４１で変換
された物理アドレスを受け取り、これに基づいてキャッ
シュエントリの連想検索を行う。検索結果がリードヒッ
トであれば、ヒットに係るキャッシュラインからその物
理アドレスに応ずるデータがデータバス１３３又は１３
５に出力される。検索結果がリードミスであれば、ミス
に係るデータを含む１キャッシュライン分のデータがバ
スステートコントローラ５を介して前記主メモリ５６等
から読み込まれて、キャッシュフィルが行われる。これ
によってキャッシュミスに係るデータが前記バス１３３
又は１３５に読出される。検索結果がライトヒットした
場合、キャッシュ動作モードがコピーバックモードなら
ばヒットしたエントリにデータを書き込み、当該エント
リのダーティービットをセットする。セット状態のダー
ティービットにより前記主メモリ５６等のデータとの不
整合状態が分かり、前記キャッシュフィル動作で当該ダ
ーティーなキャッシュエントリがキャッシュメモリから
追い出されるとき、前記主メモリ５６等への書き戻しが
行われる。ライトスルーモードではヒットしたエントリ
にデータを書き込むと共に前記主メモリ５６等へのデー
タの書込みも併せて行われる。検索結果がライトミスで
ある場合、コピーバックモードならキャッシュフィルを
行うと共にダーティービットをセットしてタグアドレス
を更新し、フィルを行ったキャッシュラインにデータを
書き込む。ライトスルーモードの場合には前記主メモリ
５６等に対してのみ書込みを行う。

【００５９】前記命令キャッシュメモリ１４２は、命令
フェッチに際して命令ＴＬＢ１４０で変換された物理ア
ドレスを受け取り、これに基づいてキャッシュエントリ
の連想検索を行う。検索結果がリードヒットであれば、
ヒットに係るキャッシュラインからその物理アドレスに
応ずる命令が命令データバス１３１に出力される。検索
結果がリードミスであれば、ミスに係る命令を含む１キ
ャッシュライン分のデータがバスステートコントローラ
５を介して前記主メモリ５６等から読み込まれて、キャ
ッシュフィルが行われる。これによってミスに係る命令
が命令データバス３１を介してＣＰＵ３に与えられる。

【００６０】前記マイクロコンピュータ１の命令セット
には各種演算命令やデータ転送命令などが含まれてい
る。マイクロコンピュータ１が実行すべきプログラムは
主メモリ５６に格納されているが、命令キャッシュメモ
リ１４２へのプリフェッチ動作を介することにより、高
い確率でＣＰＵ３は命令キャッシュメモリ１４２から命
令をフェッチすることができる。

【００６１】マイクロコンピュータ１の命令として、例
えば、以下の命令を挙げることができる。

【００６２】（１）ｆｔｒｖ：行列とベクトルの積命
令（浮動小数点で演算）、（２）ａｄｄ，ｓｕｂ：加算命令、減算命令（整数で演
算）、（３）ｆａｄｄ，ｆｓｕｂ，ｆｍｕｌ，ｆｄｉｖ：加
減乗除命令（浮動小数点で演算）、（４）ｆｍａｃ：乗算と加算（浮動小数点で演算）、（５）ｆｃｏｎｖ：整数と浮動小数点数間の変換命令
（レジスタＦＰＵＬの内容を浮動小数点数に変換）、（６）ｍｏｖ．ｌ：整数のロード／ストア／転送命令、（７）ｆｍｏｖ：浮動小数点数のロード／ストア命令、（８）ｅｘｔｓ．ｂ：整数の切り出し命令であり、１バ
イト整数を切り出して４バイト整数化、（９）ｌｄｓ：汎用レジスタの内容をレジスタＦＰＵＬ
へ転送。

【００６３】前記命令ｆｔｒｖについては、機能をさら
に詳しく説明する。命令ｆｔｒｖの演算機能は図１１の
式で表現できる。ここで、ＦＲｎは前記浮動小数点レジ
スタＦＲ０〜ＦＲ１５である。図１１において、ＦＲｎ
のｎは０，４，８，１２が可能である。ＦＲｎもＢＲｎ
も共に浮動小数点数を格納するレジスタであるが、浮動
小数点レジスタＦＲｎは前方にあり普通の浮動小数点演
算で指定され、バックレジスタＢＲは後方にあり、ｆｔ
ｒｖ命令では暗黙に指定され、全体で４×４の行列を表
わすものとみなされる。

【００６４】３次元空間の位置をアフィン変換するので
あれば、この命令は運用上の微調整が必要となる。即
ち、入力の（ＦＲｎ，ＦＲｎ＋１，ＦＲｎ＋２，ＦＲｎ
＋３）は（ｘ，ｙ，ｚ，１）に対応しなければならな
い。また出力の（ＦＲｎ，ＦＲｎ＋１，ＦＲｎ＋２，Ｆ
Ｒｎ＋３）は（Ｘ，Ｙ，Ｚ，＊）に対応しなければなら
ない。ここで“＊”は，無視（ｄｏｎ'ｔｃａｒｅ）を
意味し、従ってＢＲ３，ＢＲ７，ＢＲ１１，ＢＲ１５の
内容は、演算結果に関係なくなる。

【００６５】ＢＲ３，ＢＲ７，ＢＲ１１，ＢＲ１５を使
用しないのは勿体ないということになる。そこで、図７
を参照するに、舞台上の太陽光のベクトル４３の方向を
モデル座標系におけるベクトルの方向に逆変換しておい
てレジスタＢＲ３，ＢＲ７，ＢＲ１１に格納しておき、
これとモデル座標系の法線ベクトル４７との内積を演算
すれば、法線ベクトルに対しても一々アフィン変換を行
わなくても済む。ベクトル４３のモデル座標系への逆変
換にアフィン変換が必要であるが、舞台上の１種類の太
陽光ベクトル４３に対して唯１回演算を行えばよい。舞
台の座標上で明るさの演算を行う場合には、個々の法線
ベクトルに対してアフィン変換を行わなければならず、
その演算量は前者に比べて格段に大きくなる。上記手法
を更に詳述する。図７を参照するに、舞台上の太陽光の
ベクトル４３の方向をモデル座標系におけるベクトルの
方向に逆変換しておいてレジスタＢＲ３，ＢＲ７，ＢＲ
１１に格納しておき、更にレジスタＢＲ１５には環境光
（物体に光が直接当らなくてもそれなりに見えるという
状況に対応する明るさの加算値）に係わる値をセットし
ておき、そして（ＦＲ８，ＦＲ９，ＦＲ１０，ＦＲ１
１）に（ｎｘ，ｎｙ，ｎｚ，１）を格納した状態でＦＴ
ＲＶ命令（ＦＴＲＶＦＲ８）を起動する。これによ
り、浮動小数点レジスタＦＲ７に明るさに係わる値ｂｒ
ｉｇｈｔを得ることができる。座標変換では図１２に示
されるように変換行列の上から３行を有意として用い
る。輝度計算では、図１３に示されるように変換行列の
下から１行を有意として用いる。

【００６６】《描画情報演算処理》次に、ポリゴンデー
タを用いて描画情報を演算する手順について説明する。
演算には前記マイクロコンピュータ１を実装した図９の
データ処理システムを用いる。

【００６７】先ず、ループ処理の初期化として、以下の
処理を予め行っておく。（１）アフィン変換を定義する
行列を後方レジスタにロードする。ロード先はＢＲ０〜
ＢＲ２，ＢＲ４〜ＢＲ６，ＢＲ８〜ＢＲ１０，ＢＲ１２
〜ＢＲ１４である。

【００６８】（２）舞台上の太陽光をモデル座表系に逆
変換し（図７のベクトル４６）、後方レジスタにロード
する。前記環境光もロードする。ロード先はＢＲ３，Ｂ
Ｒ７，ＢＲ１１，ＢＲ１５である。前記逆変換は、ベク
トル４３に対して頂点座標のアフィン変換とは逆方向の
アフィン変換によって求めることができる。

【００６９】（３）透し変換の調整値α，βをレジスタ
にＦＲ１４，ＦＲ１５にロードする。

【００７０】（４）各種ベースレジスタの初期設定を行
う。具体的には図１のポリゴンデータの配列の先頭アド
レスをレジスタＲ１３，Ｒ１４にロードする。さらに出
力配列の先頭アドレス＋１６をレジスタＲ１２にロード
する。

【００７１】さて、ループ内では以下の（Ａ）〜（Ｆ）
の処理を行う。なおループ制御用の命令系列は図示を省
いてある。

【００７２】（Ａ）データ（ｘ，ｎｘ），（ｙ，ｎ
ｙ），（ｚ，ｎｚ）を命令ｆｍｏｖによりＦＰＵ２の浮
動小数点レジスタにロードする。ロード先は、例えばレ
ジスタＦＲ０〜ＦＲ３である。また、ｎｘ，ｎｙ，ｎｚ
部分を無視してｘ，ｙ，ｚとする。さらに値“１”をレ
ジスタＦＲ３にロードする。具体的な命令系列は、ｆｍｏｖ＠Ｒ１３＋，ＦＲ０ｆｍｏｖ＠Ｒ１３＋，ＦＲ１ｆｍｏｖ＠Ｒ１３＋，ＦＲ２ｆｍｏｖ #１．０，ＦＲ３ａｄｄ #４，Ｒ１３とすることができる。

【００７３】（Ｂ）データ（ｘ，ｎｘ），（ｙ，ｎ
ｙ），（ｚ，ｎｚ）を命令ｍｏｖ．ｌによりＣＰＵ３の
整数レジスタＲ０〜Ｒ２に３２ビット単位でロードす
る。ロードされた整数レジスタＲ０〜Ｒ２から、命令ｅ
ｘｔｓ．ｂでバイトデータｎｘ，ｎｙ，ｎｚを切り出し
て４バイトに拡張する。拡張されたデータは、命令ｌｄ
ｓによって前記通信レジスタＦＰＵＬにロードされ、命
令ｆｃｏｎｖによって浮動小数点に変換されて例えば浮
動小数点レジスタＦＲ８〜ＦＲ１０にロードされる。更
に、値“１”をレジスタＦＲ１１にロードする。前記属
性情報（ｏｔｈｅｒｓ）はレジスタＲ３にロードしてお
く。具体的な命令系列は、ｍｏｖ．ｌ＠Ｒ１４＋，Ｒ０ｍｏｖ．ｌ＠Ｒ１４＋，Ｒ１ｍｏｖ．ｌ＠Ｒ１４＋，Ｒ２ｍｏｖ．ｌ＠Ｒ１４＋，Ｒ３ｅｘｔｓ．ｂＲ０，Ｒ０ｅｘｔｓ．ｂＲ１，Ｒ１ｅｘｔｓ．ｂＲ２，Ｒ２ｌｄｓＲ０，ＦＰＵＬｆｃｏｎｖＦＰＵＬ，ＦＲ８ｌｄｓＲ１，ＦＰＵＬｆｃｏｎｖＦＰＵＬ，ＦＲ９ｌｄｓＲ２，ＦＰＵＬｆｃｏｎｖＦＰＵＬ，ＦＲ１０とすることができる。

【００７４】（Ｃ）変換行列（ｍａｔｒｉｘ）とデータ
（ｘ，ｙ，ｚ，１）とを掛けて舞台上の座標（Ｘ，Ｙ，
Ｚ，＊）を得る。即ち、図１２のような座標変換を行
う。具体的な命令系列は、ｆｔｒｖＦＲ０である。

【００７５】（Ｄ）変換行列（ｍａｔｒｉｘ）とデータ
（ｎｘ，ｎｙ，ｎｚ，１）とを掛けて、光線と頂点法線
の内積（＊，＊，＊，ｂｒｉｇｈｔ）を得る。即ち、図
１３の輝度計算を行う。具体的な命令系列は、ｆｍｏｖ #１．０，ＦＲ１１ｆｔｒｖＦＲ８である。

【００７６】（Ｅ）透視変換でスクリーン上の座標
（ｕ，ｖ）を得る。ｕ=Ｘ／Ｚ＋α、ｖ=Ｙ／Ｚ＋βの演
算による。具体的な命令系列は、ｆｍｏｖ＃１．０，ＦＲ３ｆｄｉｖＦＲ２，ＦＲ３ｆｍｏｖＦＲ１５，ＦＲ１３ｆｍａｃＦＲ１，ＦＲ３，ＦＲ１３ｆｍｏｖＦＲ１４，ＦＲ１２ｆｍａｃＦＲ０，ＦＲ３，ＦＲ１２である。

【００７７】（Ｆ）得られた情報をメモリにストアす
る。具体的な命令系列は、ｍｏｖ．ｌＲ３，＠−Ｒ１２ｆｍｏｖＦＲ２，＠−Ｒ１２ｆｍｏｖＦＲ１３，＠−Ｒ１２ｆｍｏｖＦＲ１２，＠−Ｒ１２ａｄｄ #３２，Ｒ１２である。

【００７８】以上を記載順に配置して命令を実行させれ
ば、描画情報の１頂点分の計算が完了する。そしてこれ
を繰り返し計算することで、三角形列の描画情報を計算
することができる。

【００７９】以上演算手法に対しては高速化の余地が有
る。即ち、図１４の手法を採用する。図１４は、上に挙
げた処理グループ間のデータフロー上の依存関係を示し
ている。ここでの依存関係とは、一方がデータを生成
し、他方がその生成されたデータを演算に用いるという
関係のことで、データが生成されて初めて利用できると
いう意味の処理の順番を規定している。図１４の手順で
は処理グループ（Ｂ）が性能上のボトルネックになると
考えられる。何故ならば、処理グループ（Ｂ）内では実
行すべき命令数が多く、このグループ内の命令系列は並
列処理が難しいからである。例えば、以下の命令系列ｌｄｓＲ０，ＦＰＵＬｆｃｏｎｖＦＰＵＬ，ＦＲ８は、ｌｄｓで生成してレジスタＦＰＵＬにロードした値
をその後の命令ｆｃｏｎｖが使用しなければならない。
このとき、途中に別の命令ｌｄｓや別の命令ｆｃｏｎｖ
が挿入される訳にはいかない。これはリソースであるレ
ジスタＦＰＵＬが競合してしまうからである。

【００８０】以上の考察より、ソフトウェアパイプライ
ニングという手法を導入する。この手法はデータフロー
の依存関係から発生する待ち時間を解消するための手法
である。本来のループでは、個別の回に、ある頂点に係
わるロードと同じ頂点に係わる計算を行う。これに対し
て、個別の回に、次回の頂点に係わるロードなどと今回
の頂点に係わる計算を行おうとするものである。図１５
にはその内容が示されている。

【００８１】先ず、処理（Ａ０）と処理（Ａ４）などの
違いを説明する。処理（Ａ０）は（ｘ，ｙ，ｚ，１）を
浮動小数点レジスタＦＲ０〜ＦＲ３に設定する。一方処
理（Ａ４）は（ｘ，ｙ，ｚ，１）を浮動小数点レジスタ
ＦＲ４〜ＦＲ７に設定する。

【００８２】処理（Ｅ０）はＦＲ０〜ＦＲ２を入力とし
て透視変換を行い、処理（Ｅ４）は浮動小数点レジスタ
ＦＲ４〜ＦＲ６を入力として透視変換を行う。処理（Ｄ
０）と処理（Ｄ４）は全く同じに明るさを計算する。２
つを識別するために（Ｄ０），（Ｄ４）と区別した。処
理（Ｂ０）と処理（Ｂ４）は全く同じく（ｎｘ，ｎｙ，
ｎｚ，１）を浮動小数点レジスタＦＲ８〜ＦＲｂに設定
する。２つを識別するために（Ｂ０），（Ｂ４）と区別
した。処理（Ｆ０）と（Ｆ４）は計算された値のスト
ア。２つを識別するために（Ｆ０），（Ｆ４）と区別し
た。

【００８３】図１５の処理の手順を説明する。まず１０
１で処理（Ａ０）により（ｘ，ｙ，ｚ，１）を浮動小数
点レジスタＦＲ０〜ＦＲ３に設定する。一方、処理（Ｂ
０）で（ｎｘ，ｎｙ，ｎｚ，１）を一旦整数レジスタ
Ｒ０〜Ｒ２を経由して浮動小数点レジスタＦＲ８〜ＦＲ
ｂに設定する。

【００８４】次にループ処理１０２に進入する。処理
（Ｃ０）、処理（Ｅ０）でアフィン変換と透視変換を行
う。一方、処理（Ｄ０）で明るさの計算を行う。そして
処理（Ｆ０）で、計算された情報のストアを行う。一方
において処理（Ａ４）で次の頂点の（ｘ，ｙ，ｚ，１）
を浮動小数点レジスタＦＲ４〜ＦＲ７に設定する。この
処理（Ａ４）は処理（Ａ０），（Ｅ０），（Ｄ０）とは
使用するレジスタが異なるので、（Ａ０），（Ｅ０），
（Ｄ０）とは並列処理が可能である。また、処理（Ｂ
４）において（ｎｘ，ｎｙ，ｎｚ，１）を一旦整数レ
ジスタＲ０〜Ｒ２を経由して浮動小数点レジスタＦＲ８
〜ＦＲｂに設定する。この処理（Ｂ４）は処理（Ａ
０），（Ｅ０）とは使用するレジスタが異なるので、
（Ａ０），（Ｅ０）と並列処理可能である。

【００８５】次に処理（Ｃ４）、処理（Ｅ４）でアフィ
ン変換と透視変換を行う。一方、処理（Ｄ４）で明るさ
の計算を行う。そして処理（Ｆ４）で、計算された情報
のストアを行う。一方において処理（Ａ０）で次の頂点
の（ｘ，ｙ，ｚ，１）を浮動小数点レジスタＦＲ４〜Ｆ
Ｒ７に設定する。この処理（Ａ０）は処理（Ａ４），
（Ｅ４），（Ｄ４）とは使用するレジスタが異なるの
で、（Ａ４），（Ｅ４），（Ｄ４）とは並列処理が可能
である点に注目のこと。また、処理（Ｂ０）において
（ｎｘ，ｎｙ，ｎｚ，１）を一旦整数レジスタＲ０〜
Ｒ２を経由して浮動小数点レジスタＦＲ８〜ＦＲｂに設
定する。この処理（Ｂ０）は処理（Ａ４），（Ｅ４）と
は使用するレジスタが異なるので、（Ａ４），（Ｅ４）
と並列処理可能である。以上をループ処理で繰り返し行
う。

【００８６】最後の頂点については、処理１０３かそれ
に同等な処理で行う。１０３では、最後の頂点情報が浮
動小数点レジスタＦＲ０〜ＦＲ３に設定されていた場合
に対応する。１０３内の、処理（Ｃ０）、処理（Ｅ０）
でアフィン変換と透視変換を行う。一方、処理（Ｄ０）
で明るさの計算を行う。そして処理（Ｆ０）で、計算さ
れた情報のストアを行う。

【００８７】以上のような手順で、描画情報を計算でき
る。既に触れていることだが、ループ処理１０２内には
かなりの程度の並列性が期待できる。

【００８８】さて、ループ処理１０２については、具体
的にどういう命令系列で実現できるかを示す。図１６は
図１５のループ処理１０２の丁度上半分に対応したアセ
ンブリコードであるが、並列性を導入するために命令の
実行順を図１５のものとは大幅に変更（命令スケジュー
リングという）している。しかし機能としては同じであ
り、詳細な説明は省略する。

【００８９】次に、パイプライン処理の状況を見て見
る。図１７は図１６のアセンブリコードのパイプライン
処理の状況を示している。想定するプロセッサの動きを
シミュレートするツールによる表示である。ｃｎｔの欄
は命令数、ｃｙｃｌの欄はサイクル数を表わし、０から
始めているので３５命令を２３サイクルで実行するであ
ろうことを示している。したがってかなり高速に動作す
ることになる。図１７の右側の記載は対応する命令が実
行開始される時刻をサイクル数で標記してある。そし
て、図１７において、Ｅは整数系パイプラインの実行ス
テージ、Ｆは浮動小数点系パイプラインの実行ステー
ジ、Ａはキャッシュアクセス、Ｓはレジスタへの書き込
みを意味する。命令フェッチステージとデコードステー
ジは図示を省略してあるが、Ｅ，Ｆステージの前に挿入
されているものと理解されたい。記号−は実行ステージ
が複数サイクルに跨っている状態を意味し、記号＝はキ
ャッシュアクセスせずにデータを次のＳステージにスル
ーする状態を示している。

【００９０】なお、この場合キャッシュミスは発生して
ないものとしている。キャッシュミスの発生を抑えるに
はプリフェッチ命令をループ処理１０２内の適当な位置
に挿入すればいいので、キャッシュミスが発生しないと
いう想定は（少なくとも本発明の場合）妥当なものであ
る。

【００９１】以上説明したデータフォーマットのポリゴ
ンデータを採用することによって得られる作用効果を具
体的に説明する。説明に当り、頂点当りの演算サイクル
と数とデータ供給サイクル数を考えてみる。３２バイト
データのプリフェッチが２０サイクル、出力のストアが
１０サイクルとして、所要サイクル数は以下のようにな
る。

【００９２】（１）図５の直接表現法では、演算サイク
ルは図１７に示すのと同様で２３（サイクル／頂点）で
ある。データ供給サイクルは３０（=２０＋１０）（サ
イクル／頂点）である。つまり、データ供給（プリフェ
ッチとストア）が性能を支配し、所要サイクルは３０サ
イクル／頂点になる。なお、演算サイクルは、整数から
浮動小数点数への変換が不要で２３サイクル以下にでき
るかもしれないが、データ供給が性能を支配しているの
でこの値は意味をもたないと考えられる。

【００９３】（２）図８の間接表現法の場合、演算サイ
クルは余分な間接参照が必要で、２５サイクル／頂点程
度である。データ供給サイクルは３０サイクル/頂点以
上（（１）より多い）である。つまり、データ供給（プ
リフェッチとストア）が性能を支配し、所要サイクルは
３０サイクル／頂点以上になる。尚、演算サイクルは、
整数から浮動小数点数への変換が不要で２５サイクル以
下にできるかもしれないが、データ供給が性能を支配し
ているのでこの値も意味をもたないと考えられる。

【００９４】（３）本発明に係る図１のデータフォーマ
ットでは、演算サイクルは２３サイクル／頂点であ
る。データ供給サイクルは２０サイクル／頂点。プリフ
ェッチが２頂点に１回でよく、２０=２０／２＋１０と
なる。所要サイクルは２３サイクル／頂点である。演算
のサイクルとデータ供給のサイクルのクロック数がバラ
ンスされる。さらに、３次元形状表現の所要サイズが最
小という効果もある。つまり、図１のデータフォーマッ
トによれば、頂点あたりの所要サイクルが最小となり、
３次元物体を表現するための所要サイズが最小になる。
３次元物体を表現するためのサイズは、直接表現法では
２８バイト／頂点、間接表現法では２０バイト／頂点、
本発明に係るデータフォーマットでは１６バイト／頂点
である。

【００９５】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。

【００９６】例えば、データフォーマットは図１に限定
されない。例えば、頂点座標データの各成分を４バイ
ト、頂点法線データの各成分を１バイトとし、図１８の
ようなデータフォーマットを採用することも可能であ
る。また、頂点座標データ及び頂点法線データのバイト
数は３バイト、１バイトに限定されず、ポリゴンデータ
の用途に応じて適宜変更可能である。ＶＧＡやＳＶＧＡ
などの表示画面に対する３次元グラフィックでは３バイ
ト、１バイトが最適である。また、マイクロコンピュー
タの構成、そして整数演算命令や浮動小数点命令の種類
や内容については、上記説明に限定されず、変更可能で
ある。また、データプロセッサは、マイクロコンピュー
タはもとより、マイクロプロセッサ、シングルチップマ
クロコンピュータなどと称される各種データ処理用ＬＳ
Ｉに適用することができる。マイクロプロセッサと共に
ＤＲＡＭやフラッシュメモリなどを搭載したシステムＬ
ＳＩにも適用できることは言うまでもない。ゲーム機だ
けでなく、３次元表示を行う種々のデータ処理システム
に広く適用することができる。

【００９７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００９８】すなわち、ポリゴンデータの頂点座標デー
タを浮動小数点数とし、頂点法線データを整数とする。
例えば、前記頂点座標データのビット数は、ポリゴンデ
ータを読取るコンピュータが処理可能な浮動小数点数の
データフォーマットに対して仮数の下位側ビット数が少
なくされ、その少なくされた部分に前記頂点法線データ
を組込んだデータフォーマットを採用する。これによ
り、ポリゴンデータのデータ量削減が可能になる。デー
タ量削減によって、メモリから整数レジスタや浮動小数
点レジスタへのデータロード処理を軽減でき、アフィン
変換などを介する描画用データ生成処理の高速化に寄与
できる。

【００９９】中央制御処理ユニットがポリゴンデータを
前記キャッシュメモリから前記整数レジスタにロード
し、整数レジスタにロードしたポリゴンデータから頂点
法線データを切出して、浮動小数点データに変換可能に
する処理を、前記浮動小数点演算ユニットによるアフィ
ン変換演算に並列化する等の、並列化の手法を採用する
ことにより、整数の頂点法線データを浮動小数点演算で
処理する場合に、整数から浮動小数点数への変換処理を
追加しても、高いデータ処理効率を実現でき、描画用デ
ータの生成を更に高速化できる。

【図面の簡単な説明】

【図１】本発明に係るポリゴンデータ列の一例を示すデ
ータフォーマット図である。

【図２】３次元形状をポリゴン列としての３角形列で近
似表現する手法を示す概念図である。

【図３】グーロ法の説明図である。

【図４】３角形列法の説明図である。

【図５】直説法によるポリゴンデータ列の一例を示すデ
ータフォーマット図である。

【図６】３次元モデルを用いた描画情報の生成を全体的
に示した概略図である。

【図７】一つのポリゴンを代表として描画情報を生成す
る手順を詳細に示した説明図である。

【図８】間接法によるポリゴンデータ列の一例を示すデ
ータフォーマット図である。

【図９】グラフィック処理システムの一例を示すブロッ
ク図である。

【図１０】マイクロコンピュータの一例を示すブロック
図である。

【図１１】命令ｆｔｒｖの機能を示す説明図である。

【図１２】座標変換処理において有意とされるバックレ
ジスタの説明図である。

【図１３】輝度計算処理で有意とされるバックレジスタ
の説明図である。

【図１４】描画情報の演算フローの基本形式の一例を示
すフローチャートである。

【図１５】ＣＰＵとＦＰＵの処理の並列化に着目した描
画情報演算フローの一例を示すフローチャートである。

【図１６】描画情報を演算するための処理内容の一例を
アセンブリコードで示す説明図である。

【図１７】図１６のプログラムコードのパイプライン実
行状況を例示する説明図である。

【図１８】本発明に係るポリゴンデータ列の別の例を示
すデータフォーマット図である。

【符号の説明】

１マイクロコンピュータ２ＦＰＵ３ＣＰＵ４アドレス変換・キャッシュユニット４Ｃキャッシュユニット５５描画プロセッサ５６主メモリ５８ディスクドライブ装置５９データ記録媒体Ｒ０〜Ｒ１５整数レジスタＦＲ０〜ＦＲ１５、ＢＲ０〜ＢＲ１５浮動小数点レジ
スタ１３３〜１３６データバス１４３データキャッシュメモリ２２ポリゴン２１３次元形状２５〜２７頂点法線２８光源３３〜３５頂点ｘ、ｙ、ｚ頂点座標データｎｘ，ｎｙ，ｎｚ頂点法線データｏｔｈｅｒｓ属性情報

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5B022 BA01 BA02 CA01 CA03 FA01 5B050 BA07 BA09 BA18 EA28 5B080 AA13 BA04 BA08 5E501 AA17 AC16 AC36 BA01 FA15 FA27

Claims

【特許請求の範囲】

【請求項１】コンピュータによるグラフィック処理の
対象とされ３次元形状を近似するための多数のポリゴン
のポリゴンデータをコンピュータが読取り可能に記録し
たデータ記録媒体であって、前記ポリゴンデータは浮動小数点数で表現された頂点座
標データと、整数で表現された頂点法線データとを有
し、コンピュータによって読み取られるポリゴンデータはそ
のポリゴンとの間で頂点を共有する別のポリゴンのポリ
ゴンデータと協働でポリゴンを定義するものであること
を特徴とするデータ記録媒体。
【請求項２】ｎ（ｎは整数）バイトのデータを並列処
理可能なコンピュータによるグラフィック処理の対象と
され３次元形状を近似するための多数のポリゴンのポリ
ゴンデータをコンピュータが読取り可能に記録したデー
タ記録媒体であって、前記ポリゴンデータは夫々３次元成分から成る１つの頂
点座標データと１つの頂点法線データとを有し、前記頂点座標データは３次元の各成分毎に浮動小数点数
で表現されたｍ（ｍは整数）バイトのデータを有し、前記法線データは３次元の各成分毎に整数で表現された
ｎ−ｍバイトのデータを有し、コンピュータによって読み取られるポリゴンデータはそ
のポリゴンとの間で頂点を共有する別のポリゴンのポリ
ゴンデータと協働でポリゴンを定義するものであること
を特徴とするデータ記録媒体。
【請求項３】前記頂点座標データのビット数は、ポリ
ゴンデータを読取るコンピュータが処理可能な浮動小数
点数のデータフォーマットに対して仮数の下位側ビット
数が少なくされ、その少なくされた部分に前記頂点法線
データを組込んだデータフォーマットを有するものであ
ることを特徴とする請求項１又は２記載のデータ記録媒
体。
【請求項４】前記ｍは３バイトであり、前記ｎは４バ
イトであることを特徴とする請求項２記載のデータ記録
媒体。
【請求項５】前記ポリゴンデータは更に、少なくとも
ポリゴンの色を指定する表示属性情報を有するものであ
ることを特徴とする請求項２乃至４の何れか１項記載の
データ記録媒体。
【請求項６】複数個の整数レジスタを備え整数演算及
び命令の実行を制御する中央制御処理ユニットと、複数個の浮動小数点レジスタを備え浮動小数点演算を行
う浮動小数点演算ユニットと、キャッシュメモリと、前記中央制御処理ユニット及び浮動小数点演算ユニット
を前記キャッシュメモリに接続する内部バスと、を１個
の半導体チップに含み、浮動小数点数で表現された頂点座標データと整数で表現
された頂点法線データとを頂点の各３次元成分毎に複数
バイトづつ有するポリゴンデータを用いたグラフィック
処理に利用可能なデータプロセッサであって、前記中央制御処理ユニットは、同一アドレスのポリゴン
データを前記バスを介して前記キャッシュメモリから前
記整数レジスタと前記浮動小数点レジスタにロードし、
整数レジスタにロードしたポリゴンデータから頂点法線
データを切出し、切出した頂点法線データを浮動小数点
データに変換して別の浮動小数点レジスタにロード可能
にするものであることを特徴とするデータプロセッサ。
【請求項７】前記頂点座標データのビット数は、デー
タプロセッサが処理可能な浮動小数点数のデータフォー
マットに対して仮数の下位側ビット数が少なくされ、そ
の少なくされた部分に前記頂点法線データを組込んだデ
ータフォーマットを有するものであることを特徴とする
請求項１又は２記載のデータプロセッサ。
【請求項８】前記整数レジスタ、浮動小数点レジス
タ、内部バスは夫々ｎバイトであり、前記１つのポリゴ
ンデータは、３次元の各成分毎に、ｍバイトの頂点座標
データとｎ−ｍバイトの頂点法線データとを有し、前記
中央制御処理ユニットはｎバイト単位でデータをフェッ
チすることができるものであることを特徴とする請求項
６又は７記載のデータプロセッサ。
【請求項９】前記中央制御処理ユニットと前記浮動小
数点演算ユニットとの間の情報伝達に用いられる浮動小
数点通信レジスタを有し、前記中央制御処理ユニットは前記切出した頂点法線デー
タを前記浮動小数点通信レジスタにロードし、前記浮動
小数点演算ユニットは浮動小数点通信レジスタにロード
されているデータを浮動小数点データに変換して浮動小
数点レジスタにロードするものであることを特徴とする
請求項７又は８記載のデータプロセッサ。
【請求項１０】前記浮動小数点演算ユニットは、浮動
小数点レジスタにロードされた頂点座標データと変換行
列データとを用いてポリゴンに対するアフィン変換を行
い、前記浮動小数点レジスタにロードされた浮動小数点
数の頂点法線データと光線ベクトルデータとの内積によ
って輝度計算を行うものであることを特徴とする請求項
８又は９記載のデータプロセッサ。
【請求項１１】前記中央制御処理ユニットと前記浮動
小数点演算ユニットとは並列動作されるものであること
を特徴とする請求項９又は１０記載のデータプロセッ
サ。
【請求項１２】３次元形状を近似するための多数のポ
リゴンのポリゴンデータを用いてデータプロセッサが描
画情報を演算する方法であて、浮動小数点数で表現された頂点座標データと整数で表現
された頂点法線データとを有するポリゴンデータをバス
を介してメモリから整数レジスタにロードする第１処理
と、前記ポリゴンデータを前記バスを介して前記メモリから
前記浮動小数点レジスタにロードする第２処理と、前記整数レジスタにロードしたポリゴンデータから頂点
法線データを切出す第３処理と、切出した頂点法線データを浮動小数点データに変換して
別の浮動小数点レジスタにロードする第４処理と、浮動小数点レジスタにロードされた頂点座標データと変
換行列データとを用いてポリゴンに対するアフィン変換
を行う第５処理と、前記浮動小数点レジスタにロードされた浮動小数点の頂
点法線データと光線ベクトルデータとの内積によって輝
度計算を行う第６処理と、前記アフィン変換された位置と前記輝度計算された明る
さ情報とを有するポリゴンのデータを描画情報としてメ
モリに格納する第７処理と、を含むことを特徴とする描
画情報演算方法。
【請求項１３】前記頂点座標データのビット数は、前
記データプロセッサが処理可能な浮動小数点数のデータ
フォーマットに対して仮数の下位側ビット数が少なくさ
れ、その少なくされた部分に前記頂点法線データを組込
んだデータフォーマットを有するものであることを特徴
とする請求項１２記載の描画情報演算方法。
【請求項１４】少なくとも前記第５処理を前記第１及
び第３処理に並行させることを特徴とする請求項１１又
は１２記載の描画情報演算方法。