JP2000175120A - Video signal switch circuit/method - Google Patents
Video signal switch circuit/methodInfo
- Publication number
- JP2000175120A JP2000175120A JP10348382A JP34838298A JP2000175120A JP 2000175120 A JP2000175120 A JP 2000175120A JP 10348382 A JP10348382 A JP 10348382A JP 34838298 A JP34838298 A JP 34838298A JP 2000175120 A JP2000175120 A JP 2000175120A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- video
- format
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、映像信号を切り替
える技術に関する。The present invention relates to a technique for switching video signals.
【0002】[0002]
【従来の技術】現在、例えば衛星放送では、マルチ映像
フォーマット(複数の映像フォーマット)の映像信号に
より番組が放送されている。日本の衛星放送では12G
Hz帯を用いて標準テレビ(ディジタルサブキャリアN
TSC方式)放送、及びハイビジョン(MUSE方式)
放送が行われている。2. Description of the Related Art At present, for example, in satellite broadcasting, a program is broadcast by a video signal of a multi-video format (a plurality of video formats). 12G in Japanese satellite broadcasting
The standard television (digital subcarrier N
TSC system) Broadcasting and Hi-Vision (MUSE system)
Broadcasting is taking place.
【0003】また、VTR、及びDVDなどの外部機器
からの映像信号にも複数の映像フォーマット(方式)に
よる信号が存在する。そこで、従来の映像受信装置に
は、受信した映像信号では正常に画面表示が出来ない場
合がある。ここで、従来の技術について説明する。[0003] Also, video signals from external devices such as VTRs and DVDs include signals in a plurality of video formats (systems). Therefore, the conventional video receiving apparatus may not be able to normally display a screen with the received video signal. Here, a conventional technique will be described.
【0004】図5は、従来のコンポーネント信号入力対
応切替回路の構成を示す図である。図5中、101は出
力部である。出力部101は映像を表示するものであ
り、例えばCRT、又はLCDなどである。102は信
号処理回路である。信号処理回路102は、入力された
コンポーネント信号(例えば、Y信号、R−Y信号、及
びB−Y信号から構成される)を出力部101に表示さ
せる為の信号に変換し、その信号を出力部101に出力
するものである。FIG. 5 is a diagram showing a configuration of a conventional component signal input correspondence switching circuit. In FIG. 5, reference numeral 101 denotes an output unit. The output unit 101 displays an image, and is, for example, a CRT or an LCD. 102 is a signal processing circuit. The signal processing circuit 102 converts the input component signal (for example, composed of a Y signal, an RY signal, and a BY signal) into a signal to be displayed on the output unit 101, and outputs the signal. This is output to the unit 101.
【0005】105は色復調回路である。色復調回路1
05は、入力されるコンポジット(又はYC)信号をコ
ンポーネント信号に変換し、出力するものである。13
0は入力部である。入力部130は、ユーザから映像信
号を切り替える旨の情報が入力されるものであり、例え
ば押しボタンスイッチ、マウスなどである。[0005] Reference numeral 105 denotes a color demodulation circuit. Color demodulation circuit 1
Numeral 05 converts an input composite (or YC) signal into a component signal and outputs it. 13
0 is an input unit. The input unit 130 receives information from the user to switch the video signal, and is, for example, a push button switch, a mouse, or the like.
【0006】131はCPUである。CPU131は、
ユーザが入力部130に入力した映像信号を切り替える
旨の情報を基に外部より入力されている映像からユーザ
が希望する映像に切り替える制御を行うものである。1
32は同期分離回路である。同期分離回路132は、入
力されるコンポーネント信号から同期信号を分離し、そ
の同期信号を出力部101に出力するものである。Reference numeral 131 denotes a CPU. The CPU 131
The control is performed to switch the video input from the outside to the video desired by the user based on the information indicating that the video signal input to the input unit 130 by the user is to be switched. 1
32 is a synchronization separation circuit. The synchronization separation circuit 132 separates a synchronization signal from an input component signal, and outputs the synchronization signal to the output unit 101.
【0007】137は外部入力端子である。外部入力端
子137は、外部よりマルチ映像フォーマットの映像信
号が供給される端子である。尚、ここでは外部入力端子
137には、外部よりコンポーネント信号が供給さてい
るものとする。138、139は外部入力端子である。
外部入力端子138、及び外部入力端子139は、外部
より所定フォーマットの映像信号であるコンポジット
(又はYC)信号が供給される端子である。137 is an external input terminal. The external input terminal 137 is a terminal to which a multi-format video signal is supplied from outside. Here, it is assumed that the external input terminal 137 is supplied with a component signal from the outside. 138 and 139 are external input terminals.
The external input terminal 138 and the external input terminal 139 are terminals to which a composite (or YC) signal which is a video signal of a predetermined format is supplied from outside.
【0008】106はSW(スイッチ)である。SW1
06は、a端子と、b端子と、コモンであるe端子とか
ら成り、e端子はa端子、又はb端子のいずれかに接続
されるSW(スイッチ)である。そして、CPU131
からの指示(制御)を受けてSW106は、e端子をa
端子に接続、又はe端子をb端子に接続するものであ
る。a端子には、外部入力端子137が接続される。b
端子には、色復調回路105から出力されるコンポーネ
ント信号が接続される。そしてe端子は、信号処理回路
102、及び同期分離回路132に接続される。Reference numeral 106 denotes a switch (SW). SW1
Reference numeral 06 includes an a terminal, a b terminal, and a common e terminal, and the e terminal is a SW (switch) connected to either the a terminal or the b terminal. And the CPU 131
SW 106 receives the instruction (control) from
The terminal is connected to the terminal, or the terminal e is connected to the terminal b. The external input terminal 137 is connected to the terminal a. b
A component signal output from the color demodulation circuit 105 is connected to the terminal. The e terminal is connected to the signal processing circuit 102 and the synchronization separation circuit 132.
【0009】107はSW(スイッチ)である。SW1
07は、c端子と、d端子と、コモンであるf端子とか
ら成り、f端子はc端子、又はd端子のいずれかに接続
されるSW(スイッチ)である。そして、CPU131
からの指示(制御)を受けてSW107は、f端子をc
端子に接続、又はf端子をd端子に接続するものであ
る。c端子には、外部入力端子138が接続される。d
端子には、外部入力端子139が接続される。そしてf
端子は、色復調回路105に接続される。Reference numeral 107 denotes a SW (switch). SW1
07 is a SW (switch) connected to a c terminal, a d terminal, and a common f terminal, and the f terminal is connected to either the c terminal or the d terminal. And the CPU 131
SW 107 receives the instruction (control) from
The terminal is connected to the terminal, or the terminal f is connected to the terminal d. The external input terminal 138 is connected to the terminal c. d
An external input terminal 139 is connected to the terminal. And f
The terminal is connected to the color demodulation circuit 105.
【0010】次に、この従来の映像受信装置におけるコ
ンポーネント信号を切替る回路の動作について説明す
る。例えば、外部入力端子137に供給されているコン
ポーネント信号を表示する場合、ユーザは入力部130
を介して外部入力端子137の信号に切り替える旨の情
報をCPU131に送信する。その情報を受信したCP
U131はSW106に指示し、SW106のe端子を
a端子に接続させる。これにより、信号処理回路10
2,及び同期分離回路132にSW106を介して外部
入力端子137のコンポーネント信号が供給され、出力
部101に映像が表示される。Next, the operation of a circuit for switching a component signal in the conventional video receiving apparatus will be described. For example, when displaying the component signal supplied to the external input terminal 137, the user needs to
Is transmitted to the CPU 131 via the external input terminal 137 via the. CP that received the information
U131 instructs SW106 to connect the e terminal of SW106 to the a terminal. Thereby, the signal processing circuit 10
The component signal of the external input terminal 137 is supplied to the second and the sync separation circuit 132 via the SW 106, and an image is displayed on the output unit 101.
【0011】また、外部入力端子138に供給されてい
るコンポジット信号(例えば、VTRからの信号)を表
示する場合、ユーザは入力部130を介して外部入力端
子138の信号に切り替える旨の情報をCPU131に
送信する。その情報を受信したCPU131はSW10
7に指示し、SW107のf端子をc端子に接続させ
る。これにより、外部入力端子138に供給されている
コンポジット信号は、SW107を介して色復調回路1
05に入力される。そしてCPU131は、SW106
に指示し、SW106のe端子をb端子に接続させる。
これにより、信号処理回路102,及び同期分離回路1
32にSW106を介して外部入力端子138のコンポ
ーネント信号が供給され、出力部101に映像が表示さ
れる。When displaying a composite signal (for example, a signal from a VTR) supplied to the external input terminal 138, the user inputs, via the input unit 130, information indicating switching to the signal of the external input terminal 138 to the CPU 131. Send to Upon receiving the information, the CPU 131 switches SW10
7, the terminal f of the SW 107 is connected to the terminal c. Thus, the composite signal supplied to the external input terminal 138 is supplied to the color demodulation circuit 1 via the SW 107.
05 is input. Then, the CPU 131 sets the SW 106
To connect the e terminal of the SW 106 to the b terminal.
Thereby, the signal processing circuit 102 and the synchronization separation circuit 1
32, the component signal of the external input terminal 138 is supplied via the SW 106, and the output unit 101 displays an image.
【0012】[0012]
【発明が解決しようとする課題】しかし、映像受信装置
が、デコードできない放送方式のテレビジョン信号、及
びデコードできない外部機器の信号を受信する場合があ
る。この場合、信号処理回路102,及び同期分離回路
132がデコード出来ないコンポーネント信号が入力さ
れた場合、信号処理回路102,及び同期分離回路13
2がデコード出来ない為に回路動作が正常に行われず、
出力部101での表示が正常に行われない。そこで従来
は、ユーザが出力部101の画面表示の異常を確認し、
その映像受信装置ではデコードできない信号と判断す
る。そして、その判断の結果、ユーザはその信号ではデ
コードできないので、画面に正常表示できないままで終
わっているか、又はユーザが自ら手動操作によりデコー
ドできる外部入力端子からの信号を選択して、正常に画
面表示できる信号に切り替えていた。However, there are cases where the video receiving apparatus receives a television signal of a broadcast system that cannot be decoded and a signal of an external device that cannot be decoded. In this case, when a component signal that cannot be decoded by the signal processing circuit 102 and the synchronization separation circuit 132 is input, the signal processing circuit 102 and the synchronization separation circuit 13
Circuit operation is not performed normally because 2 cannot be decoded.
Display on the output unit 101 is not performed normally. Therefore, conventionally, the user has confirmed the abnormality of the screen display of the output unit 101,
It is determined that the signal cannot be decoded by the video receiver. Then, as a result of the determination, the user cannot decode with the signal, and the display cannot be normally displayed on the screen. Switching to a signal that can be displayed.
【0013】このため、この従来技術ではユーザが自ら
画面状態を確認し、そして手動操作によりデコードでき
る状態の信号に切り替える為、画面では映像ミュートな
どの不要な状態が生じていた。そこで、デコードできな
い放送方式のテレビジョン信号や外部機器の信号のコン
ポーネント信号を受信した時、余計な操作や不要な画面
状態を無くす映像信号の切替技術を提供することを目的
とする。For this reason, in this prior art, since the user checks the screen state by himself and switches to a signal that can be decoded by manual operation, an unnecessary state such as video muting occurs on the screen. Accordingly, it is an object of the present invention to provide a video signal switching technique that eliminates unnecessary operations and unnecessary screen states when a broadcast-type television signal that cannot be decoded or a component signal of a signal from an external device is received.
【0014】[0014]
【課題を解決する為の手段】上記目的を達成する本発明
は、異なるフォーマットの映像信号が入力される装置に
おける映像信号切替回路であって、異なるフォーマット
の映像信号が入力され、制御信号により指定されたフォ
ーマットの映像信号を出力するスイッチと、入力された
映像信号がデコードできるか否かを判断し、この判断の
結果デコードできると判断した場合は、前記入力された
映像信号を指定する制御信号を前記スイッチに出力し、
前記判断の結果前記入力された映像信号がデコードでき
無いと判断した場合は、デコード出来る他のフォーマッ
トの映像信号を指定する制御信号を前記スイッチに出力
する判断手段とを有することを特徴とする。According to the present invention, there is provided a video signal switching circuit in a device to which video signals of different formats are inputted, wherein video signals of different formats are inputted and designated by a control signal. And a switch for outputting a video signal in a specified format, and determining whether or not the input video signal can be decoded. If it is determined that the input video signal can be decoded, a control signal for specifying the input video signal is determined. Is output to the switch,
When it is determined that the input video signal cannot be decoded as a result of the determination, a determination unit that outputs a control signal designating a video signal of another format that can be decoded to the switch is provided.
【0015】また、前記判断手段は、前記入力されたマ
ルチ映像フォーマットの映像信号からHDパルス(Hori
zontal Driving pulse水平駆動パルス)を分離し、出力
する手段と、出力された前記HDパルスをカウントして
前記HDパルスの周波数を検出し、前記HDパルスの周
波数を基にデコードできるか否かを判断する手段とを有
することを特徴とする。[0015] The determining means may output an HD pulse (Horizon) from the input multi-format video signal.
means for separating and outputting the zontal driving pulse) and detecting the frequency of the HD pulse by counting the output HD pulse, and determining whether or not decoding can be performed based on the frequency of the HD pulse. And means for performing the operation.
【0016】また、前記映像信号切替回路は、映像信号
の切り替えを垂直帰線期間内でおこなう手段を更に有す
ることを特徴とする。また、前記映像信号切替回路は、
デコードでき無いフォーマットの映像信号をダウンコン
バートしてデコードできる映像信号に変換させる手段を
更に有することを特徴とする請求項1から請求項3のい
ずれかに記載の映像信号切替回路。Further, the video signal switching circuit further comprises means for switching the video signal within a vertical blanking period. Further, the video signal switching circuit includes:
4. The video signal switching circuit according to claim 1, further comprising means for down-converting a video signal in a format that cannot be decoded and converting the video signal into a video signal that can be decoded.
【0017】これらより、デコードできない放送方式の
テレビジョン信号や外部機器の信号のコンポーネント信
号を受信した時、余計な操作や不要な画面状態を省くこ
とができる。また上記目的を達成する本発明は、フォー
マットの種類を識別するフォーマット識別情報が付加さ
れている映像信号が入力される装置における映像信号切
替回路であって、異なるフォーマットの映像信号が入力
され、制御信号により指定されたフォーマットの映像信
号を出力するスイッチと、入力された映像信号のフォー
マット識別情報に基づいて前記映像信号がデコードでき
るか否かを判断し、この判断の結果デコードできると判
断した場合は、前記入力された映像信号を指定する制御
信号を前記スイッチに出力し、前記判断の結果前記入力
された映像信号がデコードでき無いと判断した場合は、
デコード出来る他の映像信号を指定する制御信号を前記
スイッチに出力する判断手段とを有することを特徴とす
る。Accordingly, when a television signal of a broadcast system which cannot be decoded or a component signal of a signal of an external device is received, unnecessary operations and unnecessary screen states can be omitted. According to another aspect of the present invention, there is provided a video signal switching circuit in a device to which a video signal to which format identification information for identifying a type of a format is added is input. A switch for outputting a video signal of a format specified by the signal, and determining whether or not the video signal can be decoded based on the format identification information of the input video signal, and determining that the video signal can be decoded as a result of this determination Outputs a control signal designating the input video signal to the switch, and when it is determined that the input video signal cannot be decoded as a result of the determination,
Determining means for outputting, to the switch, a control signal designating another video signal that can be decoded.
【0018】また、前記映像信号切替回路は、映像信号
の切り替えを垂直帰線期間内でおこなう手段を更に有す
ることを特徴とする。また、前記映像信号切替回路は、
デコードでき無いフォーマットの映像信号をダウンコン
バートしてデコードできる映像信号に変換させる手段を
更に有することを特徴とする。Further, the video signal switching circuit further comprises means for switching the video signal within a vertical blanking period. Further, the video signal switching circuit includes:
It is characterized by further comprising means for down-converting a video signal of a format that cannot be decoded and converting it into a video signal that can be decoded.
【0019】これらより、デコードできない放送方式の
テレビジョン信号や外部機器の信号のコンポーネント信
号を受信した時、余計な操作や不要な画面状態を省くこ
とができる。また上記目的を達成する本発明は、マルチ
映像フォーマットの映像信号が入力される装置における
映像信号切替回路であって、マルチ映像フォーマットの
映像信号を受信する受信手段と、前記受信手段で受信さ
れたマルチ映像フォーマットの映像信号を所定フォーマ
ットの映像信号にダウンコンバートする手段と、前記入
力されたマルチ映像フォーマットの映像信号からHDパ
ルス(Horizontal Driving pulse水平駆動パルス)を分
離し、前記HDパルスをカウントして前記HDパルスの
周波数を検出し、前記HDパルスの周波数を基にデコー
ドできるか否かを判断し、前記判断の結果デコードでき
ると判断した場合は、前記マルチ映像フォーマットの映
像信号に切り替える指示を出力し、また前記判断の結果
デコードでき無いと判断した場合は、前記所定フォーマ
ットの映像信号に切り替える指示を出力する判断手段
と、前記マルチ映像フォーマットの映像信号に切り替え
る指示に応答して、マルチ映像フォーマットの映像信号
に切り替える手段と、前記所定フォーマットの映像信号
に切り替える指示に応答して、所定フォーマットの映像
信号に切り替える手段とを有することを特徴とする。Accordingly, when a television signal of a broadcast system which cannot be decoded or a component signal of a signal of an external device is received, unnecessary operations and unnecessary screen states can be omitted. The present invention that achieves the above object is a video signal switching circuit in a device to which a video signal of a multi-video format is input, a receiving unit that receives a video signal of a multi-video format, Means for down-converting a video signal of a multi-video format into a video signal of a predetermined format, separating an HD pulse (Horizontal Driving pulse horizontal drive pulse) from the input video signal of the multi-video format, and counting the HD pulses Detecting the frequency of the HD pulse, determining whether or not decoding can be performed based on the frequency of the HD pulse. If the result of the determination is that decoding is possible, an instruction to switch to a video signal of the multi-video format is issued. Output, and if it is determined that decoding is not possible, Determining means for outputting an instruction to switch to a video signal of a predetermined format; means for switching to a video signal of a multi-video format in response to the instruction to switch to a video signal of the multi-video format; and an instruction to switch to a video signal of the predetermined format And means for switching to a video signal of a predetermined format in response to the
【0020】これらより、デコードできない放送方式の
テレビジョン信号や外部機器の信号のコンポーネント信
号を受信した時、余計な操作や不要な画面状態を省くこ
とができる。また上記目的を達成する本発明は、マルチ
映像フォーマットの映像信号と所定フォーマットの映像
信号とが入力される装置において、いずれかのデコード
できる映像信号を出力する映像信号切替方法であって、
マルチ映像フォーマットの映像信号からHDパルスと、
VDパルス(VerticalDriving pulse垂直駆動パルス)
とを分離する工程と、VDパルス直後のHDパルスを所
定回数カウントし、前記HDパルスの周波数を検出する
工程と、前記HDパルスの周波数を基に前記マルチ映像
フォーマットの映像信号がデコードできるか否かを判断
する工程と、前記判断の結果、デコードできると判断し
た場合は、前記マルチ映像フォーマットの映像信号を保
持させる工程と前記判断の結果、デコードでき無いと判
断した場合は、前記所定フォーマットの映像信号に切り
替える工程とを有することを特徴とする。Thus, when a television signal of a broadcast system that cannot be decoded or a component signal of a signal of an external device is received, unnecessary operations and unnecessary screen states can be omitted. The present invention to achieve the above object is a video signal switching method for outputting any decodable video signal in a device to which a video signal of a multi-video format and a video signal of a predetermined format are input,
HD pulse from video signal of multi video format,
VD pulse (Vertical Driving pulse vertical drive pulse)
And a step of counting the HD pulse immediately after the VD pulse a predetermined number of times to detect the frequency of the HD pulse, and determining whether the video signal of the multi-video format can be decoded based on the frequency of the HD pulse. And, if the result of the determination is that decoding is possible, the step of holding the video signal in the multi-video format and the result of the determination, if it is determined that decoding is not possible, Switching to a video signal.
【0021】これらより、デコードできない放送方式の
テレビジョン信号や外部機器の信号のコンポーネント信
号を受信した時、余計な操作や不要な画面状態を省くこ
とができる。Thus, when a television signal of a broadcast system which cannot be decoded or a component signal of a signal of an external device is received, unnecessary operations and unnecessary screen states can be omitted.
【0022】[0022]
【発明の実施の形態】本発明の第1実施の形態を説明す
る。図1は第1実施形態のコンポーネント信号入力対応
切替回路の構成を示す図である。図1中、1は出力部で
ある。出力部1は映像を表示するものであり、例えばC
RT、又はLCDなどである。DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described. FIG. 1 is a diagram showing the configuration of the component signal input corresponding switching circuit of the first embodiment. In FIG. 1, reference numeral 1 denotes an output unit. The output unit 1 displays an image.
RT or LCD.
【0023】2は信号処理回路である。信号処理回路2
は、入力されたコンポーネント信号(例えば、Y信号、
R−Y信号、及びB−Y信号から構成される)を出力部
1に表示させる為の信号に変換し、その信号を出力部1
に出力するものである。3はマルチ水平周波数対応同期
分離回路である。マルチ水平周波数対応同期分離回路3
は、入力される周波数の異なるコンポーネント信号から
同期信号を分離し、その同期信号を出力部1に出力する
ものである。また、マルチ水平周波数対応同期分離回路
3にコンポーネント信号が入力されると、そのコンポー
ネント信号からHDパルス(Horizontal Driving puls
e:水平駆動パルス)、及びVDパルス(Vertical Driv
ing pulse:垂直駆動パルス)が分離され、出力され
る。Reference numeral 2 denotes a signal processing circuit. Signal processing circuit 2
Is the input component signal (eg, Y signal,
(Composed of the RY signal and the BY signal) into a signal to be displayed on the output unit 1, and the signal is output to the output unit 1.
Is output to Reference numeral 3 denotes a multi-horizontal frequency-adaptive sync separation circuit. Multi-horizontal frequency compatible sync separation circuit 3
Is to separate a synchronization signal from component signals having different input frequencies and output the synchronization signal to the output unit 1. When a component signal is input to the multi-horizontal-frequency-corresponding sync separation circuit 3, an HD pulse (Horizontal Driving pulse) is output from the component signal.
e: horizontal drive pulse) and VD pulse (Vertical Driv
ing pulse: vertical drive pulse) is separated and output.
【0024】4はCPU(中央処理装置)である。CP
U4は、記憶手段とCPU4に入力されるパルスをカウ
ントし、そのカウント数とカウント時間とを基にそのパ
ルスの周波数を検出するカウンタ手段とを有する。そこ
で、CPU4にはマルチ水平周波数対応同期分離回路3
から出力されたHDパルス、及びVDパルスが入力され
る。そして、CPU4は、そのVDパルス直後のHDパ
ルスを前記カウンタ手段でカウントさせHDパルスの周
波数を検出させる。また、CPU4には、信号処理回路
2がデーコードできる周波数(HDパルスの周波数)の
上限値及び下限値が記憶されている。Reference numeral 4 denotes a CPU (central processing unit). CP
U4 has storage means and counter means for counting the pulses input to the CPU 4 and detecting the frequency of the pulses based on the counted number and the count time. Therefore, the CPU 4 includes a multi-horizontal frequency-compatible synchronization separation circuit 3.
The HD pulse and the VD pulse output from are input. Then, the CPU 4 causes the counter means to count the HD pulse immediately after the VD pulse to detect the frequency of the HD pulse. Further, the CPU 4 stores an upper limit value and a lower limit value of a frequency (frequency of the HD pulse) at which the signal processing circuit 2 can decode.
【0025】5は色復調回路である。色復調回路5は、
コンポジット(又は、YC)信号用の色復調回路であ
る。色復調回路5は、入力されたコンポジット(又は、
YC)信号をコンポーネント信号に変換し、出力するも
のである。6はSW(スイッチ)である。SW6は、a
端子と、b端子と、コモンであるe端子とから成り、e
端子はa端子、又はb端子のいずれかに接続されるSW
(スイッチ)である。また、SW6はCPU4に接続さ
れ、そのCPU4の指示を受けてSW6は、e端子をa
端子に接続、又はe端子をb端子に接続させるものであ
る。SW6のb端子には、色復調回路5から出力される
コンポーネント信号が接続される。また、SW6のe端
子には、信号処理回路2、及びマルチ水平周波数対応同
期分離回路3が接続される。Reference numeral 5 denotes a color demodulation circuit. The color demodulation circuit 5
This is a color demodulation circuit for a composite (or YC) signal. The color demodulation circuit 5 receives the input composite (or
YC) signal is converted into a component signal and output. Reference numeral 6 denotes a SW (switch). SW6 is a
A terminal, a b terminal, and a common e terminal, and e
The terminal is a SW connected to either the a terminal or the b terminal
(Switch). The SW 6 is connected to the CPU 4, and upon receiving an instruction from the CPU 4, the SW 6 sets the e terminal to a
The terminal is connected to the terminal, or the terminal e is connected to the terminal b. The component signal output from the color demodulation circuit 5 is connected to the terminal b of the SW 6. Further, the signal processing circuit 2 and the multi-horizontal frequency synchronous separation circuit 3 are connected to the e terminal of the SW 6.
【0026】7はSW(スイッチ)である。SW7は、
c端子と、d端子と、コモンであるf端子とから成り、
f端子はc端子、又はd端子のいずれかに接続されるS
W(スイッチ)である。また、SW7はCPU4に接続
され、そのCPU4の指示を受けてSW7は、f端子を
c端子に接続、又はf端子をd端子に接続させるもので
ある。SW7のf端子は色復調回路5に接続される。Reference numeral 7 denotes a SW (switch). SW7 is
It comprises a c terminal, a d terminal, and a common f terminal,
The f terminal is connected to either the c terminal or the d terminal.
W (switch). The SW 7 is connected to the CPU 4, and upon receiving an instruction from the CPU 4, the SW 7 connects the f terminal to the c terminal or connects the f terminal to the d terminal. The f terminal of SW7 is connected to the color demodulation circuit 5.
【0027】10は外部入力端子である。外部入力端子
10は、外部よりマルチ映像フォーマットの映像信号で
あるコンポーネント信号が供給される為の端子である。
そして、外部入力端子10は、SW6のa端子に接続さ
れる。尚、ここで具体的に説明する為に、すでに外部入
力端子10には、外部よりコンポーネント信号が入力さ
れているものとする。Reference numeral 10 denotes an external input terminal. The external input terminal 10 is a terminal to which a component signal which is a video signal of a multi video format is supplied from outside.
The external input terminal 10 is connected to the terminal a of the switch SW6. Note that, for the sake of specific description, it is assumed that a component signal has already been input to the external input terminal 10 from the outside.
【0028】11は外部入力端子である。外部入力端子
11は、外部よりNTSC方式、PAL方式、及びSE
CAM方式における所定フォーマットの映像信号である
コンポジット信号又はYC信号(コンポジット信号が、
Y:輝度信号とC:色信号とに分離された信号)が供給
される為の端子である。そして、外部入力端子11は、
SW7のc端子に接続される。尚ここで、具体的に説明
するために外部入力端子11に、外部入力端子10のコ
ンポーネント信号と同一内容のダウンコンバートされた
NTSC方式のコンポジット信号が入力されているもの
とする。Reference numeral 11 denotes an external input terminal. The external input terminal 11 is connected to an NTSC system, a PAL system, and an SE
A composite signal or a YC signal (a composite signal is a video signal of a predetermined format in the CAM system)
Y: a terminal for supplying a luminance signal and C: a signal separated into a color signal). And the external input terminal 11
Connected to terminal c of SW7. Here, for the sake of specific description, it is assumed that a downconverted NTSC composite signal having the same content as the component signal of the external input terminal 10 is input to the external input terminal 11.
【0029】12は外部入力端子である。外部入力端子
12は外部よりNTSC方式、PAL方式、及びSEC
AM方式におけるコンポジット信号又はYC信号が供給
される為の端子である。そして、外部入力端子12は、
SW7のd側に接続される。次に、第1実施形態の動作
について説明する。初期設定として、外部入力端子11
に前記コンポーネント信号がダウンコンバートされたN
TSC方式のコンポジット信号が接続されている旨の情
報がCPU4の記憶手段に記憶されている。Reference numeral 12 denotes an external input terminal. The external input terminal 12 is externally supplied with NTSC, PAL, and SEC
A terminal for supplying a composite signal or a YC signal in the AM system. And the external input terminal 12
Connected to d side of SW7. Next, the operation of the first embodiment will be described. As an initial setting, the external input terminal 11
The component signal is downconverted to N
Information indicating that the composite signal of the TSC system is connected is stored in the storage unit of the CPU 4.
【0030】図2は、第1実施形態のフローチャートを
示す図である。まず、CPU4は、SW6がe端子をa
端子に接続させるようSW6に指示する。この指示を受
けたSW6はe端子をa端子に接続させる。これによ
り、外部入力端子10のコンポーネント信号がSW6を
介して信号処理回路2、及びマルチ水平周波数対応同期
分離回路3に入力される(ステップS1)。FIG. 2 is a diagram showing a flowchart of the first embodiment. First, the CPU 4 sets the e terminal to a
Instruct SW6 to connect to the terminal. The SW 6 receiving this instruction connects the e terminal to the a terminal. As a result, the component signal of the external input terminal 10 is input to the signal processing circuit 2 and the multi-horizontal frequency synchronous separation circuit 3 via the SW 6 (step S1).
【0031】その外部入力端子10のコンポーネント信
号が入力されたマルチ水平周波数対応同期分離回路3
は、そのコンポーネント信号からHDパルスとVDパル
スとを分離し、CPU4に出力する。そのHDパルスと
VDパルスとを受信したCPU4は、CPU4のカウン
タ手段に、このVDパルス直後のHDパルスを数回カウ
ントさせ、垂直帰線期間内でそのHDパルスの周波数を
検出させる(ステップS2)。The multi-horizontal frequency synchronous separation circuit 3 to which the component signal of the external input terminal 10 is inputted.
Separates the HD pulse and the VD pulse from the component signal and outputs it to the CPU 4. Upon receiving the HD pulse and the VD pulse, the CPU 4 causes the counter means of the CPU 4 to count the HD pulse immediately after the VD pulse several times, and to detect the frequency of the HD pulse within the vertical retrace period (step S2). .
【0032】そして、CPU4は検出させたそのHDパ
ルスの周波数と、CPU4の記憶手段に前記記憶されて
いる信号処理回路2がデーコードできる周波数(HDパ
ルスの周波数)の上限値及び下限値とを基に信号処理回
路2がデーコードできるか否か判断(以下、周波数判別
とも称す)する(ステップS3)。その周波数判別の結
果、信号処理回路2がデーコード出来ると判断した場
合、CPU4は、SW6を現在の状態であるe端子をa
端子に接続した状態を保持させる。すなわち、前記外部
入力端子10のコンポーネント信号はSW6のe端子か
ら信号処理回路2、及びマルチ水平周波数対応同期分離
回路3に入力された状態を保持する。そして、そのコン
ポーネント信号は、信号処理回路2でそのコンポーネン
ト信号を基に出力部1に表示させる為の信号に変換され
出力部1に出力される。また、そのコンポーネント信号
は、マルチ水平周波数対応同期分離回路3でそのコンポ
ーネント信号を基に出力部1に表示させる為の同期信号
に変換され出力部1に出力される。そして、外部入力端
子10に供給されたコンポーネント信号の映像が出力部
1で表示されることになる(ステップS4)。Then, the CPU 4 determines the detected frequency of the HD pulse and the upper limit value and the lower limit value of the frequency (frequency of the HD pulse) which can be decoded by the signal processing circuit 2 and stored in the storage means of the CPU 4. Based on this, it is determined whether or not the signal processing circuit 2 can decode (hereinafter, also referred to as frequency determination) (step S3). When the signal processing circuit 2 determines that decoding can be performed as a result of the frequency determination, the CPU 4 sets the terminal e, which is the current state, to a
Keep the state connected to the terminal. That is, the component signal of the external input terminal 10 is kept in a state of being input to the signal processing circuit 2 and the multi-horizontal frequency synchronous separation circuit 3 from the e terminal of SW6. Then, the component signal is converted into a signal to be displayed on the output unit 1 based on the component signal by the signal processing circuit 2 and output to the output unit 1. The component signal is converted into a synchronization signal for display on the output unit 1 based on the component signal by the multi-horizontal frequency synchronization separation circuit 3 and output to the output unit 1. Then, the video of the component signal supplied to the external input terminal 10 is displayed on the output unit 1 (step S4).
【0033】また前記周波数判別の結果、信号処理回路
2がデーコード出来無いと判断した場合、CPU4は記
憶手段に記憶されている外部入力端子11に前記コンポ
ーネント信号がダウンコンバートされたNTSC方式の
コンポジット信号が接続されている旨の情報に基づいて
SW6にb端子側とe端子側とを接続、及びSW7にc
端子側とf端子側とを接続するよう各々に指示を出力す
る。ここで、前記指示を出力するタイミングは、CPU
4に次に入力されるHDパルスをトリガーのタイミング
とする。これにより、外部入力端子11に接続されてい
る外部入力端子10のコンポーネント信号と同一内容の
ダウンコンバートされたNTSC方式のコンポジット信
号が前記SW7を介して色復調回路5に接続される。そ
して、前記NTSC方式のコンポジット信号が色復調回
路5でコンポーネント信号に変換される。その変換され
たコンポーネント信号は、前記SW6を介して信号処理
回路2とマルチ水平周波数対応同期分離回路3とに接続
される。そして、信号処理回路2に接続された前記コン
ポーネント信号は、その信号処理回路2で出力部1に表
示させる為の信号に変換され、出力部1に出力される。
また、マルチ水平周波数対応同期分離回路3に接続され
た前記コンポーネント信号は、そのマルチ水平周波数対
応同期分離回路3でHDパルス、及びVDパルスが同期
分離され、出力部1に出力される。出力部1は、信号処
理回路2、及びマルチ水平周波数対応同期分離回路3よ
り出力された信号を基に表示を行う(ステップ5)。If the signal processing circuit 2 determines that decoding is not possible as a result of the frequency discrimination, the CPU 4 transmits the component signal to the external input terminal 11 stored in the storage means in an NTSC composite. The terminal b and the terminal e are connected to SW6 based on the information that the signal is connected, and c is connected to SW7.
An instruction is output to each of the terminals to connect the terminal and the f terminal. Here, the timing for outputting the instruction is determined by the CPU.
4, the next input HD pulse is the trigger timing. As a result, a downconverted NTSC composite signal having the same content as the component signal of the external input terminal 10 connected to the external input terminal 11 is connected to the color demodulation circuit 5 via the SW 7. Then, the NTSC composite signal is converted into a component signal by the color demodulation circuit 5. The converted component signal is connected to the signal processing circuit 2 and the multi-horizontal frequency synchronization separation circuit 3 via the SW 6. Then, the component signal connected to the signal processing circuit 2 is converted into a signal to be displayed on the output unit 1 by the signal processing circuit 2 and output to the output unit 1.
The component signal connected to the multi-horizontal frequency sync separation circuit 3 is separated into a HD pulse and a VD pulse by the multi-horizontal frequency sync separation circuit 3 and output to the output unit 1. The output unit 1 performs a display based on the signals output from the signal processing circuit 2 and the multi-horizontal frequency synchronous separation circuit 3 (step 5).
【0034】これにより、デコードできないコンポーネ
ント信号が入力された場合でも、そのコンポーネント信
号がダウンコンバートされた信号を表示させることが出
来る。また、所定の間隔で上述したステップ(1から
5)を行うことによりデコードできるコンポーネント信
号が入力された場合は、そのコンポーネント信号が表示
され、デコードできないコンポーネント信号が入力され
た場合は、そのコンポーネント信号がダウンコンバート
された信号を表示させることが出来る。Thus, even when a component signal that cannot be decoded is input, a signal obtained by down-converting the component signal can be displayed. When a component signal that can be decoded by performing the above-described steps (1 to 5) at predetermined intervals is input, the component signal is displayed. When a component signal that cannot be decoded is input, the component signal is displayed. Can display the downconverted signal.
【0035】次に、第2実施形態について説明する。図
3は、第2実施形態の映像フォーマット識別情報に基づ
いたコンポーネント信号入力対応切替回路の構成を示す
図である。尚、第2実施形態の説明にあたって、第1実
施形態と同様な部分については説明を省略し、異なる部
分についてのみ説明する。Next, a second embodiment will be described. FIG. 3 is a diagram illustrating a configuration of a component signal input correspondence switching circuit based on video format identification information according to the second embodiment. In the description of the second embodiment, a description of the same parts as in the first embodiment will be omitted, and only different parts will be described.
【0036】図3中、8はマルチ映像フォーマット受信
回路である。マルチ映像フォーマット受信回路8は、周
波数の異なる映像信号を受信し、その映像信号をコンポ
ーネント信号に復調し、出力するものである。また、マ
ルチ映像フォーマット受信回路8は、受信した映像信号
のフォーマットの種類を識別するフォーマット識別情報
であるフォーマット識別信号をCPU4に出力する。In FIG. 3, reference numeral 8 denotes a multi-video format receiving circuit. The multi-video format receiving circuit 8 receives video signals having different frequencies, demodulates the video signals into component signals, and outputs the component signals. Further, the multi-video format receiving circuit 8 outputs to the CPU 4 a format identification signal that is format identification information for identifying the type of the format of the received video signal.
【0037】9はダウンコンバータ回路である。ダウン
コンバータ回路9はマルチ映像フォーマット受信回路8
からコンポーネント信号が供給され、そのコンポーネン
ト信号をNTSC/PAL/SECAM信号のコンポジ
ット信号またはYC信号にダウンコンバートするもので
ある。マルチ映像フォーマット受信回路8は、SW6の
a端子に接続され、そのSW6のa端子にコンポーネン
ト信号を供給する。また、マルチ映像フォーマット受信
回路8は、ダウンコンバータ回路9に接続され、そのダ
ウンコンバータ回路9にコンポーネント信号を供給する
ものである。Reference numeral 9 denotes a down-converter circuit. The down converter circuit 9 is a multi video format receiving circuit 8
Supplies a component signal, and down-converts the component signal into a composite signal of NTSC / PAL / SECAM signal or YC signal. The multi-video format receiving circuit 8 is connected to the a terminal of the SW 6 and supplies a component signal to the a terminal of the SW 6. The multi video format receiving circuit 8 is connected to the down converter circuit 9 and supplies a component signal to the down converter circuit 9.
【0038】ダウンコンバータ回路9は、SW7のc端
子に接続され、そのSW7のc端子にコンポジット信号
またはYC信号を出力する。次に、第2実施形態の動作
について説明する。マルチ映像フォーマット受信回路8
で受信したコンポーネント信号は、SW6のa端子、及
びダウンコンバータ回路9に供給される。The down-converter circuit 9 is connected to the terminal c of the switch SW7 and outputs a composite signal or a YC signal to the terminal c of the switch SW7. Next, the operation of the second embodiment will be described. Multi video format receiving circuit 8
Is supplied to the terminal a of the SW 6 and the down-converter circuit 9.
【0039】ダウンコンバータ回路9は入力された信号
をNTSC/PAL/SECAM信号のコンポジット信
号またはYC信号にダウンコンバートし、そのダウンコ
ンバート信号をSW7のc端子に出力する。尚、ここで
は、ダウンコンバータ回路9から出力される信号はNT
SC方式のコンポジット信号とする。CPU4は、マル
チ映像フォーマット受信回路8から受信されたフォーマ
ット識別信号に基づいて信号処理回路2がデコードでき
るか否かを判断する。The down-converter circuit 9 down-converts the input signal into a composite signal of NTSC / PAL / SECAM signal or YC signal, and outputs the down-converted signal to the terminal c of SW7. Here, the signal output from the down converter circuit 9 is NT
It is assumed to be an SC composite signal. The CPU 4 determines whether or not the signal processing circuit 2 can decode based on the format identification signal received from the multi-video format receiving circuit 8.
【0040】その判断の結果、信号処理回路2がデーコ
ード出来ると判断した場合、CPU4は、SW6にSW
6のe端子をa端子に接続するよう指示を出力する。そ
の指示を受けたSW6は、e端子をa端子に接続させ
る。これによりマルチ映像フォーマット受信回路8から
供給されたコンポーネント信号が、SW6を介して信号
処理回路2でそのコンポーネント信号を基に出力部1に
表示させる為の信号に変換され出力部1に出力される。
また、そのコンポーネント信号は、マルチ水平周波数対
応同期分離回路3でそのコンポーネント信号を基に出力
部1に表示させる為の同期信号に変換され出力部1に出
力される。When the signal processing circuit 2 determines that decoding can be performed, the CPU 4 sets SW6 to SW6.
An instruction is output to connect the e terminal 6 to the a terminal. Upon receiving the instruction, the SW 6 connects the e terminal to the a terminal. Thus, the component signal supplied from the multi-video format receiving circuit 8 is converted into a signal for display on the output unit 1 based on the component signal by the signal processing circuit 2 via the SW 6 and output to the output unit 1. .
The component signal is converted into a synchronization signal for display on the output unit 1 based on the component signal by the multi-horizontal frequency synchronization separation circuit 3 and output to the output unit 1.
【0041】また前記判断の結果、信号処理回路2がデ
ーコード出来無いと判断した場合、CPU4は記憶手段
に記憶されているSW7のc端子に前記コンポーネント
信号がダウンコンバートされたNTSC方式のコンポジ
ット信号が接続されている旨の情報に基づいてSW6に
b端子側とe端子側とを接続、及びSW7にc端子側と
f端子側とを接続するよう各々に指示を出力する。これ
により、マルチ映像フォーマット受信回路8から供給さ
れたコンポーネント信号と同一内容のダウンコンバート
されたNTSC方式のコンポジット信号がダウンコンバ
ータ回路9、SW7を介して色復調回路5に接続され
る。そして、前記NTSC方式のコンポジット信号が色
復調回路5でコンポーネント信号に変換される。その変
換されたコンポーネント信号は、前記SW6を介して信
号処理回路2とマルチ水平周波数対応同期分離回路3と
に接続される。そして、信号処理回路2に接続された前
記コンポーネント信号は、その信号処理回路2で出力部
1に表示させる為の信号に変換され、出力部1に出力さ
れる。また、マルチ水平周波数対応同期分離回路3に接
続された前記コンポーネント信号は、そのマルチ水平周
波数対応同期分離回路3でHDパルス、及びVDパルス
が同期分離され、出力部1に出力される。出力部1は、
信号処理回路2、及びマルチ水平周波数対応同期分離回
路3より出力された信号を基に表示を行う。If the signal processing circuit 2 determines that decoding is not possible, the CPU 4 outputs the NTSC composite signal obtained by down-converting the component signal to the terminal c of SW7 stored in the storage means. Are output to SW6 to connect the b terminal side and the e terminal side, and SW7 to the SW terminal to connect the c terminal side and the f terminal side. Thus, the downconverted NTSC composite signal having the same content as the component signal supplied from the multi-video format receiving circuit 8 is connected to the color demodulation circuit 5 via the downconverter circuit 9 and SW7. Then, the NTSC composite signal is converted into a component signal by the color demodulation circuit 5. The converted component signal is connected to the signal processing circuit 2 and the multi-horizontal frequency synchronization separation circuit 3 via the SW 6. Then, the component signal connected to the signal processing circuit 2 is converted into a signal to be displayed on the output unit 1 by the signal processing circuit 2 and output to the output unit 1. Further, the component signals connected to the multi-horizontal frequency synchronous separation circuit 3 are subjected to synchronous separation of the HD pulse and the VD pulse by the multi-horizontal frequency synchronous separation circuit 3 and output to the output unit 1. The output unit 1
The display is performed based on the signals output from the signal processing circuit 2 and the multi-horizontal frequency synchronous separation circuit 3.
【0042】次に、第3実施形態について説明する。図
4は、第3実施形態のコンポーネント信号入力対応切替
回路の構成を示す図である。尚、第3実施形態の説明に
あたって、第1実施形態、及び第2実施形態と同様な部
分については説明を省略し、異なる部分についてのみ説
明する。Next, a third embodiment will be described. FIG. 4 is a diagram illustrating a configuration of a component signal input corresponding switching circuit according to the third embodiment. In the description of the third embodiment, a description of parts similar to those of the first embodiment and the second embodiment will be omitted, and only different parts will be described.
【0043】CPU4には、マルチ水平周波数対応同期
分離回路3からVDパルス、及びHDパルスと、マルチ
映像フォーマット受信回路8から映像フォーマット識別
信号とが入力される。そして、CPU4は、マルチ映像
フォーマット受信回路8から映像フォーマット識別信号
が入力されている場合は、信号処理回路2がデコード出
来るか否かの判断を、映像フォーマット識別信号に基づ
いて判断する。The CPU 4 receives a VD pulse and an HD pulse from the multi-horizontal frequency sync separation circuit 3 and a video format identification signal from the multi-video format receiving circuit 8. When the video format identification signal is input from the multi video format receiving circuit 8, the CPU 4 determines whether or not the signal processing circuit 2 can decode based on the video format identification signal.
【0044】また、CPU4は、マルチ映像フォーマッ
ト受信回路8から映像フォーマット識別信号が入力され
てい無い場合は、信号処理回路2がデコード出来るか否
かの判断を、マルチ水平周波数対応同期分離回路3から
受信されるVDパルス、およびHDパルスに基づいて判
断する。When the video format identification signal is not input from the multi video format receiving circuit 8, the CPU 4 determines whether or not the signal processing circuit 2 can decode the signal from the multi-horizontal frequency sync separation circuit 3. The determination is made based on the received VD pulse and HD pulse.
【0045】[0045]
【効果】以上説明したように、本発明によればユーザの
余計な操作を無くすと共に、不要な画面状態(映像ミュ
ート)を無くすことが可能になる。デジタル放送のよう
な、時間帯により映像フォーマットが変わる放送におい
ても視聴中にユーザが信号を切り替える操作は不要にな
る。As described above, according to the present invention, unnecessary operations by the user can be eliminated, and unnecessary screen states (video mute) can be eliminated. In a broadcast such as a digital broadcast in which the video format changes depending on the time zone, the user does not need to switch the signal during viewing.
【図1】本発明に係わる第1実施形態のコンポーネント
信号入力対応切替回路の構成を示す図である。FIG. 1 is a diagram showing a configuration of a component signal input correspondence switching circuit according to a first embodiment of the present invention.
【図2】本発明に係わる第1実施形態のフローチャート
を示す図である。FIG. 2 is a diagram showing a flowchart of a first embodiment according to the present invention.
【図3】本発明に係わる第2実施形態の映像フォーマッ
ト識別情報に基づいたコンポーネント信号入力対応切替
回路の構成を示す図である。FIG. 3 is a diagram showing a configuration of a component signal input correspondence switching circuit based on video format identification information according to a second embodiment of the present invention.
【図4】本発明に係わる第3実施形態のコンポーネント
信号入力対応切替回路の構成を示す図である。FIG. 4 is a diagram showing a configuration of a component signal input corresponding switching circuit according to a third embodiment of the present invention.
【図5】従来のコンポーネント信号入力対応切替回路の
構成を示す図である。FIG. 5 is a diagram showing a configuration of a conventional component signal input correspondence switching circuit.
1 出力部 2 信号処理回路 3 マルチ水平周波数対応同期分離回路 4 CPU 5 色復調回路 6、7 SW(スイッチ) 8 マルチ映像フォーマット受信回路 9 ダウンコンバータ回路 10、11、12 外部入力端子 DESCRIPTION OF SYMBOLS 1 Output part 2 Signal processing circuit 3 Multi-horizontal frequency synchronous separation circuit 4 CPU 5 Color demodulation circuit 6, 7 SW (switch) 8 Multi video format receiving circuit 9 Down converter circuit 10, 11, 12 External input terminal
Claims (9)
れる装置における映像信号切替回路であって、 異なるフォーマットの映像信号が入力され、制御信号に
より指定されたフォーマットの映像信号を出力するスイ
ッチと、 入力された映像信号がデコードできるか否かを判断し、
この判断の結果デコードできると判断した場合は、前記
入力された映像信号を指定する制御信号を前記スイッチ
に出力し、前記判断の結果前記入力された映像信号がデ
コードでき無いと判断した場合は、デコード出来る他の
フォーマットの映像信号を指定する制御信号を前記スイ
ッチに出力する判断手段とを有することを特徴とする映
像信号切替回路。1. A video signal switching circuit in a device to which video signals of different formats are input, wherein a switch that receives video signals of different formats and outputs a video signal of a format specified by a control signal, Judge whether the decoded video signal can be decoded,
If it is determined that decoding can be performed as a result of this determination, a control signal specifying the input video signal is output to the switch.If it is determined that the input video signal cannot be decoded as a result of the determination, Determining means for outputting, to the switch, a control signal designating a video signal of another format that can be decoded.
映像フォーマットの映像信号からHDパルス(Horizont
al Driving pulse水平駆動パルス)を分離し、出力する
手段と、 出力された前記HDパルスをカウントして前記HDパル
スの周波数を検出し、前記HDパルスの周波数を基にデ
コードできるか否かを判断する手段とを有することを特
徴とする請求項1に記載の映像信号切替回路。2. The apparatus according to claim 1, wherein the determining unit is configured to output an HD pulse (Horizont pulse) from the input multi-video format video signal.
al Driving pulse (horizontal drive pulse), and means for separating and outputting the output. The output HD pulse is counted, the frequency of the HD pulse is detected, and it is determined whether decoding can be performed based on the frequency of the HD pulse. 2. The video signal switching circuit according to claim 1, further comprising:
り替えを垂直帰線期間内でおこなう手段を更に有するこ
とを特徴とする請求項1又は請求項2のいずれかに記載
の映像信号切替回路。3. The video signal switching circuit according to claim 1, wherein said video signal switching circuit further includes means for switching a video signal within a vertical blanking period. .
無いフォーマットの映像信号をダウンコンバートしてデ
コードできる映像信号に変換させる手段を更に有するこ
とを特徴とする請求項1から請求項3のいずれかに記載
の映像信号切替回路。4. The video signal switching circuit according to claim 1, further comprising means for down-converting a video signal in a format that cannot be decoded and converting the video signal into a video signal that can be decoded. 2. The video signal switching circuit according to claim 1.
ット識別情報が付加されている映像信号が入力される装
置における映像信号切替回路であって、 異なるフォーマットの映像信号が入力され、制御信号に
より指定されたフォーマットの映像信号を出力するスイ
ッチと、 入力された映像信号のフォーマット識別情報に基づいて
前記映像信号がデコードできるか否かを判断し、この判
断の結果デコードできると判断した場合は、前記入力さ
れた映像信号を指定する制御信号を前記スイッチに出力
し、前記判断の結果前記入力された映像信号がデコード
でき無いと判断した場合は、デコード出来る他の映像信
号を指定する制御信号を前記スイッチに出力する判断手
段とを有することを特徴とする映像信号切替回路。5. A video signal switching circuit in a device to which a video signal to which format identification information for identifying a type of a format is added is input, wherein a video signal of a different format is input and specified by a control signal. A switch for outputting a video signal of a format, and determining whether or not the video signal can be decoded based on the format identification information of the input video signal. If it is determined that the video signal can be decoded, The switch outputs a control signal specifying the video signal to the switch.If the result of the determination is that the input video signal cannot be decoded, a control signal specifying another video signal that can be decoded is transmitted to the switch. A video signal switching circuit, comprising: a determination unit that outputs the video signal.
り替えを垂直帰線期間内でおこなう手段を更に有するこ
とを特徴とする請求項5に記載の映像信号切替回路。6. The video signal switching circuit according to claim 5, wherein said video signal switching circuit further includes means for switching a video signal within a vertical blanking period.
無いフォーマットの映像信号をダウンコンバートしてデ
コードできる映像信号に変換させる手段を更に有するこ
とを特徴とする請求項5又は請求項6のいずれかに記載
の映像信号切替回路。7. The video signal switching circuit according to claim 5, further comprising means for down-converting a video signal in a format that cannot be decoded and converting the video signal into a video signal that can be decoded. 2. The video signal switching circuit according to claim 1.
力される装置における映像信号切替回路であって、 マルチ映像フォーマットの映像信号を受信する受信手段
と、 前記受信手段で受信されたマルチ映像フォーマットの映
像信号を所定フォーマットの映像信号にダウンコンバー
トする手段と、 前記入力されたマルチ映像フォーマットの映像信号から
HDパルス(Horizontal Driving pulse水平駆動パル
ス)を分離し、前記HDパルスをカウントして前記HD
パルスの周波数を検出し、前記HDパルスの周波数を基
にデコードできるか否かを判断し、前記判断の結果デコ
ードできると判断した場合は、前記マルチ映像フォーマ
ットの映像信号に切り替える指示を出力し、また前記判
断の結果デコードでき無いと判断した場合は、前記所定
フォーマットの映像信号に切り替える指示を出力する判
断手段と、 前記マルチ映像フォーマットの映像信号に切り替える指
示に応答して、マルチ映像フォーマットの映像信号に切
り替える手段と、 前記所定フォーマットの映像信号に切り替える指示に応
答して、所定フォーマットの映像信号に切り替える手段
とを有することを特徴とする映像信号切替回路。8. A video signal switching circuit in a device to which a video signal of a multi-video format is input, a receiving unit receiving a video signal of the multi-video format, and a video of the multi-video format received by the receiving unit. Means for down-converting a signal into a video signal of a predetermined format; separating an HD pulse (Horizontal Driving pulse horizontal drive pulse) from the input multi-video format video signal; counting the HD pulses;
Detecting the frequency of the pulse, determining whether decoding can be performed based on the frequency of the HD pulse, and outputting a command to switch to a video signal of the multi-video format when determining that decoding can be performed as a result of the determination, A determination unit that outputs an instruction to switch to the video signal of the predetermined format when it is determined that decoding cannot be performed as a result of the determination; and a video signal of the multi video format in response to the instruction to switch to the video signal of the multi video format. A video signal switching circuit, comprising: means for switching to a video signal; and means for switching to a video signal of a predetermined format in response to an instruction to switch to a video signal of the predetermined format.
定フォーマットの映像信号とが入力される装置におい
て、いずれかのデコードできる映像信号を出力する映像
信号切替方法であって、 マルチ映像フォーマットの映像信号からHDパルスと、
VDパルス(VerticalDriving pulse垂直駆動パルス)
とを分離する工程と、 VDパルス直後のHDパルスを所定回数カウントし、前
記HDパルスの周波数を検出する工程と、 前記HDパルスの周波数を基に前記マルチ映像フォーマ
ットの映像信号がデコードできるか否かを判断する工程
と、 前記判断の結果、デコードできると判断した場合は、前
記マルチ映像フォーマットの映像信号を保持させる工程
と前記判断の結果、デコードでき無いと判断した場合
は、前記所定フォーマットの映像信号に切り替える工程
とを有することを特徴とする映像信号切替方法。9. A video signal switching method for outputting any decodable video signal in a device to which a video signal of a multi-video format and a video signal of a predetermined format are input, comprising: HD pulse,
VD pulse (Vertical Driving pulse vertical drive pulse)
Separating the number of HD pulses immediately after the VD pulse a predetermined number of times, and detecting the frequency of the HD pulse; and determining whether the video signal of the multi-video format can be decoded based on the frequency of the HD pulse. And a step of holding the video signal of the multi-video format if it is determined that decoding is possible, and a step of holding the video signal of the multi-video format. Switching to a video signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34838298A JP3302937B2 (en) | 1998-12-08 | 1998-12-08 | Video signal switching circuit and video signal switching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34838298A JP3302937B2 (en) | 1998-12-08 | 1998-12-08 | Video signal switching circuit and video signal switching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000175120A true JP2000175120A (en) | 2000-06-23 |
JP3302937B2 JP3302937B2 (en) | 2002-07-15 |
Family
ID=18396657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34838298A Expired - Fee Related JP3302937B2 (en) | 1998-12-08 | 1998-12-08 | Video signal switching circuit and video signal switching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3302937B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1164015A1 (en) | 2000-06-12 | 2001-12-19 | Seiko Epson Corporation | Ink jet type recording head |
JP2007267354A (en) * | 2006-03-01 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Video output apparatus and video output control method |
-
1998
- 1998-12-08 JP JP34838298A patent/JP3302937B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1164015A1 (en) | 2000-06-12 | 2001-12-19 | Seiko Epson Corporation | Ink jet type recording head |
JP2007267354A (en) * | 2006-03-01 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Video output apparatus and video output control method |
Also Published As
Publication number | Publication date |
---|---|
JP3302937B2 (en) | 2002-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0817483B1 (en) | Television device having text data processing function | |
JPH06178225A (en) | Multiplexed video image television receiver | |
JPH0846888A (en) | Device and method for processing superimposed dialogue of video apparatus having separate display | |
JPH0818994A (en) | Multi-video signal demodulator | |
JPH10336546A (en) | Monitor output device for high density television (hd-tv) receiver | |
JP3302937B2 (en) | Video signal switching circuit and video signal switching method | |
USRE37501E1 (en) | Apparatus and method for displaying caption broadcast and teletext on the screen of a double-wide television | |
JPH05336502A (en) | Video additional information inserting device | |
JP3520580B2 (en) | Television receiver | |
JP2910879B2 (en) | Television receiver with built-in subtitle display circuit | |
JPH06133240A (en) | Osd display device | |
JPH1066034A (en) | Broadcasting receiver | |
JPH1098657A (en) | Television receiver | |
KR200155134Y1 (en) | Automatic control apparatus using wide screen signal | |
KR930007746Y1 (en) | Video-signal control device of vcr | |
JPH0516787Y2 (en) | ||
JP2000175112A (en) | Television receiver | |
JPH04116481U (en) | HDTV receiver | |
JPH0787416A (en) | Television receiver | |
KR100425098B1 (en) | Method and apparatus for processing input signal of digital TV | |
JP2687399B2 (en) | Television multiplex broadcast receiver | |
JP2000175116A (en) | Television receiver | |
JPH04302594A (en) | Muse-ntsc converter | |
JPH07107406A (en) | Television receiver | |
KR19990053562A (en) | Automatic channel setting device using two tuners of television |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |