JP2000174762A - 伝送方法及び装置、並びにネットワーク - Google Patents

伝送方法及び装置、並びにネットワーク

Info

Publication number
JP2000174762A
JP2000174762A JP34736998A JP34736998A JP2000174762A JP 2000174762 A JP2000174762 A JP 2000174762A JP 34736998 A JP34736998 A JP 34736998A JP 34736998 A JP34736998 A JP 34736998A JP 2000174762 A JP2000174762 A JP 2000174762A
Authority
JP
Japan
Prior art keywords
cell
transfer rate
channel
network
network element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34736998A
Other languages
English (en)
Inventor
Makiko Kaji
満喜子 鍜冶
Yoichi Kado
洋一 門
Ryohei Konuma
良平 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP34736998A priority Critical patent/JP2000174762A/ja
Publication of JP2000174762A publication Critical patent/JP2000174762A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 他系チャネルの処理にともなって生じる弊害
を除く。 【解決手段】 ネットワーク内の各ネットワークエレメ
ントが、所定の管理情報に基づいて、自身が制御権を持
つ自系チャネルの単位信号の転送レートを制御すると共
に、他のネットワークエレメントが制御権を持つ他系チ
ャネルの単位信号の転送レートはそのまま保持して、こ
れらのチャネルの単位信号を伝送する伝送方法におい
て、前記の自系チャネルの単位信号に比べて簡略な所定
の方法で、前記各ネットワークエレメントが、前記他系
チャネルの単位信号の転送レートを制御することを特徴
とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はネットワークに関
し、たとえばABR(Available Bit Rate)サービス
を提供するATM(Asynchronous Transfer Mode)ネ
ットワークなどに適用し得るものである。
【0002】また本発明は、かかるネットワークの構成
要素としての伝送装置に適用し得るものである。
【0003】さらに、本発明は、かかるネットワークで
使用される伝送方法に関するものである。
【0004】
【従来の技術】PCRのみをコネクション設定時に申告
させるABRサービスでは、ATMセルの転送レート制
御を、ネットワークの輻輳状態などに応じたフィードバ
ック制御によって行っている。
【0005】すなわちABRサービスを提供するATM
ネットワークにおいては、ネットワーク内の各ネットワ
ークエレメントが、輻輳情報などの所定の管理情報(リ
ソースの使用状況)に基づいて、自身が制御権を持つ自
系チャネルのATMセルの転送レートをフィードバック
制御すると共に、他のネットワークエレメントが制御権
を持つ他系チャネルのセルの転送レートはそのまま保持
して、これらのチャネルのセルを、ネットワークエレメ
ントどうしを接続している伝送路へ送出している。
【0006】各ネットワークエレメントは、自系チャネ
ルについてだけ精密な転送レート制御を行えばよく、他
系チャネルのセルについては、非常に簡略で、最小限の
処理能力で対応できる取り扱いを行う。すなわち他系チ
ャネルと判定すればただちに、ネットワークエレメント
は、当該セルに対し、単純に最高優先度または最低優先
度を適用する。
【0007】まず最高優先度を適用する場合について説
明する。
【0008】図2のシェーパ10において、セル送出手
段11はセレクタを主体とする部分で、たとえば60
0,150,40,10Mbpsの4つの自系チャネルCH
1〜CH4のキュー(キューイング)Q1〜Q4を択一
的に読み出して伝送路13に送出する。
【0009】そして伝送路13などの輻輳状態に配慮す
ることなく、他系チャネルのATMセル(スイッチセ
ル)SCがそのままの転送レートでシェーピングされる
ことなく(すなわちスルーで)伝送路13に強制的に出
力される。そしてこのスルー出力は最高優先度で実行さ
れる。
【0010】最高優先度ということは自系の4つのチャ
ネルCH1〜CH4のどれよりも高い優先度を意味す
る。自系チャネルCH1〜CH4のキューであるQ1〜
Q4よりスイッチセルSCのキューであるQSWのほう
が優先的に処理され、優先的に伝送路13に送出される
ので、スイッチセルSCが連続する限りCH1〜CH4
のすべての自系チャネルのキューの処理は停止する。
【0011】一方、最低優先度を適用する場合には、自
系のどのチャネルのキュー(Queue:待ち行列、すなわ
ちFIFO(先入れ先出しタイプのメモリ))からも送
出されるセルがないタイミングでだけ、スイッチセルS
Cは伝送路13へ送出されることになる。
【0012】一般的には、他系チャネルのATMセルに
対しては前者の最高優先度を適用する。
【0013】通常、1つのATMネットワーク内には多
数のネットワークエレメントが存在するので、任意の1
つのネットワークエレメントに着目すると、自系チャネ
ルに比べて他系チャネルのほうが圧倒的に多いのがふつ
うである。すなわち自系チャネルのセルよりスイッチセ
ルSCのほうが多い。
【0014】したがって、以上のような処理を実行する
ことにより、1つひとつのネットワークエレメントが他
系チャネルの処理に振り分ける処理能力は最小限にとど
まり、複雑で精密な転送レート制御を必要とする自系チ
ャネルのために、十分な処理能力を確保することがで
き、ネットワーク全体としては、多量のセルを高速転送
することが可能になる。
【0015】
【発明が解決しようとする課題】ところが、上記の方法
によりネットワークエレメントの処理能力が効率的に活
用できたとしても、ネットワークエレメント間を接続す
る伝送路(リンク)の容量にも限りがあり、輻輳制御に
よってネットワークエレメントから伝送路へ送出される
ATMセルの量は制限される。このために他系チャネル
のセルに対して最高優先度を適用した場合、すべての自
系チャネルのセルの転送レート制御に影響を与えてしま
う。
【0016】また、当該輻輳制御にRMセルを用いてA
CRをフィードバック制御する場合、複数端末からの同
時送信などで、急激に他系チャネルのセルの転送レート
が増加すると、フィードバック制御でレートが変更され
るまでにオーバーフローで多量のセルが損失してしまう
可能性がある。
【0017】さらにまた、ATMネットワークにおいて
は一般に、ユーザとネットワークはトラヒックに関する
契約を結び、各ユーザに対応する各チャネルはこの規定
転送レートでセルを転送しなければならないが、前記他
系チャネルがこの規定転送レートに違反した過大な転送
レートを持っている場合、全自系チャネルの転送レート
制御に与える影響は、いっそう深刻なものとなる。ネッ
トワークエレメントとしては他系チャネルのセルはその
ままの転送レートで転送しなければならないからであ
る。
【0018】その一方で他系チャネルのATMセルに最
低優先度を適用すると、当該ネットワークエレメントに
おけるオーバーフローで他系チャネルのATMセルが失
われて、ネットワーク全体のパフォーマンス(すなわち
スループット)の低下、信頼性低下をまねく可能性が高
い。
【0019】また、他系チャネルのセルに最低優先度を
適用する場合、トラヒック密度によっては、他系チャネ
ルのセル損失を防ぐために、膨大なメモリ量のバッファ
が必要になると考えられる。さらにまた、転送レートの
制御権を持っていない他系のコネクションに対して大き
く転送レートを低下させてしまう可能性も高いなど、問
題点が多い。
【0020】
【課題を解決するための手段】かかる課題を解決するた
めに、第1の本発明では、ネットワーク内の各ネットワ
ークエレメントが、所定の管理情報に基づいて、自身が
制御権を持つ自系チャネルの単位信号の転送レートを制
御すると共に、他のネットワークエレメントが制御権を
持つ他系チャネルの単位信号の転送レートはそのまま保
持して、これらのチャネルの単位信号を伝送する伝送方
法において、前記の自系チャネルの単位信号に比べて簡
略な所定の方法で、前記各ネットワークエレメントが、
前記他系チャネルの単位信号の転送レートを制御するこ
とを特徴とする。
【0021】また、第2の発明では、ネットワーク内の
各ネットワークエレメントが、所定の管理情報に基づい
て、自身が制御権を持つ自系チャネルの単位信号の転送
レートを制御すると共に、他のネットワークエレメント
が制御権を持つ他系チャネルの単位信号の転送レートは
そのまま保持して、これらのチャネルの単位信号を伝送
する伝送装置において、前記の自系チャネルの単位信号
に比べて簡略な所定の方法で、前記各ネットワークエレ
メントが、前記他系チャネルの単位信号の転送レートを
制御することを特徴とする。
【0022】さらにまた第3の発明のネットワークは、
請求項4〜6のいずれかの伝送装置を備えるネットワー
クエレメントを含むことを特徴とする。
【0023】
【発明の実施の形態】(A)実施形態 以下、本発明の伝送方法及び装置、並びにネットワーク
を、ATMネットワークに適用した場合を例に、本発明
の実施形態について説明する。
【0024】本実施形態は、ABRサービスをサポート
するATMネットワークにおいて、従来はそのままの転
送レートで、トランスペアレント(透過的)に通過させ
ていた他系チャネルのATMセルに対しても、自系チャ
ネルに比べれば簡易ではあるが確実に、転送レート制御
を実行することを特徴とする。
【0025】(A−1)実施形態の構成および動作 本実施形態にかかるATMネットワーク20を図3に示
す。ATMネットワーク20としてはABR(Availabl
e Bit Rate)サービスをサポートするATMネットワ
ークであれば何でもよい。
【0026】ABRサービスは、現在ほとんどのATM
−LAN(Local Area Network)で提供されているサ
ービスで、TCP/IP(Transmission Control Prot
ocol/Internet Protocol)などのデータ系アプリケー
ション、LAN Emulationなどのデータ通信サービス
をサポートし得る。
【0027】これらのアプリケーションを収容する場
合、ABRサービスは、帯域予約を行わずにデータ転送
を実行し、ネットワークの状況に応じて可能な限り低い
セル損失率で帯域を確保する。
【0028】帯域予約を行わないために、ABRサービ
スにおけるデータ転送では、伝送路(リンク)のトラヒ
ック密度が低く輻輳度が低いときには伝送路帯域の大部
分を1コネクションで使用することができるかわりに、
トラヒック密度が高く輻輳度が高いときには使用できる
帯域は狭くなり、低い転送レートでデータを送ることに
なる。この帯域の広さで決まるセルの転送レートが、A
CR(Allowed CellRate)である。
【0029】上述したように、ABRサービスを提供す
るATMネットワークにおいては、ネットワーク内の各
ネットワークエレメントが、フィードバック制御で、各
(仮想)チャネルの転送レートを制御し、ネットワーク
のトラヒックを管理するのであるが、このフィードバッ
ク制御は、RM(Resource Management)セルを介して
行われる。
【0030】そしてABRサービスではPCR(Peak
Cell Rate)が当該ACRの最大値を決定することにな
る。RMセルを用いたフィードバック制御で各チャネル
のACRを変化させることで、ネットワークの輻輳状態
に応じた転送レート制御を実行することができる。
【0031】図3において、各ネットワークエレメント
(Network Element)21〜23はたとえばATM交換
機などの伝送装置、あるいはルータ、PBX交換機など
のUNI装置に相当する。
【0032】ソース(Source)側のエンドステーション
(End Station)24およびデスティネーション(Dest
ination)側のエンドステーション25は、ABRサー
ビスが行われているATM端末に相当する。
【0033】エンドステーション24とネットワークエ
レメント21は伝送路L1で接続され、ネットワークエ
レメント21と22は伝送路L2で接続され、ネットワ
ークエレメント22と23は伝送路L3で接続され、ネ
ットワークエレメント23とエンドステーション25は
伝送路L4で接続されている。
【0034】そして各ネットワークエレメント21〜2
3のなかに設定された仮想ソースVS(Virtual Sourc
e)1〜3が、通信用のセルの送信元となる部分で、仮
想デスティネーションVD(Virtual Destination)1
〜3が、受信元となる部分である。
【0035】VS1とVD2のあいだ、VS2とVD3
のあいだ、およびVS1とVD3のあいだでは、契約で
規定されたトラヒックを守るために、各チャネルごと
に、転送レート制御が行われる。
【0036】また、たとえば仮想デスティネーションV
D2と仮想ソースVS2は相互に密接に関係しており、
仮想デスティネーションVD2はVS2の輻輳状況など
を認識している一方で、ネットワークエレメント21の
VS1からもたらされるセル流C2のなかからセルヘッ
ダの情報を読み込んで解釈し、その解釈に基づいてVS
2におけるシェーピング(転送(送出)レート制御)動
作などをどのように実行するかを決める。
【0037】そしてこの決定にしたがって仮想ソースV
S2が、シェーピング動作などを実行し、ネットワーク
エレメント23側へ送出されるセル流C3を形成する。
ネットワークエレメント21におけるVD1とVS1の
関係、およびネットワークエレメント23におけるVD
3とVS3の関係も、これと同様である。
【0038】図3のATMネットワーク20では、リソ
ース管理用のATMセルであるRMセルは、たとえばル
ープAに示すように、通信用のATMセルをセル流C2
として送信するネットワークエレメント21のVS1か
ら、定期的に、(セル流C2の上流にある)ネットワー
クエレメント22のVD2に向けて送信され、VD2に
到達すると折り返されてVS1にフィードバックされる
ATMセルである。RMセルは輻輳状態やレート情報な
どのリソースの管理情報を運ぶためのセルである。
【0039】RMセルが折り返すとき、ネットワークエ
レメント22は、当該RMセルにネットワークエレメン
ト22における輻輳状況などを書き込むことによって所
望の転送レートをネットワークエレメント21に通知す
ることができ、ネットワークエレメント21は、セル流
C2を構成するチャネルのうち自系チャネルに対し、こ
の通知に応じた転送レート制御を実行する。
【0040】同様のことが、ループBでは、ネットワー
クエレメント22と23のあいだで行われ、ループCで
は、ネットワークエレメント21と23のあいだで行わ
れる。ループAおよびBと、ループCとは空間的に重複
しているが、各ループに基づくフィードバック制御は、
それぞれのネットワークエレメントにおいてまったく独
立に行われる。
【0041】たとえばネットワークエレメント22がル
ープBでRMセルの持ち帰った情報に基づいてセル流C
3の転送レートを変更すると、その効果は、伝送路L3
を介してネットワークエレメント23に波及する。すな
わちネットワークエレメント23がRMセルを介して要
求した転送レートの変更が実行され、その効果がネット
ワークエレメント23に及ぶまでにはかなりの時間を要
することになる。
【0042】この点はループBやループCについても同
様である。
【0043】各ネットワークエレメント21〜23は、
このようにして転送レートを制御する自系チャネルのセ
ルのほかに、スイッチセルSCの処理も行う。
【0044】独自にセルの転送レートを制御している各
ネットワークエレメントにとって、上述した「他のネッ
トワークエレメントが制御権を持つ他系チャネルのセ
ル」が、スイッチセルSCにあたる。したがって、たと
えばネットワークエレメント21が制御権を持っている
チャネルのATMセルは、ネットワークエレメント22
および23にとってはスイッチセルSCとなり、反対に
ネットワークエレメント22または23が制御権を持っ
ているATMセルは、ネットワークエレメント21にと
ってはスイッチセルSCとなる。
【0045】換言するなら、他のネットワークエレメン
トによるフィードバック制御などですでに精密に転送レ
ート制御しているために、従来の自ネットワークエレメ
ントでは、まったく転送レート制御を行わず、そのまま
の転送レートで透過的に通過させていたATMセルが、
スイッチセルSCである。
【0046】次に、前記RMセルが持ち帰った情報に基
づく自系チャネルのセルの転送レート制御と、スイッチ
セルSCの処理を行うシェーパ30について説明する。
【0047】図1に示すシェーパ30は、ネットワーク
エレメント21〜23のVS1〜3のそれぞれに搭載さ
れている。多数のチャネルに対してレート別待ち行列を
形成し、レートに応じた異なるタイミングで読み出し、
書き込みを行うことにより、シェーピングを実行するシ
ェーパである。
【0048】レート別待ち行列を形成するシェーパ30
は、たとえば8000チャネルという多数の自系チャネ
ルについて、チャネルごとに高精度の転送レート制御を
実行することができるが、その一方で、1セルを送出す
るタイミングの間隔に関しては揺らぎが大きい。
【0049】図1において、600MbpsのキューQ1な
ど、600〜10MbpsのキューQ1〜Q4は、基本的に
自系チャネルCH1〜CH4に対応したキューで、60
0〜10Mbpsなどの各チャネルの転送レートに応じたタ
イミングで読み出され、セル送出手段31に択一的に選
択されて伝送路33に送出される。各キューは設定され
ている各コネクションに対応するものであるので、コネ
クションの設定や解放に応じて、時間経過とともに、発
生したり消滅したりする。
【0050】図3のシェーパ30の詳細な構成を示した
のが図4である。
【0051】(A−1−1)シェーパ30の詳細構成お
よび動作 図4において、シェーパ30のハードウエア的構成は、
出力側のセレクタ回路31(前記セル送出手段31に対
応する)と、入力側のセレクタ回路32と、これらのあ
いだに並列に所定数だけ設けられたFIFO回路A1〜
ANとからなる。
【0052】セレクタ回路31と32のあいだに一点鎖
線で示した信号線34は、従来はスイッチセルSCの伝
送(スルー出力)に使用されていたバスであるが、本実
施形態では使用しない。
【0053】セレクタ回路32は、タイミング制御部4
0からの書き込み(W)制御信号に応じて、入力側の伝
送路35から入力される入力セル流ICのなかのセルを
(0または)1〜Nのいずれか1つのバス端子に接続す
るセレクタである。
【0054】タイミング制御部40はセルヘッダのルー
ティングビットに基づいてチャネル(コネクション)ご
とにセレクタ回路32にバス端子1〜Nのいずれかを選
択させるので、同じチャネルのセルは、A1〜ANのう
ちいずれか1つのFIFO回路に蓄積されることにな
る。たとえばセレクタ回路32がそのバス端子1を選択
する場合には、当該セルは、FIFO回路A1に供給さ
れることになる。
【0055】A1〜ANのFIFO回路は、いわゆる先
入れ先出しタイプのメモリで、入力側のセレクタ回路3
2から供給されるセルを、供給された順番に、出力側の
セレクタ回路31のバス端子(0または)1〜Nに送出
する。
【0056】出力側のセレクタ回路31は、タイミング
制御部40からの読み出し(R)制御信号に応じて、A
1〜ANのいずれか1つのFIFO回路を伝送路33に
接続する。たとえばセレクタ回路31がそのバス端子2
を選択するタイミングでは、FIFO回路A2から読み
出されたセルが、伝送路33に供給され、出力セル流O
Cを構成することになる。
【0057】前記仮想ソースVS1〜3、仮想デスティ
ネーションVD1〜3との関係では、シェーパ30の構
成要素のうち、セレクタ回路31,32、(信号線3
4)、FIFO回路A1〜ANは、仮想ソースVS1〜
3に相当し、タイミング制御部40は仮想デスティネー
ションVD1〜3の構成の一部であると見ることもでき
る。
【0058】次に、タイミング制御部40について説明
する。
【0059】チャネル検出回路41は、入力セル流IC
のなかのセルから、セルヘッダの情報を読み込む部分で
ある。本実施形態では、チャネル検出回路41はセルヘ
ッダ内においてVCI(仮想チャネル識別子)を読み込
むものとする。
【0060】チャネル検出回路41に接続されているR
/W(書き込み/読み出し)タイミング生成回路42
は、チャネル検出回路41が読み込んだ前記VCIを解
釈するデコーダであるとともに、当該VCIの内容に応
じたパターンおよびタイミングのW制御信号およびR制
御信号を出力するタイミング生成回路である。
【0061】R/Wタイミング生成回路42から出力さ
れるW制御信号およびR制御信号は、そのビット幅方向
のパターンによってセレクタ回路31,32の選択を制
御し、その発生タイミングによって各選択が継続する時
間およびそのタイミングを制御する。すなわち転送レー
トの速いチャネルに対応するFIFO回路ほどその選択
が頻繁に行われるように、R、W制御信号が生成され、
出力される。
【0062】R/Wタイミング生成回路42による前記
の解釈をサポートするために、タイミング制御部40に
は、キュー長テーブル回路43、スケジューラ回路4
4、チャネルテーブル45、セル間隔テーブル46、セ
ル送出時刻テーブル47、およびセル送出スケジューリ
ングテーブル48が設けられている。
【0063】R/Wタイミング生成回路42に接続され
ているキュー長テーブル回路43は、各FIFO回路A
1〜ANに蓄積されているセル数の情報をR/Wタイミ
ング生成回路42から受け取って蓄え、キュー長情報と
してテーブルで管理する回路である。このキュー長情報
は、適宜、R/Wタイミング生成回路42に供給され
る。
【0064】また、チャネルテーブル45は、各方路
(各仮想パス(VP))に対する伝送容量と、各方路V
Pに対するセルをいずれのFIFO回路A1〜ANに蓄
積させているかを示す情報と、各VCのセルをいずれの
FIFO回路A1〜ANに蓄積しているかを示す情報
と、当該シェーパ30が搭載されているネットワークエ
レメントが制御権を持っている全VCを示す情報とを管
理するテーブルである。
【0065】そして、R/Wタイミング生成回路42に
接続されているスケジューラ回路44は、このチャネル
テーブル45が管理する情報を活用して、R/Wタイミ
ング生成回路42が出力するW制御信号とR制御信号の
ビット幅方向のパターンとタイミングを決める回路であ
る。
【0066】またスケジューラ回路44に接続されてい
るセル間隔テーブル46は、チャネルごとに、セル送出
レートに応じたセル間隔時間の情報を管理しているテー
ブルである。
【0067】そして、スケジューラ回路44に接続され
ているセル送出時刻テーブル47は、チャネルごとに、
次回のセル送出時刻(次セル送出時刻)を管理している
テーブルである。
【0068】さらにまた、スケジューラ回路44に接続
されているセル送出スケジューリングテーブル48は、
各チャネルごとに、各チャネルのタイミング関係を考慮
することなく、該当時刻にスケジューリングされたコネ
クションのセル送出要求を出力するテーブルである。
【0069】前記のスケジューラ回路44の動作にはい
ろいろな態様があり得るが、実際にはかなり複雑なもの
となる。
【0070】シェーパ30が1セルを伝送路33に送出
するために必要な最小の時間(送出レートの最大値に対
応)を示す1セル送出時間は、ハードウエア的な構成や
ソフトウエアの処理速度でおのずと決まる限界を持って
いる。
【0071】スケジューラ回路44は、当該1セル送出
時間ごとに更新されるカウンタであって、各チャネルに
対応する時刻管理カウンタ(図示せず)を内蔵してい
る。そして任意のチャネルに対応するコネクションに関
し、当該時刻管理カウンタのカウンタ値に基づいて、セ
ル到着時、セル送出時など、各種イベントの発生時刻
を、コネクションごとに認識する。
【0072】各コネクションには、この1セル送出時間
の逆数でその上限を規定されたセル送出レートが割り当
てられることになる。
【0073】シェーパ30の運用状態において、ある時
刻にセル送出スケジューリングテーブル48が、あるコ
ネクションのセル送出要求を出力すると、スケジューラ
回路44はセル送出時刻テーブル47から次セル送出時
刻を読み出す。そしてこれらの時刻を比較し、セル送出
要求の出力された時刻が次セル送出時刻の経過するまえ
であれば、スケジューラ回路44は、その時刻にコネク
ションを予約する。経過後であれば現在時刻に予約す
る。
【0074】スケジューラ回路44による予約が行われ
ると、R/Wタイミング生成回路42が、当該予約の時
刻に応じたタイミングであって、当該予約のコネクショ
ンを指定するビット幅方向のパターンで、R制御信号を
出力する。
【0075】なお、セル送出時刻の計算は1セル送出時
間未満の値についても行われるが、コネクション予約に
際しては、1セル送出時間未満の値は切り捨てられる。
【0076】また、シェーパ30の運用状態では、たと
えばある時刻に伝送路33に送出させるスケジューリン
グのセルが、A1〜ANのうち複数のFIFO(キュ
ー)回路内に存在するタイミング関係になることがあ
る。すなわち、1セル送出時間未満の時間差で、複数の
次セル送出要求がセル送出スケジューリングテーブル4
8から出力される場合である。
【0077】セレクタ回路31は同時には(すなわち少
なくとも1セル送出時間内には)1つのセルしか読み出
せないので、この場合はいわゆるコンフリクト(競合あ
るいは衝突)となる。
【0078】コンフリクトが発生すると、スケジューラ
回路44は、複数のキューからのセル送出要求(すなわ
ち次セル送出要求)を調停する競合制御を行わなければ
ならない。しかもこの競合制御は、1セル送出時間程度
という短時間内に実行することを要する高速な処理なの
で、シェーパ30を含むネットワークエレメントシステ
ムの処理能力にとって大きな負荷となる。
【0079】以上のような構成を有するシェーパ30は
まず、そのタイミング制御部40のチャネル検出回路4
1で、入力セル流ICを構成するセルのセルヘッダから
VCIを読み込む。
【0080】そして、スケジューラ回路44が、当該V
CIを、チャネルテーブル45が格納している上述した
自ネットワークエレメントが制御権を持っている全VC
と照合する。
【0081】これにより当該セルが自ネットワークエレ
メントが制御権を持っているコネクションのセルである
と判定された場合、タイミング制御部40は上述したよ
うな通常の動作を行う。このとき各FIFO回路A1〜
ANのなかにはレート別の待ち行列が形成されてゆく。
【0082】たとえばFIFO回路A1のなかには図1
のキューQ1(転送レート600Mbps)が形成され、F
IFO回路A2のなかにはキューQ2(150Mbps)が
形成され、FIFO回路ANのなかにはキューQ4(1
0Mbps)が形成されているものとする。
【0083】一方、照合によって当該セルがスイッチセ
ルSCであると判定された場合には、まずそのスイッチ
セルSCの転送レートが調べられ、次いでその転送レー
ト以上のなかで最低レートのすでに存在しているキュー
が検出される。
【0084】スイッチセルSCの転送レートが100Mb
psである図1の例では、100Mbps以上のなかで最低レ
ートのすでに存在しているキューである150Mbpsのキ
ューQ2が検出されることになる。
【0085】当該キューQ2がFIFO回路A2に形成
されているものとすると、タイミング制御部40は、F
IFO回路A2に対して、スイッチセルSCを割り当て
る。すなわち、当該FIFO回路A2に対してスイッチ
セルSCを書き込み、読み出すように、前記W制御信
号、R制御信号を出力する。
【0086】すなわち、スイッチセルSCのために、新
たなセル間隔時間の情報をセル間隔テーブル46に管理
させることはなく、新たな次セル送出時刻をセル送出時
刻テーブル47に管理させることもなく、新たなセル送
出要求の出力タイミングをセル送出スケジューリングテ
ーブル48に管理させることもない。すでに存在してい
る転送レート150Mbpsの自系チャネルのための各情報
が、100MbpsのスイッチセルSCに対してもそのまま
使用される。
【0087】したがってスイッチセルSCのシェーピン
グは、自ネットワークエレメントが制御権を持っている
コネクションのためのシェーピングに比べて、簡略な処
理で実行することができる。
【0088】ちなみに、従来のように、スイッチセルS
Cを最高優先度で処理(スルーで出力)する場合、スイ
ッチセルSCは、図4中に一点鎖線で示した信号線34
を伝送されることになる。スイッチセルSCの流れが連
続する限り、前記W制御信号およびR制御信号は、セレ
クタ回路32および31にバス端子0の選択を優先させ
るので、スイッチセルSCの転送レートが大きい場合、
その期間は、FIFO回路A1〜AN内のあらゆるレー
トのキューの処理は停止する。また、セレクタ回路32
の外(左側)では、自ネットワークエレメントが制御権
を持つチャネルのセルがシェーパ30内に入ることもで
きない可能性がある。
【0089】なお、前記信号線34は、本実施形態では
使用しないのであるから省略してもよいことは当然であ
る。
【0090】(A−2)実施形態の効果 以上のように本実施形態によれば、スイッチセルSCに
対しても、簡略であるとはいえシェーピングを実行する
ので、スイッチセルSCによる影響を、スイッチセルS
Cを割り当てたキュー(すなわちFIFO回路)だけに
集約することができ、そのキュー以外のすべてのキュー
に対しては通常どおりのシェーピングを行うことがで
き、信頼性が向上する。
【0091】また、スイッチセルSCが規定転送レート
に違反した過大な転送レートを持っている場合でも、そ
の影響はスイッチセルSCを割り当てられたキューだけ
に及ぶので、他のキューのシェーピングに対する影響は
ほとんど無く、転送レート違反に対する耐性を向上する
ことができる。
【0092】さらにまた、スイッチセルSCに対してシ
ェーピングを行うことは、ネットワークエレメントの交
換機能によってスイッチセルSCの転送レートが急激に
増加した場合でも、前記フィードバック制御をまつこと
なく当該ネットワークエレメント自身が、リアルタイム
で対応することになるので、この意味でも信頼性が向上
する。
【0093】その一方で、スイッチセルSCに対するシ
ェーピングは、通常のシェーピングより簡略なものであ
るので、シェーパ(あるいはシェーパを搭載しているネ
ットワークエレメント)の処理能力に対する負荷は、最
小限に抑制することができ、スイッチセルSCにシェー
ピングを行っても、自系コネクションのシェーピングに
振り分けられる処理能力は十分に確保することが可能で
あり、ネットワークのスループットを保持することがで
きる。
【0094】また、スイッチセルSCのコネクションに
対する信頼性は、スイッチセルSCをその転送レートよ
り高い転送レートのキューに割り当てているので、従来
に比べて低下する可能性は少なく、ネットワーク全体の
スループットにも悪影響を与える要素はほとんど無い。
反対に、スイッチセルSCをスルーで出力していた従来
に比べて、当該スルー出力期間に自系コネクションのキ
ューの処理が停止してセルがオーバーフローで失われる
ことがなくなるので、ネットワーク全体としてはスルー
プットを向上することが可能である。
【0095】さらに、スイッチセルSCに最低優先度を
適用する場合のように、膨大なメモリ量を必要としな
い。
【0096】また、転送レートの制御権を持っていない
スイッチセルSCの転送レートを低下させてしまうこと
もなく、他のネットワークエレメントやネットワークシ
ステムに対して、親和性が高い。
【0097】(C)他の実施形態 以上の実施形態では、レート別待ち行列を使って説明し
たが、本発明において、各コネクションのセルを多重す
る方法は、レート別待ち行列に限定しない。
【0098】また、上記のタイミング制御部40の構成
は上述したものに限定するものではなく、実質的にタイ
ミング制御部40と同等な機能を持つハードウエアおよ
びソフトウエアで置換することができる。
【0099】さらに、本発明は従来の方法と混用するこ
とができる。たとえば、シェーパにおける自系コネクシ
ョンの輻輳状態とスイッチセルSCの転送レートの関係
に応じて、スイッチセルSCに対し、上記信号線34を
用いたスルー出力を行うか、上記実施形態のような簡略
なシェーピングを行うかを選択して状況の変化に対応す
るようにしてもよい。シェーパが備える各FIFO回路
の容量やその時点のキュー長に応じて、この選択を行う
ようにするとよい。
【0100】換言するなら、本発明は、自ネットワーク
エレメントの輻輳状態などがどのようなものであって
も、従来はスルー出力するしかなかったスイッチセルS
Cに対し、必要な場合には最小限のシェーピングを施す
ことで、ネットワーク全体としてのパフォーマンスの向
上をはかるものであるということができる。
【0101】さらにまた、以上の説明では、53バイト
固定長のATMセルを例に説明したが、可変長のパケッ
トにおいても、実際のネットワークで運用される場合、
パケットの長さには上限と下限があり、伝送路の容量に
も限度があるので、シェーピングという概念は存在し得
る。したがって本発明は、可変長のパケットに対しても
適用可能である。
【0102】すなわち、本発明は、ネットワーク内の各
ネットワークエレメントが、所定の管理情報に基づい
て、自身が制御権を持つ自系チャネルの単位信号の転送
レートを制御すると共に、他のネットワークエレメント
が制御権を持つ他系チャネルの単位信号の転送レートは
そのまま保持して、これらのチャネルの単位信号を伝送
する伝送方法及び装置、並びにこのような伝送装置を含
むネットワークに関して広く適用することが可能であ
る。
【0103】
【発明の効果】以上に説明したように、本発明の伝送方
法及び装置によれば、ネットワーク上の各伝送装置のレ
ベルで、多くの自系チャネルの信頼性が向上し、他系チ
ャネルの信頼性が低下することもない。したがって、自
系および他系の全チャネルにおいて信頼性の向上をはか
ることが可能である。
【0104】また、本発明のネットワークは、各ネット
ワークエレメントの処理能力を効率的に活用できるの
で、ネットワーク全体としても、信頼性およびスループ
ットを向上することが可能である。
【図面の簡単な説明】
【図1】本実施形態のシェーパを示す概略図である。
【図2】従来のシェーパを示す概略図である。
【図3】本実施形態のネットワークの構成を示すブロッ
ク図である。
【図4】本実施形態のシェーパの詳細構成を示すブロッ
ク図である。
【符号の説明】
10、30…シェーパ、11,31,32…セレクタ回
路(セル送出手段)、13,33,35…伝送路、34
…信号線、40…タイミング制御部、A1〜AN…FI
FO回路、Q1〜Q4…キュー(キューイング)、SC
…スイッチセル。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年12月9日(1998.12.
9)
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小沼 良平 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 Fターム(参考) 5K030 HA10 HB29 JA01 KA03 KX11 LC02 LC09 LC11 5K033 CB06 CC01

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 ネットワーク内の各ネットワークエレメ
    ントが、所定の管理情報に基づいて、自身が制御権を持
    つ自系チャネルの単位信号の転送レートを制御すると共
    に、他のネットワークエレメントが制御権を持つ他系チ
    ャネルの単位信号の転送レートはそのまま保持して、こ
    れらのチャネルの単位信号を伝送する伝送方法におい
    て、 前記の自系チャネルの単位信号に比べて簡略な所定の方
    法で、前記各ネットワークエレメントが、前記他系チャ
    ネルの単位信号の転送レートを制御することを特徴とす
    る伝送方法。
  2. 【請求項2】 請求項1の伝送方法において、 前記所定の方法は、少なくとも前記他系チャネル以上の
    転送レートを持っている自系チャネルのキュー及び当該
    キューに対応してすでに設定されている転送レート制御
    のための基礎データを、当該他系チャネルの単位信号の
    転送にも活用することであることを特徴とする伝送方
    法。
  3. 【請求項3】 請求項1又は2の伝送方法において、 前記単位信号は、ATMセルであることを特徴とする伝
    送方法。
  4. 【請求項4】 ネットワーク内の各ネットワークエレメ
    ントが、所定の管理情報に基づいて、自身が制御権を持
    つ自系チャネルの単位信号の転送レートを制御すると共
    に、他のネットワークエレメントが制御権を持つ他系チ
    ャネルの単位信号の転送レートはそのまま保持して、こ
    れらのチャネルの単位信号を伝送する伝送装置におい
    て、 前記の自系チャネルの単位信号に比べて簡略な所定の方
    法で、前記各ネットワークエレメントが、前記他系チャ
    ネルの単位信号の転送レートを制御することを特徴とす
    る伝送装置。
  5. 【請求項5】 請求項4の伝送装置において、 前記所定の方法は、少なくとも前記他系チャネル以上の
    転送レートを持っている自系チャネルのキュー及び当該
    キューに対応してすでに設定されている転送レート制御
    のための基礎データを、当該他系チャネルの単位信号の
    転送にも活用することであることを特徴とする伝送装
    置。
  6. 【請求項6】 請求項4又は5の伝送装置において、 前記単位信号は、ATMセルであることを特徴とする伝
    送装置。
  7. 【請求項7】 請求項4〜6のいずれかの伝送装置を備
    えるネットワークエレメントを含むことを特徴とするネ
    ットワーク。
JP34736998A 1998-12-07 1998-12-07 伝送方法及び装置、並びにネットワーク Pending JP2000174762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34736998A JP2000174762A (ja) 1998-12-07 1998-12-07 伝送方法及び装置、並びにネットワーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34736998A JP2000174762A (ja) 1998-12-07 1998-12-07 伝送方法及び装置、並びにネットワーク

Publications (1)

Publication Number Publication Date
JP2000174762A true JP2000174762A (ja) 2000-06-23

Family

ID=18389775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34736998A Pending JP2000174762A (ja) 1998-12-07 1998-12-07 伝送方法及び装置、並びにネットワーク

Country Status (1)

Country Link
JP (1) JP2000174762A (ja)

Similar Documents

Publication Publication Date Title
US5831971A (en) Method for leaky bucket traffic shaping using fair queueing collision arbitration
EP0817436B1 (en) Packet switched communication system
US6038217A (en) Rate shaping in per-flow output queued routing mechanisms for available bit rate (ABR) service in networks having segmented ABR control loops
US5926459A (en) Rate shaping in per-flow queued routing mechanisms for available bit rate service
JP3813696B2 (ja) パケット交換通信システム
JP3813695B2 (ja) パケット交換通信システム
US7869441B2 (en) Variable length packet communication device
US6175570B1 (en) Method and an apparatus for shaping the output traffic in a fixed length cell switching network node
US6442164B1 (en) Method and system for allocating bandwidth and buffer resources to constant bit rate (CBR) traffic
EP0717532A1 (en) Dynamic fair queuing to support best effort traffic in an ATM network
EP0702472A1 (en) A method and an apparatus for shaping the output traffic in a fixed length cell switching network node
JPH07170271A (ja) 統合ネットワークにおけるマルチメディア・ストリームの柔軟な参入許可制御方法
JPH10200550A (ja) セルスケジューリング方法及びその装置
US6345040B1 (en) Scalable scheduled cell switch and method for switching
JPH1023012A (ja) 送出トラヒック制御装置
JPH08331154A (ja) 最大−最小公平割当を行うパケット交換ネットワーク用混雑制御システムおよび方法
JP4652494B2 (ja) 分散構成のatmスイッチでのフロー制御方法
US6587436B1 (en) Method and apparatus for allocation of available bandwidth
EP0817433B1 (en) Packet switched communication system and traffic shaping process
EP0838970B1 (en) Method for shared memory management in network nodes
US6198725B1 (en) Network element delay allocation for efficient use of network resources
US20020150047A1 (en) System and method for scheduling transmission of asynchronous transfer mode cells
US6542509B1 (en) Virtual path level fairness
EP0817431B1 (en) A packet switched communication system
EP0817435B1 (en) A switch for a packet communication system