JP2000155557A - Pdp drive device - Google Patents

Pdp drive device

Info

Publication number
JP2000155557A
JP2000155557A JP33063898A JP33063898A JP2000155557A JP 2000155557 A JP2000155557 A JP 2000155557A JP 33063898 A JP33063898 A JP 33063898A JP 33063898 A JP33063898 A JP 33063898A JP 2000155557 A JP2000155557 A JP 2000155557A
Authority
JP
Japan
Prior art keywords
switching element
electrode
pulse
driver
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33063898A
Other languages
Japanese (ja)
Other versions
JP2000155557A5 (en
JP3591766B2 (en
Inventor
Shigeo Ide
茂生 井手
Masahiro Suzuki
雅博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP33063898A priority Critical patent/JP3591766B2/en
Priority to US09/441,202 priority patent/US6567059B1/en
Publication of JP2000155557A publication Critical patent/JP2000155557A/en
Publication of JP2000155557A5 publication Critical patent/JP2000155557A5/ja
Application granted granted Critical
Publication of JP3591766B2 publication Critical patent/JP3591766B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To supply a sustain discharge pulse current to a plasma display panel(PDP) in a sustain period without enlarging a circuit scale by electrically applying the output of a sustain discharge driver to the other end of another side switching element when the sustain discharge driver is operated. SOLUTION: An X row electrode driver 3 in the sustain period applies a positive voltage sustain discharge pulse IPx, to an electrode Xj. In a Y row electrode driver 4, the switching element S11 is turned on simultaneously when the sustain discharge pulse IPx disappears, and the switching element S14 is turned off, and by such a operation, the Y row electrode driver 4 applies the positive voltage sustain discharge pulse IPy to the electrode Yj. In such a manner, since the sustain discharge pulse IPx and the sustain discharge pulse IPy are alternately generated to be applied alternately to the electrode Xj, and the electrode Yj, a luminescent discharge cell that a wall charge remains as it is repeats discharge luminescence to sustain its luminescent state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネル(以下、PDPと称す
る)の駆動装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a driving apparatus for a matrix display type plasma display panel (hereinafter, referred to as PDP).

【0002】[0002]

【従来の技術】PDPは、周知の如く、薄型の平面表示
装置として種々の研究がなされており、その1つにマト
リクス表示方式のPDPが知られている。図1は、かか
るPDPを含んだPDP駆動装置の構成を示す図であ
る。図1において、PDP1には、X及びYの1対にて
1画面の各行(第1行〜第n行)に対応した行電極対を
為す行電極Y1〜Yn及び行電極X1〜Xnが形成されてい
る。更に、これら行電極対に直交し、かつ図示せぬ誘電
体層及び放電空間を挟んで、1画面の各列(第1列〜第
m列)に対応した列電極を為す列電極D1〜Dmが形成さ
れている。この際、1組の行電極対と1つの列電極との
交叉部に、1画素に対応した放電セルが形成される。
2. Description of the Related Art As is well known, various studies have been made on PDPs as thin flat display devices. One of them is a matrix display type PDP. FIG. 1 is a diagram showing a configuration of a PDP driving device including such a PDP. In FIG. 1, a PDP 1 has row electrodes Y 1 to Y n and row electrodes X 1 to X which form a row electrode pair corresponding to each row (first row to n-th row) of one screen with one pair of X and Y. X n are formed. Further, the column electrodes D 1 to D 1 , which are orthogonal to these row electrode pairs and form column electrodes corresponding to each column (first column to m-th column) of one screen, with a dielectric layer and a discharge space (not shown) interposed therebetween. Dm is formed. At this time, a discharge cell corresponding to one pixel is formed at the intersection of one row electrode pair and one column electrode.

【0003】アドレスドライバ2は、映像信号に基づく
各画素毎の画素データを、その論理レベルに応じた電圧
値を有する画素データパルスに変換し、これを1行分毎
に、上記列電極D1〜Dmに印加する。X行電極ドライバ
3は、各放電セルの残留壁電荷量を初期化する為のリセ
ットパルス、後述するが如き発光放電セルの放電発光状
態を維持させる為の維持放電パルスを発生し、これらを
上記行電極X1〜Xnに印加する。
The address driver 2 converts pixel data for each pixel based on a video signal into a pixel data pulse having a voltage value corresponding to the logical level, and converts the pixel data pulse for each row into the column electrode D 1. It applied to to D m. The X-row electrode driver 3 generates a reset pulse for initializing the residual wall charge amount of each discharge cell and a sustain discharge pulse for maintaining a discharge light emitting state of the light emitting discharge cell as described later, It applied to the row electrodes X 1 to X n.

【0004】Y行電極ドライバ4は、上記X行電極ドラ
イバ3と同様に、各放電セルの残留壁電荷量を初期化す
る為のリセットパルス、発光放電セルの放電発光状態を
維持させる為の維持放電パルスを発生し、これらを上記
行電極Y1〜Ynに印加する。更に、Y行電極ドライバ4
は、放電セル内に発生した荷電粒子を再形成させる為の
プライミングパルス、並びに各放電セルに対し画素デー
タパルスに応じた電荷量を形成せしめて上記発光放電セ
ル又は非発光放電セルの設定を行う為の走査パルスSP
を発生し、これらを行電極Y1〜Ynに印加する。
The Y-row electrode driver 4 is, like the X-row electrode driver 3, a reset pulse for initializing the amount of residual wall charge of each discharge cell, and a maintenance pulse for maintaining the discharge light emitting state of the light emitting discharge cells. the discharge pulse occurs, and applies them to the row electrodes Y 1 to Y n. Further, the Y row electrode driver 4
Sets the luminous discharge cell or the non-luminous discharge cell by forming a priming pulse for re-forming charged particles generated in the discharge cell, and forming a charge amount corresponding to the pixel data pulse for each discharge cell. Scan pulse SP for
The generated and applied them to the row electrodes Y 1 to Y n.

【0005】図2はX行電極ドライバ3及びY行電極ド
ライバ4の具体的構成を電極Xj及び電極Yjについて示
している。電極Xjは電極X1〜Xnのうちの第j行の電
極であり、電極Yjは電極Y1〜Ynのうちの第j行の電
極である。電極XjとYjとの間はコンデンサC0として
作用するようになっている。X行電極ドライバ3におい
ては、2つの電源B1,B2が備えられている。電源B
1は電圧Vs1(例えば、170V)を出力し、電源B2
は電圧Vr1(例えば、190V)を出力する。電源B1
の正端子はスイッチング素子S3を介して電極Xjへの
接続ライン11に接続され、負端子はアース接続されて
いる。接続ライン11とアースとの間にはスイッチング
素子S4が接続されている他、スイッチング素子S1、
ダイオードD1及びコイルL1からなる直列回路と、コ
イルL2、ダイオードD2及びスイッチング素子S2か
らなる直列回路とがコンデンサC1を共通にアース側に
介して接続されている。なお、ダイオードD1はコンデ
ンサC1側をアノードとしており、ダイオードD2はコ
ンデンサC1側をカソードとして接続されている。ま
た、電源B2の正端子はスイッチング素子S8及び抵抗
R1を介して接続ライン11に接続され、電源B2の負
端子はアース接続されている。
FIG. 2 shows a specific configuration of the X-row electrode driver 3 and the Y-row electrode driver 4 with respect to the electrode Xj and the electrode Yj . The electrode X j is the electrode of the j-th row of the electrodes X 1 to X n, the electrode Y j is the electrode of the j-th row of the electrodes Y 1 to Y n. A portion between the electrodes Xj and Yj acts as a capacitor C0. In the X-row electrode driver 3, two power supplies B1 and B2 are provided. Power supply B
1 outputs a voltage V s1 (for example, 170 V) and a power supply B 2
Outputs a voltage V r1 (for example, 190 V). Power supply B1
Is connected to the connection line 11 to the electrode Xj via the switching element S3, and the negative terminal is grounded. The switching element S4 is connected between the connection line 11 and the ground, and the switching element S1,
A series circuit including a diode D1 and a coil L1 and a series circuit including a coil L2, a diode D2, and a switching element S2 are commonly connected via a capacitor C1 to the ground. The diode D1 is connected to the capacitor C1 as an anode, and the diode D2 is connected to the capacitor C1 as a cathode. The positive terminal of the power supply B2 is connected to the connection line 11 via the switching element S8 and the resistor R1, and the negative terminal of the power supply B2 is grounded.

【0006】Y行電極ドライバ4においては、4つの電
源B3〜B6が備えられている。電源B3は電圧V
s1(例えば、170V)を出力し、電源B4は電圧Vr1
(例えば、190V)を出力し、電源B5は電圧Voff
(例えば、140V)を出力し、電源B6は電圧V
h(例えば、160V、Vh>Voff)を出力する。電源
B3の正端子はスイッチング素子S13を介してスイッ
チング素子S15への接続ライン12に接続され、負端
子はアース接続されている。接続ライン12とアースと
の間にはスイッチング素子S14が接続されている他、
スイッチング素子S11、ダイオードD3及びコイルL
4からなる直列回路と、コイルL4、ダイオードD4及
びスイッチング素子S12からなる直列回路とがコンデ
ンサC2を共通にアース側に介して接続されている。な
お、ダイオードD3はコンデンサC2側をアノードとし
ており、ダイオードD4はコンデンサC2側をカソード
として接続されている。
The Y row electrode driver 4 has four power supplies B3 to B6. Power supply B3 is at voltage V
s1 (for example, 170 V), and the power supply B4 outputs the voltage Vr1.
(For example, 190 V), and the power supply B5 outputs the voltage V off
(For example, 140 V), and the power supply B6 outputs the voltage V
h (for example, 160V, V h> V off ) to output. The positive terminal of the power supply B3 is connected to the connection line 12 to the switching element S15 via the switching element S13, and the negative terminal is grounded. A switching element S14 is connected between the connection line 12 and the ground,
Switching element S11, diode D3 and coil L
4 and a series circuit including a coil L4, a diode D4, and a switching element S12 are commonly connected via a capacitor C2 to the ground side. The diode D3 is connected with the capacitor C2 side as an anode, and the diode D4 is connected with the capacitor C2 side as a cathode.

【0007】接続ライン12はスイッチング素子S15
を介して電源B6の正端子への接続ライン13に接続さ
れている。電源B4の正端子はアース接続され、負端子
はスイッチング素子S16、そして抵抗R2を介して接
続ライン13に接続されている。電源B5の正端子はス
イッチング素子S17を介して接続ライン13に接続さ
れ、負端子はアース接続されている。
The connection line 12 is a switching element S15
To the connection line 13 to the positive terminal of the power supply B6. The positive terminal of the power supply B4 is grounded, and the negative terminal is connected to the connection line 13 via the switching element S16 and the resistor R2. The positive terminal of the power supply B5 is connected to the connection line 13 via the switching element S17, and the negative terminal is grounded.

【0008】また、接続ライン13はスイッチング素子
S21を介して電極Yjへの接続ライン14に接続され
ている。電源B6の負端子はスイッチング素子S22を
介して接続ライン14に接続されている。接続ライン1
3,14との間にはダイオードD5が接続され、またス
イッチング素子S23とダイオードD6との直列回路が
接続されている。ダイオードD5は接続ライン14側を
アノードとし、ダイオードD6は接続ライン14側をカ
ソードとして接続されている。
The connection line 13 is connected to a connection line 14 to the electrode Yj via a switching element S21. The negative terminal of the power supply B6 is connected to the connection line 14 via the switching element S22. Connection line 1
A diode D5 is connected between the switching element S3 and the switching element S14, and a series circuit of the switching element S23 and the diode D6 is connected. The diode D5 is connected with the connection line 14 side as an anode, and the diode D6 is connected with the connection line 14 side as a cathode.

【0009】上記のスイッチング素子S1〜S4、S
8、S11〜S17及びS21〜S23のオンオフは図
示しない制御回路によって制御される。図2の各スイッ
チング素子の矢印が制御回路からの制御信号端子であ
る。なお、Y行電極ドライバ4において電源B3、スイ
ッチング素子S11〜S15、コイルL3、L4、ダイ
オードD3、D4及びコンデンサC2がサスティンドラ
イバ部を構成し、電源B4、抵抗R2及びスイッチング
素子S16がリセットドライバ部を構成し、残りの電源
B5、B6、スイッチング素子S13、S17、S2
1、S22及びダイオードD5、D6がスキャンドライ
バ部を構成している。
The switching elements S1 to S4, S
8, ON / OFF of S11 to S17 and S21 to S23 is controlled by a control circuit (not shown). The arrow of each switching element in FIG. 2 is a control signal terminal from the control circuit. In the Y-row electrode driver 4, the power supply B3, the switching elements S11 to S15, the coils L3 and L4, the diodes D3 and D4, and the capacitor C2 constitute a sustain driver section, and the power supply B4, the resistor R2 and the switching element S16 constitute a reset driver section. And the remaining power supplies B5, B6, switching elements S13, S17, S2
1, S22 and the diodes D5 and D6 constitute a scan driver unit.

【0010】次に、かかる構成のPDP駆動装置の動作
について図3のタイミングチャートを参照しつつ説明す
る。PDP駆動装置の動作はリセット期間、アドレス期
間及びサスティン期間からなる。先ず、リセット期間に
なると、Y行電極ドライバ4のスイッチング素子S23
がオンとなる。スイッチング素子S23はリセット期間
及びサスティン期間においてオンとなる。また、同時に
X行電極ドライバ3のスイッチング素子S8がオンとな
り、Y行電極ドライバ4のスイッチング素子S16がオ
ンとなる。その他のスイッチング素子はオフである。ス
イッチング素子S8のオンにより電源B2の正端子から
スイッチング素子S8、抵抗R1を介して電極Xjに電
流が流れ、またスイッチング素子S16のオンにより電
極YjからダイオードD5、抵抗R2、スイッチング素
子S16を介して電源B4の負端子に電流が流れ込む。
電極Xjの電位はコンデンサC0と抵抗R1との時定数
により徐々に上昇してリセットパルスPRxとなり、電
極Yjの電位はコンデンサC0と抵抗R2との時定数に
より徐々に低下してリセットパルスPRyとなる。この
リセットパルスPRxは電極X1〜Xnの全てに同時に印
加され、リセットパルスPRyも電極Y1〜Yn毎に生成
されて電極Y1〜Yn全てに同時に印加される。
Next, the operation of the PDP driving device having such a configuration will be described with reference to the timing chart of FIG. The operation of the PDP driving device includes a reset period, an address period, and a sustain period. First, in the reset period, the switching element S23 of the Y row electrode driver 4
Turns on. The switching element S23 is turned on during the reset period and the sustain period. At the same time, the switching element S8 of the X-row electrode driver 3 is turned on, and the switching element S16 of the Y-row electrode driver 4 is turned on. Other switching elements are off. When the switching element S8 is turned on, a current flows from the positive terminal of the power supply B2 to the electrode Xj via the switching element S8 and the resistor R1, and when the switching element S16 is turned on, the diode D5, the resistor R2, and the switching element S16 are discharged from the electrode Yj. The current flows into the negative terminal of the power supply B4 via the power supply.
Gradually rises and the reset pulse PR x becomes the time constant of the potential of the electrode X j and the capacitor C0 and the resistor R1, the reset potential of the electrode Y j gradually decreases by the time constant of the capacitor C0 and the resistor R2 pulse the PR y. The reset pulse PR x is simultaneously applied to all the electrodes X 1 to X n, it is applied a reset pulse PR y even electrodes Y 1 to Y n generated for each the electrode Y 1 to Y n all at once.

【0011】これらリセットパルスRPx及びRPyの同
時印加により、PDP1の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子S8及びスイッチング素子S16はリセット
パルスPRx及びPRyのレベルが飽和した後、リセット
期間終了以前にオフとなる。また、この時点にスイッチ
ング素子S4、S14及びS15がオンとなり、電極X
j及びYjは共にアースされる。これによりリセットパル
スPRx及びPRyは消滅する。
[0011] The simultaneous application of these reset pulses RP x and RP y, all the discharge cells of PDP1 discharge excited by charged particles are generated, after the discharge termination uniformly in the dielectric layer of all the discharge cells A predetermined amount of wall charge is formed. After the switching element S8 and a switching element S16, the level of the reset pulse PR x and PR y is saturated, turned off in the reset period before the end. At this time, the switching elements S4, S14 and S15 are turned on, and the electrodes X
j and Y j are both grounded. Thus the reset pulse PR x and PR y disappears.

【0012】次に、アドレス期間が開始されると、スイ
ッチング素子S14及びS15がオフとなり、スイッチ
ング素子S23がオフとなり、スイッチング素子S17
がオンとなり、同時にスイッチング素子S22がオンと
なる。スイッチング素子S17のオンにより電源B5と
電源B6とが直列に接続された状態となり、電源B6の
負端子には電圧VhとVoffとの差を示す負電位が生じ、
それが電極Yjに印加される。
Next, when the address period starts, the switching elements S14 and S15 are turned off, the switching element S23 is turned off, and the switching element S17 is turned off.
Is turned on, and at the same time, the switching element S22 is turned on. When the switching element S17 is turned on, the power supply B5 and the power supply B6 are connected in series, and a negative potential indicating the difference between the voltages Vh and Voff is generated at the negative terminal of the power supply B6.
It is applied to electrode Yj .

【0013】アドレス期間においてアドレスドライバ2
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスDP1
〜DPnに変換し、これを1行分毎に、上記列電極D1
mに順次印加する。図3に示すように電極Yj,Yj+1
に対しては画素データパルスDPj,DPj+1が印加され
る。
In the address period, the address driver 2
Is a pixel data pulse DP 1 having a voltage value corresponding to the logic level of pixel data of each pixel based on a video signal.
Convert to to DP n, which for each row, the column electrodes D 1 ~
Sequentially applied to D m. As shown in FIG. 3, the electrodes Y j , Y j + 1
, Pixel data pulses DP j and DP j + 1 are applied.

【0014】Y行電極ドライバ4は、正電圧のプライミ
ングパルスPPを行電極Y1〜Ynに順次印加して行く。
更に、各プライミングパルスPPの印加直後でありかつ
上記画素データパルス群DP1〜DPn各々のタイミング
に同期させて負電圧の走査パルスSPを行電極Y1〜Yn
に順次印加して行く。電極Yjについて説明すると、プ
ライミングパルスPPを生成する際には、スイッチング
素子S21がオンとなり、スイッチング素子S22がオ
フとなる。また、スイッチング素子S17はオンのまま
である。これにより電源B5の正端子の電位Voffがス
イッチング素子S17、そしてスイッチング素子S21
を介して電極YjにプライミングパルスPPとして印加
される。プライミングパルスPPの印加後、アドレスド
ライバ2からの画素データパルスDPjの印加に同期し
てスイッチング素子S21がオフとなり、スイッチング
素子S22がオンとなる。これにより電源B6の負端子
の電圧VhとVoffとの差を示す負電位が電極Yjに走査
パルスSPとして印加される。そして、アドレスドライ
バ2からの画素データパルスDPjの印加の停止に同期
してスイッチング素子S21がオンとなり、スイッチン
グ素子S22がオフとなり、電源B5の正端子の電位V
offがスイッチング素子S17、そしてスイッチング素
子S21を介して電極Yjに印加される。その後、電極
j+1についても図3に示すように、電極Yjと同様にプ
ライミングパルスPPが印加され、アドレスドライバ2
からの画素データパルスDP j+1の印加に同期して走査
パルスSPが印加される。
The Y-row electrode driver 4 is provided with a positive voltage primer.
Row pulse Y1~ YnAre sequentially applied.
Furthermore, immediately after the application of each priming pulse PP and
The above pixel data pulse group DP1~ DPnEach timing
Scan pulse SP of a negative voltage in synchronization with1~ Yn
Are sequentially applied. Electrode YjTo explain,
When generating the priming pulse PP, the switching
The element S21 is turned on, and the switching element S22 is turned off.
It becomes. Also, the switching element S17 remains on
It is. Thereby, the potential V of the positive terminal of the power supply B5offBut
Switching element S17 and switching element S21
Through the electrode YjApplied as priming pulse PP
Is done. After the application of the priming pulse PP,
Pixel data pulse DP from driver 2jIn synchronization with the application of
Switching element S21 is turned off,
The element S22 turns on. Thereby, the negative terminal of the power supply B6
Voltage VhAnd VoffAnd the negative potential indicating the difference betweenjScan to
It is applied as a pulse SP. And address dry
Pixel data pulse DP from bus 2jSynchronous with stop of application of
As a result, the switching element S21 is turned on,
The switching element S22 is turned off, and the potential V of the positive terminal of the power supply B5 is
offIs the switching element S17 and the switching element
The electrode Y via the child S21jIs applied to Then the electrodes
Yj + 1As shown in FIG.jAs well as
The liming pulse PP is applied and the address driver 2
Pixel data pulse DP from j + 1Scan in synchronization with the application of
A pulse SP is applied.

【0015】走査パルスSPが印加された行電極に属す
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスSPが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
In the discharge cells belonging to the row electrodes to which the scan pulse SP has been applied, discharge occurs in the discharge cells to which the pixel data pulse of the positive voltage is further applied at the same time, and most of the wall charges are lost. On the other hand, no discharge occurs in the discharge cells to which the scan pulse SP is applied but the positive voltage pixel data pulse is not applied, so that the wall charges remain. At this time, the discharge cells in which the wall charge remains remain light emitting discharge cells, and the discharge cells in which the wall charge has disappeared become non-light emitting discharge cells.

【0016】アドレス期間からサスティン期間に切り替
わる時には、スイッチング素子S17,S21はオフと
なり、代わってスイッチング素子S14及びS15がオ
ンとなる。スイッチング素子S4のオン状態は継続され
る。サスティン期間において、X行電極ドライバ3で
は、スイッチング素子S4のオンにより電極Xjの電位
はほぼ0Vのアース電位となる。次に、スイッチング素
子S4がオフとなり、スイッチング素子S1がオンにな
ると、コンデンサC1に蓄えられている電荷によりコイ
ルL1、ダイオードD1、そしてスイッチング素子S1
を介して電流が電極Xjに達してコンデンサC0に流れ
込み、コンデンサC0を充電させる。このとき、コイル
L1及びコンデンサC0の時定数により電極Xjの電位
は図3に示すように徐々に上昇する。
When switching from the address period to the sustain period, the switching elements S17 and S21 are turned off, and the switching elements S14 and S15 are turned on instead. The ON state of the switching element S4 is continued. In the sustain period, in the X-row electrode driver 3, the potential of the electrode Xj becomes the ground potential of almost 0 V due to the turning on of the switching element S4. Next, when the switching element S4 is turned off and the switching element S1 is turned on, the charge stored in the capacitor C1 causes the coil L1, the diode D1, and the switching element S1 to turn on.
, The current reaches the electrode Xj , flows into the capacitor C0, and charges the capacitor C0. At this time, the potential of the electrode Xj gradually rises as shown in FIG. 3 due to the time constant of the coil L1 and the capacitor C0.

【0017】次いで、スイッチング素子S1がオフとな
り、スイッチング素子S3がオンとなる。これにより、
電極Xjには電源B1の正端子の電位VS1が印加され
る。その後、スイッチング素子S3がオフとなり、スイ
ッチング素子S2がオンとなり、コンデンサC0に蓄積
された電荷により電極XjからコイルL2、ダイオード
D2、そしてスイッチング素子S2を介してコンデンサ
C1に電流が流れ込む。このとき、コイルL2及びコン
デンサC1の時定数により電極Xjの電位は図3に示す
ように徐々に低下する。電極Xjの電位がほぼ0Vに達
すると、スイッチング素子S2がオフとなり、スイッチ
ング素子S4がオンとなる。
Next, the switching element S1 is turned off and the switching element S3 is turned on. This allows
The electrode X j potentials V S1 of the positive terminal of the power source B1 is applied. Thereafter, the switching element S3 is turned off, the switching element S2 is turned on, and the electric charge accumulated in the capacitor C0 causes a current to flow from the electrode Xj to the capacitor C1 via the coil L2, the diode D2, and the switching element S2. At this time, the potential of the electrode Xj gradually decreases as shown in FIG. 3 due to the time constant of the coil L2 and the capacitor C1. When the potential of the electrode Xj reaches almost 0 V, the switching element S2 turns off and the switching element S4 turns on.

【0018】かかる動作によってX行電極ドライバ3は
図3に示した如き正電圧の維持放電パルスIPxを電極
jに印加する。維持放電パルスIPxが消滅するスイッ
チング素子S4のオン時に同時に、Y行電極ドライバ4
ではスイッチング素子S11がオンとなり、スイッチン
グ素子S14がオフとなる。スイッチング素子S14が
オンであったときには電極Yjの電位はほぼ0Vのアー
ス電位となっているが、スイッチング素子S14がオフ
となり、スイッチング素子S11がオンになると、コン
デンサC2に蓄えられている電荷によりコイルL3、ダ
イオードD3、スイッチング素子S11、スイッチング
素子S15、スイッチング素子S13、そしてダイオー
ドD6を介して電流が電極Yjに達してコンデンサC0
に流れ込み、コンデンサC0を充電させる。このとき、
コイルL3及びコンデンサC0の時定数により電極Yj
の電位は図3に示すように徐々に上昇する。
[0018] X-row electrode driver 3 by such operation applying the sustain pulses IP x of the positive voltage such as shown in FIG. 3 to the electrode X j. Sustain discharge pulse IP x is simultaneously when the switching element S4 to disappear, Y row electrode driver 4
Then, the switching element S11 is turned on and the switching element S14 is turned off. When the switching element S14 is on, the potential of the electrode Yj is at a ground potential of almost 0 V. However, when the switching element S14 is off and the switching element S11 is on, the electric charge stored in the capacitor C2 causes The current reaches the electrode Yj via the coil L3, the diode D3, the switching element S11, the switching element S15, the switching element S13, and the diode D6, and the capacitor C0
To charge the capacitor C0. At this time,
The electrode Y j is determined by the time constant of the coil L3 and the capacitor C0.
The potential gradually rises as shown in FIG.

【0019】次いで、スイッチング素子S11がオフと
なり、スイッチング素子S13がオンとなる。これによ
り、電極Yjには電源B3の正端子の電位VS1が印加さ
れる。その後、スイッチング素子S13がオフとなり、
スイッチング素子S12がオンとなり、コンデンサC0
に蓄積された電荷により電極YjからダイオードD5、
スイッチング素子S15、コイルL4、ダイオードD
4、そしてスイッチング素子S12を介してコンデンサ
C2に電流が流れ込む。このとき、コイルL4及びコン
デンサC2の時定数により電極Yjの電位は図3に示す
ように徐々に低下する。電極Yjの電位がほぼ0Vに達
すると、スイッチング素子S12がオフとなり、スイッ
チング素子S14がオンとなる。
Next, the switching element S11 is turned off and the switching element S13 is turned on. As a result, the potential V S1 of the positive terminal of the power supply B3 is applied to the electrode Yj . Thereafter, the switching element S13 is turned off,
The switching element S12 is turned on, and the capacitor C0
From the electrode Yj to the diode D5,
Switching element S15, coil L4, diode D
4, and a current flows into the capacitor C2 via the switching element S12. At this time, the potential of the electrode Yj gradually decreases as shown in FIG. 3 due to the time constant of the coil L4 and the capacitor C2. When the potential of the electrode Yj reaches almost 0 V, the switching element S12 turns off and the switching element S14 turns on.

【0020】かかる動作によってY行電極ドライバ4は
図3に示した如き正電圧の維持放電パルスIPyを電極
jに印加する。このように、サスティン期間において
は、維持放電パルスIPxと維持放電パルスIPyとが交
互に生成して電極X1〜Xnと電極Y1〜Ynとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
The Y-row electrode driver 4 by such operation applying the sustain pulse IP y of positive voltage such as shown in FIG. 3 to the electrode Y j. Thus, in the sustain period, since the sustain discharge pulse IP x and sustain discharge pulse IP y is alternately applied to the generated electrode X 1 and to X n and the electrodes Y 1 to Y n are alternately above The light emitting discharge cell in which the wall charge remains remains repeating the discharge light emission and maintains the light emitting state.

【0021】[0021]

【発明が解決しようとする課題】上記した従来のPDP
駆動装置において、スキャンドライバ部はスイッチング
素子S21としてPMOS−FET又はNMOSを用
い、スイッチング素子S22としてNMOS−FETを
用いて、それらの直列接続によりその接続点を電極Yj
への出力とする構成となっているが、この場合、スイッ
チング素子S21を構成するFETのオン抵抗は高いの
で、その駆動能力はスイッチング素子S22を構成する
FETのそれに比べて著しく劣ることになる。よって、
サスティン期間にサスティンドライバ部による維持放電
パルス電流をスイッチング素子S21を介して電極Yj
へ供給することができないので、スイッチング素子S1
3によるバイパス回路を介して維持放電パルス電流をP
DP電極Yjへ供給することが行なわれ、回路規模が大
きくなり、コスト高になるという問題点があった。
The above-mentioned conventional PDP
In the driving device, the scan driver unit uses a PMOS-FET or an NMOS as the switching element S21, uses an NMOS-FET as the switching element S22, and connects their connection points to the electrodes Y j by connecting them in series.
However, in this case, since the ON resistance of the FET constituting the switching element S21 is high, the driving capability thereof is significantly inferior to that of the FET constituting the switching element S22. Therefore,
During the sustain period, the sustain discharge pulse current from the sustain driver section is applied to the electrode Y j via the switching element S21.
Switching element S1
, The sustain discharge pulse current is set to P
Supply to the DP electrode Yj is performed, and there is a problem that the circuit scale is increased and the cost is increased.

【0022】そこで、本発明の目的は、回路規模が大き
くすることなくサスティン期間にPDPへ維持放電パル
ス電流を供給することができるPDP駆動装置を提供す
ることである。
An object of the present invention is to provide a PDP driving device capable of supplying a sustain discharge pulse current to a PDP during a sustain period without increasing the circuit scale.

【0023】[0023]

【課題を解決するための手段】本発明のPDP駆動装置
は、複数の行電極対と、行電極対に交差して配列されて
おり各交差部にて放電セルを形成する複数の列電極とを
有するプラズマディスプレイパネルを駆動する駆動装置
であって、発光セル及び非発光セルを選択するために行
電極対の一方に走査パルスを供給するスキャンドライバ
と、発光セルのみを発光維持するために行電極対の一方
に維持放電パルスを供給する維持放電ドライバとを備
え、スキャンドライバは行電極対の一方に各々の一端が
共通接続された2つのスイッチング素子を有し、スキャ
ンドライバの作動時には2つのスイッチング素子のうち
の一方の他端に第1電位が印加され、2つのスイッチン
グ素子のうちの他方の他端に第1電位より低く走査パル
スの電位に等しい第2電位が印加され、維持放電ドライ
バの作動時に維持放電ドライバの出力が他方のスイッチ
ング素子の他端に電気的に接続されることを特徴として
いる。
According to the present invention, there is provided a PDP driving apparatus comprising: a plurality of row electrode pairs; and a plurality of column electrodes which are arranged so as to intersect with the row electrode pairs and form a discharge cell at each intersection. A scan driver for supplying a scan pulse to one of the row electrode pairs for selecting a light emitting cell and a non-light emitting cell, and a row for maintaining light emission only in the light emitting cell. And a sustain driver for supplying a sustain discharge pulse to one of the electrode pairs. The scan driver has two switching elements each having one end commonly connected to one of the row electrode pairs. A first potential is applied to the other end of one of the switching elements, and a second potential lower than the first potential and equal to the potential of the scan pulse is applied to the other end of the two switching elements. Potential is applied, it is characterized in that the output of the sustain driver during operation of the sustain driver is electrically connected to the other end of the other switching elements.

【0024】本発明によれば、維持放電ドライバから出
力された維持放電パルスは他方のスイッチング素子を介
して行電極対の一方に供給される。
According to the present invention, the sustain discharge pulse output from the sustain discharge driver is supplied to one of the row electrode pairs via the other switching element.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図4は、本発明によるPDP
駆動装置の構成を示しており、図1及び図2に示した従
来装置と同一部分は同一符号を用いて示している。この
図4のPDP駆動装置においては、スイッチング素子S
15に接続されている接続ライン13には電源B6の負
端子が接続されている。電源B6の正端子はスイッチン
グ素子S21を介して電極Yjへの接続ライン14に接
続され、接続ライン13と接続された電源B6の負端子
はスイッチング素子S22を介して接続ライン14に接
続されている。スイッチング素子S21にはダイオード
D5が並列に接続され、またスイッチング素子S22に
はダイオードD6が並列に接続されている。ダイオード
D5は接続ライン14側をアノードとし、ダイオードD
6は接続ライン14側をカソードとして接続されてい
る。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 4 shows a PDP according to the present invention.
1 shows the configuration of a driving device, and the same parts as those of the conventional device shown in FIGS. 1 and 2 are denoted by the same reference numerals. In the PDP driving device shown in FIG.
The negative terminal of the power supply B6 is connected to the connection line 13 connected to the power supply B15. The positive terminal of the power supply B6 is connected to the connection line 14 to the electrode Yj via the switching element S21, and the negative terminal of the power supply B6 connected to the connection line 13 is connected to the connection line 14 via the switching element S22. I have. A diode D5 is connected in parallel with the switching element S21, and a diode D6 is connected in parallel with the switching element S22. The diode D5 has an anode on the connection line 14 side and a diode D5.
6 is connected with the connection line 14 side as a cathode.

【0026】電源B5は図2の従来装置とは正負端子を
逆にして接続されており、電圧Vof fとして例えば、1
0〜20Vを発生する。その他の構成は図1及び図2に
示した従来装置と同一であるので、ここでの説明を省略
する。次に、かかる構成の本発明によるPDP駆動装置
の動作について図5のタイミングチャートを参照しつつ
説明する。このPDP駆動装置の動作がリセット期間、
アドレス期間及びサスティン期間からなることは図2の
従来装置と同様である。
The power supply B5 is of the conventional device are connected to the positive and negative terminals reversed 2, for example, the voltage V of f, 1
Generates 0-20V. The other configuration is the same as that of the conventional device shown in FIGS. 1 and 2, and the description is omitted here. Next, the operation of the PDP driving device according to the present invention having such a configuration will be described with reference to the timing chart of FIG. The operation of the PDP driving device is performed during a reset period,
An address period and a sustain period are the same as in the conventional device of FIG.

【0027】先ず、リセット期間になると、X行電極ド
ライバ3のスイッチング素子S8がオンとなり、Y行電
極ドライバ4のスイッチング素子S16,S22が共に
オンとなる。その他のスイッチング素子はオフである。
スイッチング素子S8のオンにより電源B2の正端子か
らスイッチング素子8、抵抗R1を介して電極Xjに電
流が流れ、またスイッチング素子S16,S22のオン
により電極Yjからスイッチング素子S22、抵抗R
2、スイッチング素子S16を介して電源B4の負端子
に電流が流れ込む。電極Xjの電位はコンデンサC0と
抵抗R1との時定数により徐々に上昇してリセットパル
スPRxとなり、電極Yjの電位はコンデンサC0と抵抗
R2との時定数により徐々に低下してリセットパルスP
yとなる。リセットパルスPRxは最終的に電圧Vr1
なり、リセットパルスPRyは最終的に電圧−Vr1とな
る。このリセットパルスPRxは電極X1〜Xnの全てに
同時に印加され、リセットパルスPRyも電極Y1〜Yn
毎に生成されて電極Y1〜Yn全てに同時に印加される。
First, in the reset period, the switching element S8 of the X-row electrode driver 3 turns on, and both the switching elements S16 and S22 of the Y-row electrode driver 4 turn on. Other switching elements are off.
When the switching element S8 is turned on, a current flows from the positive terminal of the power supply B2 to the electrode Xj via the switching element 8 and the resistor R1, and when the switching elements S16 and S22 are turned on, the electrode Yj passes from the electrode Yj to the switching element S22 and the resistor R2.
2. A current flows into the negative terminal of the power supply B4 via the switching element S16. Gradually rises and the reset pulse PR x becomes the time constant of the potential of the electrode X j and the capacitor C0 and the resistor R1, the reset potential of the electrode Y j gradually decreases by the time constant of the capacitor C0 and the resistor R2 pulse P
Ry . The reset pulse PR x is finally voltage V r1, and the reset pulse PR y becomes final voltage -V r1. The reset pulse PR x is simultaneously applied to all the electrodes X 1 to X n, the reset pulse PR y even electrodes Y 1 to Y n
It is generated every time and applied simultaneously to all the electrodes Y 1 to Y n .

【0028】これらリセットパルスRPx及びRPyの同
時印加により、PDP1の全ての放電セルが放電励起し
て荷電粒子が発生し、この放電終息後、全放電セルの誘
電体層には一様に所定量の壁電荷が形成される。スイッ
チング素子S8,S16,S22はリセットパルスPR
x及びPRyのレベルが飽和した後、リセット期間終了以
前にオフとなる。また、この時点にスイッチング素子S
4、S14及びS15がオンとなり、電極Xj及びYj
共にアースされる。これによりリセットパルスPRx
びPRyは消滅する。
[0028] The simultaneous application of these reset pulses RP x and RP y, all the discharge cells of PDP1 is discharge-excited charged particles are generated, after the discharge termination uniformly in the dielectric layer of all the discharge cells A predetermined amount of wall charge is formed. The switching elements S8, S16 and S22 are reset pulses PR
After saturation levels of x and PR y, and turned off the reset period ends earlier. At this time, the switching element S
4, S14 and S15 are turned on, and both electrodes Xj and Yj are grounded. Thus the reset pulse PR x and PR y disappears.

【0029】次に、アドレス期間が開始されると、スイ
ッチング素子S14及びS15がオフとなり、スイッチ
ング素子S17がオンとなり、同時にスイッチング素子
S22がオンとなる。スイッチング素子S17及びS2
2のオンにより電源B5の負端子の負電位−Voffがス
イッチング素子S17、そしてスイッチング素子S22
を介して電極Yjに印加される。
Next, when the address period starts, the switching elements S14 and S15 are turned off, the switching element S17 is turned on, and at the same time, the switching element S22 is turned on. Switching elements S17 and S2
2, the negative potential −V off of the negative terminal of the power supply B5 is changed to the switching element S17 and the switching element S22.
Is applied to the electrode Yj .

【0030】アドレス期間においてアドレスドライバ2
は映像信号に基づく各画素毎の画素データを、その論理
レベルに応じた電圧値を有する画素データパルスDP1
〜DPnに変換し、これを1行分毎に、上記列電極D1
mに順次印加する。図5に示すように電極Yj,Yj+1
に対しては画素データパルスDPj,DPj+1が印加され
る。
In the address period, the address driver 2
Is a pixel data pulse DP 1 having a voltage value corresponding to the logic level of pixel data of each pixel based on a video signal.
Convert to to DP n, which for each row, the column electrodes D 1 ~
Sequentially applied to D m. As shown in FIG. 5, the electrodes Y j , Y j + 1
, Pixel data pulses DP j and DP j + 1 are applied.

【0031】Y行電極ドライバ4は、正電圧のプライミ
ングパルスPPを行電極Y1〜Ynに順次印加して行く。
更に、各プライミングパルスPPの印加直後でありかつ
上記画素データパルス群DP1〜DPn各々のタイミング
に同期させて負電圧の走査パルスSPを行電極Y1〜Yn
に順次印加して行く。電極Yjについて説明すると、プ
ライミングパルスPPを生成する際には、スイッチング
素子S21がオンとなり、スイッチング素子S22がオ
フとなる。また、スイッチング素子S17はオンのまま
である。これにより電源B6と電源B5とはスイッチン
グ素子S17を介して直列に接続された状態となるの
で、電源B6の正端子の電位はVh−Voff(例えば、1
40V)となる。この正電位がスイッチング素子S21
を介して電極YjにプライミングパルスPPとして印加
される。
The Y row electrode driver 4 sequentially applies a positive voltage priming pulse PP to the row electrodes Y 1 to Y n .
Further, immediately after the application of each priming pulse PP and in synchronism with the timing of each of the pixel data pulse groups DP 1 to DP n , the scanning pulse SP of the negative voltage is applied to the row electrodes Y 1 to Y n.
Are sequentially applied. Describing the electrode Yj , when generating the priming pulse PP, the switching element S21 is turned on and the switching element S22 is turned off. Further, the switching element S17 remains on. As a result, the power supply B6 and the power supply B5 are connected in series via the switching element S17, so that the potential of the positive terminal of the power supply B6 becomes V h −V off (for example, 1
40V). This positive potential is the switching element S21
Is applied to the electrode Yj as a priming pulse PP.

【0032】プライミングパルスPPの印加後、アドレ
スドライバ2からの画素データパルスDPjの印加に同
期してスイッチング素子S21がオフとなり、スイッチ
ング素子S22がオンとなる。これにより電源B5の負
端子の負電位−Voffがスイッチング素子S17、そし
てスイッチング素子S22を介して電極Yjに走査パル
スSPとして印加される。そして、アドレスドライバ2
からの画素データパルスDPjの印加の停止に同期して
スイッチング素子S21がオンとなり、スイッチング素
子S22がオフとなり、電源B6の正端子の電位Vh
offがスイッチング素子S21を介して電極Yjに印加
される。その後、電極Yj+1についても図5に示すよう
に、電極Yjと同様にプライミングパルスPPが印加さ
れ、アドレスドライバ2からの画素データパルスDP
j+1の印加に同期して走査パルスSPが印加される。
[0032] After the application of the priming pulse PP, the switching element S21 is turned off in synchronization with the application of the pixel data pulse DP j from the address driver 2, the switching element S22 is turned on. As a result, the negative potential −V off of the negative terminal of the power supply B5 is applied as a scan pulse SP to the electrode Yj via the switching element S17 and the switching element S22. And address driver 2
In synchronization with the stop of the application of the pixel data pulse DP j from the switching element S21 is turned on, the switching element S22 is turned off, the positive terminal of the voltage V h of the power source B6 -
V off is applied to the electrode Yj via the switching element S21. After that, as shown in FIG. 5, a priming pulse PP is applied to the electrode Y j + 1 similarly to the electrode Y j, and the pixel data pulse DP from the address driver 2 is applied.
The scanning pulse SP is applied in synchronization with the application of j + 1 .

【0033】走査パルスSPが印加された行電極に属す
る放電セルの内では、正電圧の画素データパルスが更に
同時に印加された放電セルにおいて放電が生じ、その壁
電荷の大半が失われる。一方、走査パルスSPが印加さ
れたものの正電圧の画素データパルスが印加されなかっ
た放電セルでは放電が生じないので、上記壁電荷が残留
したままとなる。この際、壁電荷が残留したままとなっ
た放電セルは発光放電セル、壁電荷が消滅してしまった
放電セルは非発光放電セルとなる。
In the discharge cells belonging to the row electrodes to which the scan pulse SP has been applied, discharge occurs in the discharge cells to which the pixel data pulse of the positive voltage is further applied at the same time, and most of the wall charges are lost. On the other hand, no discharge occurs in the discharge cells to which the scan pulse SP is applied but the positive voltage pixel data pulse is not applied, so that the wall charges remain. At this time, the discharge cells in which the wall charge remains remain light emitting discharge cells, and the discharge cells in which the wall charge has disappeared become non-light emitting discharge cells.

【0034】アドレス期間からサスティン期間に切り替
わる時には、スイッチング素子S17,S21はオフと
なり、代わってスイッチング素子S14及びS15がオ
ンとなる。スイッチング素子S4のオン状態は継続され
る。サスティン期間におけるX行電極ドライバ3の動作
は、図2に示した従来装置の場合と同一であるので、動
作説明を省略するが、X行電極ドライバ3は図5に示し
た如き正電圧の維持放電パルスIPxを電極Xjに印加す
る。
When switching from the address period to the sustain period, the switching elements S17 and S21 are turned off, and the switching elements S14 and S15 are turned on instead. The ON state of the switching element S4 is continued. The operation of the X-row electrode driver 3 during the sustain period is the same as that of the conventional device shown in FIG. 2, and therefore the description of the operation is omitted, but the X-row electrode driver 3 maintains the positive voltage as shown in FIG. the discharge pulse IP x applied to the electrodes X j.

【0035】Y行電極ドライバ4では、維持放電パルス
IPxが消滅するスイッチング素子S4のオン時に同時
に、スイッチング素子S11がオンとなり、スイッチン
グ素子S14がオフとなる。スイッチング素子S14が
オンであったときには電極Y jの電位はほぼ0Vのアー
ス電位となっているが、スイッチング素子S14がオフ
となり、スイッチング素子S11がオンになると、コン
デンサC2に蓄えられている電荷によりコイルL3、ダ
イオードD3、スイッチング素子S11、スイッチング
素子S15、そしてダイオードD6を介して電流が電極
jに達してコンデンサC0に流れ込み、コンデンサC
0を充電させる。このとき、コイルL3及びコンデンサ
C0の時定数により電極Yjの電位は図5に示すように
徐々に上昇する。
In the Y row electrode driver 4, the sustain discharge pulse
IPxDisappears when the switching element S4 is turned on.
Then, the switching element S11 is turned on and the switch
The switching element S14 is turned off. Switching element S14
When turned on, the electrode Y jPotential is almost 0V
Switching element S14 is off
And when the switching element S11 is turned on,
The charge stored in the capacitor C2 causes the coil L3,
Iode D3, switching element S11, switching
The current flows through the element S15 and the diode D6.
YjAnd flows into the capacitor C0,
Charge 0. At this time, the coil L3 and the capacitor
The electrode Y is determined by the time constant of C0.jAs shown in FIG.
Gradually rise.

【0036】次いで、スイッチング素子S11がオフと
なり、スイッチング素子S13がオンとなる。これによ
り、電極Yjには電源B3の正端子の電位VS1がスイッ
チング素子S13,スイッチング素子S15、そしてダ
イオードD6を介して印加される。その後、スイッチン
グ素子S13がオフとなり、スイッチング素子S12が
オンとなり、更にスイッチング素子S22がオンとな
り、コンデンサC0に蓄積された電荷により電極Yj
らスイッチング素子S22、スイッチング素子S15、
コイルL4、ダイオードD4、そしてスイッチング素子
S12を介してコンデンサC2に電流が流れ込む。この
とき、コイルL4及びコンデンサC2の時定数により電
極Yjの電位は図5に示すように徐々に低下する。電極
jの電位がほぼ0Vに達すると、スイッチング素子S
12及びS22がオフとなり、スイッチング素子S14
がオンとなる。
Next, the switching element S11 is turned off and the switching element S13 is turned on. Thus, the potential V S1 of the positive terminal of the power supply B3 is applied to the electrode Yj via the switching element S13, the switching element S15, and the diode D6. Thereafter, the switching element S13 is turned off, the switching element S12 is turned on, further switching element S22 is turned on, the switching device S22 from the electrode Y j by the charge accumulated in the capacitor C0, a switching element S15,
A current flows into the capacitor C2 via the coil L4, the diode D4, and the switching element S12. At this time, the potential of the electrode Yj gradually decreases as shown in FIG. 5 due to the time constant of the coil L4 and the capacitor C2. When the potential of the electrode Yj reaches almost 0V, the switching element S
12 and S22 are turned off, and the switching element S14
Turns on.

【0037】かかる動作によってY行電極ドライバ4は
図5に示した如き正電圧の維持放電パルスIPyを電極
jに印加する。このように、サスティン期間において
は、維持放電パルスIPxと維持放電パルスIPyとが交
互に生成して電極X1〜Xnと電極Y1〜Ynとに交互に印
加されるので、上記壁電荷が残留したままとなっている
発光放電セルは放電発光を繰り返しその発光状態を維持
する。
The Y-row electrode driver 4 by such operation applying the sustain pulse IP y of positive voltage such as shown in FIG. 5 to the electrode Y j. Thus, in the sustain period, since the sustain discharge pulse IP x and sustain discharge pulse IP y is alternately applied to the generated electrode X 1 and to X n and the electrodes Y 1 to Y n are alternately above The light emitting discharge cell in which the wall charge remains remains repeating the discharge light emission and maintains the light emitting state.

【0038】[0038]

【発明の効果】以上の如く、本発明によれば、スイッチ
ング素子によるバイパス回路を介することなくサスティ
ン期間にPDPへ維持放電パルス電流を供給することが
できるので、回路規模が増大することを防止することが
できる。
As described above, according to the present invention, the sustain discharge pulse current can be supplied to the PDP during the sustain period without passing through the bypass circuit formed by the switching element, so that the circuit scale is prevented from increasing. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】PDP駆動装置を示すブロック図である。FIG. 1 is a block diagram showing a PDP driving device.

【図2】従来の駆動装置の構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of a conventional driving device.

【図3】図2の装置の各部のタイムチャートである。FIG. 3 is a time chart of each part of the apparatus of FIG. 2;

【図4】本発明の実施例を示す回路図である。FIG. 4 is a circuit diagram showing an embodiment of the present invention.

【図5】図4の装置の各部のタイムチャートである。FIG. 5 is a time chart of each part of the apparatus of FIG. 4;

【符号の説明】[Explanation of symbols]

1 PDP 2 アドレスドライバ 3 X行電極ドライバ 4 Y行電極ドライバ 1 PDP 2 Address driver 3 X row electrode driver 4 Y row electrode driver

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の行電極対と、前記行電極対に交差
して配列されており各交差部にて放電セルを形成する複
数の列電極とを有するプラズマディスプレイパネルを駆
動する駆動装置であって、発光セル及び非発光セルを選
択するために走査パルスを前記行電極対の一方に供給す
るスキャンドライバと、前記発光セルのみを発光維持す
るために前記行電極対の一方に維持放電パルスを供給す
る維持放電ドライバとを備え、 前記スキャンドライバは前記行電極対の一方に各々の一
端が共通接続された2つのスイッチング素子を有し、前
記スキャンドライバの作動時には前記2つのスイッチン
グ素子のうちの一方の他端に第1電位が印加され、前記
2つのスイッチング素子のうちの他方の他端に前記第1
電位より低く前記走査パルスの電位に等しい第2電位が
印加され、 前記維持放電ドライバの作動時に前記維持放電ドライバ
の出力が前記他方のスイッチング素子の他端に電気的に
接続されることを特徴とするプラズマディスプレイパネ
ル駆動装置。
1. A driving device for driving a plasma display panel having a plurality of row electrode pairs and a plurality of column electrodes arranged to intersect the row electrode pairs and form discharge cells at each intersection. A scan driver that supplies a scan pulse to one of the row electrode pairs to select a light emitting cell and a non-light emitting cell; and a sustain discharge pulse to one of the row electrode pairs to maintain light emission only in the light emitting cells. The scan driver has two switching elements each having one end commonly connected to one of the row electrode pairs. When the scan driver is activated, the scan driver includes two switching elements. A first potential is applied to one of the other switching elements, and the first potential is applied to the other of the two switching elements.
A second potential lower than the potential and equal to the potential of the scan pulse is applied, and an output of the sustain discharge driver is electrically connected to the other end of the other switching element when the sustain discharge driver operates. Plasma display panel driving device.
【請求項2】 前記スキャンドライバは前記一方のスイ
ッチング素子としてのPチャンネルMOSトランジスタ
と、前記他方のスイッチング素子としてのNチャンネル
MOSトランジスタと、前記MOSトランジスタ各々に
並列接続されたダイオードとを有することを特徴とする
請求項1記載のプラズマディスプレイパネル駆動装置。
2. The scan driver includes a P-channel MOS transistor as the one switching element, an N-channel MOS transistor as the other switching element, and a diode connected in parallel to each of the MOS transistors. The plasma display panel driving device according to claim 1, wherein:
JP33063898A 1998-11-20 1998-11-20 PDP drive Expired - Fee Related JP3591766B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33063898A JP3591766B2 (en) 1998-11-20 1998-11-20 PDP drive
US09/441,202 US6567059B1 (en) 1998-11-20 1999-11-16 Plasma display panel driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33063898A JP3591766B2 (en) 1998-11-20 1998-11-20 PDP drive

Publications (3)

Publication Number Publication Date
JP2000155557A true JP2000155557A (en) 2000-06-06
JP2000155557A5 JP2000155557A5 (en) 2004-08-12
JP3591766B2 JP3591766B2 (en) 2004-11-24

Family

ID=18234917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33063898A Expired - Fee Related JP3591766B2 (en) 1998-11-20 1998-11-20 PDP drive

Country Status (1)

Country Link
JP (1) JP3591766B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062142A (en) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 Circuit for driving flat display device
KR100416092B1 (en) * 2001-02-01 2004-01-24 삼성에스디아이 주식회사 Apparatus for driving plasma display panel
EP1414006A2 (en) * 2002-10-24 2004-04-28 Pioneer Corporation Driving apparatus for a scan electrode of an AC plasma display panel
KR100458567B1 (en) * 2001-11-15 2004-12-03 삼성에스디아이 주식회사 A plasma display panel driving apparatus which produces a multi-level driving voltage and the driving method thereof
EP1763001A2 (en) * 2005-09-08 2007-03-14 Pioneer Corporation Plasma display device
US7259759B2 (en) 2003-05-19 2007-08-21 Pioneer Corporation Display panel drive device
US7330167B2 (en) 2003-07-22 2008-02-12 Pioneer Corporation Method for driving a display panel
US7605781B2 (en) 2003-04-17 2009-10-20 Pioneer Corporation Display panel driving method
CN101471025B (en) * 2005-03-25 2010-12-15 日立等离子显示器股份有限公司 Plasma display apparatus

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062142A (en) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 Circuit for driving flat display device
KR100416092B1 (en) * 2001-02-01 2004-01-24 삼성에스디아이 주식회사 Apparatus for driving plasma display panel
KR100458567B1 (en) * 2001-11-15 2004-12-03 삼성에스디아이 주식회사 A plasma display panel driving apparatus which produces a multi-level driving voltage and the driving method thereof
EP1414006A2 (en) * 2002-10-24 2004-04-28 Pioneer Corporation Driving apparatus for a scan electrode of an AC plasma display panel
US6876341B2 (en) 2002-10-24 2005-04-05 Pioneer Corporation Driving apparatus of display panel
EP1414006A3 (en) * 2002-10-24 2007-08-01 Pioneer Corporation Driving apparatus for a scan electrode of an AC plasma display panel
US7605781B2 (en) 2003-04-17 2009-10-20 Pioneer Corporation Display panel driving method
US7259759B2 (en) 2003-05-19 2007-08-21 Pioneer Corporation Display panel drive device
US7330167B2 (en) 2003-07-22 2008-02-12 Pioneer Corporation Method for driving a display panel
CN101471025B (en) * 2005-03-25 2010-12-15 日立等离子显示器股份有限公司 Plasma display apparatus
JP2007072266A (en) * 2005-09-08 2007-03-22 Pioneer Electronic Corp Plasma display device
EP1763001A3 (en) * 2005-09-08 2008-07-23 Pioneer Corporation Plasma display device
EP1763001A2 (en) * 2005-09-08 2007-03-14 Pioneer Corporation Plasma display device

Also Published As

Publication number Publication date
JP3591766B2 (en) 2004-11-24

Similar Documents

Publication Publication Date Title
US6680581B2 (en) Apparatus and method for driving plasma display panel
US20120001836A1 (en) Plasma display device
JP3568098B2 (en) Display panel drive
JP4689078B2 (en) Plasma display device
JP4660020B2 (en) Display panel drive device
JP3556108B2 (en) Driving method of PDP
JP3591766B2 (en) PDP drive
JP4434642B2 (en) Display panel drive device
WO2007032403A1 (en) Drive device and drive method of plasma display panel, and plasma display devie
US6567059B1 (en) Plasma display panel driving apparatus
JP2003015595A (en) Drive circuit for pdp display device
JP2000293135A (en) Driving device for plasma display panel
US7605781B2 (en) Display panel driving method
US6480189B1 (en) Display panel driving apparatus
US6975311B2 (en) Apparatus for driving display panel
JP4399190B2 (en) Display panel drive device
US20090033592A1 (en) Plasma display device and driving method thereof
US20050219155A1 (en) Driving method of display panel
US20050200565A1 (en) Method for driving display panel
US20050219154A1 (en) Method of driving display panel
JP4416418B2 (en) Plasma display panel drive device
US20080158219A1 (en) Plasma display device, driving device, and method of driving the same
US20090237331A1 (en) Plasma display device
EP1783730A1 (en) Apparatus for and method of driving a sustain-discharge circuit of a plasma display panel
US20090140952A1 (en) Plasma display device, power supply thereof and associated methods

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040820

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140903

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees