JP2000151691A - インタ―ネット網等の高速通信網のノ―ドのル―ティング表構築のためのプレフィックス分析による情報探索用メモリ - Google Patents

Abstract

(57)【要約】 【課題】 物理メモリの最適利用とルーティング表のイ
ンクリメンタル更新を保証するメモリ構造を提供するこ
と。 【解決手段】 特にインターネット網のような高速通信
網のノードのルーティング表を構築するべくプレフィッ
クス分析により情報を探索するためのメモリは、１組の
情報項目を記憶するメモリ要素（Ｍ１）を含み、該情報
項目の各々は、それぞれのプレフィックスにおける重要
文字数を示すマスク情報とターゲット情報に関連する。
最長プレフィックス一致に基づく探索基準を実現するた
めに、各々のセルは、連続探索のための次行のアドレス
又は到達ターゲットに関する情報のどちらかを与える情
報フィールドと、情報フィールドの内容を特定する一対
のフラグ（ＧＯ，ＴＡＲＧＥＴ）とを含む。補助ベクト
ル（ＡＵＸ）は、メモリ行と同数のセルを含む。該補助
ベクトルは、メモリ要素のセル内のフラグが、次行の探
索動作を行う必要性と共にターゲットの読み出しを示す
とき、ターゲット情報を前記次行に関連するそのセルに
記憶する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速通信網、好ま
しくはインターネット網のルーティング表を構築するの
に特に専用されるプレフィックス分析による情報探索用
メモリに関する。

【０００２】

【従来の技術】ＡＴＭ網、インターネット網などのよう
な現在の高速網の通信プロトコルは、情報パケットの伝
送に基づいており、該情報パケットは、パケットの宛先
アドレスに関する情報をヘッダー内に含んでいる。網ノ
ードでは、パケットを受信すると、ルーティング制御装
置が、アドレスを用いて適当な表又はデータベース内部
を探索し、出力インターフェースを捜し出す。パケット
は、該出力インターフェースに送られ、さらに後続のネ
ットワーク装置に発送される。現在のところ、Gbits/s
のオーダーの伝送速度が普通であり、よって、ノードで
のルーティング時間は、通常のトラフィック流を害する
ことを防止するべく非常に短くなければならない。量的
に示すために、約１０００ビットのパケットの１Gbit/s
伝送を考えると、ノードは、１秒当たり約１００万個の
パケットを扱うことを要求される。すなわち、スイッチ
ング時間、場合により必要なパケットヘッダー処理時
間、及び場合により必要な連続パケット間のガード時間
を考慮すると、最も長い操作であるルーティング表の探
索は、１μｓよりやや小さい時間内で実行しなければな
らない。通信速度が増すにつれて、状況はますますクリ
ティカルとなる。

【０００３】記載を簡単にするため、単なる例としてイ
ンターネット網を見てみると、インターネット網を使用
する新しいアプリケーションの絶え間ない発展にもよ
り、帯域要求のみならずネットワークに接続されたホス
トコンピューターの数及びトラフィックの両方が指数関
数的に成長している。このこと全てが、ルーティング表
のサイズを増大させる結果となり、それにより、より長
い探索操作を生じさせる。大きなメモリ容量を低コスト
で得るのはますます容易になっているが、大きなメモリ
へのアクセス時間を低減するのは相当の技術的な問題を
はらんでいることは、技術者には周知である。ネットワ
ークの拡張に容易に適応するために、インターネットア
ドレスは、階層構造により編成され得る。この意味で、
例えば同じ地理領域又は同じプロバイダーに対応するア
ドレスグループは、最上位アドレスビット（プレフィッ
クス）を共有する。これらのプレフィックスは、可変長
を有し、他のプレフィックスの最上位部（プレフィック
スのプレフィックス）を構成し得る。インターネットア
ドレスの構造のさらなる詳細は、例えばH.P.Giesigerに
よる文献「Das Internet-Protokoll der naechsten Gen
eration 」（Comtec 5、１９９８年、第２０〜２６
頁）、又はR.M.Hindenによる文献「IP Next Generation
Overview 」（１９９５年５月１４日、インターネット
サイトhttp:playground.sun.com/pub/ipng/html/INET-I
png-Paper.htmlにて入手可能）が参照できる。

【０００４】探索の複雑さを軽減するために、何よりも
まず、ネットワークにおけるルーティング情報が、処理
されているパケットの宛先に通じる経路内の次ノードの
アドレスに関係していることが考慮される。そのアドレ
スは、普通は「次ホップ(next hop)」なる用語により示
される。ルーティング表において可能な異なる次ホップ
は、百のオーダーであるから、関連情報を抽出して別の
データ構造に記憶することが可能である。小さな大きさ
の場合には、リテラチャー(literature)「ＴＡＲＧＥ
Ｔ」で指定されたインデックスにより直接アクセスする
ことにより、このデータ構造にアクセスし得る。該リテ
ラチャー「ＴＡＲＧＥＴ」は、受信したパケットのアド
レスから識別される。実際には、ルーティング管理装置
において、パケット宛先アドレスを検索キーとして用い
ることにより、発送表へのアクセスが得られる。発送表
は、ネットワークの完全なルーティング表の部分集合で
あり、各行は、プレフィックス（アドレスマスク対。こ
こで、マスクは、アドレスの上位ビット数、すなわちプ
レフィックスを構成するビット数を示す。）と対応する
データ（さらなる情報と共にターゲット、普通は、出力
インターフェースへのポインター）を含む。アドレスに
関連するマスクとキーのビット毎のＡＮＤが、アドレス
自身に等しいならば、プレフィックスは探索キーに対す
る一致を生じる（すなわち、ターゲットに到達すること
を許容する）。

【０００５】インデックス探索は複数のターゲットを検
索する結果となるので、プレフィックスの長さの可変性
は、さらなる複雑さをもたらす。というのは、比較によ
り、異なる長さの幾つかのプレフィックスに対して正の
結果が与えられるからである。これらの条件では、実際
のターゲットは、最も長いプレフィックス、すなわち宛
先に対して最も特異なプレフィックスに対応するもので
ある。この基準は、「最長プレフィックス一致(longest
prefix match)」として知られている。理論的には、最
長プレフィックス一致に基づいた探索を行う最も効率的
で最速の方法は、情報項目（エントリ）を１以上の３進
ＣＡＭ（内容アドレス指定可能メモリ(Content Address
able Memory)）に記憶することである。３進ＣＡＭで
は、各々のメモリビットは、３つの値、すなわち０、１
及び「ドントケア(don't care)」を取り得る。比較レジ
スターのビットと「ドントケア」論理値に設定されたメ
モリビットの比較は、明らかに正である。従って、デー
タ自身の関連ビットをドントケア・レベルに単に設定す
ることにより、データに関連したマスクを暗黙のうちに
実現することが可能である。この種の装置の欠点は、主
に高い値段と集積化能力の低さに存する。

【０００６】低コストの従来メモリが使用できるために
は、データベースにおける探索アルゴリズムであって速
くてコンパクトなアルゴリズムを利用する必要がある。
探索アルゴリズムの速度は、厳密にはメモリアクセス回
数に関係し、コンパクト性は、使用されているデータ構
造を記憶するのに必要なメモリ量で決まる。最終的な目
的は、探索プロセスで情報を記憶するのに要するアクセ
ス数とメモリサイズの両方をできるだけ最小化すること
である。最長プレフィックス一致の基準を満足するのに
適切なルーティングアルゴリズムは、実際にはソフトウ
エア型とハードウエア型の両方で実現され得る。いずれ
にしても、一般には、それらは以下のような所定数の共
通要求を満たさなければならない。 （１）テーブルの大きさから出来るだけ独立した探索速
度 （２）アルゴリズム性能における最悪の場合と最高の場
合の間での小さな相違 （３）表の容易なインクリメンタル（又はローカル）更
新（すなわち、幾つかの情報項目の挿入又は取消は、表
全体又は表の実質的な部分を再書き込みすることを要求
しない。） （４）将来の技術発展やアドレス編成の変化に容易に適
応するための柔軟性 （５）浪費を防ぐため出来るだけ規則的なメモリ編成

【０００７】最長プレフィックス一致を実施する必要性
を考慮するような方法にてインターネット網ルーティン
グの問題を解決するために、幾つかの解決策が既に提案
されている。第１群の解決策は、「ＰＡＴＲＩＣＩＡ」
として公知のアルゴリズムに基づく。これは、大きなフ
ァイル、実際にはライブラリーのカタログにおける情報
の記憶、インデックス付け、及び検索のためのアルゴリ
ズムである。このアルゴリズムの原理は、D.R.Morrison
による記事「PATRICI - Practical Algorithm To Retri
eve Information Coded In Alphanumeric 」（Journal
of the Association for Computing Machinery、Vol.1
5、No.4、１９６８年１０月、第１５５頁以降）に記載
されており、インターネット網のルーティング問題を解
決することにおけるその応用は、関連の技術文献に広く
文書化されている。ＰＡＴＲＩＣＩＡアルゴリズムは、
実質的にはアドレスビット上に構築されたプレフィック
ス木を操作するアルゴリズムである。ここで、各ビット
はノードに対応する。アドレスビットは、一度に一つず
つ調べられる。存在しないブランチに対応するノードを
調べるのを避けるために、各ビットは、調べられる次ビ
ットの指標に関連する。探索が終了すると、プレフィッ
クスの現実の存在がチェックされる。各ノードは一以上
のメモリアクセスに対応するので、メモリアクセスがデ
ータ処理より十分に遅いことを考慮すると、本アルゴリ
ズムは、アドレスを検索するための合計時間を事実上低
減する。

【０００８】ＰＡＴＲＩＣＩＡアルゴリズムに基づいた
解決策の本質的な利点は、実際には最悪の場合に対して
校正が実施されていることであり（実際、全ての木ノー
ドの通過が考慮されなければならない）、一方、現在の
インターネット網では、統計的に約２０個のノードが、
ターゲット（探索されるアドレス）に到達する前に分析
されなければならないことが分かっている。従って、こ
れらの解決策は、本質的に非常に遅く、加えて、最悪の
場合と典型的な場合の間に大きな相違を示す。探索プロ
セスを加速するために、幾つかの解決策が提案されてい
る。これらの解決策では、１ビットのみの代わりに複数
のアドレスビットが、木に沿った各検索ステップにおい
て考慮される。T.Pei とC.Zukowskiによる記事「Puttin
g Routing Tables in Silicon 」（IEEE Network Magaz
ine 、１９９２年１月、第４２頁以降）は、これらのア
ルゴリズムが所謂「トリ・メモリ(trie memories) 」に
よりハードウエア内でいかにして実現され得るかを開示
する。この場合の主要な問題は、複数の一致が存在しな
い場合にのみ従来のトリ・メモリが利用できることであ
る。従って、ルーティング表に必要なメモリを低減し又
は一般に探索プロセスを固定するような方法にて、イン
ターネット網のルーティング表を探索するアルゴリズム
の多くの提案は、プレフィックスを再構成して複数一致
を除去することに基づいている。この様にしてこれらの
アルゴリズムは、理論的にはトリ・メモリを使用して実
現し得る。

【０００９】プレフィックスを再構成する例が、M.Dege
mark他による論文「Small Forwarding Tables for Fast
Routing Lookups」（コンファレンスACM SIGCOMM '97
、Cannes、仏国、１９９７年９月１６〜１８日）、及
びV.SrinivasanとG.Vargheseによる論文「Faster IP Lo
okups using Controlled Prefix Expansion 」（コンフ
ァレンスACM SIGMETRICS '98、Madison 、ウィスコンシ
ン州、米国、１９９８年６月２２〜２６日）に記載され
ている。Degemark他により提案された解決策は、３レベ
ル木を示し、その各々のレベルは、アドレスの１６、８
及び８ビットをそれぞれカバーし、場合によっては適当
なプレフィックスの再構成により作られた特にコンパク
トな構造内に記憶される。それにより、木における各々
のプレフィックスは、アドレスのインターバルを捜し出
す。この解決策は、ＰＡＴＲＩＣＩＡに基づく解決策
（１２アクセスを予測する最悪の場合約４００ｎｓ）に
対し、要求されるメモリ量と探索のためにメモリ自身に
アクセスする回数を劇的に最小化する。しかし、プレフ
ィックスを再構成することにより、インクリメンタル更
新が不可能となり、各更新にてメモリを完全に再書き込
みすることが要求される。更新プロセスは、非常に遅
く、正常なネットワーク管理に対して問題を生じさせ
る。

【００１０】V.SrinivasanとG.Vargheseにより提案され
た解決策は、プレフィックスが限定数のみの長さ値（場
合によっては可変）をとるように、プレフィックスを再
構成し、かつ、最短のプレフィックスを所定の最も近接
した長さ値を有するプレフィックスの組と置き換えるこ
とにより、最短のプレフィックスを拡張する。ルーティ
ング表は、特定数の副表に変換され、該副表の各々がポ
インターを次の副表に記憶する。このような副表の長さ
は、所与のアクセス数に対して、プレフィックスのその
特定の組のために必要なメモリを削減するように最適化
される。この構成により、たとえ表の長さが一般には予
測できなくて物理メモリの最適利用が得られないとして
も、使用されるメモリ量の削減が、一般に得られる。加
えて、結果として得られるデータ構造は、プレフィック
スの特定の組に対して最適化されるので、それはほとん
ど一般的でない。

【００１１】

【発明が解決しようとする課題】本発明は、物理メモリ
の最適利用とルーティング表（又は一般にエントリの
組）のインクリメンタル更新を保証する構造を提供する
ことを目的とする。

【００１２】

【課題を解決するための手段】本発明によるメモリは、
（１）複数行及び列のメモリセルを含むメモリ要素であ
って、各セルは、１組の情報項目に属する１項目を記憶
し、各情報項目は、それぞれのプレフィックスの幾つか
の重要文字を示すマスクに、及び場合によっては別の組
の情報項目をアクセスするのに利用できるデータを構成
するターゲットに関連する前記メモリ要素、及び（２）
メモリ内の特定の情報項目を探索するのを制御し、か
つ、メモリを更新するための制御装置であって、該制御
装置は、入力にて受信した文字ストリングの所定長の連
続部分と、記憶されたプレフィックスの対応部分を比較
することにより動作し、前記プレフィックスは、場合に
よっては前記部分の長さの倍数でない可変長である前記
制御装置を含み、最長プレフィックス一致に基づいた探
索基準を実施するために、（ア）各セルは、情報フィー
ルド及び情報フィールドの内容を特定する一対のフラグ
に細分され、情報フィールドは、探索を継続するための
次行アドレスか到達ターゲットに関する情報のどちらか
を記憶し、そして（イ）補助ベクトルが与えられ、該補
助ベクトルは、前記メモリ要素内の行と同数のセルを有
し、また、該補助ベクトルは、メモリ要素の前記セルの
一つのフラグが、次の行への探索の遂行の必要性と共に
ターゲットの到達を示すとき、ターゲット情報を前記次
の行に関連するセルに記憶でき、前記補助ベクトルの各
セルは、前記メモリ要素のセルのタスクと同じタスクを
有する一対のフラグと情報フィールドを記憶することを
特徴とする。本発明は、上記記載のメモリの管理方法に
も関する。

【００１３】

【実施例】詳細な説明のため、添付図面が参照される。
図１は、インターネット網へのルーティングノードの基
本図である。図２は、本発明によるメモリの編成を示す
図である。図３Ａ〜３Ｃは、メモリセル内のデータ編成
を表す。図４及び５は、図２のメモリ内での探索操作に
関する図である。図６は、探索の数値例である。図７〜
１５は、本発明によるメモリ内でのデータ挿入及び削除
に関するフローチャートである。

【００１４】図１では、インターネット網のようなネッ
トワークのノード内のルーターが、１組の入力インター
フェースＩＦａ．．．ＩＦｘと出力インターフェースＩ
Ｆｂ．．．ＩＦｙにより略示されている。インターフェ
ースの各々は、一方の側では、ａ，ｘ，ｂ，ｙで一般的
に示されたラインに接続され、もう一方の側では、スイ
ッチング装置ＳＷに接続されている。このスイッチング
装置ＳＷは、制御装置又はネットワークプロセッサーＰ
Ｒに接続される。一般に、入力インターフェースは、入
来データ用のバッファー（図示せず）と、情報処理装置
を含む。情報処理装置は、ノード内のルーティング探索
を管理し、すなわち、入力インターフェースに入来した
パケットが発送されるべき出力インターフェースを捜し
出す。プロセッサーＰＲは、ノードの通信及び制御の管
理に要求される他の全ての処理を行う。異なるルーター
構成では、ルーティング探索は、特定の処理装置に割り
当てることができる。ルーティング探索装置は、全体と
してＦＥで示される。

【００１５】この探索を実行するため、装置ＦＥは、ノ
ード自身から到達可能な宛先のプレフィックスに関する
ルーティング表の一部の局部複製を含むべきである。冒
頭記載のように、ルーティング表は、２つのレベル上に
て構成され得る（従って、２つの記憶装置を利用す
る）。すなわち、第１のレベルでは、パケットアドレス
を用いて、インデックス又はターゲットが、その宛先ア
ドレスの表に含まれる最長プレフィックスに対応して捜
し出され、一方、第２のレベルでは、このようなインデ
ックスにより、パケットを発送するのに要求される情報
へのアクセスが、直接得られる。これら２つの装置は、
インターフェースＩＦｘに対して表示されており、それ
ぞれＭ１，Ｍ２で示される。参照符号ＣＴは、処理制御
装置を示し、表内での探索及び表の更新を可能にする。
本発明は、最長プレフィックス一致に基づいた探索を実
施するために拡張された所謂マルチビット・トリ・メモ
リの形式のメモリＭ１を実現することに関する。

【００１６】図２では、例えば各探索ステップにて最大
ｋビットのプレフィックスが考慮されていると仮定し
て、本発明によるメモリの論理構造が示されている。図
２から分かるように、トリ・メモリは、Ｌ＝２^k 列のマ
トリックスにより従来様式にて作られる。各々の列は、
一度にｋのアドレスビットとＲ個の行の可能な組み合わ
せのうちの一つに対応する。これは、アドレスの数及び
分布、並びにｋの値に依存する。各々のメモリセルは、
空とすることができ（すなわち、記憶されたどのアドレ
スにも存在しない組み合わせに対応する）、又は到達さ
れるべき次行のアドレス、及び／又はターゲットが到達
されたことに関する指標を含み得る。探索が最長プレフ
ィックス一致に基づいている場合、２つの指標「到達タ
ーゲット(target reached)」と「次行へ通過(passage t
o the successive row) 」は、相互に排他的ではなく、
これは、データを編成するとき、考慮されねばならな
い。この目的のため、セルが次行のアドレス用のフィー
ルドと「到達ターゲット」指標用のフィールドを含む構
造を採用することが明らかに可能である。しかし、この
解決策は、メモリの無益な浪費をもたらす。というの
は、２つの指標が同時に存在することは、例外であり、
一般的でなく、その結果、ほとんど全てのセルに対し、
フィールドの一つは空となるからである。また、文献に
記載された解決策は、多重一致を除去し且つターゲット
を木の最終レベルにシフトするようにプレフィックスを
再構成又は拡張することを考慮しているが、好都合でな
い。というのは、このような解決策は、特に表内のエン
トリ数が多い場合により大きなメモリの大きさを要求
し、かつ、インクリメンタル更新を困難なものとするか
らである。

【００１７】上記記載の要求を満足するために、本発明
によるメモリの各セルは、単なる情報フィールド、及び
一対のフラグ（ＧＯとＴＡＲＧＥＴ）により形成され
る。これらのフラグの組み合わせが、情報フィールドの
内容の意味を定める。情報フィールドは、（３２ビット
上のインターネットアドレスに関する現在のケースで
は）例えば２２ビットを含み得、その結果、各セルは、
全体で３バイトから成る。第１フラグＧＯは、探索を継
続すべきか否かを決定することを可能にし、第２フラグ
ＴＡＲＧＥＴは、有効ターゲットの存在又は不存在を示
す。ＧＯが１ならば、２２ビットフィールドは、パケッ
トのルーティング段階及び表への挿入及び表からの削除
の段階の両方において、アドレス探索にて考慮されるべ
き次行の指標（フィールドＮＥＸＴ＿ＲＯＷ）を含む。
ＧＯが０ならば、フラグＴＡＲＧＥＴが０のときに２２
ビットフィールドは有効情報を含まず、逆に、それは検
索の結果として出力にて与えられるべき有効ターゲット
の指標と解釈され得る。この場合には、２２ビットフィ
ールドは、以下のサブフィールドから構成される。

【００１８】ＶＡＬＵＥ： ターゲットの実際の識別(i
dentity)を符号化する９ビット。 ＭＡＳＫ： サブフィールドＶＡＬＵＥに記憶されたタ
ーゲットに関連するマスクを符号化する４ビット。ｋが
探索ステップならば、ＭＡＳＫ値は、０〜ｋ−１の範囲
で変わり得る。ｋ−１より小さい値は、長さがｋの倍数
ではないプレフィックスを示す。 Ｔ＿ＢＡＫ： 所謂「プロパー・ターゲット(proper ta
rget) 」（又は「バックアップ・ターゲット(backup ta
rget) 」を符号化する９ビット。この用語は、「カバ
ー」され得るターゲット、すなわち、探索ステップの倍
数でない長さを有し且つ１組のより長いプレフィックス
により隠す（カバーする）ことができるプレフィックス
を示す。後に説明するように、このより短いターゲット
の存在に関する情報は、メモリの対応行のプレフィック
スを削除した後に探索が正しくない結果を与えるのを避
けるために、記憶されるべきである。情報Ｔ＿ＢＡＫが
記憶されているセルは、後に説明する簡単な数式により
求められる。カバーされ得るプレフィックスが存在しな
い場合には、事前設定された値ＮＵＬＬが、Ｔ＿ＢＡＫ
に割り当てられる。例えば、表が５１２（すなわち
２⁹ ）ターゲットの最大にアクセスできると仮定する
と、値ＮＵＬＬは、５１１、すなわち２⁹ −１となる。
情報Ｔ＿ＢＡＫを記憶するために、ターゲットのフィー
ルドＶＡＬＵＥ，ＭＡＳＫが、セルの情報フィールドの
長さより短い全体長さを有し、さもなければ使用されず
に残されるセルの一部が利用されることを留意すべきで
ある。このような特徴を可能にするべくサブフィールド
ＶＡＬＵＥ，ＭＡＳＫの大きさを選ぶことは、構造の一
般性を損なわない。

【００１９】ＧＯ＝１及びＴＡＲＧＥＴ＝１の場合は、
ターゲットへの到達、同時に探索操作を継続する必要性
に対応する。上述のように、セルは調べられる行の指標
と到達レベルに関連の最長ターゲットを同時に含むべき
でないので、第２の情報を延ばす必要がある。ターゲッ
ト情報は、フィールドＮＥＸＴ＿ＲＯＷにより示された
行内のセル全てに共通であるので、それを「理想的に」
行自身の頂部に記憶することができる。２のべきである
幾つかの列を保持するために、本発明によりＡＵＸで示
されたＲセルの補助ベクトルが、メモリＭ１に接続され
る。ベクトル内の各セルは、メモリＭ１の行に接続さ
れ、Ｍ１内のセルと同じ構造を有する。このようなベク
トルは、各行に対し、調べられるべき次行の値をこのセ
ルに記憶する必要性故に前のレベルのセルから受け継い
だターゲット情報を含む。以下、ＡＵＸ［ＮＥＸＴ＿Ｒ
ＯＷ（現在のセル）］なる記法は、セルに対応して見出
されたターゲット情報が、セル自身を用いて到達すべき
行内の補助ベクトルに記憶されることを示すのに使用さ
れる。

【００２０】フラグＧＯとＴＡＲＧＥＴのその他全ての
組み合わせに対し、セルＡＵＸ［ＮＥＸＴ＿ＲＯＷ（現
在のセル）］は空である。まとめると、２つのフラグの
意味は以下の通りである。 ＧＯ ＴＡＲＧＥＴ ２２ビットフィールド １ ０ 次行を調べる １ １ 次行を調べる；ＡＵＸ［ＮＥＸＴ＿ＲＯＷ（現在の セル）］は、アドレスに対する有効ターゲットを含 む ０ １ サブフィールドＶＡＬＵＥ内のアドレスに対して最 も明確な有効ターゲット（探索終了） ０ ０ 空セル（探索終了）

【００２１】情報Ｔ＿ＢＡＫに戻ると、この情報が記憶
されるべきメモリ内の位置は、探索ステップｋの場合、
カバーされ得るプレフィックスの数は、

【数１】 であることに基づく。従って、行内のセル数が正確に２
^k であることを利用することにより、カバーされ得るプ
レフィックスであって同じ行に属するものをメモリ行に
記憶することができる。ｋの倍数の長さを有するプレフ
ィックスは、自身が行内に記憶可能な最長プレフィック
スである他のより長いプレフィックスによりカバーされ
得ない。実際、ｋビットのアドレス部分、ｋより小さい
部分のマスク、及び行内のセルの各々の対間の一対一対
応を確立する機能が存在する。「インデックス」がアド
レス部分及びその部分に対応するマスクＭＡＳＫ（ｋよ
り小）であるならば、カバーされ得るターゲットが列内
に記憶されるセルは、次式により同定される位置「オフ
セット」を有する。 オフセット＝インデックス−１＋２^(k-MASK-1) 「オフセット」情報の使用は、挿入及び削除操作から生
じる。

【００２２】次に、本発明によるメモリ内での探索、挿
入及び削除の操作を、添付されたフローチャートを参照
して説明する。ここでは、以下の略記用語が適用され
る。 （ア）dest＿add ，dest＿route ＝ それぞれ宛先ア
ドレス又は宛先出力 （イ）prou ＝ 到達される行でのポインター（現在の
行） （ウ）ptarget ＝ 可能なターゲットでのポインター
（潜在的にカバーされ、探索自体の間に捜し出されるタ
ーゲットの探索終了まで、トレースを保つために使用さ
れる） （エ）t ＿info ＝ 出力にて与えられるべきターゲッ
ト （オ）cell.go ，cell.target ，cell.value，cell.ro
w，cell.mask ，cell.t＿bak ＝ セルの同音異義の
フラグ／フィールドの値（図示と表記を簡単にするた
め、図中、セルは、供給される情報と同数のフィールド
として理解されるように扱われている） （カ）maskbit ＝ 調べられているアドレス部分のマ
スク

【００２３】１）探索（図４〜６） 探索段階中、メモリは、探される宛先アドレスを入力と
して受信する。メモリの行０は、常に開始行であり、宛
先のｋビット群（「インデックス」）が調べられたとき
はいつでも、探索は行から次行に移る。すなわち、分析
は、最上位ｋビットから開始し、なお調べられるマスク
ビット数がステップｋ以下となるまで、ｋビット群ごと
継続する。行内の正しいセルは、調べられている群の値
に対応するものである。各行にて、フラグＧＯが１なら
ば、調べられるべき次行は、現在のセルのフィールドＮ
ＥＸＴ＿ＲＯＷに示される。しかしながら、次行にアク
セスする前に、フラグＴＡＲＧＥＴがチェックされなけ
れならない。後で分かるように、もしフラグＴＡＲＧＥ
Ｔが１ならば、次行が挿入段階中に現在のセルからター
ゲットを受け継いだことを意味する。このようなターゲ
ットは、今までに見出された最も明確なものであり、よ
って、記憶されなければならない。ポインター「ptarge
t」の使用は、探索段階中に使用されなくなった情報を
書き込むためにメモリに実際にアクセスする必要性なし
に、このような記憶操作に供する。

【００２４】フラグＧＯが０ならば、探索は終了であ
る。いずれにしても、出力に与えられるべき情報を求め
るために、フラグＴＡＲＧＥＴがチェックされる。この
フラグＴＡＲＧＥＴが１ならば、現在のセルは、入力に
てアドレスの最も明確なターゲットを含み、さもなけれ
ば、ターゲットは、探索段階中に既に求められており、
「ptarget 」により示されるＡＵＸのセル内に記憶され
る。しかしながら、この第２の場合にはセルＡＵＸ内の
ターゲット値はＮＵＬＬとなり得ること、すなわち、探
された宛先の有効なプレフィックスがメモリ内に存在し
ないので、探索は失敗したことに留意すべきである。探
索プロセスは、図５ではベクトル形式にて表されてお
り、また図６では数値例により示されている。ここで
は、簡単のため、８ビット宛先アドレスとステップｋ＝
２が考慮されている。この図で、ＧとＴは、フラグＧＯ
とＴＡＲＧＥＴを示す。

【００２５】以下のアドレスが関連のマスクとターゲッ
トと共に記憶され、アドレスがそれぞれ０１１０１１０
０と００１００１０１である２つのメッセージのルーテ
ィングが探されることを仮定する。 アドレス マスク ターゲット ００１０００００ ４ Ａ ００１００１１１ ８ Ｂ ０１１０１０００ ５ Ｃ １０００００００ １ Ｄ

【００２６】第１のメッセージの探索経路は、以下の通
りである。 （１）行０、セル０１→次行＝４（ＧＯ＝１，ＴＡＲＧ
ＥＴ＝０） （２）行４、セル１０→次行＝５（ＧＯ＝１，ＴＡＲＧ
ＥＴ＝０） （３）行５、セル１１：このセルではＧＯ＝０及びＴＡ
ＲＧＥＴ＝１；ビット対００がなお調べられるべきとし
ても、探索は終了しなければならない。このことは、い
ずれにしてもさらに特定のプレフィックスはメモリ内に
存在しないことを意味する。ターゲット（第３の記憶プ
レフィックスに関するＣ）が見出され出力される。加え
て、一致に到達したプレフィックスのマスクが５である
から、プレフィックス（０１１０１）は、セル１０とセ
ル１１の両方をカバーし、第１のものにおいては、ター
ゲット値が、フィールドＴ＿ＢＡＫにも記憶される。Ｔ
＿ＢＡＫ内のターゲットの記憶のため、セル１０は上記
関係式を満たすことが直ぐ分かる。

【００２７】第２のメッセージの探索経路は、以下の通
りである。 （１）行０、セル００→次行＝１ （２）行１、セル１０→この時点で探索は完了しないが
（ＧＯ＝１）、ＴＡＲＧＥＴ＝１も存在する。というの
は、第１の記憶アドレスのプレフィックスとターゲット
Ａとの一致が存在するからである（第２の記憶アドレス
は、たとえ第１のものと同じ初期ビットを有するとして
も、マスク８を有し、よって、それとの一致は、８ビッ
ト全てを調べた後にのみ認識され得る）。従って、ベク
トルＡＵＸが使用されなければならず、見出されたター
ゲットのＭＡＳＫとＶＡＬＵＥの値は、行１（行２）の
セル１０のフィールドＮＥＸＴ＿ＲＯＷにより示された
このベクトルの行内に記憶される。 （３）行２、セル０１→次行＝３ （４）行３、セル０１→セルはいかなるデータも含ま
ず、使用されるターゲットは、ＡＵＸのものである。

【００２８】２）挿入（図７〜１０） 挿入の場合、メモリにロードされるエントリは、アドレ
ス、マスク及びターゲット（アドレスに関連する出力）
を含む。探索に関する操作は、メモリの初期行（行０）
から開始して進み、マスク内でまだ調べられてないビッ
ト数がステップｋ以下になるまで、各時間を１行だけ進
行させる（サブルーチンＩ＿ＳＥＡＲＣＨ＿ＲＯＷ）。
この条件が到達された行は、新しいエントリが記憶され
なければならない行を表す（サブルーチンＩ＿ＭＯＤＩ
ＦＹ＿ＲＯＷ）。まず、行探索（サブルーチンＩ＿ＳＥ
ＡＲＣＨ＿ＲＯＷ、図８）を考えると、行内で実行され
るべき操作は、フラグＧＯの値に依存する。もしＧＯ＝
１ならば、行は既に存在し、フィールドＮＥＸＴ＿ＲＯ
Ｗに示された次行は、どんな特定操作も行うことなくア
クセスされなければならない。もしＧＯ＝０ならば、行
は作られねばならない。作られる行は、例えば空の行の
リストの最初のものであり（ＨＥＡＤ（ｒｏｗ＿ｆｒｅ
ｅ＿ｌｉｓｔ））、これはその結果更新される（ＵＰＤ
ＡＴＥ（ｒｏｗ＿ｆｒｅｅ＿ｌｉｓｔ））。メモリに関
連する空の行リストが編成され得る方法は、技術者には
周知であり、本発明の部分を構成しないので、説明は不
要であろう。さらに、もしＴＡＲＧＥＴ＝１ならば、セ
ルに含まれるターゲットは、新たな行に対応するアドレ
スにて補助ベクトルＡＵＸ内にコピーされる。いずれに
しても、フラグＧＯは１に設定され、現在のセルが調べ
られる次行の指標を含むことを示す。

【００２９】宛先行内で行われる操作に移ると（サブル
ーチンＩ＿ＭＯＤＩＦＹ＿ＲＯＷ、図９）、それらの操
作は、調べられるビット数が実際にはｋであるか又はｋ
より小さいかに依存する。第１の場合には、実際は、挿
入に関係するセルは、ただ一つであり、一方、第２の場
合には、操作は、セル群に関係する。調べられるビット
数がｋならば、ターゲットは、カバーされ得ず、確かに
セル内に記憶される。使用されるセルは、フラグＧＯの
値に依存し、もしＧＯ＝０ならば、メモリの現在の行の
セルとなり、もしＧＯ＝１ならば、現在のセルの内容に
よりアドレス指定された補助ベクトルのセルとなる。両
方の場合、ターゲットとマスクはセル内に記憶され、も
しＧＯ＝０ならば、ベクトルＡＵＸのセルのフラグＴＡ
ＲＧＥＴは、１に設定される。それ以後、現在の行のセ
ルのフラグＴＡＲＧＥＴは、１に設定される。調べられ
るビット数がｋより小さいならば、入力アドレスターゲ
ットは、「インデックス」列から「オフセット」値（図
中「sup 」）により示された列まで現在の行における隣
接したセル群全てに関係する。すなわち、木に沿ってｋ
ステップ以前に到達し得るセルのインターバル全てに関
係する。これらのセルの各々に対し、サブルーチンＩ＿
ＭＯＤＩＦＹ＿ＣＥＬＬ（図１０）の操作が行われる。
また、これらの操作は、ＧＯとＴＡＲＧＥＴ値により以
下の様に案内される。

【００３０】（ア）ＧＯが１ならば、セルは既に行ポイ
ンターを含み、ターゲットは、フラグＴＡＲＧＥＴが０
であるとき、又はＴＡＲＧＥＴが１であるがセルＡＵＸ
に記憶されたマスクが入力マスク以下であるとき、ＡＵ
Ｘに記憶されなければならない。 （イ）ＧＯが０ならば、セルは、どんな行ポインターも
含まない。ＴＡＲＧＥＴが１であるとき、トリ・メモリ
セルに記憶されたマスクが入力マスク以下ならば、入力
ターゲットは、トリ・メモリセルに記憶される。 （ウ）セルが空（ＧＯ＝０且つＴＡＲＧＥＴ＝０）なら
ば、フラグＴＡＲＧＥＴを１に、フィールドＴ＿ＢＡＫ
をＮＵＬＬ値に一時的に設定する間、ターゲットが記憶
される。一旦最後のセルに到達したら（図９、ｉからの
出力「no」＜sup ）、関連フラグＧＯがなおチェックさ
れ、ターゲットが、ＧＯが０又は１のどちらかによっ
て、現在の行又は補助ベクトルのセルのフィールドＴ＿
ＢＡＫに記憶される。行の修正操作は、メモリが０に初
期化されることを仮定して説明してきたことに留意すべ
きである。さもなければ、Ｔ＿ＢＡＫの値のチェックが
必要となり得る。

【００３１】３）エントリの削除（図１１〜１５） エントリの削除のため、要求されたエントリを含む行に
到達するまで、メモリを走査しなければならない。探索
又は挿入に関し、最終行は、マスクビットがｋ以下であ
ることにより示される。削除とは、セル又は１組のセル
からターゲットの値ＭＡＳＫ，ＶＡＬＵＥを削除するこ
と、及び必要ならばそれらを取り消されるべきものでカ
バーされた明確性のより低いターゲットの値と置き換え
ることである。これらの操作を正しく行うために、調べ
られる行のトレースを保つことが必要であり、この目的
のため、ベクトル「STEP」、及び調べられる行を含んだ
カウンター「ACTUAL」を使用する。ベクトル「STEP」
は、メモリ行と同数のセルを有し、調べられる行のアド
レス（prow）を記憶する。

【００３２】一般的な削除プロセスを図１１に表す。新
しい行が調べられるときはいつでも、関連アドレスが、
ベクトル「STEP」の適当な位置に記憶される。全ての到
達セルに対し、フラグＧＯもまたチェックされる。この
フラグＧＯが０ならば、削除操作は、実際には記憶され
てない宛先アドレスに関係することを意味し、これは明
らかに操作を終了させる。一旦宛先行に到達したなら
ば、代用ターゲットの存在が同じ行内で探され（サブル
ーチンＤ＿ＳＥＡＲＣＨ＿Ｔ＿ＢＡＫ）、プレフィック
スが挿入された行は、なんらか見出された代用ターゲッ
トを用いることにより修正され（サブルーチンＤ＿ＭＯ
ＤＩＦＹ＿ＲＯＷ）、後方チェックが、空となった行に
対して行われ（サブルーチンＤ＿ＢＡＣＫＴＲＡＣ
Ｅ）、それらを除去する。サブルーチンＤ＿ＳＥＡＲＣ
Ｈ＿Ｔ＿ＢＡＫ（図１２）では、削除されるエントリの
プレフィックスを識別するセルが調べられる。このプレ
フィックスは、メモリ構成ゆえに、特定の行に記憶され
得る。すなわち、可能なより短いプレフィックスをＴ＿
ＢＡＫに有し得るセルが調べられる。この探索は、前の
行から現在の行に導かれた探索木の一部に対応するセル
を調べることを要する。探索は、（ＧＯの値によってメ
モリのセル又は補助ベクトルのセルにおいて）有効ター
ゲットが見つけられるまで、又はターゲットを見出すこ
となく全てのセルが調べられるまで、続けられる。特定
セルのフィールドＴ＿ＢＡＫがＮＵＬＬ値を有しないな
らば、それぞれのマスクに関連する代用ターゲットが見
つけられる。ターゲットの検索は、フラグ「found 」を
１に設定することにより、伝えられる。

【００３３】挿入の場合の行修正（サブルーチンＤ＿Ｍ
ＯＤＩＦＹ＿ＲＯＷ、図１３）では、マスクがただ１つ
のセル又はセル群を識別するか否かを確証するために、
ビット群が正確にｋビットを有するかｋビットより少な
いかをチェックしなければならない。第１の場合には、
エントリがベクトルＡＵＸ内か実際のメモリセル内のど
ちらで探索されるのかを、値ＧＯにより区別する必要が
ある。代用ターゲットは、前のサブルーチンで見出され
たならば（フラグ「found 」が１）、これは削除される
べきターゲットを置き換え、操作は終了する。一旦削除
操作が行われると、代用ターゲットが見つからなかった
ならば、行が空になっていないことをさらに確かめる必
要がある。maskbit ＜k の場合、削除されうるエントリ
は、メモリ又はベクトルＡＵＸの対応セル内のアドレス
「offset」と共に、セルのＴ＿ＢＡＫフィールド内に記
憶される。「sup 」インターバルに対応するセル全て
（サブルーチンＤ＿ＭＯＤＩＦＹ＿ＣＥＬＬ）が、チェ
ックされる。代用ターゲットが見出されたならば、セル
のＶＡＬＵＥ及びＭＡＳＫフィールドが修正される。タ
ーゲットが見出されなければ、フラグＧＯとＴＡＲＧＥ
Ｔの両方とも０に設定され、セルが空であることを示
し、加えて、Ｔ＿ＢＡＫフィールドがＮＵＬＬに設定さ
れる。

【００３４】サブルーチンＤ＿ＭＯＤＩＦＹ＿ＲＯＷの
実行中は、リクエストは非存在要素に関係しないことも
チェックすることに留意すべきである（これは、maskbi
t=kの場合、ＴＡＲＧＥＴ＝０又はＭＡＳＫ≠ｋ−１又
はＶＡＬＵＥ≠t ＿infoにより示され、maskbit<k の場
合、Ｔ＿ＢＡＫフィールド内のターゲット値の不存在に
より示される）。これらの場合には、明らかに探索はす
ぐに終了する。最後に、空の行を除去するために（サブ
ルーチンＤ＿ＢＡＣＫＴＲＡＣＥ、図１５）、探索にお
いて調べられる行全てが、後方トレースされ、それらの
各々に対し、全てのセルのフラグＧＯとＴＡＲＧＥＴが
チェックされる。行内の全てのセルのフラグが０のと
き、行は空であり、セル「father」に戻る必要がある。
このセル「father」から空の行への移行が生じる。この
目的のため、カウンターＡＣＴＵＡＬとベクトルＳＴＥ
Ｐが用いられる。このセル「father」に対し、ＴＡＲＧ
ＥＴフラグが１ならば、ＡＵＸの対応セルのデータは、
このようなセルに転送されなければならない。これが一
旦行われると、空の行の識別が、空行リストに加わり
（prow = TAIL(row ＿free＿list) ，UPDATE(row＿free
＿list) ）、次行、すなわちセル「father」を含んだ行
が調べられる。少なくともセルが空でない行に一旦到達
すると、操作は終了する。

【００３５】上記記載したメモリを実現するハードウエ
アについて考察するのが有益と思われる。アーキテクチ
ャーは、本質的に状態機械（図１のコントローラーＣＴ
の一部を作る）により構成される。この状態機械は、外
部メモリ（図１中のＭ１）に記憶されたデータ構造への
アクセスシーケンスを制御する。この外部メモリは、ダ
イナミックＲＡＭメモリとするのが有利である。アーキ
テクチャー全体は、３進ＣＡＭメモリとして動作する。
メモリの初期化と更新は、簡単のためコントローラーＣ
Ｔに組み込まれた別の状態機械又は従来のマイクロプロ
セッサーのどちらかにより制御され得る。アーキテクチ
ャーは極度に柔軟である。というのは、任意長のストリ
ングが受信され得る一方、出力はインデックス（又は圧
縮された識別子）であり、その意味は自由であり、アプ
リケーションの内容に依存するからである。インターネ
ット網を考える場合、出力は、通常は表Ｍ２へのポイン
ターであり、該表Ｍ２が、パケットを入力識別子として
与えられた宛先アドレスに発送するのに必要とされる次
のホップデータ（レベル２アドレス）を含む。外部デー
タ構造は、行の全てのセルに共通なターゲット情報を含
む補助セルと共に、プログラム可能な数の行により構成
される。これらの行の各々は、２^L の同じ隣接セルを含
む。行アドレスとセルアドレスを並べて置くことにより
セルアドレスを得るために、行の補助ターゲットセル
は、同じデータ構造内に、例えば実際のデータを含む最
終行の後に別々に記憶される。メモリの大きさは、プレ
フィックスの分布と探索ステップに依存する。指示タイ
トルとして、約４０，０００エントリを有する発送表で
は、ｋ＝４のとき、約１４，０００行（約０．７Mbytes
のメモリに対応）を要し、ｋ＝８のとき、約３，０００
行（全体量約２．４Mbytesのメモリの場合）を要する。
従って、大きさは完全に制御可能である。

【００３６】

【発明の効果】上記記載したことから、本発明による利
点は以下の通り明らかである。 （１）セルの内容を特徴付けるための２つのフラグを採
用すること、及び探索段階の終了前に見出されたターゲ
ットが記憶されるという例外ケースに対し補助ベクトル
を使用することにより、メモリが非常にコンパクトにな
り、場合によっては起こりうる情報フィールドのダブリ
に固有の浪費が避けられる。 （２）ハードウエア構成において補助ベクトルは、単に
実際のトリ・メモリのセルの追加ストリングを構成する
ということを考慮すると、最長プレフィックス一致が起
こらないときは、同じ装置が固定長マスクに対しても使
用できる。すなわち、唯一の差は、この場合には補助ベ
クトルは決してアドレス指定されず、この場合の構造
は、通常の２進ＣＡＭとして働き、１セル当たり１ビッ
トを浪費することである。 （３）フィールドＴ＿ＢＡＫにより、場合によってはよ
り短いプレフィックスを有するターゲットの存在が、挿
入及び削除の操作において扱われ、これらは、予め限定
された所定数のセルを調べることのみを要求する（ｋが
探索ステップならば、ｋ−２）。 （４）探索フラグの明確な終了を用いることにより、構
造は、アドレス又はマスクの特定の長さには結びつけら
れず、好適用途に関係するものに関し、１２８ビットア
ドレスが採用されるときにも利用可能となる。 （５）最後に、挿入及び削除のメカニズムは、特に簡単
であり、局所化されている。すなわち、メモリ又はその
一部の完全な書き込みを要求しない。

【００３７】記載してきたことは単に非限定的な例とし
て与えられていること、及び本発明の範囲を逸脱するこ
となく変更や修正が可能であることは自明である。特
に、たとえインターネット網が参照されてきたとして
も、パケットのルーティングが固定又は可変長のプレフ
ィックス一致、例えばＡＴＭ接続又はＭＡＣアドレス
（MAC=Medium Access Control 、これは標準化通信プロ
トコルにおける層である）の識別に基づいている如何な
る通信プロトコルにも本発明を適用できる。一般に、本
発明は、通信システムのノードだけでなく、情報探索又
は検索がプレフィックス（例えば、通信網に属していな
いデータベースから検索できる情報）を用いて実行され
る全ての場合に対して、たとえこれらの用途において通
信網により必要とされる速度要求が一般に存在しないと
しても、適用できる。

【図面の簡単な説明】

【図１】インターネット網へのルーティングノードの基
本図である。

【図２】本発明によるメモリの編成を示す図である。

【図３】メモリセル内のデータ編成を表す。

【図４】図２のメモリ内での探索操作に関する図であ
る。

【図５】図２のメモリ内での探索操作に関する図であ
る。

【図６】探索の数値例である。

【図７】本発明によるメモリ内でのデータ挿入及び削除
に関するフローチャートである。

【図８】本発明によるメモリ内でのデータ挿入及び削除
に関するフローチャートである。

【図９】本発明によるメモリ内でのデータ挿入及び削除
に関するフローチャートである。

【図１０】本発明によるメモリ内でのデータ挿入及び削
除に関するフローチャートである。

【図１１】本発明によるメモリ内でのデータ挿入及び削
除に関するフローチャートである。

【図１２】本発明によるメモリ内でのデータ挿入及び削
除に関するフローチャートである。

【図１３】本発明によるメモリ内でのデータ挿入及び削
除に関するフローチャートである。

【図１４】本発明によるメモリ内でのデータ挿入及び削
除に関するフローチャートである。

【図１５】本発明によるメモリ内でのデータ挿入及び削
除に関するフローチャートである。

【符合の説明】

ＩＦａ．．．ＩＦｘ 入力インターフェース ＩＦｂ．．．ＩＦｙ 出力インターフェース ＳＷ スイッチング装置 ＰＲ 制御装置 ＦＥ ルーティング探索装置 Ｍ１，Ｍ２ メモリ ＣＴ 処理制御装置（コントローラー）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 エンリカ・フイリツピ イタリー国 10128 トリノ、シー．エツ セオ・モンテヴエツキオ 49 (72)発明者 ヴイヴイアナ・インノセンテイ イタリー国 10040 リヴアルタ（トリ ノ）、ヴイア・アレンデ ８

Claims (9)

【特許請求の範囲】
1. 【請求項１】 個々の情報項目の最重要部を構成するプ
   レフィックスを分析することに基づいた情報探索を行う
   ためのメモリであって、（ア）１組の前記情報項目を記
   憶する第１メモリ要素（Ｍ１）であって、各々の情報項
   目は、マスク情報とターゲット情報に関連し、マスク情
   報は、それぞれのプレフィックス内の重要文字数を示
   し、ターゲット情報は、場合によっては別の情報の組に
   アクセスするのに利用できるデータを構成し、前記情報
   項目は、行と列に編成されたそれぞれのメモリセルに記
   憶される上記第１メモリ要素（Ｍ１）と（イ）メモリ内
   の特定情報項目の探索を制御し、かつ、メモリを更新す
   る制御装置（ＣＴ）であって、文字から成る入力ストリ
   ングにおける所定長の連続部分と、前記部分の長さの倍
   数ではない可変長を有する記憶されたプレフィックスの
   対応部分とを比較することで動作する上記制御装置（Ｃ
   Ｔ）を含み、最長プレフィックス一致に基づいた探索基
   準、すなわち結果として入力ストリングとの最長プレフ
   ィックス一致を与える探索基準を実施するために、
   （１）各々のセルが、情報フィールドと一対のフラグ
   （ＧＯ，ＴＡＲＧＥＴ）を含み、該情報フィールドは、
   探索を継続するための次行アドレスか到達ターゲットに
   関する情報のどちらかを与え、前記一対のフラグは、情
   報フィールドの内容を特定し、そして（２）メモリの行
   と同数のセルを有する補助ベクトル（ＡＵＸ）が設けら
   れ、該補助ベクトルは、メモリ要素（Ｍ１）内の前記セ
   ルのフラグが、次行の探索を継続する必要性を伴ってタ
   ーゲットに到達したことを示すとき、ターゲット情報を
   前記次行に関連するセルに記憶するよう構成され、前記
   補助ベクトルの各セルは、前記メモリ要素（Ｍ１）のセ
   ルのものと同一の情報フィールド及び一対のフラグを含
   む、ことを特徴とする上記メモリ。
2. 【請求項２】 メモリ要素（Ｍ１）及び補助ベクトル
   （ＡＵＸ）の前記セル内の情報フィールドは、到達ター
   ゲットの情報用に、ターゲット識別及びそのターゲット
   に関連するマスクを表す値を記憶することを特徴とする
   請求項１記載のメモリ。
3. 【請求項３】 到達ターゲットの情報が複数のセルに共
   通するとき、前記複数のセルのうちの一つにおける前記
   情報フィールドも、到達ターゲットが関連するプレフィ
   ックスによりカバーし得るより短いプレフィックスに関
   する補助情報を記憶することを特徴とする請求項２記載
   のメモリ。
4. 【請求項４】 前記セルが、行内にて、調べられる入力
   ストリング部分、その部分に関連するマスク、及びその
   部分の長さに一対一対応したアドレスに置かれることを
   特徴とする請求項３記載のメモリ。
5. 【請求項５】 このようなメモリが、高速通信網のノー
   ドに対するルーティング表を実現し、前記プレフィック
   スが、前記通信網にて伝送される情報に関連する宛先ア
   ドレス又は宛先アドレスの部分であることを特徴とする
   請求項１〜４のいずれか一項に記載のメモリ。
6. 【請求項６】 前記通信網がインターネット網であるこ
   とを特徴とする請求項５記載のメモリ。
7. 【請求項７】 個々の情報項目の最重要部分を構成する
   プレフィックスの分析に基づいた情報探索用メモリを管
   理する方法であって、 前記情報は、それぞれのプレフィックス内の重要文字数
   を示すマスク情報、及び別の情報の組へのポインターと
   して使用されるターゲット情報と共に、メモリ要素（Ｍ
   １）のセルに記憶され、前記メモリ管理では、受信した
   文字ストリングの連続部分と、前記部分の長さの倍数で
   はない可変長を有する記憶されたプレフィックスの対応
   部分とを比較することを要し、最長プレフィックス一致
   に基づいた探索基準を実施するために、（１）メモリ要
   素（Ｍ１）の各セルは、一対のフラグ（ＧＯ，ＴＡＲＧ
   ＥＴ）に関連し、該一対のフラグは、セルが属する行に
   て探索操作が終了するか又は次の行に継続しなければな
   らないかを、それらの論理値により特定し、後者の場合
   には、可能なプレフィックスとの一致が特定行において
   見出されたならば、ターゲットに到達しており、（２）
   メモリ要素（Ｍ１）の全ての行は、補助ベクトルのセル
   に関連し、該補助ベクトルは、探索が終了する行ではな
   い行に対応して到達するターゲットに関する情報を記憶
   し、（３）前記部分の長さの倍数である長さを有するプ
   レフィックスに対応するセルの組内にて選択されたセル
   もまた、より短いプレフィックスに関するターゲット情
   報を記憶し、該より短いプレフィックスは、前記部分の
   長さの倍数長を有さず、倍数長を有する前記プレフィッ
   クスによりカバーされ得、前記セルは、探索の最終セル
   又は探索中の中間セルのどちらであるかに従って、メモ
   リ要素（Ｍ１）又は補助ベクトル（ＡＵＸ）のセルであ
   る、ことを特徴とする上記方法。
8. 【請求項８】 情報項目を削除するため、このような情
   報項目を含む行に到達するとき、（ａ）より短いプレフ
   ィックスに関連するターゲットにより表される可能な代
   用ターゲットに、メモリ又は補助ベクトル内のセルの前
   記組内にて到達し、（ｂ）このような代用ターゲットが
   存在するならば、それを削除されるべきプレフィックス
   の位置に記憶する、ことを特徴とする請求項７記載の方
   法。
9. 【請求項９】 削除される情報項目の探索中に調べられ
   る行全ての識別が、一時的に記憶され、また、置換しな
   いターゲット削除の場合、情報削除の結果空となった行
   内での後方チェックが行われ、関連識別が、メモリに関
   連する空行リストに記憶されることを特徴とする請求項
   ８記載の方法。