JP2000150852A - Solid state imaging device - Google Patents

Solid state imaging device

Info

Publication number
JP2000150852A
JP2000150852A JP10317791A JP31779198A JP2000150852A JP 2000150852 A JP2000150852 A JP 2000150852A JP 10317791 A JP10317791 A JP 10317791A JP 31779198 A JP31779198 A JP 31779198A JP 2000150852 A JP2000150852 A JP 2000150852A
Authority
JP
Japan
Prior art keywords
region
light receiving
channel stop
shift register
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10317791A
Other languages
Japanese (ja)
Inventor
Nobuo Sakashita
信男 坂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10317791A priority Critical patent/JP2000150852A/en
Publication of JP2000150852A publication Critical patent/JP2000150852A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress increase in a saturated signal amount at excessive light- amount incident. SOLUTION: A second conductive type well region 11 formed on a first conductive type semiconductor substrate 10, a light receiving part where a plurality of light receiving elements 1 comprising a first conductive type photoelectric conversion region IN formed on the well region 11 and a second conductive type positive-hole charge storage region 1P accumulated on the photoelectric conversion region IN are provided in matrix, a plurality of lines of vertical shift registers 3 which transfer the signal charge read out of the plurality of light receiving elements 1 in vertical direction, a horizontal shift register which transfers the signal charge from the plurality of lines of vertical shift registers 3 in horizontal direction, and a first channel top region 4 provided, in vertical direction, between the vertical shift register 3 and the light receiving element 1, are provided. Here, along the first channel stop region 4, a second channel stop region 4a is formed at a position deeper than the first channel stop region 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はビデオカメラ等に使
用して好適な固体撮像装置に関する。
The present invention relates to a solid-state imaging device suitable for use in a video camera or the like.

【0002】[0002]

【従来の技術】一般にビデオカメラは図3に示す如きイ
ンターライン転送方式のCCD固体撮像装置が使用され
ている。この図3につき説明するに、この図3はインタ
ーライン転送方式のCCD固体撮像装置の平面図を示
す。
2. Description of the Related Art Generally, a video camera uses an interline transfer type CCD solid-state imaging device as shown in FIG. Referring to FIG. 3, FIG. 3 is a plan view of an interline transfer type CCD solid-state imaging device.

【0003】この図3において、1はマトリックス状に
複数個例えば41万個が配された受光素子、2はこの各
受光素子1の垂直方向間を分離する垂直分離領域、3は
この受光素子1の列方向即ち垂直方向に沿い且つゲート
領域5を介して複数列配されたCCDより成る垂直シフ
トレジスタ、4はこの垂直シフトレジスタ3に沿って、
この垂直シフトレジスタ3と受光素子1との間に垂直方
向に連続的に配されたチャンネルストップ領域である水
平分離領域を示す。
In FIG. 3, reference numeral 1 denotes a light receiving element in which a plurality of, for example, 410,000 light receiving elements are arranged in a matrix, reference numeral 2 denotes a vertical separation region separating the light receiving elements 1 in a vertical direction, and reference numeral 3 denotes a light receiving element 1 A vertical shift register 4 composed of CCDs arranged in a plurality of columns along the column direction, that is, the vertical direction, and
The horizontal separation area, which is a channel stop area continuously arranged in the vertical direction between the vertical shift register 3 and the light receiving element 1, is shown.

【0004】斯るインターライン転送方式のCCD固体
撮像装置は各受光素子1から読み出した信号電荷を垂直
シフトレジスタ3により垂直方向に転送し、更に水平シ
フトレジスタ6にて順次水平方向に転送する。この水平
シフトレジスタ6の最終端にフローティングディヒュー
ジョンアンプ(FDA)等から成る出力回路である信号
電荷検出回路7を設け、この信号電荷検出回路7にて光
電変換して得られた信号電荷を電圧に変換して出力する
如くなされたものである。
In such an interline transfer type CCD solid-state image pickup device, signal charges read from each light receiving element 1 are transferred vertically by a vertical shift register 3 and further transferred horizontally by a horizontal shift register 6. At the end of the horizontal shift register 6, there is provided a signal charge detection circuit 7 which is an output circuit comprising a floating diffusion amplifier (FDA) and the like. And output it.

【0005】図4はこの図3のインターライン転送方式
のCCD固体撮像装置の一部拡大図を示し、図5はこの
図4の水平方向のX−X線断面図で、図6はこの図4の
垂直方向のY−Y線断面図である。この図4,図5及び
図6を参照して従来の固体撮像装置の例を更に説明す
る。
FIG. 4 is a partially enlarged view of the CCD solid-state imaging device of the interline transfer system shown in FIG. 3, FIG. 5 is a cross-sectional view taken along the line XX of FIG. 4, and FIG. 4 is a vertical sectional view taken along line YY of FIG. An example of a conventional solid-state imaging device will be further described with reference to FIGS.

【0006】図5及び図6において、10はシリコンよ
り成るN型半導体基板を示し、このN型半導体基板10
上の全域に亘って不純物濃度がPのP型ウェル11を設
ける。図3で示した受光素子1はこのP型ウェル11上
に光の強さに応じた信号電荷を蓄積する不純物濃度がN
+ のN型領域より成る光電変換領域1Nを設けると共に
この光電変換領域1N上に積層して、光の強さに応じた
正孔を蓄積する不純物濃度がP++のP型領域より成る正
孔蓄積領域1Pを形成したものである。
In FIGS. 5 and 6, reference numeral 10 denotes an N-type semiconductor substrate made of silicon.
A P-type well 11 having a P impurity concentration is provided over the entire upper region. The light receiving element 1 shown in FIG. 3 has an impurity concentration of N for accumulating signal charges corresponding to the light intensity on the P-type well 11.
+ Laminated on the photoelectric conversion region on 1N with N-type region provided a photoelectric conversion region 1N consisting of, positive impurity concentration to accumulate holes corresponding to the intensity of the light consists of P-type region of the P ++ The hole accumulation region 1P is formed.

【0007】この図5,図6例の受光素子1においては
縦型のオーバーフロードレインを構成しており、この受
光素子1の深さ方向のポテンシャルは図7の曲線20に
示す如く、表面のP型領域の正孔蓄積領域1Pで比較的
高ポテンシャルで一定であり、これよりポテンシャルが
低下し信号電荷蓄積領域であるN型領域の光電変換領域
1Nの略中央部で極小値まで下がり、その後このポテン
シャルが上昇し、P型ウェル11で極大となり、深さ方
向のバリア20aを形成し、その後このポテンシャルが
低下し、ドレインを構成するN型半導体基板10で所定
ポテンシャルまで下がる如きものであり、蓄積電荷21
がこの深さ方向のバリア20aを超えたときは、この超
えた電荷はドレインを構成するN型半導体基板10に流
れ出る如くなされている。
In the light receiving element 1 shown in FIGS. 5 and 6, a vertical overflow drain is formed. The potential of the light receiving element 1 in the depth direction is, as shown by a curve 20 in FIG. The potential is relatively high and constant in the hole accumulation region 1P of the type region, and the potential is lowered from this to fall to a local minimum value at substantially the center of the photoelectric conversion region 1N of the N-type region which is the signal charge accumulation region. The potential rises, reaches a maximum in the P-type well 11, forms a barrier 20a in the depth direction, and then decreases, and the potential drops to a predetermined potential in the N-type semiconductor substrate 10 constituting the drain. Charge 21
When the current exceeds the barrier 20a in the depth direction, the excess charge flows out to the N-type semiconductor substrate 10 constituting the drain.

【0008】また、この各受光素子1の垂直方向間に配
された垂直分離領域2は図6に示す如く、このP型ウェ
ル11の延長領域により形成する。
The vertical isolation region 2 arranged between the light receiving elements 1 in the vertical direction is formed by an extension region of the P-type well 11 as shown in FIG.

【0009】またこの受光素子1の列方向即ち垂直方向
に沿い且つゲート領域5を介して配されたCCDより成
る垂直シフトレジスタ3は図5に示す如く、垂直方向に
沿ってこのP型ウェル11上に所定幅の不純物濃度がP
+ のスミア抑圧のためのP型領域3Pを形成すると共に
その上に不純物濃度がN+ の信号電荷転送領域3Nを形
成したものである。
Further, as shown in FIG. 5, a vertical shift register 3 composed of a CCD arranged along the column direction, that is, the vertical direction of the light receiving element 1 and via the gate region 5 is provided with the P-type well 11 along the vertical direction. The impurity concentration of a predetermined width is P
A P-type region 3P for suppressing + smear is formed, and a signal charge transfer region 3N having an impurity concentration of N + is formed thereon.

【0010】またこの垂直シフトレジスタ3に沿って、
この垂直シフトレジスタ3と受光素子1との間に垂直方
向に連続的に配されたチャンネルストップ領域である水
平分離領域4は、図5に示す如くこのP型ウェル11上
に不純物濃度がP+ のP型領域を形成したものである。
この図4,図5,図6において、13及び14は夫々転
送電極である。
Along this vertical shift register 3,
As shown in FIG. 5, the horizontal separation region 4 which is a channel stop region continuously arranged in the vertical direction between the vertical shift register 3 and the light receiving element 1 has an impurity concentration of P + on the P-type well 11. Are formed.
In FIGS. 4, 5, and 6, reference numerals 13 and 14 are transfer electrodes, respectively.

【0011】従来のインターライン転送方式の固体撮像
装置は上述の如く構成されており、例えばこの受光素子
1に過大光量が入射したときには、この受光素子1の飽
和信号量QS 以上の信号電荷となるので、図7に示す如
く、この飽和信号量QS 以上の過剰な信号電荷はP型ウ
ェル11の深さ方向のバリア20aを超えN型半導体基
板10へ掃き捨てられる。
[0011] The solid-state imaging device of the conventional interline transfer system is constructed as described above, for example, when the incident excessive amount in the light receiving element 1, and the saturation signal amount Q S or more signal charges of the light receiving element 1 Therefore, as shown in FIG. 7, the excess signal charge exceeding the saturation signal amount Q S passes through the barrier 20 a in the depth direction of the P-type well 11 and is swept away to the N-type semiconductor substrate 10.

【0012】また、受光素子1に入射した光によって発
生した正孔(ホール)は図5に示すチャンネルストップ
領域である水平分離領域4を通り、この複数個の受光素
子1より成る受光部(イメージエリア)の周辺部分の接
地されている部分15を介してグランドへ流れる。
Further, holes generated by light incident on the light receiving element 1 pass through a horizontal separation area 4 which is a channel stop area shown in FIG. The current flows to the ground via the grounded portion 15 in the peripheral portion of the (area).

【0013】図8及び図9に模式的に、この過剰な信号
電荷の流れをルートBとして示し、この正孔(ホール)
の流れ(抜け)をルートAとして示す。図8は模式的平
面図、図9は模式的断面図である。
FIG. 8 and FIG. 9 schematically show the flow of the excess signal charge as route B.
Is shown as route A. FIG. 8 is a schematic plan view, and FIG. 9 is a schematic sectional view.

【0014】[0014]

【発明が解決しようとする課題】この従来のCCD固体
撮像装置においては図3に示す如くチャンネルストップ
領域である水平分離領域4はこれを形成するP+ 不純物
領域の幅は狭く且つ長いため抵抗値が高く、この為受光
素子1に過大光量が入射されたときには、チャンネルス
トップ領域である水平分離領域4において、過剰のホー
ル電流により電位変動が発生し、グランドレベルが上昇
する。
In this conventional CCD solid-state imaging device, as shown in FIG. 3, the horizontal separation region 4 which is a channel stop region has a resistance value because the width of the P + impurity region which forms it is small and long. Therefore, when an excessive amount of light is incident on the light receiving element 1, a potential fluctuation occurs due to an excessive hole current in the horizontal separation region 4 which is a channel stop region, and the ground level rises.

【0015】この為、図7の曲線22に示す如く深さ方
向のバリアが浅くなり飽和信号量QS が増大(ニー成分
が増加し)、受光素子1の動作特性が変化しN型半導体
基板10に掃き捨てることなく、この受光素子1の信号
電荷量が異常に増加する。
[0015] Therefore, in the depth direction as shown in curve 22 the barrier becomes shallow increased saturation signal amount Q S of FIG. 7 (knee component increases), N-type semiconductor substrate operating characteristics of the light receiving element 1 is changed The signal charge amount of the light receiving element 1 abnormally increases without being swept away to 10.

【0016】従って、この受光素子1に蓄積された信号
電荷を垂直シフトレジスタ3に読み出したときに、その
信号電荷がこの垂直シフトレジスタ3での最大取扱電荷
量以上だと、この信号電荷が溢れる現象が生じる不都合
がある。
Therefore, when the signal charges stored in the light receiving element 1 are read out to the vertical shift register 3 and the signal charges are equal to or larger than the maximum handled charge amount in the vertical shift register 3, the signal charges overflow. There is a disadvantage that the phenomenon occurs.

【0017】また受光部の周辺部分の接地された部分1
5から離れた部分ではチャンネルストップ領域4の抵抗
値が大きくなり受光素子1よりのホール電流の流れ(ホ
ールの抜け)が遅くなり、この飽和信号量Qs が受光部
内でバラツキが出る不都合があった。
A grounded portion 1 around the light receiving portion
The portion distant from the 5 flow hole current (leakage of holes) of the light receiving element 1 the resistance value of the channel stop region 4 increases is slow, the saturation signal amount Q s is a disadvantage that variation out by the light receiving portion Was.

【0018】本発明は斯かる点に鑑み、過大光量入射に
おける飽和信号量Qs の増加を抑えることができるよう
にすることを目的とする。
[0018] The present invention has been made in view of the points mow斯intended to be able to suppress an increase in the saturation signal amount Q s in excessive quantity incident.

【0019】[0019]

【課題を解決するための手段】本発明固体撮像装置は、
第1導電型の半導体基板上に形成された第2導電型のウ
エル領域と、このウエル領域上に形成されたこの第1導
電型の光電変換領域及びこの光電変換領域上に積層され
た第2導電型の正孔電荷蓄積領域より成る受光素子を複
数個マトリックス状に配した受光部と、この複数個の受
光素子から読み出された信号電荷を垂直方向に転送する
複数列の垂直シフトレジスタと、この複数列の垂直シフ
トレジスタよりの信号電荷を水平方向に転送する水平シ
フトレジスタと、この垂直シフトレジスタとこの受光素
子との間に垂直方向に設けられた第1のチャンネルスト
ップ領域とを有する固体撮像装置において、この第1の
チャンネルストップ領域に沿って、この第1のチャンネ
ルストップ領域より深い所に第2のチャンネルストップ
領域を形成したものである。
According to the present invention, there is provided a solid-state imaging device comprising:
A second conductivity type well region formed on the first conductivity type semiconductor substrate; a first conductivity type photoelectric conversion region formed on the well region; and a second conductivity type stacked on the photoelectric conversion region. A light receiving section in which a plurality of light receiving elements each formed of a conductive type hole charge storage region are arranged in a matrix; and a plurality of columns of vertical shift registers for vertically transferring signal charges read from the plurality of light receiving elements. A horizontal shift register for transferring signal charges from the plurality of columns of vertical shift registers in the horizontal direction, and a first channel stop region provided vertically between the vertical shift registers and the light receiving elements. In the solid-state imaging device, a second channel stop region is formed along the first channel stop region and deeper than the first channel stop region. It is.

【0020】斯かる本発明によれば第1のチャンネルス
トップ領域に沿って、この第1のチャンネルストップ領
域より深い所に第2のチャンネルストップ領域を形成し
たので、オーバーフローバリア部分即ちウエル領域に移
動した正孔(ホール)がこの第2のチャンネルストップ
領域及び第1のチャンネルストップ領域を通して受光部
の周辺部の接地されている部分を介してグランドへ流
れ、これにより過大光量入射における飽和信号量Qs
増加を抑えることができる。
According to the present invention, since the second channel stop region is formed along the first channel stop region and deeper than the first channel stop region, the second channel stop region moves to the overflow barrier portion, that is, the well region. The holes flow through the second channel stop region and the first channel stop region to the ground through the grounded portion in the periphery of the light receiving unit, and thereby the saturation signal amount Q in the case of excessive light incident. The increase in s can be suppressed.

【0021】[0021]

【発明の実施の形態】以下図1,図2,図3,図4を参
照して本発明固体撮像装置の実施の形態の例につき説明
しよう。この図1において、図5に対応する部分には同
一符号を付して示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a solid-state imaging device according to the present invention will be described below with reference to FIGS. 1, 2, 3 and 4. In FIG. 1, portions corresponding to FIG. 5 are denoted by the same reference numerals.

【0022】本例の固体撮像装置の平面図は図3と同様
であり、マトリックス状に複数個例えば41万個の受光
素子1を設け、この各受光素子1の垂直方向間に垂直分
離領域2を配する。またこの受光素子1の列方向即ち垂
直方向に沿い且つゲート領域5を介してCCDより成る
複数列の垂直シフトレジスタ3を配し、この垂直シフト
レジスタ3に沿って、この垂直シフトレジスタ3と受光
素子1と間に垂直方向に連続的にチャンネルストップ領
域即ち水平分離領域4を配する。
The plan view of the solid-state image pickup device of this embodiment is the same as that of FIG. 3, and a plurality of, for example, 410,000 light receiving elements 1 are provided in a matrix, and a vertical separation region 2 is provided between the light receiving elements 1 in the vertical direction. Distribute. A plurality of columns of vertical shift registers 3 composed of CCDs are arranged along the column direction, that is, the vertical direction of the light receiving element 1 and through a gate region 5. A channel stop area, that is, a horizontal separation area 4 is continuously arranged in the vertical direction between the element 1.

【0023】また本例の一部拡大図も図4と同様で、本
例による図4の垂直方向Y−Y線断面図は図6と略同様
であるが、本例においてはこの水平方向のX−X線断面
図を図1に示す如く構成する。この図1及び図6を参照
して、本例の固体撮像装置を説明する。
The partially enlarged view of this embodiment is also the same as FIG. 4, and the vertical sectional view taken along the line Y--Y of FIG. 4 according to this embodiment is substantially the same as that of FIG. The sectional view taken along the line XX is configured as shown in FIG. The solid-state imaging device according to the present embodiment will be described with reference to FIGS.

【0024】本例においては図1,図6に示す如くシリ
コンより成るN型半導体基板10上に全域に亘って不純
物濃度がPのP型ウェル11を設ける。受光素子1はこ
のP型ウェル11上に光の強さに応じた信号電荷を蓄積
する不純物濃度がN+ のN型領域より成る光電変換領域
1Nを設けると共にこの光電変換領域1N上に積層して
光の強さに応じた正孔を蓄積する不純物濃度がP++のP
型領域より成る正孔蓄積領域1Pを形成したものであ
る。
In this embodiment, as shown in FIGS. 1 and 6, a P-type well 11 having an impurity concentration of P is provided on an N-type semiconductor substrate 10 made of silicon over the entire region. The light receiving element 1 is provided with a photoelectric conversion region 1N composed of an N-type region having an impurity concentration of N + for accumulating signal charges corresponding to the intensity of light on the P-type well 11 and stacked on the photoelectric conversion region 1N. The concentration of the impurity that accumulates holes according to the light intensity is P ++
A hole accumulation region 1P composed of a mold region is formed.

【0025】この図1,図6例の受光素子1においては
夫々縦型のオーバーフロードレインを構成しており、こ
の受光素子1の深さ方向のポテンシャルは図7の曲線2
0に示す如く表面のP型領域の正孔蓄積領域1Pで比較
的高ポテンシャルで一定であり、これより信号電荷蓄積
領域であるN型領域の光電変換領域1Nで急激に低下
し、この光電変換領域1Nの中間部で極小値となり、そ
の後このポテンシャルが上昇し、P型ウェル11で極大
値となり深さ方向のバリア20aを形成し、その後この
ポテンシャルが低下し、ドレインを構成するシリコンの
N型半導体基板10で所定ポテンシャルまで下がる如き
ものであり、蓄積電荷21がこの深さ方向のバリア20
aを超えたときは、この超えた電荷はドレインを構成す
るN型半導体基板10に掃き捨てられる如くなされてい
る。
Each of the light receiving elements 1 of FIGS. 1 and 6 forms a vertical overflow drain, and the potential of the light receiving element 1 in the depth direction is represented by a curve 2 in FIG.
As shown in FIG. 0, the potential is relatively high and constant in the hole accumulation region 1P of the P-type region on the surface, and then drops sharply in the photoelectric conversion region 1N of the N-type region, which is the signal charge accumulation region. The potential becomes a minimum value in the middle portion of the region 1N, and then this potential rises and becomes a maximum value in the P-type well 11 to form a barrier 20a in the depth direction. The potential of the semiconductor substrate 10 is lowered to a predetermined potential.
When it exceeds a, the excess charge is swept away by the N-type semiconductor substrate 10 constituting the drain.

【0026】またこの受光素子1の列方向即ち垂直方向
に沿い且つゲート領域5を介して配されたCCDより成
る垂直シフトレジスタ3は図1に示す如く、垂直方向に
沿ってこのP型ウェル11上に所定幅の不純物濃度がP
+ のスミア抑圧のためのP型領域3Pを形成すると共に
その上に不純物濃度がN+ の信号電荷転送領域3Nを形
成したものである。
As shown in FIG. 1, the vertical shift register 3 composed of a CCD arranged along the column direction, that is, the vertical direction of the light receiving element 1 and via the gate region 5, has the P-type well 11 along the vertical direction. The impurity concentration of a predetermined width is P
A P-type region 3P for suppressing + smear is formed, and a signal charge transfer region 3N having an impurity concentration of N + is formed thereon.

【0027】またこの垂直シフトレジスタ3に沿って、
この垂直シフトレジスタ3と受光素子1との間に垂直方
向に連続的に配されたチャンネルストップ領域である水
平分離領域4は図1に示す如く、このP型ウエル11上
に不純物濃度がP+ のP型領域により形成する如くす
る。
Along this vertical shift register 3,
As shown in FIG. 1, the horizontal separation region 4 which is a channel stop region continuously arranged in the vertical direction between the vertical shift register 3 and the light receiving element 1 has an impurity concentration of P + on the P-type well 11. Of P-type regions.

【0028】本例においては、図1に示す如く、このチ
ャンネルストップ領域4に沿って、このチャンネルスト
ップ領域4の深さ方向の下側のP型ウエル11中に不純
物濃度がP+ のP型領域より成るチャンネルストップ領
域4と同様のチャンネルストップ領域4aを形成する如
くする。
In this embodiment, as shown in FIG. 1, along the channel stop region 4, a P-type well having an impurity concentration of P + is formed in a P-type well 11 below the channel stop region 4 in the depth direction. A channel stop region 4a similar to the channel stop region 4 is formed.

【0029】この図1,図3,図4,図6において、1
3及び14は夫々転送電極で、例えばポリシリコンの2
層構造により形成する如くする。
In FIG. 1, FIG. 3, FIG. 4, and FIG.
Reference numerals 3 and 14 denote transfer electrodes, for example, polysilicon 2
It is formed by a layer structure.

【0030】斯かる本例によればチャンネルストップ領
域4に沿って、このチャンネルストップ領域4より深い
所にチャンネルストップ領域4aを形成したので、模式
図8及び図9のルートA及びルートBの外に模式図2に
ルートCとして示す如く、オーバーフローバリア部分、
即ちP型ウエル11に移動した正孔(ホール)がこのチ
ャンネルストップ領域4a→このチャンネルストップ領
域4を通して受光部の周辺部の接地されている部分15
を介してグランドへ流れ、これにより過大光量入射にお
ける飽和信号量Qs の増加を抑えることができる。
According to the present embodiment, the channel stop area 4a is formed at a position deeper than the channel stop area 4 along the channel stop area 4, so that the channel stop area 4a is located outside the route A and the route B shown in FIGS. As shown in FIG. 2 as a route C, an overflow barrier portion;
That is, the holes moved to the P-type well 11 pass through the channel stop region 4a → the grounded portion 15 around the light receiving portion through the channel stop region 4.
Via stream to the ground, thereby making it possible to suppress an increase of the saturation signal amount Q s in excessive quantity incident.

【0031】従って、受光素子1に過大光量が入射して
も、グランドレベルの変動を抑えることができ、受光素
子1の飽和信号量Qs の変動を抑えることができる利益
がある。
[0031] Therefore, even if the incident excessive amount in the light receiving element 1, it is possible to suppress the fluctuation of the ground level, there is a benefit that can suppress variation in the saturation signal amount Q s of the light-receiving element 1.

【0032】尚、本発明は上述例に限ることなく、本発
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
It is to be noted that the present invention is not limited to the above-described example, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

【0033】[0033]

【発明の効果】本発明によれば、受光素子に過大光量が
入射しても、グランドレベルの変動を抑えることがで
き、過大光量入射における受光素子の飽和信号量QS
増加を抑えることができる利益がある。
According to the present invention, even if the incident excessive amount to the light receiving element, it is possible to suppress the fluctuation of the ground level, it is possible to suppress the increase of the saturation signal amount Q S of the light receiving element in an excessive amount incident There are benefits that can be done.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明固体撮像装置の実施の形態の例の要部の
水平方向断面図である。
FIG. 1 is a horizontal sectional view of a main part of an example of an embodiment of a solid-state imaging device according to the present invention.

【図2】本発明の説明に供する模式的断面図である。FIG. 2 is a schematic sectional view for explaining the present invention.

【図3】固体撮像装置の例の平面図である。FIG. 3 is a plan view of an example of a solid-state imaging device.

【図4】図3の一部拡大図である。FIG. 4 is a partially enlarged view of FIG. 3;

【図5】従来の固体撮像装置の例の要部の水平方向断面
図である。
FIG. 5 is a horizontal sectional view of a main part of an example of a conventional solid-state imaging device.

【図6】従来の固体撮像装置の例の要部の垂直方向断面
図である。
FIG. 6 is a vertical sectional view of a main part of an example of a conventional solid-state imaging device.

【図7】本発明の説明に供する線図である。FIG. 7 is a diagram for describing the present invention.

【図8】従来の固体撮像装置の例の説明に供する模式的
平面図である。
FIG. 8 is a schematic plan view for explaining an example of a conventional solid-state imaging device.

【図9】従来の固体撮像装置の例の説明に供する模式的
断面図である。
FIG. 9 is a schematic cross-sectional view for explaining an example of a conventional solid-state imaging device.

【符号の説明】[Explanation of symbols]

1…受光素子、1P…正孔蓄積領域、1N…光電変換領
域、3…垂直シフトレジスタ、4,4a…チャンネルス
トップ領域、6…水平シフトレジスタ、10…N型半導
体基板、11…P型ウェル、15…接地部分
DESCRIPTION OF SYMBOLS 1 ... Light receiving element, 1P ... Hole accumulation area, 1N ... Photoelectric conversion area, 3 ... Vertical shift register, 4, 4a ... Channel stop area, 6 ... Horizontal shift register, 10 ... N-type semiconductor substrate, 11 ... P-type well , 15 ... ground part

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体基板上に形成された
第2導電型のウエル領域と、前記ウエル領域上に形成さ
れた前記第1導電型の光電変換領域及び前記光電変換領
域上に積層された前記第2導電型の正孔電荷蓄積領域よ
り成る受光素子を複数個マトリックス状に配した受光部
と、前記複数個の受光素子から読み出された信号電荷を
垂直方向に転送する複数列の垂直シフトレジスタと、前
記複数列の垂直シフトレジスタよりの信号電荷を水平方
向に転送する水平シフトレジスタと、前記垂直シフトレ
ジスタと前記受光素子との間に垂直方向に設けられた第
1のチャンネルストップ領域とを有する固体撮像装置に
おいて、前記第1のチャンネルストップ領域に沿って、
前記第1のチャンネルストップ領域より深い所に第2の
チャンネルストップ領域を形成したことを特徴とする固
体撮像装置。
A first conductive type well region formed on a first conductive type semiconductor substrate; a first conductive type photoelectric conversion region formed on the well region; and a second conductive type well region formed on the well region. A light-receiving section in which a plurality of light-receiving elements each including the second conductivity type hole charge accumulation regions are arranged in a matrix; and a plurality of light-receiving sections for vertically transferring signal charges read from the plurality of light-receiving elements. A vertical shift register of columns, a horizontal shift register for transferring signal charges from the vertical shift registers of the plurality of columns in a horizontal direction, and a first vertical shift register provided between the vertical shift register and the light receiving element. In the solid-state imaging device having a channel stop region, along the first channel stop region,
A solid-state imaging device, wherein a second channel stop region is formed at a position deeper than the first channel stop region.
JP10317791A 1998-11-09 1998-11-09 Solid state imaging device Pending JP2000150852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10317791A JP2000150852A (en) 1998-11-09 1998-11-09 Solid state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10317791A JP2000150852A (en) 1998-11-09 1998-11-09 Solid state imaging device

Publications (1)

Publication Number Publication Date
JP2000150852A true JP2000150852A (en) 2000-05-30

Family

ID=18092090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10317791A Pending JP2000150852A (en) 1998-11-09 1998-11-09 Solid state imaging device

Country Status (1)

Country Link
JP (1) JP2000150852A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165462A (en) * 2002-11-14 2004-06-10 Sony Corp Solid-state imaging device and its manufacturing method
JP2011003931A (en) * 2010-09-21 2011-01-06 Sony Corp Solid-state imaging device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165462A (en) * 2002-11-14 2004-06-10 Sony Corp Solid-state imaging device and its manufacturing method
KR101044562B1 (en) * 2002-11-14 2011-06-28 소니 주식회사 Solid-state imaging device and method for manufacturing the same
US8115268B2 (en) 2002-11-14 2012-02-14 Sony Corporation Solid-state imaging device with channel stop region with multiple impurity regions in depth direction and method for manufacturing the same
US8431976B2 (en) 2002-11-14 2013-04-30 Sony Corporation Solid-state imaging device with channel stop region with multiple impurity regions in depth direction
JP2011003931A (en) * 2010-09-21 2011-01-06 Sony Corp Solid-state imaging device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5051797A (en) Charge-coupled device (CCD) imager and method of operation
US9147708B2 (en) Solid-state image sensor and camera
KR101159032B1 (en) Solid-state imaging device
JPS5819080A (en) Solid-state image sensor
JP4109858B2 (en) Solid-state imaging device
US20160020242A1 (en) Solid-state image pickup device
JP2009510777A (en) Photodetector and N-type layer structure for improved collection
JP4236169B2 (en) Solid-state imaging device
JP5243983B2 (en) Solid-state image sensor with built-in electron multiplication function
EP0453530B1 (en) Solid-state image sensor
KR100545972B1 (en) Solid state pickup device and driving method thereof
JP4236168B2 (en) Solid-state imaging device
JP2012529158A (en) CCD image sensor having a plurality of overflow drains and image acquisition apparatus having the image sensor
JP2005109021A (en) Solid state imaging device
JP2000150852A (en) Solid state imaging device
KR100247831B1 (en) Solid state image pick-up device
JP2894235B2 (en) Solid-state imaging device
JP3047965B2 (en) Solid-state imaging device
JP2006319184A (en) Solid-state imaging device and camera
JPS60244063A (en) Solid-state image pickup element
JPH07235657A (en) Solid-state image sensor
JP3711678B2 (en) Solid-state image sensor
JP2576813B2 (en) Manufacturing method of vertical overflow image sensor
JP3092156B2 (en) Solid-state imaging device
JP2000012826A (en) Solid-state image pickup device