JP2000150629A - Mounting/dismounting method for wefer using electrostatic chuck - Google Patents

Mounting/dismounting method for wefer using electrostatic chuck

Info

Publication number
JP2000150629A
JP2000150629A JP32577298A JP32577298A JP2000150629A JP 2000150629 A JP2000150629 A JP 2000150629A JP 32577298 A JP32577298 A JP 32577298A JP 32577298 A JP32577298 A JP 32577298A JP 2000150629 A JP2000150629 A JP 2000150629A
Authority
JP
Japan
Prior art keywords
wafer
film
electrostatic chuck
attracted
pdas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32577298A
Other languages
Japanese (ja)
Inventor
Hajime Inoue
肇 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32577298A priority Critical patent/JP2000150629A/en
Publication of JP2000150629A publication Critical patent/JP2000150629A/en
Pending legal-status Critical Current

Links

Landscapes

  • Jigs For Machine Tools (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To smoothly release a wafer from an electrostatic chuck even if a thick insulating film or a film of high dielectric constant is formed on a to-be-attracted surface side of the wafer. SOLUTION: Using an electrostatic chuck 1 which allows a dielectric body to exhibit an attractive force under a DC voltage, a wafer 2 is attracted and held, and then the wafer 2 is released from the electrostatic chuck 1. Here, before mounting/dismounting of the wafer 2 by the electrostatic chuck 1, a conductive film comprising is formed on a to-be-attracted surface 2a side of the wafer 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造プロセ
スにて用いられる静電チャックによりウエハの保持吸着
および離脱を行うに際してのウエハの着脱方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of attaching and detaching a wafer when holding and adsorbing and releasing a wafer by an electrostatic chuck used in a semiconductor manufacturing process.

【0002】[0002]

【従来の技術】一般に、エッチング装置、CVD装置、
スパッタ装置等の半導体製造装置においては、装置内に
てウエハを処理するうえで、これを所定位置に固定する
ため、静電チャックが用いられている。
2. Description of the Related Art Generally, an etching apparatus, a CVD apparatus,
2. Description of the Related Art In a semiconductor manufacturing apparatus such as a sputtering apparatus, an electrostatic chuck is used to fix a wafer at a predetermined position when processing a wafer in the apparatus.

【0003】静電チャックは、絶縁体からなる誘導体
と、この誘導体に誘電分極を起こさせるための導体から
なる電極とを備えて構成されるもので、電極に直流高圧
電源が接続され、この直流高圧電源から電極に直流電圧
が印加されることにより誘電体が誘電分極を起こし、こ
れによって吸着力を発揮するものである。すなわち、こ
の静電チャックによれば、直流電圧の印加によって誘電
体に吸着力を発揮させることにより、その誘電体上にウ
エハを吸着保持することができるのである。
[0003] An electrostatic chuck is provided with a dielectric composed of an insulator and an electrode composed of a conductor for causing dielectric polarization in the dielectric. A DC high-voltage power supply is connected to the electrode. When a DC voltage is applied to the electrodes from a high-voltage power supply, the dielectric causes dielectric polarization, thereby exerting an attractive force. In other words, according to this electrostatic chuck, by applying a DC voltage to the dielectric to exert a suction force, the wafer can be suction-held on the dielectric.

【0004】また、このように静電チャック上にウエハ
を保持して所望の処理を行った後、その静電チャックか
らウエハを離脱するには、静電チャックに蓄積された電
荷を除去するべく先に印加した電圧と逆極性の電圧を印
加し、あるいはウエハに蓄積された電荷を除去するべく
そのウエハにプラズマを照射する、といったことがなさ
れている。
Further, after the wafer is held on the electrostatic chuck and the desired processing is performed, the wafer is detached from the electrostatic chuck in order to remove electric charges accumulated in the electrostatic chuck. A voltage having a polarity opposite to that of the previously applied voltage is applied, or the wafer is irradiated with plasma in order to remove electric charges accumulated on the wafer.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
たように静電チャックを用いてウエハの着脱を行う場合
には、そのウエハの被吸着面側に絶縁膜が厚く形成され
ていたり誘電率の高い膜が形成されていると、被吸着面
には静電チャック上での保持吸着によって大量の電荷が
蓄積されるので、逆極性の電圧印加やプラズマ照射を行
っても蓄積された電荷が完全に除去できず、ウエハ離脱
時に静電チャック上でウエハが飛び跳ねるようにあばれ
てしまう現象(以下、この現象を「ビビリ」と称す)が
生じてしまうおそれがある。このようなビビリの発生
は、ウエハ離脱後におけるウエハの搬送過程でのトラブ
ルの発生やウエハ自体の割れ等を招いてしまうこととな
る。つまり、上述した従来のウエハ着脱方法では、ウエ
ハの残留電荷によって静電チャック上からのウエハ離脱
がスムーズに行えず、搬送トラブルやウエハ割れの原因
となるおそれがある。
However, when a wafer is attached and detached by using an electrostatic chuck as described above, a thick insulating film is formed on the surface to be attracted of the wafer or the wafer has a high dielectric constant. When a film is formed, a large amount of electric charge is accumulated on the surface to be attracted by holding and adsorbing on the electrostatic chuck, so that the accumulated electric charge is completely removed even when a reverse polarity voltage is applied or plasma irradiation is performed. There is a possibility that a phenomenon in which the wafer cannot be removed and the wafer jumps on the electrostatic chuck when the wafer is separated (hereinafter, this phenomenon is referred to as “chatter”) may occur. The occurrence of such chatters may cause troubles in the process of transporting the wafer after the wafer is detached, crack the wafer itself, and the like. In other words, in the above-described conventional wafer mounting / removing method, the wafer cannot be smoothly separated from the electrostatic chuck due to the residual charge of the wafer, which may cause a transport trouble or a wafer crack.

【0006】そこで、本発明は、かかる問題点を解決す
るために、静電チャック上からのウエハ離脱をスムーズ
に行うことを可能にするウエハの着脱方法を提供するこ
とを目的とする。
Accordingly, an object of the present invention is to provide a method of attaching and detaching a wafer that enables the wafer to be smoothly detached from the electrostatic chuck in order to solve such a problem.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために案出された静電チャックを用いたウエハの
着脱方法で、直流電圧の印加によって誘電体に吸着力を
発揮させる静電チャックを用いて、その静電チャックの
誘電体上にウエハを吸着保持した後に、そのウエハを前
記静電チャックから離脱するウエハの着脱方法であっ
て、前記静電チャックによるウエハの着脱に先立ち、そ
のウエハの被吸着面側に導電性を有した膜を形成してお
くことを特徴とする。
According to the present invention, there is provided a method of attaching / detaching a wafer using an electrostatic chuck devised to achieve the above-mentioned object, wherein a static electricity is exerted on a dielectric by applying a DC voltage. A method of attaching / detaching a wafer, wherein the wafer is detached from the electrostatic chuck after adsorbing and holding the wafer on a dielectric material of the electrostatic chuck using an electric chuck. It is characterized in that a film having conductivity is formed on the surface to be attracted of the wafer.

【0008】上記手順のウエハの着脱方法によれば、ウ
エハの被吸着面側には導電性を有した膜が形成されてい
るので、静電チャック上での吸着保持によって被吸着面
に電荷が蓄積されても、導電性を有した膜があることで
電荷が除電され易くなる。すなわち、ウエハを静電チャ
ックから離脱する際に除電処理を行えば、ウエハの被吸
着面における残留電荷を除去し得るようになる。
According to the above-described procedure for attaching and detaching a wafer, since a conductive film is formed on the surface to be attracted of the wafer, electric charges are formed on the surface to be attracted by suction and holding on the electrostatic chuck. Even if the charge is accumulated, the charge is easily removed by the presence of the conductive film. That is, if the static elimination process is performed when the wafer is separated from the electrostatic chuck, the residual charge on the surface to be attracted of the wafer can be removed.

【0009】[0009]

【発明の実施の形態】以下、図面に基づき本発明に係わ
る静電チャックを用いたウエハの着脱方法について説明
する。図1は、ウエハの被吸着面側に形成された膜の積
層状態とウエハ離脱時に発生するビビリ度との関係を示
す説明図であり、図2は、静電チャックによるウエハの
着脱時の状態の概念図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for attaching and detaching a wafer using an electrostatic chuck according to the present invention will be described with reference to the drawings. FIG. 1 is an explanatory view showing the relationship between the state of lamination of films formed on the surface to be attracted of a wafer and the degree of chatter generated when the wafer is detached. FIG. 2 shows the state when the wafer is attached and detached by an electrostatic chuck. FIG.

【0010】ここでは、先ず、本実施の形態におけるウ
エハの着脱方法の概要について説明する。本実施の形態
のウエハ着脱方法では、図2(a)に示すように、直流
電圧の印加によって誘電体に吸着力を発揮させる静電チ
ャック1を用いて、その静電チャック1上にウエハ2を
吸着保持し、そのウエハ2を所定位置に固定する。そし
て、その状態でウエハ2に対してエッチング、CVDま
たはスパッタリングといった所望の処理を行った後に、
吸着保持されているウエハ2を静電チャック1上から離
脱する。
First, an outline of a method of attaching and detaching a wafer according to the present embodiment will be described. In the wafer attaching / detaching method according to the present embodiment, as shown in FIG. 2A, an electrostatic chuck 1 that exerts a suction force on a dielectric material by applying a DC voltage is used, and the wafer 2 is placed on the electrostatic chuck 1. And the wafer 2 is fixed at a predetermined position. Then, after performing a desired process such as etching, CVD, or sputtering on the wafer 2 in that state,
The wafer 2 held by suction is released from the electrostatic chuck 1.

【0011】このとき、静電チャック1では、図2
(b)に示すように、逆極性の電圧印加またはプラズマ
照射による除電処理を行った後に、この静電チャック1
に埋設されているリフトピン3をリフトアップすること
により、ウエハ2を静電チャック1上から離脱させる。
ただし、このウエハ2のリフトアップ時に、ウエハ2の
被吸着面2aに残留電荷が多く残っていると、既に従来
技術の項で説明したように、ウエハ2がリフトピン3上
であばれるビビリが発生してしまう。
At this time, in the electrostatic chuck 1, FIG.
As shown in (b), after performing a static elimination process by applying a voltage of reverse polarity or irradiating plasma, the electrostatic chuck 1
The wafer 2 is detached from the electrostatic chuck 1 by lifting up the lift pins 3 embedded in the wafer.
However, if a large amount of residual charge remains on the attracted surface 2a of the wafer 2 when the wafer 2 is lifted up, chattering of the wafer 2 on the lift pins 3 occurs as already described in the section of the prior art. Would.

【0012】これを防ぐために、本実施の形態のウエハ
着脱方法では、ウエハ2を静電チャック1上に吸着保持
させるのに先立って、そのウエハ2の被吸着面2a側に
導電性を有した膜を形成しておく。詳しくは、図1
(a)〜(e)に示すように、ウエハ2の被吸着面2a
側に絶縁膜として厚く積層されたLP-TEOS(Low Pressure
TEOS;TEOSはSi(OC2H5)4の略称)膜に加えて、キャパシ
タ形成等に用いられるポリシリコン系の導電膜であるPD
AS(Phosphine doped a-Si)膜を形成しておく。これに
より、ウエハ2の離脱時に発生するビビリ度は、図1
(f)のPDAS膜が形成されていない場合、すなわち被吸
着面2aから550nm厚のLP-TEOS 膜と同じく550
nm厚のLP-TEOS 膜とが順に積層されている場合に比べ
て、明らかに低減されていることが分かる。
In order to prevent this, in the wafer attaching / detaching method of the present embodiment, prior to causing the wafer 2 to be attracted and held on the electrostatic chuck 1, the wafer 2 has conductivity on the surface 2a to be attracted. A film is formed. See Figure 1
As shown in (a) to (e), the attracted surface 2a of the wafer 2
LP-TEOS (Low Pressure)
TEOS; TEOS is an abbreviation for Si (OC 2 H 5 ) 4 ) PD, a polysilicon-based conductive film used for forming capacitors, etc.
An AS (Phosphine doped a-Si) film is formed in advance. As a result, the degree of chatter generated when the wafer 2 is detached is as shown in FIG.
(F) When the PDAS film is not formed, that is, as in the case of the LP-TEOS film having a thickness of 550 nm,
It can be seen that it is clearly reduced as compared with the case where the LP-TEOS film having a thickness of nm is laminated in order.

【0013】ここでいうビビリ度とは、ウエハ2にビビ
リが発生する度合いをいい、その値が高いほど発生する
ビビリが大きいものとする。また、ビビリ度を表す図中
において、横軸はサンプル数(ウエハの枚数)を表すも
のとする。
The degree of chatter here means the degree of chatter on the wafer 2. The higher the value, the greater the chatter generated. In the figure showing the chatter degree, the horizontal axis represents the number of samples (the number of wafers).

【0014】被吸着面2a側のPDAS膜によってビビリ度
の低減が図れるのは、以下に述べる理由による。すなわ
ち、図1(f)のPDAS膜が形成されていない場合は、被
吸着面2aに形成された絶縁層(LP-TEOS 膜)の厚さに
対応した分だけ電荷が蓄積され(絶縁膜層が厚いほど蓄
積電荷も多い)、除電処理を行った後も大量の残留電荷
が残り、ウエハ2の離脱時のビビリ度が高くなってしま
うのに対し、図1(a)〜(e)のPDAS膜が形成されて
いる場合には、そのPDAS膜があることで被吸着面2aに
蓄積された電荷が除電され易くなり、リフトピン3上に
おけるウエハ2のビビリの発生を抑えられるようになる
からである。
The reason why the degree of chatter can be reduced by the PDAS film on the side of the surface to be attracted 2a is as follows. That is, when the PDAS film shown in FIG. 1F is not formed, charges are accumulated by an amount corresponding to the thickness of the insulating layer (LP-TEOS film) formed on the surface to be attracted 2a (the insulating film layer). The larger the thickness, the larger the accumulated charge.) Even after performing the charge removal processing, a large amount of residual charge remains and the degree of chattering when the wafer 2 is detached increases, as opposed to FIGS. 1 (a) to 1 (e). When a PDAS film is formed, the presence of the PDAS film makes it easier to remove charges accumulated on the surface to be attracted 2a, thereby suppressing the occurrence of chattering of the wafer 2 on the lift pins 3. It is.

【0015】このPDAS膜の形成位置は、被吸着面2aに
近いほど好適である。これは、PDAS膜よりも被吸着面2
a側に位置するLP-TEOS 膜、すなわちPDAS膜の形成以降
に成膜されたLP-TEOS 膜での蓄積電荷のみが、ウエハ2
の離脱時のビビリ発生に影響を与えていると考えられる
からである。
The position where the PDAS film is formed is preferably as close to the adsorption surface 2a as possible. This is the adsorption surface 2 more than the PDAS film.
Only the accumulated charge in the LP-TEOS film located on the side a, that is, the LP-TEOS film formed after the formation of the PDAS film is
This is because it is considered that this has affected the occurrence of chatter at the time of withdrawal.

【0016】例えば、図1(a)に示すように被吸着面
2aから550nm厚のLP-TEOS 膜と同じく550nm
厚のLP-TEOS 膜と300nm厚のPDAS膜とが順に積層さ
れている場合と、図1(b)に示すように550nm厚
のLP-TEOS 膜同士の間に300nm厚のPDAS膜が位置し
ている場合とでは、LP-TEOS 膜のトータル膜厚が110
0nmと同一であっても、図1(b)の場合のほうが、
静電チャック1に面するLP-TEOS 膜の膜厚が550nm
と薄いことから、ウエハ2の離脱時に発生するビビリ度
も低くなっていることが分かる。
For example, as shown in FIG. 1A, the 550 nm thick LP-TEOS film is 550 nm thick from the surface 2a to be attracted.
When the LP-TEOS film having a thickness of 300 nm and the PDAS film having a thickness of 300 nm are laminated in order, the PDAS film having a thickness of 300 nm is located between the LP-TEOS films having a thickness of 550 nm as shown in FIG. The total film thickness of the LP-TEOS film is 110
Even if it is the same as 0 nm, the case of FIG.
The thickness of the LP-TEOS film facing the electrostatic chuck 1 is 550 nm
This indicates that the chatter generated when the wafer 2 is detached is also low.

【0017】つまり、PDAS膜の形成以降に成膜されるLP
-TEOS 膜の膜厚を減らして、PDAS膜の形成位置を被吸着
面2aに近づければ、静電チャック1に面するLP-TEOS
膜の膜厚が薄くなるので、ウエハ2の離脱時のビビリ発
生が抑えられるようになる。
That is, the LP film formed after the PDAS film is formed
LP-TEOS facing the electrostatic chuck 1 by reducing the thickness of the -TEOS film and bringing the formation position of the PDAS film closer to the attracted surface 2a
Since the thickness of the film is reduced, occurrence of chatter when the wafer 2 is detached can be suppressed.

【0018】また、PDAS膜の膜厚は、厚く形成するほど
好適である。これは、PDAS膜が厚いほど、被吸着面2a
における残留電荷を除去し易くなると考えられるからで
ある。
The thickness of the PDAS film is preferably as large as possible. This is because the thicker the PDAS film, the more the surface 2a to be adsorbed
This is because it is considered that the residual charges in the above are easily removed.

【0019】例えば、図1(a)および(b)に示すよ
うにPDAS膜が300nm厚の場合に比べて、図1(c)
に示すようにPDAS膜がトータルで600nm厚の場合に
は、ウエハ2の離脱時に発生するビビリ度も低くなって
いることが分かる。さらには、図1(c)〜(e)に示
すように、PDAS膜の膜厚が厚くなるのに従って、ウエハ
2の離脱時に発生するビビリ度も少しずつ低くなってい
る。つまり、PDAS膜は、その膜厚を厚くするほど、ウエ
ハ2の離脱時のビビリ発生を抑えられるようになる。
For example, as shown in FIGS. 1A and 1B, the PDAS film has a thickness of 300 nm as compared with FIG.
As shown in FIG. 7, when the PDAS film has a total thickness of 600 nm, the chatter generated when the wafer 2 is detached is also low. Further, as shown in FIGS. 1C to 1E, as the thickness of the PDAS film increases, the degree of chatter generated when the wafer 2 is detached gradually decreases. That is, as the thickness of the PDAS film is increased, occurrence of chatter when the wafer 2 is detached can be suppressed.

【0020】以上のように、本実施の形態のウエハ着脱
方法によれば、予めウエハ2の被吸着面2a側にPDAS膜
を形成しておくことにより、LP-TEOS 膜のトータル膜厚
が厚く大量の電荷が蓄積される場合等であっても、除電
処理によって蓄積された電荷を除去してウエハ2の離脱
時のビビリ発生を抑えることが可能になる。特に、PDAS
膜の形成は、その形成位置がウエハ2の被吸着面2aに
近いほど、あるいはその膜厚が厚いほど、ビビリ発生を
抑えるのに好適なものとなる。
As described above, according to the wafer attaching / detaching method of the present embodiment, the total thickness of the LP-TEOS film is increased by forming the PDAS film on the attracted surface 2a side of the wafer 2 in advance. Even when a large amount of electric charge is accumulated, it is possible to remove the electric charge accumulated by the charge elimination process and suppress occurrence of chatter when the wafer 2 is detached. In particular, PDAS
The more the film is formed, the closer the formation position is to the attracted surface 2a of the wafer 2 or the thicker the film is, the more suitable it is to suppress chattering.

【0021】したがって、本実施の形態のウエハ着脱方
法を用いれば、ウエハ搬送トラブルやウエハ割れ等の原
因となるビビリの発生を抑え、静電チャック1上からの
ウエハ2の離脱をスムーズに行い得るようになる。さら
には、ウエハ搬送トラブルの低減によって半導体製造装
置における生産性が向上するとともに、ウエハ割れの低
減によって半導体装置の生産歩留りが向上するようにな
る。
Therefore, the use of the wafer attaching / detaching method according to the present embodiment can suppress the occurrence of chattering which may cause a wafer transfer trouble or a wafer crack, and can smoothly remove the wafer 2 from the electrostatic chuck 1. Become like Further, the productivity of the semiconductor manufacturing apparatus is improved by reducing the wafer transfer trouble, and the production yield of the semiconductor device is improved by reducing the wafer cracking.

【0022】また、ウエハ2の被吸着面側2aにおいて
は、LP-TEOS 膜が厚く形成されていても、PDAS膜を形成
しておけばビビリの発生が抑えられるようになる。すな
わち、被吸着面2a側では、PDAS膜の形成によって、LP
-TEOS 膜のトータル膜厚を厚く形成することも可能にな
る。そのため、半導体製造工程におけるプロセスフロー
を決定するうえでの選択幅が広がり、容易に所望のデバ
イス特性が得られるようになる。
Further, even if the LP-TEOS film is formed thick on the surface 2a to be attracted of the wafer 2, the occurrence of chatter can be suppressed by forming the PDAS film. That is, the LPAS is formed on the adsorption surface 2a side by the formation of the PDAS film.
-The total thickness of the TEOS film can be increased. Therefore, the range of choice in determining the process flow in the semiconductor manufacturing process is widened, and desired device characteristics can be easily obtained.

【0023】なお、本実施の形態では、ウエハの被吸着
面側が絶縁膜であるLP-TEOS 膜と導電膜であるPDAS膜と
からなる場合を例に挙げて説明したが、本発明はこれに
限定されるものではない。例えば、図3(a)に示すよ
うに、ウエハの被吸着面から50nm厚のLP-TEOS 膜、
400nm厚のLP-TEOS 膜、50nm厚のLP-SiN膜、4
00nm厚のLP-TEOS 膜、210nm厚のLP-SiN膜およ
び300nm厚のSiO2膜がそれぞれ順に積層されている
場合であっても、図3(b)に示すように、50nm厚
のLP-SiN膜と400nm厚のLP-TEOS 膜と間に100n
m厚のPDAS膜を形成すれば、ウエハの離脱時に発生する
ビビリ度を低減することができるようになる。
In this embodiment, the case where the surface to be attracted of the wafer is composed of the LP-TEOS film as the insulating film and the PDAS film as the conductive film has been described as an example, but the present invention is not limited to this. It is not limited. For example, as shown in FIG. 3A, an LP-TEOS film having a thickness of 50 nm
400 nm thick LP-TEOS film, 50 nm thick LP-SiN film, 4
Even when the LP-TEOS film having a thickness of 00 nm, the LP-SiN film having a thickness of 210 nm, and the SiO 2 film having a thickness of 300 nm are respectively laminated in this order, as shown in FIG. 100n between SiN film and 400nm thick LP-TEOS film
If a m-thick PDAS film is formed, the degree of chatter generated when the wafer is detached can be reduced.

【0024】また、ウエハの被吸着面側に形成される導
電膜は、ポリシリコン系のPDAS膜に限定されるものでは
なく、他の導電膜による場合であっても同様にビビリ度
を低減することができる。他の導電膜としては、例え
ば、配線形成工程に広く用いられているチタン系のTi
膜,TiN膜またはタングステン系のW膜,WSi膜等が考えら
れる。
Further, the conductive film formed on the surface to be attracted of the wafer is not limited to the polysilicon-based PDAS film. be able to. Other conductive films include, for example, titanium-based Ti widely used in a wiring forming process.
A film, a TiN film, a tungsten-based W film, a WSi film, or the like can be considered.

【0025】[0025]

【発明の効果】以上に説明したように、本発明の静電チ
ャックを用いたウエハの着脱方法によれば、ウエハの被
吸着面側には導電性を有した膜が形成されているので、
静電チャック上での吸着保持によって被吸着面に大量の
電荷が蓄積されても、除電処理によって蓄積された電荷
を除去し得るようになる。したがって、このウエハ着脱
方法を用いれば、例えばウエハの被吸着面側に絶縁膜が
厚く形成されていたり誘電率の高い膜が形成されている
場合であっても、ウエハ離脱時のビビリ発生を低減し
て、静電チャック上からのウエハ離脱のスムーズ化を実
現することが可能となる。さらには、ウエハ搬送トラブ
ルの発生を低減して半導体製造装置における生産性を向
上させたり、ウエハ割れの発生を低減して半導体装置の
生産歩留りを向上させる、といったことも可能になる。
As described above, according to the method of attaching and detaching a wafer using the electrostatic chuck of the present invention, a conductive film is formed on the surface to be attracted of the wafer.
Even if a large amount of electric charge is accumulated on the surface to be attracted by the adsorption and holding on the electrostatic chuck, the electric charge accumulated by the charge removal processing can be removed. Therefore, by using this wafer attaching / detaching method, even if the insulating film is formed thickly or a film having a high dielectric constant is formed on the attracted surface side of the wafer, for example, the occurrence of chattering when the wafer is detached is reduced. As a result, it is possible to realize smooth removal of the wafer from the electrostatic chuck. Further, it is possible to improve the productivity of the semiconductor manufacturing apparatus by reducing the occurrence of the wafer transfer trouble, and to improve the production yield of the semiconductor device by reducing the occurrence of the wafer crack.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ウエハの被吸着面側に形成された膜の積層状態
とウエハ離脱時に発生するビビリ度との関係を示す説明
図であり、(a)〜(e)はそれぞれが本発明に係る着
脱方法による場合の一例を示す図であり、(f)は本発
明に係る着脱方法によらない場合の一例を示す図であ
る。
FIG. 1 is an explanatory diagram showing the relationship between the state of lamination of films formed on a surface to be attracted of a wafer and the degree of chatter occurring when the wafer is separated, wherein (a) to (e) relate to the present invention; It is a figure which shows an example in the case of the attachment / detachment method, and (f) is a figure which shows an example in the case of not using the attachment / detachment method which concerns on this invention.

【図2】本発明に係るウエハの着脱方法によるウエハ着
脱時の状態の一例を示す概念図であり、(a)は静電チ
ャック上にウエハを吸着保持した状態を示す図、(b)
は静電チャック上からウエハを離脱した状態を示す図で
ある。
FIGS. 2A and 2B are conceptual diagrams showing an example of a state when a wafer is attached / detached by a wafer attaching / detaching method according to the present invention, wherein FIG. 2A is a diagram showing a state where a wafer is suction-held on an electrostatic chuck;
FIG. 4 is a diagram showing a state in which a wafer is detached from the electrostatic chuck.

【図3】ウエハの被吸着面側に形成された膜の積層状態
とウエハ離脱時に発生するビビリ度との関係の他の例を
示す説明図であり、(a)は本発明に係る着脱方法によ
らない場合の一例を示す図、(b)は本発明に係る着脱
方法による場合の一例を示す図である。
3A and 3B are explanatory diagrams showing another example of the relationship between the state of lamination of films formed on the surface to be attracted of a wafer and the degree of chatter generated when the wafer is separated, and FIG. FIG. 4B is a diagram showing an example of a case not depending on the present invention, and FIG. 4B is a diagram showing an example of a case based on the attaching / detaching method according to the present invention.

【符号の説明】[Explanation of symbols]

1…静電チャック、2…ウエハ、2a…被吸着面 DESCRIPTION OF SYMBOLS 1 ... Electrostatic chuck, 2 ... Wafer, 2a ... Sucked surface

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 直流電圧の印加によって誘電体に吸着力
を発揮させる静電チャックを用いて、該静電チャックの
誘電体上にウエハを吸着保持した後に、該ウエハを前記
静電チャックから離脱するウエハの着脱方法であって、 前記静電チャックによるウエハの着脱に先立ち、該ウエ
ハの被吸着面側に導電性を有した膜を形成しておくこと
を特徴とする静電チャックを用いたウエハの着脱方法。
1. An electrostatic chuck that exerts an attraction force on a dielectric material by applying a DC voltage, and after the wafer is attracted and held on the dielectric material of the electrostatic chuck, the wafer is detached from the electrostatic chuck. A method for attaching and detaching a wafer, comprising: forming a conductive film on the surface to be attracted of the wafer prior to attaching and detaching the wafer by the electrostatic chuck. How to attach and detach wafers.
【請求項2】 前記膜は、ポリシリコン系の膜からなる
ことを特徴とする請求項1記載の静電チャックを用いた
ウエハの着脱方法。
2. The method according to claim 1, wherein the film is formed of a polysilicon film.
【請求項3】 前記膜は、チタン系の膜からなることを
特徴とする請求項1記載の静電チャックを用いたウエハ
の着脱方法。
3. The method according to claim 1, wherein the film is made of a titanium-based film.
【請求項4】 前記膜は、タングステン系の膜からなる
ことを特徴とする請求項1記載の静電チャックを用いた
ウエハの着脱方法。
4. The method according to claim 1, wherein the film is made of a tungsten-based film.
JP32577298A 1998-11-17 1998-11-17 Mounting/dismounting method for wefer using electrostatic chuck Pending JP2000150629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32577298A JP2000150629A (en) 1998-11-17 1998-11-17 Mounting/dismounting method for wefer using electrostatic chuck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32577298A JP2000150629A (en) 1998-11-17 1998-11-17 Mounting/dismounting method for wefer using electrostatic chuck

Publications (1)

Publication Number Publication Date
JP2000150629A true JP2000150629A (en) 2000-05-30

Family

ID=18180455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32577298A Pending JP2000150629A (en) 1998-11-17 1998-11-17 Mounting/dismounting method for wefer using electrostatic chuck

Country Status (1)

Country Link
JP (1) JP2000150629A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116856A1 (en) * 2022-11-30 2024-06-06 東京エレクトロン株式会社 Substrate processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116856A1 (en) * 2022-11-30 2024-06-06 東京エレクトロン株式会社 Substrate processing method

Similar Documents

Publication Publication Date Title
US5946184A (en) Electrostatic chuck, and method of and apparatus for processing sample
KR101905788B1 (en) Method for finishing a substrate of the semiconductor-on-insulator type
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
US20100155882A1 (en) Method for bonding two substrates
US8357587B2 (en) Method for routing a chamfered substrate
US20130276985A1 (en) Methods of Processing Semiconductor Substrates, Electrostatic Carriers for Retaining Substrates for Processing, and Assemblies Comprising Electrostatic Carriers Having Substrates Electrostatically Bonded Thereto
US7858494B2 (en) Laminated substrate manufacturing method and laminated substrate manufactured by the method
JP2010109950A (en) Method for manufacturing piezoelectric device
WO2013161188A1 (en) Method of manufacturing bonded wafer
JP2002184960A (en) Manufacturing method of soi wafer and soi wafer
JPH05291194A (en) Plasma procassing method and apparatus
JP4395896B2 (en) Manufacturing method of semiconductor device
CN108231655B (en) Method for electrostatically attracting a substrate
JP2000150629A (en) Mounting/dismounting method for wefer using electrostatic chuck
JPH06338463A (en) Semiconductor manufacturing device
JP2004241443A (en) Manufacturing method of semiconductor apparatus
JP3578739B2 (en) Plasma equipment
JP3323298B2 (en) Electrostatic chuck device and plasma processing apparatus provided with the same
JP3616724B2 (en) Manufacturing method of semiconductor device
JPH06177078A (en) Electrostatic chuck
JPH06314735A (en) Electrostatic chuck
JPH1197654A (en) Manufacture of semiconductor board
TWI440123B (en) Apparatus and method for carrying substrates
KR0179156B1 (en) Wafer fixing apparatus
JPH07130829A (en) Manufacture of semiconductor