JP2000150575A - Packaging method of semiconductor device and semiconductor device assembly - Google Patents

Packaging method of semiconductor device and semiconductor device assembly

Info

Publication number
JP2000150575A
JP2000150575A JP32413498A JP32413498A JP2000150575A JP 2000150575 A JP2000150575 A JP 2000150575A JP 32413498 A JP32413498 A JP 32413498A JP 32413498 A JP32413498 A JP 32413498A JP 2000150575 A JP2000150575 A JP 2000150575A
Authority
JP
Japan
Prior art keywords
semiconductor device
electron beam
wiring board
resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32413498A
Other languages
Japanese (ja)
Inventor
Yoshikuni Taniguchi
芳邦 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32413498A priority Critical patent/JP2000150575A/en
Publication of JP2000150575A publication Critical patent/JP2000150575A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Abstract

PROBLEM TO BE SOLVED: To provide a packaging method of a semiconductor device and a semiconductor device assembly capable of improving productivity, facilitating the management of a manufacturing process, and realizing high reliability in connection. SOLUTION: An electron-beam cure resin 16 is filled between a semiconductor chip 10 and a wiring substrate 12 and is irradiated with an electron beam. The electron beam passes through the semiconductor chip 10 to cure the electron-beam cure resin 16 under the semiconductor chip 10. Since the electron- beam cure resin 16 does not contain a reaction starting agent or a reaction promoting agent and resists deteriorating, it is easy to manage a manufacturing process. Since the electron-beam cure resin 16 is cured in a short time, it is possible to realize an in-line production. The electron-beam cure resin 16 does not produce a residual stress after it is cured and the resin 16 between the semiconductor chip 10 and the wiring substrate 12 is also cured, that is, so-called underfill resin curing can be realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、突起状接続電極を
介して半導体集積回路チップを配線基板に直接接続する
ための半導体装置の実装方法およびそのような実装方法
により製造される半導体装置組立体に関する。
The present invention relates to a method for mounting a semiconductor device for directly connecting a semiconductor integrated circuit chip to a wiring substrate via a protruding connection electrode, and a semiconductor device assembly manufactured by such a mounting method. About.

【0002】[0002]

【従来の技術】最近、マイクロ波帯またはミリ波帯用の
高周波半導体デバイスや高速のディジタルLSI(大規
模集積回路)等の実装方法として、フリップチップ実装
法が多く取り入れられている。このフリップチップ実装
法は、図18にその断面を示すように、半導体チップ1
00の表面(半導体回路形成面)に外部回路接続用のパ
ッド(図示せず)を形成すると共に、このパッド上に突
起状接続電極(以下、バンプという。)101を形成
し、このバンプ101を形成した方の面を、配線基板1
02の配線パターン103に直接合わせるようにして実
装することにより、上記のバンプ101によって半導体
チップ100と配線基板102との間の電気的接続を行
うものである。
2. Description of the Related Art In recent years, flip-chip mounting has been widely adopted as a mounting method for a high-frequency semiconductor device for a microwave band or a millimeter wave band or a high-speed digital LSI (large-scale integrated circuit). In this flip chip mounting method, as shown in FIG.
A pad (not shown) for connecting an external circuit is formed on the surface (semiconductor circuit forming surface) of the substrate No. 00, and a protruding connection electrode (hereinafter, referred to as a bump) 101 is formed on the pad. The formed surface is connected to the wiring board 1
The semiconductor chip 100 and the wiring board 102 are electrically connected by the bumps 101 by directly mounting the wiring pattern 103 on the wiring pattern 103.

【0003】このフリップチップ実装法によれば、従来
のワイヤボンディングを用いた実装法に比べて、実装形
態の薄型化および小型化が実現できる。また、半導体チ
ップ100と配線基板102との間の配線距離を短縮で
きるので、寄生インダクタンス成分が低減されて、高周
波特性が向上する。
According to the flip-chip mounting method, a thinner and smaller mounting form can be realized as compared with a conventional mounting method using wire bonding. Further, since the wiring distance between the semiconductor chip 100 and the wiring board 102 can be reduced, the parasitic inductance component is reduced, and the high frequency characteristics are improved.

【0004】通常、図18に示したバンプ101と配線
パターン103との接続部には、図19に示したように
はんだ104が盛られるか、あるいは図20に示したよ
うに導電ペースト105が塗布され、これによって、半
導体チップ100と配線基板102との間の電気的接が
確実なものとなるように図られている。ところが、いず
れの場合も、半導体チップ100と配線基板102との
間の熱膨張率の差や基板の反り等により生ずるストレス
に対して接合強度ひいては信頼性が不十分であり、その
ままでは実用性に乏しい。
Usually, solder 104 is applied to the connection between the bump 101 and the wiring pattern 103 shown in FIG. 18 as shown in FIG. 19, or a conductive paste 105 is applied as shown in FIG. As a result, the electrical connection between the semiconductor chip 100 and the wiring board 102 is ensured. However, in any case, the bonding strength and thus the reliability against the stress generated due to the difference in the coefficient of thermal expansion between the semiconductor chip 100 and the wiring board 102 and the warpage of the board are insufficient, and the practical use as it is poor.

【0005】そこで、図21に示すように、半導体チッ
プ100と配線基板102との間隙にアンダーフィル樹
脂106を充填して、半導体チップ100と配線基板1
02と間を面で接着し、ストレスを均一に分散すること
によって接続の信頼性を確保することが行われている。
従来、アンダーフィル樹脂106としては、例えばエポ
キシ系の熱硬化タイプ樹脂が用いられていた。
Therefore, as shown in FIG. 21, the gap between the semiconductor chip 100 and the wiring board 102 is filled with an underfill resin 106, and the semiconductor chip 100 and the wiring board 1 are filled.
In this method, the reliability of the connection is ensured by bonding the surface of the substrate 02 to the surface of the substrate and uniformly distributing the stress.
Conventionally, as the underfill resin 106, for example, an epoxy-based thermosetting resin has been used.

【0006】[0006]

【発明が解決しようとする課題】しかし、従来用いられ
ていたアンダーフィル樹脂106は、上記したように、
熱硬化タイプのエポキシ樹脂等であったので、完全に硬
化させるのに2〜8時間という長い時間を要し、バッチ
生産となり生産性が低い。また、加熱状態で硬化するの
で、硬化終了後に常温に戻すと、基板が反ったり、残留
応力が生ずる。
However, the underfill resin 106 conventionally used is, as described above,
Since it is a thermosetting epoxy resin or the like, it takes a long time of 2 to 8 hours to completely cure, and batch production is required, resulting in low productivity. Further, since the composition is cured in a heated state, if the temperature is returned to room temperature after the completion of the curing, the substrate is warped or residual stress is generated.

【0007】一方、より低温で樹脂を硬化させようとす
る場合には、触媒や反応開始剤を多く入れる必要があ
り、樹脂の保存安定性が悪くなる。このため、例えば工
程の途中で作業を中断して放置した場合には、樹脂が変
質してしまうことから、作業管理に大きな注意を払わな
ければならないという問題があった。
On the other hand, when the resin is to be cured at a lower temperature, it is necessary to add a large amount of a catalyst and a reaction initiator, and the storage stability of the resin deteriorates. For this reason, for example, when the work is interrupted and left in the middle of the process, the resin is degraded, and there is a problem that great care must be paid to the work management.

【0008】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、生産性の向上、作業工程の管理の容
易化、および高い接続信頼性を実現可能とする半導体装
置の実装方法および半導体装置の組立体を提供すること
にある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a semiconductor device mounting method and a semiconductor device capable of improving productivity, facilitating management of work steps, and realizing high connection reliability. An object of the present invention is to provide a semiconductor device assembly.

【0009】[0009]

【課題を解決するための手段】本発明に係る半導体装置
の実装方法は、半導体装置の外面に設けられた突起状接
続電極を介して半導体装置における半導体回路を配線基
板と電気的に接続するための方法であって、半導体装置
の突起状接続電極が配線基板の配線パターンに接触する
こととなるように、配線基板上に半導体装置を配置する
第1の工程と、電子線の照射により硬化する電子線硬化
樹脂を、配線基板と半導体装置とが接合されるように塗
布する第2の工程と、電子線を照射して電子線硬化樹脂
を硬化させる第3工程とを含むものである。
SUMMARY OF THE INVENTION A method of mounting a semiconductor device according to the present invention is to electrically connect a semiconductor circuit in the semiconductor device to a wiring board via a protruding connection electrode provided on an outer surface of the semiconductor device. The first step of arranging the semiconductor device on the wiring board so that the protruding connection electrode of the semiconductor device comes into contact with the wiring pattern of the wiring board; and curing by irradiation with an electron beam. The method includes a second step of applying the electron beam-curable resin so that the wiring substrate and the semiconductor device are joined to each other, and a third step of irradiating the electron beam to cure the electron beam-curable resin.

【0010】本発明に係る半導体装置の実装方法では、
第2の工程において塗布された電子線硬化樹脂が、第3
の工程における電子線の照射によって硬化し、半導体装
置が配線基板に固着される。これにより、半導体装置の
突起状接続電極と配線基板の配線パターンとの間の電気
的接続が確実なものとなる。
In the method of mounting a semiconductor device according to the present invention,
The electron beam curable resin applied in the second step is
The semiconductor device is cured by the irradiation of the electron beam in the step, and the semiconductor device is fixed to the wiring substrate. Thereby, the electrical connection between the protruding connection electrode of the semiconductor device and the wiring pattern of the wiring board is ensured.

【0011】また、本発明に係る半導体装置の実装方法
では、第2の工程において、電子線硬化樹脂が半導体装
置と配線基板との間に介在することとなるように塗布を
行い、第3の工程において、電子線が半導体装置を貫い
て半導体装置と配線基板との間に介在する電子線硬化樹
脂に到達するように電子線の照射を制御するようにして
もよい。
In the method of mounting a semiconductor device according to the present invention, in the second step, the electron beam curable resin is applied so as to be interposed between the semiconductor device and the wiring board, and the third step is performed. In the step, the irradiation of the electron beam may be controlled so that the electron beam passes through the semiconductor device and reaches an electron beam cured resin interposed between the semiconductor device and the wiring substrate.

【0012】また、本発明に係る半導体装置の実装方法
では、第2の工程を、第1の工程の前に行うようにする
ことも可能である。
In the method for mounting a semiconductor device according to the present invention, the second step can be performed before the first step.

【0013】本発明に係る半導体装置組立体は、半導体
装置の外面に設けられた突起状接続電極を介して半導体
装置における半導体回路と配線基板とが電気的に接続さ
れた半導体装置組立体であって、半導体装置の突起状接
続電極が配線基板の配線パターンに接触することとなる
ように配線基板上に半導体装置が配置され、半導体装置
が、電子線の照射により硬化した電子線硬化樹脂によっ
て配線基板に接合されているように構成したものであ
る。
A semiconductor device assembly according to the present invention is a semiconductor device assembly in which a semiconductor circuit in a semiconductor device and a wiring board are electrically connected via a protruding connection electrode provided on an outer surface of the semiconductor device. The semiconductor device is arranged on the wiring board so that the protruding connection electrodes of the semiconductor device come into contact with the wiring pattern of the wiring board, and the semiconductor device is wired by an electron beam cured resin cured by irradiation with an electron beam. It is configured to be joined to a substrate.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0015】図1ないし図5は、本発明の一実施の形態
に係る半導体装置の実装方法を表すものである。これら
の各図は、各工程における断面を示している。なお、本
発明の一実施の形態に係る半導体装置組立体は本実施の
形態に係る半導体装置の実装方法によって具現化される
ので、以下併せて説明する。
FIGS. 1 to 5 show a method of mounting a semiconductor device according to an embodiment of the present invention. Each of these figures shows a cross section in each step. The semiconductor device assembly according to one embodiment of the present invention is embodied by the semiconductor device mounting method according to the present embodiment, and will be described below.

【0016】本実施の形態では、まず、バンプ11を有
するフリップチップとしての半導体チップ10の背面
(バンプ形成面の反対側の面)をバックグラインド法等
によって研磨し、半導体チップ10の厚さが所定に厚さ
になるようにする。ここで、半導体チップ10の厚さ
は、後述するように、例えば200〜400μm程度と
する。
In the present embodiment, first, the back surface (the surface opposite to the bump forming surface) of the semiconductor chip 10 as a flip chip having the bumps 11 is polished by a back grinding method or the like so that the thickness of the semiconductor chip 10 is reduced. The thickness is set to a predetermined value. Here, the thickness of the semiconductor chip 10 is, for example, about 200 to 400 μm, as described later.

【0017】次に、図1に示したように、配線基板12
上に形成された銅等の導電体からなる配線パターン13
上に、はんだ14をコーティングする。
Next, as shown in FIG.
Wiring pattern 13 formed of a conductor such as copper formed thereon
The solder 14 is coated thereon.

【0018】次に、図2に示したように、バンプ面を下
にして、配線基板12上に半導体チップ10を載置す
る。このとき、バンプ11が配線パターン13に一致す
るように位置決めをする。
Next, as shown in FIG. 2, the semiconductor chip 10 is mounted on the wiring board 12 with the bump surface facing down. At this time, positioning is performed so that the bumps 11 coincide with the wiring patterns 13.

【0019】次に、図3に示したように、リフロー加熱
を行い、バンプ11と配線パターン13との間を電気的
に接続する。
Next, as shown in FIG. 3, reflow heating is performed to electrically connect between the bump 11 and the wiring pattern 13.

【0020】次に、図4に示したように、配線基板12
と半導体チップ10との間の間隙に電子線硬化樹脂16
を充填する。このとき、電子線硬化樹脂16としては、
例えば、10〜30×106 rad(ラド)というエネ
ルギーで硬化をするものを使用する。ここで、1 ラド
は、1gの電子線硬化樹脂につき100erg(エル
グ)のエネルギーが電子線17から電子線硬化樹脂16
に与えられるような吸収線量である。電子線硬化樹脂1
6としては、例えば、ポリエーテル,ポリエステル,ポ
リウレタン等を主鎖とし、末端またはその一部にアクリ
ロイル基を持つ化合物や、ウレタンアクリレート等のア
クリロイル基を含有する化合物、あるいは、不飽和ポリ
エステル,ポリブタジエン,トリアリルイソシアネート
等の炭素二重結合(‘−C=C−’二重結合)を含有す
る化合物等が挙げられる。なお、電子線硬化樹脂16の
充填は、例えば、マイクロディスペンサ等を用いて行
う。
Next, as shown in FIG.
In the gap between the semiconductor chip 10 and the electron beam hardening resin 16
Fill. At this time, as the electron beam curing resin 16,
For example, a material that cures with energy of 10 to 30 × 10 6 rad (rad) is used. Here, 1 rad means that an energy of 100 erg (erg) per 1 g of the electron beam curable resin is changed from the electron beam 17 to the electron beam curable resin 16.
Is the absorbed dose given to Electron beam curable resin 1
Examples of the compound 6 include a compound having a main chain of polyether, polyester, polyurethane or the like and having an acryloyl group at a terminal or a part thereof, a compound containing an acryloyl group such as urethane acrylate, or an unsaturated polyester, polybutadiene, or the like. Compounds containing a carbon double bond ('-C = C-' double bond) such as triallyl isocyanate are exemplified. The filling of the electron beam curable resin 16 is performed using, for example, a microdispenser or the like.

【0021】次に、図5に示したように、半導体チップ
10の上方より、電子線17を照射する。ここで、電子
線17の加速電圧が例えば200〜300keVである
ように設定すると、電子線硬化樹脂16は、5秒程度の
電子線の照射で硬化する。これで、配線基板12への半
導体チップ10の実装工程が終了する。
Next, as shown in FIG. 5, an electron beam 17 is irradiated from above the semiconductor chip 10. Here, when the acceleration voltage of the electron beam 17 is set to be, for example, 200 to 300 keV, the electron beam curing resin 16 is cured by irradiation of the electron beam for about 5 seconds. Thus, the step of mounting the semiconductor chip 10 on the wiring board 12 is completed.

【0022】次に、図5に示した電子線照射による電子
線硬化樹脂16の硬化のメカニズムについて説明する。
Next, the mechanism of curing the electron beam curing resin 16 by the electron beam irradiation shown in FIG. 5 will be described.

【0023】ここでは、それに先立ち、まず、図6〜図
10を参照して、一般的な電子線によって引きおこされ
る樹脂における化学反応について説明する。この種の化
学反応には、図6に示したように、モノマーMが電子線
の照射によって重合してポリマーPになる重合反応と、
図7に示したように、電子線の照射によって複数のポリ
マーPの間に橋がかけ渡されて3次元網目構造Nが形成
される架橋反応とがある。さらに、図8に示したよう
に、電子線の照射によってポリマーPがモノマーMへと
分解される分解反応と、図9に示したように、電子線の
照射によってポリマーPからラジカルRが生成され、さ
らにこれにモノマーMが取り付いてグラフト重合体Gが
形成されるグラフト重合と、図10に示したように、ポ
リマーPとモノマーMとから3次元網目構造Nが形成さ
れる電子線硬化反応とがある。
Prior to this, first, a chemical reaction in a resin caused by a general electron beam will be described with reference to FIGS. As shown in FIG. 6, this type of chemical reaction includes a polymerization reaction in which a monomer M is polymerized by irradiation with an electron beam to form a polymer P.
As shown in FIG. 7, there is a crosslinking reaction in which a bridge is bridged between a plurality of polymers P by irradiation with an electron beam to form a three-dimensional network structure N. Further, as shown in FIG. 8, the decomposition reaction in which the polymer P is decomposed into the monomer M by the irradiation of the electron beam, and the radical R is generated from the polymer P by the irradiation of the electron beam as shown in FIG. Further, a graft polymerization in which a graft polymer G is formed by attaching the monomer M thereto, and an electron beam curing reaction in which a three-dimensional network structure N is formed from the polymer P and the monomer M as shown in FIG. There is.

【0024】本実施の形態における電子線硬化樹脂16
の硬化メカニズムは、上記した化学反応が組み合わされ
て、結局、図11〜図13に示したように、主に二重結
合が切断されることにより生成されるラジカルが重合す
ることにより硬化するものと考えられる。すなわち、図
11に示したように電子線17を照射することにより、
電子線硬化樹脂を構成するポリマーPにおける二重結合
が切断されて、図12に示したようにラジカルRが生成
され、さらに、このラジカルRが重合することにより、
図13に示したように3次元網目構造Nが形成され、電
子線硬化樹脂16が硬化するのである。
The electron beam curable resin 16 in the present embodiment
The curing mechanism is that the above-mentioned chemical reactions are combined, and as a result, as shown in FIGS. 11 to 13, curing is mainly performed by polymerization of radicals generated by cutting of double bonds. it is conceivable that. That is, by irradiating the electron beam 17 as shown in FIG.
The double bond in the polymer P constituting the electron beam curable resin is broken, and a radical R is generated as shown in FIG. 12, and further, the radical R is polymerized.
As shown in FIG. 13, the three-dimensional network structure N is formed, and the electron beam curing resin 16 is cured.

【0025】次に、本発明の最大の特徴である、電子線
硬化樹脂16を用いることの利点を列挙して説明する。
Next, the advantages of using the electron beam curable resin 16, which is the most significant feature of the present invention, will be listed and described.

【0026】電子線硬化樹脂16は、例えば、紫外線
照射により硬化する紫外線硬化樹脂に含まれるベンゾイ
ンエーテル系やアセトフェノン系の反応開始剤もしくは
促進剤、あるいは熱硬化樹脂に含まれるパーオキサイド
系の反応開始剤等が含まない。したがって、電子線硬化
樹脂16は常温で長時間保存したり、作業を中断して放
置しておいても、紫外線硬化樹脂のように変質すること
がなく、生産工程の設計の自由度が大きい。
The electron beam-curable resin 16 is, for example, a benzoin ether-based or acetophenone-based reaction initiator or accelerator contained in an ultraviolet-curable resin cured by ultraviolet irradiation, or a peroxide-based reaction initiator contained in a thermosetting resin. Contains no agents. Therefore, even if the electron beam-curable resin 16 is stored at room temperature for a long time, or is left unattended after work, it is not deteriorated like the ultraviolet-curable resin, and the design of the production process is large.

【0027】電子線硬化樹脂16の硬化に要する時間
は、上記したように、わずか数秒程度である。このた
め、半導体チップ10や配線基板12の温度が上昇する
ことがなく、常温で硬化できる。したがって、電子線硬
化樹脂16を用いることにより、2〜8時間という長い
時間にわたって150°C程度の温度を保持しなければ
硬化しない熱硬化樹脂では不可能であったインライン生
産が可能となり、生産性を飛躍的に向上させることがで
きる。
The time required for curing the electron beam curable resin 16 is only about several seconds as described above. For this reason, the temperature of the semiconductor chip 10 and the wiring substrate 12 does not rise, and the resin can be cured at room temperature. Therefore, the use of the electron beam curable resin 16 enables in-line production, which was impossible with a thermosetting resin that does not cure unless a temperature of about 150 ° C. is maintained for a long time of 2 to 8 hours. Can be dramatically improved.

【0028】熱硬化樹脂の場合は硬化が終了して常温
に戻った時点で、半導体チップ10、配線基板12およ
び電子線硬化樹脂16の各熱膨張率の差により、配線基
板12が反ったり残留応力が生じたりするが、電子線硬
化樹脂16ではそのようなことはなく、高信頼な接続が
可能である。
In the case of the thermosetting resin, when the curing is completed and the temperature returns to room temperature, the wiring board 12 warps or remains due to the difference in the respective thermal expansion coefficients of the semiconductor chip 10, the wiring board 12 and the electron beam curing resin 16. Although the stress is generated, the electron beam curing resin 16 does not have such a problem, and a highly reliable connection is possible.

【0029】紫外線硬化樹脂の場合は、半導体チップ
10の周辺部は硬化できるものの、半導体チップ10の
下側には紫外線が届かないため、半導体チップ10と配
線基板12との間隙部分の樹脂は硬化しない。これに対
して、電子線硬化樹脂16の場合は、電子線が半導体チ
ップ10を透過してその下側の樹脂に到達することがで
きるため、半導体チップ10と配線基板12との間隙部
分を含むすべての領域の樹脂の硬化が可能である。
In the case of an ultraviolet curable resin, although the peripheral portion of the semiconductor chip 10 can be cured, the ultraviolet rays do not reach the lower side of the semiconductor chip 10, so that the resin in the gap between the semiconductor chip 10 and the wiring board 12 is cured. do not do. On the other hand, in the case of the electron beam curing resin 16, since the electron beam can pass through the semiconductor chip 10 and reach the resin below the semiconductor chip 10, the electron beam curing resin 16 includes a gap between the semiconductor chip 10 and the wiring board 12. Curing of the resin in all areas is possible.

【0030】次に、図14を参照して、電子線のエネル
ギーと貫通可能厚みとの関係を説明する。なお、この図
で、横軸は半導体チップ10の厚さを示し、縦軸は電子
エネルギーの透過率を示す。照射エネルギーの90%を
透過させるようにするものとすると、図14に示したよ
うに、半導体チップ10の厚さは、電子線のエネルギー
が200keVでは110μm以下、250keVでは
220μm以下、300keVでは350μm以下であ
ることが必要となる。
Next, the relationship between the energy of the electron beam and the penetrable thickness will be described with reference to FIG. In this figure, the horizontal axis indicates the thickness of the semiconductor chip 10, and the vertical axis indicates the transmittance of electron energy. Assuming that 90% of the irradiation energy is transmitted, as shown in FIG. 14, the thickness of the semiconductor chip 10 is 110 μm or less at an electron beam energy of 200 keV, 220 μm or less at 250 keV, and 350 μm or less at 300 keV. It is necessary to be.

【0031】一般に、半導体チップ10は400μm〜
650μm程度の厚さに形成されることが多いが、図5
より、例えば300keVの照射源を使えば、半導体チ
ップ10の厚さが400μmであっても80%に近いエ
ネルギー透過率を得ることができるので、半導体チップ
10と配線基板12との間隙部の電子線硬化樹脂16を
比較的短時間で硬化することができ、十分に実用可能で
ある。さらに、半導体チップ10の背面をバックグライ
ンド法等により研磨して200μm程度の厚さに薄板化
すれば、250keVという、より小さいエネルギーの
電子線であっても、95%という高いエネルギー透過率
を得ることができるので、短時間硬化が可能である。な
お、半導体チップ10における半導体回路はバンプ面の
ごく表層部分に形成されており、半導体チップ10を2
00μm程度の厚さまで薄板化しても強度等の問題はな
い。
Generally, the semiconductor chip 10 has a thickness of 400 μm or less.
Although it is often formed to a thickness of about 650 μm, FIG.
Furthermore, if an irradiation source of, for example, 300 keV is used, even if the thickness of the semiconductor chip 10 is 400 μm, an energy transmittance close to 80% can be obtained, so that electrons in the gap between the semiconductor chip 10 and the wiring board 12 can be obtained. The line-curable resin 16 can be cured in a relatively short time, and is sufficiently practical. Furthermore, if the back surface of the semiconductor chip 10 is polished by a back grinding method or the like to make it thinner to a thickness of about 200 μm, a high energy transmittance of 95% can be obtained even with an electron beam having a smaller energy of 250 keV. And can be cured for a short time. Note that the semiconductor circuit in the semiconductor chip 10 is formed on a very surface portion of the bump surface.
Even if the thickness is reduced to about 00 μm, there is no problem such as strength.

【0032】以上のように、本実施の形態に係る半導体
装置の実装方法によれば、半導体チップ10と配線基板
12との接合に電子線硬化樹脂16を用いるようにした
ので、作業や工程の管理が容易であって生産工程の設計
の自由度が大きく、しかも短時間で硬化が終了するの
で、インライン生産が可能となって生産性が飛躍的に向
上する。また、硬化後の残留応力がなく、また、半導体
チップ10と配線基板12との間の樹脂をも硬化させ
る、いわゆるアンダーフィル樹脂硬化が可能なので、配
線基板12に対する半導体チップ10の接続の信頼性を
高めることができる。
As described above, according to the method of mounting a semiconductor device according to the present embodiment, the electron beam curable resin 16 is used for joining the semiconductor chip 10 and the wiring board 12, so that the work and the process Since the control is easy, the degree of freedom in designing the production process is large, and the curing is completed in a short time, in-line production becomes possible, and the productivity is dramatically improved. In addition, since there is no residual stress after curing, and so-called underfill resin curing, which cures the resin between the semiconductor chip 10 and the wiring board 12, the reliability of the connection of the semiconductor chip 10 to the wiring board 12 is improved. Can be increased.

【0033】[第2の実施の形態]次に、本発明の第2
の実施の形態に係る半導体装置の実装方法について説明
する。
[Second Embodiment] Next, a second embodiment of the present invention will be described.
A method of mounting the semiconductor device according to the embodiment will be described.

【0034】図15〜図17は、本発明の第2の実施の
形態に係る半導体装置の実装方法を表すものである。こ
れらの図は、装置断面を示す。なお、これらの図で、上
記第1の実施の形態(図1〜図5)における要素と同一
の要素には、同一の符号を付すものとする。本実施の形
態の半導体装置の実装方法は、圧接プロセスによるもの
である。
FIGS. 15 to 17 show a method of mounting a semiconductor device according to a second embodiment of the present invention. These figures show a cross section of the device. In these figures, the same elements as those in the first embodiment (FIGS. 1 to 5) are denoted by the same reference numerals. The method for mounting a semiconductor device according to the present embodiment is based on a pressure welding process.

【0035】本実施の形態では、図15に示したよう
に、予め配線基板12上における半導体チップ実装予定
領域に、印刷法やディスペンス法により、電子線硬化樹
脂16を塗布する。
In the present embodiment, as shown in FIG. 15, an electron beam curable resin 16 is applied in advance to a region where a semiconductor chip is to be mounted on the wiring substrate 12 by a printing method or a dispensing method.

【0036】次に、図16に示したように、配線パター
ン13とバンプ11とが一致するように位置決めをし
て、配線基板12上に半導体チップ10を載置する。
Next, as shown in FIG. 16, the semiconductor chip 10 is mounted on the wiring board 12 with the wiring pattern 13 and the bumps 11 positioned so as to coincide with each other.

【0037】次に、半導体チップ10の上方から電子線
17を照射して電子線硬化樹脂16を硬化させる。この
とき、半導体チップ10と配線基板12との間隙の電子
線硬化樹脂16も硬化する。この電子線硬化樹脂16の
硬化時における収縮により、配線基板12の配線パター
ン13とバンプ11とが圧接状態となり、導通が確保さ
れる。
Next, the electron beam 17 is irradiated from above the semiconductor chip 10 to cure the electron beam curing resin 16. At this time, the electron beam curing resin 16 in the gap between the semiconductor chip 10 and the wiring board 12 is also cured. Due to the shrinkage of the electron beam curable resin 16 during curing, the wiring pattern 13 of the wiring board 12 and the bumps 11 are brought into pressure contact with each other, and conduction is secured.

【0038】なお、本実施の形態において、電子線硬化
樹脂16の種類、電子線のエネルギーの大きさ、および
半導体チップ10の厚さ等のパラメータは、上記第1の
実施の形態の場合と同様に設定可能である。
In this embodiment, parameters such as the type of the electron beam curing resin 16, the energy of the electron beam, and the thickness of the semiconductor chip 10 are the same as those in the first embodiment. Can be set to

【0039】以上のように、本実施の形態に係る半導体
装置の実装方法によれば、半導体チップ10を配線基板
12上に載置する前に電子線硬化樹脂16を塗布するよ
うにしたので、上記第1の実施の形態の場合のようにあ
とから電子線硬化樹脂16を充填する場合に比べて、電
子線硬化樹脂16の塗布が容易である。特に、配線基板
12と半導体チップ10との間隙が電子線硬化樹脂16
によって隙間なく満たされるようにすることが、より容
易である。
As described above, according to the method of mounting a semiconductor device according to the present embodiment, the electron beam curable resin 16 is applied before the semiconductor chip 10 is mounted on the wiring board 12. The application of the electron beam curable resin 16 is easier than in the case of filling the electron beam curable resin 16 later as in the case of the first embodiment. In particular, the gap between the wiring board 12 and the semiconductor chip 10 is
It is easier to fill without gaps.

【0040】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れず、種々の変形が可能である。例えば、半導体チップ
10の厚さと電子線のエネルギーの大きさとの組み合わ
せや、電子線硬化樹脂16の種類は、上記した例には限
定されず、適宜変更可能である。
As described above, the present invention has been described with reference to some embodiments. However, the present invention is not limited to these embodiments, and various modifications are possible. For example, the combination of the thickness of the semiconductor chip 10 and the magnitude of the energy of the electron beam, and the type of the electron beam curable resin 16 are not limited to the above examples, and can be changed as appropriate.

【0041】[0041]

【発明の効果】以上説明したように、請求項1ないし請
求項9のいずれかに記載の半導体装置の実装方法または
請求項10記載の半導体装置組立体によれば、半導体装
置の突起状接続電極が配線基板の配線パターンに接触す
ることとなるように、配線基板上に半導体装置を配置
し、電子線の照射により硬化する電子線硬化樹脂を、配
線基板と半導体装置とが接合されるように塗布し、電子
線を照射して電子線硬化樹脂を硬化させるようにしたの
で、硬化後における配線基板の反りや残留応力による影
響が少なく、接続信頼性の高い実装が実現できるという
効果を奏する。また、従来の熱硬化プロセスに比べて極
めて短時間で硬化することができ、生産性が大幅に向上
し、バッチ処理ではなく連続生産が可能となる。さら
に、電子線硬化樹脂は反応開始剤や促進剤を必要とせ
ず、放置状態で反応が進行しないことから、常温保管や
作業中の管理の簡易化が可能となり、保存および管理コ
ストを削減できるという効果を奏する。
As described above, according to the method for mounting a semiconductor device according to any one of claims 1 to 9 or the semiconductor device assembly according to claim 10, the protruding connection electrode of the semiconductor device is provided. The semiconductor device is disposed on the wiring board so that the semiconductor device comes into contact with the wiring pattern of the wiring board. Since the electron beam curing resin is applied and cured by irradiating an electron beam, the effect due to the warpage and residual stress of the wiring board after curing is small, and there is an effect that mounting with high connection reliability can be realized. In addition, curing can be performed in an extremely short time as compared with the conventional thermosetting process, and productivity is greatly improved, so that continuous production can be performed instead of batch processing. Furthermore, the electron beam curable resin does not require a reaction initiator or an accelerator, and the reaction does not proceed in a standing state, so that storage at room temperature and management during work can be simplified, and storage and management costs can be reduced. It works.

【0042】特に、請求項2記載の半導体装置の実装方
法によれば、電子線硬化樹脂が半導体装置と配線基板と
の間に介在することとなるように塗布を行い、電子線が
半導体装置を貫いて半導体装置と配線基板との間に介在
する電子線硬化樹脂に到達するように電子線の照射を制
御するようにしたので、上記の各効果を保有しつつ、い
わゆるアンダーフィル充填が可能になるという効果を奏
する。
In particular, according to the semiconductor device mounting method of the present invention, the electron beam curing resin is applied so as to be interposed between the semiconductor device and the wiring board, and the electron beam is applied to the semiconductor device. Since the irradiation of the electron beam is controlled so as to penetrate and reach the electron beam cured resin interposed between the semiconductor device and the wiring board, so-called underfill filling is possible while retaining each of the above effects. It has the effect of becoming.

【0043】また、請求項3記載の半導体装置の実装方
法によれば、さらに、配線基板上に配置された半導体装
置の突起状接続電極と配線基板の配線パターンとをはん
だによって接続したうえで、電子線硬化樹脂を塗布工程
を行うようにしたので、半導体装置における半導体回路
と配線基板における配線パターンとの電気的接続がより
確実なものとなるという効果を奏する。
Further, according to the method of mounting a semiconductor device according to the third aspect of the present invention, furthermore, after the protruding connection electrodes of the semiconductor device arranged on the wiring board and the wiring pattern of the wiring board are connected by soldering, Since the application step of the electron beam curing resin is performed, an effect is obtained that the electrical connection between the semiconductor circuit in the semiconductor device and the wiring pattern on the wiring board becomes more reliable.

【0044】また、請求項4記載の半導体装置の実装方
法によれば、配線基板上に半導体装置を配置する前に電
子線硬化樹脂を塗布するようにしたので、電子線硬化樹
脂の塗布作業が容易になるという効果を奏する。
According to the semiconductor device mounting method of the present invention, since the electron beam curable resin is applied before the semiconductor device is arranged on the wiring board, the operation of applying the electron beam curable resin can be performed. This has the effect of being easier.

【0045】また、請求項5記載の半導体装置の実装方
法によれば、半導体装置における半導体回路が形成され
た面と反対側の面を研磨して、半導体装置の厚さが所定
の厚さとなるように制御するようにしたので、弱いエネ
ルギーの電子線を使用する場合であっても、半導体装置
と配線基板との間隙の電子線硬化樹脂を十分に硬化させ
ることが可能になるという効果を奏する。
According to the semiconductor device mounting method of the present invention, the surface of the semiconductor device opposite to the surface on which the semiconductor circuit is formed is polished, so that the semiconductor device has a predetermined thickness. As described above, it is possible to sufficiently cure the electron beam cured resin in the gap between the semiconductor device and the wiring board even when using an electron beam with weak energy. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る半導体装置の
実装方法における一工程を示す断面図である。
FIG. 1 is a sectional view showing one step in a method for mounting a semiconductor device according to a first embodiment of the present invention.

【図2】図1に続く断面図である。FIG. 2 is a sectional view following FIG. 1;

【図3】図2に続く断面図である。FIG. 3 is a sectional view following FIG. 2;

【図4】図3に続く断面図である。FIG. 4 is a sectional view following FIG. 3;

【図5】図4に続く断面図である。FIG. 5 is a sectional view following FIG. 4;

【図6】電子線硬化樹脂における化学反応の一例を示す
図である。
FIG. 6 is a diagram showing an example of a chemical reaction in an electron beam curing resin.

【図7】電子線硬化樹脂における化学反応の他の例を示
す図である。
FIG. 7 is a view showing another example of the chemical reaction in the electron beam curing resin.

【図8】電子線硬化樹脂における化学反応のさらに他の
例を示す図である。
FIG. 8 is a view showing still another example of the chemical reaction in the electron beam curing resin.

【図9】電子線硬化樹脂における化学反応のさらに他の
例を示す図である。
FIG. 9 is a view showing still another example of the chemical reaction in the electron beam curing resin.

【図10】電子線硬化樹脂における化学反応のさらに他
の例を示す図である。
FIG. 10 is a view showing still another example of the chemical reaction in the electron beam curing resin.

【図11】電子線照射による電子線硬化樹脂の硬化メカ
ニズムの一部を説明するための図である。
FIG. 11 is a diagram for explaining a part of a curing mechanism of an electron beam curing resin by electron beam irradiation.

【図12】図11に続く図である。FIG. 12 is a view following FIG. 11;

【図13】図12に続く図である。FIG. 13 is a view following FIG. 12;

【図14】電子線のエネルギーと、半導体チップの貫通
可能厚みとの関係を示す図である。
FIG. 14 is a diagram showing the relationship between the energy of an electron beam and the penetrable thickness of a semiconductor chip.

【図15】本発明の第2の実施の形態に係る半導体装置
の実装方法における一工程を示す断面図である。
FIG. 15 is a sectional view showing one step in a method of mounting a semiconductor device according to a second embodiment of the present invention.

【図16】図15に続く断面図である。FIG. 16 is a sectional view following FIG. 15;

【図17】図16に続く断面図である。FIG. 17 is a sectional view following FIG. 16;

【図18】一般的なフリップチップ実装法を説明するた
めの断面図である。
FIG. 18 is a cross-sectional view for explaining a general flip-chip mounting method.

【図19】図18における要部の一例を拡大して示す拡
大断面図である。
FIG. 19 is an enlarged sectional view showing an example of a main part in FIG. 18 in an enlarged manner.

【図20】図18における要部の他の例を拡大して示す
拡大断面図である。
20 is an enlarged sectional view showing another example of the main part in FIG. 18 in an enlarged manner.

【図21】従来のフリップチップ実装法を説明するため
の断面図である。
FIG. 21 is a cross-sectional view for explaining a conventional flip chip mounting method.

【符号の説明】[Explanation of symbols]

10…半導体チップ、11…バンプ、12…配線基板、
13…配線パターン、14…はんだ、16…電子線硬化
樹脂、17…電子線、P…ポリマー、M…モノマー、R
…ラジカル、N…3次元網目構造。
10: semiconductor chip, 11: bump, 12: wiring board,
13: wiring pattern, 14: solder, 16: electron beam curing resin, 17: electron beam, P: polymer, M: monomer, R
... radical, N: three-dimensional network structure.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/32 H05K 3/32 Z 5F061 Fターム(参考) 4J011 QA03 QA09 QA12 QA22 QB03 QB05 QB07 QB08 QB12 QB14 QB17 QB18 QB20 QB22 QB23 QB24 QB25 UA03 VA01 WA01 5E319 AA03 AB05 AC15 BB20 CC33 GG11 GG15 5E336 AA04 CC32 CC58 EE03 EE07 GG16 5F044 KK01 KK14 LL01 LL11 RR17 RR19 5F047 AA17 AB06 BA06 BA22 BA36 BB11 BB16 5F061 AA01 BA04 CA05 CA12 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/32 H05K 3/32 Z 5F061 F term (Reference) 4J011 QA03 QA09 QA12 QA22 QB03 QB05 QB07 QB08 QB12 QB14 QB17 QB18 QB20 QB22 QB23 QB24 QB25 UA03 VA01 WA01 5E319 AA03 AB05 AC15 BB20 CC33 GG11 GG15 5E336 AA04 CC32 CC58 EE03 EE07 GG16 5F044 KK01 KK14 LL01 LL11 RR17 RR19 5F047 AA17 BA06 BA06 BA06 BA06 BA06 BA06

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の外面に設けられた突起状接
続電極を介して半導体装置における半導体回路を配線基
板に電気的に接続するための方法であって、 前記半導体装置の突起状接続電極が前記配線基板の配線
パターンに接触することとなるように、配線基板上に半
導体装置を配置する第1の工程と、 電子線の照射により硬化する電子線硬化樹脂を、配線基
板と半導体装置とが接合されるように塗布する第2の工
程と、 電子線を照射して前記電子線硬化樹脂を硬化させる第3
工程とを含むことを特徴とする半導体装置の実装方法。
1. A method for electrically connecting a semiconductor circuit in a semiconductor device to a wiring board via a protruding connection electrode provided on an outer surface of a semiconductor device, wherein the protruding connection electrode of the semiconductor device is provided. A first step of arranging the semiconductor device on the wiring board so as to come into contact with the wiring pattern of the wiring board; A second step of coating so as to be joined, and a third step of irradiating an electron beam to cure the electron beam-curable resin.
And a method of mounting a semiconductor device.
【請求項2】 前記第2の工程は、前記電子線硬化樹
脂が前記半導体装置と配線基板との間に介在することと
なるように塗布を行うものであり、 前記第3の工程は、電子線が半導体装置を貫いて半導体
装置と配線基板との間に介在する電子線硬化樹脂に到達
するように電子線の照射を制御するものであることを特
徴とする請求項1記載の半導体装置の実装方法。
2. The method according to claim 1, wherein the second step is performed so that the electron beam curable resin is interposed between the semiconductor device and the wiring board. 2. The semiconductor device according to claim 1, wherein the irradiation of the electron beam is controlled so that the wire passes through the semiconductor device and reaches an electron beam cured resin interposed between the semiconductor device and the wiring board. Implementation method.
【請求項3】 さらに、前記配線基板上に配置された
半導体装置の突起状接続電極と配線基板の配線パターン
とをはんだによって接続する第4の工程を含み、 前記第4の工程ののちに前記第2の工程を行うようにし
たことを特徴とする請求項1記載の半導体装置の実装方
法。
3. The method according to claim 1, further comprising: connecting a protruding connection electrode of the semiconductor device disposed on the wiring board to the wiring pattern of the wiring board by soldering. 2. The method according to claim 1, wherein the second step is performed.
【請求項4】 前記第1の工程の前に前記第2の工程
を行うようにしたことを特徴とする請求項1記載の半導
体装置の実装方法。
4. The method according to claim 1, wherein the second step is performed before the first step.
【請求項5】 さらに、前記半導体装置における半導体
回路が形成された面と反対側の面を研磨して、半導体装
置の厚さが所定の厚さとなるように制御する第5の工程
を含むことを特徴とする請求項1記載の半導体装置の実
装方法。
5. A fifth step of polishing a surface of the semiconductor device opposite to the surface on which the semiconductor circuit is formed to control the thickness of the semiconductor device to a predetermined thickness. The method for mounting a semiconductor device according to claim 1, wherein:
【請求項6】 前記所定の厚さは、電子線のエネルギ
ーの90%が透過可能な厚さであることを特徴とする請
求項5記載の半導体装置の実装方法。
6. The method according to claim 5, wherein the predetermined thickness is a thickness through which 90% of the energy of the electron beam can pass.
【請求項7】 電子線のエネルギーが250keVな
いし300keVである場合における前記所定の厚さ
を、各エネルギーに対応して200ミクロンないし40
0ミクロンのいずれかとしたことを特徴とする請求項6
記載の半導体装置の実装方法。
7. When the energy of the electron beam is 250 keV to 300 keV, the predetermined thickness is set to 200 μm to 40 μm corresponding to each energy.
7. The method according to claim 6, wherein the distance is set to 0 micron.
A mounting method of the semiconductor device described in the above.
【請求項8】 前記電子線硬化樹脂は、アクリロイ基
を含む化合物であることを特徴とする請求項1記載の半
導体装置の実装方法。
8. The method according to claim 1, wherein the electron beam curing resin is a compound containing an acryloy group.
【請求項9】 前記電子線硬化樹脂は、炭素二重結合
を含む化合物であることを特徴とする請求項1記載の半
導体装置の実装方法。
9. The method according to claim 1, wherein the electron beam curing resin is a compound containing a carbon double bond.
【請求項10】 半導体装置の外面に設けられた突起状
接続電極を介して前記半導体装置における半導体回路と
配線基板とが電気的に接続された半導体装置組立体であ
って、 前記半導体装置は、その突起状接続電極が配線基板の配
線パターンに接触することとなるように配線基板上に配
置され、 前記半導体装置は、電子線の照射により硬化した電子線
硬化樹脂によって前記配線基板に接合されていることを
特徴とする半導体装置組立体。
10. A semiconductor device assembly in which a semiconductor circuit and a wiring board in the semiconductor device are electrically connected via a protruding connection electrode provided on an outer surface of the semiconductor device, wherein the semiconductor device comprises: The semiconductor device is joined to the wiring substrate by an electron beam cured resin cured by irradiation with an electron beam, and the projection-shaped connection electrode is arranged on the wiring substrate so as to come into contact with the wiring pattern of the wiring substrate. A semiconductor device assembly.
JP32413498A 1998-11-13 1998-11-13 Packaging method of semiconductor device and semiconductor device assembly Pending JP2000150575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32413498A JP2000150575A (en) 1998-11-13 1998-11-13 Packaging method of semiconductor device and semiconductor device assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32413498A JP2000150575A (en) 1998-11-13 1998-11-13 Packaging method of semiconductor device and semiconductor device assembly

Publications (1)

Publication Number Publication Date
JP2000150575A true JP2000150575A (en) 2000-05-30

Family

ID=18162525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32413498A Pending JP2000150575A (en) 1998-11-13 1998-11-13 Packaging method of semiconductor device and semiconductor device assembly

Country Status (1)

Country Link
JP (1) JP2000150575A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056661A1 (en) * 2010-10-25 2012-05-03 パナソニック株式会社 Electronic components assembly
JP2020519000A (en) * 2017-03-15 2020-06-25 イミュノライト・エルエルシー Adhesive bonding composition and electronic component produced therefrom

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056661A1 (en) * 2010-10-25 2012-05-03 パナソニック株式会社 Electronic components assembly
US9204530B2 (en) 2010-10-25 2015-12-01 Panasonic Corporation Electronic components assembly
JP2020519000A (en) * 2017-03-15 2020-06-25 イミュノライト・エルエルシー Adhesive bonding composition and electronic component produced therefrom
JP7086095B2 (en) 2017-03-15 2022-06-17 イミュノライト・エルエルシー Adhesive bonding composition and electronic components to be produced from it
US11476222B2 (en) 2017-03-15 2022-10-18 Immunolight, Llc Adhesive bonding composition and electronic components prepared from the same

Similar Documents

Publication Publication Date Title
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US6022761A (en) Method for coupling substrates and structure
US6486547B2 (en) Microelectronic assembly incorporating lead regions defined by gaps in a polymeric sheet
US8137497B2 (en) Method of manufacturing wiring substrate
EP1096567A2 (en) BGA package and method for fabricating the same
JP5068898B2 (en) Fluxing adhesive
JP3450236B2 (en) Semiconductor device and manufacturing method thereof
US8207056B2 (en) Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
JP3277997B2 (en) Ball grid array package and manufacturing method thereof
KR20040099152A (en) Semiconductor device and production method therefor
JPH11307584A (en) Manufacture of semiconductor device
JP2003264205A (en) Manufacturing method of semiconductor device
KR100563502B1 (en) A cof semiconductor device and a manufacturing method for the same
JPH10135404A (en) Semiconductor chip module and its manufacture
CN115312393A (en) Packaging method and package
JP3205686B2 (en) Semiconductor device for mounting and its mounting method
JP2000150575A (en) Packaging method of semiconductor device and semiconductor device assembly
JP2967080B1 (en) Method of manufacturing semiconductor device package
US6664648B2 (en) Apparatus for applying a semiconductor chip to a carrier element with a compensating layer
JPH104121A (en) Manufacture of semiconductor device
JPH0888248A (en) Face-down bonding method and connecting material using thereof
JPH09129777A (en) Board for mounting semiconductor element, semiconductor device, and transfer original plate
JP2004253529A (en) Semiconductor device and its manufacturing method
JP2000228424A (en) Semiconductor device and manufacture of semiconductor device
JPS6392036A (en) Packaging structure of semiconductor device