JP2000149052A - Image processor and storage medium - Google Patents

Image processor and storage medium

Info

Publication number
JP2000149052A
JP2000149052A JP10323117A JP32311798A JP2000149052A JP 2000149052 A JP2000149052 A JP 2000149052A JP 10323117 A JP10323117 A JP 10323117A JP 32311798 A JP32311798 A JP 32311798A JP 2000149052 A JP2000149052 A JP 2000149052A
Authority
JP
Japan
Prior art keywords
pixel
resolution
low
display
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10323117A
Other languages
Japanese (ja)
Inventor
Jiro Yoshida
二朗 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sega Corp
Original Assignee
Sega Enterprises Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sega Enterprises Ltd filed Critical Sega Enterprises Ltd
Priority to JP10323117A priority Critical patent/JP2000149052A/en
Publication of JP2000149052A publication Critical patent/JP2000149052A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image processor which improves the apparent drawing capability, in place of deterioration in image quality of a partial screen and then attains real-time drawing with high resolution. SOLUTION: This image processor draws n image on a display storage means and shows this image via a display means. The image processor consists of a drawing processing means and a display processing means. The drawing processing means sorts the display area parts requiring no high image quality into the low resolution effective and invalid pixels for the image that is shown on the display means and draws the image on the display storage means, excluding the low resolution ineffective pixels by a validity decision means 123 and via a hidden surface processing means 124, a texture mapping means 125 and a frame buffer drawing means 126.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、リアルタイム描画
能力を向上させた画像処理装置及びその記憶媒体に関す
るものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an image processing apparatus having improved real-time drawing capability and a storage medium therefor.

【0002】より詳細には、本発明は、ゲームを楽しむ
遊戯者の視線が表示されている画像の中で注意が向いて
いる領域に集中している点に鑑み、その注目領域の画質
を向上させるとともにそれ以外の領域の画質を低下させ
ることにより、見かけ上で描画能力を向上させた画像処
理装置及びこの画像処理装置の処理動作をコンピュータ
装置に実現させるプログラムが記憶された記憶媒体に関
するものである。
More specifically, the present invention improves the image quality of a region of interest in view of the fact that the gaze of a player enjoying a game is concentrated in an area where attention is paid in the displayed image. The present invention relates to an image processing apparatus having an apparently improved drawing capability by reducing the image quality of other areas and a storage medium storing a program for causing a computer to realize the processing operation of the image processing apparatus. is there.

【0003】[0003]

【従来の技術】一般に、静止画像の場合には、画像の全
領域に対して同一の精密さを必要とすることは周知のと
おりである。また、リアルタイムで表示される動画の場
合にも、従来、画像の全領域に対して同一の精密さで描
画していた。
2. Description of the Related Art It is well known that a still image generally requires the same precision over the entire area of the image. Also, in the case of a moving image displayed in real time, conventionally, the entire area of the image has been drawn with the same precision.

【0004】このような動画を生成し表示する画像処理
装置は、アプリケーションプログラムを実行してリアル
タイムに表示用記憶手段に画面を描画し、当該表示用記
憶手段に描画された画面を表示手段にリアルタイムに表
示させている。このような画像処理装置が適用された装
置としては、例えばゲーム装置がある。
An image processing apparatus for generating and displaying such a moving image draws a screen on a display storage means in real time by executing an application program, and displays the screen drawn on the display storage means on a display means in real time. Is displayed. As an apparatus to which such an image processing apparatus is applied, for example, there is a game apparatus.

【0005】ところで、このようにリアルタイムで描画
し表示する画像処理装置にあっては、1画面を表示用記
憶手段に描画する時間があらかじめ決められているた
め、その描画能力が不足する場合には、画面が完全に描
画されないまま表示されることになる。この描画能力
は、画面が高解像度になるに従ってさらに高い描画能力
を必要とすることになる。すなわち、この描画能力にあ
っては、制限された時間の中において所定の程度の画像
を表現するが重要であるため、高速なレンダリング性能
を必要し、また、その描画効率(1画面を描画するに要
する時間に対する現実に描画できる時間の意味する)は
表示用記憶手段の画素数に大きく依存することになる。
In such an image processing apparatus for drawing and displaying in real time, since the time for drawing one screen in the display storage means is predetermined, if the drawing ability is insufficient, , The screen will be displayed without being completely drawn. This drawing capability requires a higher drawing capability as the screen becomes higher in resolution. In other words, since it is important for this drawing capability to express a predetermined image in a limited time, a high-speed rendering performance is required, and the drawing efficiency (for drawing one screen) is required. (Meaning the actual drawing time with respect to the time required) greatly depends on the number of pixels in the display storage means.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、ゲーム
等のアプリケーションの内容によっては、画面全体にわ
たって高画質である必要がない場合が多くある。例え
ば、ドライブシミュレータのようなゲームの場合には、
遊戯者の視線はほとんど画面中央付近に集中しており、
画面周辺部の画質までを高画質にする必要は少ない。
However, depending on the contents of an application such as a game, it is often not necessary to provide high image quality over the entire screen. For example, in the case of a game like a drive simulator,
Most of the player's eyes are concentrated near the center of the screen,
There is little need to increase the image quality up to the image quality at the periphery of the screen.

【0007】また、上記従来の画像生成装置にあって
は、高速なレンダリング性能を実現するために、高速な
表示用記憶手段や処理回路等が必要であり、回路の構成
要素が高価なものとなる欠点がある。
Further, in the above-described conventional image generating apparatus, a high-speed display storage means and a processing circuit are required to realize high-speed rendering performance, and components of the circuit are expensive. There are disadvantages.

【0008】本発明は、このような特徴に鑑みて、遊戯
者の注意が向いている画質を高度化させるとともに、そ
の注意が向いていない画面の画質を低下させることによ
り見かけ上で描画能力を向上させた画像処理装置と、こ
の装置の動作をコンピュータ装置で実現させるプログラ
ムを記憶させた記憶媒体を提供することを目的とする。
In view of the above-mentioned characteristics, the present invention enhances the image quality to which the player pays attention, and reduces the image quality of the screen to which the player does not pay attention, thereby increasing the apparent drawing ability. It is an object of the present invention to provide an improved image processing device and a storage medium storing a program for realizing the operation of the device by a computer device.

【0009】本発明は、要するに、画面の一部の画質を
低下させる代わりに、みかけ上の描画能力を向上させる
ものであり、高解像度のリアルタイム描画を可能にした
画像処理装置を提供することにある。
In short, the present invention is to improve the apparent drawing ability instead of lowering the image quality of a part of the screen, and to provide an image processing apparatus capable of real-time high-resolution drawing. is there.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するため
に、請求項1記載の発明に係る画像処理装置は、表示用
記憶手段に描画し、前記表示用記憶手段に描画された画
像を表示手段に表示させる画像処理装置において、表示
させる画像のうち高画質を要しない表示領域部分を低解
像度領域とし、この低解像度領域を所定の画素数で構成
した低解像度画素の集合とし、当該低解像度画素毎に描
画処理を実行する描画処理手段と、前記表示用記憶手段
から画像を読み出し前記表示手段に表示する際に、当該
低解像度画素毎に読み出した画素データを表示させる表
示処理手段とを備えたことを特徴とする。
In order to achieve the above object, an image processing apparatus according to the first aspect of the present invention draws on a display storage means and displays the drawn image on the display storage means. In the image processing apparatus for displaying on the means, a display area portion of the image to be displayed that does not require high image quality is defined as a low resolution area, and the low resolution area is defined as a set of low resolution pixels formed of a predetermined number of pixels, Drawing processing means for performing drawing processing for each pixel, and display processing means for displaying pixel data read for each of the low resolution pixels when an image is read from the display storage means and displayed on the display means. It is characterized by having.

【0011】請求項2記載の発明では、前記描画処理手
段は、有効画素判定回路を含み、画像を描画する際に有
効画素判定手段により、低解像度領域か否かを判定して
低解像度領域のときには表示用記憶手段の低解像度画素
毎への描画を行い、これ以外のときには表示用記憶手段
への高解像度の描画処理を実行する手段を備え、前記表
示処理手段は、有効画素判定回路を含み、この有効画素
判定手段により当該低解像度領域以外では前記表示用記
憶手段から通常の画素データを読み出し、当該低解像度
領域では低解像度画素毎の画素データを読み出して表示
処理を実行する手段を備えたことを特徴とする。
In the invention according to claim 2, the drawing processing means includes an effective pixel determination circuit, and determines whether or not the image is in the low resolution area by the effective pixel determination means when drawing an image. Sometimes, drawing is performed for each low-resolution pixel of the display storage unit, and at other times, a unit that performs high-resolution drawing processing on the display storage unit is provided.The display processing unit includes an effective pixel determination circuit. A means for reading out normal pixel data from the display storage means by means of the effective pixel determination means in the area other than the low resolution area, and reading out pixel data for each low resolution pixel in the low resolution area and executing display processing. It is characterized by the following.

【0012】請求項3記載の発明では、前記有効画素判
定回路は、アプリケーションプログラムからの指令によ
って無効画素領域を設定可能としてなることを特徴とす
る。
According to a third aspect of the present invention, the effective pixel determination circuit is capable of setting an invalid pixel area in accordance with a command from an application program.

【0013】請求項4記載の発明では、前記表示用記憶
手段は、低解像度領域を所定個数の画素からなる低解像
度画素の集合で構成し、かつ、その単位低解像度画素を
低解像度有効画素と低解像度非有効画素とから構成し、
低解像度有効画素にのみ画素データが書き込まれるよう
にしたものであることを特徴とする。
[0013] In the invention described in claim 4, the display storage means comprises a low-resolution area composed of a set of low-resolution pixels consisting of a predetermined number of pixels, and the unit low-resolution pixels are defined as low-resolution effective pixels. Composed of low-resolution non-effective pixels,
It is characterized in that pixel data is written only in low resolution effective pixels.

【0014】請求項5記載の発明では、前記描画処理手
段は、有効画素判定回路を含み、画像を描画する際に有
効画素判定手段により、低解像度領域であるかないかを
判定し、低解像度領域のときには、さらに低解像度画素
の低解像度非有効画素か低解像度有効画素か否かを判定
し、低解像度領域ではないかあるいは低解像度領域であ
るが低解像度有効画素のときには表示用記憶手段の当該
画素への描画を行い、低解像度非有効画素のときには表
示用記憶手段への描画処理を行わない手段を備え、前記
表示処理手段は、有効画素判定回路を含み、この有効画
素判定手段により当該低解像度領域か否かの判定を行
い、低解像度領域のときには、さらに低解像度画素の低
解像度非有効画素か低解像度有効画素か否かを判定し、
低解像度領域ではないかあるいは低解像度領域であるが
低解像度有効画素のときには表示用記憶手段の当該画素
から描画データを読み出し、低解像度非有効画素のとき
には低解像度有効画素の画素データを読み出して表示処
理を実行する手段を備えたことを特徴とする。
According to a fifth aspect of the present invention, the drawing processing means includes an effective pixel determination circuit, and determines whether or not the image is in a low resolution area by the effective pixel determination means when drawing an image. In the case of, it is further determined whether the low-resolution pixel is a low-resolution non-effective pixel or a low-resolution effective pixel. Means for performing drawing on the pixel and not performing drawing processing on the display storage means when a low-resolution non-effective pixel is provided. The display processing means includes an effective pixel determination circuit. Determine whether or not the resolution area, if the low-resolution area, further determine whether the low-resolution non-effective pixels of low-resolution pixels or low-resolution effective pixels,
If it is not a low resolution area or it is a low resolution area, but it is a low resolution effective pixel, the drawing data is read from the corresponding pixel of the display storage means, and if it is a low resolution ineffective pixel, the pixel data of the low resolution effective pixel is read and displayed It is characterized by comprising means for executing processing.

【0015】請求項6記載の発明では、上記請求項1乃
至5に記載の画像処理装置の動作をコンピュータにさせ
るプログラムを記憶した記憶媒体である。
According to a sixth aspect of the present invention, there is provided a storage medium storing a program for causing a computer to operate the image processing apparatus according to the first to fifth aspects.

【0016】ここで、記憶媒体には、例えは、フロッピ
ーディスク、ハードディスク、磁気テープ、光磁気ディ
スク、CD−ROM、DVD、ROMカートリッジ、バ
ッテリバックアップ付きのRAMメモリカード、フラッ
シュメモリカートリッジ、不揮発性RAMカートリッジ
等を含む。
Here, the storage medium includes, for example, a floppy disk, a hard disk, a magnetic tape, a magneto-optical disk, a CD-ROM, a DVD, a ROM cartridge, a RAM memory card with a battery backup, a flash memory cartridge, and a nonvolatile RAM. Including cartridges.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1は、本発明に係る画像処理装置が適用
されたドライビングゲーム用のゲーム装置の実施の形態
を示す斜視図である。
FIG. 1 is a perspective view showing an embodiment of a game device for a driving game to which the image processing device according to the present invention is applied.

【0019】この図1において、符号1はゲーム装置本
体を示している。このゲーム装置本体1は、自動車の運
転席の形状に似せた筐体2と、その筐体2の前に設けた
ディスプレイ3とから構成されている。この筐体2は、
遊戯者が座る椅子4と、この椅子4の前に設けられた操
作装置5とから構成されている。この椅子4には、振動
発生装置6が設けられている。また、前記操作装置5の
近傍にも、振動発生装置7が設けられている。
In FIG. 1, reference numeral 1 denotes a game device main body. The game apparatus body 1 includes a housing 2 having a shape similar to the shape of a driver's seat of an automobile, and a display 3 provided in front of the housing 2. This housing 2
It comprises a chair 4 on which a player sits and an operating device 5 provided in front of the chair 4. The chair 4 is provided with a vibration generator 6. A vibration generator 7 is also provided near the operation device 5.

【0020】前記振動発生装置6は、振動発生装置6a
と振動発生装置6bとに分かれており、振動発生装置6
aは椅子4の下部に設けられているとともに、振動発生
装置6bは椅子4における遊戯者の腰が触れる部分に設
けられている。
The vibration generator 6 includes a vibration generator 6a
And a vibration generator 6b.
a is provided at the lower part of the chair 4, and the vibration generator 6b is provided at a portion of the chair 4 where the waist of the player touches.

【0021】前記振動発生装置7は、振動発生装置7a
と振動発生装置7bとに分かれており、振動発生装置7
aが操作装置5のハンドル端末5aの基部に、振動発生
装置7bが操作装置5のアクセルペダル、ブレーキペダ
ル等の脚用端末5bの基部に設けられている。
The vibration generator 7 includes a vibration generator 7a
And a vibration generator 7b.
a is provided at the base of the handle terminal 5a of the operating device 5, and the vibration generator 7b is provided at the base of the leg terminal 5b of the operating device 5 such as an accelerator pedal and a brake pedal.

【0022】このように振動発生装置6a、振動発生装
置7bが互いに離間して複数設けられている理由、ある
いは、振動発生装置6bと、振動発生装置7aが互いに
離間して複数設けられている理由は、振動検出を行った
ときに、その振動が実際の振動と同一か類似になる距離
に配置し、よりリアルに遊戯者に振動を体験できるよう
にしたものである。
The reason why a plurality of vibration generators 6a and 7b are provided apart from each other, or the reason why a plurality of vibration generators 6b and 7a are provided separately from each other. Are arranged at a distance where the vibration is the same as or similar to the actual vibration when the vibration is detected, so that the player can experience the vibration more realistically.

【0023】この筐体2の操作装置5が設けられている
前面両側にはスピーカ取付孔が設けられており、これら
孔の内部には、バックグランドミュージック用のスピー
カ8aと、効果音用のスピーカ8bとが設けられてい
る。また、この筐体2の椅子4の両側にはスピーカボッ
クスが設けられており、これらスピーカボックスの内部
には、効果音用のスピーカ8cが設けられている。
Speaker mounting holes are provided on both front sides of the housing 2 where the operating device 5 is provided. Inside these holes, a speaker 8a for background music and a speaker for sound effects are provided. 8b. Further, speaker boxes are provided on both sides of the chair 4 of the housing 2, and speakers 8c for sound effects are provided inside these speaker boxes.

【0024】なお、筐体2には、シフトレバー5cが設
けられており、また、ハンドル端末5aの側方には図示
しないがビューチェンジスイッチ、各種計器類、ランプ
等が設けられている。また、筐体2の内部には、ゲーム
処理ボード10やその他の回路が設けられている。
The housing 2 is provided with a shift lever 5c, and a view change switch, various instruments, lamps and the like (not shown) are provided beside the handle terminal 5a. The game processing board 10 and other circuits are provided inside the housing 2.

【0025】図2は、本実施形態に係るゲーム装置のブ
ロック図である。このゲーム装置は、概略、ディスプレ
イ3、操作装置5、各種ランプ類や計器類及び振動発生
装置6,7を含む出力装置9、スピーカ8を備えてい
る。
FIG. 2 is a block diagram of the game device according to the present embodiment. The game device generally includes a display 3, an operation device 5, an output device 9 including various lamps and instruments, and vibration generating devices 6 and 7, and a speaker 8.

【0026】ゲーム処理ボード10は、中央演算処理装
置(CPU)101、ROM102、RAM103、サ
ウンド装置104、入出力インターフェース106、ス
クロールデータ演算装置107、コ・プロセッサ(補助
演算処理装置)108、地形データROM109、ジオ
メタライザ110、形状データROM111、描画装置
112、テクスチャデータROM113、テクスチャマ
ップRAM114、表示用記憶手段(フレームバッフ
ァ)115、画像合成装置116、D/A変換器117
を有している。
The game processing board 10 includes a central processing unit (CPU) 101, a ROM 102, a RAM 103, a sound device 104, an input / output interface 106, a scroll data processing unit 107, a coprocessor (auxiliary processing unit) 108, and terrain data. ROM 109, geometalizer 110, shape data ROM 111, drawing device 112, texture data ROM 113, texture map RAM 114, display storage means (frame buffer) 115, image synthesizing device 116, D / A converter 117
have.

【0027】前記CPU101は、バスラインを介し
て、所定のプログラムや画像処理プログラムなどを記憶
したROM102、デ−タを記憶するRAM103、サ
ウンド装置104a〜104c、入出力インターフェー
ス106、スクロールデータ演算装置107、コ・プロ
セッサ108、及びジオメタライザ110に接続されて
いる。RAM103はバッファ用として機能させるもの
で、ジオメタライザに対する各種コマンドの書込み(オ
ブジェクトの表示など)、各種演算時の必要なデータの
書込みなどが行われる。入出力インターフェース106
は前記操作装置5のハンドル端末5a、脚用端末5b、
シフトレバー5c及びビューチェンジスイッチ等に接続
されており、これにより操作装置5のハンドル端末5
a、脚用端末5b及びシフトレバー5c等の操作信号が
デジタル量としてCPU101に取り込まれる。また、
入出力インターフェース106には出力装置9が接続さ
れており、CPU101からの振動発生指令により出力
装置9における振動発生装置6a、6b、7a及び/又
は7bが動作して、筐体2の椅子4及び/又は操作装置
5をゲームの内容に応じて振動させる。
The CPU 101 includes, via a bus line, a ROM 102 storing a predetermined program and an image processing program, a RAM 103 storing data, sound devices 104a to 104c, an input / output interface 106, a scroll data calculation device 107. , A co-processor 108 and a geometallizer 110. The RAM 103 functions as a buffer, and writes various commands to the geometallizer (display of objects, etc.) and writes data necessary for various calculations. Input / output interface 106
Is a handle terminal 5a, a leg terminal 5b of the operating device 5,
It is connected to a shift lever 5c, a view change switch, and the like.
a, operation signals of the leg terminal 5b, the shift lever 5c, and the like are taken into the CPU 101 as digital quantities. Also,
The output device 9 is connected to the input / output interface 106, and the vibration generation devices 6a, 6b, 7a and / or 7b in the output device 9 operate according to a vibration generation command from the CPU 101, and the chair 4 of the housing 2 and And / or vibrates the operation device 5 according to the content of the game.

【0028】サウンド装置104a,104b,104
cは電力増幅器105a,105b,105cをそれぞ
れ介してスピーカ8a,8b,8cにそれぞれ接続され
ており、サウンド装置104,104b,104cで個
々に生成された音響信号が電力増幅の後、スピーカ8
a,8b,8cにそれぞれ与えられる。CPU101は
本実施例では、記憶媒体としてのROM102に内蔵し
たプログラムに基づいて操作装置5からの操作信号及び
地形データROM109からの地形データ、または形状
データROM111からのモーションデータ(「エネミ
ー等のキャラクタ」、及び、「地形、空、各種構造物等
の背景」等の三次元データ)を読み込んで、挙動計算
(シミュレーション)、及び特殊効果の計算を少なくと
も行うようになっている。挙動計算は、仮想空間でのエ
ネミーの動きをシミュレートするもので、三次元空間で
の座標値が決定された後、この座標値を視野座標系に変
換するための変換マトリクスと、形状デ−タ(ポリゴン
デ−タ)とがジオメタライザ110に指定される。
Sound devices 104a, 104b, 104
c is connected to the speakers 8a, 8b, 8c via power amplifiers 105a, 105b, 105c, respectively. The sound signals individually generated by the sound devices 104, 104b, 104c are amplified by the speaker 8a after power amplification.
a, 8b and 8c, respectively. In this embodiment, the CPU 101 controls the operation signal from the operation device 5 and the terrain data from the terrain data ROM 109 or the terrain data from the shape data ROM 111 based on the program stored in the ROM 102 as a storage medium. And three-dimensional data such as “terrain, sky, background of various structures, etc.” are read, and at least the behavior calculation (simulation) and the calculation of special effects are performed. The behavior calculation simulates the movement of an enemy in a virtual space. After a coordinate value in a three-dimensional space is determined, a transformation matrix for transforming the coordinate value into a visual field coordinate system and a shape data are used. Data (polygon data) is specified to the geometalizer 110.

【0029】コ・プロセッサ108には地形データRO
M109が接続され、したがって、予め定めた図形デ−
タがコ・プロセッサ108(及びCPU101)に渡さ
れる。コ・プロセッサ108は、主に、浮動小数点の演
算を引き受けるようになっている。この結果、コ・プロ
セッサ108により各種の判定が実行されて、その判定
結果がCPU101に与えられるようにされているか
ら、CPUの計算負荷を低減できる。ジオメタライザ1
10は形状デ−タROM111及び描画装置112に接
続されている。形状デ−タROM111には、既述のよ
うに予め複数のポリゴンからなる形状デ−タ(各頂点か
ら成るキャラクタ、地形、背景などの三次元デ−タ)が
記憶されており、この形状デ−タがジオメタライザ11
0に渡される。ジオメタライザ110はCPU101か
ら送られてくる変換マトリクスで指定された形状デ−タ
を透視変換し、三次元仮想空間での座標系から視野座標
系に変換したデ−タを得る。
The co-processor 108 has the terrain data RO
M109 is connected, and therefore, a predetermined graphic data
Is passed to the co-processor 108 (and the CPU 101). The co-processor 108 is primarily designed to handle floating point operations. As a result, various determinations are made by the co-processor 108 and the determination results are given to the CPU 101, so that the calculation load on the CPU can be reduced. Geometalizer 1
Reference numeral 10 is connected to the shape data ROM 111 and the drawing device 112. As described above, the shape data ROM 111 previously stores shape data composed of a plurality of polygons (three-dimensional data such as characters composed of vertices, terrain, background, etc.). -Data is geometallizer 11
Passed to 0. The geometalizer 110 perspectively transforms the shape data designated by the transformation matrix sent from the CPU 101, and obtains data converted from a coordinate system in a three-dimensional virtual space to a visual field coordinate system.

【0030】描画装置112は変換した視野座標系の形
状デ−タにテクスチャを貼り合わせフレームバッファ1
15に出力する。このテクスチャの貼り付けを行うた
め、描画装置112はテクスチャデ−タROM113及
びテクスチャマップRAM114に接続されるととも
に、表示用記憶手段(フレームバッファ)115に接続
されている。なお、ポリゴンデータとは、複数の頂点の
集合からなるポリゴン(多角形:主として3角形又は4
角形)の各頂点の相対ないしは絶対座標のデータ群をい
う。前記地形データROM109には、所定の判定を実
行する上で足りる、比較的粗く設定されたポリゴンのデ
ータが格納されている。
The drawing device 112 attaches a texture to the converted shape data of the visual field coordinate system, and the frame buffer 1
15 is output. In order to paste the texture, the drawing device 112 is connected to a texture data ROM 113 and a texture map RAM 114, and also to a display storage means (frame buffer) 115. The polygon data is a polygon (polygon: mainly triangular or quadrilateral) composed of a set of a plurality of vertices.
Of the vertices of the square). The terrain data ROM 109 stores relatively coarsely set polygon data that is sufficient for executing a predetermined determination.

【0031】これに対して、形状データROM111に
は、エネミー、背景等の画面を構成する形状に関して、
より緻密に設定されたポリゴンのデータが格納されてい
る。
On the other hand, the shape data ROM 111 stores information on the shapes constituting the screen such as the enemy and the background.
Data of polygons set more precisely is stored.

【0032】スクロールデ−タ演算装置107は文字な
どのスクロール画面のデ−タ(ROM102に格納され
ている)を演算するもので、この演算装置107と前記
フレームバッファ115とが画像合成装置116及びD
/A変換器117を介してディスプレイ3に至る。これ
により、フレームバッファ115に一時記憶されたエネ
ミー、地形(背景)などのポリゴン画面(シミュレーシ
ョン結果)と必要な文字情報のスクロール画面とが指定
されたプライオリティにしたがって合成され、最終的な
フレーム画像デ−タが生成される。この画像デ−タはD
/A変換器117でアナログ信号に変換されてディスプ
レイ1aに送られ、ゲ−ムの画像がリアルタイムに表示
される。
The scroll data calculation device 107 calculates data of a scroll screen such as characters (stored in the ROM 102). The calculation device 107 and the frame buffer 115 are composed of an image synthesizing device 116 and D
The display 3 is reached via the / A converter 117. As a result, the polygon screen (simulation result) such as the enemy and the terrain (background) temporarily stored in the frame buffer 115 and the scroll screen of the necessary character information are synthesized according to the specified priority, and the final frame image data is created. -Data is generated. This image data is D
The signal is converted into an analog signal by the / A converter 117 and sent to the display 1a, where the game image is displayed in real time.

【0033】図3は、同実施の形態において使用される
描画処理手段を示すブロック図である。この図におい
て、描画処理手段120は、表示させる画像のうち高画
質を要しない表示領域部分を低解像度領域とし、この低
解像度領域を所定の画素数で構成した低解像度画素の集
合とし、当該低解像度画素毎に描画処理を実行するよう
にしたものであり、具体的には次のような構成要素から
なる。
FIG. 3 is a block diagram showing a drawing processing means used in the embodiment. In this figure, the drawing processing means 120 sets a display area portion of an image to be displayed which does not require high image quality as a low resolution area, and sets the low resolution area as a set of low resolution pixels constituted by a predetermined number of pixels. The rendering process is executed for each resolution pixel, and specifically includes the following components.

【0034】すなわち、描画処理手段120は、ジオメ
トリ演算手段121と、ピクセル計算手段122と、有
効画素判定手段123と、隠面処理手段124と、テク
スチャマッピング手段125と、フレームバッファ描画
手段126と、Zパッファ127と、テクスチャマップ
RAM114と、フレームバッファ115とから構成さ
れている。また、ジオメトリ演算手段121は、図2に
示すジオメタライザ110によって実現されている。ピ
クセル計算手段122と、有効画素判定手段123と、
隠面処理手段124と、テクスチャマッピング手段12
5と、フレームバッファ描画手段126とは、図2に示
す描画装置112によって実現されている。ジオメトリ
演算手段121は、CPU101の制御下に動作する。
That is, the drawing processing means 120 includes a geometry calculation means 121, a pixel calculation means 122, an effective pixel determination means 123, a hidden surface processing means 124, a texture mapping means 125, a frame buffer drawing means 126, It comprises a Z buffer 127, a texture map RAM 114, and a frame buffer 115. In addition, the geometry calculation means 121 is realized by the geometalizer 110 shown in FIG. A pixel calculation unit 122, an effective pixel determination unit 123,
Hidden surface processing means 124 and texture mapping means 12
5 and the frame buffer drawing means 126 are realized by the drawing device 112 shown in FIG. The geometry calculation means 121 operates under the control of the CPU 101.

【0035】図4は、同実施の形態において使用される
表示処理手段を示すブロック図である。この図におい
て、表示処理手段130は、前記フレームバッファ11
5から画像を読み出し前記ディスプレイ3に表示する際
に、当該低解像度画素毎に読み出した画素データを表示
させるようにしたものであり、具体的には次のような構
成要素からなる。
FIG. 4 is a block diagram showing a display processing means used in the embodiment. In this figure, the display processing means 130
When an image is read from the display 5 and displayed on the display 3, the pixel data read for each of the low-resolution pixels is displayed, and specifically includes the following components.

【0036】すなわち、表示処理手段130は、水平垂
直同期カウンタ131と、有効画素判定手段132と、
フレームバッファ表示手段133と、フレームバッファ
115と、D/A変換器117とから構成されている。
ここで、水平垂直同期カウンタ131は画像合成装置1
16の内部に設けられており、有効画素判定手段132
と、フレームバッファ表示手段133とは、画像合成装
置116で実現されている。
That is, the display processing means 130 includes a horizontal / vertical synchronization counter 131, an effective pixel determination means 132,
It comprises a frame buffer display means 133, a frame buffer 115, and a D / A converter 117.
Here, the horizontal / vertical synchronization counter 131 is the image synthesizing device 1
16 is provided inside the effective pixel determination means 132
And the frame buffer display means 133 are realized by the image synthesizing device 116.

【0037】このような構成の実施の形態の動作を説明
する。
The operation of the embodiment having such a configuration will be described.

【0038】<描画処理手段の動作>図5〜図8は描画
処理手段の動作を説明する図であり、図5は同動作のフ
ローチャート、図6〜図8は同実施の形態で使用される
フレームバッファの使用の方法の原理を説明するための
模式図である。
<Operation of Drawing Processing Unit> FIGS. 5 to 8 are diagrams for explaining the operation of the drawing processing unit. FIG. 5 is a flowchart of the operation, and FIGS. 6 to 8 are used in the embodiment. FIG. 4 is a schematic diagram for explaining the principle of a method of using a frame buffer.

【0039】まず、フレームバッファ115の使用の仕
方の原理を図5に示す模式図を用いて説明する。ディス
プレイ3に表示される一画面はフレームバッファ115
に対応している。したがって、例えば1画面が図6に示
すようにフレームバッファ200で構成されているもの
とする。この一画面分のフレームバッファ200は、図
6に示すように、10×10個の画素201で構成され
ているものとする。また、この一画面分のフレームバッ
ファ200の下の領域が低解像度領域202と定義して
いる。この低解像度領域202は、2×2個の画素20
1が一つの低解像度画素203を構成する。この低解像
度領域202において、その左上の1個の画素を低解像
度有効画素(図面中の斜線が付された画素)201aと
し、それ以外の3個の画素を低解像度画素201b〜2
01cとする。
First, the principle of how to use the frame buffer 115 will be described with reference to the schematic diagram shown in FIG. One screen displayed on the display 3 is a frame buffer 115.
It corresponds to. Therefore, for example, it is assumed that one screen is configured by the frame buffer 200 as shown in FIG. It is assumed that the frame buffer 200 for one screen includes 10 × 10 pixels 201 as shown in FIG. An area below the frame buffer 200 for one screen is defined as a low-resolution area 202. This low resolution area 202 is composed of 2 × 2 pixels 20
1 constitutes one low-resolution pixel 203. In the low-resolution area 202, one pixel at the upper left is a low-resolution effective pixel (pixel shaded in the drawing) 201a, and the other three pixels are low-resolution pixels 201b to 201b.
01c.

【0040】次に、フレームバッファの一般的な使用の
方法を簡単に説明する。例えば、図7において、一画面
分のフレームバッファ200は、図示左側から右側に、
また、上から下へ順次、ラスタLが移動してゆくものと
する。そして、例えば三角形ポリゴン250をフレーム
バッファ200に描画する場合、この三角形ポリゴン2
50は、ラスタライズによって図中の番号の順番で描画
されてゆくことになる。
Next, a general method of using the frame buffer will be briefly described. For example, in FIG. 7, the frame buffer 200 for one screen is arranged from left to right in the figure,
It is also assumed that the raster L moves sequentially from top to bottom. For example, when rendering a triangular polygon 250 in the frame buffer 200, this triangular polygon 2
50 are drawn in the order of the numbers in the figure by rasterization.

【0041】さらに、図7に示した三角形ポリゴンの描
画に対して図6の定義をあてはめた場合、描画有効画素
は図8の中の数字が記入された画素になる。
Further, when the definition of FIG. 6 is applied to the drawing of the triangular polygon shown in FIG. 7, the drawing effective pixels are the pixels in FIG.

【0042】このように低解像度領域では、低解像度有
効画素のみに書込みを行い、低解像度非有効画素に書込
みを行わないので、描画に要する時間が短くなり、見か
けの描画能力が向上したことになる。
As described above, in the low-resolution area, writing is performed only on the low-resolution effective pixels, and is not performed on the low-resolution non-effective pixels. Therefore, the time required for drawing is reduced, and the apparent drawing performance is improved. Become.

【0043】次に、図5に示すフローチャートを用いて
説明する。まず、CPU101は、低解像度領域を設定
するためのコマンドを、有効画素判定手段123,13
1に送られる(S501)。これにより、各有効画素判
定手段123,131のレジスタに設定される。
Next, a description will be given with reference to the flowchart shown in FIG. First, the CPU 101 sends a command for setting a low resolution area to the valid pixel determination units 123 and 13.
1 (S501). As a result, the values are set in the registers of the effective pixel determination units 123 and 131.

【0044】次に、CPU101によって生成された例
えば三角形ポリゴン250の頂点データは、ジオメタラ
イザ110に送られる。ジオメタライザ110のジオメ
トリ演算手段121は、三角形ポリゴン250の座標変
換及び透視変換されてスクリーン座標に変換される(S
502、図8参照)。
Next, the vertex data of, for example, the triangular polygon 250 generated by the CPU 101 is sent to the geometalizer 110. The geometry calculation means 121 of the geometallizer 110 converts the coordinate of the triangular polygon 250 and the perspective conversion and converts them into screen coordinates (S).
502, see FIG. 8).

【0045】スクリーン座標に変換されたポリゴン25
0の頂点は、さらにピクセル計算手段122において、
スクリーン上の画素に分解される、すなわちラスタライ
ズされる(S503)。
Polygon 25 converted to screen coordinates
The vertex of 0 is further calculated by the pixel calculation unit 122.
The image is decomposed into pixels on the screen, that is, rasterized (S503).

【0046】ラスタライズされた画素は、有効画素判定
手段123に送られる。この有効画素判定手段123に
おいて、画素が実際に描画すべき画素(描画有効画素あ
るいは定解像度有効画素)かそうでないか判定される
(S504)。
The rasterized pixels are sent to the effective pixel determining means 123. The effective pixel determining unit 123 determines whether the pixel is a pixel to be actually drawn (a drawing effective pixel or a constant resolution effective pixel) or not (S504).

【0047】有効画素判定手段123は、画素が描画有
効画素(描画有効画素、あるいは、低解像度有効画素)
と判定したときには(S504;YES)、次の隠面処
理手段124による隠面処理、テクスチャマッピング手
段125によるテキスチャマッピング処理、及びフレー
ムバッファ描画手段126によっフレームバッファ描画
処理を実行させる(S505)。
The effective pixel determination means 123 determines whether a pixel is a drawing effective pixel (drawing effective pixel or low resolution effective pixel).
(S504; YES), the hidden surface processing by the next hidden surface processing unit 124, the texture mapping process by the texture mapping unit 125, and the frame buffer drawing process by the frame buffer drawing unit 126 are executed (S505).

【0048】また、有効画素判定手段123は、画素が
描画有効画素でないときには(S504;NO)、ステ
ップ503の処理に戻る。
If the pixel is not a drawing effective pixel (S504; NO), the valid pixel determining means 123 returns to the processing of step 503.

【0049】そして、例えば一つの三角形ポリゴン25
0の描画に対して、上記ステップS503〜S505ま
での処理を画素ごとに繰り返し行われることになる。
Then, for example, one triangular polygon 25
The process of steps S503 to S505 is repeatedly performed for each pixel for drawing 0.

【0050】ここで、図8に示す三角形ポリゴン250
において、数字「1」〜「19」の処理は、ステップS
503〜S505の処理が行われてフレームバッファ2
00に書き込まれる。また、この三角形ポリゴン250
の低解像度領域202における部分を描画する場合に
は、数字「20」、「21」、「22」、「23」、
「24」の処理はステップS503〜S505の処理が
行われてフレームバッファ200に書き込まれるが、こ
れ以外の低解像度領域202にある三角形ボリゴン25
0の他の画素にはステップS503,S504のみ処理
された何ら書込みが行われない。
Here, a triangular polygon 250 shown in FIG.
, The processing of the numbers “1” to “19” is performed in step S
503 to S505 are performed and the frame buffer 2
Written to 00. Also, this triangular polygon 250
When drawing a portion in the low-resolution area 202, the numbers “20”, “21”, “22”, “23”,
In the process of “24”, the processes of steps S503 to S505 are performed and written in the frame buffer 200.
No writing is performed on the other pixels of 0, which has been processed only in steps S503 and S504.

【0051】<表示処理手段の動作>図9及び図10は
表示処理手段の動作を説明する図であり、図9は同動作
のフローチャートである。図10は同実施の形態で使用
されるフレームバッファの状態と表示手段に表示状態の
原理的な関係を示す図であり、図10(a)がフレーム
バファを示し、図10(b)が表示画面の状態を示す。
<Operation of Display Processing Unit> FIGS. 9 and 10 are diagrams for explaining the operation of the display processing unit, and FIG. 9 is a flowchart of the operation. FIG. 10 is a diagram showing the principle relationship between the state of the frame buffer used in the embodiment and the display state on the display means. FIG. 10 (a) shows the frame buffer, and FIG. 10 (b) shows the display. Indicates the state of the screen.

【0052】これらの図において、有効画素判定手段1
32にも、既に説明したように、CPU101から低解
像度領域が設定されている。まず、表示処理について説
明すると、表示は、フレームバッファ115の一般的に
は左上から水平方向に1画素づつに順番に読み出すこと
によって行われている。このフレームバッファ115か
ら画素を読み出すためのアドレスは、ビデオ信号に同期
した水平垂直カウンタ131によって生成される。した
がって、CPU101によって水平垂直カウンタ131
が初期化される(S551)。これによって、フレーム
バッファ115(図10ではフレームバッファ200)
から読み出す画素をバッファの左上に設定される。
In these figures, the effective pixel judging means 1
32, a low-resolution area is set by the CPU 101 as described above. First, the display process will be described. Generally, display is performed by sequentially reading out the frame buffer 115 one pixel at a time in the horizontal direction from the upper left. An address for reading a pixel from the frame buffer 115 is generated by a horizontal / vertical counter 131 synchronized with a video signal. Therefore, the horizontal / vertical counter 131 is
Is initialized (S551). Thereby, the frame buffer 115 (the frame buffer 200 in FIG. 10)
Is set at the upper left of the buffer.

【0053】水平垂直カウンタ131によって生成され
た画素のアドレスは、有効画素判手段路132に送られ
る。有効画素判定手段132は、その画素のアドレスが
描画有効画素か否かを判定する(S552)。
The address of the pixel generated by the horizontal / vertical counter 131 is sent to the effective pixel determining means 132. The valid pixel determining unit 132 determines whether the address of the pixel is a drawing valid pixel (S552).

【0054】ここで、有効画素判定手段132は、低解
像度領域でない画素のアドレスか、低解像度領域である
が低解像度有効画素の画素のアドレスであると判定した
ときには(S552;YES)、その画素のアドレスを
取り出す(S553)。このアドレスは、フレームバフ
ァ表示手段133に送られる。
Here, when the effective pixel judging means 132 judges that it is the address of a pixel which is not in the low resolution area or the address of a pixel which is in the low resolution area but has a low resolution effective pixel (S552; YES), that pixel is judged. Is taken out (S553). This address is sent to the frame buffer display means 133.

【0055】一方、有効画素判定手段132は、画素の
アドレスが低解像度非有効画素に該当するものであると
判定したときには(S552;NO)、同じ低解像度画
素203の内の低解像度有効画素のアドレスを取り出す
(S554)。このアドレスは、フレームバファ表示手
段133に送られる。
On the other hand, when the effective pixel judging means 132 judges that the address of the pixel corresponds to the low-resolution non-effective pixel (S552; NO), the effective low-resolution pixel 203 of the same low-resolution pixel 203 is determined. The address is taken out (S554). This address is sent to the frame buffer display means 133.

【0056】フレームバッファ表示手段133は、有効
画素判定回路132から送られてきたアドレスを基に、
フレームバッファ115(図10ではフレームバッファ
200)から画素データを読み出して表示処理を実行さ
せる(S555)。したがって、フレームバッファ11
5(図10ではフレームバッファ200)からフレーム
バッファ表示手段133により読み出された画素データ
は、D/A変換器117を通して表示手段であるディス
プレイ3に送られて表示される。
The frame buffer display means 133 is based on the address sent from the effective pixel determination circuit 132.
The pixel data is read from the frame buffer 115 (the frame buffer 200 in FIG. 10) and the display process is executed (S555). Therefore, the frame buffer 11
5 (the frame buffer 200 in FIG. 10) is read out by the frame buffer display means 133 and sent to the display 3 as a display means through the D / A converter 117 to be displayed.

【0057】次に、読み出す画素のアドレスを次に移動
して(S556)、ステップ552に戻る。以上の処理
(ステップS552〜556)を、表示される全ての画
素に対して繰り返し行われることにより、画面がリアル
タイムに表示手段であるディスプレイ3に表示されるこ
とになる。
Next, the address of the pixel to be read is moved next (S556), and the flow returns to step 552. The above processing (steps S552 to S556) is repeatedly performed on all the pixels to be displayed, so that the screen is displayed on the display 3 as the display means in real time.

【0058】つまり、フレームバッファ200の低解像
度領域202では、一番上の列では、画素「A」、「な
し(空白)」、「B」、「なし」「C」、「なし」、
「D」、「なし」、「E」、「なし」と書き込まれてお
り、これらが読み出されてディスプレイ3上の画面30
0としては、当該横一列に「A」、「A」、「B」、
「B」「C」、「C」、「D」、「D」、「E」、
「E」と表示されることになる。また、フレームバッフ
ァ200の低解像度領域202の次の段の横一列では、
「なし(空白)」、「なし」、「なし」、「なし」、
「なし」、「なし」、「なし」、「なし」、「なし」、
「なし」となっているものが、ディスプレイ3上の画面
としては、当該横一列に「A」、「A」、「B」、
「B」「C」、「C」、「D」、「D」、「E」、
「E」と表示されることになる。
That is, in the low resolution area 202 of the frame buffer 200, in the top row, the pixels "A", "none (blank)", "B", "none", "C", "none",
“D”, “None”, “E”, and “None” are written, and these are read out and displayed on the screen 30 on the display 3.
As 0, "A", "A", "B",
"B""C","C","D","D","E",
"E" will be displayed. Also, in the horizontal row next to the low resolution area 202 of the frame buffer 200,
"None (blank)", "None", "None", "None",
None, None, None, None, None,
The screen on the display 3 with "None" indicates that "A", "A", "B",
"B""C","C","D","D","E",
"E" will be displayed.

【0059】同様に、フレームバッファ200の低解像
度領域202のさらに下の段の横一列では、画素
「F」、「なし」、「G」、「なし」「H」、「な
し」、「I」、「なし」、「J」、「なし」と書き込ま
れており、これらが読み出されてディスプレイ3上の画
面300としては、横一列に「F」、「F」、「G」、
「G」「H」、「H」、「I」、「I」、「J」、
「J」と表示されることになる。また、フレームバッフ
ァ200の低解像度領域202のさらに下の段の横一列
では、「なし」、「なし」、「なし」、「なし」、「な
し」、「なし」、「なし」、「なし」、「なし」、「な
し」となっているものが、ディスプレイ3上の画面30
0としてはには、横一列に「F」、「F」、「G」、
「G」「H」、「H」、「I」、「I」、「J」、
「J」と表示されることになる。
Similarly, in the horizontal row further below the low resolution area 202 of the frame buffer 200, the pixels "F", "none", "G", "none", "H", "none", "I" , "None", "J", and "None", which are read out and displayed as a screen 300 on the display 3 in a horizontal row of "F", "F", "G",
"G", "H", "H", "I", "I", "J",
"J" will be displayed. Also, in the horizontal row further below the low resolution area 202 of the frame buffer 200, "none", "none", "none", "none", "none", "none", "none", "none" , “None”, and “none” are displayed on the screen 30 on the display 3.
For 0, "F", "F", "G",
"G", "H", "H", "I", "I", "J",
"J" will be displayed.

【0060】なお、上記実施の形態では、図6、図8及
び図10において、低解像度領域102をフレームバッ
ファ200の図示下側の一部領域に設定したが、この低
解像度にすべき領域はアプリケーションによって任意に
変更することができる。
In the above-described embodiment, the low-resolution area 102 is set as a partial area on the lower side of the frame buffer 200 in FIGS. 6, 8 and 10, but this low-resolution area is It can be changed arbitrarily by the application.

【0061】<実施の形態その他>このように本発明の
実施の形態によれば、画面上の遊技者が注目しない領域
の解像度を下げることによって、フレームバッファ全体
のピクセル数を減少させ、相対的にレンダリングの効率
を向上させることができる。これによって、CPUの負
担も小さくできる。
<Other Embodiments> As described above, according to the embodiments of the present invention, the number of pixels of the entire frame buffer is reduced by lowering the resolution of the area on the screen that is not noticed by the player, The rendering efficiency can be improved. Thereby, the load on the CPU can be reduced.

【0062】また、本実施の形態は、単に、一般の画像
処理装置に有効画素判定手段を追加するだけでよく、製
作工数が少なくてすむという利点がある。
The present embodiment has the advantage that the number of manufacturing steps can be reduced by simply adding an effective pixel determining means to a general image processing apparatus.

【0063】さらに、本実施の形態では、低解像度領域
を任意に設定できるので、アプリケーションプログラム
に応じて低解像度領域の範囲を増減した画像を提供する
ことができる。
Further, in the present embodiment, since the low resolution area can be arbitrarily set, an image in which the range of the low resolution area is increased or decreased according to the application program can be provided.

【0064】加えて、上記実施の形態では、図6に示す
ように低解像度領域202の低解像度画素203は、2
×2個の画素から構成したが、これに限定されるもので
はなく、例えば2×1個の画素、1×2個の画素、3×
3個の画素、3×2個の画素、2×3個の画素、3×1
個の画素、1×3個の画素、4×4個の画素等、あるい
はそれ以上であってもよい。これは、アプリケーション
プログラムの内容に応じて適宜選択すればよい。
In addition, in the above embodiment, as shown in FIG.
Although it was composed of × 2 pixels, the present invention is not limited to this. For example, 2 × 1 pixels, 1 × 2 pixels, 3 ×
3 pixels, 3 × 2 pixels, 2 × 3 pixels, 3 × 1
Pixels, 1 × 3 pixels, 4 × 4 pixels, or more. This may be appropriately selected according to the contents of the application program.

【0065】[0065]

【発明の実施例】図11は、本発明の実施例を説明する
ための図である。この図において、1画面400が、例
えば640×480の解像度であるとすると、垂直解像
度及び水平解像度の8分の1の幅の画面周辺の領域(図
中斜線部分)410を通常の2×2倍の大きさをフレー
ムバッファの1ピクセルに割り当てて低解像度領域にし
た場合、このフレームバッファのピクセル数は、360
×480+(80×60×28)/4=206,400
(ピクセル)になる。
FIG. 11 is a diagram for explaining an embodiment of the present invention. In this figure, if one screen 400 has a resolution of, for example, 640 × 480, an area (shaded area) 410 around the screen having a width of 8 of the vertical resolution and the horizontal resolution is a normal 2 × 2 When a double size is assigned to one pixel of the frame buffer to make a low resolution area, the number of pixels of this frame buffer becomes 360
× 480 + (80 × 60 × 28) / 4 = 206,400
(Pixels).

【0066】一方、通常の640×480ピクセルの解
像度の場合には、640×480=307,200(ピ
クセル)になる。
On the other hand, in the case of a normal resolution of 640 × 480 pixels, 640 × 480 = 307,200 (pixels).

【0067】したがって、両者を比較すると、 206,400/307,200=0.671875 となる。すなわち、本発明の実施の形態のように、遊戯
者が注目しない映像の領域、あるいは、遊戯者の注意が
向いていない映像の領域の解像度を上に述べたように低
くすると、通常のフレームバッファの約67パーセント
減の値となる。
Therefore, a comparison between the two results in 206,400 / 307,200 = 0.671875. That is, as in the embodiment of the present invention, when the resolution of a video area to which a player does not pay attention or a video area to which the player does not pay attention is lowered as described above, a normal frame buffer is used. Of about 67%.

【0068】このようにフレームバッファに描画しなけ
ればならないピクセル数を減らすことができるので、描
画に要する時間を節約することができ、リアルタイムの
描画能力を向上させることができる。
As described above, the number of pixels that need to be drawn in the frame buffer can be reduced, so that the time required for drawing can be saved and the real-time drawing capability can be improved.

【0069】なお、この低解像度にするための領域は、
アプリケーションプログラムによって、さまざまであ
り、かつ、この領域を任意に設定することが可能であ
る。
The area for reducing the resolution is as follows.
Depending on the application program, it is various and it is possible to arbitrarily set this area.

【0070】[0070]

【発明の効果】以上説明したように、本発明に係る画像
処理装置によれば、遊技者が注目しない画面上の領域の
解像度を下げることによって、フレームバッファ全体の
ピクセル数を減少させ、相対的にレンダリングの効率を
向上させることができる。これによって、CPUの負担
も小さくできる。
As described above, according to the image processing apparatus of the present invention, the number of pixels of the entire frame buffer is reduced by lowering the resolution of the area on the screen to which the player does not pay attention. The rendering efficiency can be improved. Thereby, the load on the CPU can be reduced.

【0071】また、本発明に係る画像処理装置によれ
ば、単に、一般の画像処理装置に有効画素判定手段を追
加するだけでよく、製造工数が少なくてすむという利点
がある。
According to the image processing apparatus of the present invention, it is only necessary to add an effective pixel determining means to a general image processing apparatus, and there is an advantage that the number of manufacturing steps can be reduced.

【0072】さらに、本発明に係る画像処理装置によれ
ば、低解像度領域を任意に設定できるので、アプリケー
ションプログラムに応じて低解像度領域の範囲を増減し
た画像を提供することができる。
Further, according to the image processing apparatus of the present invention, since the low resolution area can be set arbitrarily, it is possible to provide an image in which the range of the low resolution area is increased or decreased according to the application program.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る画像処理装置が適用されたゲーム
装置の外観を示す斜視図である。
FIG. 1 is a perspective view showing the appearance of a game device to which an image processing device according to the present invention is applied.

【図2】同装置のゲーム処理を実行する回路のブロック
図である。
FIG. 2 is a block diagram of a circuit that executes a game process of the device.

【図3】同実施の形態において使用される描画処理手段
を示すブロック図である。
FIG. 3 is a block diagram showing drawing processing means used in the embodiment.

【図4】同実施の形態において使用される表示処理手段
を示すブロック図である。
FIG. 4 is a block diagram showing a display processing means used in the embodiment.

【図5】同実施の形態の表示処理動作を説明するための
フローチャートである。
FIG. 5 is a flowchart illustrating a display processing operation according to the embodiment;

【図6】同実施の形態で使用されるフレームバッファの
使用の方法の原理を説明するための模式図である。
FIG. 6 is a schematic diagram for explaining the principle of a method of using a frame buffer used in the embodiment.

【図7】同実施の形態で使用されるフレームの使用方法
の原理を説明するための図である。
FIG. 7 is a diagram for explaining the principle of a method of using a frame used in the embodiment.

【図8】同実施の形態で使用されるフレームバッファの
使用の方法の原理を説明するための模式図である。
FIG. 8 is a schematic diagram for explaining the principle of a method of using a frame buffer used in the embodiment.

【図9】同実施の形態における表示処理動作を説明する
ためのフローチャートである。
FIG. 9 is a flowchart for describing a display processing operation in the embodiment.

【図10】同実施の形態で使用されるフレームバッファ
の状態と表示手段に表示状態の原理的な関係を示す図で
ある。
FIG. 10 is a diagram showing a principle relationship between a state of a frame buffer used in the embodiment and a display state of a display means.

【図11】本発明の実施例を説明するための図である。FIG. 11 is a diagram for explaining an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 ゲーム装置本体 2 筐体 3 ディスプレイ 4 椅子 5 操作装置 5a ハンドル端末 5b 脚用端末 5c シフトレバー 6,6a,6b,7,7a,7b 振動発生装置 8a,8b,8c スピーカ 9 出力装置 10 ゲーム処理ボード 101 CPU 102 RAM 103 ROM 107 スクロールデータ演算装置 109 試験データROM 110 ジオメタライザ 112 描画装置 115 フレームバッファ 116 画像合成装置 121 ジオメトリ演算手段 122 ピクセル計算手段 123 有効画素判定手段 124 隠面処理手段 125 テクスチャマッピング手段 126 フレームバッファ描画手段 127 Zパッファ 131 水平垂直同期カウンタ 132 有効画素判定手段 133 フレームバッファ表示手段 DESCRIPTION OF SYMBOLS 1 Game device main body 2 Housing 3 Display 4 Chair 5 Operating device 5a Handle terminal 5b Leg terminal 5c Shift lever 6, 6a, 6b, 7, 7a, 7b Vibration generator 8a, 8b, 8c Speaker 9 Output device 10 Game processing Board 101 CPU 102 RAM 103 ROM 107 Scroll data calculation device 109 Test data ROM 110 Geometallizer 112 Drawing device 115 Frame buffer 116 Image synthesis device 121 Geometry calculation means 122 Pixel calculation means 123 Effective pixel determination means 124 Hidden surface processing means 125 Texture mapping means 126 frame buffer drawing means 127 Z-puffer 131 horizontal / vertical synchronization counter 132 effective pixel determination means 133 frame buffer display means

フロントページの続き Fターム(参考) 2C001 AA00 AA09 BA00 BA01 BA05 BC00 BC10 BD00 BD07 CA04 CA05 CB01 CB03 CB06 CC02 CC08 5B050 AA10 BA09 BA11 EA26 EA27 5B080 AA13 BA04 CA01 CA09 FA08 GA01 GA22 5C082 AA06 AA21 AA31 BA27 BA41 BA46 BB15 BC03 CA32 CA55 CA81 CB05 DA14 DA15 DA53 DA86 DA87 MM06 MM07 MM10Continued on the front page F-term (reference) 2C001 AA00 AA09 BA00 BA01 BA05 BC00 BC10 BD00 BD07 CA04 CA05 CB01 CB03 CB06 CC02 CC08 5B050 AA10 BA09 BA11 EA26 EA27 5B080 AA13 BA04 CA01 CA09 FA08 GA01 GA22 5C082 AA06 BA27A31A46 CA55 CA81 CB05 DA14 DA15 DA53 DA86 DA87 MM06 MM07 MM10

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 表示用記憶手段に描画し、前記表示用記
憶手段に描画された画像を表示手段に表示させる画像処
理装置において、 表示させる画像のうち高画質を要しない表示領域部分を
低解像度領域とし、この低解像度領域を所定の画素数で
構成した低解像度画素の集合とし、当該低解像度画素毎
に描画処理を実行する描画処理手段と、 前記表示用記憶手段から画像を読み出し前記表示手段に
表示する際に、当該低解像度画素毎に読み出した画素デ
ータを表示させる表示処理手段と、を備えた画像処理装
置。
1. An image processing apparatus for drawing on a display storage means and displaying an image drawn on the display storage means on a display means, comprising: An area, a low-resolution area is a set of low-resolution pixels configured by a predetermined number of pixels, a drawing processing unit that executes a drawing process for each low-resolution pixel, and an image that is read from the display storage unit and the display unit And a display processing means for displaying the pixel data read out for each of the low resolution pixels when displaying the image data.
【請求項2】 前記描画処理手段は、有効画素判定回路
を含み、画像を描画する際に有効画素判定手段により、
低解像度領域か否かを判定して低解像度領域のときには
表示用記憶手段の低解像度画素毎への描画を行い、これ
以外のときには表示用記憶手段への高解像度の描画処理
を実行する手段を備え、 前記表示処理手段は、有効画素判定回路を含み、この有
効画素判定手段により当該低解像度領域以外では前記表
示用記憶手段から通常の画素データを読み出し、当該低
解像度領域では低解像度画素毎の画素データを読み出し
て表示処理を実行する手段を備えたことを特徴とする請
求項1記載の画像生成装置。
2. The image processing device according to claim 1, wherein the image processing unit includes an effective pixel determination circuit.
A means for determining whether or not the image is in a low-resolution area and performing drawing for each low-resolution pixel in the display storage means in the case of the low-resolution area, and executing a high-resolution drawing process in the display storage means in other cases. The display processing means includes an effective pixel determination circuit, and reads out normal pixel data from the display storage means in areas other than the low resolution area by the effective pixel determination means. 2. The image generating apparatus according to claim 1, further comprising: a unit that reads out pixel data and executes a display process.
【請求項3】 前記有効画素判定回路は、アプリケーシ
ョンプログラムからの指令によって無効画素領域を設定
可能としてなることを特徴とする請求項2記載の画像処
理装置。
3. The image processing apparatus according to claim 2, wherein the valid pixel determination circuit is capable of setting an invalid pixel area according to a command from an application program.
【請求項4】 前記表示用記憶手段は、低解像度領域を
所定個数の画素からなる低解像度画素の集合で構成し、
かつ、その単位低解像度画素を低解像度有効画素と低解
像度非有効画素とから構成し、低解像度有効画素にのみ
画素データが書き込まれるようにしたものであることを
特徴とする請求項1記載の画像処理装置。
4. The display storage means comprises a low-resolution area composed of a set of low-resolution pixels including a predetermined number of pixels,
2. The unit according to claim 1, wherein the unit low-resolution pixel is composed of a low-resolution effective pixel and a low-resolution non-effective pixel, and pixel data is written only in the low-resolution effective pixel. Image processing device.
【請求項5】 前記描画処理手段は、有効画素判定回路
を含み、画像を描画する際に有効画素判定手段により、
低解像度領域であるかないかを判定し、低解像度領域の
ときには、さらに低解像度画素の低解像度非有効画素か
低解像度有効画素か否かを判定し、低解像度領域ではな
いかあるいは低解像度領域であるが低解像度有効画素の
ときには表示用記憶手段の当該画素への描画を行い、低
解像度非有効画素のときには表示用記憶手段への描画処
理を行わない手段を備え、 前記表示処理手段は、有効画素判定回路を含み、この有
効画素判定手段により当該低解像度領域か否かの判定を
行い、低解像度領域のときには、さらに低解像度画素の
低解像度非有効画素か低解像度有効画素か否かを判定
し、低解像度領域ではないかあるいは低解像度領域であ
るが低解像度有効画素のときには表示用記憶手段の当該
画素から描画データを読み出し、低解像度非有効画素の
ときには低解像度有効画素の画素データを読み出して表
示処理を実行する手段を備えたことを特徴とする請求項
2または4記載の画像処理装置。
5. The rendering processing means includes an effective pixel determination circuit, and when rendering an image, the effective pixel determination means
It is determined whether or not it is a low-resolution area, and in the case of a low-resolution area, it is further determined whether or not the low-resolution pixel is a low-resolution ineffective pixel or a low-resolution effective pixel. However, when the pixel is a low-resolution effective pixel, drawing is performed on the pixel in the display storage unit, and when the pixel is a low-resolution ineffective pixel, a unit that does not perform drawing processing on the display storage unit is provided. The effective pixel determination means includes a pixel determination circuit, and determines whether or not the pixel is in the low resolution area. If the pixel is in the low resolution area, further determines whether or not the low resolution pixel is a low resolution ineffective pixel or a low resolution effective pixel. If the pixel is not in the low-resolution area or is in the low-resolution area but is a low-resolution effective pixel, the drawing data is read from the pixel in the display storage means, 5. The image processing apparatus according to claim 2, further comprising a unit that reads out pixel data of a low-resolution effective pixel and executes a display process when the pixel is a pixel.
【請求項6】 上記請求項1乃至5に記載の画像処理装
置の動作をコンピュータにさせるプログラムを記憶した
記憶媒体。
6. A storage medium storing a program for causing a computer to operate the image processing apparatus according to claim 1.
JP10323117A 1998-11-13 1998-11-13 Image processor and storage medium Withdrawn JP2000149052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10323117A JP2000149052A (en) 1998-11-13 1998-11-13 Image processor and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10323117A JP2000149052A (en) 1998-11-13 1998-11-13 Image processor and storage medium

Publications (1)

Publication Number Publication Date
JP2000149052A true JP2000149052A (en) 2000-05-30

Family

ID=18151281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10323117A Withdrawn JP2000149052A (en) 1998-11-13 1998-11-13 Image processor and storage medium

Country Status (1)

Country Link
JP (1) JP2000149052A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213068A (en) * 2006-02-10 2007-08-23 Samsung Electronics Co Ltd Apparatus and method for displaying graphic object with low power consumption
JP2007526585A (en) * 2004-03-03 2007-09-13 クゥアルコム・インコーポレイテッド Graphics pipeline and method with early depth detection
JP2009240576A (en) * 2008-03-31 2009-10-22 Konami Digital Entertainment Co Ltd Game image transmission device, control method of game image transmission device and program
US8081182B2 (en) 2004-03-03 2011-12-20 Qualcomm Incorporated Depth buffer for rasterization pipeline
US9179092B2 (en) 2009-09-22 2015-11-03 Samsung Electronics Co., Ltd. System and method producing high definition video from low definition video

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526585A (en) * 2004-03-03 2007-09-13 クゥアルコム・インコーポレイテッド Graphics pipeline and method with early depth detection
US8081182B2 (en) 2004-03-03 2011-12-20 Qualcomm Incorporated Depth buffer for rasterization pipeline
JP2007213068A (en) * 2006-02-10 2007-08-23 Samsung Electronics Co Ltd Apparatus and method for displaying graphic object with low power consumption
JP2009240576A (en) * 2008-03-31 2009-10-22 Konami Digital Entertainment Co Ltd Game image transmission device, control method of game image transmission device and program
US9179092B2 (en) 2009-09-22 2015-11-03 Samsung Electronics Co., Ltd. System and method producing high definition video from low definition video

Similar Documents

Publication Publication Date Title
US8013865B2 (en) Program, information storage medium, image generation system, and image generation method for generating an image for overdriving the display device
US7104891B2 (en) Game machine and game program for displaying a first object casting a shadow formed by light from a light source on a second object on a virtual game space
WO2002101655A1 (en) Image processing method, image processing apparatus, and program for emphasizing object movement
JPH10211358A (en) Game apparatus
JPH08161526A (en) Device and method for compositing image
JPH1166340A (en) Device and method for processing image and recording medium recording image processing program
JP3352982B2 (en) Rendering method and device, game device, and computer-readable recording medium for storing program for rendering three-dimensional model
JP2004005452A (en) Image processor, image processing method, semiconductor device, computer program and record medium
US6339430B1 (en) Video game machine and method for changing texture of models
JP2001275199A (en) Three-dimensional sound reproduction system
JP4868586B2 (en) Image generation system, program, and information storage medium
JP2000149052A (en) Image processor and storage medium
JP5007633B2 (en) Image processing program, computer-readable recording medium storing the program, image processing apparatus, and image processing method
EP1288866B1 (en) Image generation method
JP3979162B2 (en) Image processing apparatus and method
US6545675B1 (en) Three-dimensional graphics system, processor and recording medium
US5986674A (en) Three-dimensional game apparatus and information storage medium
US6646650B2 (en) Image generating apparatus and image generating program
JP2001273519A (en) Game system, picture plotting method for this system, and computer-readable recording medium for storing program for game
EP1249791B1 (en) 3-D game image processing method and device for drawing border lines
JP2001283254A (en) Three-dimensional graphic plotting device and its method
US6870536B2 (en) Image processing apparatus and image processing program
US20070115280A1 (en) Program, information storage medium, and image generation system
JP4476040B2 (en) Program, information storage medium, and image generation system
JP4698894B2 (en) Method, apparatus and program for texture tiling in a graphics system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207