JP2000148064A - Device for adjusting characteristic of electronic circuit, liquid crystal drive device and portable telephone set - Google Patents

Device for adjusting characteristic of electronic circuit, liquid crystal drive device and portable telephone set

Info

Publication number
JP2000148064A
JP2000148064A JP10316540A JP31654098A JP2000148064A JP 2000148064 A JP2000148064 A JP 2000148064A JP 10316540 A JP10316540 A JP 10316540A JP 31654098 A JP31654098 A JP 31654098A JP 2000148064 A JP2000148064 A JP 2000148064A
Authority
JP
Japan
Prior art keywords
circuit
trimming
liquid crystal
electronic circuit
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10316540A
Other languages
Japanese (ja)
Inventor
Haruyoshi Fujii
治義 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP10316540A priority Critical patent/JP2000148064A/en
Publication of JP2000148064A publication Critical patent/JP2000148064A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a characteristic adjusting device for an electronic circuit self-returning even when a latch error of the trimming data occurs due to a noise, etc. SOLUTION: The trimming data according to states of respective trimming elements are held into fuse trimming latch circuits 11(a-n) by an input of a sampling signal E, and an operation characteristic of a CR oscillation circuit 20 is adjusted with a characteristic adjustment part 14 based on the held trimming data F. Then, since the sampling signal E is supplied periodically from a sampling signal generation circuit 13 to the fuse trimming latch circuits 11(a-n), the trimming data are re-held periodically. Thus, even when the trimming data F are changed due to the noise from pads 12(a-n), etc., the trimming data F are returned again to a normal state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子回路の特性調
整装置、液晶駆動装置、及び携帯電話に係り、詳細に
は、ラッチ回路等に保持したトリミングデータに基づい
て電子回路の動作特性を所定の規格値内に調整する電子
回路の特性調整装置、液晶駆動装置及び携帯電話に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for adjusting the characteristics of an electronic circuit, a liquid crystal driving device, and a portable telephone. TECHNICAL FIELD The present invention relates to a device for adjusting characteristics of an electronic circuit, a liquid crystal driving device, and a mobile phone, which adjusts the electronic circuit to a standard value.

【0002】[0002]

【従来の技術】従来より、CR発振回路、定電圧回路、
増幅回路、フィルタ回路等の各種電子回路が広く使用さ
れている。これらの電子回路では、各回路素子毎の製造
ばらつきによる、動作のばらつきを抑えるためにポリシ
リコンヒューズやツェナーダイオード等のトリミング素
子を用いて特性を調整するトリミングが行われている。
例えば、液晶駆動装置等に使用されるCR発振回路では
発振周波数を一定にするためにトリミングが行われ、マ
イクロコンピュータ等の電子装置に使用される定電圧回
路では電源電圧のばらつきを防止するためにトリミング
が行われている。各トリミング素子は、接続又は切断、
導通又は開放等の初期状態が素子によって決まってお
り、トリミング素子に外部端子から高電圧を印加した
り、レザーを照射したりすることで状態を変化させてい
る。このトリミング素子の状態変化による電子回路の特
性調整は、トリミング素子を切断等することに電子回路
内の抵抗値等を直接変更することで動作特性を調整する
場合と、切断等したトリミング素子の状態を複数ビット
からなるトリミングデータとしてラッチ回路でラッチ
し、ラッチしたトリミングデータに基づいて電子回路の
抵抗値を選択することで動作特性を調整する場合とがあ
る。ラッチしたトリミングデータに基づいて動作特性を
調整する場合、トリミング後における各トリミング素子
の導通、開放等の状態は物理的に決定されていて各トリ
ミング素子の状態が変化することはないため、電子回路
が使用されている装置の電源投入時やリセット時にサン
プリング信号を発生させてトリミングデータのラッチが
行われている。
2. Description of the Related Art Conventionally, CR oscillation circuits, constant voltage circuits,
Various electronic circuits such as an amplifier circuit and a filter circuit are widely used. In these electronic circuits, trimming for adjusting characteristics using a trimming element such as a polysilicon fuse or a zener diode is performed in order to suppress a variation in operation due to a manufacturing variation in each circuit element.
For example, in a CR oscillation circuit used in a liquid crystal driving device or the like, trimming is performed to keep the oscillation frequency constant, and in a constant voltage circuit used in an electronic device such as a microcomputer to prevent power supply voltage variations. Trimming has been performed. Each trimming element is connected or disconnected,
An initial state such as conduction or opening is determined by the element, and the state is changed by applying a high voltage to the trimming element from an external terminal or irradiating laser. The adjustment of the characteristics of the electronic circuit by changing the state of the trimming element includes adjusting the operating characteristics by directly changing the resistance value and the like in the electronic circuit when cutting the trimming element, and adjusting the state of the trimmed element after cutting. May be latched by a latch circuit as trimming data consisting of a plurality of bits, and the operating characteristics may be adjusted by selecting the resistance value of the electronic circuit based on the trimmed data latched. When operating characteristics are adjusted based on latched trimming data, the state of each trimming element after trimming, such as conduction and release, is physically determined and the state of each trimming element does not change. At the time of turning on the power or resetting the device in which the device is used, a sampling signal is generated to latch the trimming data.

【0003】[0003]

【発明が解決しようとする課題】しかしトリミング素子
の状態自体は変化しなくても、ラッチ回路で保持してい
るトリミングデータが外来ノイズ等の原因で反転してし
まう場合がある。このような場合、従来のトリミング処
理が行われた電子回路では電源投入やリセット時以外に
はトリミングデータをラッチしていないため、一旦ノイ
ズの影響を受けてデータが変化してしまうと、トリミン
グデータに基づいて調整している動作特性が変化したま
まになり、安定した動作が得られなくなるという問題が
ある。また、このようなトリミングデータのラッチエラ
ーが発生した場合、その電子回路が使用されている装置
や機器のユーザは電源の再投入やリセット処理をする必
要があり、煩雑であった。特に、外部端子から高電圧を
印加して所定のトリミング素子の状態を変更する場合に
は、外部端子から外来ノイズが発生する可能性が高かっ
た。
However, even if the state of the trimming element does not change, the trimming data held by the latch circuit may be inverted due to external noise or the like. In such a case, the conventional trimmed electronic circuit does not latch the trimming data except at the time of power-on or reset, so if the data changes once due to the influence of noise, the trimming data will not be latched. However, there is a problem that the operation characteristics adjusted based on the condition remain changed, and a stable operation cannot be obtained. In addition, when such a trimming data latch error occurs, the user of the device or apparatus using the electronic circuit needs to turn on the power again or perform a reset process, which is complicated. In particular, when a high voltage is applied from an external terminal to change the state of a predetermined trimming element, there is a high possibility that external noise is generated from the external terminal.

【0004】そこで本発明は、以上の課題を解決するた
めになされたもので、ノイズ等の原因でトリミングデー
タのラッチエラーが発生しても、自己復帰が可能な電子
回路の特性調整装置を提供することを目的とする。
The present invention has been made in order to solve the above-described problems, and provides an electronic circuit characteristic adjustment device capable of self-recovery even if a trimming data latch error occurs due to noise or the like. The purpose is to do.

【0005】[0005]

【課題を解決するための手段】本発明では、各トリミン
グ素子の状態に応じたトリミングデータが、サンプリン
グ信号の入力によってトリミングデータ保持手段に保持
され、保持されたトリミングデータに基づいて電子回路
の動作特性が調整される。そして、本発明では、サンプ
リング信号をトリミングデータ保持手段に周期的に供給
するので、トリミングデータが定期的に保持し直され、
トリミングデータがノイズ等により変化したとしても再
度正常な状態に自己復帰するようになっている。本発明
において好ましくは、電子回路として発振回路、定電圧
回路、増幅回路、又はフィルタ回路を対象とし、調整手
段は電子回路に応じて時定数又は抵抗値を調整すること
で動作特性を調整する。また好ましくは、トリミング素
子として、ポリシリコンヒューズ又はツェナーダイオー
ドが使用される。また、本発明において好ましくは、ト
リミング素子に接続され、その初期状態を変更する電圧
印加用のパッドを備える。このように電圧印加用のパッ
ドを介して外来ノイズの影響を受けやすい構成のトリミ
ング回路に対しても自己復帰するので特に有効である。
本発明では、発振回路による発振クロックに基づいて液
晶パネルの駆動を制御する液晶駆動部の発振周波数を、
このような電子回路の特性調整装置により調整する。
According to the present invention, trimming data corresponding to the state of each trimming element is held in trimming data holding means by input of a sampling signal, and operation of an electronic circuit is performed based on the held trimming data. The characteristics are adjusted. In the present invention, the sampling signal is periodically supplied to the trimming data holding means, so that the trimming data is periodically held again,
Even if the trimming data changes due to noise or the like, it returns to a normal state by itself. In the present invention, preferably, the electronic circuit is an oscillation circuit, a constant voltage circuit, an amplifier circuit, or a filter circuit, and the adjusting means adjusts the operation characteristics by adjusting a time constant or a resistance value according to the electronic circuit. Preferably, a polysilicon fuse or a Zener diode is used as the trimming element. Further, in the present invention, preferably, there is provided a pad for voltage application which is connected to the trimming element and changes its initial state. As described above, the present invention is particularly effective because the trimming circuit having a configuration easily affected by external noise via the pad for voltage application is self-recovered.
In the present invention, the oscillation frequency of the liquid crystal drive unit that controls the driving of the liquid crystal panel based on the oscillation clock by the oscillation circuit is
The adjustment is performed by such an electronic circuit characteristic adjustment device.

【0006】[0006]

【発明の実施の形態】以下、本発明に好適な実施の形態
について、図1から図6を参照して詳細に説明する。図
1は、電子回路の特性調整装置の構成を表したものであ
る。この図1に示されるように、特性調整装置は、n組
のヒューズトリミングラッチ回路11a〜11nと、各
ヒューズトリミングラッチ回路11に接続されたn個の
パッド12a〜12nと、サンプリング信号Eを各ヒュ
ーズトリミングラッチ回路11に供給するサンプリング
信号発生回路13と、トリミングによる特性調整対象で
ある電子回路としてのCR発振回路20に接続された
(または電子回路の一部に組み込まれた)特性調整部1
4を備えている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to FIGS. FIG. 1 shows the configuration of a characteristic adjustment device for an electronic circuit. As shown in FIG. 1, the characteristic adjustment device transmits n sets of fuse trimming latch circuits 11 a to 11 n, n pads 12 a to 12 n connected to each fuse trimming latch circuit 11, and a sampling signal E. Sampling signal generating circuit 13 to be supplied to fuse trimming latch circuit 11, and characteristic adjustment unit 1 connected to (or incorporated in part of) the CR oscillation circuit 20 as an electronic circuit whose characteristics are to be adjusted by trimming.
4 is provided.

【0007】ヒューズトリミングラッチ回路11は、ト
リミング素子の状態に応じた”0”または”1”のトリ
ミングデータFをラッチ(保持)し、特性調整部14の
対応する入力端子BITk(k=0〜n)に供給するよ
うになっている。図2は、P基板用のヒューズトリミン
グラッチ回路11の構成を表したものである。この図に
示すように、ヒューズトリミングラッチ回路11は、ト
リミング素子としてのポリシリコンヒューズ111を備
えている。ポリシリコンヒューズ111は、一端がグラ
ンドGNDに接続され、他端がパッド12に接続されて
いる。ポリシリコンヒューズ111は、その初期状態で
は接続状態(非切断状態)であり、パッド12から高電
圧を印加して切断することで接続と切断の2つの状態を
とるようになっている。
The fuse trimming latch circuit 11 latches (holds) the trimming data F of “0” or “1” according to the state of the trimming element, and inputs the corresponding input terminal BITk (k = 0 to 0) of the characteristic adjustment unit 14. n). FIG. 2 shows a configuration of the fuse trimming latch circuit 11 for the P substrate. As shown in this figure, the fuse trimming latch circuit 11 includes a polysilicon fuse 111 as a trimming element. One end of the polysilicon fuse 111 is connected to the ground GND, and the other end is connected to the pad 12. The polysilicon fuse 111 is in a connected state (non-cut state) in its initial state, and takes two states of connection and cut by applying a high voltage from the pad 12 and cutting.

【0008】ヒューズトリミングラッチ回路11は、さ
らにトリミング保持手段として機能する、2つのPチャ
ネル形のトランジスタ(MOSFET)115、116
とインバータ117を備えている。2つのトランジスタ
115と116は、互いにソース端子同士が電源VCC
に接続され、ドレイン端子同士がポリシリコンヒューズ
111の他端(グランドGNDと反対側)及びインバー
タ117の入力端子に接続されている。トランジスタ1
15のゲート端子は、サンプリング信号発生回路13に
接続され、サンプリング信号Eが供給されるようになっ
ている。トランジスタ116のゲート端子は、インバー
タ117の出力端子に接続され、インバータ117の出
力がトリミングデータFとしてヒューズトリミングラッ
チ回路11から出力されるようになっている。
The fuse trimming latch circuit 11 further includes two P-channel transistors (MOSFETs) 115 and 116 functioning as trimming holding means.
And an inverter 117. The two transistors 115 and 116 have their source terminals connected to the power supply VCC.
, And the drain terminals are connected to the other end of the polysilicon fuse 111 (the side opposite to the ground GND) and the input terminal of the inverter 117. Transistor 1
The 15 gate terminals are connected to the sampling signal generating circuit 13 so that the sampling signal E is supplied. The gate terminal of the transistor 116 is connected to the output terminal of the inverter 117, and the output of the inverter 117 is output from the fuse trimming latch circuit 11 as trimming data F.

【0009】このようなヒューズトリミングラッチ回路
11によるポリシリコンヒューズ111の状態(接続状
態、切断状態)に応じたデータをラッチする動作につい
て説明ずる。まず、ポリシリコンヒューズ111が接続
状態にある場合の動作について説明する。この場合、H
(ハイ)状態からL(ロウ)状態に変化するサンプリン
グ信号E(L能動信号)がヒューズトリミングラッチ回
路11に供給されると、トランジスタ115がオンす
る。すると、トランジスタ115のオン抵抗とポリシリ
コンヒューズ111の抵抗比により、トランジスタ11
5のドレインに接続されているインバータ117の入力
がL(ロウ)状態になり、インバータ117からはヒュ
ーズトリミングデータFとしてH信号が出力される。こ
のH信号は同時にトランジスタ116のゲートに供給さ
れてトランジスタ116をオフ状態にするため、インバ
ータ117の出力がH状態に固定される。一方、ポリシ
リコンヒューズ111が切断されている場合には、サン
プリング信号Eが供給されたトランジスタ115がオン
すると、ポリシリコンヒューズ111が切断されている
ので、インバータ117の入力はH状態になり、インバ
ータ117からはヒューズトリミングデータFとしてL
信号が出力される。このL信号は同時にトランジスタ1
16のゲートに供給されてトランジスタ116をオン状
態にするため、インバータ117の出力がL状態に固定
される。
The operation of latching data according to the state (connected state, disconnected state) of the polysilicon fuse 111 by the fuse trimming latch circuit 11 will be described. First, the operation when the polysilicon fuse 111 is in the connected state will be described. In this case, H
When the sampling signal E (L active signal) that changes from the (high) state to the L (low) state is supplied to the fuse trimming latch circuit 11, the transistor 115 turns on. Then, the on-resistance of the transistor 115 and the resistance ratio of the polysilicon fuse 111 cause the transistor 11
The input of the inverter 117 connected to the drain of the drain 5 becomes L (low), and the inverter 117 outputs the H signal as the fuse trimming data F. The H signal is simultaneously supplied to the gate of the transistor 116 to turn off the transistor 116, so that the output of the inverter 117 is fixed at the H state. On the other hand, when the polysilicon fuse 111 is blown, when the transistor 115 to which the sampling signal E is supplied is turned on, since the polysilicon fuse 111 is blown, the input of the inverter 117 becomes H state, From 117, L as fuse trimming data F
A signal is output. This L signal is simultaneously applied to transistor 1
Since the transistor 116 is supplied to the gate of the transistor 16 to turn on the transistor 116, the output of the inverter 117 is fixed at the L state.

【0010】なお、図2に示すヒューズトリミングラッ
チ回路11において、トランジスタ115のゲート端子
をグランドGNDに接続することで、トランジスタ11
5を常時オン状態にし、ポリシリコンヒューズ111の
状態を常時固定保持することも可能である。しかし、ト
ランジスタ115を常時オン状態にすると、切断されて
いないポリシリコンヒューズ111にトランジスタ11
5を介して電源VCCから常時貫通電流が流れることに
なり、全体の消費電力の増大につながるため好ましくな
い。本実施形態によれば、サンプリング信号Eをヒュー
ズトリミングラッチ回路11に周期的に供給することで
ポリシリコンヒューズ111の状態(接続、切断)に応
じたH状態、L状態を再保持するものであるが、サンプ
リング信号Eの出力時間は200μsと極めて短時間で
あるため、消費電力を極めて低く抑えることができる。
なお、サンプリング信号Eの出力時間200μsは、ポ
リシリコンヒューズ111が切断された状態でトランジ
スタ115がオン状態になりインバータ117の入力を
VCCレベルに固定できる時間をトランジスタ115の
トランジスタサイズを考慮して決められたものである。
In the fuse trimming latch circuit 11 shown in FIG. 2, by connecting the gate terminal of the transistor 115 to the ground GND,
It is also possible to keep the state of the polysilicon fuse 111 fixed at all times by setting the state of the polysilicon fuse 111 to be always on. However, when the transistor 115 is always turned on, the transistor 11
5, a through current always flows from the power supply VCC, which leads to an increase in overall power consumption. According to the present embodiment, the H state and the L state corresponding to the state (connection, disconnection) of the polysilicon fuse 111 are again held by periodically supplying the sampling signal E to the fuse trimming latch circuit 11. However, since the output time of the sampling signal E is as short as 200 μs, the power consumption can be extremely low.
Note that the output time 200 μs of the sampling signal E is determined in consideration of the transistor size of the transistor 115 so that the transistor 115 is turned on with the polysilicon fuse 111 cut and the input of the inverter 117 can be fixed at the VCC level. It was done.

【0011】図3は、ヒューズトリミングラッチ回路1
1の他の構成を表したものである。この図3はN基板用
のヒューズトリミングラッチ回路11の構成を表したも
のであり、図2に示したP基板用の場合に比べて、構成
が逆になっている。すなわち、トリミング保持手段が、
2つのNチャネル形のトランジスタ(MOSFET)1
15′、116′とインバータ117で構成され、ハイ
レベルのサンプリング信号E(H能動信号)が供給され
ることで、ポリシリコンヒューズ111の状態に応じた
信号がラッチされる。
FIG. 3 shows a fuse trimming latch circuit 1.
1 shows another configuration. FIG. 3 shows the configuration of the fuse trimming latch circuit 11 for the N substrate, and the configuration is reversed as compared with the case for the P substrate shown in FIG. That is, the trimming holding means
Two N-channel transistors (MOSFET) 1
15 'and 116' and an inverter 117. When a high-level sampling signal E (H active signal) is supplied, a signal corresponding to the state of the polysilicon fuse 111 is latched.

【0012】図4は、サンプリング信号発生回路13の
構成を表したものである。サンプリング信号発生回路1
3は、Lレベルのサンプリング信号Eを出力する回路
で、パワーオンクリア回路131と、定期信号発生回路
132と、2入力のアンド回路133、134を備えて
いる。アンド回路133には、パワーオンクリア回路1
31から電源投入時に出力されるパワーオン信号Aと、
リセットボタンがオンされた場合(又はリセット処理が
実行された場合)に発生するリセット信号Bとが入力さ
れる。アンド回路134には、アンド回路133の出力
信号と、定期信号発生回路132から出力される定期信
号Dが入力され、アンド回路134の出力信号がサンプ
リング信号Eとしてサンプリング信号発生回路13から
出力される。すなわち、サンプリング信号発生回路13
からは、不定期に発生するパワーオン信号Aとリセット
信号B、及び定期的に発生する定期信号Dがサンプリン
グ信号Eとして出力されるようになっている。
FIG. 4 shows the configuration of the sampling signal generating circuit 13. Sampling signal generation circuit 1
Reference numeral 3 denotes a circuit that outputs an L-level sampling signal E, and includes a power-on-clear circuit 131, a periodic signal generation circuit 132, and two-input AND circuits 133 and 134. The AND circuit 133 includes a power-on-clear circuit 1
A power-on signal A output from the power supply 31 when the power is turned on;
A reset signal B generated when the reset button is turned on (or when the reset process is executed) is input. The output signal of the AND circuit 133 and the periodic signal D output from the periodic signal generating circuit 132 are input to the AND circuit 134, and the output signal of the AND circuit 134 is output from the sampling signal generating circuit 13 as the sampling signal E. . That is, the sampling signal generation circuit 13
Thereafter, a power-on signal A and a reset signal B that occur irregularly, and a periodic signal D that periodically occurs are output as a sampling signal E.

【0013】定期信号発生回路132は、図示しない分
周回路(分周手段)を備えており、CR発振回路20
(図1)から供給される発振クロック信号Cを分周し
て、定期的にLレベルの定期信号D(L能動信号)を出
力するようになっている。なお、ヒューズトリミングラ
ッチ回路11が図3に示したN基板用に構成されている
場合には、サンプリング信号発生回路13からはH能動
信号が定期信号Dとして出力される。定期信号発生回路
132から出力される定期信号Dの出力タイミングとし
ては、トリミングデータによって特性調整されている電
子回路の特性値が外来ノイズ等によるトリミングデータ
の変化によって変化してから、その特性変化による影響
が発生するまでの時間よりも短い時間間隔で出力される
ようにする。例えば、電子回路として定電圧回路を使用
し、これをマイクロコンピュータ等の電子装置に使用す
る場合には、電圧変化による誤動作が発生するまでの時
間よりも短い時間間隔で定期信号Dが出力される。ま
た、本実施形態では特性調整対象の電子回路としてCR
発振回路20が使用されているが、このCR発振回路2
0を液晶駆動装置に使用する場合には、CR発振回路2
0の特性変化による影響として、液晶画面のちらつきの
発生として視覚的に認識される場合が該当する。従っ
て、視覚的に画面のちらつきが発生する前の時間とし
て、本実施形態では1画面を表示する周期である75H
zで定期信号Dが出力される。そして、定期信号Dとし
ては、時間約200μsだけLレベルの信号を出力す
る。なお、定期信号発生回路132による定期信号Dの
出力周期としては、視覚的な影響を受けないため、2画
面を表示する周期である35Hzでもよい。但し、定期
信号Dの出力周期は、必ずしも画面表示の間隔とリンク
させる必要はなく、あくまでも視覚的な影響が発生する
よりも短い周期で出力されればよい。
The periodic signal generating circuit 132 includes a frequency dividing circuit (frequency dividing means) (not shown).
The oscillation clock signal C supplied from FIG. 1 is frequency-divided to periodically output a periodic signal D (L active signal) at L level. When the fuse trimming latch circuit 11 is configured for the N substrate shown in FIG. 3, an H active signal is output from the sampling signal generation circuit 13 as a periodic signal D. The output timing of the periodic signal D output from the periodic signal generating circuit 132 is based on a change in the characteristic value of the electronic circuit whose characteristics are adjusted by the trimming data due to a change in the trimming data due to external noise or the like, and then due to the characteristic change. Output at a time interval shorter than the time until the effect occurs. For example, when a constant voltage circuit is used as an electronic circuit and this is used for an electronic device such as a microcomputer, the periodic signal D is output at a time interval shorter than a time until a malfunction due to a voltage change occurs. . In the present embodiment, CR is used as the electronic circuit whose characteristic is to be adjusted.
Although the oscillation circuit 20 is used, the CR oscillation circuit 2
0 is used for the liquid crystal driving device, the CR oscillation circuit 2
The effect of the characteristic change of 0 corresponds to the case where it is visually recognized as the occurrence of flicker on the liquid crystal screen. Therefore, in the present embodiment, the period before one screen is displayed is 75H, which is the period before the screen flicker occurs visually.
The periodic signal D is output at z. Then, as the periodic signal D, an L level signal is output for a time of about 200 μs. Note that the output period of the periodic signal D by the periodic signal generation circuit 132 may be 35 Hz, which is a period for displaying two screens, because it is not visually affected. However, the output cycle of the periodic signal D does not necessarily need to be linked to the screen display interval, and may be output at a cycle shorter than a visual effect is generated.

【0014】ここで、1画面については、画面(フィー
ルド)2枚で完全な画像(フレーム)を表示するインタ
レース(interlace)方式の場合には、フレー
ム画面を指すが、フィールド画面を基準に定期信号Dの
出力周期を決定するようにしてもよい。なお、ノンイン
タレース方式の場合には、フィールド画面が存在しない
ので、当然にフレーム画面が1画面に該当する。
Here, one screen refers to a frame screen in the case of an interlace system in which a complete image (frame) is displayed on two screens (fields), but the frame screen is referred to. The output period of the signal D may be determined. In the case of the non-interlace method, since a field screen does not exist, a frame screen naturally corresponds to one screen.

【0015】特性調整部14(図1)は、各ヒューズト
リミングラッチ回路11a〜11nから供給される”
0”または”1”のトリミングデータFで構成されるn
ビットのトリミングデータに応じてCR発振回路20の
抵抗値を選択する図示しないトリミング回路を備えてい
る。このトリミング回路によりCR発振回路20の抵抗
値を変更することで時定数を変更し、これにより特性
(CR発振回路の発振周波数)を調整するようになって
いる。CR発振回路20は、特性調整部14により調整
された時定数で発振し、発振クロックCを出力するよう
になっている。この発振クロックCは、サンプリング信
号発生回路13に供給されると共に、分周器により所定
周波数に分周されて液晶駆動部等に供給されるようにな
っている。
The characteristic adjustment unit 14 (FIG. 1) is supplied from each of the fuse trimming latch circuits 11a to 11n.
N composed of trimming data F of “0” or “1”
A trimming circuit (not shown) for selecting the resistance value of the CR oscillation circuit 20 according to the bit trimming data is provided. The time constant is changed by changing the resistance value of the CR oscillation circuit 20 by the trimming circuit, and thereby the characteristic (the oscillation frequency of the CR oscillation circuit) is adjusted. The CR oscillation circuit 20 oscillates with the time constant adjusted by the characteristic adjustment unit 14 and outputs an oscillation clock C. The oscillating clock C is supplied to the sampling signal generating circuit 13 and is also frequency-divided by a frequency divider to a predetermined frequency and supplied to a liquid crystal driving unit and the like.

【0016】次にこのように構成された電子回路の特性
調整装置の動作を説明する。 (1)トリミング動作(ポリシリコンヒューズの状態選
択) まず、特性調整をしていない状態で、CR発振回路20
による発振周波数及び時定数を調べ、その値から特性調
整量としての抵抗値を求める。そして、求めた抵抗値を
特性調整部14で選択させるためのトリミングデータを
決定する(求めた抵抗値に対応するnビットのトリミン
グデータを決定する)。次に、各トリミングデータFの
ビット値が”0”に対応するヒューズトリミングラッチ
回路11のポリシリコンヒューズ111を切断する。す
なわち、切断対象のポリシリコンヒューズ111に接続
されているパッド12から高電圧を印加することで切断
する。
Next, the operation of the thus-configured electronic circuit characteristic adjusting apparatus will be described. (1) Trimming Operation (Selection of State of Polysilicon Fuse) First, in a state where the characteristics are not adjusted, the CR oscillation circuit 20 is selected.
The oscillation frequency and the time constant are examined, and a resistance value as a characteristic adjustment amount is obtained from the values. Then, trimming data for selecting the obtained resistance value by the characteristic adjustment unit 14 is determined (n-bit trimming data corresponding to the obtained resistance value is determined). Next, the polysilicon fuse 111 of the fuse trimming latch circuit 11 corresponding to the bit value of each trimming data F corresponding to "0" is cut. That is, the fuse is cut by applying a high voltage from the pad 12 connected to the polysilicon fuse 111 to be cut.

【0017】(2)トリミング後の電子回路の特性調整
装置の動作 CR発振回路20に必要な特性調整量に応じたトリミン
グデータを各ヒューズトリミングラッチ回路11から出
力するようにポリシリコンヒューズ111の状態が決定
されると、特性調整済みのCR発振回路20および特性
調整装置が、携帯電話の液晶駆動装置等にセットされ
る。図5は、電子回路の特性調整装置の各部における信
号のタイミングチャートを表したものである。なお、こ
のタイミングチャートは、1つのヒューズトリミングラ
ッチ回路11におけるタイミングを表したもので、ポリ
シリコンヒューズ111が切断状態にあるものとする。
この図に示されるように、まず携帯電話等の電源が投入
されると、パワーオンクリア回路113からパワーオン
信号Aが出力され、これがサンプリング信号Eとしてサ
ンプリング信号発生回路13からヒューズトリミングラ
ッチ回路11に供給される。このサンプリング信号Eが
供給されるとヒューズトリミングラッチ回路11のトラ
ンジスタ115、116によって、ポリシリコンヒュー
ズ111の切断状態に応じた状態Lがラッチされ、トリ
ミングデータFとして信号”0”が特性調整部14に供
給される。
(2) Operation of Characteristic Adjustment Device for Electronic Circuit after Trimming State of polysilicon fuse 111 so that each fuse trimming latch circuit 11 outputs trimming data corresponding to the characteristic adjustment amount required for CR oscillation circuit 20. Is determined, the CR oscillation circuit 20 and the characteristic adjustment device whose characteristics have been adjusted are set in a liquid crystal driving device or the like of the mobile phone. FIG. 5 is a timing chart of signals in each section of the electronic circuit characteristic adjustment device. This timing chart shows the timing in one fuse trimming latch circuit 11, and it is assumed that the polysilicon fuse 111 is in a cut state.
As shown in this figure, when a power supply of a mobile phone or the like is first turned on, a power-on signal A is output from a power-on clear circuit 113, which is used as a sampling signal E from a sampling signal generating circuit 13 to a fuse trimming latch circuit 11. Supplied to When the sampling signal E is supplied, a state L corresponding to the cutting state of the polysilicon fuse 111 is latched by the transistors 115 and 116 of the fuse trimming latch circuit 11, and the signal “0” is output as the trimming data F by the characteristic adjustment unit 14. Supplied to

【0018】そして図5の矢印aで示す時点でパッド1
2からの外来ノイズによってトリミングデータFが”
0”から”1”に反転してしまったものとする。この場
合、従来の電子回路の特性調整装置では、ユーザが電源
を再投入するか、リセットボタンをオンするかをしない
と、ヒューズトリミングラッチ回路11で保持している
反転後の状態が継続するため、CR発振回路発振20の
特性が変化してしまい、液晶表示装置のちらつきや表示
不良、誤動作等の問題が発生してしまう。これに対し
て、本実施形態によれば、電源投入やリセットによる不
定期に出力されるサンプリング信号Eの他に、定期信号
発生回路132から定期信号Dが出力され、これがこれ
がサンプリング信号Eとしてサンプリング信号発生回路
13からヒューズトリミングラッチ回路11に供給され
る。このため、外来ノイズ等によるデータの反転が矢印
a時点で発生したとしても、データ反転による影響が発
生する前の矢印b時点でサンプリング信号Eがヒューズ
トリミングラッチ回路11に供給されて、ポリシリコン
ヒューズ111の状態に応じた状態Lを再度ラッチし、
トリミングデータFとして正しい”0”が出力される。
このように、本実施形態によれば、外来ノイズ等により
トリミングデータFにエラーが発生しても、ノイズによ
る影響が発生するまえに自己復帰するので、ユーザは電
源の再投入やリセットの実行を行う必要が無くなる。
At the point indicated by arrow a in FIG.
Trimming data F caused by extraneous noise from
It is assumed that the value has been inverted from 0 "to" 1 ". In this case, the conventional electronic circuit characteristic adjustment device requires fuse trimming unless the user turns on the power again or turns on the reset button. Since the state after the inversion held by the latch circuit 11 continues, the characteristics of the CR oscillation circuit oscillation 20 change, and problems such as flickering, display failure, and malfunction of the liquid crystal display device occur. On the other hand, according to the present embodiment, the periodic signal D is output from the periodic signal generation circuit 132 in addition to the sampling signal E which is output irregularly due to power-on or reset, and this is the sampling signal E as the sampling signal E. The data is supplied from the generation circuit 13 to the fuse trimming latch circuit 11. For this reason, it is assumed that data inversion due to external noise or the like has occurred at the time point of the arrow a. Also, the sampling signal E by an arrow b point before the influence of the data inversion occurs is supplied to the fuse trimming latch circuit 11 latches the state L in accordance with the state of the polysilicon fuse 111 again,
Correct "0" is output as the trimming data F.
As described above, according to the present embodiment, even if an error occurs in the trimming data F due to external noise or the like, the self-recovery is performed before the influence of the noise occurs, so that the user can turn on the power again or execute the reset. There is no need to do it.

【0019】図6は、電子回路の特性調整装置が使用さ
れる液晶駆動装置と液晶(LCD)パネルを表したもの
である。この図に表される液晶駆動装置50と液晶パネ
ル60は、例えば、PHS(パーソナルフォンシステ
ム)や携帯電話、自動車電話等の携帯用電話の表示装
置、電子手帳等の携帯電子端末等の表示装置、ファクシ
ミリ装置の表示装置、レーザプリンタや複写機の表示装
置、家庭用電話機の表示装置等の各種表示装置に使用さ
れる。この図に示されるように、上記携帯電話等は、文
字や画像を表示する液晶パネル(LCDパネル)60
と、このLCDパネルを駆動表示する液晶駆動装置50
とを備えている。液晶駆動装置50は図1〜図4におい
て説明した電子回路の特性調整装置40と、CR発信回
路20と、LCDパネルの表示を駆動制御する液晶駆動
部を備えている。この図6に示した電子回路の特性調整
装置40におけるラッチ回路41は、図1から図4で説
明した、ポリシリコンヒューズ111を除いたヒューズ
トリミングラッチ回路11と、サンプリング信号発生回
路13と、特性調整部14で構成されている。液晶駆動
部としては、図6に示されるように、特性調整(周波数
調整)されたCR発信回路20からの発振クロックを分
周することで表示タイミングを発生させる表示タイミン
グ発生回路51や、ラインカウンタ52や、表示データ
RAM53に格納された表示画像データを表示タイミン
グ発生回路51から供給されるタイミングに従って駆動
表示する液晶駆動回路54、その他通常のLCDパネル
駆動用の各部を備えている。
FIG. 6 shows a liquid crystal driving device and a liquid crystal (LCD) panel in which an electronic circuit characteristic adjusting device is used. The liquid crystal driving device 50 and the liquid crystal panel 60 shown in this figure are, for example, a display device of a portable telephone such as a PHS (personal phone system), a mobile phone, a car phone, or a portable electronic terminal such as an electronic organizer. It is used for various display devices such as display devices for facsimile machines, display devices for laser printers and copiers, and display devices for home telephones. As shown in this figure, the mobile phone or the like has a liquid crystal panel (LCD panel) 60 for displaying characters and images.
And a liquid crystal driving device 50 for driving and displaying the LCD panel.
And The liquid crystal driving device 50 includes the characteristic adjustment device 40 of the electronic circuit described in FIGS. The latch circuit 41 of the electronic circuit characteristic adjusting device 40 shown in FIG. 6 includes the fuse trimming latch circuit 11 except for the polysilicon fuse 111 described with reference to FIGS. The adjustment unit 14 is configured. As shown in FIG. 6, the liquid crystal driving unit includes a display timing generating circuit 51 that generates a display timing by dividing the oscillation clock from the CR transmission circuit 20 whose characteristics have been adjusted (frequency adjusted), a line counter, and the like. 52, a liquid crystal drive circuit 54 for driving and displaying the display image data stored in the display data RAM 53 in accordance with the timing supplied from the display timing generation circuit 51, and other components for driving an ordinary LCD panel.

【0020】なお、図6に示した液晶駆動装置50で
は、CR発振回路20から出力される発振クロックCが
サンプリング信号発生回路13に供給される構成ではな
く、表示タイミング発生回路51から出力される表示タ
イミング信号がサンプリング信号発生回路13に供給さ
れるようになっている。この場合、表示タイミング信号
は、CR発振回路20から出力される発振クロックCを
表示タイミングにあわせて分周されているため、サンプ
リング信号発生回路13の定期信号発生回路132を省
略することができ、回路を簡略化することができる。し
たがって、表示タイミング信号は、サンプリング信号発
生回路13のアンド回路134に直接供給され、そのま
まサンプリング信号Eとして各ヒューズトリミングラッ
チ回路11に供給されることになる。
In the liquid crystal driving device 50 shown in FIG. 6, the oscillation clock C output from the CR oscillation circuit 20 is not supplied to the sampling signal generation circuit 13, but is output from the display timing generation circuit 51. The display timing signal is supplied to the sampling signal generation circuit 13. In this case, since the display timing signal is obtained by dividing the frequency of the oscillation clock C output from the CR oscillation circuit 20 in accordance with the display timing, the periodic signal generation circuit 132 of the sampling signal generation circuit 13 can be omitted. The circuit can be simplified. Therefore, the display timing signal is directly supplied to the AND circuit 134 of the sampling signal generating circuit 13 and is supplied as it is to the fuse trimming latch circuits 11 as the sampling signal E.

【0021】以上説明した液晶駆動装置、およびLCD
パネルと液晶駆動装置を備えた携帯電話、ファクシミリ
装置等によれば、LCDパネルの表示タイミングを決定
するための基準になるCR発信回路の発信周波数を、ト
リミング素子であるポリシリコンヒューズ111の状態
に応じて特性調整部14で調整することができるので、
より正確な表示制御を行うことができる。また、ポリシ
リコンヒューズ111を切断するためのパッド12等か
らノイズが発生して特性調整用のトリミングデータが反
転したとしても、所定時間内に正常な状態に自動復帰す
るので、表示画像の乱れ等の影響が発生することがな
い。
Liquid crystal driving device and LCD described above
According to a mobile phone, a facsimile apparatus, or the like having a panel and a liquid crystal driving device, the transmission frequency of the CR transmission circuit, which is a reference for determining the display timing of the LCD panel, is changed according to the state of the polysilicon fuse 111 which is a trimming element. Can be adjusted by the characteristic adjustment unit 14 according to
More accurate display control can be performed. Also, even if noise is generated from the pad 12 or the like for cutting the polysilicon fuse 111 and the trimming data for characteristic adjustment is inverted, the normal state is automatically restored within a predetermined time. The effect of the above does not occur.

【0022】以上、本実施形態における電子回路の特性
調整装置の構成及び動作について説明したが、本発明で
はこの構成に限定されるものではなく、各請求項に記載
された範囲において各種変形が可能である。例えば、実
施形態では、電子回路の特性調整装置におけるトリミン
グ素子として、ポリシリコンヒューズを使用した場合に
ついて説明したが、ツェナーダイオード等の他のトリミ
ング素子を使用するようにしてもよい。トリミング素子
としてツェナーダイオードを使用する場合には、アノー
ドをグランドGNDに接続SI、カソードをパッド12
に接続する。但し、ポリシリコンヒューズ111では初
期状態が接続状態で、パッド12から高電圧を印加する
ことで切断状態にしたが、ツェナーダイオードの場合に
は初期状態が非導通状態で、パッド12から高電圧を印
加するこtで短絡状態になる点が異なる。従って、ヒュ
ーズトリミングラッチ回路11から出力する前にインバ
ータで反転させた後にトリミングデータFとして出力す
るか、または、特性調整回路14のトリミングデータF
に対する扱いを反対にすることで対応可能である。
Although the configuration and operation of the electronic circuit characteristic adjusting device according to the present embodiment have been described above, the present invention is not limited to this configuration, and various modifications are possible within the scope described in each claim. It is. For example, in the embodiment, the case where the polysilicon fuse is used as the trimming element in the electronic circuit characteristic adjustment device has been described. However, another trimming element such as a Zener diode may be used. When a Zener diode is used as the trimming element, the anode is connected to ground GND and the cathode is connected to the pad 12.
Connect to However, in the polysilicon fuse 111, the initial state is the connection state, and the high state is applied by applying a high voltage from the pad 12, but in the case of the Zener diode, the initial state is the non-conductive state, and the high voltage is applied from the pad 12. The difference is that a short circuit occurs when t is applied. Therefore, before being output from the fuse trimming latch circuit 11, the data is inverted by an inverter and then output as trimming data F, or the trimming data F of the characteristic adjustment circuit 14 is output.
This can be handled by reversing the treatment for.

【0023】また、説明した実施形態では、パッド12
に高電圧を印加することでポリシリコンヒューズ111
を切断したが、ポリシリコンヒューズ111にレーザを
照射することで切断するレーザートリミング法を使用し
てもよい。この場合、パッド12は不要になる。このた
め、パッド12から外来ノイズが発生することは無くな
るが、磁気的な影響等の外来ノイズが発生してヒューズ
トリミングラッチ回路11から出力されるトリミングデ
ータFが反転する場合があり、本実施形態による自己復
帰のシステムが有効に機能する。
In the embodiment described, the pad 12
By applying a high voltage to the polysilicon fuse 111
Was cut, but a laser trimming method of cutting by irradiating the polysilicon fuse 111 with a laser may be used. In this case, the pad 12 becomes unnecessary. For this reason, external noise does not occur from the pad 12, but external noise such as magnetic influence may occur and the trimming data F output from the fuse trimming latch circuit 11 may be inverted. The self-recovery system works effectively.

【0024】また、本実施形態のサンプリング信号発生
回路13では、定期信号発生回路132で使用する発振
クロック信号CをCR発振回路20から取得している
が、発振回路を独自に備えるようにしてもよい。このよ
うに独自の発振回路をサンプリング信号発生回路13が
備えることで、CR発振回路20の外部ノイズによる特
性変化の影響を受けずに定期信号Dを出力することがで
きる。
Further, in the sampling signal generation circuit 13 of the present embodiment, the oscillation clock signal C used in the periodic signal generation circuit 132 is obtained from the CR oscillation circuit 20, but the oscillation circuit may be provided independently. Good. Since the sampling signal generation circuit 13 includes a unique oscillation circuit in this manner, the periodic signal D can be output without being affected by a characteristic change due to external noise of the CR oscillation circuit 20.

【0025】本実施形態のサンプリング信号発生回路1
3では、定期信号Dがサンプリング信号Eとして周期的
に出力されて、ヒューズトリミングラッチ回路11が自
己復帰してトリミング素子の状態に応じた正しいトリミ
ングデータを保持、出力するので、リセット信号Bをサ
ンプリング信号Eとして出力しなくてもよい。すなわ
ち、サンプリング信号発生回路13としては、パワーオ
ンクリア回路131と、定期信号発生回路132と1つ
のアンド回路134で構成する。そして、アンド回路1
34の入力端子にパワーオンクリア回路131出力端子
と、定期信号発生回路132の出力端子を接続する。こ
れにより、アンド回路が1つ少なくて済み、回路を簡易
化することができる。
The sampling signal generating circuit 1 of the present embodiment
3, the reset signal B is sampled because the periodic signal D is periodically output as the sampling signal E, and the fuse trimming latch circuit 11 self-recovers and holds and outputs the correct trimming data according to the state of the trimming element. It is not necessary to output the signal E. That is, the sampling signal generation circuit 13 includes a power-on-clear circuit 131, a periodic signal generation circuit 132, and one AND circuit 134. And AND circuit 1
The output terminal of the power-on-clear circuit 131 and the output terminal of the periodic signal generation circuit 132 are connected to the input terminals of the power-on-clear circuit 34. As a result, the number of AND circuits is reduced by one, and the circuit can be simplified.

【0026】本実施形態では、特性調整対象である電子
回路としてCR発振回路を対象として説明したが、本発
明では他の電子回路として、LC発振回路を使用するよ
うにしてもよい。この場合の特性調整部14は、トリミ
ングデータに応じてLC発振回路の時定数を変更する。
また、特性調整対象である他の電子回路として、定電圧
回路(ボルテージレギュレータ)を使用し、増幅回路、
フィルタ回路を電子回路としてその特性調整を行うよう
にしてもよい。
In the present embodiment, a CR oscillation circuit has been described as an electronic circuit whose characteristic is to be adjusted. However, in the present invention, an LC oscillation circuit may be used as another electronic circuit. In this case, the characteristic adjustment unit 14 changes the time constant of the LC oscillation circuit according to the trimming data.
In addition, a constant voltage circuit (voltage regulator) is used as another electronic circuit whose characteristics are to be adjusted.
The characteristics of the filter circuit may be adjusted by using the filter circuit as an electronic circuit.

【0027】保持手段として、2つのトランジスタ11
5、116とインバータ117で構成したが、他の自己
保持回路を使用するようにしてもよい。
As holding means, two transistors 11
5, 116 and the inverter 117, but another self-holding circuit may be used.

【0028】[0028]

【発明の効果】本発明では、サンプリング信号をトリミ
ングデータ保持手段に周期的に供給するので、トリミン
グデータが定期的に保持し直され、トリミングデータが
ノイズ等により変化したとしても再度正常な状態に自己
復帰することができる。また本発明では、発振回路によ
る発振クロックに基づいて液晶パネルの駆動を制御する
液晶駆動部の発振周波数を、このような電子回路の特性
調整装置により調整するので、トリミングデータが変化
したとしても正常状態に自己復帰することができる。し
たがって、ユーザはノイズによるトリミングデータの変
化を正常にするために電源を再投入したり、リセット処
理をしたりすることが不要になる。
According to the present invention, the sampling signal is periodically supplied to the trimming data holding means, so that the trimming data is periodically held again, and the trimming data returns to a normal state even if the trimming data changes due to noise or the like. Can self-return. Further, in the present invention, the oscillation frequency of the liquid crystal driving unit that controls the driving of the liquid crystal panel based on the oscillation clock of the oscillation circuit is adjusted by such an electronic circuit characteristic adjustment device. It can return to its own state. Therefore, the user does not need to turn on the power again or perform a reset process in order to normalize the change of the trimming data due to noise.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態における電子回路の特性調
整装置の構成図である。
FIG. 1 is a configuration diagram of an electronic circuit characteristic adjustment device according to an embodiment of the present invention.

【図2】同上、電子回路の特性調整装置におけるP基板
用のヒューズトリミングラッチ回路の構成図である。
FIG. 2 is a configuration diagram of a fuse trimming latch circuit for a P substrate in the electronic circuit characteristic adjustment device.

【図3】同上、電子回路の特性調整装置におけるヒュー
ズトリミングラッチ回路の他の構成図である。
FIG. 3 is another configuration diagram of the fuse trimming latch circuit in the electronic circuit characteristic adjustment device.

【図4】同上、電子回路の特性調整装置におけるサンプ
リング信号発生回路の構成図である。
FIG. 4 is a configuration diagram of a sampling signal generation circuit in the electronic circuit characteristic adjustment device.

【図5】同上、電子回路の特性調整装置の各部における
信号のタイミングチャートである。
FIG. 5 is a timing chart of signals in each unit of the electronic circuit characteristic adjustment device.

【図6】同上、電子回路の特性調整装置を使用される液
晶駆動装置と液晶(LCD)パネルの構成図である。
FIG. 6 is a configuration diagram of a liquid crystal driving device and a liquid crystal (LCD) panel that use the electronic circuit characteristic adjustment device.

【符号の説明】[Explanation of symbols]

11 ヒューズトリミングラッチ回路 12 パッド 13 サンプリング信号発生回路 14 特性調整部 20 CR発振回路 40 特性調整装置 41 ラッチ回路 50 液晶駆動装置 60 液晶パネル 111 ポリシリコンヒューズ 115、116 トランジスタ 117 インバータ 131 パワーオンクリア回路 132 定期信号発生回路 133、134 アンド回路 REFERENCE SIGNS LIST 11 fuse trimming latch circuit 12 pad 13 sampling signal generation circuit 14 characteristic adjustment unit 20 CR oscillation circuit 40 characteristic adjustment device 41 latch circuit 50 liquid crystal drive device 60 liquid crystal panel 111 polysilicon fuse 115, 116 transistor 117 inverter 131 power-on-clear circuit 132 Periodic signal generation circuit 133, 134 AND circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NA06 NC21 NC27 NC29 NC49 NC59 ND49 ND60 5C006 AC29 AC30 AF44 AF52 AF67 AF72 BB11 BF02 BF04 BF11 BF15 BF22 BF23 BF26 BF27 BF34 BF36 BF37 BF49 FA23 FA47 5C080 AA10 BB05 DD06 DD26 JJ02 JJ04 KK07 5J081 AA08 CC22 CC27 JJ23  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 2H093 NA06 NC21 NC27 NC29 NC49 NC59 ND49 ND60 5C006 AC29 AC30 AF44 AF52 AF67 AF72 BB11 BF02 BF04 BF11 BF15 BF22 BF23 BF26 BF27 BF34 BF36 BF37 BF49 FA23 FA47 5C05 A06 DD06 KK07 5J081 AA08 CC22 CC27 JJ23

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数のトリミング素子と、 周期的にサンプリング信号を出力するサンプリング信号
出力手段と、 このサンプリング信号出力手段から出力されるサンプリ
ング信号の入力により前記各トリミング素子の状態に応
じたトリミングデータを保持するトリミングデータ保持
手段と、 このトリミングデータ保持手段に保持されたトリミング
データに基づいて、電子回路の動作特性を調整する調整
手段と、 を具備することを特徴とする電子回路の特性調整装置。
A plurality of trimming elements; sampling signal output means for periodically outputting a sampling signal; and trimming data corresponding to a state of each of the trimming elements by inputting a sampling signal output from the sampling signal output means. Characterized by: trimming data holding means for holding the data; and adjusting means for adjusting the operating characteristics of the electronic circuit based on the trimming data held in the trimming data holding means. .
【請求項2】 前記電子回路は、発振回路、定電圧回
路、増幅回路、又はフィルタ回路であり、 前記調整手段は、前記電子回路に応じて時定数又は抵抗
値を調整することで動作特性を調整することを特徴とす
る請求項1に記載の電子回路の特性調整装置。
2. The electronic circuit is an oscillating circuit, a constant voltage circuit, an amplifier circuit, or a filter circuit, and the adjusting unit adjusts a time constant or a resistance value according to the electronic circuit to change an operation characteristic. The characteristic adjusting device for an electronic circuit according to claim 1, wherein the characteristic is adjusted.
【請求項3】 前記トリミング素子は、ポリシリコンヒ
ューズ又はツェナーダイオードであることを特徴とする
請求項1又は請求項2に記載の電子回路の特性調整装
置。
3. The characteristic adjusting device according to claim 1, wherein the trimming element is a polysilicon fuse or a Zener diode.
【請求項4】 前記トリミング素子に接続され、その初
期状態を変更する電圧印加用のパッドを備えていること
を特徴とする請求項1、請求項2、又は請求項3に記載
の電子回路の特性調整装置。
4. The electronic circuit according to claim 1, further comprising a pad for voltage application connected to said trimming element and changing an initial state thereof. Characteristic adjustment device.
【請求項5】 前記請求項1に記載した電子回路の特性
調整装置と、 この電子回路の特性調整装置により特性が調整される発
振回路と、 この発振回路による発振クロックに基づいて液晶パネル
の駆動を制御する液晶駆動部と、を具備することを特徴
とする液晶駆動装置。
5. A characteristic adjusting device for an electronic circuit according to claim 1, an oscillation circuit whose characteristic is adjusted by the characteristic adjusting device for an electronic circuit, and driving of a liquid crystal panel based on an oscillation clock by the oscillation circuit. And a liquid crystal drive unit for controlling the operation of the liquid crystal display.
【請求項6】 請求項5に記載の液晶駆動装置と、 この液晶駆動装置により駆動される液晶パネルと、を具
備することを特徴とする携帯用電話。
6. A portable telephone comprising: the liquid crystal driving device according to claim 5; and a liquid crystal panel driven by the liquid crystal driving device.
JP10316540A 1998-11-06 1998-11-06 Device for adjusting characteristic of electronic circuit, liquid crystal drive device and portable telephone set Withdrawn JP2000148064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10316540A JP2000148064A (en) 1998-11-06 1998-11-06 Device for adjusting characteristic of electronic circuit, liquid crystal drive device and portable telephone set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10316540A JP2000148064A (en) 1998-11-06 1998-11-06 Device for adjusting characteristic of electronic circuit, liquid crystal drive device and portable telephone set

Publications (1)

Publication Number Publication Date
JP2000148064A true JP2000148064A (en) 2000-05-26

Family

ID=18078247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10316540A Withdrawn JP2000148064A (en) 1998-11-06 1998-11-06 Device for adjusting characteristic of electronic circuit, liquid crystal drive device and portable telephone set

Country Status (1)

Country Link
JP (1) JP2000148064A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050217A (en) * 2004-08-04 2006-02-16 Sanyo Electric Co Ltd Frequency correction circuit
US7826264B2 (en) 2005-05-30 2010-11-02 Renesas Electronics Corporation Semiconductor integrated circuit device for driving liquid crystal display
CN104932598A (en) * 2015-05-20 2015-09-23 深圳创维-Rgb电子有限公司 Voltage fine-tuning control circuit of chip

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050217A (en) * 2004-08-04 2006-02-16 Sanyo Electric Co Ltd Frequency correction circuit
US7199676B2 (en) 2004-08-04 2007-04-03 Sanyo Electric Co., Ltd. Frequency adjustment circuit
JP4596848B2 (en) * 2004-08-04 2010-12-15 三洋電機株式会社 Frequency correction circuit
US7826264B2 (en) 2005-05-30 2010-11-02 Renesas Electronics Corporation Semiconductor integrated circuit device for driving liquid crystal display
US8089810B2 (en) 2005-05-30 2012-01-03 Renesas Electronics Corporation Semiconductor integrated circuit device for driving liquid crystal display
US8345480B2 (en) 2005-05-30 2013-01-01 Renesas Electronics Corporation Semiconductor integrated circuit device for driving liquid crystal display
CN104932598A (en) * 2015-05-20 2015-09-23 深圳创维-Rgb电子有限公司 Voltage fine-tuning control circuit of chip

Similar Documents

Publication Publication Date Title
US10593290B2 (en) Driving circuit and electronic device
JPH0887364A (en) Semiconductor device, microcomputer, and electronic equipment
US20080122818A1 (en) Driver circuit for driving display device, a display device having the same, and a method of driving the same
US11250751B2 (en) Shift register unit, gate driver, driving method thereof and display device
JP2000194335A (en) Control method of flat display device
JPH10301081A (en) Lcd driver
US6917238B2 (en) Fuse circuit and display driver circuit
JP2000148064A (en) Device for adjusting characteristic of electronic circuit, liquid crystal drive device and portable telephone set
JPH05120457A (en) Ic circuit equipped with oscillation circuit
GB2293289A (en) Controllable oscillator for a matrix display
TWI626640B (en) Gate driving circuit and electro-phoretic display
KR100848090B1 (en) A level shifter and a liquid crystal display using the same
JPS6140353B2 (en)
JPH07212197A (en) Clock generator and liquid crystal driving device using the clock generator
TWI409776B (en) Noise reduction device for reducing noise of lcd and related lcd
KR100448938B1 (en) Apparatus for driving thin film transistor liquid crystal display device, especially including an interface circuit for a sufficient time margin
JP2004117754A (en) Display device and display system
JP3131988B2 (en) Integrated circuit
KR0158644B1 (en) A pull up/down bi-directional data input/output circuit with an enable function
JPH10260275A (en) Oscillation circuit, electronic circuit employing it, semiconductor device, electronic apparatus and clock employing them
JPH09230832A (en) Electronic equipment provided with trimming function
JPH06162223A (en) Single chip microcomputer
JPH11316563A (en) Pattern display device
JPH06222327A (en) Semiconductor integrated circuit
JPH0540183A (en) Real time clock

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090115