JP2000146857A - Pattern defect inspection method, and device therefor - Google Patents

Pattern defect inspection method, and device therefor

Info

Publication number
JP2000146857A
JP2000146857A JP32388198A JP32388198A JP2000146857A JP 2000146857 A JP2000146857 A JP 2000146857A JP 32388198 A JP32388198 A JP 32388198A JP 32388198 A JP32388198 A JP 32388198A JP 2000146857 A JP2000146857 A JP 2000146857A
Authority
JP
Japan
Prior art keywords
defect
inspection
area
data
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32388198A
Other languages
Japanese (ja)
Other versions
JP2000146857A5 (en
Inventor
Hiroshi Inoue
広 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32388198A priority Critical patent/JP2000146857A/en
Publication of JP2000146857A publication Critical patent/JP2000146857A/en
Publication of JP2000146857A5 publication Critical patent/JP2000146857A5/en
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce detection sensitivity for a defect having a low degree of influence as a defect to conduct inspection. SOLUTION: When an inspected pattern data provided by image-picking up a photomask 1 is compared with a design pattern data to inspect a defect on the photomask 1, the fact that a positional data for indicating a defect inspection executing position is in any area out of the plural areas set within an inspection area for executing the defect inspection is determined by a determination switching circuit provided inside a data comparing circuit 30 to select detection sensitivity in response to the determined area.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばフォトマス
ク等に形成されたパターンを撮像して得られる被検査デ
ータと、このフォトマスクを描画したCADデータから
展開した設計パターンのデータとを比較してフォトマス
ク上の欠陥を検査するパターン欠陥検査方法及びその装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention compares, for example, inspection data obtained by imaging a pattern formed on a photomask or the like with design pattern data developed from CAD data drawn on the photomask. And a device for inspecting a pattern defect for inspecting a defect on a photomask.

【0002】[0002]

【従来の技術】図6はかかるパターン欠陥検査装置の構
成図である。
2. Description of the Related Art FIG. 6 is a block diagram of such a pattern defect inspection apparatus.

【0003】フォトマスク1のパターンを撮像する画像
入力装置2として、XYテーブル3が備えられ、このX
Yテーブル3上にフォトマスク1が載置されている。こ
のXYテーブル3の上方には、露光用の光源4が配置さ
れ、この光源4から放射された露光用光が照明光学系5
によってフォトマスク1上に照明される。
An XY table 3 is provided as an image input device 2 for picking up a pattern on a photomask 1.
The photomask 1 is placed on the Y table 3. Above the XY table 3, an exposure light source 4 is arranged, and the exposure light emitted from the light source 4 is transmitted to an illumination optical system 5.
To illuminate the photomask 1.

【0004】又、XYテーブル3の下方には、結像光学
系6を介してセンサ7が配置され、フォトマスク1を透
過した光がセンサ7面上に結像される。このセンサ7
は、入射するフォトマスク1の像を撮像してその画像信
号を出力する。そして、この画像信号は、センサ回路8
によりディジタル化されて検査パターンデータとして出
力される。
A sensor 7 is arranged below the XY table 3 via an image forming optical system 6, and the light transmitted through the photomask 1 is imaged on the surface of the sensor 7. This sensor 7
Captures an image of the incident photomask 1 and outputs an image signal thereof. This image signal is sent to the sensor circuit 8
And output as inspection pattern data.

【0005】一方、画像処理系としてホストCPU10
が備えられ、このホストCPU10には、フォトマスク
1で製造する半導体チップのCADデータが格納された
ディスク11が接続されている。又、ホストCPU10
には、設計データ発生回路12及びデータ比較回路13
が接続されている。このうち設計データ発生回路12
は、ディスク11に格納されているCADデータから設
計パターンデータを発生してそのデータをデータ比較回
路13に送るものであり、データ比較回路13は、設計
データ発生回路12からの設計パターンデータと画像入
力装置2からの検査パターンデータとを比較して欠陥を
出力するものである。
On the other hand, the host CPU 10 serves as an image processing system.
A disk 11 storing CAD data of a semiconductor chip manufactured by the photomask 1 is connected to the host CPU 10. Also, the host CPU 10
Includes a design data generation circuit 12 and a data comparison circuit 13
Is connected. The design data generation circuit 12
Generates design pattern data from the CAD data stored in the disk 11 and sends the data to the data comparison circuit 13. The data comparison circuit 13 transmits the design pattern data from the design data generation circuit 12 to the image data. The defect is output by comparing with the inspection pattern data from the input device 2.

【0006】このような構成であれば、光源4から露光
用光が放射されると、この露光用光は、照明光学系5に
よってフォトマスク1上に照明される。このフォトマス
ク1を透過した光は、センサ7面上に結像され、このセ
ンサ7は、入射するフォトマスク1の像を撮像してその
画像信号を出力する。そして、この画像信号は、センサ
回路8によりディジタル化されて検査パターンデータと
して出力される。
With such a configuration, when the exposure light is emitted from the light source 4, the exposure light is illuminated on the photomask 1 by the illumination optical system 5. The light transmitted through the photomask 1 forms an image on the surface of the sensor 7, and the sensor 7 captures an image of the incident photomask 1 and outputs an image signal thereof. The image signal is digitized by the sensor circuit 8 and output as inspection pattern data.

【0007】一方、設計データ発生回路12は、ディス
ク11に格納されているCADデータから設計パターン
データを発生してそのデータをデータ比較回路13に送
る。このデータ比較回路13は、入力した設計パターン
データと画像入力装置2からの検査パターンデータとを
比較して欠陥を出力する。
On the other hand, the design data generation circuit 12 generates design pattern data from CAD data stored on the disk 11 and sends the data to the data comparison circuit 13. The data comparison circuit 13 compares the input design pattern data with the inspection pattern data from the image input device 2 and outputs a defect.

【0008】このデータ比較回路13を具体的に説明す
ると、図7に示すように微分比較回路14及びレベル比
較回路15を備えている。このうち微分比較回路14
は、設計パターンデータをエッジ方向検出回路16に入
力し、このエッジ方向検出回路16により設計パターン
データにおけるパターンのエッジ方向を検出してそのエ
ッジ方向を周辺画素エッジ方向微分回路17及びセレク
タ18に送出する。
The data comparison circuit 13 will be described in detail. As shown in FIG. 7, a differential comparison circuit 14 and a level comparison circuit 15 are provided. Among them, the differential comparison circuit 14
Inputs the design pattern data to the edge direction detection circuit 16, detects the edge direction of the pattern in the design pattern data by the edge direction detection circuit 16, and sends the edge direction to the peripheral pixel edge direction differentiation circuit 17 and the selector 18. I do.

【0009】この周辺画素エッジ方向微分回路17は、
設計パターンデータをエッジ方向検出回路16により検
出されたエッジ方向と同一方向で微分し、その微分画素
の周囲画素の各微分値を求める。これら微分値は、最大
値検出回路19によりその絶対値の最大値が検出されて
減算回路20に送出される。
This peripheral pixel edge direction differentiating circuit 17
The design pattern data is differentiated in the same direction as the edge direction detected by the edge direction detection circuit 16, and each differential value of pixels surrounding the differentiated pixel is obtained. These differential values are sent to the subtraction circuit 20 after the maximum value of the absolute value is detected by the maximum value detection circuit 19.

【0010】これと共に微分回路21は、検査パターン
データを入力し、この検査パターンデータに対してXY
方向及び±45度の各方向で微分処理を行ってその絶対
値の微分値をセレクタ18に送る。このセレクタ18
は、微分回路21から送られてくる各微分値のうちエッ
ジ方向検出回路16により検出されたエッジ方向と同一
方向で微分した微分値をセレクトして減算回路20に送
出する。
At the same time, the differentiating circuit 21 inputs the inspection pattern data, and applies XY to the inspection pattern data.
The differential processing is performed in the direction and each direction of ± 45 degrees, and the differential value of the absolute value is sent to the selector 18. This selector 18
Selects a differential value differentiated in the same direction as the edge direction detected by the edge direction detecting circuit 16 from among the differential values sent from the differentiating circuit 21 and sends it to the subtraction circuit 20.

【0011】この減算回路20は、セレクタ18により
セレクトされた微分値から最大値検出回路19により検
出された微分値を差し引いて判定回路22に送出する。
The subtraction circuit 20 subtracts the differential value detected by the maximum value detection circuit 19 from the differential value selected by the selector 18 and sends the result to the determination circuit 22.

【0012】この判定回路22は、ホストCPU10か
ら微分比較用欠陥判定しきい値が設定されているので、
減算回路20からの微分値に対して微分比較用欠陥判定
しきい値を用いて判定して欠陥部を検出する。この検出
された欠陥部は、オアゲート23を通して欠陥データと
して出力される。
In the determination circuit 22, since the defect determination threshold value for differential comparison is set by the host CPU 10,
A defect is detected by making a determination on the differential value from the subtraction circuit 20 using a defect determination threshold for differential comparison. The detected defective portion is output as defect data through the OR gate 23.

【0013】一方、レベル比較回路15は、検査パター
ンデータ及び設計パターンデータを入力し、検査パター
ンデータから設計パターンデータを差し引いた値つまり
これらデータ間のレベル差を求めて判定回路24に送出
する。
On the other hand, the level comparison circuit 15 receives the inspection pattern data and the design pattern data, obtains a value obtained by subtracting the design pattern data from the inspection pattern data, that is, obtains a level difference between these data and sends it to the determination circuit 24.

【0014】この判定回路24は、ホストCPU10か
らレベル比較用欠陥判定しきい値が設定されているの
で、レベル比較回路1からのレベル差に対してレベル比
較用欠陥判定しきい値を用いて判定して欠陥部を検出す
る。この検出された欠陥部は、オアゲート23を通して
欠陥データとして出力される。図8はフォトマスク1の
検査エリアE内の中央部と周辺部とのパターン及び各欠
陥Gの例を示している。
In the determination circuit 24, since a level comparison defect determination threshold value is set by the host CPU 10, the determination is made using the level comparison defect determination threshold value for the level difference from the level comparison circuit 1. To detect a defective portion. The detected defective portion is output as defect data through the OR gate 23. FIG. 8 shows an example of the pattern of the central portion and the peripheral portion in the inspection area E of the photomask 1 and each defect G.

【0015】[0015]

【発明が解決しようとする課題】ところで、ウエハ上の
半導体チップのパターンは、フォトマスク1上のパター
ンを複数回露光し、エッチング処理を繰り返すことによ
って複数層のパターンを組み合わせて形成される場合が
ある。このような半導体チップ製造に用いられるフォト
マスク1は、その上に欠陥Gがあると、この欠陥Gがウ
エハ上に転写されるために問題になる。
The pattern of a semiconductor chip on a wafer may be formed by combining a plurality of layers by repeatedly exposing the pattern on the photomask 1 and repeating the etching process. is there. In the photomask 1 used for manufacturing such a semiconductor chip, if there is a defect G thereon, the defect G is transferred to a wafer, which causes a problem.

【0016】ところが、フォトマスク1上に欠陥Gがあ
り、その欠陥Gのサイズが同一であっても、フォトマス
ク1を形成する複数層のパターンのうち欠陥Gの存在す
る層やそれ以外の層のパターンとの位置関係によって、
欠陥Gが半導体チップに及ぼす影響度に差がある。
However, even if there is a defect G on the photomask 1 and the size of the defect G is the same, the layer where the defect G exists and the other layers among the plurality of patterns forming the photomask 1 Depending on the positional relationship with the pattern
There is a difference in the degree of influence of the defect G on the semiconductor chip.

【0017】しかしながら、かかる欠陥検査の背景があ
るにも拘らず上記装置では、1枚のフォトマスク1の検
査エリアE内の全てを同一の欠陥検出感度で検査してお
り、欠陥として影響のない欠陥G、或いは欠陥として影
響の少ない欠陥Gまでも欠陥として検出してしまい、フ
ォトマスク1の製造歩留まりを低下させている。
However, despite the background of such defect inspection, the above-described apparatus inspects the entire inspection area E of one photomask 1 with the same defect detection sensitivity, and has no influence as a defect. The defect G or even the defect G having little influence as a defect is detected as a defect, and the manufacturing yield of the photomask 1 is reduced.

【0018】本発明は、欠陥として影響度の小さい欠陥
の検出感度を低下して欠陥検査ができるパターン欠陥検
査方法及びその装置を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a pattern defect inspection method and a pattern defect inspection method capable of performing defect inspection by lowering the detection sensitivity of a defect having a small influence as a defect.

【0019】[0019]

【課題を解決するための手段】請求項1によれば、被検
査体を撮像して得られる被検査データと予め設定された
基準パターンとを比較して被検査体上の欠陥を検査する
パターン欠陥検査方法において、欠陥検査を行う検査エ
リア内に設定された複数の領域ごとにそれぞれ検出感度
を可変して欠陥の検査を行うパターン欠陥検査方法であ
る。
According to the present invention, a pattern for inspecting a defect on an inspection object by comparing inspection data obtained by imaging the inspection object with a preset reference pattern. The defect inspection method is a pattern defect inspection method in which a detection sensitivity is varied for each of a plurality of regions set in an inspection area where a defect inspection is performed to inspect a defect.

【0020】請求項2によれば、被検査体を撮像して得
られる被検査データと予め設定された基準パターンとを
比較して被検査体上の欠陥を検査するパターン欠陥検査
装置において、欠陥検査を行っている位置を示す位置デ
ータが欠陥検査を行う検査エリア内に設定された複数の
領域のうちいずれの領域にあるかを判定し、この判定さ
れた領域に応じた検出感度を選択する判定切替え手段、
を備えたパターン欠陥検査装置である。
According to the second aspect of the present invention, there is provided a pattern defect inspection apparatus for inspecting a defect on an inspection object by comparing inspection data obtained by imaging the inspection object with a preset reference pattern. It is determined which of the plurality of regions set in the inspection area where the defect inspection is to be performed for the position data indicating the inspection position, and the detection sensitivity is selected according to the determined region. Judgment switching means,
This is a pattern defect inspection device provided with.

【0021】請求項3によれば、被検査体を撮像してそ
の被検査パターンデータを取得する画像入力手段と、複
数層を成す各基準パターンを格納する基準パターン格納
手段と、画像入力手段により取得された被検査パターン
データの検査エリア内における欠陥検査位置を示す位置
データが検査エリア内に設定された複数の領域のうちい
ずれの領域にあるかを判定し、この判定された領域に応
じた検出感度を選択する判定切替え手段と、画像入力手
段により取得された被検査パターンデータと基準パター
ン格納手段に格納されている各層ごとの各基準パターン
とをそれぞれ比較し、判定切替え手段により選択された
検出感度を用いて被検査体上の欠陥を検査するデータ比
較手段と、を備えたパターン欠陥検査装置である。
According to the third aspect of the present invention, the image input means for capturing an image of the object to be inspected to obtain the pattern data to be inspected, the reference pattern storing means for storing the reference patterns forming a plurality of layers, and the image input means. A determination is made as to which of the plurality of areas set in the inspection area the position data indicating the defect inspection position in the inspection area of the acquired pattern data to be inspected corresponds to. The determination switching means for selecting the detection sensitivity, and the pattern data to be inspected obtained by the image input means are compared with the respective reference patterns for each layer stored in the reference pattern storage means, respectively, and are selected by the determination switching means. And a data comparing unit for inspecting a defect on the inspection object using the detection sensitivity.

【0022】請求項4によれば、請求項2又は3記載の
パターン欠陥検査装置において、判定切替え手段は、欠
陥検査を行っている位置を示す位置データと検査エリア
内に設定された複数の領域を示す各座標とをそれぞれ比
較し、欠陥検査を行っている位置が当該領域内であるか
否かを判定する各領域別の複数の検査エリア判定回路
と、この検査エリア判定回路により判定された領域に応
じた欠陥判定しきい値を選択するセレクタと、を有す
る。
According to a fourth aspect of the present invention, in the pattern defect inspection apparatus according to the second or third aspect, the determination switching means includes a position data indicating a position at which the defect inspection is performed and a plurality of areas set in the inspection area. And a plurality of inspection area determination circuits for each area to determine whether the position where the defect inspection is being performed is within the area, and the inspection area determination circuit A selector for selecting a defect determination threshold value according to the region.

【0023】請求項5によれば、請求項2又は3記載の
パターン欠陥検査装置において、画像入力手段により取
得される被検査パターンデータが検査エリア内に設定さ
れた少なくとも2つの領域に跨がる場合、判定切替え手
段は、被検査パターンデータが跨がる少なくとも2つの
領域に対応した少なくとも2つの検出感度を選択する機
能を有する。
According to a fifth aspect of the present invention, in the pattern defect inspection apparatus according to the second or third aspect, the pattern data to be inspected acquired by the image input means extends over at least two areas set in the inspection area. In this case, the determination switching means has a function of selecting at least two detection sensitivities corresponding to at least two regions over which the pattern data to be inspected straddles.

【0024】[0024]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。なお、図6と同一部分に
は同一符号を付してその詳しい説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. The same parts as those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0025】図1はフォトマスクの検査に適用したパタ
ーン欠陥検査装置の構成図である。
FIG. 1 is a block diagram of a pattern defect inspection apparatus applied to photomask inspection.

【0026】データ比較回路30は、設計パターンデー
タと検査パターンデータとを比較して欠陥を出力するも
ので、上記の如く微分比較回路14、レベル比較回路1
5、各判定回路22、24及びオアゲート23を備えて
いる。このうち微分比較回路14は、上記同様に、エッ
ジ方向検出回路16、エッジ方向を周辺画素エッジ方向
微分回路17、セレクタ18、最大値検出回路19、減
算回路20及び微分回路21から構成されている。
The data comparing circuit 30 compares the design pattern data with the inspection pattern data and outputs a defect. As described above, the differential comparing circuit 14, the level comparing circuit 1
5, each of the determination circuits 22 and 24 and the OR gate 23. Among them, the differential comparison circuit 14 includes an edge direction detection circuit 16, an edge direction peripheral pixel edge direction differentiation circuit 17, a selector 18, a maximum value detection circuit 19, a subtraction circuit 20, and a differentiation circuit 21 as described above. .

【0027】又、このデータ比較回路30は、図2に示
すように判定切替え回路31を備えており、これは欠陥
検査を行っている位置を示す位置データが例えば図3に
示すように欠陥検査を行う検査エリアE内に設定された
複数の領域(例えばエリアA、B、C)のうちいずれの
エリアA、B、Cにあるかを判定し、この判定されたエ
リアA、B又はCに応じた検出感度、例えばエリアAの
検出感度0.2μm、エリアBの検出感度0.25μ
m、エリアCの検出感度0.5μmのいずれかを選択す
る機能を有している。
The data comparison circuit 30 includes a judgment switching circuit 31 as shown in FIG. 2, which is used to store position data indicating the position where the defect inspection is being performed, for example, as shown in FIG. Of the plurality of areas (for example, areas A, B, and C) set in the inspection area E where the inspection is performed, the area A, B, or C is determined. Depending on the detection sensitivity, for example, the detection sensitivity of the area A is 0.2 μm and the detection sensitivity of the area B is 0.25 μm.
m, and a function of selecting any one of the detection sensitivity of the area C of 0.5 μm.

【0028】具体的にこの判定切替え回路31は、微分
比較用欠陥判定しきい値レジスタ32及びレベル比較用
欠陥判定しきい値レジスタ33を備え、これらレジスタ
32、33に対してそれぞれホストCPU10から欠陥
判定に用いる複数のしきい値、つまり微分比較用欠陥判
定しきい値レジスタ32に複数の微分比較用欠陥判定し
きい値が設定され、レベル比較用欠陥判定しきい値レジ
スタ33に複数のレベル比較用欠陥判定しきい値が設定
されるものとなっている。
More specifically, the judgment switching circuit 31 includes a defect judgment threshold value register 32 for differential comparison and a defect judgment threshold value register 33 for level comparison. A plurality of thresholds used for the determination, that is, a plurality of differential comparison defect determination thresholds are set in the differential comparison defect determination threshold register 32, and a plurality of level comparison defect registers are stored in the level comparison defect determination threshold register 33. A defect determination threshold value is set.

【0029】又、欠陥検出感度設定座標レジスタ34
は、微分比較用欠陥判定しきい値レジスタ32及びレベ
ル比較用欠陥判定しきい値レジスタ33にそれぞれ設定
された複数の微分比較用欠陥判定しきい値及びレベル比
較用欠陥判定しきい値が有効となる座標データ、例えば
図3に示すようにエリアAであれば、その検出感度0.
2μmに用いる微分比較用欠陥判定しきい値又はレベル
比較用欠陥判定しきい値が有効となるエリアAの座標デ
ータが設定される。
The defect detection sensitivity setting coordinate register 34
Indicates that the plurality of differential comparison defect determination thresholds and level comparison defect determination thresholds set in the differential comparison defect determination threshold register 32 and the level comparison defect determination threshold register 33 are valid. 3, for example, in the case of area A as shown in FIG.
The coordinate data of the area A in which the differential comparison defect determination threshold or the level comparison defect determination threshold used for 2 μm is set.

【0030】欠陥判定しきい値切替え制御回路35は、
欠陥検出感度設定座標レジスタ34に設定された座標デ
ータとホストCPU10から送られてくる検査中の位置
データとを比較し、検査中の位置データが図3に示す各
エリアA、B、Cのいずれかのエリア内にあれば、その
エリアに対応する微分比較用欠陥判定しきい値又はレベ
ル比較用欠陥判定しきい値を選択する指令をセレクタ3
6に送出する機能を有している。
The defect judgment threshold value switching control circuit 35
The coordinate data set in the defect detection sensitivity setting coordinate register 34 is compared with the position data under inspection sent from the host CPU 10, and the position data under inspection is compared with any one of the areas A, B, and C shown in FIG. If the area is within one of the areas, the selector 3 issues a command to select the defect determination threshold for differential comparison or the defect determination threshold for level comparison corresponding to the area.
6 is provided.

【0031】具体的に欠陥判定しきい値切替え制御回路
35は、図4に示すように検査エリアA判定回路37、
検査エリアB判定回路38及び検査エリアC判定回路3
9が備えられ、それぞれホストCPU10からの検査中
の位置データ(XY座標)が入力するとともに、欠陥検
出感度設定座標レジスタ34に設定されている各エリア
A、B、Cごとの各座標データ(XY座標)が入力して
いる。
More specifically, the defect determination threshold value switching control circuit 35 includes an inspection area A determination circuit 37 as shown in FIG.
Inspection area B determination circuit 38 and inspection area C determination circuit 3
The position data (XY coordinates) under inspection from the host CPU 10 are input, and the coordinate data (XY) for each of the areas A, B, and C set in the defect detection sensitivity setting coordinate register 34 are provided. Coordinates) have been entered.

【0032】これら検査エリアの各判定回路37〜39
は、欠陥検査中の位置データと検査エリアE内に設定さ
れた各エリアA、B、Cを示す各座標データとをそれぞ
れ比較し、欠陥検査を行っている位置が当該各エリア
A、B、C内であるか否かを判定する機能を有してい
る。
Each of the judgment circuits 37 to 39 for these inspection areas
Compares the position data during the defect inspection with the coordinate data indicating each of the areas A, B, and C set in the inspection area E, and determines the position at which the defect inspection is being performed on each of the areas A, B, It has a function of determining whether or not it is within C.

【0033】これら検査エリアの各判定回路37〜39
は、それぞれ同一構成であり、判定回路37を例にとっ
て説明すると、X座標比較回路40、Y座標比較回路4
1及びアンドゲート42を備えている。このうちX座標
比較回路40は、位置データ(X座標)とエリアAのX
座標データとを比較し、位置データがエリアAのX座標
データ内にあればX座標エリアAの信号をアンドゲート
42に送出する機能を有している。又、Y座標比較回路
41は、位置データ(Y座標)とエリアAのY座標デー
タとを比較し、位置データがエリアAのY座標データ内
にあればY座標エリアAの信号をアンドゲート42に送
出する機能を有している。アンドゲート42は、X座標
比較回路40からのX座標エリアAの信号及びY座標比
較回路41からのY座標エリアAの信号が共に入力した
ときにエリアAの信号をセレクタ36に送出する機能を
有している。
Each of the determination circuits 37 to 39 for these inspection areas
Have the same configuration. When the determination circuit 37 is described as an example, the X coordinate comparison circuit 40 and the Y coordinate comparison circuit 4
1 and an AND gate 42. The X coordinate comparison circuit 40 calculates the position data (X coordinate) and the X
It has a function of comparing with the coordinate data and transmitting a signal of the X coordinate area A to the AND gate 42 if the position data is within the X coordinate data of the area A. Further, the Y coordinate comparison circuit 41 compares the position data (Y coordinate) with the Y coordinate data of the area A, and if the position data is within the Y coordinate data of the area A, outputs the signal of the Y coordinate area A to the AND gate 42 Has the function of sending to The AND gate 42 has a function of transmitting the signal of the area A to the selector 36 when both the signal of the X coordinate area A from the X coordinate comparison circuit 40 and the signal of the Y coordinate area A from the Y coordinate comparison circuit 41 are input. Have.

【0034】このセレクタ36は、これら判定回路37
〜39により判定されたエリアA、B又はCに応じた欠
陥判定のしきい値を微分比較用欠陥判定しきい値レジス
タ32及びレベル比較用欠陥判定しきい値レジスタ33
から選択する機能を有している。
The selector 36 is provided with a judgment circuit 37
The threshold value of the defect judgment corresponding to the area A, B or C determined by the steps 39 to 39 is stored in the defect judgment threshold value register 32 for differential comparison and the defect judgment threshold value register 33 for level comparison.
It has a function to select from.

【0035】次に上記の如く構成された装置の作用につ
いて説明する。
Next, the operation of the above-configured device will be described.

【0036】光源4から露光用光が放射されると、この
露光用光は、照明光学系5によってフォトマスク1上に
照明される。このフォトマスク1を透過した光は、セン
サ7面上に結像され、このセンサ7は、入射するフォト
マスク1の像を撮像してその画像信号を出力する。そし
て、この画像信号は、センサ回路8によりディジタル化
されて検査パターンデータとしてデータ比較回路30に
送られる。
When light for exposure is emitted from the light source 4, the light for exposure is illuminated on the photomask 1 by the illumination optical system 5. The light transmitted through the photomask 1 forms an image on the surface of the sensor 7, and the sensor 7 captures an image of the incident photomask 1 and outputs an image signal thereof. The image signal is digitized by the sensor circuit 8 and sent to the data comparison circuit 30 as inspection pattern data.

【0037】一方、設計データ発生回路12は、ディス
ク11に格納されているCADデータから設計パターン
データを発生してそのデータをデータ比較回路30に送
る。
On the other hand, the design data generation circuit 12 generates design pattern data from the CAD data stored in the disk 11 and sends the data to the data comparison circuit 30.

【0038】このデータ比較回路30の微分比較回路1
4は、設計パターンデータからエッジ方向を検出し、こ
のエッジ方向と同一方向で設計パターンデータを微分し
てその微分画素の周囲画素の各微分値のうち絶対値の最
大値を求めるとともに、検査パターンデータをXY及び
±45度の各方向で微分してその各微分値のうち設計パ
ターンデータから検出したエッジ方向と同一方向の絶対
値の微分値を求め、これら微分値の差し引いた値を判定
回路22に送出する。
The differential comparison circuit 1 of the data comparison circuit 30
4 detects an edge direction from the design pattern data, differentiates the design pattern data in the same direction as the edge direction, obtains the maximum absolute value among the differential values of pixels around the differentiated pixel, and checks the inspection pattern. The data is differentiated in each of the XY and ± 45 degrees directions to obtain a differential value of an absolute value in the same direction as the edge direction detected from the design pattern data among the differential values, and a value obtained by subtracting these differential values is used as a determination circuit. 22.

【0039】又、レベル比較回路15は、検査パターン
データ及び設計パターンデータを入力し、検査パターン
データから設計パターンデータを差し引いた値つまりこ
れらデータ間のレベル差を求めて判定回路24に送出す
る。
Further, the level comparison circuit 15 receives the inspection pattern data and the design pattern data, obtains a value obtained by subtracting the design pattern data from the inspection pattern data, that is, obtains a level difference between these data and sends it to the determination circuit 24.

【0040】一方、欠陥判定しきい値切替え制御回路3
5は、欠陥検出感度設定座標レジスタ34に設定された
座標データとホストCPU10から送られてくる検査中
の位置データとを比較し、検査中の位置データが図3に
示す各エリアA、B、Cのいずれかのエリア内にあるか
を判定する。
On the other hand, the defect judgment threshold value switching control circuit 3
5 compares the coordinate data set in the defect detection sensitivity setting coordinate register 34 with the position data under inspection sent from the host CPU 10 and compares the position data under inspection with each of the areas A, B, It is determined whether the area is in any area of C.

【0041】すなわち、検査エリアA判定回路37にお
いてX座標比較回路40は、位置データ(X座標)とエ
リアAのX座標データとを比較し、位置データがエリア
AのX座標データ内にあればX座標エリアAの信号をア
ンドゲート42に送出する。又、Y座標比較回路41
は、位置データ(Y座標)とエリアAのY座標データと
を比較し、位置データがエリアAのY座標データ内にあ
ればY座標エリアAの信号をアンドゲート42に送出す
る。このアンドゲート42は、X座標比較回路40から
のX座標エリアAの信号及びY座標比較回路41からの
Y座標エリアAの信号が共に入力したときにエリアAの
信号をセレクタ36に送出する。
That is, in the inspection area A determination circuit 37, the X coordinate comparison circuit 40 compares the position data (X coordinate) with the X coordinate data of the area A. If the position data is within the X coordinate data of the area A, The signal of the X coordinate area A is sent to the AND gate 42. Also, the Y coordinate comparison circuit 41
Compares the position data (Y coordinate) with the Y coordinate data of the area A, and sends the signal of the Y coordinate area A to the AND gate 42 if the position data is within the Y coordinate data of the area A. The AND gate 42 sends the signal of the area A to the selector 36 when the signal of the X coordinate area A from the X coordinate comparison circuit 40 and the signal of the Y coordinate area A from the Y coordinate comparison circuit 41 are both input.

【0042】検査エリアB及びC判定回路38、39に
おいて上記検査エリアA判定回路37と同様に、X座標
比較回路により位置データ(X座標)とエリアB、Cの
X座標データとを比較し、位置データがエリアB、Cの
X座標データ内にあればX座標エリアB、Cの信号をア
ンドゲートに送出する。又、Y座標比較回路は、位置デ
ータ(Y座標)とエリアB、CのY座標データとを比較
し、位置データがエリアAのY座標データ内にあればY
座標エリアB、Cの信号をアンドゲートに送出する。こ
のアンドゲートは、X座標比較回路40からのX座標エ
リアB、Cの信号及びY座標比較回路41からのY座標
エリアB、Cの信号が共に入力したときにエリアB、C
の信号をセレクタ36に送出する。
In the inspection area B and C determination circuits 38 and 39, similarly to the inspection area A determination circuit 37, the position data (X coordinate) is compared with the X coordinate data of the areas B and C by the X coordinate comparison circuit. If the position data is within the X coordinate data of the areas B and C, the signals of the X coordinate areas B and C are sent to the AND gate. Further, the Y coordinate comparison circuit compares the position data (Y coordinate) with the Y coordinate data of areas B and C, and if the position data is within the Y coordinate data of area A,
The signals of the coordinate areas B and C are sent to the AND gate. When the signals of the X-coordinate areas B and C from the X-coordinate comparison circuit 40 and the signals of the Y-coordinate areas B and C from the Y-coordinate comparison circuit 41 are both input, the AND gates are used.
To the selector 36.

【0043】しかるに、先ず、センサ7のスキャン位置
が図5に示すようにエリアCにあれば、検査エリアC判
定回路39からエリアCの信号がセレクタ36に送出さ
れる。
First, if the scan position of the sensor 7 is in the area C as shown in FIG. 5, a signal of the area C is sent from the inspection area C determination circuit 39 to the selector 36.

【0044】このセレクタ36は、検査エリアC判定回
路39から送出されたエリアCの信号を受け、このエリ
アCに応じた微分比較用欠陥判定のしきい値を微分比較
用欠陥判定しきい値レジスタ32から選択するととも
に、レベル比較用欠陥判定しきい値をレベル比較用欠陥
判定しきい値レジスタ33から選択し、このうち微分比
較用欠陥判定のしきい値を判定回路22に送出するとと
もに、レベル比較用欠陥判定しきい値を判定回路23に
送出する。
The selector 36 receives the signal of the area C sent from the inspection area C determination circuit 39, and sets the threshold value of the differential comparison defect determination corresponding to the area C to a differential comparison defect determination threshold value register. 32, and a defect comparison threshold value for level comparison is selected from a defect comparison threshold value register 33 for level comparison, and a threshold value for defect judgment for differential comparison is sent to the decision circuit 22. The comparison defect determination threshold is sent to the determination circuit 23.

【0045】このうち判定回路22は、セレクタ36で
選択された微分比較用欠陥判定しきい値が設定され、微
分比較回路14からの微分値に対して微分比較用欠陥判
定しきい値を用いて判定して欠陥部を検出する。この検
出された欠陥部は、オアゲート23を通して欠陥データ
として出力される。
The determination circuit 22 sets the differential comparison defect determination threshold value selected by the selector 36, and uses the differential comparison defect value from the differential comparison circuit 14 using the differential comparison defect determination threshold value. Judge to detect a defective portion. The detected defective portion is output as defect data through the OR gate 23.

【0046】判定回路24は、セレクタ36で選択され
たレベル比較用欠陥判定しきい値が設定され、レベル比
較回路15からのレベル差に対してレベル比較用欠陥判
定しきい値を用いて判定して欠陥部を検出する。このと
きのエリアCに対する欠陥検出感度は、0.5μmにな
る。そして、この検出された欠陥部は、オアゲート23
を通して欠陥データとして出力される。
The determination circuit 24 sets the level comparison defect determination threshold value selected by the selector 36, and makes a determination on the level difference from the level comparison circuit 15 using the level comparison defect determination threshold value. To detect a defective portion. At this time, the defect detection sensitivity for the area C is 0.5 μm. Then, the detected defective portion is the OR gate 23.
Is output as defect data.

【0047】次に、センサ7のスキャン位置が移動して
図5に示すように2つのエリアB、Cの両方にあれば、
検査エリアB及び検査エリアC判定回路38、39から
それぞれエリアB、Cの各信号がセレクタ36に送出さ
れる。
Next, if the scanning position of the sensor 7 moves and is in both areas B and C as shown in FIG.
The signals of the areas B and C are sent to the selector 36 from the inspection area B and the inspection area C determination circuits 38 and 39, respectively.

【0048】このセレクタ36は、検査エリアB及び検
査エリアC判定回路38、39からそれぞれ送出された
エリアB、Cの各信号を受け、これらエリアB、Cに応
じた2つの微分比較用欠陥判定しきい値を微分比較用欠
陥判定しきい値レジスタ32から選択するとともに、2
つのレベル比較用欠陥判定しきい値をレベル比較用欠陥
判定しきい値レジスタ33から選択し、このうち2つの
微分比較用欠陥判定しきい値を判定回路22に送出する
とともに、2つのレベル比較用欠陥判定しきい値を判定
回路23に送出する。
The selector 36 receives the signals of the areas B and C sent from the inspection area B and inspection area C determination circuits 38 and 39, respectively, and receives two differential comparison defect determinations corresponding to the areas B and C. A threshold is selected from the differential comparison defect determination threshold register 32, and
Two level comparison defect judgment thresholds are selected from the level comparison defect judgment threshold register 33, and two differential comparison defect judgment thresholds are sent to the judgment circuit 22, and two level comparison defect judgment thresholds are selected. The defect decision threshold is sent to the decision circuit 23.

【0049】このうち判定回路22は、セレクタ36で
選択された各エリアB、Cに応じた2つの微分比較用欠
陥判定しきい値が設定され、微分比較回路14からの微
分値に対して各エリアB、Cに応じて2つの微分比較用
欠陥判定しきい値を用いて判定して欠陥部を検出する。
この検出された欠陥部は、オアゲート23を通して欠陥
データとして出力される。
The determination circuit 22 sets two differential comparison defect determination thresholds corresponding to the areas B and C selected by the selector 36, and sets each of the differential comparison threshold values from the differential comparison circuit 14. A defect is detected by making a determination using two defect comparison thresholds for differential comparison according to the areas B and C.
The detected defective portion is output as defect data through the OR gate 23.

【0050】判定回路24は、セレクタ36で選択され
た各エリアB、Cに応じた2つのレベル比較用欠陥判定
しきい値が設定され、レベル比較回路15からのレベル
差に対して各エリアB、Cに応じて2つのレベル比較用
欠陥判定しきい値を用いて判定して欠陥部を検出する。
このときのエリアBに対する欠陥検出感度は0.25μ
mになり、エリアCに対する欠陥検出感度は0.5μm
になる。そして、この検出された欠陥部は、オアゲート
23を通して欠陥データとして出力される。
The decision circuit 24 sets two defect comparison thresholds for level comparison in accordance with each of the areas B and C selected by the selector 36, and determines each area B for a level difference from the level comparison circuit 15. , C, the defect is detected by using two defect comparison thresholds for level comparison.
At this time, the defect detection sensitivity for the area B is 0.25 μm.
m and the defect detection sensitivity for area C is 0.5 μm
become. Then, the detected defective portion is output as defect data through the OR gate 23.

【0051】このように上記一実施の形態においては、
フォトマスク1を撮像して得られる検査パターンデータ
と設計パターンデータとを比較してフォトマスク1上の
欠陥を検査する場合、欠陥検査を行っている位置を示す
位置データが欠陥検査を行う検査エリアE内に設定され
た複数のエリアA、B、Cのうちいずれかのエリアにあ
るかを判定し、この判定されたエリアA、B又はCに応
じた検出感度を選択するようにしたので、欠陥の影響の
小さい検査エリアの欠陥の検出感度を低下させて検査す
ることができ、この結果として欠陥としての影響の小さ
い欠陥まで検出する必要が無くなり、フォトマスク1の
製造において欠陥の修正にかける費用を削減できるとと
もに、その時間を短縮でき、フォトマスク1の製造歩留
まりを低下させることはない。
As described above, in one embodiment,
When inspecting a defect on the photomask 1 by comparing the inspection pattern data obtained by imaging the photomask 1 with the design pattern data, the position data indicating the position where the defect inspection is performed is the inspection area where the defect inspection is performed. Since it is determined whether any of the plurality of areas A, B, and C set in E is present, and the detection sensitivity according to the determined area A, B, or C is selected, Inspection can be performed by lowering the detection sensitivity of the defect in the inspection area where the influence of the defect is small. As a result, it is not necessary to detect even the defect having a small influence as the defect. The cost can be reduced, the time can be shortened, and the production yield of the photomask 1 does not decrease.

【0052】なお、本発明は、上記一実施の形態に限定
されるものでなく次の通り変形してもよい。
The present invention is not limited to the above embodiment, but may be modified as follows.

【0053】例えば、各エリアA、B、Cは、任意に設
定できることは言うまでもなく、その検出感度も検査の
精度に応じて可変可能である。
For example, it is needless to say that each of the areas A, B, and C can be set arbitrarily, and its detection sensitivity can also be changed according to the accuracy of the inspection.

【0054】又、判定切替え回路31の機能は、ソフト
ウエア的に処理するようにしてもよい。
The function of the decision switching circuit 31 may be processed by software.

【0055】又、欠陥の検出感度の異なる各エリアの設
定は、半導体チップの各層パターン別にそれぞれ設定し
てもよい。
The areas having different defect detection sensitivities may be set for each layer pattern of the semiconductor chip.

【0056】さらに、上記装置によって欠陥を検出した
場合、これら検出した欠陥の位置等の履歴をとって、そ
の以降の欠陥検査に反映させるようにしてもよい。
Further, when a defect is detected by the above-described apparatus, a history of the position of the detected defect or the like may be obtained and reflected in a subsequent defect inspection.

【0057】又、半導体チップ製造に用いるフォトマス
ク1のパターン欠陥検査に限らず、プリント基板等の各
種パターン欠陥の検査に適用できることは言うまでもな
い。
Further, it is needless to say that the present invention can be applied to not only the pattern defect inspection of the photomask 1 used for manufacturing a semiconductor chip but also the inspection of various pattern defects of a printed board or the like.

【0058】[0058]

【発明の効果】以上詳記したように本発明によれば、欠
陥として影響度の小さい欠陥の検出感度を低下して欠陥
検査ができるパターン欠陥検査方法及びその装置を提供
できる。
As described above, according to the present invention, it is possible to provide a pattern defect inspection method and a pattern defect inspection method capable of performing a defect inspection by lowering the detection sensitivity of a defect having a small influence as a defect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わるパターン欠陥検査装置をフォト
マスクの検査に適用した一実施の形態を示す構成図。
FIG. 1 is a configuration diagram showing an embodiment in which a pattern defect inspection device according to the present invention is applied to photomask inspection.

【図2】同装置における判定切替え回路を備えたデータ
比較回路の構成図。
FIG. 2 is a configuration diagram of a data comparison circuit including a determination switching circuit in the device.

【図3】同装置における欠陥判定しきい値切替え制御回
路により選択される検査エリア内の各エリアに応じた検
出感度を示す図。
FIG. 3 is a diagram showing detection sensitivity according to each area in an inspection area selected by a defect determination threshold value switching control circuit in the apparatus.

【図4】同装置における欠陥判定しきい値切替え制御回
路の具体的な構成図。
FIG. 4 is a specific configuration diagram of a defect determination threshold value switching control circuit in the device.

【図5】同装置における判定切替え回路による検出感度
をエリアごとに可変する作用を示す模式図。
FIG. 5 is a schematic diagram showing an operation of varying the detection sensitivity by a determination switching circuit in the same device for each area.

【図6】従来のパターン欠陥検査装置の構成図。FIG. 6 is a configuration diagram of a conventional pattern defect inspection apparatus.

【図7】同装置におけるデータ比較回路の具体的な構成
図。
FIG. 7 is a specific configuration diagram of a data comparison circuit in the device.

【図8】同装置により検出されたフォトマスクの検査エ
リア内の中央部と周辺部とのパターン及び各欠陥の例を
示す図。
FIG. 8 is a view showing an example of a pattern at a central portion and a peripheral portion in an inspection area of a photomask detected by the same device and each defect.

【符号の説明】[Explanation of symbols]

1:フォトマスク、 2:画像入力装置、 3:XYテーブル、 4:光源、 5:照明光学系、 6:結像光学系、 7:センサ、 8:センサ回路、 10:ホストCPU、 11:ディスク、 12:設計データ発生回路、 14:微分比較回路、 15:レベル比較回路、 22,24:判定回路、 30:データ比較回路、 31:判定切替え回路、 32:微分比較用欠陥判定しきい値レジスタ、 33:レベル比較用欠陥判定しきい値レジスタ、 34:欠陥検出感度設定座標レジスタ、 35:欠陥判定しきい値切替え制御回路、 36:セレクタ、 37:検査エリアA判定回路、 38:検査エリアB判定回路、 39:検査エリアC判定回路、 40:X座標比較回路、 41:Y座標比較回路、 42:アンドゲート。 1: Photomask, 2: Image input device, 3: XY table, 4: Light source, 5: Illumination optical system, 6: Imaging optical system, 7: Sensor, 8: Sensor circuit, 10: Host CPU, 11: Disk , 12: design data generation circuit, 14: differential comparison circuit, 15: level comparison circuit, 22, 24: judgment circuit, 30: data comparison circuit, 31: judgment switching circuit, 32: defect judgment threshold register for differential comparison 33: Defect judgment threshold register for level comparison, 34: Defect detection sensitivity setting coordinate register, 35: Defect judgment threshold switching control circuit, 36: Selector, 37: Inspection area A judgment circuit, 38: Inspection area B Judgment circuit, 39: inspection area C judgment circuit, 40: X coordinate comparison circuit, 41: Y coordinate comparison circuit, 42: AND gate.

フロントページの続き Fターム(参考) 2F065 AA03 AA12 AA49 BB02 BB03 CC19 DD06 FF01 FF04 FF67 HH13 HH15 JJ03 JJ09 JJ26 NN11 PP12 QQ03 QQ07 QQ08 QQ13 QQ23 QQ25 QQ29 QQ47 RR08 RR09 2G051 AA56 AA90 AB02 AB20 BA00 CA03 CA04 CB02 DA07 EA08 EA12 EA14 EB01 EB02 ED07 4M106 AA09 BA04 CA39 DB04 DB30 DJ13 DJ14 DJ38 5B057 AA03 BA02 BA30 CA12 CA16 CB12 CB16 CC02 CH01 CH05 CH08 CH12 CH18 DA03 DA07 DA08 DA11 DB02 DC04 DC16 DC32 Continued on the front page F term (reference) 2F065 AA03 AA12 AA49 BB02 BB03 CC19 DD06 FF01 FF04 FF67 HH13 HH15 JJ03 JJ09 JJ26 NN11 PP12 QQ03 QQ07 QQ08 QQ13 QQ23 QQ25 QQ29 QQ47 RR08 CA08 EA09 AGO12A05 A02A05 EB01 EB02 ED07 4M106 AA09 BA04 CA39 DB04 DB30 DJ13 DJ14 DJ38 5B057 AA03 BA02 BA30 CA12 CA16 CB12 CB16 CC02 CH01 CH05 CH08 CH12 CH18 DA03 DA07 DA08 DA11 DB02 DC04 DC16 DC32

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 被検査体を撮像して得られる被検査デー
タと予め設定された基準パターンとを比較して前記被検
査体上の欠陥を検査するパターン欠陥検査方法におい
て、 前記欠陥検査を行う検査エリア内に設定された複数の領
域ごとにそれぞれ検出感度を可変して前記欠陥の検査を
行うことを特徴とするパターン欠陥検査方法。
1. A pattern defect inspection method for inspecting a defect on the inspection object by comparing inspection data obtained by imaging the inspection object with a preset reference pattern, wherein the defect inspection is performed. A pattern defect inspection method, wherein the defect inspection is performed by varying the detection sensitivity for each of a plurality of regions set in an inspection area.
【請求項2】 被検査体を撮像して得られる被検査デー
タと予め設定された基準パターンとを比較して前記被検
査体上の欠陥を検査するパターン欠陥検査装置におい
て、 前記欠陥検査を行っている位置を示す位置データが前記
欠陥検査を行う検査エリア内に設定された複数の領域の
うちいずれの領域にあるかを判定し、この判定された前
記領域に応じた検出感度を選択する判定切替え手段、を
具備したことを特徴とするパターン欠陥検査装置。
2. A pattern defect inspection apparatus for inspecting a defect on the inspection object by comparing inspection data obtained by imaging the inspection object with a preset reference pattern, wherein the defect inspection is performed. Determining which of the plurality of areas set in the inspection area where the defect inspection is to be performed, and selecting a detection sensitivity according to the determined area. A pattern defect inspection apparatus, comprising: switching means.
【請求項3】 被検査体を撮像してその被検査パターン
データを取得する画像入力手段と、 複数層を成す各基準パターンを格納する基準パターン格
納手段と、 前記画像入力手段により取得された前記被検査パターン
データの検査エリア内における欠陥検査位置を示す位置
データが前記検査エリア内に設定された複数の領域のう
ちいずれの領域にあるかを判定し、この判定された前記
領域に応じた検出感度を選択する判定切替え手段と、 前記画像入力手段により取得された前記被検査パターン
データと前記基準パターン格納手段に格納されている前
記各層ごとの各基準パターンとをそれぞれ比較し、前記
判定切替え手段により選択された前記検出感度を用いて
前記被検査体上の欠陥を検査するデータ比較手段と、 を具備したことを特徴とするパターン欠陥検査装置。
3. An image input unit for capturing an image of an object to be inspected to acquire pattern data to be inspected, a reference pattern storage unit for storing each of a plurality of layers of reference patterns, A determination is made as to which of the plurality of areas set in the inspection area the position data indicating the defect inspection position in the inspection area of the pattern data to be inspected is, and a detection corresponding to the determined area is performed. Determination switching means for selecting sensitivity; comparing the pattern data to be inspected acquired by the image input means with each reference pattern stored in the reference pattern storage means for each layer; And a data comparing unit for inspecting a defect on the inspection object using the detection sensitivity selected by the following. Turn defect inspection apparatus.
【請求項4】 前記判定切替え手段は、前記欠陥検査を
行っている位置を示す前記位置データと前記検査エリア
内に設定された複数の前記領域を示す各座標とをそれぞ
れ比較し、前記欠陥検査を行っている位置が当該領域内
であるか否かを判定する前記各領域別の複数の検査エリ
ア判定回路と、 この検査エリア判定回路により判定された領域に応じた
欠陥判定しきい値を選択するセレクタと、を有すること
を特徴とする請求項2又は3記載のパターン欠陥検査装
置。
4. The defect switching unit compares the position data indicating the position where the defect inspection is being performed with the coordinates indicating a plurality of areas set in the inspection area. A plurality of inspection area determination circuits for each area for determining whether or not a position where the inspection is performed is within the area; and a defect determination threshold value according to the area determined by the inspection area determination circuit. The pattern defect inspection apparatus according to claim 2, further comprising:
【請求項5】 前記画像入力手段により取得される前記
被検査パターンデータが前記検査エリア内に設定された
少なくとも2つの前記領域に跨がる場合、前記判定切替
え手段は、前記被検査パターンデータが跨がる少なくと
も2つの領域に対応した少なくとも2つの検出感度を選
択する機能を有することを特徴とする請求項2又は3記
載のパターン欠陥検査装置。
5. When the pattern data to be inspected acquired by the image input means extends over at least two of the areas set in the inspection area, the determination switching means determines that the pattern data to be inspected is The pattern defect inspection apparatus according to claim 2, further comprising a function of selecting at least two detection sensitivities corresponding to at least two straddling regions.
JP32388198A 1998-11-13 1998-11-13 Pattern defect inspection method, and device therefor Pending JP2000146857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32388198A JP2000146857A (en) 1998-11-13 1998-11-13 Pattern defect inspection method, and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32388198A JP2000146857A (en) 1998-11-13 1998-11-13 Pattern defect inspection method, and device therefor

Publications (2)

Publication Number Publication Date
JP2000146857A true JP2000146857A (en) 2000-05-26
JP2000146857A5 JP2000146857A5 (en) 2006-02-02

Family

ID=18159652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32388198A Pending JP2000146857A (en) 1998-11-13 1998-11-13 Pattern defect inspection method, and device therefor

Country Status (1)

Country Link
JP (1) JP2000146857A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045066A (en) * 2002-07-09 2004-02-12 Fujitsu Ltd Inspection apparatus and inspection method
JP2007294739A (en) * 2006-04-26 2007-11-08 Toshiba Corp Method of evaluating pattern shape, program, and method of manufacturing semiconductor device
JP2008112178A (en) * 2007-11-22 2008-05-15 Advanced Mask Inspection Technology Kk Mask inspection device
JP2010044414A (en) * 1998-12-17 2010-02-25 Kla-Tencor Corp Circuit design, inspection method, and processing method
KR100952815B1 (en) 2007-06-26 2010-04-14 다이니폰 스크린 세이조우 가부시키가이샤 Apparatus, method and program for inspecting light-exposed pattern data
US7735055B2 (en) * 2004-07-23 2010-06-08 Kabushiki Kaisha Toshiba Method of creating photo mask data, method of photo mask manufacturing, and method of manufacturing semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044414A (en) * 1998-12-17 2010-02-25 Kla-Tencor Corp Circuit design, inspection method, and processing method
JP2004045066A (en) * 2002-07-09 2004-02-12 Fujitsu Ltd Inspection apparatus and inspection method
US7735055B2 (en) * 2004-07-23 2010-06-08 Kabushiki Kaisha Toshiba Method of creating photo mask data, method of photo mask manufacturing, and method of manufacturing semiconductor device
JP2007294739A (en) * 2006-04-26 2007-11-08 Toshiba Corp Method of evaluating pattern shape, program, and method of manufacturing semiconductor device
KR100952815B1 (en) 2007-06-26 2010-04-14 다이니폰 스크린 세이조우 가부시키가이샤 Apparatus, method and program for inspecting light-exposed pattern data
JP2008112178A (en) * 2007-11-22 2008-05-15 Advanced Mask Inspection Technology Kk Mask inspection device

Similar Documents

Publication Publication Date Title
JP2008286586A (en) Pattern inspection method and device
JP2003035680A (en) Inspection method for semiconductor device
JPH0160767B2 (en)
JP3647416B2 (en) Pattern inspection apparatus and method
JP2016145887A (en) Inspection device and method
WO2020105319A1 (en) Defect inspection device and defect inspection method
US20070172111A1 (en) Inspection apparatus of object to be inspected
US20070165938A1 (en) Pattern inspection apparatus and method and workpiece tested thereby
JP2006276454A (en) Image correcting method and pattern defect inspecting method using same
JP2897890B2 (en) Printing accuracy measuring method and its device
JP4359601B2 (en) Pattern inspection apparatus and pattern inspection method
US20030117616A1 (en) Wafer external inspection apparatus
JP2000146857A (en) Pattern defect inspection method, and device therefor
JP4594833B2 (en) Defect inspection equipment
JPS63126242A (en) Appearance inspection and device therefor
JP4074624B2 (en) Pattern inspection method
US9933370B2 (en) Inspection apparatus
JP2004079593A (en) Contamination inspection method and device thereof
JP2004144610A (en) Wafer defect inspection apparatus
JP2000146850A (en) Pattern defect inspection method, and device therefor
JP2007147376A (en) Inspection device
JP2002195958A (en) Surface inspecting method
JP3123275B2 (en) Inspection data creation method for electronic parts shortage inspection
JP2017133868A (en) Pattern inspection device and pattern inspection method
JPH07119705B2 (en) Electronic component inspection device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929