JP2000138373A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JP2000138373A JP2000138373A JP10313407A JP31340798A JP2000138373A JP 2000138373 A JP2000138373 A JP 2000138373A JP 10313407 A JP10313407 A JP 10313407A JP 31340798 A JP31340798 A JP 31340798A JP 2000138373 A JP2000138373 A JP 2000138373A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- semiconductor device
- containing layer
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関するもので、特に、ゲート電極など
に高融点金属を用いたMOSトランジスタに関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a MOS transistor using a refractory metal for a gate electrode and the like.
【0002】[0002]
【従来の技術】従来、MOSトランジスタにおいては、
ゲート電極およびゲート電極配線の低抵抗化のために、
各種の高融点金属が広く用いられている。その中でも、
Mo(モリブデン)、W(タングステン)、Mo−W合
金、Ru(ルテニウム)、Co(コバルト)、Ti(チ
タン)などの高融点金属は低抵抗ではあるものの、酸化
膜との密着性が悪い、あるいは、酸化または窒化されや
すいなどの理由により単層では用いられず、シリサイド
化したり、高融点金属膜とシリサイド膜とを積層構造化
して用いるようになっている。2. Description of the Related Art Conventionally, in a MOS transistor,
In order to reduce the resistance of the gate electrode and gate electrode wiring,
Various refractory metals are widely used. Among them,
High-melting metals such as Mo (molybdenum), W (tungsten), Mo-W alloy, Ru (ruthenium), Co (cobalt), and Ti (titanium) have low resistance, but have poor adhesion to oxide films. Alternatively, it is not used as a single layer because it is easily oxidized or nitrided, and is used as a silicide or a laminated structure of a refractory metal film and a silicide film.
【0003】図5は、従来のMOSトランジスタの概略
構成を示すものである。FIG. 5 shows a schematic configuration of a conventional MOS transistor.
【0004】すなわち、このMOSトランジスタは、た
とえば、シリコン(Si)基板1の主表面上に、ゲート
酸化(SiO2 )膜2を介して、ゲート電極3が形成さ
れるとともに、そのゲート電極3の形成部を除く、上記
Si基板1の主表面部にソースおよびドレインとなる拡
散層4が形成されてなる構成とされている。That is, in this MOS transistor, for example, a gate electrode 3 is formed on a main surface of a silicon (Si) substrate 1 with a gate oxide (SiO 2 ) film 2 interposed therebetween. Except for the formation part, a diffusion layer 4 serving as a source and a drain is formed on the main surface of the Si substrate 1.
【0005】上記ゲート電極3は、たとえば、Moから
なる高融点金属膜3aとMoのシリサイド(MoS
i2 )膜3b,3bとの積層構造とされ、このMoSi
2 膜3b,3bを設けることによって、上記ゲート酸化
膜2と高融点金属膜3aとの密着性や高融点金属膜3a
の耐酸化性および耐窒化性などの改善が図られている。The gate electrode 3 is made of, for example, a refractory metal film 3a made of Mo and a silicide of Mo (MoS
i 2 ) a layered structure with the films 3b, 3b;
By providing the two films 3b, 3b, the adhesion between the gate oxide film 2 and the refractory metal film 3a and the refractory metal film 3a
Are improved in oxidation resistance and nitridation resistance.
【0006】しかしながら、MoSi2 膜3bは抵抗が
高いために、MoSi2 膜3bを設けるようにした場合
には、ゲート電極3の十分な低抵抗化が図れなくなると
いう欠点があった。However, since the MoSi 2 film 3b has a high resistance, when the MoSi 2 film 3b is provided, there is a disadvantage that the resistance of the gate electrode 3 cannot be sufficiently reduced.
【0007】特に、積層構造化するようにした場合に
は、ゲート電極3を形成するための工程が繁雑になると
いった問題があった。[0007] In particular, when a laminated structure is adopted, there is a problem that the process for forming the gate electrode 3 becomes complicated.
【0008】[0008]
【発明が解決しようとする課題】上記したように、従来
においては、高融点金属は低抵抗であるものの、ゲート
電極の形成に高融点金属を用いるようにした場合、ゲー
ト電極の十分な低抵抗化が図れず、また、ゲート電極の
形成の繁雑化を招くなどの不具合があった。As described above, conventionally, the high melting point metal has a low resistance, but when the high melting point metal is used for forming the gate electrode, the gate electrode has a sufficiently low resistance. And the formation of the gate electrode is complicated.
【0009】そこで、この発明は、高抵抗化するのを防
止でき、しかも、工程が繁雑化するのを解消することが
可能な半導体装置およびその製造方法を提供することを
目的としている。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, which can prevent an increase in resistance and can avoid a complicated process.
【0010】[0010]
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、高融点金属層
の、シリコンを含む第1の含有層と接する面に、酸素ま
たは窒素を0.5〜3原子%程度含んだ第2の含有層を
設けた構成とされている。In order to achieve the above object, in a semiconductor device according to the present invention, oxygen or nitrogen is added to a surface of a refractory metal layer which is in contact with a first containing layer containing silicon. In a second content layer containing about 0.5 to 3 atomic%.
【0011】また、この発明の半導体装置にあっては、
シリコンを含む第1の含有層と、この第1の含有層に接
し、かつ、該第1の含有層との間に、酸素または窒素を
0.5〜3原子%程度含んだ第2の含有層を介して設け
られた高融点金属層とから構成されている。Further, in the semiconductor device of the present invention,
A second containing layer containing about 0.5 to 3 atomic% of oxygen or nitrogen between the first containing layer containing silicon and the first containing layer in contact with the first containing layer; And a high melting point metal layer provided via a layer.
【0012】また、この発明の半導体装置の製造方法に
あっては、高融点金属層をスパッタリング法により形成
する際に、シリコンを含む第1の含有層と接する面に、
酸素または窒素を0.5〜3原子%程度含んだ第2の含
有層を形成するようになっている。In the method of manufacturing a semiconductor device according to the present invention, when the refractory metal layer is formed by the sputtering method, the surface in contact with the first containing layer containing silicon is
A second containing layer containing about 0.5 to 3 atomic% of oxygen or nitrogen is formed.
【0013】さらに、この発明の半導体装置の製造方法
にあっては、高融点金属層をスパッタリング法により形
成する工程と、前記高融点金属層の形成の所定時に、前
記スパッタリングガスに酸素または窒素を添加して、シ
リコンを含む第1の含有層に接する面に、酸素または窒
素を0.5〜3原子%程度含んだ第2の含有層を形成す
る工程とからなっている。Further, in the method of manufacturing a semiconductor device according to the present invention, a step of forming a high melting point metal layer by a sputtering method; and, at a predetermined time of forming the high melting point metal layer, adding oxygen or nitrogen to the sputtering gas. Forming a second containing layer containing about 0.5 to 3 atomic% of oxygen or nitrogen on the surface in contact with the first containing layer containing silicon.
【0014】この発明の半導体装置およびその製造方法
によれば、シリサイド化したり、積層構造化することな
く、シリコンを含む第1の含有層と高融点金属層との密
着性や高融点金属層の耐酸化性および耐窒化性などを改
善できるようになる。これにより、高融点金属層は十分
に低抵抗のままで、ゲート電極などを容易に形成するこ
とが可能となるものである。According to the semiconductor device and the method of manufacturing the same of the present invention, the adhesion between the first containing layer containing silicon and the high melting point metal layer and the high melting point metal layer can be formed without silicidation or lamination. Oxidation resistance and nitridation resistance can be improved. This makes it possible to easily form the gate electrode and the like while keeping the high melting point metal layer at a sufficiently low resistance.
【0015】[0015]
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0016】図1は、本発明の実施の一形態にかかる、
MOSトランジスタの構成を概略的に示すものである。
なお、ここでは、高融点金属を用いて、MOSトランジ
スタのゲート電極を形成する場合について説明する。FIG. 1 shows an embodiment of the present invention.
1 schematically shows a configuration of a MOS transistor.
Here, a case where a gate electrode of a MOS transistor is formed using a high melting point metal will be described.
【0017】すなわち、このMOSトランジスタは、た
とえば、シリコン(Si)基板11の主表面上に、第1
の含有層としてのゲート酸化(SiO2 )膜12を介し
て、高融点金属(Moなど)からなるゲート電極13が
形成されている。また、そのゲート電極13の形成部を
除く、上記Si基板11の主表面部には、ソースおよび
ドレインとなる拡散層14が形成されている。That is, this MOS transistor is formed, for example, on the main surface of a silicon (Si)
A gate electrode 13 made of a refractory metal (Mo or the like) is formed via a gate oxide (SiO 2 ) film 12 as a layer containing the same. Except for the portion where the gate electrode 13 is formed, a diffusion layer 14 serving as a source and a drain is formed on the main surface of the Si substrate 11.
【0018】上記ゲート電極13は、たとえば、その最
下層面およびその最上層面に、第2の含有層としての酸
素含有高融点金属層(以下、単に酸素含有層という)1
3a,13bが、それぞれ設けられてなる構成とされて
いる。The gate electrode 13 has, for example, an oxygen-containing high melting point metal layer (hereinafter simply referred to as an oxygen-containing layer) 1 as a second containing layer on its lowermost surface and its uppermost surface.
3a and 13b are provided respectively.
【0019】なお、シート抵抗を既成の0.20Ω/□
以下程度に抑えるためには、酸素含有層13a,13b
は、たとえば図2に示すように、50nm以下(実質的
には2〜50nm程度)の膜厚で設けるのが望ましい。It should be noted that the sheet resistance is 0.20 Ω / sq.
In order to suppress the oxygen content to below level, the oxygen-containing layers 13a, 13b
For example, as shown in FIG. 2, it is desirable to provide a film having a thickness of 50 nm or less (substantially about 2 to 50 nm).
【0020】同様に、酸素含有層13a,13bは、た
とえば図3に示すように、酸素の含有量を3原子%以下
(実質的には0.5〜3原子%程度)とすることで、シ
ート抵抗を既成の0.20Ω/□以下程度に抑えること
ができる。Similarly, as shown in FIG. 3, the oxygen-containing layers 13a and 13b have an oxygen content of 3 atomic% or less (substantially about 0.5 to 3 atomic%). The sheet resistance can be suppressed to about 0.20 Ω / □ or less.
【0021】このように、上記ゲート酸化膜12と接す
るゲート電極13の最下層面に酸素含有層13aを設け
ることによって、高融点金属は低抵抗のままで、ゲート
酸化膜12とゲート電極13との密着性を向上できるよ
うになる。その結果、ゲート電極13の高抵抗化を招く
ことなしに、ゲート酸化膜12とゲート電極13との剥
離(膜剥がれ)を防止できるようになる。As described above, by providing the oxygen-containing layer 13a on the lowermost surface of the gate electrode 13 in contact with the gate oxide film 12, the high-melting-point metal remains at a low resistance while the gate oxide film 12 and the gate electrode 13 Can be improved. As a result, peeling (film peeling) between the gate oxide film 12 and the gate electrode 13 can be prevented without increasing the resistance of the gate electrode 13.
【0022】また、ゲート電極13の最上層面に酸素含
有層13bを設けるようにした場合には、ゲート電極1
3の耐酸化性および耐窒化性を改善できるのみでなく、
ゲート電極加工時の、マスク用絶縁膜(パターニング用
のCVD酸化膜またはCVD窒化膜)との不要な反応を
も抑制できるようになる。When the oxygen-containing layer 13b is provided on the uppermost surface of the gate electrode 13, the gate electrode 1
3 not only can improve the oxidation resistance and nitridation resistance,
Unnecessary reactions with the mask insulating film (patterned CVD oxide film or CVD nitride film) at the time of processing the gate electrode can be suppressed.
【0023】次に、図4を参照しつつ、上記した構成の
MOSトランジスタの製造方法について簡単に説明す
る。Next, a method of manufacturing the MOS transistor having the above-described configuration will be briefly described with reference to FIG.
【0024】先ず、ゲート酸化膜12が形成されたシリ
コン基板11を用意し、それを、高融点金属膜を成膜す
るためのスパッタリング装置にセットする(同図(a)
参照)。First, a silicon substrate 11 on which a gate oxide film 12 is formed is prepared, and is set in a sputtering apparatus for forming a high melting point metal film (FIG. 2A).
reference).
【0025】次いで、装置内に所望のスパッタリングガ
スを導入して、上記シリコン基板11の主表面上での、
高融点金属膜13’の成膜を開始する(同図(b)参
照)。その際、上記高融点金属膜13’の成膜の初期時
および終期時に、上記スパッタリングガス中に酸素を添
加して、該高融点金属膜13’の最下層面および最上層
面に、それぞれ、酸素を0.5〜3原子%程度含む酸素
含有層13a,13bが、2〜50nm程度の膜厚で形
成されるようにする。Next, a desired sputtering gas is introduced into the apparatus, and the sputtering gas on the main surface of the silicon substrate 11 is removed.
The formation of the refractory metal film 13 'is started (see FIG. 3B). At this time, oxygen is added to the sputtering gas at the beginning and end of the formation of the refractory metal film 13 ′, and oxygen is added to the lowermost surface and the uppermost surface of the refractory metal film 13 ′, respectively. Is formed to a thickness of about 2 to 50 nm.
【0026】この場合、上記成膜の初期時においては、
たとえば、スパッタリングの開始から2〜50nm程度
の膜厚の酸素含有層13aが形成されるまでの期間につ
いて、スパッタリングガス中に酸素が添加される。ま
た、上記成膜の終期時においては、たとえば、2〜50
nm程度の膜厚の酸素含有層13bの形成を残して、高
融点金属膜13’が設定の膜厚よりも薄く成膜された時
点から、スパッタリングの終了までの期間について、ス
パッタリングガス中に酸素が添加される。In this case, at the beginning of the film formation,
For example, oxygen is added to the sputtering gas during a period from the start of sputtering until the oxygen-containing layer 13a having a thickness of about 2 to 50 nm is formed. At the end of the film formation, for example, 2 to 50
In the period from when the refractory metal film 13 ′ is formed to be thinner than the set thickness to the end of the sputtering while leaving the formation of the oxygen-containing layer 13 b having a thickness of about Is added.
【0027】次いで、上記高融点金属膜13’上にCV
D法によってシリコン酸化膜またはシリコン窒化膜を成
膜した後、それを、周知の技術によりパターニングし
て、ゲート電極形成用のマスク用絶縁膜(第1の含有
層)21を形成する(同図(c)参照)。Next, CV is applied on the refractory metal film 13 '.
After a silicon oxide film or a silicon nitride film is formed by the method D, the film is patterned by a known technique to form a mask insulating film (first containing layer) 21 for forming a gate electrode (FIG. 1). (C)).
【0028】次いで、上記マスク用絶縁膜21をマスク
に、上記高融点金属膜13’の一部をエッチングして、
上記酸素含有層13a,13bを有するゲート電極13
を形成する(同図(d)参照)。Then, using the mask insulating film 21 as a mask, a part of the refractory metal film 13 'is etched,
Gate electrode 13 having oxygen-containing layers 13a and 13b
Is formed (see FIG. 3D).
【0029】しかる後、上記マスク用絶縁膜21の除
去、および、拡散層14の形成などが行われることによ
り、前述の図1に示した構成のMOSトランジスタが完
成される。Thereafter, the above-described MOS transistor having the structure shown in FIG. 1 is completed by removing the mask insulating film 21, forming the diffusion layer 14, and the like.
【0030】このように、高融点金属膜13’の形成の
所定時に、スパッタリングガスに酸素を添加することに
よって、ゲート電極13の、ゲート酸化膜12に接する
最下層面およびマスク用絶縁膜21に接する最上層面
に、それぞれ、酸素含有層13a,13bを設けるよう
にしている。これにより、シリサイド層と高融点金属膜
との積層構造によってゲート電極を形成する場合に比
べ、積層構造化するための面倒な工程が不要となる分、
形成が容易に可能となるとともに、加工の精度や歩留り
を格段に向上できる。As described above, by adding oxygen to the sputtering gas at a predetermined time when the refractory metal film 13 ′ is formed, the lowermost surface of the gate electrode 13 in contact with the gate oxide film 12 and the insulating film 21 for the mask are formed. Oxygen-containing layers 13a and 13b are provided on the uppermost layer surface in contact with each other. This eliminates the need for a troublesome process for forming a stacked structure as compared with a case where a gate electrode is formed by a stacked structure of a silicide layer and a high melting point metal film.
The formation can be easily performed, and the processing accuracy and yield can be remarkably improved.
【0031】上記したように、シリサイド化したり、積
層構造化することなく、ゲート酸化膜とゲート電極との
密着性やゲート電極(高融点金属膜)の耐酸化性および
耐窒化性などを改善できるようにしている。As described above, the adhesion between the gate oxide film and the gate electrode and the oxidation resistance and the nitridation resistance of the gate electrode (high melting point metal film) can be improved without forming a silicide or a laminated structure. Like that.
【0032】すなわち、高融点金属膜の形成の所定時
に、スパッタリングガスに酸素を添加することによっ
て、ゲート電極の、ゲート酸化膜に接する最下層面に酸
素含有層を設けるようにしている。これにより、ゲート
酸化膜とゲート電極との密着性を向上できるとともに、
高抵抗のシリサイド層を用いない分、ゲート電極が高抵
抗化するのを抑えることができる。That is, oxygen is added to the sputtering gas at a predetermined time when the refractory metal film is formed, so that an oxygen-containing layer is provided on the lowermost surface of the gate electrode in contact with the gate oxide film. This can improve the adhesion between the gate oxide film and the gate electrode,
Since the high-resistance silicide layer is not used, it is possible to suppress the gate electrode from increasing in resistance.
【0033】また、ゲート電極の、マスク用絶縁膜に接
する最上層面に酸素含有層を設けるようにした場合に
は、ゲート電極(高融点金属膜)の酸化あるいは窒化を
減少できるのみでなく、マスク用絶縁膜との不要な反応
をも防止することが可能となる。When an oxygen-containing layer is provided on the uppermost surface of the gate electrode in contact with the mask insulating film, not only can the oxidation or nitridation of the gate electrode (high-melting metal film) be reduced, but also the mask can be reduced. Unnecessary reaction with the insulating film for use can be prevented.
【0034】したがって、シリサイド層を用いる場合に
比べ、高融点金属膜は十分に低抵抗のままで、しかも、
ゲート電極を容易に、かつ、高精度に形成することが可
能となるものである。Therefore, compared to the case of using a silicide layer, the refractory metal film has a sufficiently low resistance, and
The gate electrode can be easily formed with high accuracy.
【0035】なお、上述した実施の一形態においては、
スパッタリングガスに酸素を添加することによって、ゲ
ート電極の最下層面および最上層面に酸素含有層を設け
るようにした場合について説明したが、これに限らず、
たとえばスパッタリングガス中に窒素を添加することに
よって、それぞれ、窒素含有層(第2の含有層)を設け
るようにしてもよい。この場合にも、酸素含有層を設け
るようにした場合と略同様の効果が期待できる。In the above-described embodiment,
The case where the oxygen-containing layer is provided on the lowermost surface and the uppermost surface of the gate electrode by adding oxygen to the sputtering gas has been described, but is not limited thereto.
For example, a nitrogen-containing layer (second containing layer) may be provided by adding nitrogen to the sputtering gas. In this case, substantially the same effect as when the oxygen-containing layer is provided can be expected.
【0036】また、ゲート電極を形成する場合に限ら
ず、たとえば、高融点金属膜を用いた配線やコンタクト
またはゲート電極につながるゲート電極配線などを形成
する場合にも同様に適用できる。The present invention is not limited to the case where a gate electrode is formed, but is also applicable to a case where a wiring using a high melting point metal film, a gate electrode wiring connected to a contact or a gate electrode, and the like are formed.
【0037】また、ゲート酸化膜上に高融点金属膜を成
膜する場合に限らず、たとえば、ポリシリコン膜上に高
融点金属膜を成膜して、ポリシリコン膜と高融点金属膜
との積層構造を有するゲート電極などを形成する場合に
も適用できる。The present invention is not limited to the case where a high-melting-point metal film is formed on a gate oxide film. For example, a high-melting-point metal film is formed on a polysilicon film, and the polysilicon film and the high-melting-point metal film are formed. The present invention can be applied to a case where a gate electrode or the like having a stacked structure is formed.
【0038】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。In addition, it goes without saying that various modifications can be made without departing from the scope of the present invention.
【0039】[0039]
【発明の効果】以上、詳述したようにこの発明によれ
ば、高抵抗化するのを防止でき、しかも、工程が繁雑化
するのを解消することが可能な半導体装置およびその製
造方法を提供できる。As described in detail above, according to the present invention, there is provided a semiconductor device capable of preventing an increase in resistance and eliminating complication of steps, and a method of manufacturing the same. it can.
【図1】この発明の実施の一形態にかかる、MOSトラ
ンジスタの構成を示す概略断面図。FIG. 1 is a schematic cross-sectional view showing a configuration of a MOS transistor according to an embodiment of the present invention.
【図2】同じく、酸素含有層の膜厚とシート抵抗との関
係を説明するために示す概略特性図。FIG. 2 is a schematic characteristic diagram similarly illustrating a relationship between a film thickness of an oxygen-containing layer and a sheet resistance.
【図3】同じく、酸素含有層における酸素含有量とシー
ト抵抗との関係を説明するために示す概略特性図。FIG. 3 is a schematic characteristic diagram similarly illustrating a relationship between an oxygen content and a sheet resistance in an oxygen-containing layer.
【図4】同じく、MOSトランジスタの製造方法の概略
を説明するために示す工程断面図。FIG. 4 is a process sectional view similarly illustrating the method of manufacturing a MOS transistor;
【図5】従来技術とその問題点を説明するために示すM
OSトランジスタの概略断面図。FIG. 5 is a diagram showing M to explain a conventional technique and its problems;
FIG. 3 is a schematic cross-sectional view of an OS transistor.
11…シリコン基板 12…ゲート酸化膜 13…ゲート電極 13a…酸素含有層(最下層面側) 13b…酸素含有層(最上層面側) 13’…高融点金属膜 14…拡散層 21…マスク用絶縁膜 DESCRIPTION OF SYMBOLS 11 ... Silicon substrate 12 ... Gate oxide film 13 ... Gate electrode 13a ... Oxygen-containing layer (lowest surface side) 13b ... Oxygen-containing layer (top surface side) 13 '... High melting point metal film 14 ... Diffusion layer 21 ... Mask insulation film
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB01 BB16 BB39 CC01 CC05 DD37 DD42 DD71 EE05 FF13 GG09 GG10 GG14 HH16 5F033 HH20 LL03 PP16 QQ08 QQ28 RR04 RR06 SS11 VV06 WW00 WW02 XX00 XX09 XX10 XX14 XX20 XX33 5F040 DA00 EC01 EC07 EC08 EC12 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 AA01 BB01 BB16 BB39 CC01 CC05 DD37 DD42 DD71 EE05 FF13 GG09 GG10 GG14 HH16 5F033 HH20 LL03 PP16 QQ08 QQ28 RR04 RR06 SS11 VV06 WW00 XX02 XX00 XX00 XX00 XX00 XX00 XX00 XX00 EC08 EC12
Claims (23)
含有層と接する面に、酸素または窒素を0.5〜3原子
%程度含んだ第2の含有層を設けたことを特徴とする半
導体装置。1. A high-melting-point metal layer provided with a second containing layer containing about 0.5 to 3 atomic% of oxygen or nitrogen on a surface in contact with the first containing layer containing silicon. Semiconductor device.
り、前記高融点金属層は、少なくとも、その最下層面に
前記第2の含有層を有して設けられた、配線、ゲート電
極、または、ゲート電極につながるゲート電極配線のい
ずれかであることを特徴とする請求項1に記載の半導体
装置。2. The wiring and the gate electrode, wherein the first containing layer is a silicon oxide film, and the refractory metal layer is provided at least with the second containing layer on its lowermost surface. 2. The semiconductor device according to claim 1, wherein the semiconductor device is any one of a gate electrode wiring connected to a gate electrode.
り、前記高融点金属層は、少なくとも、その最下層面に
前記第2の含有層を有して設けられた、配線、ゲート電
極、または、ゲート電極につながるゲート電極配線のい
ずれかであることを特徴とする請求項1に記載の半導体
装置。3. The wiring and the gate electrode, wherein the first containing layer is a polysilicon film, and the refractory metal layer is provided with at least the second containing layer on the lowermost surface thereof. 2. The semiconductor device according to claim 1, wherein the semiconductor device is any one of a gate electrode wiring connected to a gate electrode.
VD酸化膜またはCVD窒化膜であり、前記高融点金属
層は、少なくとも、その最上層面に前記第2の含有層を
有して設けられた、配線、ゲート電極、または、ゲート
電極につながるゲート電極配線のいずれかであることを
特徴とする請求項1に記載の半導体装置。4. The method according to claim 1, wherein the first containing layer comprises C for patterning.
A VD oxide film or a CVD nitride film, wherein the refractory metal layer is provided with at least the second content layer on the uppermost surface thereof, and is provided with a wiring, a gate electrode, or a gate electrode connected to the gate electrode. 2. The semiconductor device according to claim 1, wherein the semiconductor device is one of a wiring.
を形成する際の、スパッタリングガスに酸素または窒素
を添加することによって形成されることを特徴とする請
求項1に記載の半導体装置。5. The semiconductor according to claim 1, wherein the second containing layer is formed by adding oxygen or nitrogen to a sputtering gas when forming the high melting point metal layer. apparatus.
の厚さを有することを特徴とする請求項1に記載の半導
体装置。6. The semiconductor device according to claim 1, wherein the second containing layer has a thickness of about 2 to 50 nm.
に、酸素または窒素を0.5〜3原子%程度含んだ第2
の含有層を介して設けられた高融点金属層とを具備した
ことを特徴とする半導体装置。7. A silicon-containing first containing layer, and oxygen or nitrogen containing about 0.5 to 3 atomic% between the first containing layer and the first containing layer. Second
And a high melting point metal layer provided with a layer containing the following.
り、前記高融点金属層は、少なくとも、その最下層面に
前記第2の含有層を有して設けられた、配線、ゲート電
極、または、ゲート電極につながるゲート電極配線のい
ずれかであることを特徴とする請求項7に記載の半導体
装置。8. The wiring and gate electrode, wherein the first containing layer is a silicon oxide film, and the refractory metal layer is provided with at least the second containing layer on the lowermost surface thereof. 8. The semiconductor device according to claim 7, wherein the semiconductor device is any one of a gate electrode wiring connected to a gate electrode.
り、前記高融点金属層は、少なくとも、その最下層面に
前記第2の含有層を有して設けられた、配線、ゲート電
極、または、ゲート電極につながるゲート電極配線のい
ずれかであることを特徴とする請求項7に記載の半導体
装置。9. The wiring and the gate electrode, wherein the first containing layer is a polysilicon film, and the refractory metal layer is provided with at least the second containing layer on the lowermost surface thereof. 8. The semiconductor device according to claim 7, wherein the semiconductor device is any one of a gate electrode wiring connected to a gate electrode.
CVD酸化膜またはCVD窒化膜であり、前記高融点金
属層は、少なくとも、その最上層面に前記第2の含有層
を有して設けられた、配線、ゲート電極、または、ゲー
ト電極につながるゲート電極配線のいずれかであること
を特徴とする請求項7に記載の半導体装置。10. The first containing layer is a CVD oxide film or a CVD nitride film for patterning, and the refractory metal layer is provided with at least the second containing layer on the uppermost surface thereof. 8. The semiconductor device according to claim 7, wherein the semiconductor device is one of a wiring, a gate electrode, and a gate electrode wiring connected to the gate electrode.
層を形成する際の、スパッタリングガスに酸素または窒
素を添加することによって形成されることを特徴とする
請求項7に記載の半導体装置。11. The semiconductor according to claim 7, wherein the second containing layer is formed by adding oxygen or nitrogen to a sputtering gas when forming the high melting point metal layer. apparatus.
度の厚さを有することを特徴とする請求項7に記載の半
導体装置。12. The semiconductor device according to claim 7, wherein said second containing layer has a thickness of about 2 to 50 nm.
り形成する際に、シリコンを含む第1の含有層と接する
面に、酸素または窒素を0.5〜3原子%程度含んだ第
2の含有層を形成するようにしたことを特徴とする半導
体装置の製造方法。13. A second content layer containing about 0.5 to 3 atomic% of oxygen or nitrogen on a surface which is in contact with a first content layer containing silicon when a refractory metal layer is formed by a sputtering method. Forming a semiconductor device.
あり、前記高融点金属層は、少なくとも、その最下層面
に前記第2の含有層を有して、配線、ゲート電極、また
は、ゲート電極につながるゲート電極配線のいずれかを
形成するのもであることを特徴とする請求項13に記載
の半導体装置の製造方法。14. The first content layer is a silicon oxide film, and the refractory metal layer has at least the second content layer on the lowermost surface thereof, and has a wiring, a gate electrode, or 14. The method of manufacturing a semiconductor device according to claim 13, wherein one of the gate electrode wirings connected to the gate electrode is formed.
あり、前記高融点金属層は、少なくとも、その最下層面
に前記第2の含有層を有して、配線、ゲート電極、また
は、ゲート電極につながるゲート電極配線のいずれかを
形成するものであることを特徴とする請求項13に記載
の半導体装置の製造方法。15. The first content layer is a polysilicon film, and the refractory metal layer has at least the second content layer on the lowermost surface thereof, and is provided with a wiring, a gate electrode, or 14. The method for manufacturing a semiconductor device according to claim 13, wherein one of the gate electrode wirings connected to the gate electrode is formed.
CVD酸化膜またはCVD窒化膜であり、前記高融点金
属層は、少なくとも、その最上層面に前記第2の含有層
を有して、配線、ゲート電極、または、ゲート電極につ
ながるゲート電極配線のいずれかを形成するものである
ことを特徴とする請求項13に記載の半導体装置の製造
方法。16. The first content layer is a CVD oxide film or a CVD nitride film for patterning, and the refractory metal layer has at least the second content layer on the uppermost surface thereof, 14. The method for manufacturing a semiconductor device according to claim 13, wherein any one of a gate electrode, and a gate electrode wiring connected to the gate electrode is formed.
点金属層を形成する際の、スパッタリングガスに酸素ま
たは窒素を添加することによって行われることを特徴と
する請求項13に記載の半導体装置の製造方法。17. The method according to claim 13, wherein the formation of the second containing layer is performed by adding oxygen or nitrogen to a sputtering gas when forming the high melting point metal layer. A method for manufacturing a semiconductor device.
度の厚さを有して形成されることを特徴とする請求項1
3に記載の半導体装置の製造方法。18. The method according to claim 1, wherein the second containing layer has a thickness of about 2 to 50 nm.
4. The method for manufacturing a semiconductor device according to item 3.
り形成する工程と、 前記高融点金属層の形成の所定時に、前記スパッタリン
グガスに酸素または窒素を添加して、シリコンを含む第
1の含有層に接する面に、酸素または窒素を0.5〜3
原子%程度含んだ第2の含有層を形成する工程とを備え
てなることを特徴とする半導体装置の製造方法。19. A step of forming a refractory metal layer by a sputtering method, and at a predetermined time of forming the refractory metal layer, adding oxygen or nitrogen to the sputtering gas to form a first containing layer containing silicon. Oxygen or nitrogen 0.5 to 3
Forming a second containing layer containing about atomic% of the semiconductor device.
あり、前記高融点金属層は、少なくとも、その最下層面
に前記第2の含有層を有して、配線、ゲート電極、また
は、ゲート電極につながるゲート電極配線のいずれかを
形成するものであることを特徴とする請求項19に記載
の半導体装置の製造方法。20. The first containing layer is a silicon oxide film, and the refractory metal layer has at least the second containing layer on the lowermost surface thereof, and has a wiring, a gate electrode, or 20. The method for manufacturing a semiconductor device according to claim 19, wherein any one of the gate electrode wirings connected to the gate electrode is formed.
あり、前記高融点金属層は、少なくとも、その最下層面
に前記第2の含有層を有して、配線、ゲート電極、また
は、ゲート電極につながるゲート電極配線のいずれかを
形成するものであることを特徴とする請求項19に記載
の半導体装置の製造方法。21. The first content layer is a polysilicon film, and the refractory metal layer has at least the second content layer on the lowermost surface thereof, and has a wiring, a gate electrode, or 20. The method for manufacturing a semiconductor device according to claim 19, wherein any one of the gate electrode wirings connected to the gate electrode is formed.
CVD酸化膜またはCVD窒化膜であり、前記高融点金
属層は、少なくとも、その最上層面に前記第2の含有層
を有して、配線、ゲート電極、または、ゲート電極につ
ながるゲート電極配線のいずれかを形成するものである
ことを特徴とする請求項19に記載の半導体装置の製造
方法。22. The first content layer is a CVD oxide film or a CVD nitride film for patterning, and the refractory metal layer has at least the second content layer on the uppermost surface thereof, and has a wiring 20. The method of manufacturing a semiconductor device according to claim 19, wherein any one of a gate electrode, and a gate electrode wiring connected to the gate electrode is formed.
点金属層の形成の初期時、または、終期時、あるいは、
その両方の時点で、2〜50nm程度の厚さとなるよう
に制御されることを特徴とする請求項19に記載の半導
体装置の製造方法。23. The formation of the second containing layer may be performed at the initial stage or at the end of the formation of the refractory metal layer, or
20. The method according to claim 19, wherein the thickness is controlled to be about 2 to 50 nm at both times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10313407A JP2000138373A (en) | 1998-11-04 | 1998-11-04 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10313407A JP2000138373A (en) | 1998-11-04 | 1998-11-04 | Semiconductor device and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000138373A true JP2000138373A (en) | 2000-05-16 |
Family
ID=18040915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10313407A Pending JP2000138373A (en) | 1998-11-04 | 1998-11-04 | Semiconductor device and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000138373A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043568A (en) * | 2000-07-21 | 2002-02-08 | Hynix Semiconductor Inc | Formation method of gate electrode of semiconductor element |
WO2003079444A1 (en) * | 2002-03-15 | 2003-09-25 | Nec Corporation | Semiconductor device and its manufacturing method |
JP2007142127A (en) * | 2005-11-18 | 2007-06-07 | Sony Corp | Semiconductor device and its manufacturing method |
-
1998
- 1998-11-04 JP JP10313407A patent/JP2000138373A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043568A (en) * | 2000-07-21 | 2002-02-08 | Hynix Semiconductor Inc | Formation method of gate electrode of semiconductor element |
WO2003079444A1 (en) * | 2002-03-15 | 2003-09-25 | Nec Corporation | Semiconductor device and its manufacturing method |
JP2003273350A (en) * | 2002-03-15 | 2003-09-26 | Nec Corp | Semiconductor device and method for manufacturing the same |
CN100356569C (en) * | 2002-03-15 | 2007-12-19 | 日本电气株式会社 | Semiconductor device and its manufacturing method |
US7564102B2 (en) | 2002-03-15 | 2009-07-21 | Seiko Epson Corporation | Semiconductor device and its manufacturing method |
JP2007142127A (en) * | 2005-11-18 | 2007-06-07 | Sony Corp | Semiconductor device and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6586321B2 (en) | Method for forming metal silicide layer | |
JP2000260769A (en) | Manufacture of semiconductor device | |
JP2000138373A (en) | Semiconductor device and its manufacture | |
JPH10270380A (en) | Semiconductor device | |
JP3322305B2 (en) | Method for manufacturing semiconductor device | |
JPS584975A (en) | Manufacture of semiconductor device | |
JPH0653408A (en) | Mom capacitive element | |
US20020008294A1 (en) | Semiconductor device and method for manufacturing same | |
JP3168400B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3263155B2 (en) | Method of manufacturing electrode and method of manufacturing semiconductor device using the same | |
JP2548313B2 (en) | Method for manufacturing semiconductor device | |
JPH0786583A (en) | Semiconductor device and manufacture thereof | |
JP2002353166A (en) | Method of shrinking grain size of tungsten silicide, multilayer structure of tungsten silicide, and two-layer structure of tungsten-silicide crystalline grains | |
JP3187020B2 (en) | Method for manufacturing semiconductor device | |
JPS63219124A (en) | Manufacture of semiconductor device | |
JPH05267300A (en) | Semiconductor device | |
JPH0738103A (en) | Semiconductor device and manufacture thereof | |
JP3238804B2 (en) | Method for manufacturing semiconductor device | |
JPH0234967A (en) | Semiconductor device and manufacture thereof | |
JPH01270333A (en) | Manufacture of semiconductor device | |
JP3395249B2 (en) | Method of forming Al-based material | |
JP2000323478A (en) | Wiring structure of semiconductor device | |
JPH1126767A (en) | Manufacture of semiconductor device | |
JPH05234936A (en) | Manufacture of semiconductor device | |
JPH0513364A (en) | Manufacture of semiconductor device |