JP2000134648A - プログラム可能な電話加入者ル―プインタ―フェ―ス回路（ｓｌｉｃ）及び方法 - Google Patents
プログラム可能な電話加入者ル―プインタ―フェ―ス回路（ｓｌｉｃ）及び方法Info
- Publication number
- JP2000134648A JP2000134648A JP11247219A JP24721999A JP2000134648A JP 2000134648 A JP2000134648 A JP 2000134648A JP 11247219 A JP11247219 A JP 11247219A JP 24721999 A JP24721999 A JP 24721999A JP 2000134648 A JP2000134648 A JP 2000134648A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- hook
- reference current
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/28—Current-supply circuits or arrangements for selection equipment at exchanges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13003—Constructional details of switching devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13082—Power supply via phantom line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1319—Amplifier, attenuation circuit, echo suppressor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13305—Transistors, semiconductors in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13381—Pair-gain system, digital loop carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Interface Circuits In Exchanges (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】
【課題】 ユーザがプログラム可能なパラメータを具
え、ユーザがＳＬＩＣをプログラミングして多種の要望
に合致させることができるＳＬＩＣを提供する。 【解決手段】 本発明は、加入者ループインターフェー
ス回路及び、加入者ループインターフェース回路のオン
フック、オフフック、及びその遷移状態を外部からプロ
グラミングする方法に関する。この回路は、長いループ
用に足りるオフフックオーバーヘッドを具え、ループ電
流とループ電圧の連続的な相関を有する。この回路は、
ループ電流と比較する基準電流を生成する複数の手段を
具えている。
え、ユーザがＳＬＩＣをプログラミングして多種の要望
に合致させることができるＳＬＩＣを提供する。 【解決手段】 本発明は、加入者ループインターフェー
ス回路及び、加入者ループインターフェース回路のオン
フック、オフフック、及びその遷移状態を外部からプロ
グラミングする方法に関する。この回路は、長いループ
用に足りるオフフックオーバーヘッドを具え、ループ電
流とループ電圧の連続的な相関を有する。この回路は、
ループ電流と比較する基準電流を生成する複数の手段を
具えている。
Description
【０００１】
【発明の属する技術分野】本発明は電話加入者ループイ
ンターフェース回路（Subscriber Loop Interface Circ
uits：ＳＬＩＣ）に関し、特に、プログラム可能なＳＬ
ＩＣに関する。
ンターフェース回路（Subscriber Loop Interface Circ
uits：ＳＬＩＣ）に関し、特に、プログラム可能なＳＬ
ＩＣに関する。
【０００２】
【従来の技術】電気通信システムは、個々の加入者ユニ
ットのインターフェースを行うアクセス製品（すなわ
ち、加入者インターフェースユニット）を具えている。
１つのアクセス製品は、２線−４線変換、バッテリ供
給、ラインの監視、共通モード阻止といった機能を実現
するＳＬＩＣを具えている。
ットのインターフェースを行うアクセス製品（すなわ
ち、加入者インターフェースユニット）を具えている。
１つのアクセス製品は、２線−４線変換、バッテリ供
給、ラインの監視、共通モード阻止といった機能を実現
するＳＬＩＣを具えている。
【０００３】加入者ループ内では、加入者ユニットは一
般にインターフェースラインを介してＳＬＩＣから電力
を得る。一般的に、加入者ループインターフェースライ
ンはＳＬＩＣの対の加入者ターミナルに接続されてい
る。ＳＬＩＣは一般に−４８Ｖ電源を得て、同じ大きさ
のバックアップ電源を有する。一般的に、ＳＬＩＣは１
の加入者ユニット（例えば、１台の電話機）に、オフフ
ック時に３〜５ボルトのＤＣ電圧を、オンフック時に−
４２．５〜−５６ボルトのＤＣ電圧（開回路電圧レベ
ル）を供給する。
般にインターフェースラインを介してＳＬＩＣから電力
を得る。一般的に、加入者ループインターフェースライ
ンはＳＬＩＣの対の加入者ターミナルに接続されてい
る。ＳＬＩＣは一般に−４８Ｖ電源を得て、同じ大きさ
のバックアップ電源を有する。一般的に、ＳＬＩＣは１
の加入者ユニット（例えば、１台の電話機）に、オフフ
ック時に３〜５ボルトのＤＣ電圧を、オンフック時に−
４２．５〜−５６ボルトのＤＣ電圧（開回路電圧レベ
ル）を供給する。
【０００４】電圧給電、電流検知、加入者ループインタ
ーフェース回路においては、ループ内の電流を検知し
て、この検知した電流に応じて、加入者ターミナルへ電
圧を印加する。この検知した電流をループ電流と称す
る。ループ電流に応じて加入者ターミナルに印加される
電圧はループ電圧として知られている。一般に、ループ
電流値とループ電圧値の範囲及びループ電流とループ電
圧の関係は、ＳＬＩＣの製造時に半導体ＳＬＩＣチップ
内に設定される。
ーフェース回路においては、ループ内の電流を検知し
て、この検知した電流に応じて、加入者ターミナルへ電
圧を印加する。この検知した電流をループ電流と称す
る。ループ電流に応じて加入者ターミナルに印加される
電圧はループ電圧として知られている。一般に、ループ
電流値とループ電圧値の範囲及びループ電流とループ電
圧の関係は、ＳＬＩＣの製造時に半導体ＳＬＩＣチップ
内に設定される。
【０００５】オーバーヘッド電圧はオーバーロード電圧
とも呼ばれ、突然の電圧変動に対応できる電圧の範囲で
ある。一般には、オーバーヘッドは飽和電圧とループ電
圧の間の帯域を指す。
とも呼ばれ、突然の電圧変動に対応できる電圧の範囲で
ある。一般には、オーバーヘッドは飽和電圧とループ電
圧の間の帯域を指す。
【０００６】
【発明が解決しようとする課題】一般的な半導体ＳＬＩ
Ｃチップの課題は、オフフック時のループ電流とループ
電圧の相関とオンフック時のループ電流とループ電圧の
相関を別々にすることなくしては長いループ長用の適切
なオフフックオーバーヘッド電圧を提供できないことで
ある。
Ｃチップの課題は、オフフック時のループ電流とループ
電圧の相関とオンフック時のループ電流とループ電圧の
相関を別々にすることなくしては長いループ長用の適切
なオフフックオーバーヘッド電圧を提供できないことで
ある。
【０００７】従来の一般的なＳＬＩＣにおいては、オン
フック状態とオフフック状態は、別の状態にある（すな
わち、ループ電流とループ電圧の関係がオンフック時と
オフフック時では別々である）。図１を参照すると、ル
ープ電流Ｉｌｏｏｐの範囲にわたって、オンフックのル
ープ電圧１２はオフフックのループ電圧１０より大き
い。オフフックのループ電圧１０は、ループ電流の範囲
にわたって直線的に減少している一方、オンフックのル
ープ電圧１２は一定期間は変化せず、その後直線的に減
少している。
フック状態とオフフック状態は、別の状態にある（すな
わち、ループ電流とループ電圧の関係がオンフック時と
オフフック時では別々である）。図１を参照すると、ル
ープ電流Ｉｌｏｏｐの範囲にわたって、オンフックのル
ープ電圧１２はオフフックのループ電圧１０より大き
い。オフフックのループ電圧１０は、ループ電流の範囲
にわたって直線的に減少している一方、オンフックのル
ープ電圧１２は一定期間は変化せず、その後直線的に減
少している。
【０００８】ループ電流の増加に対するループ電圧の直
線的な減少は、抵抗給電と呼ばれる。ループ電圧の変化
に対して一定であるループ電流は、定電流給電と呼ばれ
る。従来のＳＬＩＣは通常は定電流給電または抵抗給電
しか行わない。
線的な減少は、抵抗給電と呼ばれる。ループ電圧の変化
に対して一定であるループ電流は、定電流給電と呼ばれ
る。従来のＳＬＩＣは通常は定電流給電または抵抗給電
しか行わない。
【０００９】定電流給電を行うように設計されたＳＬＩ
Ｃにおいては、ＳＬＩＣは加入者ターミナルの電圧が飽
和電圧を超えて増加しないようにする回路構成を有す
る。電流が直線的に低下する時に、電圧はオフフック時
のオーバーロードレベルからオンフック時のオーバーロ
ードレベルへと移る。このようなＳＬＩＣの設計におい
ては、飽和電圧を内部にあるいは外部に設定してオーバ
ーヘッドを規定する。この飽和電圧は、長いループに適
用したときにオーバーヘッド電圧が所望の信号状態に合
致するように設定する必要がある。飽和電圧のレベル
は、ループ電流Ｉｌ ｉｍｉｔの限界を設定するのに用い
られる抵抗の一機能として設定することができる。ある
いは、飽和電圧のレベルは内部の又は外部の抵抗により
設定することができる。飽和電圧をＶｂａｔの近くに設
定すると、ＳＬＩＣのオンフック信号の許容量が増え
る。しかしながら、オンフック信号の容量が増えると短
いループ長に適用したときの電流制限パフォーマンスが
低下してしまう。更に、飽和電圧をＶｂａｔの近くに設
定すると、長いループへのＳＬＩＣの電力供給能力が低
下してしまう。
Ｃにおいては、ＳＬＩＣは加入者ターミナルの電圧が飽
和電圧を超えて増加しないようにする回路構成を有す
る。電流が直線的に低下する時に、電圧はオフフック時
のオーバーロードレベルからオンフック時のオーバーロ
ードレベルへと移る。このようなＳＬＩＣの設計におい
ては、飽和電圧を内部にあるいは外部に設定してオーバ
ーヘッドを規定する。この飽和電圧は、長いループに適
用したときにオーバーヘッド電圧が所望の信号状態に合
致するように設定する必要がある。飽和電圧のレベル
は、ループ電流Ｉｌ ｉｍｉｔの限界を設定するのに用い
られる抵抗の一機能として設定することができる。ある
いは、飽和電圧のレベルは内部の又は外部の抵抗により
設定することができる。飽和電圧をＶｂａｔの近くに設
定すると、ＳＬＩＣのオンフック信号の許容量が増え
る。しかしながら、オンフック信号の容量が増えると短
いループ長に適用したときの電流制限パフォーマンスが
低下してしまう。更に、飽和電圧をＶｂａｔの近くに設
定すると、長いループへのＳＬＩＣの電力供給能力が低
下してしまう。
【００１０】図２は従来の技術を示す図であり、オンフ
ック状態２４からオフフック状態２２へ移る時に増加２
０が生じている。この遷移は、スイッチフック検出しき
い値を表す電流Ｉｓｈのところで生じている。オフフッ
ク状態２２では、ループ電圧は一般に長いループ長に適
している。オンフック状態２４では、電圧は生成時にＶ
ｂａｔから遠くに設定され、飽和電圧を設定できる範囲
をより広いものとしている。この技術の欠点は、突然の
変化により遷移の辺りが不安定になってしまうことであ
る。
ック状態２４からオフフック状態２２へ移る時に増加２
０が生じている。この遷移は、スイッチフック検出しき
い値を表す電流Ｉｓｈのところで生じている。オフフッ
ク状態２２では、ループ電圧は一般に長いループ長に適
している。オンフック状態２４では、電圧は生成時にＶ
ｂａｔから遠くに設定され、飽和電圧を設定できる範囲
をより広いものとしている。この技術の欠点は、突然の
変化により遷移の辺りが不安定になってしまうことであ
る。
【００１１】図３は別の従来技術を示す図であり、多く
のシステムにおいてラインのリーケージが最大となる６
ｍＡまではＴＩＰから接地までの電圧がループ電流に対
してほぼ一定に保たれている。電流が６ｍＡを越えた
ら、通話やファックスの信号レベルを維持すべく、オー
バーヘッド電圧は急速に低下する（図に示すように、６
ｍＡのしきい値で電圧は垂直に低下している。なお、負
の電源極性を用いた場合は増大する）。この技術では、
抵抗給電３１用の見かけの基準を規定するためにバーチ
ャルバッテリＶｖｉｒｂａｔが用いられる。ＳＬＩＣの
オンフック電圧及びオフフック電圧の状態はループ電圧
ではなくバーチャル電源から規定されるため、飽和電圧
は用いられない。オンフック及びオフフック時のループ
電圧はバーチャル電源に参照され、ＳＬＩＣの能力を高
めて長いループに電力を供給する。この技術では、オー
バーヘッド電圧はバーチャルバッテリからオンフック又
はオフフック時のループ電圧までの範囲の電圧である。
バーチャル電源とこれに関連する抵抗給電の勾配は１つ
の抵抗器で設定される。電流のリミットを設定するため
に別の抵抗器が設けられている。この技術の欠点は、ス
イッチ検出しきい値を６ｍＡ以下にできないことであ
る。他の欠点は、オフフックオーバーヘッドのサイズを
大きくするために、ＳＬＩＣが抵抗給電を用いなくては
ならないことである。更なる欠点は、定電流給電を用い
た場合は、製造したＳＬＩＣのオーバーヘッドを増やす
ことができないことである。
のシステムにおいてラインのリーケージが最大となる６
ｍＡまではＴＩＰから接地までの電圧がループ電流に対
してほぼ一定に保たれている。電流が６ｍＡを越えた
ら、通話やファックスの信号レベルを維持すべく、オー
バーヘッド電圧は急速に低下する（図に示すように、６
ｍＡのしきい値で電圧は垂直に低下している。なお、負
の電源極性を用いた場合は増大する）。この技術では、
抵抗給電３１用の見かけの基準を規定するためにバーチ
ャルバッテリＶｖｉｒｂａｔが用いられる。ＳＬＩＣの
オンフック電圧及びオフフック電圧の状態はループ電圧
ではなくバーチャル電源から規定されるため、飽和電圧
は用いられない。オンフック及びオフフック時のループ
電圧はバーチャル電源に参照され、ＳＬＩＣの能力を高
めて長いループに電力を供給する。この技術では、オー
バーヘッド電圧はバーチャルバッテリからオンフック又
はオフフック時のループ電圧までの範囲の電圧である。
バーチャル電源とこれに関連する抵抗給電の勾配は１つ
の抵抗器で設定される。電流のリミットを設定するため
に別の抵抗器が設けられている。この技術の欠点は、ス
イッチ検出しきい値を６ｍＡ以下にできないことであ
る。他の欠点は、オフフックオーバーヘッドのサイズを
大きくするために、ＳＬＩＣが抵抗給電を用いなくては
ならないことである。更なる欠点は、定電流給電を用い
た場合は、製造したＳＬＩＣのオーバーヘッドを増やす
ことができないことである。
【００１２】本発明の目的は、上述した従来技術の不利
益を解消したＳＬＩＣを提供し、加入者ループに給電す
る方法を提供することである。
益を解消したＳＬＩＣを提供し、加入者ループに給電す
る方法を提供することである。
【００１３】本発明の他の目的は、ユーザがプログラム
可能なパラメータを具え、ユーザがＳＬＩＣをプログラ
ミングして多種の要望に合致させることができるＳＬＩ
Ｃを提供することであり、オンフック状態及びオフフッ
ク状態を分けることなく好適なオーバーヘッド電圧を提
供する電圧給電、電流検知ＳＬＩＣを提供することであ
る。
可能なパラメータを具え、ユーザがＳＬＩＣをプログラ
ミングして多種の要望に合致させることができるＳＬＩ
Ｃを提供することであり、オンフック状態及びオフフッ
ク状態を分けることなく好適なオーバーヘッド電圧を提
供する電圧給電、電流検知ＳＬＩＣを提供することであ
る。
【００１４】
【課題を解決するための手段】本発明は、一対の加入者
ターミナルと、当該ターミナルの一方を流れる電流を検
知する電流検知手段とを具える電圧給電、電流検知、加
入者ループインターフェース回路において、（ａ）第１
の抵抗に応じてスイッチフック検出基準電流を生成する
第１の生成手段と、（ｂ）前記スイッチフック検出基準
電流をスケーリングして上側及び下側の基準電流を生成
する第２の生成手段と、（ｃ）内部基準電圧、第２の抵
抗、及び前記検知した電流に応じて可変制御信号を生成
する第３の生成手段と、（ｄ）前記電流検知手段に応答
して、前記ターミナルに電圧を印加する電圧制御手段で
あって、当該電圧は検知した電流の範囲を越えて連続的
であり、（ｉ）前記検知した電流が前記下側の基準電流
以下である場合にオンフック状態を示す第１の電圧レベ
ルが印加され、（ｉｉ）前記検知した電流が前記上側の
基準電流以上である場合にオフフック状態を示す第２の
電圧レベルが印加され、（ｉｉｉ）前記検知した電流が
前記上側の及び下側の基準電流と同じかこれらの基準電
流の間にある場合に前記制御電流に応じて第１の可変電
圧が印加されるようにした電圧制御手段とを具えること
を特徴とする。
ターミナルと、当該ターミナルの一方を流れる電流を検
知する電流検知手段とを具える電圧給電、電流検知、加
入者ループインターフェース回路において、（ａ）第１
の抵抗に応じてスイッチフック検出基準電流を生成する
第１の生成手段と、（ｂ）前記スイッチフック検出基準
電流をスケーリングして上側及び下側の基準電流を生成
する第２の生成手段と、（ｃ）内部基準電圧、第２の抵
抗、及び前記検知した電流に応じて可変制御信号を生成
する第３の生成手段と、（ｄ）前記電流検知手段に応答
して、前記ターミナルに電圧を印加する電圧制御手段で
あって、当該電圧は検知した電流の範囲を越えて連続的
であり、（ｉ）前記検知した電流が前記下側の基準電流
以下である場合にオンフック状態を示す第１の電圧レベ
ルが印加され、（ｉｉ）前記検知した電流が前記上側の
基準電流以上である場合にオフフック状態を示す第２の
電圧レベルが印加され、（ｉｉｉ）前記検知した電流が
前記上側の及び下側の基準電流と同じかこれらの基準電
流の間にある場合に前記制御電流に応じて第１の可変電
圧が印加されるようにした電圧制御手段とを具えること
を特徴とする。
【００１５】本発明は更に、一対の加入者ターミナル
と、当該ターミナルの一方を流れる電流を検知する電流
検知手段とを具える電圧給電、電流検知、加入者ループ
インターフェース回路において、（ａ）第１の抵抗に応
じてスイッチフック検出基準電流を生成する第１の生成
手段と、（ｂ）前記スイッチフック検出基準電流をスケ
ーリングして下側の基準電流を生成する第２の生成手段
と、（ｃ）第２の抵抗及び前記検知した電流に応じて可
変制御信号を生成する第３の生成手段と、（ｄ）第３の
抵抗に応じてオフフック基準電流を生成する第４の生成
手段と、（ｅ）前記電流検知手段に応じて、前記ターミ
ナルに電圧を印加する電圧制御手段であって、当該電圧
は検知した電流の範囲を超えて連続的であり、（ｉ）前
記検知した電流が前記下側の基準電流以下である場合に
オンフック状態を示す第１の電圧レベルが印加され、
（ｉｉ）前記検知した電流が前記上側の基準電流以上で
ある場合にオフフック状態を示す第２の電圧レベルが印
加され、（ｉｉｉ）前記検知した電流が前記上側の及び
下側の基準電流と同じかこれら基準電流の間にある場合
に前記制御電流に応じて第１の可変電圧を印加する電源
制御手段とを具えることを特徴とする。
と、当該ターミナルの一方を流れる電流を検知する電流
検知手段とを具える電圧給電、電流検知、加入者ループ
インターフェース回路において、（ａ）第１の抵抗に応
じてスイッチフック検出基準電流を生成する第１の生成
手段と、（ｂ）前記スイッチフック検出基準電流をスケ
ーリングして下側の基準電流を生成する第２の生成手段
と、（ｃ）第２の抵抗及び前記検知した電流に応じて可
変制御信号を生成する第３の生成手段と、（ｄ）第３の
抵抗に応じてオフフック基準電流を生成する第４の生成
手段と、（ｅ）前記電流検知手段に応じて、前記ターミ
ナルに電圧を印加する電圧制御手段であって、当該電圧
は検知した電流の範囲を超えて連続的であり、（ｉ）前
記検知した電流が前記下側の基準電流以下である場合に
オンフック状態を示す第１の電圧レベルが印加され、
（ｉｉ）前記検知した電流が前記上側の基準電流以上で
ある場合にオフフック状態を示す第２の電圧レベルが印
加され、（ｉｉｉ）前記検知した電流が前記上側の及び
下側の基準電流と同じかこれら基準電流の間にある場合
に前記制御電流に応じて第１の可変電圧を印加する電源
制御手段とを具えることを特徴とする。
【００１６】
【発明の実施の形態】本発明の実施の形態を、添付の図
面を参照しながら以下に詳細に説明する。図４を参照す
ると、加入者ループ回路４０は、加入者ユニット３０
と、加入者ループインターフェース回路３２と、抵抗素
子Ｒｄ４４と、抵抗素子Ｒｏｈ４２と、抵抗素子Ｒｄｃ
４６と、抵抗素子Ｒｌｉｍ３８と、バッテリ電源Ｖ
ｂａｔ４８と、一対の加入者ライン３４、３６とを具え
る。ＳＬＩＣ３２は、抵抗素子Ｒｌｏ ｏｐ５４及び一対
の増幅器５０、５２とを具える。
面を参照しながら以下に詳細に説明する。図４を参照す
ると、加入者ループ回路４０は、加入者ユニット３０
と、加入者ループインターフェース回路３２と、抵抗素
子Ｒｄ４４と、抵抗素子Ｒｏｈ４２と、抵抗素子Ｒｄｃ
４６と、抵抗素子Ｒｌｉｍ３８と、バッテリ電源Ｖ
ｂａｔ４８と、一対の加入者ライン３４、３６とを具え
る。ＳＬＩＣ３２は、抵抗素子Ｒｌｏ ｏｐ５４及び一対
の増幅器５０、５２とを具える。
【００１７】動作時には、抵抗素子Ｒｌｏｏｐ５４は加
入者ライン３４を流れる電流を検知するのに用いられ
る。増幅器５０、５２は一般にＴＩＰ及びＲＩＮＧ増幅
器として知られており、ループ電流に応じて加入者ライ
ンに電力を供給する。抵抗素子ＲｄはＳＬＩＣ３２のス
イッチフック検出しきい値を設定する。抵抗素子Ｒｌｉ
ｍはＳＬＩＣ３２の電流リミットを設定する。抵抗素子
Ｒｄｃはオンフック状態及びオフフック状態の間で電圧
が遷移する間の抵抗給電の勾配を設定する。抵抗素子Ｒ
ｏｈはオフフックオーバーヘッドを設定する。好適に
は、Ｒｌｉｍ、Ｒｄ、Ｒｏｈ、Ｒｄｅは、電流リミッ
ト、オーバーヘッド、抵抗給電、スイッチフック検出し
きい値を独立して設定するように選択される。
入者ライン３４を流れる電流を検知するのに用いられ
る。増幅器５０、５２は一般にＴＩＰ及びＲＩＮＧ増幅
器として知られており、ループ電流に応じて加入者ライ
ンに電力を供給する。抵抗素子ＲｄはＳＬＩＣ３２のス
イッチフック検出しきい値を設定する。抵抗素子Ｒｌｉ
ｍはＳＬＩＣ３２の電流リミットを設定する。抵抗素子
Ｒｄｃはオンフック状態及びオフフック状態の間で電圧
が遷移する間の抵抗給電の勾配を設定する。抵抗素子Ｒ
ｏｈはオフフックオーバーヘッドを設定する。好適に
は、Ｒｌｉｍ、Ｒｄ、Ｒｏｈ、Ｒｄｅは、電流リミッ
ト、オーバーヘッド、抵抗給電、スイッチフック検出し
きい値を独立して設定するように選択される。
【００１８】図５を参照すると、ＳＬＩＣは第１の電流
比較器６０と、第２の電流比較器６２と、電流ミラー６
４と、３つの電流源６６、６８、７０と、加入者ライン
増幅器７４と、電流検知抵抗素子Ｒｌｏｏｐ７６と、フ
ィードバック抵抗素子Ｒｆｂと、非反転バッファ８０
と、高インピーダンス抵抗素子Ｒ８２と、電流設定抵抗
素子８４と、電流加算ノード８６と、ダイオード８８と
を具えている。このＳＬＩＣは、ＳＬＩＣ抵抗素子Ｒｄ
９０、Ｒｏｈ９２、Ｒｄｃ９４、Ｒｌｉｍ９９を外部
に、及びＳＬＩＣコンデンサ７２を外部に接続する１セ
ットのターミナルを具えている。ＳＬＩＣ抵抗素子Ｒｄ
９０、Ｒｏｈ９２、Ｒｄｅ９４、Ｒｌｉｍ９９の外部抵
抗は、インストール時にユーザが設定するのが好まし
い。
比較器６０と、第２の電流比較器６２と、電流ミラー６
４と、３つの電流源６６、６８、７０と、加入者ライン
増幅器７４と、電流検知抵抗素子Ｒｌｏｏｐ７６と、フ
ィードバック抵抗素子Ｒｆｂと、非反転バッファ８０
と、高インピーダンス抵抗素子Ｒ８２と、電流設定抵抗
素子８４と、電流加算ノード８６と、ダイオード８８と
を具えている。このＳＬＩＣは、ＳＬＩＣ抵抗素子Ｒｄ
９０、Ｒｏｈ９２、Ｒｄｃ９４、Ｒｌｉｍ９９を外部
に、及びＳＬＩＣコンデンサ７２を外部に接続する１セ
ットのターミナルを具えている。ＳＬＩＣ抵抗素子Ｒｄ
９０、Ｒｏｈ９２、Ｒｄｅ９４、Ｒｌｉｍ９９の外部抵
抗は、インストール時にユーザが設定するのが好まし
い。
【００１９】動作時には、Ｒｌｏｏｐ７６（すなわち、
２０Ωの抵抗器）の電圧を測定することによりループ電
流も検出される。ループ電流はＴＩＰ及びＲＩＮＧ増幅
器に直列に接続された抵抗器の電圧を測定することによ
っても検出できる。ＴＩＰ及びＲＩＮＧ増幅器に直列に
接続された電流検出抵抗器を用いる場合には、測定した
電流を互いに反転させ加算して、たて電流を排除するよ
うにする。ループ電流をスケーリングしたものが、この
測定した電圧及び内部抵抗素子を用いて電流源により生
成される。このスケーリングされたループ電流は、ルー
プ電流の１／１０００である。ＳＬＩＣの内部動作の説
明において、ループ電流はスケーリングしたループ電流
とする。例えば、ＳＬＩＣ内部のスイッチフック検出基
準電流はスケーリングしたスイッチフック検出基準電流
とする。
２０Ωの抵抗器）の電圧を測定することによりループ電
流も検出される。ループ電流はＴＩＰ及びＲＩＮＧ増幅
器に直列に接続された抵抗器の電圧を測定することによ
っても検出できる。ＴＩＰ及びＲＩＮＧ増幅器に直列に
接続された電流検出抵抗器を用いる場合には、測定した
電流を互いに反転させ加算して、たて電流を排除するよ
うにする。ループ電流をスケーリングしたものが、この
測定した電圧及び内部抵抗素子を用いて電流源により生
成される。このスケーリングされたループ電流は、ルー
プ電流の１／１０００である。ＳＬＩＣの内部動作の説
明において、ループ電流はスケーリングしたループ電流
とする。例えば、ＳＬＩＣ内部のスイッチフック検出基
準電流はスケーリングしたスイッチフック検出基準電流
とする。
【００２０】抵抗素子Ｒｄ９０はＳＬＩＣのスイッチフ
ック検出しきい値Ｉｓｈを設定するのに用いられる。電
流源６６は抵抗素子Ｒｄ９０で制御され、下側のスイッ
チフック検出基準電流Ｉｓｈ―と、上側のスイッチフッ
ク検出基準電流Ｉｓｈ＋を生成する。あるいは、Ｉ
ｓｈ―とＩｓｈ＋は、最初にスイッチフック検出しきい
値電流Ｉｓｈを生成して、このスイッチフック検出しき
い値電流をスケーリングして得るようにしても良い。第
１の比較器６０はループ電流ＩｌｏｏｐをＩｓｈ−と比
較し、Ｉｌｏｏｐ＜Ｉｓｈ−のとき Ｉｏ＝Ｉｓｈ−
または、Ｉｌｏｏｐ＞Ｉｓｈ−のとき Ｉｏ＝Ｉ
ｌｏｏｐ の出力Ｉｏを供給する。
ック検出しきい値Ｉｓｈを設定するのに用いられる。電
流源６６は抵抗素子Ｒｄ９０で制御され、下側のスイッ
チフック検出基準電流Ｉｓｈ―と、上側のスイッチフッ
ク検出基準電流Ｉｓｈ＋を生成する。あるいは、Ｉ
ｓｈ―とＩｓｈ＋は、最初にスイッチフック検出しきい
値電流Ｉｓｈを生成して、このスイッチフック検出しき
い値電流をスケーリングして得るようにしても良い。第
１の比較器６０はループ電流ＩｌｏｏｐをＩｓｈ−と比
較し、Ｉｌｏｏｐ＜Ｉｓｈ−のとき Ｉｏ＝Ｉｓｈ−
または、Ｉｌｏｏｐ＞Ｉｓｈ−のとき Ｉｏ＝Ｉ
ｌｏｏｐ の出力Ｉｏを供給する。
【００２１】電流源６８は外部抵抗素子Ｒｏｈで制御さ
れ、電流Ｉｏｈを生成する。Ｒｏｈは、ループ電圧と、
バッテリ電圧とＳＬＩＣに必要な最低固定電圧との差と
の間の電圧域を増大させることにより、オフフックオー
バーヘッドを増大あるいは低減するのに用いられる。こ
の電圧域を増大させることにより、ＳＬＩＣのＴＩＰ及
びＲＩＮＧターミナルに、より大きな信号の揺れが得ら
れる。簡単化のために、Ｒｏｈの抵抗はゼロと想定す
る。
れ、電流Ｉｏｈを生成する。Ｒｏｈは、ループ電圧と、
バッテリ電圧とＳＬＩＣに必要な最低固定電圧との差と
の間の電圧域を増大させることにより、オフフックオー
バーヘッドを増大あるいは低減するのに用いられる。こ
の電圧域を増大させることにより、ＳＬＩＣのＴＩＰ及
びＲＩＮＧターミナルに、より大きな信号の揺れが得ら
れる。簡単化のために、Ｒｏｈの抵抗はゼロと想定す
る。
【００２２】第２の比較器６２は、Ｉｏと、Ｉｓｈ＋と
Ｉｏｈ＋の和を比較する。Ｒｏｈに応じて生成された電
流Ｉｏｈは、例えばＩｓｈ＋、Ｉｓｈ、ゼロなどのＩ
ｓｈ＋以外の基準電流、又はその他の基準として生成さ
れた電流と加算される。Ｉｏｈと第２の基準との和は、
オフフックループ電流の最小電流しきい値であるオフフ
ック基準電流を生成する。Ｉｏ＜Ｉｓｈ＋（Ｉｏｈがゼ
ロ以外のときはＩｓｈ＋＋Ｉｏｈ）の場合は、第２の比
較器の出力はＩｐ＝Ｉｏとなる。Ｉｏ＞Ｉｓｈ＋の場合
は、第２の比較器の出力はＩｐ＝Ｉｓｈ＋（Ｉｏｈがゼ
ロ以外のときはＩ ｓｈ＋＋Ｉｏｈ）となる。
Ｉｏｈ＋の和を比較する。Ｒｏｈに応じて生成された電
流Ｉｏｈは、例えばＩｓｈ＋、Ｉｓｈ、ゼロなどのＩ
ｓｈ＋以外の基準電流、又はその他の基準として生成さ
れた電流と加算される。Ｉｏｈと第２の基準との和は、
オフフックループ電流の最小電流しきい値であるオフフ
ック基準電流を生成する。Ｉｏ＜Ｉｓｈ＋（Ｉｏｈがゼ
ロ以外のときはＩｓｈ＋＋Ｉｏｈ）の場合は、第２の比
較器の出力はＩｐ＝Ｉｏとなる。Ｉｏ＞Ｉｓｈ＋の場合
は、第２の比較器の出力はＩｐ＝Ｉｓｈ＋（Ｉｏｈがゼ
ロ以外のときはＩ ｓｈ＋＋Ｉｏｈ）となる。
【００２３】電流ミラー６４はＩｐを受取り、Ｉｐのコ
ピーを２つ生成する。電流源７０は抵抗素子Ｒｌｉｍで
制御され、電流リミットＩｌｉｍを生成する。ＩｐがＩ
ｌｉ ｍを越えたら、電流Ｉｐ−Ｉｌｉｍがダイオード８
８を通り高インピーダンス抵抗素子Ｒ８２に流れる。高
インピーダンス抵抗素子Ｒ８２には、Ｒｄｃ９４より大
きい抵抗が選択されているので、ダイオード８８を流れ
る電流が非反転バッファ８０へ流れる電流を支配する。
ＩｐがＩｌｉｍより小さい場合は、電流Ｉｑが外部抵抗
素子Ｒｄｃで降下する。電流Ｉｑは緩衝され、電流設定
抵抗素子８４（すなわち、５００ｋΩの抵抗）を介して
内部電流加算ノード８６へ流れる。オフフック基準電流
がＩｌｉｍｉｔより大きければ、ＳＬＩＣはオンフック
状態と電流リミットＩｌｉｍｉｔの間で抵抗給電とな
る。
ピーを２つ生成する。電流源７０は抵抗素子Ｒｌｉｍで
制御され、電流リミットＩｌｉｍを生成する。ＩｐがＩ
ｌｉ ｍを越えたら、電流Ｉｐ−Ｉｌｉｍがダイオード８
８を通り高インピーダンス抵抗素子Ｒ８２に流れる。高
インピーダンス抵抗素子Ｒ８２には、Ｒｄｃ９４より大
きい抵抗が選択されているので、ダイオード８８を流れ
る電流が非反転バッファ８０へ流れる電流を支配する。
ＩｐがＩｌｉｍより小さい場合は、電流Ｉｑが外部抵抗
素子Ｒｄｃで降下する。電流Ｉｑは緩衝され、電流設定
抵抗素子８４（すなわち、５００ｋΩの抵抗）を介して
内部電流加算ノード８６へ流れる。オフフック基準電流
がＩｌｉｍｉｔより大きければ、ＳＬＩＣはオンフック
状態と電流リミットＩｌｉｍｉｔの間で抵抗給電とな
る。
【００２４】Ｉｑ＝０である（すなわち、加入者ターミ
ナルの回路が開いている）場合は、電流Ｉｂｉａｓが増
幅器７４の出力をバッテリの電位Ｖｂａｔに設定する。
Ｉｑが０以外の値であれば、ループ電流がアースに近づ
く。
ナルの回路が開いている）場合は、電流Ｉｂｉａｓが増
幅器７４の出力をバッテリの電位Ｖｂａｔに設定する。
Ｉｑが０以外の値であれば、ループ電流がアースに近づ
く。
【００２５】Ｉｐ＞Ｉｌｉｍの場合は、ＩｐとＩｌｉｍ
の差が、抵抗Ｒｄｃより大きな抵抗Ｒ７８を流れ、ルー
プ電流の変化に比べてループ電圧に大きな変化が生じ
る。通常はＲｄｃの抵抗値が電流制限時にループ電流を
一定値にするのに不十分であるため、Ｒ８２の高インピ
ーダンスにより増幅器７４のフィードバック電流が増え
る。ＳＬＩＣに外部コンデンサ７２を接続して、ノイズ
または発振による高ゲインを防ぐようにする。
の差が、抵抗Ｒｄｃより大きな抵抗Ｒ７８を流れ、ルー
プ電流の変化に比べてループ電圧に大きな変化が生じ
る。通常はＲｄｃの抵抗値が電流制限時にループ電流を
一定値にするのに不十分であるため、Ｒ８２の高インピ
ーダンスにより増幅器７４のフィードバック電流が増え
る。ＳＬＩＣに外部コンデンサ７２を接続して、ノイズ
または発振による高ゲインを防ぐようにする。
【００２６】増幅器７４は加入者ライン増幅器の１つで
ある（例えば、ＲＩＮＧライン増幅器）。他の実施例で
は、各加入者ライン増幅器に図５に示す回路構成を接続
するようにしても良い。
ある（例えば、ＲＩＮＧライン増幅器）。他の実施例で
は、各加入者ライン増幅器に図５に示す回路構成を接続
するようにしても良い。
【００２７】図６を参照すると、スイッチフック検出し
きい値Ｉｓｈはユーザにより、外部抵抗素子Ｒｄを用い
てプログラムされる。スイッチフック検出しきい値ウィ
ンドウ１００は、ユーザがＩｓｈをスケーリングして上
側及び下側のウィンドウ境界を得て、あるいは、Ｉｓｈ
をスケーリングして下側のウィンドウ境界を得てから、
Ｉｏｈを所定の基準電流に加えて上側のウィンドウ境界
を得てプログラムするようにしても良い。ループ電流が
しきい値ウィンドウ１００内にあるときには、ループ電
圧は外部抵抗素子Ｒｄｅに規定される勾配の抵抗給電に
ある。ループ電流がしきい値ウィンドウ以下である場
合、ＳＬＩＣはオンフック状態であり、一定のループ電
圧Ｖｏｎを出力する。Ｖｏｎの最大値はＶｂａｔからＳ
ＬＩＣに必要な固定電圧値を引いたものである。オンフ
ックオーバーヘッド及びオフフックオーバーヘッドは、
双方ともバッテリ電圧ＶｂａｔからＳＬＩＣに必要な固
定電圧値を引いたものとされる。ループ電流がスイッチ
フック検出しきい値ウィンドウ以上である場合は、ＳＬ
ＩＣはオフフック状態であり、一定の電圧Ｖｏｆｆを出
力する。あるいは、オフフック状態での定電圧は、外部
抵抗Ｒｏｈ（Ｉｏｈを生成する）とＩｓｈ＋などの基準
電流を用いて選択されたＶｏｈであってもよい。Ｉｏｈ
に基準電流を足したものがＩｌｉｍｉｔ以上である場合
には（例えば、Ｖｏｈは抵抗給電の勾配が電流リミット
Ｉｌｉｍｉｔと交差するレベルにセットされる）、オフ
フック状態での電圧は一定でなくなる（すなわち、抵抗
給電モードとなる）。電流リミットＩｌｉｍｉｔは外部
抵抗Ｒｌｉｍで設定され、僅かな勾配を有する。
きい値Ｉｓｈはユーザにより、外部抵抗素子Ｒｄを用い
てプログラムされる。スイッチフック検出しきい値ウィ
ンドウ１００は、ユーザがＩｓｈをスケーリングして上
側及び下側のウィンドウ境界を得て、あるいは、Ｉｓｈ
をスケーリングして下側のウィンドウ境界を得てから、
Ｉｏｈを所定の基準電流に加えて上側のウィンドウ境界
を得てプログラムするようにしても良い。ループ電流が
しきい値ウィンドウ１００内にあるときには、ループ電
圧は外部抵抗素子Ｒｄｅに規定される勾配の抵抗給電に
ある。ループ電流がしきい値ウィンドウ以下である場
合、ＳＬＩＣはオンフック状態であり、一定のループ電
圧Ｖｏｎを出力する。Ｖｏｎの最大値はＶｂａｔからＳ
ＬＩＣに必要な固定電圧値を引いたものである。オンフ
ックオーバーヘッド及びオフフックオーバーヘッドは、
双方ともバッテリ電圧ＶｂａｔからＳＬＩＣに必要な固
定電圧値を引いたものとされる。ループ電流がスイッチ
フック検出しきい値ウィンドウ以上である場合は、ＳＬ
ＩＣはオフフック状態であり、一定の電圧Ｖｏｆｆを出
力する。あるいは、オフフック状態での定電圧は、外部
抵抗Ｒｏｈ（Ｉｏｈを生成する）とＩｓｈ＋などの基準
電流を用いて選択されたＶｏｈであってもよい。Ｉｏｈ
に基準電流を足したものがＩｌｉｍｉｔ以上である場合
には（例えば、Ｖｏｈは抵抗給電の勾配が電流リミット
Ｉｌｉｍｉｔと交差するレベルにセットされる）、オフ
フック状態での電圧は一定でなくなる（すなわち、抵抗
給電モードとなる）。電流リミットＩｌｉｍｉｔは外部
抵抗Ｒｌｉｍで設定され、僅かな勾配を有する。
【００２８】本発明は、加入者ループインターフェース
回路及び、加入者ループインターフェース回路のオンフ
ック、オフフック、及びその遷移状態を外部からプログ
ラミングする方法に関する。この回路は、長いループ用
に足りうるオフフックオーバーヘッドを具え、ループ電
流とループ電圧の連続的な相関を有する。この回路は、
ループ電流と比較する基準電流を生成する複数の手段を
具えている。
回路及び、加入者ループインターフェース回路のオンフ
ック、オフフック、及びその遷移状態を外部からプログ
ラミングする方法に関する。この回路は、長いループ用
に足りうるオフフックオーバーヘッドを具え、ループ電
流とループ電圧の連続的な相関を有する。この回路は、
ループ電流と比較する基準電流を生成する複数の手段を
具えている。
【図１】図１は、第１の従来技術に係るＳＬＩＣのルー
プ電流とループ電圧の相関を示すグラフである。
プ電流とループ電圧の相関を示すグラフである。
【図２】図２は、オフフック状態がオンフック状態と分
離されていない第２の従来技術に係るＳＬＩＣのループ
電流とループ電圧の相関を示すグラフである。
離されていない第２の従来技術に係るＳＬＩＣのループ
電流とループ電圧の相関を示すグラフである。
【図３】図３は、バーチャル電源を具える従来のＳＬＩ
Ｃにおける加入者線電流と電圧の相関を示すグラフであ
る。
Ｃにおける加入者線電流と電圧の相関を示すグラフであ
る。
【図４】図４は、本発明の第１実施例の加入者ループ回
路のブロック図である。
路のブロック図である。
【図５】図５は、本発明の第２実施例に係るＳＬＩＣの
一部と外部回路のブロック図である。
一部と外部回路のブロック図である。
【図６】図６は、本発明の第１及び第２の実施例におけ
るループ電流とループ電圧の相関を示すグラフである。
るループ電流とループ電圧の相関を示すグラフである。
３２ 加入者ループインターフェース回路 ３０ 加入者ユニット ３４、３６ 加入者ライン ３８、４２、４４、４６、５４、７６、７８、８４、９
０、９２、９４、９６ 抵抗素子 ４０ 加入者ループ回路 ４８ バッテリ電源 ５０、５２ 増幅器 ６０、６２ 比較器 ６４ 電流ミラー ６６、６８、７０ 電流源 ７４ 加入者ライン増幅器 ８０ 非反転バッファ ８６ 電流加算ノード ８８ ダイオード
０、９２、９４、９６ 抵抗素子 ４０ 加入者ループ回路 ４８ バッテリ電源 ５０、５２ 増幅器 ６０、６２ 比較器 ６４ 電流ミラー ６６、６８、７０ 電流源 ７４ 加入者ライン増幅器 ８０ 非反転バッファ ８６ 電流加算ノード ８８ ダイオード
Claims (10)
- 【請求項１】 一対の加入者ターミナルと、当該ターミ
ナルの一方を流れる電流を検知する電流検知手段とを具
える電圧給電、電流検知、加入者ループインターフェー
ス回路において、 （ａ）第１の抵抗に応じてスイッチフック検出基準電流
を生成する第１の生成手段と、 （ｂ）前記スイッチフック検出基準電流をスケーリング
して上側及び下側の基準電流を生成する第２の生成手段
と、 （ｃ）内部基準電圧、第２の抵抗、及び前記検知した電
流に応じて可変制御信号を生成する第３の生成手段と、 （ｄ）前記電流検知手段に応答して、前記ターミナルに
電圧を印加する電圧制御手段であって、当該電圧は検知
した電流の範囲を越えて連続的であり、 （ｉ）前記検知した電流が前記下側の基準電流以下であ
る場合にオンフック状態を示す第１の電圧レベルが印加
され、 （ｉｉ）前記検知した電流が前記上側の基準電流以上で
ある場合にオフフック状態を示す第２の電圧レベルが印
加され、 （ｉｉｉ）前記検知した電流が前記上側の及び下側の基
準電流と同じかこれらの基準電流の間にある場合に前記
制御電流に応じて第１の可変電圧が印加されるようにし
た電圧制御手段とを具えることを特徴とする加入者ルー
プインターフェース回路。 - 【請求項２】 請求項１に記載の加入者ループインター
フェース回路であって、第３の抵抗に応じて電流リミッ
ト基準電流を生成する第４の生成手段を具え、前記電圧
制御手段が第２の可変電圧を前記ターミナルに印加し、
前記第２の可変電圧レベルは前記検知した電流と電流リ
ミット基準電流との差がゼロ以上またはゼロ以下のとき
に変化して前記検知した電流をほぼゼロに維持し、前記
検知した電流が増えた場合には、印加されている第１の
可変電圧が前記第２の抵抗と同じレートで直線的に減少
することを特徴とする加入者ループインターフェース回
路。 - 【請求項３】一対の加入者ターミナルと、当該ターミナ
ルの一方を流れる電流を検知する電流検知手段とを具え
る電圧給電、電流検知、加入者ループインターフェース
回路において、前記加入者ターミナルに前記検出した電
流に応じて電力を供給する方法であって、 （ａ）第１の抵抗に応じてスイッチフック検出基準電流
を生成する工程と、 （ｂ）前記スイッチフック検出基準電流をスケーリング
することにより上側及び下側の基準電流を生成する工程
と、 （ｃ）第２の抵抗及び検知した電流に応じて可変制御電
流を生成する工程と、 （ｄ）前記検知した電流に応答して、前記ターミナルに
電圧を印加し、当該電圧は検知した電流の範囲を越えて
連続的であり、 （ｉ）前記検知した電流が前記下側の基準電流以下であ
る場合にオンフック状態を示す第１の電圧をターミナル
に印加し、 （ｉｉ）前記検知した電流が前記上側の基準電流以上で
ある場合にオフフック状態を示す第２の電圧をターミナ
ルに印加し、 （ｉｉｉ）前記検知した電流が前記上側及び下側の基準
電流と同じかこれら基準電流の間にある場合に第１の可
変電圧をターミナルに印加する工程と、を具えることを
特徴とする方法。 - 【請求項４】 請求項３に記載の方法が、更に、 （ｅ）第３の抵抗に応じて電流リミット基準電流を生成
する工程と、 （ｆ）前記ターミナルに第２の可変電圧を印加し、前記
検知した電流と電流リミット基準電流のゼロ以上または
ゼロ以下の差に応じて前記第２の可変信号を変化させて
前記検知した電流をほぼゼロに維持し、前記印加される
可変電圧が前記第２の抵抗と同じレートで直線的に減少
する工程と、更に、前記検知した電流を前記下側の基準
電流と比較する工程と、を具えることを特徴とする方
法。 - 【請求項５】 一対の加入者ターミナルと、当該ターミ
ナルの一方を流れる電流を検知する電流検知手段とを具
える電圧給電、電流検知、加入者ループインターフェー
ス回路において、 （ａ）第１の抵抗に応じてスイッチフック検出基準電流
を生成する第１の生成手段と、 （ｂ）前記スイッチフック検出基準電流をスケーリング
して下側の基準電流を生成する第２の生成手段と、 （ｃ）第２の抵抗及び前記検知した電流に応じて可変制
御信号を生成する第３の生成手段と、 （ｄ）第３の抵抗に応じてオフフック基準電流を生成す
る第４の生成手段と、 （ｅ）前記電流検知手段に応じて、前記ターミナルに電
圧を印加する電圧制御手段であって、当該電圧は検知し
た電流の範囲を超えて連続的であり、 （ｉ）前記検知した電流が前記下側の基準電流以下であ
る場合にオンフック状態を示す第１の電圧レベルが印加
され、 （ｉｉ）前記検知した電流が前記上側の基準電流以上で
ある場合にオフフック状態を示す第２の電圧レベルが印
加され、 （ｉｉｉ）前記検知した電流が前記上側の及び下側の基
準電流と同じかこれら基準電流の間にある場合に前記制
御電流に応じて第１の可変電圧を印加する電源制御手段
とを具えることを特徴とする加入者ループインターフェ
ース回路。 - 【請求項６】 請求項５に記載の加入者ループインター
フェース回路において、前記電圧制御手段が、前記制御
電流に応じてオフセット電圧を生成するとともにバッテ
リ電圧から前記オフセット電圧を減算して第１の可変電
圧を生成する電圧生成手段を具えており、前記第４の生
成手段が、 （ｉ）第３の抵抗に応じて未処理のオフフック基準電流
を生成し、 （ｉｉ）前記未処理のオフフック基準電流を、所定の電
流に加算してオフフック基準電流を生成し、前記所定の
電流がスイッチフック検出基準電流と下側基準電流との
グループからの電流であることを特徴とする加入者ルー
プインターフェース回路。 - 【請求項７】 請求項５または６に記載の加入者ループ
インターフェース回路において、前記第２の生成手段
が、前記スイッチフック検出基準電流をスケーリングす
ることにより上側の基準信号を生成する手段を具え、前
記第４の生成手段が、 （ｉ）第３の抵抗に応じてオフフック基準電流を生成
し、 （ｉｉ）前記未処理のオフフック基準電流を所定の電流
に加えることによってオフフック基準電流を生成し、前
記所定の電流がスイッチフック検出基準電流と下側の基
準電流と上側の検知電流とのグループからの電流であ
り、 第４の抵抗に応じて電流リミット基準電流を生成する第
５の生成手段を具え、前記電圧制御手段が第２の可変電
圧レベルを前記ターミナルに印加し、前記第２の可変電
圧レベルが前記検知した電流及び電流リミット基準電流
のゼロ以上またはゼロ以下の差に応じて変化して、前記
検知電流をほぼゼロに維持することを特徴とする加入者
ループインターフェース回路。 - 【請求項８】 一対の加入者ターミナルと、当該ターミ
ナルの一方を流れる電流を検知する電流検知手段とを具
える電圧給電、電流検知、加入者ループインターフェー
ス回路において、前記加入者ターミナルに前記検知した
電流に応じて電力を供給する方法であって、 （ａ）第１の抵抗に応じてスイッチフック検出基準電流
を生成する工程と、 （ｂ）前記スイッチフック検出基準電流をスケーリング
することにより下側の基準電流を生成する工程と、 （ｃ）第２の抵抗及び検出電流に応じて可変制御電流を
生成する工程と、 （ｄ）第３の抵抗に応じてオフフック基準電流を生成す
る工程と、 （ｅ）前記検知した電流に応じて、前記ターミナルに電
圧を印加し、当該電圧は検知した電流の範囲を越えて連
続的であり、 （ｉ）前記検知した電流が前記下側の基準電流以下であ
る場合にオンフック状態を示す第１の電圧をターミナル
に印加し、 （ｉｉ）前記検知した電流が前記オフフック基準電流以
上である場合にオフフック状態を示す第２の電圧をター
ミナルに印加し、 （ｉｉｉ）前記検知した電流が前記下側の基準電流及び
オフフック基準電流と同じかこれら基準電流の間にある
場合に前記制御電流に応じて第１の可変電圧をターミナ
ルに印加する工程と、を具えることを特徴とする方法。 - 【請求項９】 請求項８に記載の方法において、前記オ
フフック基準電流を生成する工程が、 （ｉ）第３の抵抗に応じて未処理のオフフック基準電流
を生成する工程と、 （ｉｉ）前記未処理のオフフック基準電流を所定の電流
に加算してスイッチフック検出基準電流を生成する工程
を具え、当該所定の電流がスイッチフック検出電流と前
記下側基準電流のグループからの電流であり、 （ｆ）前記スイッチフック検出基準電流をスケーリング
することにより上側の基準電流を生成する工程を具え、
当該工程が、 （ｉ）第３の抵抗に応じて未処理のオフフック基準電流
を生成する工程と、 （ｉｉ）前記未処理のオフフック基準電流を所定の電流
に加算してスイッチフック検出基準電流を生成し、当該
所定の電流がスイッチフック検出基準電流と、下側の基
準電流と、上側の基準電流とのグループからの電流であ
り、前記方法が更に、 （ｇ）第４の抵抗に応じて電流リミット基準電流を生成
する工程と、 （ｈ）第２の可変電圧を前記ターミナルに印加する工程
とを具え、前記第２の可変電圧が前記検出電流と電流リ
ミット基準電流との差がゼロ以上またはゼロ以下のとき
に変化して、前記検知した電流をほぼゼロに維持するこ
とを特徴とする方法。 - 【請求項１０】 集積回路でできた電圧給電、電流検
知、加入者ループインターフェース回路であって、
（ｉ）一対の加入者ターミナルと、（ｉｉ）前記加入者
ターミナルの少なくとも一方を流れる電流を検知する電
流検知手段と、（ｉｉｉ）オフフック電圧と、オンフッ
ク電圧と、オンフック電圧とオフフック電圧間の電圧の
遷移を前記対の加入者ターミナルに印可する電圧給電手
段とを具えており、更に、前記オフフック電圧ポテンシ
ャルと、オンフック電圧ポテンシャルと、前記加入者ル
ープインターフェース回路のオンフック及びオフフック
電圧ポテンシャル間の電圧ポテンシャルの遷移をプログ
ラミングする前記集積回路の外部手段を具え、当該集積
回路の外部手段が、前記加入者ループインターフェース
回路のスイッチフック検出しきい値電流をプログラムす
る第１の抵抗素子と、前記オンフック及びオフフック電
圧ポテンシャルの間の可変電圧ポテンシャル遷移をプロ
グラムする第２の抵抗素子とを具え、ループ信号の特性
をもつ第１の信号を検出する手段と、前記第１の特性信
号とオンフック状態とオフフック状態と前記加入者ルー
プインターフェース回路の遷移状態とを示すループ信号
の特性をもつ第２の信号との相関を規定する前記集積回
路の外部手段と、を具えることを特徴とする加入者ルー
プインターフェース回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/145182 | 1998-09-01 | ||
| US09/145,182 US6665398B1 (en) | 1998-09-01 | 1998-09-01 | Programmable subscriber loop interface circuit and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000134648A true JP2000134648A (ja) | 2000-05-12 |
Family
ID=22511960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11247219A Pending JP2000134648A (ja) | 1998-09-01 | 1999-09-01 | プログラム可能な電話加入者ル―プインタ―フェ―ス回路（ｓｌｉｃ）及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6665398B1 (ja) |
| EP (1) | EP0984657A3 (ja) |
| JP (1) | JP2000134648A (ja) |
| KR (1) | KR20000022828A (ja) |
| TW (1) | TW459460B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0002350L (sv) * | 2000-06-21 | 2001-12-22 | Ericsson Telefon Ab L M | En metod att generera en ringsignal i en abonnentlinjekrets |
| US6862352B1 (en) * | 2000-10-11 | 2005-03-01 | Intersil Corporation | Controlled switching mechanism for accomplishing soft polarity reversal, ring-trip filtering, and line voltage measurements in a subscriber line interface circuit using common capacitor |
| GB2369745B (en) * | 2000-11-30 | 2004-03-17 | Mitel Corp | Loop voltage detection circuit |
| US20030072436A1 (en) * | 2001-10-15 | 2003-04-17 | Eckhoff Christopher D. | Subscriber line interface circuitry with modified DC feed |
| KR100547124B1 (ko) * | 2003-06-23 | 2006-01-26 | 삼성전자주식회사 | 본체 단말기 및 그의 동작 방법 |
| US7064585B2 (en) * | 2003-12-30 | 2006-06-20 | Intel Corporation | Detecting peak signals |
| CN100423526C (zh) * | 2004-03-22 | 2008-10-01 | Ut斯达康通讯有限公司 | 一种保证本地交换机正常工作的方法 |
| DE102005030598B4 (de) * | 2005-06-30 | 2007-12-13 | Nokia Siemens Networks Gmbh & Co.Kg | Verfahren und Einrichtung zur Überprüfung des Zuschaltens einer positiven Versorgungsspannung auf eine mehrere Adern umfassende Teilnehmeranschlussleitung |
| US8494120B2 (en) * | 2009-11-18 | 2013-07-23 | General Instrument Corporation | Detecting foreign voltage faults in telephone customer premise equipment |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4406929A (en) * | 1981-02-26 | 1983-09-27 | Motorola Inc. | Hook status detector for a subscriber loop interface circuit |
| US4456991A (en) * | 1981-09-18 | 1984-06-26 | International Telephone And Telegraph Corporation | Telephone line circuit and system |
| IT1197917B (it) * | 1986-10-24 | 1988-12-21 | Sgs Microelettronica Spa | Circuito di controllo per un regolatore di tensione di un circuito interfaccia attacco linea telefonica d'utente (slic) |
| US5619567A (en) * | 1994-10-31 | 1997-04-08 | Advanced Micro Devices | Variable DC feed characteristic in a subscriber line interface circuit |
| US5881142A (en) * | 1995-07-18 | 1999-03-09 | Jetstream Communications, Inc. | Integrated communications control device for a small office configured for coupling within a scalable network |
| US5878133A (en) * | 1996-08-21 | 1999-03-02 | Advanced Micro Devices, Inc. | Digital direct current feed control for a communication system |
| SE507920C2 (sv) * | 1996-11-08 | 1998-07-27 | Ericsson Telefon Ab L M | Linjekrets |
| US6178241B1 (en) * | 1997-06-06 | 2001-01-23 | Legerity, Inc. | Switch hook status determination in a communication system |
| US6301358B1 (en) * | 1998-05-29 | 2001-10-09 | Avaya Technology Corp. | Dual-slope current battery-feed circuit |
-
1998
- 1998-09-01 US US09/145,182 patent/US6665398B1/en not_active Expired - Fee Related
-
1999
- 1999-09-01 JP JP11247219A patent/JP2000134648A/ja active Pending
- 1999-09-01 EP EP99117186A patent/EP0984657A3/en not_active Withdrawn
- 1999-09-01 TW TW088115045A patent/TW459460B/zh not_active IP Right Cessation
- 1999-09-01 KR KR1019990036791A patent/KR20000022828A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6665398B1 (en) | 2003-12-16 |
| TW459460B (en) | 2001-10-11 |
| KR20000022828A (ko) | 2000-04-25 |
| EP0984657A2 (en) | 2000-03-08 |
| EP0984657A3 (en) | 2002-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737411A (en) | Battery switching in a telephone subscriber line interface circuit | |
| EP0615375B1 (en) | Subscriber line interface circuit | |
| US5878133A (en) | Digital direct current feed control for a communication system | |
| JPS59501239A (ja) | 電話機内の電話線電力供給制御装置 | |
| JP2000134648A (ja) | プログラム可能な電話加入者ル―プインタ―フェ―ス回路（ｓｌｉｃ）及び方法 | |
| JP3643248B2 (ja) | 電流制御装置 | |
| CA2172563C (en) | Subscriber line interface and power circuit | |
| JP2000078622A (ja) | バッテリ切替型加入者ル―プインタ―フェ―ス回路 | |
| KR100439456B1 (ko) | 국제 라인 전력공급 데이터 엑세스 장치를 위한 스타트업 방법 | |
| US4485341A (en) | Current limiter circuit | |
| KR20110015383A (ko) | 링잉 전압을 제어하기 위한 방법 및 장치 | |
| US5337354A (en) | Tip-ring voltage correction circuit | |
| EP0593120A1 (en) | Device for detecting the activation of a parallel connected telephone set | |
| KR100615133B1 (ko) | 전화선 상의 신호 헤드룸을 자동적으로 조정하는 가입자선 인터페이스 회로 및 이를 행하는 방법 | |
| JP3683002B2 (ja) | Ｄｃ−ｄｃコンバータ給電加入者回路 | |
| US6553118B1 (en) | Method and apparatus for calculating DC offset in a digital gyrator | |
| JP2758139B2 (ja) | デジタルループ伝送システムの信号損失の自動調整用回路 | |
| JPH0795779B2 (ja) | リングトリツプオフセツト補正方式 | |
| WO1998038786A1 (en) | An adaptable impedance device for controlling direct current flow in a modem | |
| US20010045862A1 (en) | Current control circuit | |
| JPH05145957A (ja) | 加入者回路 | |
| JPH07193618A (ja) | オフフック検出回路 | |
| JP3188388B2 (ja) | インターホン状態変化検出回路 | |
| JPS6339185B2 (ja) | ||
| JP2004336149A (ja) | 呼出応答検出回路及びこの呼出応答検出回路を備える電話交換装置 |