JP2000125590A - Drive for motor - Google Patents

Drive for motor

Info

Publication number
JP2000125590A
JP2000125590A JP10295673A JP29567398A JP2000125590A JP 2000125590 A JP2000125590 A JP 2000125590A JP 10295673 A JP10295673 A JP 10295673A JP 29567398 A JP29567398 A JP 29567398A JP 2000125590 A JP2000125590 A JP 2000125590A
Authority
JP
Japan
Prior art keywords
circuit
signal
motor
output
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10295673A
Other languages
Japanese (ja)
Other versions
JP3681094B2 (en
Inventor
Tomoji Yokouchi
朋治 横内
Shinji Tanaka
田中  慎二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29567398A priority Critical patent/JP3681094B2/en
Publication of JP2000125590A publication Critical patent/JP2000125590A/en
Application granted granted Critical
Publication of JP3681094B2 publication Critical patent/JP3681094B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a drive for motor capable of reducing power consumption, and time control with high precision and current feedback with high stability in a motor of two or more phases. SOLUTION: This drive for motor is provided with a current detecting resistor 21, through which current energizing motor windings 16-18 flows, whose ends are commonly connected, a comparator 22 comparing a torque command signal 3 with the voltage generated at the current detecting resistor 21, a reference clock 2 for obtaining a PWM chopping signal, a frequency divider 25, a double-edge detecting and derivative pulse forming circuit 26, a flip-flop circuit 23, a pulse-delay circuit 27 for delaying the output of the flip-flop circuit 23, an energizing control circuit 1 for determining an energized phase, a synchronous rectifying control circuit 24 for controlling the outputs of the flip-flop circuit 23 and the pulse delaying circuit 27, and the output signal of the energizing control circuit 1. It is thus possible to control synchronous rectification at PWM driving, so that the driving transistors 4-6 and 10-12 are not kept in an active state at the same time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複数相のモータ巻線
を備えたモータ駆動装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor drive having a plurality of motor windings.

【0002】[0002]

【従来の技術】モータ駆動装置の駆動方式として同期整
流方式(特開平5―211780)が知られている。
2. Description of the Related Art A synchronous rectification method (Japanese Patent Application Laid-Open No. 5-221780) is known as a driving method of a motor driving device.

【0003】以下に図面を参照しながら従来のモータ駆
動装置における同期整流方法を説明する。図13は従来
のモータ駆動装置の構成図であり、87は通電制御回
路、88は同期整流制御回路、89は2相非重畳型クロ
ック、4〜6および10〜12は駆動トランジスタであ
る上側駆動トランジスタおよび下側駆動トランジスタ、
7〜9および13〜15はフライホイルダイオード、8
3〜84はコンパレータ、19は電源端子、85はRC
放電回路、81はフリップフロップ、80はインバー
タ、16〜18はモータ巻線、20はモータ巻線の中
点、21は電流検出抵抗である。
Hereinafter, a synchronous rectification method in a conventional motor driving device will be described with reference to the drawings. FIG. 13 is a configuration diagram of a conventional motor drive device, 87 is an energization control circuit, 88 is a synchronous rectification control circuit, 89 is a two-phase non-overlapping clock, and 4 to 6 and 10 to 12 are drive transistors. Transistors and lower drive transistors,
7-9 and 13-15 are flywheel diodes, 8
3 to 84 are comparators, 19 is a power supply terminal, 85 is RC
A discharge circuit, 81 is a flip-flop, 80 is an inverter, 16 to 18 are motor windings, 20 is a middle point of the motor winding, and 21 is a current detection resistor.

【0004】図13に示されているモータ駆動装置につ
いての動作を以下に説明する。付勢された相期間中、1
つのノード(例えば、ノードA)が上部トランジスタ4
〜6のうちの1つ(例えば、上部トランジスタ4)によ
り高状態へ駆動される。1つのノード(例えば、ノード
B)が下部トランジスタ10〜12のうちの1つ(例え
ば、下部トランジスタ11)により低状態へ駆動され、
且つ他のノード(例えば、ノードC)は上部トランジス
タ6及び下部トランジスタ12の両方がオフの状態でフ
ローティング状態とされる。この状態を本文において以
下に「AB相」と記す。次いで、コイルがスイッチング
期間中に1つのコイルに電流を維持するコミュテーショ
ンシーケンスでスイッチ動作される。
The operation of the motor driving device shown in FIG. 13 will be described below. 1 during the activated phase
One node (eg, node A) is connected to the upper transistor 4
-6 (e.g., upper transistor 4). One node (e.g., node B) is driven low by one of the lower transistors 10-12 (e.g., lower transistor 11);
The other node (for example, node C) is in a floating state with both the upper transistor 6 and the lower transistor 12 turned off. This state is hereinafter referred to as “AB phase” in the text. The coils are then switched in a commutation sequence that maintains current in one of the coils during the switching period.

【0005】パルス幅変調(以下、PWMと略記する)
期間中、電流が電流検出抵抗21において検出され、且
つコイル16、17、18内に発生可能な最大電流を決
定する基準電圧VREFと比較される。電流がVREFに到達
すると、コンパレータ83がその出力を変化させて、フ
リップフロップ81をリセットする。これによりインバ
ータ80、2相非重畳型クロック89、通電制御回路8
7を介して上部トランジスタ4、5、6をスイッチング
制御し、全てのノードA、B、Cに亘り上部トランジス
タ4、5、6をシャットオフする。同時に、スイッチ9
0を開放することによりRC放電回路85がイネーブル
即ち動作可能状態とされ、RC放電回路85は時間遅延
を発生し、その期間中は上部トランジスタ4、5、6は
オフが維持される。RC放電回路85のコンデンサ上の
電圧が基準電圧VREF以下に降下すると、コンパレータ
84の出力が反転してフリップフロップ81をトグル動
作し、駆動中の相に対応する上側駆動トランジスタを再
度ターンオンさせる。この結果、電流がランプアップ、
即ち傾斜上に上昇する。この一連のサイクルが繰り返し
て行われる。
[0005] Pulse width modulation (hereinafter abbreviated as PWM)
During the period, current is detected at the current sensing resistor 21 and compared to a reference voltage VREF that determines the maximum current that can be generated in the coils 16,17,18. When the current reaches VREF, the comparator 83 changes its output and resets the flip-flop 81. As a result, the inverter 80, the two-phase non-overlapping clock 89, the energization control circuit 8
The switching control of the upper transistors 4, 5, and 6 is performed via 7 to shut off the upper transistors 4, 5, and 6 over all the nodes A, B, and C. At the same time, switch 9
By releasing 0, the RC discharge circuit 85 is enabled, that is, enabled, and the RC discharge circuit 85 generates a time delay, during which the upper transistors 4, 5, and 6 are kept off. When the voltage on the capacitor of the RC discharge circuit 85 drops below the reference voltage VREF, the output of the comparator 84 is inverted and the flip-flop 81 is toggled to turn on the upper drive transistor corresponding to the phase being driven. As a result, the current ramps up,
That is, it rises on the slope. This series of cycles is repeatedly performed.

【0006】AB相の例を使用して説明を続ける。ま
ず、オン期間中において、ノードA及びBの間のコイル
17及び18を介して電流がランプアップし、オン選択
されている上部トランジスタ4を流れる。
The description will be continued using the example of the AB phase. First, during the ON period, the current ramps up through the coils 17 and 18 between the nodes A and B, and flows through the upper transistor 4 that is selected to be ON.

【0007】次いで、PWMチョップサイクル動作にお
いて上部トランジスタ4がシャットオフされると、ノー
ドAの電位を高状態に保ち、コイル17、及び18内に
電流を維持する為に、下部トランジスタ10と並列な、
フライホイールダイオード13は、順方向にバイアスせ
ねばならない。また下部トランジスタ11はノードBを
低状態に保つためオン状態を維持せねばならない。一
方、PWMチョップサイクルが上部トランジスタ4をシ
ャットオフすると、コイル17及び18が減衰性の電流
源となり且つそれらに格納されているエネルギーが散逸
されなければならない。それは活性駆動コイルへの電圧
が前記PWMモードにおいてターンオフされる場合に、
活性駆動コイル内のフライバックエネルギーに対し、非
整流性接地帰還経路からの下部トランジスタ10への駆
動電流の印加により与えられる。すなわち上部トランジ
スタ4がシャットオフする場合に、下部トランジスタ1
0がターンオンされると該回路は、あたかもコイル17
及び18が2つの抵抗を介して短絡されダイオードが存
在しないかのような様相を呈する。下部トランジスタ1
0、11、12のスイッチング動作は、以下に説明する
如く、通電制御回路87により発生する信号と同期して
同期整流制御回路88により達成される。
Next, when the upper transistor 4 is shut off in the PWM chop cycle operation, the potential of the node A is kept high, and the current in the coils 17 and 18 is maintained in parallel with the lower transistor 10. ,
Flywheel diode 13 must be forward biased. Also, the lower transistor 11 must be kept on to keep node B low. On the other hand, when the PWM chop cycle shuts off the upper transistor 4, the coils 17 and 18 become damping current sources and the energy stored therein must be dissipated. That is, if the voltage to the active drive coil is turned off in the PWM mode,
The flyback energy in the active drive coil is provided by applying a drive current to the lower transistor 10 from a non-rectifying ground return path. That is, when the upper transistor 4 shuts off, the lower transistor 1
When 0 is turned on, the circuit operates as if the coil 17
And 18 are shorted through the two resistors, giving the appearance of no diode. Lower transistor 1
The switching operations of 0, 11, and 12 are achieved by the synchronous rectification control circuit 88 in synchronization with the signal generated by the conduction control circuit 87, as described below.

【0008】図14は、図13の92内に設けられる制
御回路92の一部を詳細化したブロック構成図を示して
いる。図14は、制御回路92の一部としてモータ駆動
回路の1相に対するもののみを示しているが、残りの相
に対しても同様の回路が設けられている。制御回路92
は、上側駆動トランジスタ駆動回路及び下側駆動トラン
ジスタ駆動回路をライン109及び110の通電切替信
号に従って駆動させるように構成された論理回路であ
る。制御回路92に入力されるその他の信号は図13に
示したように、フリップフロップ81からのライン10
8の信号である。上側駆動トランジスタ及び下側駆動ト
ランジスタが同時に活性状態とならないことを確保する
為に、専用的に位相ずれクロック信号を担持する2つの
出力信号V103及びV104をもった2相クロック8
9が設けられている。2相クロック89は上部トランジ
スタをターンオンしたときには下部トランジスタをター
ンオフし、上部トランジスタをターンオフしたときは下
部トランジスタをターンオンするように動作する。
FIG. 14 is a block diagram showing in detail a part of the control circuit 92 provided in 92 in FIG. FIG. 14 shows only a part of the motor drive circuit for one phase as a part of the control circuit 92, but similar circuits are provided for the remaining phases. Control circuit 92
Is a logic circuit configured to drive the upper driving transistor driving circuit and the lower driving transistor driving circuit in accordance with the energization switching signals of the lines 109 and 110. The other signals input to the control circuit 92 are, as shown in FIG.
8 signal. In order to ensure that the upper drive transistor and the lower drive transistor are not activated at the same time, a two-phase clock 8 with two output signals V103 and V104 exclusively carrying a phase shift clock signal
9 are provided. The two-phase clock 89 operates to turn off the lower transistor when the upper transistor is turned on, and to turn on the lower transistor when the upper transistor is turned off.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来の構成ではPWM制御時の同期整流において、PWM
チョップ側の駆動トランジスタが導通状態から非導通状
態に状態が変化した時点から、PWMチョップ側の駆動
トランジスタスタに直列接続された駆動トランジスタが
非導通状態から導通状態に変わる迄の時間及び、PWM
チョップ側の駆動トランジスタに直列接続された駆動ト
ランジスタが導通状態から非導通状態に状態が変化した
時点から、PWMチョップ側の駆動トランジスタが非導
通状態から導通状態に変わるまでの時間を決定する回路
がNANDゲートの遅延時間を利用している為、精度の
高い時間制御が困難なうえ、ばらつきが大きいものとな
る問題があった。
However, in the above-mentioned conventional configuration, in synchronous rectification during PWM control, PWM is not used.
The time from when the drive transistor on the chop side changes from the conductive state to the non-conductive state until the drive transistor connected in series with the drive transistor star on the PWM chop side changes from the non-conductive state to the conductive state, and PWM.
A circuit that determines the time from when the drive transistor connected in series to the chop-side drive transistor changes from the conductive state to the non-conductive state until the PWM chop-side drive transistor changes from the non-conductive state to the conductive state. Since the delay time of the NAND gate is used, there is a problem that it is difficult to control the time with high accuracy and the variation is large.

【0010】また、モータ巻線の最大電流を基準電圧と
比較する時のタイミングにもNANDゲートの遅延が生
じる為、電流帰還制御が不安定になる恐れがあるという
問題があった。
In addition, there is a problem that the timing of comparing the maximum current of the motor winding with the reference voltage also causes a delay of the NAND gate, so that the current feedback control may become unstable.

【0011】本発明は、上記従来の問題点を解決するも
ので、精度の高い時間制御および安定した電流帰還制御
を可能とした、特にNANDゲートの遅延の影響が及び
やすい低消費電力駆動の携帯用のディスクメディア向け
モータ駆動装置を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and realizes highly accurate time control and stable current feedback control. It is an object to provide a motor drive device for a disk media for use.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に本発明のモータ駆動装置は、一端が共通接続され、他
端がそれぞれの相の電源スイッチング回路に接続された
複数相のモータ巻線と、前記電源スイッチング回路であ
って電源から直列に上側駆動スイッチング回路とモータ
巻線接続点と下側駆動スイッチング回路が接続された回
路を複数相備えた電源スイッチング回路と、モータ駆動
通電相を制御する通電制御回路を備えたモータ駆動装置
において、PWM基準信号発生部と、前記PWM基準信
号をセット信号とし、前記モータ用巻線に通電する電流
とトルク指令信号の比較論理をリセット信号としてPW
Mチョッピング信号を生成するフリップフロップ回路
と、前記フリップフロップ回路の出力を遅延させる遅延
回路と、前記フリップフロップ回路の出力と前記遅延回
路の出力と前記通電制御回路の出力信号を基に前記電源
スイッチング回路に対して通電相のスイッチング信号を
与える同期整流制御回路を備え、前記通電相において、
前記同期整流制御回路は、前記フリップフロップ回路の
リセット出力により、前記上下一方の駆動スイッチング
回路をオフに切り替えた後、前記リセット出力より遅延
時間を持つ前記遅延回路の出力により前記上下他方の駆
動スイッチング回路をオンに切り替え、前記フリップフ
ロップ回路のセット出力により、前記オンとなっている
上下他方の駆動スイッチング回路をオフに切り替えた
後、前記セット出力より遅延時間を持つ前記遅延回路の
出力により前記オフとなっている上下一方の駆動スイッ
チング回路をオンに切り替え、前記上下の駆動スイッチ
ング回路が同時にオンにならないように同期整流制御す
ることを特徴とする。
In order to achieve the above object, a motor driving device according to the present invention comprises a plurality of motor windings having one end commonly connected and the other end connected to a power switching circuit for each phase. And a power supply switching circuit comprising a plurality of phases, in which the power supply switching circuit includes a plurality of phases in which an upper drive switching circuit, a motor winding connection point, and a lower drive switching circuit are connected in series from a power supply; And a PWM reference signal generating unit, the PWM reference signal being a set signal, and a comparison logic between a current supplied to the motor winding and a torque command signal being a reset signal.
A flip-flop circuit that generates an M chopping signal; a delay circuit that delays the output of the flip-flop circuit; and the power switching based on an output of the flip-flop circuit, an output of the delay circuit, and an output signal of the conduction control circuit. A synchronous rectification control circuit that supplies a switching signal of an energized phase to the circuit;
The synchronous rectification control circuit switches off the one of the upper and lower drive switching circuits by a reset output of the flip-flop circuit, and then outputs the other of the upper and lower drive switching by an output of the delay circuit having a delay time longer than the reset output. After the circuit is turned on, the upper and lower drive switching circuits that are on are switched off by the set output of the flip-flop circuit, and then the off is performed by the output of the delay circuit having a delay time longer than the set output. Is switched on, and synchronous rectification control is performed so that the upper and lower drive switching circuits are not simultaneously turned on.

【0013】上記構成によれば、モータ駆動装置のPW
M時の同期整流において、確実に上下の駆動スイッチン
グ回路が同時にオンにならないよう同期整流制御するこ
とができる。同期整流制御部分の構成が簡単かつその設
定が容易なものとすることができる。また、上記構成に
よれば、モータ巻線の最大電流を基準電圧と比較する時
の時間に遅延がない為、電流帰還が安定である。
According to the above configuration, the PW of the motor driving device is
In synchronous rectification at the time of M, synchronous rectification control can be performed so that upper and lower drive switching circuits are not simultaneously turned on. The configuration of the synchronous rectification control section can be made simple and its setting can be made easy. Further, according to the above configuration, since there is no delay in comparing the maximum current of the motor winding with the reference voltage, current feedback is stable.

【0014】次に、前記遅延回路が、基準クロックのパ
ルスを基に遅延量を制御するパルス遅延回路であること
が好ましい。上記構成によれば、上下一方の駆動スイッ
チング回路のオンとするタイミングを基準クロックのパ
ルスを基に遅延制御するため、確実に上下の駆動スイッ
チング回路が同時にオンにならないよう同期整流制御す
ることができる。また、上記構成によれば、モータ巻線
の最大電流を基準電圧と比較する時の時間に遅延がない
為、電流帰還が安定である。
Next, it is preferable that the delay circuit is a pulse delay circuit for controlling a delay amount based on a pulse of a reference clock. According to the above configuration, the timing at which one of the upper and lower drive switching circuits is turned on is delay-controlled based on the pulse of the reference clock, so that the synchronous rectification control can be performed so that the upper and lower drive switching circuits are not simultaneously turned on. . Further, according to the above configuration, since there is no delay in comparing the maximum current of the motor winding with the reference voltage, current feedback is stable.

【0015】次に、前記遅延回路が、CR遅延回路であ
ることが好ましい。上記構成によれば、上下一方の駆動
スイッチング回路のオンとするタイミングをCR時定数
を基に遅延制御するため、確実に上下の駆動スイッチン
グ回路が同時にオンにならないよう同期整流制御するこ
とができる。また、上記構成によれば、モータ巻線の最
大電流を基準電圧と比較する時の時間に遅延がない為、
電流帰還が安定である。
Next, it is preferable that the delay circuit is a CR delay circuit. According to the above configuration, since the timing at which one of the upper and lower drive switching circuits is turned on is delay-controlled based on the CR time constant, synchronous rectification control can be reliably performed so that the upper and lower drive switching circuits are not simultaneously turned on. According to the above configuration, there is no delay in comparing the maximum current of the motor winding with the reference voltage,
Current feedback is stable.

【0016】次に、本発明のモータ駆動装置は、前記上
下駆動スイッチング回路に並列に接続されたフライホイ
ルダイオードと、前記フライホイルダイオードの出力を
検出するフライホイルダイオード出力検出部を備え、前
記同期整流制御回路は、前記上下一方の駆動スイッチン
グ回路のオフによってモータ巻線に生じる逆起電力によ
り前記上下他方の駆動スイッチング回路と並列接続され
たフライホイルダイオードに発生する電圧を前記フライ
ホイルダイオード出力検出部が検知した後、前記上下他
方の駆動スイッチング回路をオンすることが好ましい。
Next, a motor drive device according to the present invention comprises a flywheel diode connected in parallel to the up / down drive switching circuit, and a flywheel diode output detection unit for detecting an output of the flywheel diode. The rectification control circuit detects a voltage generated in a flywheel diode connected in parallel to the upper and lower drive switching circuits by a back electromotive force generated in a motor winding by turning off the upper and lower drive switching circuits. It is preferable that the upper and lower drive switching circuits are turned on after the detection by the unit.

【0017】上記構成によれば、上下一方の駆動スイッ
チング回路のオフを出力電圧検出により検知した後、他
方の駆動スイッチング回路をオンとするため、確実に上
下の駆動スイッチング回路が同時にオンにならないよう
同期整流制御することができる。また、上記構成によれ
ば、モータ巻線の最大電流を基準電圧と比較する時の時
間に遅延がない為、電流帰還が安定である。
According to the above configuration, after detecting the off of one of the upper and lower drive switching circuits by detecting the output voltage, the other drive switching circuit is turned on, so that the upper and lower drive switching circuits are surely not turned on at the same time. Synchronous rectification control can be performed. Further, according to the above configuration, since there is no delay in comparing the maximum current of the motor winding with the reference voltage, current feedback is stable.

【0018】また、上記目的を達成するために本発明の
モータ駆動装置は、一端が共通接続され、他端がそれぞ
れの相の電源スイッチング回路に接続された複数相のモ
ータ巻線と、前記電源スイッチング回路であって電源か
ら直列に上側駆動スイッチング回路とモータ巻線接続点
と下側駆動スイッチング回路が接続された回路を複数相
備えた電源スイッチング回路と、モータ駆動通電相を制
御する通電制御回路を備えたモータ駆動装置において、
三角波発振器とトルク指令信号を比較して第1のPWM
チョッピング信号を出力する第1のコンパレータと、前
記三角波発振器とオフセット量を加算したトルク指令信
号を比較して第2のPWMチョッピング信号を出力する
第2のコンパレータと、前記第1のコンパレータ出力と
第2のコンパレータ出力と前記通電制御回路の出力信号
を基に前記電源スイッチング回路に対してスイッチング
信号を与える同期整流制御回路を備え、前記オフセット
量のため、前記第2のPWMチョッピング信号は前記第
1のPWMチョッピング信号より早く立ち上がり、遅延
して立ち下がる信号であり、前記通電相において、前記
同期整流制御回路は、前記第1のコンパレータからの第
1のPWMチョッピング信号により前記上下一方の駆動
スイッチング回路をオフに切り替えた後、前記第2のP
WMチョッピング信号の反転信号により前記上下他方の
駆動スイッチング回路をオンに切り替え、前記第2のコ
ンパレータからの第2のPWMチョッピング信号の反転
信号により前記上下他方の駆動スイッチング回路をオフ
に切り替えた後、前記第1のPWMチョッピング信号に
より前記上下一方の駆動スイッチング回路をオンに切り
替え、前記上下の駆動スイッチング回路が同時にオンに
ならないように同期整流制御することを特徴とする。
According to another aspect of the present invention, there is provided a motor driving device comprising: a plurality of motor windings having one end connected in common and the other end connected to a power switching circuit for each phase; A power supply switching circuit comprising a plurality of phases, in which a switching circuit is connected in series from a power supply to an upper drive switching circuit, a motor winding connection point and a lower drive switching circuit, and an energization control circuit for controlling an energized motor drive phase In the motor drive device provided with
Compare the triangular wave oscillator with the torque command signal to determine the first PWM
A first comparator that outputs a chopping signal, a second comparator that compares a torque command signal obtained by adding the offset amount with the triangular wave oscillator and outputs a second PWM chopping signal, And a synchronous rectification control circuit for providing a switching signal to the power supply switching circuit based on the output of the comparator and the output signal of the energization control circuit. The synchronous rectification control circuit, in the energized phase, uses the first PWM chopping signal from the first comparator to output the one of the upper and lower drive switching circuits. After switching off, the second P
After the upper and lower drive switching circuits are turned on by the inverted signal of the WM chopping signal, and the upper and lower drive switching circuits are turned off by the inverted signal of the second PWM chopping signal from the second comparator, One of the upper and lower drive switching circuits is switched on by the first PWM chopping signal, and synchronous rectification control is performed so that the upper and lower drive switching circuits are not simultaneously turned on.

【0019】上記構成によれば、上下一方の駆動スイッ
チング回路のオンオフとするタイミングを三角波周波数
とトルク指令オフセット電圧により設定しているので、
オンとするとき確実に他方の駆動スイッチング回路より
遅く、また、オフとするとき確実に他方の駆動スイッチ
ング回路より早くすることができ、トランジスタが同時
にオンにならないよう同期整流制御することができる。
According to the above configuration, the timing for turning on and off one of the upper and lower drive switching circuits is set by the triangular wave frequency and the torque command offset voltage.
When it is turned on, it can be made slower than the other drive switching circuit, and when it is turned off, it can be made faster than the other drive switching circuit, and synchronous rectification control can be performed so that the transistors are not turned on at the same time.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施形態1のモー
タ駆動装置について、図面を参照しつつ説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a motor driving device according to a first embodiment of the present invention will be described with reference to the drawings.

【0021】図1は本発明の実施形態1におけるモータ
駆動装置の構成を示し、三相全波モータを駆動するモー
タ駆動装置を示すものである。1は通電制御回路、4〜
15は駆動スイッチング回路であり、4〜6は上側駆動
トランジスタ、10〜12は下側駆動トランジスタであ
る。7〜9および13〜15はフライホイルダイオード
である。21は電流検出抵抗、3はトルク指令信号、2
は基準クロック、25は分周回路、26は両エッジ検出
微分パルス形成回路、V1U〜Wは通電切替信号、19
は電源、22はコンパレータ、23はフリップフロッ
プ、16〜18はモータ巻線、20はモータ巻線の中
点、24は第1の同期整流制御回路、27はパルス遅延
回路である。
FIG. 1 shows a configuration of a motor driving device according to Embodiment 1 of the present invention, and shows a motor driving device for driving a three-phase full-wave motor. 1 is an energization control circuit, 4 to
Reference numeral 15 denotes a drive switching circuit, 4 to 6 are upper drive transistors, and 10 to 12 are lower drive transistors. 7 to 9 and 13 to 15 are flywheel diodes. 21 is a current detection resistor, 3 is a torque command signal, 2
Is a reference clock, 25 is a frequency dividing circuit, 26 is a both-edge detection differential pulse forming circuit, V1U to W are energization switching signals, 19
Is a power supply, 22 is a comparator, 23 is a flip-flop, 16 to 18 are motor windings, 20 is a middle point of the motor winding, 24 is a first synchronous rectification control circuit, and 27 is a pulse delay circuit.

【0022】以上のように構成されたモータ駆動装置に
ついて、以下その動作を説明する。通電切替信号V1U
〜V1Wは通常ホール素子等のセンサーを用い、モータ
の回転軸に対して互いに電気角で120度の位置に配置
され、モータの回転磁界を検出し、通電切替信号を出力
する。また、コイルに発生する逆起電圧を通電切替信号
として利用する場合もある。通電制御回路1はモータの
回転磁界の変化を検知した通電切替信号に応じて、巻線
16〜18の各相ごとに通電を切り替え、上側駆動トラ
ンジスタ4〜6および下側駆動トランジスタ10〜12
の各ベースに対して120度の通電角で切り替えられた
信号を与える。上側駆動トランジスタ4〜6および下側
駆動トランジスタ10〜12はそれぞれ、モータ巻線1
6〜18と接続されており、通電制御回路1から120
度の通電角ごとに順次通電する為の信号が出力される。
前記通電制御回路1の出力信号が、PWM動作と同期整
流動作とを制御する第1の同期整流制御回路24に入力
され、第1の同期整流制御回路24の出力信号が上側駆
動トランジスタ4〜6および下側駆動トランジスタ10
〜12の各ベースに入力される。
The operation of the motor driving device configured as described above will be described below. Energization switching signal V1U
.About.V1W normally uses a sensor such as a Hall element and is arranged at a position of 120 electrical degrees with respect to the rotation axis of the motor, detects the rotating magnetic field of the motor, and outputs an energization switching signal. In some cases, a back electromotive voltage generated in the coil is used as a conduction switching signal. The energization control circuit 1 switches energization for each phase of the windings 16 to 18 according to an energization switching signal that detects a change in the rotating magnetic field of the motor, and controls the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12.
To the respective bases, a signal switched at a conduction angle of 120 degrees is given. The upper driving transistors 4 to 6 and the lower driving transistors 10 to 12 are respectively connected to the motor winding 1.
6 to 18 and the energization control circuits 1 to 120
A signal for energizing sequentially at each energizing angle of degrees is output.
The output signal of the energization control circuit 1 is input to a first synchronous rectification control circuit 24 that controls a PWM operation and a synchronous rectification operation, and the output signal of the first synchronous rectification control circuit 24 is And lower drive transistor 10
-12 are input to each base.

【0023】次に、上側駆動トランジスタ4〜6と、下
側駆動トランジスタ10〜12のスイッチング制御につ
いて説明する。下側駆動トランジスタ10〜12のう
ち、前記通電切替回路により通電された下側駆動トラン
ジスタ(例えば10)が第1の同期整流制御回路24に
よりPWMチョップで非導通状態になった時、上側駆動
トランジスタ4〜6のうち、PWMチョップ動作してい
る上側駆動トランジスタ(10)に対応して直列接続さ
れている上側駆動トランジスタ(ここでは4)が導通状
態となる。次に、非導通状態となっている下側駆動トラ
ンジスタに電流が流れ、再びPWMチョップ側の下側駆
動トランジスタ10〜12(ここでは10)が導通状態
となる時に、下側駆動トランジスタ(10)に対応して
直列接続されている上側駆動トランジスタ(ここでは
4)が非導通状態となる。本実施形態1は下側駆動トラ
ンジスタ10〜12をチョッピングしているが、上側駆
動トランジスタ4〜6をチョッピングし、下側駆動トラ
ンジスタ10〜12を同期整流制御すれば同様の動作を
する。
Next, switching control of the upper driving transistors 4 to 6 and the lower driving transistors 10 to 12 will be described. When the lower drive transistor (for example, 10) of the lower drive transistors 10 to 12 that is energized by the energization switching circuit is turned off by the PWM chop by the first synchronous rectification control circuit 24, the upper drive transistor Among 4 to 6, the upper drive transistor (here, 4) connected in series corresponding to the upper drive transistor (10) performing the PWM chopping operation becomes conductive. Next, when a current flows through the non-conducting lower driving transistor, and the lower driving transistors 10 to 12 (here, 10) on the PWM chop side are turned on again, the lower driving transistor (10) , The upper drive transistor (4 in this case) connected in series becomes non-conductive. Although the first embodiment chops the lower drive transistors 10 to 12, the same operation is performed by chopping the upper drive transistors 4 to 6 and performing synchronous rectification control on the lower drive transistors 10 to 12.

【0024】次に、図2は図1のブロック図のうち、特
に、第1の同期整流制御回路24とパルス遅延回路27
の構成を詳細化したブロック図であり、1相のモータ駆
動トランジスタ回路に対するもののみを示したものであ
る。1相に対するもののみを示しているが、残りの相に
対しても同様の回路が設けられている。例として上側駆
動トランジスタ4、下側駆動トランジスタ10、モータ
巻線18に対する相のものを示す。
FIG. 2 is a block diagram showing the first synchronous rectification control circuit 24 and the pulse delay circuit 27 shown in FIG.
Is a detailed block diagram of the configuration of FIG. 1, showing only the configuration for a one-phase motor drive transistor circuit. Only one phase is shown, but similar circuits are provided for the remaining phases. By way of example, the phases for the upper drive transistor 4, the lower drive transistor 10, and the motor winding 18 are shown.

【0025】1は通電制御回路、4と10は駆動トラン
ジスタ、7と13はフライホイルダイオード、21は電
流検出抵抗、3はトルク指令信号、2は基準クロック、
25は分周回路、26は両エッジ検出微分パルス形成回
路、V1U〜V1Wは通電切替信号、19は電源、22
はコンパレータ、23はフリップフロップ、18はモー
タ巻線、20はモータ巻線の中点、24は第1の同期整
流制御回路、27はパルス遅延回路である。
1 is an energization control circuit, 4 and 10 are drive transistors, 7 and 13 are flywheel diodes, 21 is a current detection resistor, 3 is a torque command signal, 2 is a reference clock,
25 is a frequency dividing circuit, 26 is a both edge detection differential pulse forming circuit, V1U to V1W are energization switching signals, 19 is a power supply, 22
Is a comparator, 23 is a flip-flop, 18 is a motor winding, 20 is a middle point of the motor winding, 24 is a first synchronous rectification control circuit, and 27 is a pulse delay circuit.

【0026】以上の図2のように構成された本実施形態
1のモータ駆動制御装置の動作について、図3を用いて
説明する。基準クロック2の出力信号は図3のV2であ
る。V2の信号が分周回路25に入力され、V25が出
力される。V25の立ち上がりエッジと立ち下がりエッ
ジを両エッジ検出微分パルス形成回路26が検出し微分
パルスV26を出力する。このV26がフリップフロッ
プ回路23のセット信号となる。
The operation of the motor drive control device of the first embodiment configured as shown in FIG. 2 will be described with reference to FIG. The output signal of the reference clock 2 is V2 in FIG. The signal of V2 is input to the frequency dividing circuit 25, and V25 is output. The rising edge and the falling edge of V25 are detected by the both-edge detecting differential pulse forming circuit 26, and the differential pulse V26 is output. This V26 becomes a set signal of the flip-flop circuit 23.

【0027】次に、モータ巻線18に流れている電流は
電流検出抵抗21に流れ、電流検出抵抗21にV21の
電圧を発生させる。このV21とトルク指令信号3の出
力信号であるV3が比較器であるコンパレータ22に入
力される。コンパレータ22は、V21がV3を越えた
時、つまりトルク指令出力信号に相当するモータ駆動電
流がモータ巻線18に流れた時に、V22に示すように
フリップフロップ23に対しリセット信号を出力する。
Next, the current flowing through the motor winding 18 flows through the current detection resistor 21 and causes the current detection resistor 21 to generate a voltage V21. The V21 and the output signal V3 of the torque command signal 3 are input to a comparator 22 which is a comparator. The comparator 22 outputs a reset signal to the flip-flop 23 as indicated by V22 when V21 exceeds V3, that is, when a motor drive current corresponding to the torque command output signal flows through the motor winding 18.

【0028】フリップフロップ23の出力V23はパル
ス遅延回路27に入力され、基準クロック2の出力であ
るV2の1周期分の遅延パルスV35を出力する。次
に、前記パルス遅延回路27の出力信号V35と前記フ
リップフロップ23の出力信号V23が第1の同期整流
制御回路24に入力される。まず、V23とV35は第
1の同期整流制御回路24内のAND31によりV31
が出力される。このV31はPWMチョッピングの信号
であり、このV31と通電制御回路1の出力信号で12
0度通電の信号であるV1bとを入力信号とするAND
32によりV32が出力され、下側駆動トランジスタ1
0を導通状態または、非導通状態と変化させる。この
時、下側駆動トランジスタ10が導通状態から非導通状
態に変化するタイミングはトルク指令出力信号に相当す
るモータ駆動電流がモータ巻線に流れた時のタイミング
でありフリップフロップ23のリセット信号に同期した
ものである。また、下側駆動トランジスタ10が非導通
状態から導通状態に変化するタイミングは、フリップフ
ロップ23のセット信号であるV26から基準クロック
の1周期遅延したタイミングである。
The output V23 of the flip-flop 23 is input to the pulse delay circuit 27, and outputs a delayed pulse V35 for one cycle of V2, which is the output of the reference clock 2. Next, the output signal V35 of the pulse delay circuit 27 and the output signal V23 of the flip-flop 23 are input to the first synchronous rectification control circuit 24. First, V23 and V35 are set to V31 by AND31 in the first synchronous rectification control circuit 24.
Is output. This V31 is a PWM chopping signal.
AND using V1b which is a 0-degree conduction signal as an input signal
32 outputs V32, and the lower drive transistor 1
0 is changed to a conductive state or a non-conductive state. At this time, the timing at which the lower drive transistor 10 changes from the conductive state to the non-conductive state is the timing when the motor drive current corresponding to the torque command output signal flows through the motor winding and is synchronized with the reset signal of the flip-flop 23. It was done. The timing at which the lower drive transistor 10 changes from the non-conductive state to the conductive state is a timing delayed by one cycle of the reference clock from V26 which is the set signal of the flip-flop 23.

【0029】次に、V23とV35は第1の同期整流制
御回路24内のNOR29によりV29が出力される。
このV29と下側駆動トランジスタ回路の120度通電
信号である通電制御回路1の出力信号V1bがNAND
30に入力される。NAND30出力信号と上側駆動ト
ランジスタ回路の120度通電信号である通電制御回路
1の出力信号V1aの反転出力がNAND28に入力さ
れてV28が出力され、上側駆動トランジスタ4を導通
状態または非導通状態へと変化させる。
Next, V29 and V35 are output by the NOR 29 in the first synchronous rectification control circuit 24.
This V29 and the output signal V1b of the conduction control circuit 1, which is a 120-degree conduction signal of the lower drive transistor circuit, are NAND
30 is input. An inverted output of the NAND30 output signal and the output signal V1a of the conduction control circuit 1, which is a 120-degree conduction signal of the upper drive transistor circuit, is input to the NAND 28, and V28 is output, and the upper drive transistor 4 is turned on or off. Change.

【0030】以上、図3の出力信号V32、V28、V
1a、V1bより明らかなように、下側駆動トランジス
タ10がPWMチョップ動作していない時は、上側駆動
トランジスタ4はV1aの120度通電信号により通電
状態または、非通電状態となる。下側駆動トランジスタ
10がV1bの120度通電信号を受け、PWMチョッ
プ動作している時の上側駆動トランジスタ4は同期整流
制御される。ここで、下側駆動トランジスタ10が導通
状態の時、上側駆動トランジスタ4は非導通状態にあ
り、下側駆動トランジスタ10が非導通状態の時には、
上側駆動トランジスタ4は導通状態になる。さらに上側
駆動トランジスタ4が導通状態から非導通状態に変わる
タイミングは、フリップフロップ23のセット信号V2
6に同期しており、上側駆動トランジスタ4が非導通状
態から導通状態に変わるタイミングはV35に同期して
おり、これはトルク指令出力信号に相当するモータ駆動
電流がモータ巻線に流れた時のタイミングであるフリッ
プフロップ23のリセット信号V22から基準クロック
1周期遅延したタイミングである。よって下側駆動トラ
ンジスタ10がPWMチョップ動作している時に上側駆
動トランジスタ4は同期整流動作し、上側駆動または下
側トランジスタ回路それぞれの状態切替は、基準クロッ
クに従った遅延処理による時間制御を行うことができ、
同時に導通状態が存在しないことを確実にすることがで
きる。さらにトルク指令出力信号に相当するモータ駆動
電流がモータ巻線に流れた時のタイミングでPWM動作
させることができるため、電流帰還制御を安定なものに
することができる。
The output signals V32, V28, V in FIG.
As is clear from 1a and V1b, when the lower drive transistor 10 is not performing the PWM chopping operation, the upper drive transistor 4 is turned on or off by the 120 ° turn-on signal of V1a. When the lower drive transistor 10 receives the 120 ° conduction signal of V1b and performs the PWM chopping operation, the upper drive transistor 4 is controlled by synchronous rectification. Here, when the lower drive transistor 10 is in a conductive state, the upper drive transistor 4 is in a non-conductive state, and when the lower drive transistor 10 is in a non-conductive state,
The upper drive transistor 4 becomes conductive. The timing at which the upper drive transistor 4 changes from the conductive state to the non-conductive state is determined by the set signal V2 of the flip-flop 23.
6, and the timing at which the upper drive transistor 4 changes from the non-conductive state to the conductive state is synchronized with V35. This is because the motor drive current corresponding to the torque command output signal flows through the motor winding. This is a timing delayed by one cycle of the reference clock from the reset signal V22 of the flip-flop 23 which is the timing. Therefore, when the lower drive transistor 10 performs the PWM chopping operation, the upper drive transistor 4 performs the synchronous rectification operation, and the state switching of the upper drive or the lower transistor circuit is performed by time control by delay processing according to the reference clock. Can be
At the same time, it can be ensured that no conduction state exists. Furthermore, since the PWM operation can be performed at the timing when the motor drive current corresponding to the torque command output signal flows through the motor winding, the current feedback control can be stabilized.

【0031】(実施形態2)次に本発明のモータ駆動装
置の実施形態2について、図4、5、6に基づき説明す
る。
(Embodiment 2) Next, Embodiment 2 of the motor drive device of the present invention will be described with reference to FIGS.

【0032】図4は本発明の実施形態2におけるモータ
駆動装置の構成を示し、三相全波モータを駆動するモー
タ駆動装置を示すものである。1は通電制御回路、4〜
15は駆動スイッチング回路であり、4〜6は上側駆動
トランジスタ、10〜12は下側駆動トランジスタであ
る。7〜9および13〜15はフライホイルダイオード
である。21は電流検出抵抗、3はトルク指令信号、3
9はPWM基準信号、V1U〜Wは通電切替信号、19
は電源、22はコンパレータ、23はフリップフロッ
プ、16〜18はモータ巻線、20はモータ巻線の中
点、37は第2の同期整流制御回路、38はCR遅延回
路である。
FIG. 4 shows a configuration of a motor drive device according to a second embodiment of the present invention, and shows a motor drive device for driving a three-phase full-wave motor. 1 is an energization control circuit, 4 to
Reference numeral 15 denotes a drive switching circuit, 4 to 6 are upper drive transistors, and 10 to 12 are lower drive transistors. 7 to 9 and 13 to 15 are flywheel diodes. 21 is a current detection resistor, 3 is a torque command signal, 3
9 is a PWM reference signal, V1U to W are energization switching signals, 19
Is a power supply, 22 is a comparator, 23 is a flip-flop, 16 to 18 are motor windings, 20 is a middle point of the motor windings, 37 is a second synchronous rectification control circuit, and 38 is a CR delay circuit.

【0033】以上のように構成されたモータ駆動装置に
ついて、その動作を説明する。通電切替信号V1U〜V
1W、通電制御回路1、上側駆動トランジスタ4〜6お
よび下側駆動トランジスタ10〜12など同じ番号で引
用されているものの動作は実施形態1で説明したものと
同様である。つまり、通電切替信号V1U〜V1Wは通
常ホール素子等のセンサーを用い、モータの回転軸に対
して互いに電気角で120度の位置に配置され、モータ
の回転磁界を検出し、通電切替信号を出力する。また、
コイルに発生する逆起電圧を通電切替信号として利用す
る場合もある。通電制御回路1はモータの回転磁界の変
化を検知した通電切替信号に応じて、巻線16〜18の
各相ごとに通電を切り替え、上側駆動トランジスタ4〜
6および下側駆動トランジスタ10〜12の各ベースに
対して120度の通電角で切り替えられた信号を与え
る。上側駆動トランジスタ4〜6および下側駆動トラン
ジスタ10〜12はそれぞれ、モータ巻線16〜18と
接続されており、通電制御回路1から120度の通電角
ごとに順次通電する為の信号が出力される。前記通電制
御回路1の出力信号が、PWM動作と同期整流動作とを
制御する第2の同期整流制御回路37に入力され、第2
の同期整流制御回路37の出力信号が上側駆動トランジ
スタ4〜6および下側駆動トランジスタ10〜12の各
ベースに入力される。
The operation of the motor driving device configured as described above will be described. Energization switching signals V1U to V
The operation of 1 W, the energization control circuit 1, the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12, which are referred to by the same reference numerals, are the same as those described in the first embodiment. In other words, the energization switching signals V1U to V1W are usually arranged at 120 electrical degrees with respect to the rotation axis of the motor using a sensor such as a Hall element, detect the rotating magnetic field of the motor, and output the energization switching signal. I do. Also,
In some cases, the back electromotive voltage generated in the coil is used as the energization switching signal. The energization control circuit 1 switches energization for each phase of the windings 16 to 18 in response to an energization switching signal that detects a change in the rotating magnetic field of the motor.
6 and the bases of the lower drive transistors 10 to 12 are supplied with a signal switched at a conduction angle of 120 degrees. The upper drive transistors 4 to 6 and the lower drive transistors 10 to 12 are connected to the motor windings 16 to 18, respectively, and output signals for sequentially energizing the energizing control circuit 1 at every energizing angle of 120 degrees. You. An output signal of the energization control circuit 1 is input to a second synchronous rectification control circuit 37 for controlling a PWM operation and a synchronous rectification operation,
Is output to the bases of the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12.

【0034】次に、上側駆動トランジスタ4〜6と、下
側駆動トランジスタ10〜12のスイッチング制御につ
いて説明する。下側駆動トランジスタ10〜12のう
ち、前記通電切替回路により通電された下側駆動トラン
ジスタ(例えば10)が第2の同期整流制御回路37に
よりPWMチョップで非導通状態になった時、上側駆動
トランジスタ4〜6のうち、PWMチョップ動作してい
る上側駆動トランジスタ(10)に対応して直列接続さ
れている上側駆動トランジスタ(ここでは4)が導通状
態となる。次に、非導通状態となっている下側駆動トラ
ンジスタに電流が流れ、再びPWMチョップ側の下側駆
動トランジスタ10〜12(ここでは10)が導通状態
となる時に、下側駆動トランジスタ(10)に対応して
直列接続されている上側駆動トランジスタ(ここでは
4)が非導通状態となる。本実施形態2は下側駆動トラ
ンジスタ10〜12をチョッピングしているが、上側駆
動トランジスタ4〜6をチョッピングし、下側駆動トラ
ンジスタ10〜12を同期整流制御すれば同様の動作を
する。
Next, switching control of the upper driving transistors 4 to 6 and the lower driving transistors 10 to 12 will be described. When the lower drive transistor (for example, 10) energized by the energization switching circuit becomes non-conductive by the PWM chop by the second synchronous rectification control circuit 37 among the lower drive transistors 10 to 12, the upper drive transistor Among 4 to 6, the upper drive transistor (here, 4) connected in series corresponding to the upper drive transistor (10) performing the PWM chopping operation becomes conductive. Next, when a current flows through the non-conducting lower driving transistor, and the lower driving transistors 10 to 12 (here, 10) on the PWM chop side are turned on again, the lower driving transistor (10) , The upper drive transistor (4 in this case) connected in series becomes non-conductive. Although the second embodiment chops the lower drive transistors 10 to 12, the same operation is performed if the upper drive transistors 4 to 6 are chopped and the lower drive transistors 10 to 12 are synchronously rectified.

【0035】次に、図5は図4のブロック図のうち特に
第2の同期整流制御回路37とCR遅延回路38の構成
を詳細化したブロック図であり、1相のモータ駆動回路
に対するもののみを示したものである。1相に対するも
ののみを示しているが、残りの相に対しても同様の回路
が設けられている。例として上側駆動トランジスタ4、
下側駆動トランジスタ10、モータ巻線18に対する相
のものを示す。
FIG. 5 is a detailed block diagram of the second synchronous rectification control circuit 37 and the CR delay circuit 38 in the block diagram of FIG. It is shown. Only one phase is shown, but similar circuits are provided for the remaining phases. As an example, the upper driving transistor 4,
The phase diagram for the lower drive transistor 10 and the motor winding 18 is shown.

【0036】図5において、1は通電制御回路、4と1
0は駆動トランジスタ、7と13はフライホイルダイオ
ード、21は電流検出抵抗、3はトルク指令信号、39
はPWM基準信号、V1U〜V1Wは通電切替信号、1
9は電源、22はコンパレータ、23はフリップフロッ
プ、18はモータ巻線、20はモータ巻線の中点、37
は同期整流制御回路、38はCR遅延回路である。
In FIG. 5, reference numeral 1 denotes an energization control circuit;
0 is a drive transistor, 7 and 13 are flywheel diodes, 21 is a current detection resistor, 3 is a torque command signal, 39
Is a PWM reference signal, V1U to V1W are energization switching signals,
9 is a power supply, 22 is a comparator, 23 is a flip-flop, 18 is a motor winding, 20 is a middle point of the motor winding, 37
Is a synchronous rectification control circuit, and 38 is a CR delay circuit.

【0037】以上、図5のように構成された本実施形態
2のモータ駆動制御装置の動作について図6を用いて説
明する。PWM基準信号39の出力信号は図6のV39
である。V39の信号がフリップフロップ回路23のセ
ット信号となる。
The operation of the motor drive control device according to the second embodiment configured as shown in FIG. 5 will be described with reference to FIG. The output signal of the PWM reference signal 39 is V39 in FIG.
It is. The signal of V39 becomes the set signal of the flip-flop circuit 23.

【0038】次に、モータ巻線18に流れている電流は
電流検出抵抗21に流れ、電流検出抵抗21にV21の
電圧を発生させる。このV21とトルク指令信号3の出
力信号であるV3が比較器であるコンパレータ22に入
力される。コンパレータ22は、V21がV3を越えた
時、つまりトルク指令出力信号に相当するモータ駆動電
流がモータ巻線18に流れた時に、V22に示すように
フリップフロップ23に対しリセット信号を出力する。
Next, the current flowing through the motor winding 18 flows through the current detection resistor 21 and causes the current detection resistor 21 to generate a voltage V21. The V21 and the output signal V3 of the torque command signal 3 are input to a comparator 22 which is a comparator. The comparator 22 outputs a reset signal to the flip-flop 23 as indicated by V22 when V21 exceeds V3, that is, when a motor drive current corresponding to the torque command output signal flows through the motor winding 18.

【0039】フリップフロップ23の出力V23はCR
遅延回路38に入力され、CRの時定数で決まる遅延パ
ルスV46を出力する。次に、CR遅延回路38の出力
信号V46と前記フリップフロップ23の出力信号V2
3が第2の同期整流制御回路37に入力される。まず、
V23とV46は第2の同期整流制御回路37内のAN
D41によりV41が出力される。このV41はPWM
チョッピングの信号であり、このV41と通電制御回路
1の出力信号で120度通電の信号であるV1bとを入
力信号とするAND42でV42が出力され、下側駆動
トランジスタ10を導通状態または、非導通状態と変化
させる。この時、下側駆動トランジスタ10が導通状態
から非導通状態に変化するタイミングはトルク指令出力
信号に相当するモータ駆動電流がモータ巻線18に流れ
た時のタイミングであり、フリップフロップ23のリセ
ット信号に同期したものとなる。また、下側駆動トラン
ジスタ10が非導通状態から導通状態に変化するタイミ
ングは、フリップフロップ23のセット信号であるV3
9からCR遅延回路38のCR時定数遅延したタイミン
グである。
The output V23 of the flip-flop 23 is CR
It is input to the delay circuit 38 and outputs a delay pulse V46 determined by the time constant of CR. Next, the output signal V46 of the CR delay circuit 38 and the output signal V2 of the flip-flop 23
3 is input to the second synchronous rectification control circuit 37. First,
V23 and V46 are the ANs in the second synchronous rectification control circuit 37.
V41 is output by D41. This V41 is PWM
A signal V42 is output from an AND 42 which is a chopping signal, and the input signal is V41 and the output signal of the conduction control circuit 1 is V1b which is a 120-degree conduction signal, and the lower drive transistor 10 is turned on or off. Change the state. At this time, the timing when the lower drive transistor 10 changes from the conductive state to the non-conductive state is the timing when the motor drive current corresponding to the torque command output signal flows through the motor winding 18 and the reset signal of the flip-flop 23 Will be synchronized with The timing at which the lower drive transistor 10 changes from the non-conductive state to the conductive state is determined by the set signal V3 of the flip-flop 23.
This is the timing delayed from 9 by the CR time constant of the CR delay circuit 38.

【0040】次にV23とV46は第2の同期整流制御
回路37内のNOR47によりV47が出力される。こ
のV47と下側駆動トランジスタの120度通電信号で
ある通電制御回路1の出力信号V1bがNAND40に
入力される。NAND40出力信号と上側駆動トランジ
スタの120度通電信号である通電制御回路1の出力信
号V1aの反転出力がNAND49に入力されてV49
が出力され、上側駆動トランジスタ4を、導通状態また
は非導通状態へと変化させる。
Next, V23 and V46 are output as V47 by the NOR 47 in the second synchronous rectification control circuit 37. The output signal V <b> 1 b of the conduction control circuit 1, which is the V47 and the 120-degree conduction signal of the lower drive transistor, is input to the NAND 40. The NAND40 output signal and an inverted output of the output signal V1a of the conduction control circuit 1, which is a 120-degree conduction signal of the upper driving transistor, are input to the NAND49 and are output to the V49.
Is output to change the upper drive transistor 4 to a conductive state or a non-conductive state.

【0041】以上、図6の出力信号V42、V49、V
1a、V1bより明らかなように、下側駆動トランジス
タ10がPWMチョップ動作していない時は、上側駆動
トランジスタ4はV1aの120度通電信号により通電
状態または非通電状態となる。下側駆動トランジスタ1
0がV1bの120度通電信号を受け、PWMチョップ
動作している時は、上側駆動トランジスタ4は同期整流
制御される。下側駆動トランジスタ10が導通状態の
時、上側駆動トランジスタ4は非導通状態にあり、下側
駆動トランジスタ10が非導通状態の時には、上側駆動
トランジスタ4は導通状態になる。さらに上側駆動トラ
ンジスタ4が導通状態から非導通状態に変わるタイミン
グは、フリップフロップ23のセット信号V39に同期
しており、上側駆動トランジスタ4が非導通状態から導
通状態に変わるタイミングはトルク指令出力信号に相当
するモータ駆動電流がモータ巻線に流れた時のタイミン
グであるフリップフロップ23のリセット信号V22か
らCR時定数遅延したタイミングである。
As described above, the output signals V42, V49, V in FIG.
As is clear from 1a and V1b, when the lower drive transistor 10 is not performing the PWM chopping operation, the upper drive transistor 4 is turned on or off by the 120 ° turn-on signal of V1a. Lower drive transistor 1
When 0 receives the 120 ° conduction signal of V1b and the PWM chopping operation is performed, the upper drive transistor 4 is controlled by synchronous rectification. When the lower drive transistor 10 is conductive, the upper drive transistor 4 is nonconductive, and when the lower drive transistor 10 is nonconductive, the upper drive transistor 4 is conductive. Further, the timing at which the upper drive transistor 4 changes from the conductive state to the non-conductive state is synchronized with the set signal V39 of the flip-flop 23, and the timing at which the upper drive transistor 4 changes from the non-conductive state to the conductive state corresponds to the torque command output signal. This is a timing delayed by a CR time constant from the reset signal V22 of the flip-flop 23, which is the timing when the corresponding motor drive current flows through the motor winding.

【0042】よって下側駆動トランジスタ10がPWM
チョップ動作している時に上側駆動トランジスタ4は同
期整流動作し、上側駆動または下側駆動トランジスタ回
路それぞれの状態切替時は、CR時定数分の遅延に従っ
た遅延処理による時間制御を行うことができ、同時に導
通状態が存在しないことを確実にすることができる。さ
らにトルク指令出力信号に相当するモータ駆動電流がモ
ータ巻線18に流れた時のタイミングでPWM動作させ
ることができるため、電流帰還制御を安定なものにする
ことができる。
Therefore, the lower drive transistor 10 is PWM
During the chop operation, the upper drive transistor 4 performs a synchronous rectification operation, and at the time of switching the state of each of the upper drive transistor and the lower drive transistor circuit, time control can be performed by delay processing according to a delay corresponding to the CR time constant. At the same time, it can be ensured that no conduction state exists. Further, since the PWM operation can be performed at the timing when the motor drive current corresponding to the torque command output signal flows to the motor winding 18, the current feedback control can be stabilized.

【0043】(実施形態3)次に本発明のモータ駆動装
置の実施形態3について、図7、8、9に基づいて説明
する。
Third Embodiment Next, a third embodiment of the motor drive device of the present invention will be described with reference to FIGS.

【0044】図7は本発明の実施形態3におけるモータ
駆動装置の構成を示し、三相全波モータを駆動するモー
タ駆動装置を示すものである。1は通電制御回路、4〜
15は駆動スイッチング回路であり、4〜6は上側駆動
トランジスタ、10〜12は下側駆動トランジスタであ
る。7〜9および13〜15はフライホイルダイオード
である。21は電流検出抵抗、3はトルク指令信号、3
9はPWM基準信号、V1U〜V1Wは通電切替信号、
19は電源、22はコンパレータ、23はフリップフロ
ップ、16〜18はモータ巻線、20はモータ巻線の中
点、50は第3の同期整流制御回路、38はCR遅延回
路、51は出力電圧検出回路、52は出力電圧検出用電
源である。
FIG. 7 shows the structure of a motor driving device according to Embodiment 3 of the present invention, and shows a motor driving device for driving a three-phase full-wave motor. 1 is an energization control circuit, 4 to
Reference numeral 15 denotes a drive switching circuit, 4 to 6 are upper drive transistors, and 10 to 12 are lower drive transistors. 7 to 9 and 13 to 15 are flywheel diodes. 21 is a current detection resistor, 3 is a torque command signal, 3
9 is a PWM reference signal, V1U to V1W are energization switching signals,
19 is a power supply, 22 is a comparator, 23 is a flip-flop, 16 to 18 are motor windings, 20 is a middle point of the motor winding, 50 is a third synchronous rectification control circuit, 38 is a CR delay circuit, and 51 is an output voltage. The detection circuit 52 is an output voltage detection power supply.

【0045】以上のように構成されたモータ駆動装置に
ついて、その動作を説明する。通電切替信号V1U〜V
1W、通電制御回路1、上側駆動トランジスタ4〜6お
よび下側駆動トランジスタ10〜12など同じ番号で引
用されているものは実施形態1で説明したものと同様で
ある。つまり、通電切替信号V1U〜V1Wは通常ホー
ル素子等のセンサーを用い、モータの回転軸に対して互
いに電気角で120度の位置に配置され、モータの回転
磁界を検出し、通電切替信号を出力する。また、コイル
に発生する逆起電圧を通電切替信号として利用する場合
もある。通電制御回路1はモータの回転磁界の変化を検
知した通電切替信号に応じて、巻線16〜18の各相ご
とに通電を切り替え、上側駆動トランジスタ4〜6およ
び下側駆動トランジスタ10〜12の各ベースに対して
120度の通電角で切り替えられた信号を与える。上側
駆動トランジスタ4〜6および下側駆動トランジスタ1
0〜12はそれぞれ、モータ巻線16〜18と接続され
ており、通電制御回路1から120度の通電角ごとに順
次通電する為の信号が出力される。通電制御回路1の出
力信号が、PWM動作と同期整流動作とを制御する第3
の同期整流制御回路50に入力され、第3の同期整流制
御回路50の出力信号が上側駆動トランジスタ4〜6お
よび下側駆動トランジスタ10〜12の各ベースに入力
される。
The operation of the motor driving device configured as described above will be described. Energization switching signals V1U to V
1W, the energization control circuit 1, the upper drive transistors 4 to 6, and the lower drive transistors 10 to 12, which are denoted by the same reference numerals, are the same as those described in the first embodiment. In other words, the energization switching signals V1U to V1W are usually arranged at 120 electrical degrees with respect to the rotation axis of the motor using a sensor such as a Hall element, detect the rotating magnetic field of the motor, and output the energization switching signal. I do. In some cases, a back electromotive voltage generated in the coil is used as a conduction switching signal. The energization control circuit 1 switches energization for each phase of the windings 16 to 18 according to an energization switching signal that detects a change in the rotating magnetic field of the motor, and switches the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12. A signal switched at a conduction angle of 120 degrees is given to each base. Upper drive transistors 4 to 6 and lower drive transistor 1
Signals 0 to 12 are connected to the motor windings 16 to 18, respectively, and a signal for sequentially energizing the energizing control circuit 1 at every energizing angle of 120 degrees is output. An output signal of the energization control circuit 1 controls a PWM operation and a synchronous rectification operation.
, And the output signal of the third synchronous rectification control circuit 50 is input to each base of the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12.

【0046】次に、上側駆動トランジスタ4〜6と、下
側駆動トランジスタ10〜12のスイッチング制御につ
いて説明する。下側駆動トランジスタ10〜12のう
ち、前記通電切替回路により通電された下側駆動トラン
ジスタ(例えば10)が第3の同期整流制御回路50に
よりPWMチョップで非導通状態になった時、上側駆動
トランジスタ4〜6のうち、PWMチョップ動作してい
る上側駆動トランジスタ(10)に対応して直列接続さ
れている上側駆動トランジスタ(ここでは4)が導通状
態となる。次に、非導通状態となっている下側駆動トラ
ンジスタに電流が流れ、再びPWMチョップ側の下側駆
動トランジスタ10〜12(ここでは10)が導通状態
となる時に、下側駆動トランジスタ(10)に対応して
直列接続されている上側駆動トランジスタ(ここでは
4)が非導通状態となる。本実施形態3は下側駆動トラ
ンジスタ10〜12をチョッピングしているが、上側駆
動トランジスタ4〜6をチョッピングし、下側駆動トラ
ンジスタ10〜12を同期整流制御すれば同様の動作を
する。
Next, switching control of the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12 will be described. When the lower drive transistor (for example, 10) energized by the energization switching circuit becomes non-conductive by the PWM chop by the third synchronous rectification control circuit 50 among the lower drive transistors 10 to 12, the upper drive transistor Among 4 to 6, the upper drive transistor (here, 4) connected in series corresponding to the upper drive transistor (10) performing the PWM chopping operation becomes conductive. Next, when a current flows through the non-conducting lower driving transistor, and the lower driving transistors 10 to 12 (here, 10) on the PWM chop side are turned on again, the lower driving transistor (10) , The upper drive transistor (4 in this case) connected in series becomes non-conductive. Although the third embodiment chops the lower drive transistors 10 to 12, the same operation is performed if the upper drive transistors 4 to 6 are chopped and the lower drive transistors 10 to 12 are synchronously rectified.

【0047】次に、図8は図7のブロック図のうち、特
に、第3の同期整流制御回路50、出力電圧検出回路5
1、CR遅延回路38の構成を詳細化したブロック図で
あり、1相のモータ駆動回路に対するもののみを示した
ものである。例として上側駆動トランジスタ4、下側駆
動トランジスタ10、モータ巻線18に対する相のもの
を示す。
FIG. 8 is a block diagram showing the third synchronous rectification control circuit 50 and the output voltage detection circuit 5 shown in FIG.
1. A block diagram showing the configuration of the CR delay circuit 38 in detail, and shows only a one-phase motor drive circuit. By way of example, the phases for the upper drive transistor 4, the lower drive transistor 10, and the motor winding 18 are shown.

【0048】図8において、1は通電制御回路、4と1
0は駆動トランジスタ、7と13はフライホイルダイオ
ード、21は電流検出抵抗、3はトルク指令信号、39
はPWM基準信号、V1U〜V1Wは通電切替信号、1
9は電源、22はコンパレータ、23はフリップフロッ
プ、18はモータ巻線、20はモータ巻線の中点、50
は第3の同期整流制御回路、38はCR遅延回路、51
は出力電圧検出回路である。
In FIG. 8, reference numeral 1 denotes an energization control circuit;
0 is a drive transistor, 7 and 13 are flywheel diodes, 21 is a current detection resistor, 3 is a torque command signal, 39
Is a PWM reference signal, V1U to V1W are energization switching signals,
9 is a power supply, 22 is a comparator, 23 is a flip-flop, 18 is a motor winding, 20 is a midpoint of the motor winding, 50
Is a third synchronous rectification control circuit, 38 is a CR delay circuit, 51
Is an output voltage detection circuit.

【0049】以上、図8のように構成された本実施形態
3のモータ駆動制御装置の動作について図9を用いて説
明する。PWM基準信号39の出力信号は図9のV39
である。V39の信号がフリップフロップ回路23のセ
ット信号となる。
The operation of the motor drive control device according to the third embodiment configured as shown in FIG. 8 will be described with reference to FIG. The output signal of the PWM reference signal 39 is V39 in FIG.
It is. The signal of V39 becomes the set signal of the flip-flop circuit 23.

【0050】次に、モータ巻線18に流れている電流は
電流検出抵抗21に流れ、電流検出抵抗21にV21の
電圧を発生させる。このV21とトルク指令信号3の出
力信号であるV3が比較器であるコンパレータ22に入
力される。コンパレータ22は、V21がV3を越えた
時、つまりトルク指令出力信号に相当するモータ駆動電
流がモータ巻線18に流れた時に、V22に示すように
フリップフロップ23に対しリセット信号を出力する。
Next, the current flowing through the motor winding 18 flows through the current detection resistor 21 and causes the current detection resistor 21 to generate a voltage V21. The V21 and the output signal V3 of the torque command signal 3 are input to a comparator 22 which is a comparator. The comparator 22 outputs a reset signal to the flip-flop 23 as indicated by V22 when V21 exceeds V3, that is, when a motor drive current corresponding to the torque command output signal flows through the motor winding 18.

【0051】フリップフロップ23の出力V23はCR
遅延回路38に入力され、CRの時定数で決まる遅延パ
ルスV61を出力する。次に、CR遅延回路38の出力
信号V61と前記フリップフロップ23の出力信号V2
3が第3の同期整流制御回路50に入力される。まず、
V23とV61は第3の同期整流制御回路50内のAN
D62によりV62が出力される。このV62はPWM
チョッピングの信号であり、このV62と通電制御回路
1の出力信号で120度通電の信号であるV1bとを入
力信号とするAND63でV63が出力され、下側駆動
トランジスタ10を導通状態または、非導通状態と変化
させる。この時、下側駆動トランジスタ10が導通状態
から非導通状態に変化するタイミングはトルク指令出力
信号に相当するモータ駆動電流がモータ巻線18に流れ
た時のタイミングであり、フリップフロップ23のリセ
ット信号に同期したものとなる。また、下側駆動トラン
ジスタ10が非導通状態から導通状態に変化するタイミ
ングは、フリップフロップ23のセット信号であるV3
9からCR遅延回路38のCR時定数遅延したタイミン
グである。
The output V23 of the flip-flop 23 is CR
The delay pulse 38 is input to the delay circuit 38 and determined by the time constant of CR. Next, the output signal V61 of the CR delay circuit 38 and the output signal V2 of the flip-flop 23
3 is input to the third synchronous rectification control circuit 50. First,
V23 and V61 are the ANs in the third synchronous rectification control circuit 50.
D62 outputs V62. This V62 is PWM
V63 is output by AND63 which is a chopping signal, and the input signal is V62 and the output signal of the conduction control circuit 1 is V1b which is a 120-degree conduction signal, and the lower drive transistor 10 is turned on or off. Change the state. At this time, the timing when the lower drive transistor 10 changes from the conductive state to the non-conductive state is the timing when the motor drive current corresponding to the torque command output signal flows through the motor winding 18 and the reset signal of the flip-flop 23 Will be synchronized with The timing at which the lower drive transistor 10 changes from the non-conductive state to the conductive state is determined by the set signal V3 of the flip-flop 23.
This is the timing delayed from 9 by the CR time constant of the CR delay circuit 38.

【0052】次にV39は第3の同期整流制御回路50
内のフリップフロップ回路55にセット信号として入力
される。そして下側駆動トランジスタ10がPWMチョ
ップ動作において非導通状態となったV18に逆起電力
が生じ、フライホイールダイオード7に電流が流れる。
Next, V39 is a third synchronous rectification control circuit 50.
Is input as a set signal to the flip-flop circuit 55 in the internal circuit. Then, a back electromotive force is generated at V18, in which the lower drive transistor 10 is turned off in the PWM chopping operation, and a current flows through the flywheel diode 7.

【0053】出力電圧検出回路51内のコンパレータ6
6が、V18に生じる電圧を電源19の電圧に加算した
電圧V65と比較し、V18がV65を超えるとフリッ
プフロップ55に対してリセットパルスを出力する。
The comparator 6 in the output voltage detection circuit 51
6 compares the voltage generated at V 18 with the voltage V 65 obtained by adding the voltage of the power supply 19, and outputs a reset pulse to the flip-flop 55 when V 18 exceeds V 65.

【0054】フリップフロップ55の出力の反転出力と
下側駆動トランジスタ10の120度通電信号である通
電制御回路1の出力信号V1bがNAND57に入力さ
れV57を出力する。NAND57の出力信号V57と
上側駆動トランジスタの120度通電信号である通電制
御回路1の出力信号V1aの反転出力がNAND54に
入力されてV54が出力され、上側駆動トランジスタ4
を導通状態または非導通状態と変化させる。
An inverted output of the output of the flip-flop 55 and an output signal V1b of the conduction control circuit 1, which is a 120-degree conduction signal of the lower drive transistor 10, are input to the NAND 57 and output V57. An inverted signal of the output signal V57 of the NAND 57 and the output signal V1a of the conduction control circuit 1 which is a 120-degree conduction signal of the upper drive transistor is input to the NAND 54, and V54 is output.
Is changed to a conductive state or a non-conductive state.

【0055】以上、図9の出力信号V57、V54、V
1a、V1bより明らかなように、下側駆動トランジス
タ10がPWMチョップ動作していない時は、上側駆動
トランジスタ4はV1aの120度通電信号により通電
状態または非通電状態となる。下側駆動トランジスタ1
0がV1bの120度通電信号を受け、PWMチョップ
動作している時は、上側駆動トランジスタ4は同期整流
制御される。下側駆動トランジスタ10が導通状態の
時、上側駆動トランジスタ4は非導通状態にあり、下側
駆動トランジスタ10が非導通状態の時には、上側駆動
トランジスタ4は導通状態になる。さらに上側駆動トラ
ンジスタ4が導通状態から非導通状態に変わるタイミン
グは、フリップフロップ23のセット信号V39に同期
している。上側駆動トランジスタ4が非導通状態から導
通状態に変わるタイミングは、下側駆動トランジスタ1
0が導通状態から非導通状態となり、V18に逆起電力
が生じ、フライホイールダイオード7に電流が流れ、こ
のV18の電圧を電源19の電圧に加算した電圧V65
と比較し、V18がV65を超えるタイミングである。
As described above, the output signals V57, V54, V in FIG.
As is clear from 1a and V1b, when the lower drive transistor 10 is not performing the PWM chopping operation, the upper drive transistor 4 is turned on or off by the 120 ° turn-on signal of V1a. Lower drive transistor 1
When 0 receives the 120 ° conduction signal of V1b and the PWM chopping operation is performed, the upper drive transistor 4 is controlled by synchronous rectification. When the lower drive transistor 10 is conductive, the upper drive transistor 4 is nonconductive, and when the lower drive transistor 10 is nonconductive, the upper drive transistor 4 is conductive. Further, the timing at which the upper drive transistor 4 changes from the conductive state to the non-conductive state is synchronized with the set signal V39 of the flip-flop 23. The timing at which the upper drive transistor 4 changes from the non-conductive state to the conductive state is determined by the timing of the lower drive transistor 1
0 changes from the conductive state to the non-conductive state, a back electromotive force is generated at V18, a current flows through the flywheel diode 7, and a voltage V65 obtained by adding the voltage of V18 to the voltage of the power supply 19
This is the timing at which V18 exceeds V65.

【0056】よって下側駆動トランジスタ10がPWM
チョップ動作している時に上側駆動トランジスタ4は同
期整流動作し、上側駆動または下側駆動トランジスタそ
れぞれの状態切替時は、同時に導通状態が存在しないこ
とを確実にすることができる。さらにトルク指令出力信
号に相当するモータ駆動電流がモータ巻線18に流れた
時のタイミングでPWM動作させることができるため、
電流帰還制御を安定なものにすることができる。
Therefore, the lower drive transistor 10 is PWM
During the chopping operation, the upper driving transistor 4 performs a synchronous rectification operation, and when the state of each of the upper driving transistor and the lower driving transistor is switched, it can be ensured that there is no conduction state at the same time. Furthermore, since the PWM operation can be performed at the timing when the motor drive current corresponding to the torque command output signal flows through the motor winding 18,
Current feedback control can be stabilized.

【0057】(実施形態4)次に本発明のモータ駆動装
置の実施形態4について、図10、11、12に基づい
て説明する。
(Embodiment 4) Next, Embodiment 4 of the motor drive device of the present invention will be described with reference to FIGS.

【0058】図10は本発明の実施形態4におけるモー
タ駆動装置の構成を示し、三相全波モータを駆動するモ
ータ駆動装置を示すものである。1は通電制御回路、4
〜15は駆動スイッチング回路であり、4〜6は上側駆
動トランジスタ、10〜12は下側駆動トランジスタで
ある。7〜9および13〜15はフライホイルダイオー
ドである。3はトルク指令信号、68は三角波発振器、
69はトルク指令オフセット電圧、70〜71はコンパ
レータ、V1U〜Wは通電切替信号、19は電源、16
〜18はモータ巻線、20はモータ巻線の中点、67は
第4の同期整流制御回路である。
FIG. 10 shows a configuration of a motor driving device according to the fourth embodiment of the present invention, and shows a motor driving device for driving a three-phase full-wave motor. 1 is an energization control circuit, 4
15 to 15 are drive switching circuits, 4 to 6 are upper drive transistors, and 10 to 12 are lower drive transistors. 7 to 9 and 13 to 15 are flywheel diodes. 3 is a torque command signal, 68 is a triangular wave oscillator,
69 is a torque command offset voltage, 70 to 71 are comparators, V1U to W are energization switching signals, 19 is a power supply,
Reference numeral 18 denotes a motor winding, reference numeral 20 denotes a middle point of the motor winding, and reference numeral 67 denotes a fourth synchronous rectification control circuit.

【0059】以上のように構成されたモータ駆動装置に
ついて、その動作を説明する。通電切替信号V1U〜V
1W、通電制御回路1、上側駆動トランジスタ4〜6お
よび下側駆動トランジスタ10〜12など同じ番号で引
用されているものは実施形態1で説明したものと同様で
ある。つまり、通電切替信号V1U〜V1Wは通常ホー
ル素子等のセンサーを用い、モータの回転軸に対して互
いに電気角で120度の位置に配置され、モータの回転
磁界を検出し、通電切替信号を出力する。また、コイル
に発生する逆起電圧を通電切替信号として利用する場合
もある。通電制御回路1はモータの回転磁界の変化を検
知した通電切替信号に応じて、巻線16〜18の各相ご
とに通電を切り替え、上側駆動トランジスタ4〜6およ
び下側駆動トランジスタ10〜12の各ベースに対して
120度の通電角で切り替えられた信号を与える。上側
駆動トランジスタ4〜6および下側駆動トランジスタ1
0〜12はそれぞれ、モータ巻線16〜18が接続され
ており、通電制御回路1から120度の通電角ごとに順
次通電する為の信号が出力される。通電制御回路1の出
力信号が、PWM動作と同期整流動作とを制御する第4
の同期整流制御回路67に入力され、第4の同期整流制
御回路67の出力信号が上側駆動トランジスタ4〜6お
よび下側駆動トランジスタ10〜12の各ベースに入力
される。
The operation of the motor driving device configured as described above will be described. Energization switching signals V1U to V
1W, the energization control circuit 1, the upper drive transistors 4 to 6, and the lower drive transistors 10 to 12, which are denoted by the same reference numerals, are the same as those described in the first embodiment. In other words, the energization switching signals V1U to V1W are usually arranged at 120 electrical degrees with respect to the rotation axis of the motor using a sensor such as a Hall element, detect the rotating magnetic field of the motor, and output the energization switching signal. I do. In some cases, a back electromotive voltage generated in the coil is used as a conduction switching signal. The energization control circuit 1 switches energization for each phase of the windings 16 to 18 according to an energization switching signal that detects a change in the rotating magnetic field of the motor, and switches the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12. A signal switched at a conduction angle of 120 degrees is given to each base. Upper drive transistors 4 to 6 and lower drive transistor 1
Motor windings 16 to 18 are connected to 0 to 12, respectively, and the energization control circuit 1 outputs a signal for sequentially energizing every 120-degree energization angle. An output signal of the energization control circuit 1 controls the PWM operation and the synchronous rectification operation.
And the output signal of the fourth synchronous rectification control circuit 67 is input to each base of the upper drive transistors 4 to 6 and the lower drive transistors 10 to 12.

【0060】次に、上側駆動トランジスタ4〜6と、下
側駆動トランジスタ10〜12のスイッチング制御につ
いて説明する。下側駆動トランジスタ10〜12のう
ち、前記通電切替回路により通電された下側駆動トラン
ジスタ(例えば10)が第4の同期整流制御回路67に
よりPWMチョップで非導通状態になった時、上側駆動
トランジスタ4〜6のうち、PWMチョップ動作してい
る上側駆動トランジスタ(10)に対応して直列接続さ
れている上側駆動トランジスタ(ここでは4)が導通状
態となる。次に、非導通状態となっている下側駆動トラ
ンジスタに電流が流れ、再びPWMチョップ側の下側駆
動トランジスタ10〜12(ここでは10)が導通状態
となる時に、下側駆動トランジスタ(10)に対応して
直列接続されている上側駆動トランジスタ(ここでは
4)が非導通状態となる。本実施形態3は下側駆動トラ
ンジスタ10〜12をチョッピングしているが、上側駆
動トランジスタ4〜6をチョッピングし、下側駆動トラ
ンジスタ10〜12を同期整流制御すれば同様の動作を
する。
Next, switching control of the upper driving transistors 4 to 6 and the lower driving transistors 10 to 12 will be described. When the lower drive transistor (for example, 10) energized by the energization switching circuit becomes non-conductive by the PWM chop by the fourth synchronous rectification control circuit 67 among the lower drive transistors 10 to 12, the upper drive transistor Among 4 to 6, the upper drive transistor (here, 4) connected in series corresponding to the upper drive transistor (10) performing the PWM chopping operation becomes conductive. Next, when a current flows through the non-conducting lower driving transistor, and the lower driving transistors 10 to 12 (here, 10) on the PWM chop side are turned on again, the lower driving transistor (10) , The upper drive transistor (4 in this case) connected in series becomes non-conductive. Although the third embodiment chops the lower drive transistors 10 to 12, the same operation is performed if the upper drive transistors 4 to 6 are chopped and the lower drive transistors 10 to 12 are synchronously rectified.

【0061】次に、図11は図10のブロック図のう
ち、特に、第4の同期整流制御回路67の構成を詳細化
したブロック図であり、1相のモータ駆動回路に対する
もののみを示したものである。例として上側駆動トラン
ジスタ4、下側駆動トランジスタ10、モータ巻線18
に対する相のものを示す。
FIG. 11 is a detailed block diagram of the fourth synchronous rectification control circuit 67 of the block diagram of FIG. 10, and shows only a one-phase motor drive circuit. Things. As an example, the upper drive transistor 4, the lower drive transistor 10, the motor winding 18
Are shown for the phase.

【0062】図11において、1は通電制御回路、4と
10は駆動トランジスタ、7と13はフライホイルダイ
オード、3はトルク指令信号、68は三角波発振器、6
9はトルク指令オフセット電圧、70〜71はコンパレ
ータ、V1U〜V1Wは通電切替信号、19は電源、2
2はコンパレータ、18はモータ巻線、20はモータ巻
線の中点、67は第4の同期整流制御回路である。
In FIG. 11, 1 is an energization control circuit, 4 and 10 are drive transistors, 7 and 13 are flywheel diodes, 3 is a torque command signal, 68 is a triangular wave oscillator, 6
9 is a torque command offset voltage, 70 to 71 are comparators, V1U to V1W are energization switching signals, 19 is a power supply,
2 is a comparator, 18 is a motor winding, 20 is a middle point of the motor winding, and 67 is a fourth synchronous rectification control circuit.

【0063】以上、図11のように構成された本実施形
態4のモータ駆動制御装置の動作について図12を用い
て説明する。三角波発振器68の出力信号V68とトル
ク指令信号3の出力信号V3がコンパレータ71に入力
されV71が出力される。このV71はPWMチョッピ
ングの信号であり、このV41と通電制御回路1の出力
信号で120度通電の信号であるV1bとを入力信号と
するAND75でV75が出力され、下側駆動トランジ
スタ10を導通状態、または、非導通状態へと変化させ
る。この時の下側駆動トランジスタ10における導通状
態のデューティは三角波発振器の出力信号V68に対す
るトルク指令信号の出力電圧値V3によって決まる。ま
た、三角波発振器68の出力信号V68とトルク指令信
号3の出力信号V3にオフセット電圧69が加算された
電圧V69がコンパレータ70に入力され、V70が出
力される。下側駆動トランジスタの120度通電信号で
ある通電制御回路1の出力信号V1bが第4の同期整流
制御回路67内のフリップフロップ80のリセット信号
として入力され、前記下側駆動トランジスタ10の駆動
信号であるV75の反転出力V76がフリップフロップ
80のセット信号として入力される。フリップフロップ
の出力信号V80は、同期整流制御において、下側駆動
トランジスタ10がPWMチョップ動作している期間中
のみ、上側駆動トランジスタ4が駆動できるというマス
ク信号である。このV80と前記V70の反転出力がN
AND79に入力されV79が出力される。NAND7
9の出力信号V79と上側駆動トランジスタの120度
通電信号である通電制御回路1の出力信号V1aの反転
出力がNAND78に入力されV78が出力され、上側
駆動トランジスタ4を導通状態または非導通状態と変化
させる。
The operation of the motor drive control device according to the fourth embodiment configured as shown in FIG. 11 will be described with reference to FIG. The output signal V68 of the triangular wave oscillator 68 and the output signal V3 of the torque command signal 3 are input to the comparator 71, and V71 is output. This V71 is a PWM chopping signal, and V75 is output by an AND75 which receives this V41 and the output signal of the conduction control circuit 1 as a 120 degree conduction signal V1b as an input signal, thereby turning on the lower drive transistor 10. Or to a non-conducting state. At this time, the duty of the conduction state in the lower drive transistor 10 is determined by the output voltage value V3 of the torque command signal with respect to the output signal V68 of the triangular wave oscillator. Further, a voltage V69 obtained by adding the offset voltage 69 to the output signal V68 of the triangular wave oscillator 68 and the output signal V3 of the torque command signal 3 is input to the comparator 70, and V70 is output. An output signal V1b of the energization control circuit 1, which is a 120-degree energization signal of the lower drive transistor, is input as a reset signal of the flip-flop 80 in the fourth synchronous rectification control circuit 67, and is used as a drive signal of the lower drive transistor 10. An inverted output V76 of a certain V75 is input as a set signal of the flip-flop 80. The output signal V80 of the flip-flop is a mask signal that the upper drive transistor 4 can be driven only during the period in which the lower drive transistor 10 performs the PWM chopping operation in the synchronous rectification control. The inverted output of V80 and V70 is N
The signal is input to AND79 and V79 is output. NAND7
9 and the inverted output of the output signal V1a of the conduction control circuit 1, which is a 120-degree conduction signal of the upper drive transistor, are input to the NAND 78 and V78 is output, and the upper drive transistor 4 changes to a conductive state or a non-conductive state. Let it.

【0064】以上、図11の出力信号V75、V78、
V1a、V1bより明らかなように、下側駆動トランジ
スタ10がPWMチョップ動作していない時は、上側駆
動トランジスタ4はV1aの120度通電信号により通
電状態または非通電状態となる。下側駆動トランジスタ
10がV1bの120度通電信号を受け、PWMチョッ
プ動作している時は、上側駆動トランジスタ4は同期整
流制御される。下側駆動トランジスタ10が導通状態の
時、上側駆動トランジスタ4は非導通状態にあり、下側
駆動トランジスタ10が非導通状態の時には、上側駆動
トランジスタ4は導通状態になる。
As described above, the output signals V75, V78,
As is clear from V1a and V1b, when the lower drive transistor 10 is not performing the PWM chopping operation, the upper drive transistor 4 is turned on or off by the 120 ° turn-on signal of V1a. When the lower drive transistor 10 receives the 120 ° conduction signal of V1b and performs a PWM chopping operation, the upper drive transistor 4 is controlled by synchronous rectification. When the lower drive transistor 10 is conductive, the upper drive transistor 4 is nonconductive, and when the lower drive transistor 10 is nonconductive, the upper drive transistor 4 is conductive.

【0065】よって下側駆動トランジスタ10がPWM
チョップ動作している時に上側駆動トランジスタ4は同
期整流動作し、上側駆動または下側駆動トランジスタそ
れぞれの状態切替時は、三角波発振器68の発振周波数
とオフセット電圧69に従った遅延処理による時間制御
を行うことができ、同時に導通状態が存在しないことを
確実にすることができる。
Therefore, the lower drive transistor 10 is PWM
The upper driving transistor 4 performs a synchronous rectification operation during the chop operation, and performs time control by delay processing according to the oscillation frequency of the triangular wave oscillator 68 and the offset voltage 69 when switching the state of each of the upper driving transistor and the lower driving transistor. And at the same time ensure that no conduction state exists.

【0066】なお、上記説明したそれぞれの実施形態に
おいて、下側駆動トランジスタ回路側をPWMチョップ
側回路として説明したが、上側駆動トランジスタ回路側
をPWMチョップ側回路として構成しても良いことはい
うまでもない。
In each of the embodiments described above, the lower drive transistor circuit is described as a PWM chop circuit. However, the upper drive transistor circuit may be configured as a PWM chop circuit. Nor.

【0067】[0067]

【発明の効果】本発明のモータ駆動装置によれば、上記
第1〜第4の構成により、PWMによる同期整流におい
て、低消費電力駆動を実現しつつ、PWMチョップ側の
駆動トランジスタが導通状態から非導通状態に状態変化
した時点から、PWMチョップ側の駆動トランジスタに
直列接続された駆動トランジスタが非導通状態から導通
状態に変わるまでの時間制御を精度良く行うことができ
る。また、本発明のモータ駆動装置によれば、PWMチ
ョップ側の駆動トランジスタに直列接続された駆動トラ
ンジスタが導通状態から非導通状態に状態が変化した時
点から、PWMチョップ側の駆動トランジスタが非導通
状態から導通状態に変わるまでの時間制御を精度良く行
うことができる。
According to the motor driving device of the present invention, the above-described first to fourth configurations realize low power consumption driving in the synchronous rectification by PWM, and the driving transistor on the PWM chop side changes from the conductive state. It is possible to accurately control the time from when the state changes to the non-conducting state to when the driving transistor connected in series to the driving transistor on the PWM chop side changes from the non-conducting state to the conducting state. Further, according to the motor drive device of the present invention, the drive transistor connected to the PWM chop side is turned off when the state of the drive transistor connected in series to the drive transistor on the PWM chop side changes from the conductive state to the non-conductive state. It is possible to accurately control the time from when the state changes to the conduction state.

【0068】本発明のモータ駆動装置によれば、上記時
間制御において、従来問題となっていたNAND回路に
よる遅延処理を用いる必要がなく、クロック、CR時定
数、出力電圧検出、三角波周波数によりタイミングを設
定することができ、時間設定を容易かつ精度良く行うこ
とができ、バラツキを小さくすることができる。また、
上記第1〜第3の構成によってモータ巻線の最大電流を
基準電圧と比較処理する時間にも遅延が生じないため、
電流帰還が安定で一定の電流をモータに通電させること
ができ、モータの高精度回転制御を実現することができ
る。
According to the motor driving apparatus of the present invention, in the above time control, it is not necessary to use the delay processing by the NAND circuit, which has conventionally been a problem, and the timing is controlled by the clock, the CR time constant, the output voltage detection, and the triangular wave frequency. The time can be set easily, accurately, and the variation can be reduced. Also,
With the first to third configurations, there is no delay in the time for comparing the maximum current of the motor winding with the reference voltage.
The current feedback is stable and a constant current can be supplied to the motor, and high-precision rotation control of the motor can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態1の三相全波モータ駆動装
置のブロック構成図
FIG. 1 is a block diagram of a three-phase full-wave motor drive device according to a first embodiment of the present invention.

【図2】 図1のブロック図のうち、特に、第1の同期
整流制御回路24とパルス遅延回路27の構成を詳細化
したブロック構成図
FIG. 2 is a block diagram showing a detailed configuration of a first synchronous rectification control circuit 24 and a pulse delay circuit 27 in the block diagram of FIG.

【図3】 本発明の実施形態1の三相全波モータ駆動装
置の動作を説明するタイミングチャート
FIG. 3 is a timing chart illustrating the operation of the three-phase full-wave motor driving device according to the first embodiment of the present invention.

【図4】 本発明の実施形態2の三相全波モータ駆動装
置のブロック構成図
FIG. 4 is a block diagram of a three-phase full-wave motor drive device according to a second embodiment of the present invention.

【図5】 図4のブロック図のうち特に第2の同期整流
制御回路37とCR遅延回路38の構成を詳細化したブ
ロック構成図
FIG. 5 is a block diagram showing a detailed configuration of a second synchronous rectification control circuit 37 and a CR delay circuit 38 in the block diagram of FIG.

【図6】 本発明の実施形態2の三相全波モータ駆動装
置の動作を説明するタイミングチャート
FIG. 6 is a timing chart illustrating the operation of the three-phase full-wave motor driving device according to the second embodiment of the present invention.

【図7】 本発明の実施形態3の三相全波モータ駆動装
置のブロック構成図
FIG. 7 is a block diagram of a three-phase full-wave motor driving device according to a third embodiment of the present invention.

【図8】 図7のブロック図のうち、特に、第3の同期
整流制御回路50、出力電圧検出回路51、CR遅延回
路38の構成を詳細化したブロック構成図
8 is a block diagram showing a detailed configuration of a third synchronous rectification control circuit 50, an output voltage detection circuit 51, and a CR delay circuit 38 in the block diagram of FIG.

【図9】 本発明の実施形態3の三相全波モータ駆動装
置の動作を説明するタイミングチャート
FIG. 9 is a timing chart illustrating the operation of the three-phase full-wave motor driving device according to the third embodiment of the present invention.

【図10】 本発明の実施形態4の三相全波モータ駆動
装置のブロック構成図
FIG. 10 is a block diagram of a three-phase full-wave motor driving device according to a fourth embodiment of the present invention.

【図11】 図10のブロック図のうち、特に、第4の
同期整流制御回路67の構成を詳細化したブロック構成
FIG. 11 is a block diagram showing a detailed configuration of a fourth synchronous rectification control circuit 67 in the block diagram of FIG. 10;

【図12】 本発明の実施形態3の三相全波モータ駆動
装置の動作を説明するタイミングチャート
FIG. 12 is a timing chart illustrating the operation of the three-phase full-wave motor driving device according to the third embodiment of the present invention.

【図13】 従来技術の三相全波モータ駆動装置のブロ
ック構成図
FIG. 13 is a block diagram of a conventional three-phase full-wave motor driving device.

【図14】 図14の92内に設けられる制御回路92
の一部を詳細化したブロック構成図
14 is a control circuit 92 provided in 92 in FIG.
Block diagram detailing part of

【符号の説明】[Explanation of symbols]

1,87 通電制御回路 2 基準クロック 3 トルク指令信号 4〜6 上側駆動トランジスタ 10〜12 下側駆動トランジスタ 7〜9,13〜15 フライホイールダイオード 16〜18 モータ巻線 19 電源 20 モータ巻線中点 21 電流検出抵抗 22,70,71,83,84 コンパレータ 23,81 フリップフロップ回路 24 第1の同期整流制御回路 37 第2の同期整流制御回路 50 第3の同期整流制御回路 67 第4の同期整流制御回路 88 同期整流制御回路 25 分周回路 26 両エッジ検出微分パルス形成回路 27 パルス遅延回路 38,85 CR遅延回路 39 PWM基準信号 51 出力電圧検出回路 52 出力電圧検出用電源 68 三角波発振器 69 オフセット電圧 89 2相クロック発生器 90 スイッチ 91 CR充電用電源 1,87 energization control circuit 2 reference clock 3 torque command signal 4-6 upper drive transistor 10-12 lower drive transistor 7-9,13-15 flywheel diode 16-18 motor winding 19 power supply 20 motor winding middle point Reference Signs List 21 Current detection resistor 22, 70, 71, 83, 84 Comparator 23, 81 Flip-flop circuit 24 First synchronous rectification control circuit 37 Second synchronous rectification control circuit 50 Third synchronous rectification control circuit 67 Fourth synchronous rectification Control circuit 88 Synchronous rectification control circuit 25 Divider circuit 26 Both edges detection differential pulse forming circuit 27 Pulse delay circuit 38, 85 CR delay circuit 39 PWM reference signal 51 Output voltage detection circuit 52 Output voltage detection power supply 68 Triangular wave oscillator 69 Offset voltage 89 2-phase clock generator 90 Switch 91 CR charge Use power

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5H007 AA04 BB06 CA02 CB02 CB05 DA05 DC02 DC05 EA15 FA06 5H560 BB04 BB07 BB12 DC12 EB01 TT04 TT06 TT07 UA05 XA02 XA12 5H576 AA18 BB09 BB10 CC01 DD02 DD07 EE11 EE30 GG04 HA03 HB02 JJ18 JJ19 JJ23 JJ29 LL22 LL24 LL41  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) JJ29 LL22 LL24 LL41

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一端が共通接続され、他端がそれぞれの
相の電源スイッチング回路に接続された複数相のモータ
巻線と、前記電源スイッチング回路であって電源から直
列に上側駆動スイッチング回路とモータ巻線接続点と下
側駆動スイッチング回路が接続された回路を複数相備え
た電源スイッチング回路と、モータ駆動通電相を制御す
る通電制御回路を備えたモータ駆動装置において、 PWM基準信号発生部と、前記PWM基準信号をセット
信号とし、前記モータ用巻線に通電する電流とトルク指
令信号の比較論理をリセット信号としてPWMチョッピ
ング信号を生成するフリップフロップ回路と、前記フリ
ップフロップ回路の出力を遅延させる遅延回路と、前記
フリップフロップ回路の出力と前記遅延回路の出力と前
記通電制御回路の出力信号を基に前記電源スイッチング
回路に対して通電相のスイッチング信号を与える同期整
流制御回路を備え、 前記通電相において、前記同期整流制御回路は、前記フ
リップフロップ回路のリセット出力により、前記上下一
方の駆動スイッチング回路をオフに切り替えた後、前記
リセット出力より遅延時間を持つ前記遅延回路の出力に
より前記上下他方の駆動スイッチング回路をオンに切り
替え、前記フリップフロップ回路のセット出力により、
前記オンとなっている上下他方の駆動スイッチング回路
をオフに切り替えた後、前記セット出力より遅延時間を
持つ前記遅延回路の出力により前記オフとなっている上
下一方の駆動スイッチング回路をオンに切り替え、前記
上下の駆動スイッチング回路が同時にオンにならないよ
うに同期整流制御することを特徴とするモータ駆動装
置。
1. A multi-phase motor winding, one end of which is connected in common and the other end of which is connected to a power switching circuit of each phase, the power switching circuit, wherein an upper drive switching circuit and a motor are connected in series from a power supply. A power supply switching circuit including a plurality of phases in which a winding connection point and a lower drive switching circuit are connected; and a motor drive device including an energization control circuit for controlling an energized phase of the motor drive. A flip-flop circuit that generates a PWM chopping signal using the PWM reference signal as a set signal, a comparison logic between a current supplied to the motor winding and a torque command signal as a reset signal, and a delay for delaying an output of the flip-flop circuit Circuit, an output of the flip-flop circuit, an output of the delay circuit, and an output of the conduction control circuit. A synchronous rectification control circuit that supplies a switching signal of an energized phase to the power supply switching circuit based on a signal. After switching off the drive switching circuit, the output of the delay circuit having a delay time than the reset output, the upper and lower drive switching circuit is switched on, the set output of the flip-flop circuit,
After switching off the other upper and lower drive switching circuits that are on, the upper and lower drive switching circuits that are off by the output of the delay circuit having a delay time from the set output are switched on, A motor drive device, wherein synchronous rectification control is performed so that the upper and lower drive switching circuits are not simultaneously turned on.
【請求項2】 前記遅延回路が、基準クロックのパルス
を基に遅延量を制御するパルス遅延回路である請求項1
に記載のモータ駆動装置。
2. The pulse delay circuit according to claim 1, wherein the delay circuit controls a delay amount based on a pulse of a reference clock.
A motor drive device according to claim 1.
【請求項3】 前記遅延回路が、CR遅延回路である請
求項1に記載のモータ駆動装置。
3. The motor driving device according to claim 1, wherein the delay circuit is a CR delay circuit.
【請求項4】 前記上下駆動スイッチング回路に並列に
接続されたフライホイルダイオードと、前記フライホイ
ルダイオードの出力を検出するフライホイルダイオード
出力検出部を備え、前記同期整流制御回路は、前記上下
一方の駆動スイッチング回路のオフによってモータ巻線
に生じる逆起電力により前記上下他方の駆動スイッチン
グ回路と並列接続されたフライホイルダイオードに発生
する電圧を前記フライホイルダイオード出力検出部が検
知した後、前記上下他方の駆動スイッチング回路をオン
する請求項1に記載のモータ駆動装置。
4. A flywheel diode connected in parallel to the vertical drive switching circuit, and a flywheel diode output detection unit for detecting an output of the flywheel diode, wherein the synchronous rectification control circuit is configured to control the one of the upper and lower sides. After the flywheel diode output detector detects a voltage generated in a flywheel diode connected in parallel with the upper and lower drive switching circuits due to a back electromotive force generated in the motor winding due to the turning off of the drive switching circuit, The motor drive device according to claim 1, wherein the drive switching circuit is turned on.
【請求項5】 一端が共通接続され、他端がそれぞれの
相の電源スイッチング回路に接続された複数相のモータ
巻線と、前記電源スイッチング回路であって電源から直
列に上側駆動スイッチング回路とモータ巻線接続点と下
側駆動スイッチング回路が接続された回路を複数相備え
た電源スイッチング回路と、モータ駆動通電相を制御す
る通電制御回路を備えたモータ駆動装置において、 三角波発振器とトルク指令信号を比較して第1のPWM
チョッピング信号を出力する第1のコンパレータと、前
記三角波発振器とオフセット量を加算したトルク指令信
号を比較して第2のPWMチョッピング信号を出力する
第2のコンパレータと、前記第1のコンパレータ出力と
第2のコンパレータ出力と前記通電制御回路の出力信号
を基に前記電源スイッチング回路に対してスイッチング
信号を与える同期整流制御回路を備え、 前記オフセット量のため、前記第2のPWMチョッピン
グ信号は前記第1のPWMチョッピング信号より早く立
ち上がり、遅延して立ち下がる信号であり、前記通電相
において、前記同期整流制御回路は、前記第1のコンパ
レータからの第1のPWMチョッピング信号により前記
上下一方の駆動スイッチング回路をオフに切り替えた
後、前記第2のPWMチョッピング信号の反転信号によ
り前記上下他方の駆動スイッチング回路をオンに切り替
え、前記第2のコンパレータからの第2のPWMチョッ
ピング信号の反転信号により前記上下他方の駆動スイッ
チング回路をオフに切り替えた後、前記第1のPWMチ
ョッピング信号により前記上下一方の駆動スイッチング
回路をオンに切り替え、前記上下の駆動スイッチング回
路が同時にオンにならないように同期整流制御すること
を特徴とするモータ駆動装置。
5. A multi-phase motor winding, one end of which is commonly connected and the other end of which is connected to a power switching circuit of each phase, the power switching circuit, and an upper drive switching circuit and a motor connected in series from a power supply. In a power supply switching circuit having a plurality of phases in which a winding connection point and a lower drive switching circuit are connected, and a motor drive device having an energization control circuit for controlling a motor energized phase, a triangular wave oscillator and a torque command signal are transmitted. First PWM in comparison
A first comparator that outputs a chopping signal, a second comparator that compares a torque command signal obtained by adding the offset amount with the triangular wave oscillator and outputs a second PWM chopping signal, A synchronous rectification control circuit that supplies a switching signal to the power supply switching circuit based on the output of the comparator and the output signal of the energization control circuit, and the second PWM chopping signal is the first PWM chopping signal because of the offset amount. The synchronous rectification control circuit, in the energized phase, uses the first PWM chopping signal from the first comparator to output the one of the upper and lower drive switching circuits. After switching off the second PWM chopping The upper and lower drive switching circuits are turned on by an inverted signal of the signal, and the upper and lower drive switching circuits are turned off by an inverted signal of the second PWM chopping signal from the second comparator. A motor drive device, wherein one of the upper and lower drive switching circuits is turned on by one PWM chopping signal, and synchronous rectification control is performed so that the upper and lower drive switching circuits are not turned on at the same time.
JP29567398A 1998-10-16 1998-10-16 Motor drive device Expired - Fee Related JP3681094B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29567398A JP3681094B2 (en) 1998-10-16 1998-10-16 Motor drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29567398A JP3681094B2 (en) 1998-10-16 1998-10-16 Motor drive device

Publications (2)

Publication Number Publication Date
JP2000125590A true JP2000125590A (en) 2000-04-28
JP3681094B2 JP3681094B2 (en) 2005-08-10

Family

ID=17823715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29567398A Expired - Fee Related JP3681094B2 (en) 1998-10-16 1998-10-16 Motor drive device

Country Status (1)

Country Link
JP (1) JP3681094B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528968B2 (en) 2001-03-09 2003-03-04 Matsushita Electric Industrial Co., Ltd. Brushless-motor driver in PWM mode
US6940239B2 (en) * 2001-12-04 2005-09-06 Matsushita Electric Industrial Co., Ltd. Motor driving device and motor driving method
CN1293697C (en) * 2003-07-30 2007-01-03 三洋电机株式会社 Electric machine driving circuit, integrated circuit and driving method for electric machine circuit
JP2007143229A (en) * 2005-11-15 2007-06-07 Toyota Central Res & Dev Lab Inc Inverter
WO2012124223A1 (en) * 2011-03-16 2012-09-20 三洋電機株式会社 Power conversion control device and utility interconnection device
CN105007003A (en) * 2015-07-06 2015-10-28 成都弘毅天承科技有限公司 Three-phase driving circuit structure based on single-MEMS sensor
CN106953519A (en) * 2017-03-29 2017-07-14 深圳市同安德方科技有限公司 A kind of circuit and method for optimizing non-brush permanent-magnet DC motor driver losses
KR20190027437A (en) * 2017-09-07 2019-03-15 한온시스템 주식회사 Motor driving control device and method
US10542914B2 (en) 2015-06-30 2020-01-28 Zibrio Inc. Identifying fall risk using machine learning algorithms

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105007002B (en) * 2015-07-06 2018-02-16 成都弘毅天承科技有限公司 A kind of single-phase driving circuit structure based on single MEMS sensor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528968B2 (en) 2001-03-09 2003-03-04 Matsushita Electric Industrial Co., Ltd. Brushless-motor driver in PWM mode
US6940239B2 (en) * 2001-12-04 2005-09-06 Matsushita Electric Industrial Co., Ltd. Motor driving device and motor driving method
CN1293697C (en) * 2003-07-30 2007-01-03 三洋电机株式会社 Electric machine driving circuit, integrated circuit and driving method for electric machine circuit
JP2007143229A (en) * 2005-11-15 2007-06-07 Toyota Central Res & Dev Lab Inc Inverter
WO2012124223A1 (en) * 2011-03-16 2012-09-20 三洋電機株式会社 Power conversion control device and utility interconnection device
US10542914B2 (en) 2015-06-30 2020-01-28 Zibrio Inc. Identifying fall risk using machine learning algorithms
US10863927B2 (en) 2015-06-30 2020-12-15 Zibrio Inc. Identifying fall risk using machine learning algorithms
CN105007003A (en) * 2015-07-06 2015-10-28 成都弘毅天承科技有限公司 Three-phase driving circuit structure based on single-MEMS sensor
CN106953519A (en) * 2017-03-29 2017-07-14 深圳市同安德方科技有限公司 A kind of circuit and method for optimizing non-brush permanent-magnet DC motor driver losses
KR20190027437A (en) * 2017-09-07 2019-03-15 한온시스템 주식회사 Motor driving control device and method
KR102411852B1 (en) * 2017-09-07 2022-06-23 한온시스템 주식회사 Motor driving control device and method

Also Published As

Publication number Publication date
JP3681094B2 (en) 2005-08-10

Similar Documents

Publication Publication Date Title
US6873125B2 (en) Motor driving apparatus and motor using the same
JP3890906B2 (en) Brushless motor drive device and motor using the same
KR0158614B1 (en) Morse-start circuit and control method
KR100288770B1 (en) Rectifier Circuit for Sensorless Three-Phase Bieldi Motors
US7855521B2 (en) Motor drive circuit
JP4295620B2 (en) Stepper motor control device
US11038448B2 (en) Motor driving circuit and method thereof
JP2000125590A (en) Drive for motor
JP6429777B2 (en) Electronic circuit and method for automatically adjusting the phase of a drive signal applied to an electric motor according to zero current detected in the winding of the electric motor and for detecting zero current
CN109560727B (en) Multiphase DC brushless motor driving circuit
JP3085884B2 (en) Speed detector for brushless motor
JPH1118474A (en) Motor drive circuit
JPH09103096A (en) Driving apparatus for stepping motor
JP3308680B2 (en) Drive device for brushless motor
JP2526442B2 (en) Disk unit
JP2017184427A (en) Drive circuit and starting method of motor, printer device
US5793183A (en) Motor system with interrupted PWM oscillation
US7230397B2 (en) Sensorless motor driving device
JP2021040404A (en) Motor driver device and semiconductor apparatus
US11876478B2 (en) Motor controller
JP2020061877A (en) Motor driver device
US11290038B1 (en) Motor controller
JPH11187649A (en) Synchronous dc-to-dc converter
JP2002119080A (en) Brushless motor
JP3355018B2 (en) Drive circuit for brushless motor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees