JP2000124565A - Circuit board - Google Patents

Circuit board

Info

Publication number
JP2000124565A
JP2000124565A JP10295740A JP29574098A JP2000124565A JP 2000124565 A JP2000124565 A JP 2000124565A JP 10295740 A JP10295740 A JP 10295740A JP 29574098 A JP29574098 A JP 29574098A JP 2000124565 A JP2000124565 A JP 2000124565A
Authority
JP
Japan
Prior art keywords
circuit board
dummy line
dummy
line
characteristic impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10295740A
Other languages
Japanese (ja)
Inventor
Yutaka Taguchi
豊 田口
Tetsuyoshi Ogura
哲義 小掠
Hideki Iwaki
秀樹 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10295740A priority Critical patent/JP2000124565A/en
Publication of JP2000124565A publication Critical patent/JP2000124565A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board which can be easily manufactured at a low cost and where cross talk can be lessened between wirings. SOLUTION: A circuit board is equipped with two transmission lines 101-1 and 101-2 and a dummy line 102 which is located between the transmission lines 101-1 and 101-2 and transmits no signals, where both the ends of the dummy line 102 are each terminated with a resistor 103 whose impedance is equal to the characteristic impedance of the dummy line 102. That is, a dummy line that transmits no signals is arranged adjacent to one of signal transmitting wirings, and both the ends of the dummy line are each terminated with impedance equal to its characteristic impedance, so that a circuit board where cross talk between signal transmitting wirings can be easily obtained at a low cost.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、主としてデジタル
信号を伝送させるための回路基板に関し、特にクロック
周波数100MHz以上の高速信号を伝送する回路基板におい
て、平行配線間のクロスートークを減少させることが可
能な回路基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board for transmitting digital signals, and more particularly to a circuit board for transmitting a high-speed signal having a clock frequency of 100 MHz or more, which can reduce cross-talk between parallel wirings. It relates to a circuit board.

【0002】[0002]

【従来の技術】近年のデジタル回路の高速化の流れはす
さまじく、CPUのクロック周波数は400MHzを超え、さ
らに上昇しつつある。これに伴い、CPUとメモリ間の
データ伝送速度の向上が要求されており、最近は100MHz
のクロック周波数をもつに至っている。このような高速
化においてデータ伝送線路におけるクロストークが問題
となっている。これは物理的形状、放熱を考慮した制約
からCPUとメモリコントローラは物理的に離れてお
り、その間はデータ伝送線路で接続せざるを得ない。ま
た物理的形状、拡張性の観点からメモリコントローラと
メモリやビデオカード、通信機器に代表されるような各
種周辺デバイス間の接続は同様にデータ伝送線路で接続
する必要がある。このようなデータ伝送線路は通常少な
くとも16本、多い場合には64本の線路で構成されてい
る。このような多量な線路を配置、特に平行線路として
配置した場合には各線路間のクロストークが問題となっ
てくる。
2. Description of the Related Art In recent years, the flow of digital circuits at high speeds has been tremendous, and the clock frequency of CPUs has exceeded 400 MHz, and is increasing further. Accordingly, the data transmission speed between the CPU and the memory has been required to be improved.
Clock frequency. In such a high speed, crosstalk in a data transmission line has become a problem. This is because the CPU and the memory controller are physically separated from each other due to restrictions in consideration of the physical shape and heat radiation, and between them, the data transmission line must be connected. In addition, from the viewpoint of physical shape and expandability, the connection between the memory controller and various peripheral devices typified by the memory, the video card, and the communication device needs to be similarly connected by a data transmission line. Such a data transmission line is usually composed of at least 16, and in most cases 64 lines. When such a large number of lines are arranged, particularly when arranged as parallel lines, crosstalk between the lines becomes a problem.

【0003】このような問題に対処するために特開平6
−97229においては隣り合う配線を互いに違う層に
配置することを考案している。また特開平9−1484
89においてはこの場合は厳密には配線ではないが信号
電極間にグランド、電源、フローティングのいずれかの
ダミー電極を設置することを考案している。
To cope with such a problem, Japanese Patent Laid-Open No.
In -97229, it is devised to arrange adjacent wirings in different layers. Japanese Patent Application Laid-Open No. 9-1484
In the case of 89, although it is not strictly a wiring in this case, it is devised that any one of a ground, power supply and floating dummy electrode is provided between the signal electrodes.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、特開平
6−97229において示されているような方法では、
多層配線にすることにより絶対的なコストが上昇する、
異なった層、特に内層と表層を使用した場合には線路の
実効誘電率が異なり、結果として線路間の信号伝播速度
が異なるため同一タイミングで信号伝播させることが難
しくなったり、通常の基板においてはライン幅/スペー
ス幅よりもビアのピッチのほうが広く取らざるを得ない
ため配線が難しいといった課題がある。また特開平9−
148489のように信号伝送線路間にダミー電極を設
ける方法では、ダミー電極に誘起されたクロストーク信
号がダミー電極がグランド、電源、フローティングいず
れかのためダミー電極の終端部分において反射を起こし
クロストーク抑圧効果が落ちてしまうという課題があっ
た。
However, in the method disclosed in Japanese Patent Laid-Open No. 6-97229,
Absolute cost rises by making multilayer wiring,
When using different layers, especially the inner layer and the surface layer, the effective permittivity of the line is different, and as a result, the signal propagation speed between the lines is different, so that it is difficult to propagate the signal at the same timing. There is a problem that wiring is difficult because the via pitch must be wider than the line width / space width. Japanese Patent Application Laid-Open No. 9-
In the method of providing a dummy electrode between signal transmission lines as in 148489, a crosstalk signal induced by the dummy electrode is reflected at the end of the dummy electrode because the dummy electrode is ground, power supply, or floating, thereby suppressing crosstalk. There was a problem that the effect was reduced.

【0005】本発明は、従来のこのような配線間のクロ
ストークにおける課題を考慮し、低コストで容易に製作
が可能であり、配線間のクロストークを低減できる回路
基板を提供することを目的とするものである。
An object of the present invention is to provide a circuit board which can be easily manufactured at low cost and can reduce crosstalk between wirings in consideration of the conventional problem of crosstalk between wirings. It is assumed that.

【0006】[0006]

【課題を解決するための手段】本発明は、実質上平行に
配置された信号伝送用の複数本の配線と、その複数本の
配線のうちの少なくとも1本の隣に配置され、信号を伝
送しない少なくとも1本のダミー線路とを備え、ダミー
線路の両端が、そのダミー線路の特性インピーダンスと
同じインピーダンスにより終端されている回路基板であ
る。
According to the present invention, there are provided a plurality of signal transmission lines arranged substantially in parallel, and a signal transmission line arranged at least next to at least one of the plurality of lines. The circuit board includes at least one dummy line, and both ends of the dummy line are terminated by the same impedance as the characteristic impedance of the dummy line.

【0007】上記構成により、ダミー線路に誘起された
クロストーク信号は終端部に設置された終端で吸収され
るためにクロストーク抑圧効果が高い。このためこのよ
うなダミー線路を設置する場合に必ず問題となっていた
実効配線密度の低下(配線のうち信号伝送線路が占める
量)を防止するために信号伝送線路1本おきに入れても
十分な効果を得ることができる。
[0007] With the above configuration, the crosstalk signal induced in the dummy line is absorbed by the terminal provided at the terminal part, so that the crosstalk suppressing effect is high. Therefore, in order to prevent a reduction in the effective wiring density (the amount occupied by the signal transmission line in the wiring), which has always been a problem when installing such a dummy line, it is sufficient to insert the signal transmission line every other line. Effects can be obtained.

【0008】またこのダミー線路を終端するために部品
の実装もしくは回路基板内に部品を作り込むということ
が必要となるが、一般的に言ってこのような部品を設置
するために必要なスペースは信号伝送線路を配置するた
めに必要なスペースよりも広い場合が多い。このため複
数本まとめて終端することにより部品の設置スペースを
削減することができる。
In order to terminate the dummy line, it is necessary to mount a component or to make a component in a circuit board. Generally speaking, the space required for installing such a component is as follows. In many cases, it is wider than the space required for arranging the signal transmission lines. For this reason, by terminating a plurality of components, the installation space for components can be reduced.

【0009】また該ダミー線路は信号を伝送するためで
はないので特性インピーダンスはどのような値に設定し
てもよく、スペースの利用効率を考慮すると高い値にす
るほうが利用効率がよいため占有面積を減少させること
ができ、結果として低コストにつながる。
Since the dummy line is not for transmitting a signal, the characteristic impedance may be set to any value. Considering the space utilization efficiency, the higher the value is, the better the utilization efficiency is. Can be reduced, resulting in lower costs.

【0010】[0010]

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態の回路基板を示す模式図である。図1において、10
1−1,101−2がデータ伝送線路、102がダミー
線路、103がダミー線路102の特性インピーダンス
と同じ値の終端用の抵抗である。ここでは、データ伝送
線路101−1,101−2、ダミー線路102ともに
特性インピーダンスを50オームで設計している。10
4がデータ送出用の半導体素子、105がデータ受け取
り用の半導体素子である。一般的にはデータは双方向伝
達のためデータ送出、受け取り用の半導体素子が双方に
並列に接続されているがここでは簡単のため一方だけの
記述にとどめておく。以下の実施の形態においても同様
である。このような構成において、データ伝送線路10
1−1に信号を伝送させ、データ伝送線路101−2に
誘起されるクロストーク信号を測定した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing an embodiment. (First Embodiment) FIG. 1 is a schematic diagram showing a circuit board according to a first embodiment of the present invention. In FIG. 1, 10
1-1 and 101-2 are data transmission lines, 102 is a dummy line, and 103 is a terminating resistor having the same value as the characteristic impedance of the dummy line 102. Here, the characteristic impedance of each of the data transmission lines 101-1 and 101-2 and the dummy line 102 is designed to be 50 ohms. 10
Reference numeral 4 denotes a semiconductor element for transmitting data, and reference numeral 105 denotes a semiconductor element for receiving data. Generally, data is transmitted and received in parallel with semiconductor elements for data transmission and reception in both directions, but for simplicity, only one of them is described here. The same applies to the following embodiments. In such a configuration, the data transmission line 10
1-1, a signal was transmitted, and a crosstalk signal induced in the data transmission line 101-2 was measured.

【0011】また、図2に示すようなデータ伝送線路の
一方側にダミー線路を配置した回路において同様の実験
を行った。図2において、201−1,201−2がデ
ータ伝送線路であり、202がダミー線路、203がダ
ミー線路202の特性インピーダンスと同じ値の終端用
の抵抗である。204がデータ送出用の半導体素子、2
05がデータ受け取り用の半導体素子である。データ伝
送線路201−1に信号を印加しデータ伝送線路201
−2に誘起されるクロストーク信号を測定した。2つの
場合を比較すると図1の場合のほうがクロストーク電圧
は低かった。
A similar experiment was conducted on a circuit in which a dummy line was arranged on one side of a data transmission line as shown in FIG. In FIG. 2, 201-1 and 201-2 are data transmission lines, 202 is a dummy line, and 203 is a terminating resistor having the same value as the characteristic impedance of the dummy line 202. 204 is a semiconductor element for data transmission, 2
Reference numeral 05 denotes a semiconductor element for receiving data. A signal is applied to the data transmission line 201-1 and the data transmission line 201
The crosstalk signal induced at -2 was measured. Comparing the two cases, the crosstalk voltage was lower in the case of FIG.

【0012】また、図3に示すように、データ伝送線路
の両側にダミー線路を配置した場合も検討した。図3に
おいて、301−1,301−2,301−3がデータ
伝送線路、302がダミー線路である。303がダミー
線路302の特性インピーダンスと同じ値の終端用の抵
抗である。304がデータ送出用の半導体素子、305
がデータ受け取り用の半導体素子である。データ伝送線
路301−1,301−2に信号を印加し、データ伝送
線路301−3に誘起される電圧を測定した。本来であ
れば両側からクロストークを生じるため図1の状態より
も高いクロストークが観測されるはずであるが、図1の
構成よりもさらに低いクロストーク電圧が得られた。 (第2の実施の形態)図4は、本発明の第2の実施の形
態の回路基板を示す模式図である。図4において、40
1−1,401−2,401−3がデータ伝送線路、4
02がダミー線路である。403がダミー線路402を
まとめたときに対応する特性インピーダンスと同じ値の
終端用の抵抗である。404がデータ送出用の半導体素
子、405がデータ受け取り用の半導体素子である。線
路のインピーダンスはすべて50オームにあわせてあ
る。ここで、ダミー線路402の特性インピーダンスは
50オーム、まとめるダミー線路の本数Nが2本である
ので、終端用の抵抗403のインピーダンスは、R=Z
/N=50/2=25オームとなる。従って、2本のダ
ミー線路402をまとめて25オームの抵抗403で両
端を終端する。この構成において、データ伝送線路40
1−1,401−2に信号を伝送させ、第11の実施の
形態と同様にクロストーク電圧を測定した。図3の場合
と同様に、低いクロストーク電圧を得ることができたと
同時に通常であれば4個必要な抵抗素子を2個で済ます
ことが可能であった。 (第3の実施の形態)図5は、本発明の第3の実施の形
態の回路基板を示す模式図である。図5において、50
1−1,501−2がデータ伝送線路、502がダミー
線路であり、503がダミー線路502の特性インピー
ダンスと同じ値の終端用の抵抗である。504がデータ
送出用の半導体素子、505がデータ受け取り用の半導
体素子である。本実施の形態では、データ伝送線路50
1−1,501−2は50オームに、ダミー線路502
は100オームに特性インピーダンスをあわせており、
従って、ダミー線路502はその両端を100オームの
抵抗で終端している。この構成において、データ伝送線
路501−1に信号を伝送させ、データ伝送線路501
−2に誘起されるクロストーク電圧を測定した。この場
合も第1の実施の形態と同様に低いクロストーク電圧を
得ることができる。更に、ダミー線路の特性インピーダ
ンスをデータ伝送線路の特性インピーダンスよりも高く
することにより、配線の占めるスペースを削減すること
が可能であった。
Also, as shown in FIG. 3, the case where dummy lines are arranged on both sides of the data transmission line was examined. In FIG. 3, 301-1, 301-2, 301-3 are data transmission lines, and 302 is a dummy line. Reference numeral 303 denotes a termination resistor having the same value as the characteristic impedance of the dummy line 302. 304 is a semiconductor element for sending data, and 305
Is a semiconductor element for receiving data. Signals were applied to the data transmission lines 301-1 and 301-2, and the voltage induced on the data transmission line 301-3 was measured. Normally, crosstalk is expected to be observed from both sides because crosstalk occurs from both sides. However, a lower crosstalk voltage than the configuration in FIG. 1 was obtained. (Second Embodiment) FIG. 4 is a schematic diagram showing a circuit board according to a second embodiment of the present invention. In FIG.
1-1, 401-2, and 401-3 are data transmission lines;
02 is a dummy line. Numeral 403 denotes a terminating resistor having the same value as the characteristic impedance corresponding to the dummy lines 402. 404 is a semiconductor element for transmitting data, and 405 is a semiconductor element for receiving data. All line impedances are matched to 50 ohms. Here, the characteristic impedance of the dummy line 402 is 50 ohms, and the number N of the dummy lines to be combined is two, so that the impedance of the termination resistor 403 is R = Z
/ N = 50/2 = 25 ohms. Therefore, the two dummy lines 402 are collectively terminated at both ends with a resistor 403 of 25 ohms. In this configuration, the data transmission line 40
Signals were transmitted to 1-1 and 401-2, and the crosstalk voltage was measured as in the eleventh embodiment. As in the case of FIG. 3, it was possible to obtain a low crosstalk voltage, and at the same time, it was possible to use only two resistance elements which would normally require four. (Third Embodiment) FIG. 5 is a schematic diagram showing a circuit board according to a third embodiment of the present invention. In FIG. 5, 50
1-1 and 501-2 are data transmission lines, 502 is a dummy line, and 503 is a terminating resistor having the same value as the characteristic impedance of the dummy line 502. 504 is a semiconductor element for sending data, and 505 is a semiconductor element for receiving data. In the present embodiment, the data transmission line 50
1-1 and 501-2 are 50 ohms and the dummy line 502 is
Has matched the characteristic impedance to 100 ohms,
Therefore, both ends of the dummy line 502 are terminated with a resistance of 100 ohms. In this configuration, the signal is transmitted to the data transmission line 501-1,
The crosstalk voltage induced at -2 was measured. Also in this case, a low crosstalk voltage can be obtained as in the first embodiment. Further, by setting the characteristic impedance of the dummy line higher than the characteristic impedance of the data transmission line, the space occupied by the wiring can be reduced.

【0013】[0013]

【発明の効果】以上述べたところから明らかなように本
発明は、信号伝送用の複数本の配線のうちの少なくとも
1本の隣に、信号を伝送しない少なくとも1本のダミー
線路を配置し、そのダミー線路の両端をダミー線路の特
性インピーダンスと同じインピーダンスにより終端して
いるので、信号伝送用の配線間のクロストークを低減で
きる回路基板を、低コストで容易に製作が可能であると
いう長所を有する。
As apparent from the above description, according to the present invention, at least one dummy line which does not transmit a signal is arranged next to at least one of a plurality of signal transmission lines, Since both ends of the dummy line are terminated by the same impedance as the characteristic impedance of the dummy line, there is an advantage that a circuit board that can reduce crosstalk between wirings for signal transmission can be easily manufactured at low cost. Have.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる第1の実施の形態の回路基板を
示す模式図である。
FIG. 1 is a schematic diagram showing a circuit board according to a first embodiment of the present invention.

【図2】同第1の実施の形態における別の一例を示す模
式図である。
FIG. 2 is a schematic diagram showing another example in the first embodiment.

【図3】同第1の実施の形態における別の一例を示す模
式図である。
FIG. 3 is a schematic diagram showing another example of the first embodiment.

【図4】本発明にかかる第2の実施の形態の回路基板を
示す模式図である。
FIG. 4 is a schematic view showing a circuit board according to a second embodiment of the present invention.

【図5】本発明にかかる第3の実施の形態の回路基板を
示す模式図である。
FIG. 5 is a schematic view showing a circuit board according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101−1、101−2 データ伝送線路 102 ダミー線路 103 ダミー線路の特性インピーダンスと同じ値の抵
抗 104 データ送出用の半導体素子 105 データ受け取り用の半導体素子
101-1, 101-2 Data transmission line 102 Dummy line 103 Resistance having the same value as the characteristic impedance of dummy line 104 Semiconductor element for transmitting data 105 Semiconductor element for receiving data

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩城 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E338 AA00 BB75 CC01 CC09 CD13 EE13 EE32  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hideki Iwaki 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F-term (reference) 5E338 AA00 BB75 CC01 CC09 CD13 EE13 EE32

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 実質上平行に配置された信号伝送用の複
数本の配線と、その複数本の配線のうちの少なくとも1
本の隣に配置され、信号を伝送しない少なくとも1本の
ダミー線路とを備え、前記ダミー線路の両端が、そのダ
ミー線路の特性インピーダンスと同じインピーダンスに
より終端されていることを特徴とする回路基板。
1. A plurality of wirings for signal transmission arranged substantially in parallel, and at least one of the plurality of wirings
A circuit board, comprising: at least one dummy line that is arranged next to a book and does not transmit a signal; and both ends of the dummy line are terminated by the same impedance as the characteristic impedance of the dummy line.
【請求項2】 前記ダミー線路は、前記複数本の配線間
の少なくとも1つに配置されていることを特徴とする請
求項1記載の回路基板。
2. The circuit board according to claim 1, wherein the dummy line is disposed at least on at least one of the plurality of wirings.
【請求項3】 前記ダミー線路が複数本の場合であっ
て、その複数本のうちのN本のダミー線路をまとめて終
端するときは、前記ダミー線路の特性インピーダンスを
Zとすると、 R=Z/N で表されるインピーダンスRにより終端することを特徴
とする請求項1、または2記載の回路基板。
3. When there are a plurality of dummy lines, and when N dummy lines out of the plurality of dummy lines are collectively terminated, the characteristic impedance of the dummy lines is Z, and R = Z 3. The circuit board according to claim 1, wherein the circuit board is terminated by an impedance R represented by / N.
【請求項4】 前記ダミー線路の特性インピーダンスが
前記信号伝送用の配線の特性インピーダンスよりも高い
ことを特徴とする請求項1、2、または3記載の回路基
板。
4. The circuit board according to claim 1, wherein a characteristic impedance of the dummy line is higher than a characteristic impedance of the signal transmission wiring.
JP10295740A 1998-10-16 1998-10-16 Circuit board Withdrawn JP2000124565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10295740A JP2000124565A (en) 1998-10-16 1998-10-16 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10295740A JP2000124565A (en) 1998-10-16 1998-10-16 Circuit board

Publications (1)

Publication Number Publication Date
JP2000124565A true JP2000124565A (en) 2000-04-28

Family

ID=17824564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10295740A Withdrawn JP2000124565A (en) 1998-10-16 1998-10-16 Circuit board

Country Status (1)

Country Link
JP (1) JP2000124565A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325429A (en) * 2001-04-26 2002-11-08 Tohoku Ricoh Co Ltd Secondary rectification noise-reduction device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325429A (en) * 2001-04-26 2002-11-08 Tohoku Ricoh Co Ltd Secondary rectification noise-reduction device

Similar Documents

Publication Publication Date Title
US6898085B2 (en) Multiple channel modules and bus systems using same
US6142830A (en) Signaling improvement using extended transmission lines on high speed DIMMS
US4552420A (en) Electrical connector using a flexible circuit having an impedance control arrangement thereon
KR100332518B1 (en) Circuit module
US6480409B2 (en) Memory modules having integral terminating resistors and computer system boards for use with same
JPH07176685A (en) Integrated circuit structure
US7183491B2 (en) Printed wiring board with improved impedance matching
KR100709059B1 (en) Memory system and memory module
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
KR100315844B1 (en) High frequency memory module
JP4371766B2 (en) Printed wiring board
US6477060B1 (en) Dual channel bus routing using asymmetric striplines
JP2002026235A (en) Memory module, memory module socket and system board including them
JP2000124565A (en) Circuit board
JP2000067951A (en) Board connector assembly and computer system
US6417688B1 (en) Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
US20040174807A1 (en) Method for co-layout of different buses in an electric board
JP2004318451A (en) Memory bus system using directional coupling element
US5674077A (en) Interleaved connector circuit having increased backplane impedance
JP4990720B2 (en) Printed wiring board
JP4258168B2 (en) Motherboard
WO2006028693A2 (en) Stacked integrated circuit cascade signaling system and method
CN101728351B (en) Layout of bonding pads
JP2020150253A (en) Semiconductor module including printed circuit board
JPH0619692B2 (en) Radial bus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070214