JP2000101606A

JP2000101606A - Ａｔｍ中継装置及びルータ装置

Info

Publication number: JP2000101606A
Application number: JP31136998A
Authority: JP
Inventors: Keitaro Hirai; 恵太郎平井; Kazuo Nogami; 和男野上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-12-26
Filing date: 1998-10-30
Publication date: 2000-04-07
Anticipated expiration: 2018-10-30
Also published as: JP4044226B2

Abstract

(57)【要約】【課題】特にＳＶＣをサポートする場合におけるシグナ
リングトラフィック量の増大を回避しつつ、ＳＶＣ制御
のための高速なシグナリング性能を得ることができるＡ
ＴＭ中継装置を提供する。【解決手段】ＡＴＭスイッチ４２を用いてネットワーク
層でパケットのルーティング処理を行なうホップバイホ
ップ転送モードを備えたＡＴＭ中継装置において、ＡＴ
Ｍスイッチ４２の後段に設けられ、第１のパスを介して
ＡＴＭスイッチ４２からＩＰパケットを受信してシグナ
リング処理を行なうソフトウェア処理部５２と、このソ
フトウェア処理部５２とは別個に設けられ、第１のパス
とは物理的に異なる第２のパスを介してＩＰパケットを
受信して、ホップバイホップ転送処理を連想メモリを用
いてハードウェアにて行なうＩＰフォワーディング処理
部５４とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡＴＭ（Asynchrono
us Transfer Mode）中継装置及びルータ装置に関する
ものである。

【０００２】

【従来の技術】ＡＴＭスイッチコア部とＩＰプロセシン
グ部とを備え、ＩＰパケット全てをＩＰプロセシング部
のＣＰＵによりソフトウェア処理するホップバイホップ
転送と、ＡＴＭパスを確立してハードウェア処理を行な
うカットスルー転送とを切り替えながら高速なＩＰパケ
ットの転送を実現した方式にＣＳＲ（Cell Switch Ro
uter)方式がある。

【０００３】このようなＣＳＲ方式において、ホップバ
イホップ転送は従来のＩＰルータ方式と同様に、その転
送能力は一般的にはＣＰＵのパフォーマンスに依存す
る。つまり転送能力を上げるためにはＣＰＵの高速化が
一般的な方法である。また、カットスルー転送は、隣接
しているＣＳＲノードからＦＴＰやＷＷＷ等の接続時間
が長いＩＰパケットの転送を高速に行なう場合に用いら
れる。また、ＣＳＲ方式においては、カットスルー転送
を実現するためのプロトコルとしてＦＡＮＰが用いられ
る。

【０００４】従来のＩＰルータでは図９に示すように、
通信プロトコルの複数の階層１１のうち、ネットワーク
層のみを用いてパケットデータ１２の経路制御を行なっ
ていたが、ＣＳＲは図１０に示すように、ネットワーク
層に加えてデータリンク層を用いてパケットデータを高
速転送する技術であり、ＣＰＵ（ソフトウェア）による
パケット転送を必要としない高速、高性能ルータであ
る。

【０００５】図１１（ａ），１１（ｂ）はこのようなＣ
ＳＲの２つのセル転送方式について説明するための図で
ある。

【０００６】図１１（ａ）において、ホップバイホップ
転送時には、隣接中継装置３３からのＩＰパケットはＣ
ＳＲ中継装置３１のＡＴＭスイッチ３１Ｂを介してＩＰ
プロセシング部３１Ａに送られてＣＰＵによりソフトウ
ェア処理が行われて次の隣接中継装置３３′へと転送さ
れる。このとき、隣接中継装置３３とＣＳＲ中継装置３
１間には仮想コネクションＶＣ−１が、ＣＳＲ中継装置
３１と隣接中継装置３３′間には仮想コネクションＶＣ
−２が張られる。３２はＣＳＲにおいて通常用いられる
ＦＡＮＰと呼ばれる通信プロトコルであり、データリン
ク層（ＡＴＭ−ＳＷ）においてダイレクトにパケットを
転送させるためのパスの確立／解除を行なうためのプロ
トコルである。

【０００７】つまり、ＩＰプロセシング部３１Ａによる
パケット転送から、ＦＴＰなどのセッションを確立して
ＡＴＭスイッチ３１Ｂによるカットスルー転送を行なう
場合には、図１１（ｂ）に示すように、ＡＴＭパスを確
立してＡＴＭレイヤ処理に切り換えるカットスルーパス
を確立する。このときの転送処理はＡＴＭスイッチ３１
Ｂにて行ない、ＩＰプロセシング部３１Ａはパケット転
送処理を行なわない。３８はカットスルー転送時にＣＳ
Ｒ中継装置３１と隣接中継装置３３′との間に張られる
仮想コネクションＶＣ−３である。

【０００８】ところで、上記したＣＳＲのカットスルー
方式は大きくわけて２つの方式に分けられる。１つはト
ポロジードリブンと呼ばれる方式で同じサブネット宛、
つまりエンド・エンドのＣＳＲにＡＴＭカットスルーパ
スをはり、データ量の多いパケットの高速転送を連続的
に長時間行なう方式である。そうでない場合には通常の
ルータと同様にしてホップバイホップ転送を行なう。も
う一つの方式はフロードリブン方式で、隣接するＣＳＲ
（リンク・リンクのＣＳＲ）で上記高速転送を行なう方
式である。

【０００９】上記したフロードリブン方式は、個々の通
信（フロー）ごとにカットスルー処理を実施する場合に
用いられ、ネットワークの構成変化に柔軟に対応でき
る、フローごとのきめこまかい品質が要求されるルート
やパケット転送が少ないルートに適する、といった特徴
がある。一方、トポロジードリブン方式は、同一の相手
先ごとに一括してカットスルーを実施する場合に用いら
れ、大規模ネットワークのバックボーンに適している、
大量のパケット転送が見込まれるルートに適している、
といった特徴がある。

【００１０】図１２は従来のＣＳＲ中継装置の概略構成
を示す図であり、ＡＴＭスイッチ４２の後段にはＩＰプ
ロセシングとのリンク４４を介してＩＰプロセシング部
４１が配置されている。ＡＴＭＵＮＩ（User Networ
k Interface）シグナリング処理を行なう場合にはシグ
ナリングセルはシグナリングセル経路４６を介してセル
／データユニット組立部（ＳＡＲ： Segmentation and
Reassembly）４３に供給されてデータユニットに再組
み立てられる。このデータユニットはシグナリングデー
タユニット経路４９を介してＣＰＵを含むソフトウェア
処理部４５でＵＮＩシグナリングのための処理が行われ
る。また、この逆も行なわれる。

【００１１】また、ＩＰフォワーディングにおいてホッ
プバイホップ転送を行なうときには、ＡＴＭセルはシグ
ナリング以外のセル経路４７を介してセル／データユニ
ット組立部（ＳＡＲ）４３に供給されてデータユニット
に再組み立てられる。このデータユニットはシグナリン
グ以外のデータユニット経路４８を介してソフトウェア
処理部４５に供給されてパケット転送のための処理を行
なう。このような処理の後、再びセル／データユニット
組立部４３に転送されてセルに組み立てられた後にＡＴ
Ｍスイッチ４２に戻されて次の宛先に転送される。

【００１２】なお、セル経路４６と４７とは物理的に同
一のリンク内を通り、データユニット経路４８と４９と
は物理的に同一のソケットである。

【００１３】

【発明が解決しようとする課題】上記したＣＳＲ方式で
は、ＰＶＣ(Permanent Virtual Connection)とＳＶＣ
(Switched Virtual Connection )の両方のコネクショ
ンにおいて、ＡＴＭＵＮＩシグナリング処理をサポー
トしており、既存のＡＴＭ網との接続が可能であるが、
特に、ＳＶＣをサポートする場合にはシグナリングトラ
フィック量の増大を回避することと、ＳＶＣ制御のため
の高速なシグナリング性能が要求される。１本の物理リ
ンクでこの２つのトラフィックを処理そして転送処理し
ないといけない。

【００１４】しかしながら、上記した従来のＡＴＭ中継
装置はこれらの要件を満たすことができなかった。ま
た、従来のＡＴＭ中継装置では、ＣＳＲ方式でカットス
ルー転送を行なわないトラフィック、すなわち、ホップ
バイホップ転送されるパケットの転送能力をソフトウェ
ア（ＣＰＵによる処理）による処理としているため、処
理能力はかなり落ちる。

【００１５】本発明はこのような課題に着目してなされ
たものであり、その目的とするところは、特にＳＶＣを
サポートする場合におけるシグナリングトラフィック量
の増大を回避しつつ、ＳＶＣ制御のための高速なシグナ
リング性能を得ることができ、かつ、ホップバイホップ
転送時のパケットの転送能力を向上させることができる
ＡＴＭ中継装置及びルータ装置を提供することにある。

【００１６】また、本発明は、ＣＳＲ方式によるネット
ワークパケット中継装置において、特に自局宛パケッ
ト、非ＩＰパケット処理において、ホップバイホップ転
送時のパケットの転送能力を大幅に向上させることがで
きるＡＴＭ中継装置を提供することにある。

【００１７】さらに、本発明は、上記自局宛パケットや
宛先不明ＩＰパケット処理において、必要以上にＴＴＬ
減算を行わずに自局宛のパケットを確実に受け取ること
ができ、ネットワークノードに置き換えた場合のパケッ
トの転送距離を向上させることができるＡＴＭ中継装置
を提供することにある。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明は、ＡＴＭスイッチを用いたネットワ
ーク層のパケット転送機能を具備したＡＴＭ中継装置に
おいて、ＡＴＭスイッチに関連して設けられ、第１のリ
ンクを介して前記ＡＴＭスイッチからシグナリングパケ
ットを受信してシグナリング処理を行なうシグナリング
処理手段と、このシグナリング処理手段とは別個に設け
られ、前記第１のリンクとは物理的に異なる第２のリン
クを介してＩＰパケットを受信して、ＩＰパケット転送
処理を所定のメモリを用いてハードウェアにて行なうフ
ォワーディング処理手段とを具備する。

【００１９】また、第２の発明は、第１の発明におい
て、少なくとも自局宛のパケットおよび前記フォワーデ
ィング処理手段によってＩＰパケット転送処理が不可能
なＩＰパケットを、前記第１及び第２のリンクとは物理
的に異なる第３のリンクを介して受けてＣＰＵ処理を行
なうＣＰＵ処理手段をさらに具備する。

【００２０】また、第３の発明は、第２の発明におい
て、前記シグナリング処理用の第２のリンクと前記ＣＰ
Ｕ処理用の第３のリンクとは物理的に同一のリンクであ
る。

【００２１】また、第４の発明は、第２または第３の発
明において、前記ＡＴＭ中継装置内における、少なくと
も自局宛のパケットおよび前記フォワーディング処理手
段によってＩＰパケット転送処理が不可能なＩＰパケッ
トの存在可能時間を調整する調整手段を具備する。

【００２２】また、第５の発明は、ＡＴＭスイッチに関
連して設けられ、ネットワーク層におけるＩＰパケット
転送機能を具備したルータ装置において、第１のリンク
を介して前記ＡＴＭスイッチからシグナリングパケット
を受信してシグナリング処理を行なうシグナリング処理
手段と、このシグナリング処理手段とは別個に設けら
れ、前記第１のリンクとは物理的に異なる第２のリンク
を介してＩＰパケットを受信して、ＩＰパケット転送処
理を所定のメモリを用いてハードウェアにて行なうフォ
ワーディング処理手段とを具備する。

【００２３】

【発明の実施の形態】以下に図面を参照して本発明の一
実施形態を詳細に説明する。

【００２４】図１は本発明の第１実施形態に係るＡＴＭ
中継装置が適用されるＣＳＲ中継装置の概略構成を示す
図である。本実施形態の構成では、ＡＴＭスイッチ４２
はシグナリング用のＩＰプロセシングとのリンク６３を
介してＩＰプロセシング部６１に接続されるとともに、
シグナリング用のＩＰプロセシングとのリンク６３とは
物理的に異なるフォワーディング用のＩＰプロセシング
とのリンク４４を介してＩＰプロセシング部６１に接続
されている。すなわち、フォワーディング処理（ここで
はホップバイホップ転送）を行なうパスとシグナリング
処理を行なうパスとは物理的に異なっている。

【００２５】より詳細には、ＡＴＭスイッチ４２はシグ
ナリングセル経路４６を介してシグナリング用のセル／
データユニット組立部（以下シグナリング用ＳＡＲと呼
ぶ）６２に接続され、このシグナリング用ＳＡＲ６２は
シグナリングデータユニット経路９６を介してＣＰＵを
含むソフトウェア処理部５２に接続されている。上記し
たシグナリングセル経路４６、シグナリング用ＳＡＲ６
２、シグナリングデータユニット経路９６、ソフトウェ
ア処理部５２はシグナリング処理手段を構成する。

【００２６】また、ＡＴＭスイッチ４２は上記したシグ
ナリング処理のための経路とは物理的に異なる他のセル
経路４７を介してシグナリング用ＳＡＲ６２とは別個に
設けられたセル／データユニット組立部（ホップバイホ
ップ転送用ＳＡＲと呼ぶ）４３に接続されている。この
ホップバイホップ転送用ＳＡＲ４３はデータユニット経
路９７を介してＩＰフォワーディング処理部５４に接続
されている。上記したセル経路４７、ホップバイホップ
転送用ＳＡＲ４３、データユニット経路９７、ＩＰフォ
ワーディング処理部５４はフォワーディング処理手段を
構成する。

【００２７】ここで、本実施形態では、フォワーディン
グ処理としてのホップバイホップ転送能力を向上させる
手段としてＩＰレイヤ、ＴＣＰ／ＵＤＰレイヤのへッダ
・アドレスをハードウェアにて検出し、連想メモリとハ
ードウェアキャッシュ検索を併用したＩＰパケットのフ
ォワーディングテーブルを用いてＣＰＵによるソフトウ
ェア処理を行なわずに高速にパケットのフォワーディン
グ処理を行なう。このようなフォワーディング処理につ
いては本出願人による特願平９−２５２１６１号明細書
に記載されている。

【００２８】以下に図１に示すＣＳＲ中継装置の作用を
説明する。図１のＡＴＭスイッチ４２に入力されたセル
はその種類に応じてそれぞれ専用のリンクを介してＩＰ
プロセシング部６１に入力される。すなわち、シグナリ
ングセルであった場合にはシグナリング用ＳＡＲ６２へ
転送され、それ以外のセルはホップバイホップ転送用Ｓ
ＡＲ４３に転送されて、それぞれのＳＡＲによりデータ
ユニットに再組み立てられる。

【００２９】シグナリング用ＳＡＲ６２で再組み立てら
れたデータユニットはＩＰフォワーディング処理部５４
に取り込まれることなくソフトウェア処理部５２に直接
転送されてＣＰＵによるソフトウェア処理が行われる。

【００３０】一方、ホップバイホップ転送用ＳＡＲ４３
で再組み立てられたデータユニットはＩＰフォワーディ
ング処理部５４に転送されてホップバイホップ転送処理
が行なわれる。すなわち、連想メモリのテーブルに登録
されているＩＰアドレスに一致するか否かを判断し、一
致した場合にはそのアドレス情報に従い、次の中継装置
に送られるべきアドレス情報を付け替えた後、ホップバ
イホップ転送用ＳＡＲ４３で再びセルに組み立てて、Ａ
ＴＭスイッチ４２に送り出される。

【００３１】ここで、連想メモリのテーブルの書き換え
および管理はＣＰＵによるソフトウェア処理で行われる
ものとする。

【００３２】上記したように、本実施形態ではシグナリ
ングセルとそれ以外のセルとで物理的に異なるリンクで
転送して別個にそれぞれの処理を行なうようにしたの
で、特にＳＶＣをサポートする場合におけるシグナリン
グトラフィック量の増大を回避しつつ、ＳＶＣ制御のた
めの高速なシグナリング性能を得ることができる。ま
た、ホップバイホップ転送処理については、ソフトウェ
ア処理部５２のＣＰＵに転送して処理を行なうのではな
く、ＩＰフォワーディング処理部５４においてハードウ
ェア処理により行なうようにしたのでホップバイホップ
転送時のパケットの転送能力を大幅に向上させることが
できる。

【００３３】図２は上記した実施形態の変形例を示す図
である。この変形例では複数のＩＰプロセシング部６１
−１、６１−２、６１−３がＡＴＭスイッチ４２に接続
されている。各ＩＰプロセシング部６１−１、６１−
２、６１−３は図１に示す構成を有するものとする。こ
のような構成によれば、図１に示すような本実施形態の
構成を複数有するので、上記した効果を相乗的に得るこ
とができる。

【００３４】上記した第１実施形態によれば、ＣＳＲ方
式によるネットワークパケット中継装置において、特に
ＳＶＣをサポートする場合において、シグナリング性能
を得ることができ、かつ、ホップバイホップ転送時のパ
ケットの転送能力を大幅に向上させることができる。

【００３５】以下に本発明の第２実施形態を説明する。
第１実施形態で説明したＣＳＲ中継装置では、ＣＳＲ本
来の能力を妨げていたホップバイホップの転送能力を向
上させるため、ＩＰフォワーディング処理部５４をハー
ドウェア化しているが、このＩＰフォワーディング処理
部５４は、プロトコルを含む自局宛ＩＰパケットおよび
ホップバイホップ転送処理の方法が不明なパケットを判
別し、ソフトウェア処理部５２にパケットを受け渡す処
理、また、ソフトウェア処理部５２からは、自局発ＩＰ
パケットおよび上記処理不明であったパケットまたはこ
のパケットを処理したために発生した、パケットを受け
取る処理をしなければならない。

【００３６】さらに、ＩＰフォワーディング処理部５４
に宛先アドレスがエントリされていない場合、ＩＰフォ
ワーディング処理部５４のアドレスエントリが更新され
る。特に、上記処理不明であったパケットの中には、Ｉ
Ｐフォワーディング処理部５４にその転送先アドレスが
エントリされていないものもあり、対応するパケットを
送出する際、ＩＰフォワーディング処理部５４のアドレ
スエントリの更新を実施することが必要となる場合が増
大する。

【００３７】このような処理は、ＩＰフォワーディング
処理部５４本来のホップバイホップの転送能力向上を妨
げるとともに、ＩＰフォワーディング処理部５４の構造
が複雑になる。

【００３８】そこで第２実施形態では、ホップバイホッ
プの転送能力をさらに向上させることによるＣＳＲ本来
の能力を向上させることができ、かつ、装置の構造を簡
略化することができるＡＴＭ中継装置を提供することを
意図している。

【００３９】以下に図面を参照して本発明の第２実施形
態を詳細に説明する。図３は本発明の第２実施形態に係
るＡＴＭ中継装置が適用されるＣＳＲ中継装置の概略構
成を示す図である。本実施形態の構成では、ＡＴＭスイ
ッチ１４２はシグナリング用のＩＰプロセシングとのリ
ンク１６３を介してＩＰプロセシング部１００に接続さ
れるとともに、シグナリング用のＩＰプロセシングとの
リンク１６３とは物理的に異なるホップバイホップ転送
用のＩＰプロセシングとのリンク１０６を介してＩＰプ
ロセシング部１００に接続されている。

【００４０】さらに、シグナリングおよびフォワーディ
ング用のＩＰプロセシングとのリンク１６３および１０
６とは物理的に異なるソフトウェア処理（ＣＰＵ処理）
用のＩＰプロセシングとのリンク１０３を介してＩＰプ
ロセシング部１００に接続されている。このように、フ
ォワーディング処理（ここではホップバイホップ転送）
を行なうパスとシグナリング処理を行なうパスとソフト
ウェア処理を行なうパスとは物理的に異なっている。

【００４１】より詳細には、ＡＴＭスイッチ１４２はシ
グナリングセル経路１４６を介してシグナリング用のセ
ル／データユニット組立部（以下シグナリング用ＳＡＲ
と呼ぶ）１６２に接続され、このシグナリング用ＳＡＲ
１６２はシグナリングデータユニット経路２４６を介し
てＣＰＵを含むソフトウェア処理部１５２に接続されて
いる。上記したシグナリングセル経路１４６、シグナリ
ング用ＳＡＲ１６２、シグナリングデータユニット経路
２４６、ソフトウェア処理部１５２はシグナリング処理
手段を構成する。

【００４２】一方、ＡＴＭスイッチ１４２は上記したシ
グナリング処理のための経路とは物理的に異なる他のセ
ル経路（ホップバイホップセル経路）１０５を介してシ
グナリング用ＳＡＲ１６２とは別個に設けられたセル／
データユニット組立部（ホップバイホップ転送用ＳＡＲ
と呼ぶ）１０７に接続されている。このホップバイホッ
プ転送用ＳＡＲ１０７はホップバイホップデータユニッ
ト経路２０５を介してＩＰフォワーディング処理部２５
４に接続されている。上記したセル経路１０５、ホップ
バイホップ転送用ＳＡＲ１０７、ホップバイホップデー
タユニット経路２０５、ＩＰフォワーディング処理部２
５４はフォワーディング処理手段を構成する。

【００４３】また、ＡＴＭスイッチ１４２は上記したシ
グナリングセル経路１４６及びホップバイホップセル経
路１０５とは物理的に異なるＣＰＵ処理セル経路１０４
を介してＣＰＵ処理用のセル／データユニット組立部１
０２に接続されている。このＣＰＵ処理用のセル／デー
タユニット組立部１０２はＣＰＵ処理データユニット経
路２０１を介してＣＰＵを含むソフトウェア処理部１５
２に接続されている。

【００４４】ここで、本実施形態では、フォワーディン
グ処理としてのホップバイホップ転送能力を向上させる
手段としてＩＰレイヤ、ＴＣＰ／ＵＤＰレイヤのヘッダ
・アドレスをハードウェアにて検出し、連想メモリとハ
ードウェアキャッシュ検索を併用したＩＰパケットのフ
ォワーディングテーブルを用いてＣＰＵによるソフトウ
ェア処理を行なわずに高速にパケットのフォワーディン
グ処理を行なうようにしてもよい。このようなフォワー
ディング処理については特願平９−２５２１６１号明細
書に記載されている。

【００４５】以下に図３に示すＣＳＲ中継装置の作用を
説明する。図３のＡＴＭスイッチ１４２に入力されたセ
ルはその種類に応じてそれぞれ専用のリンクを介してＩ
Ｐプロセシング部１００に入力される。すなわち、シグ
ナリングセルであった場合にはシグナリング用ＳＡＲ１
６２へ転送され、それ以外のセルはホップバイホップ転
送用ＳＡＲ１０７に転送されて、それぞれのＳＡＲによ
りデータユニットに再組み立てられる。

【００４６】シグナリング用ＳＡＲ１６２で再組み立て
られたデータユニットはＩＰフォワーディング処理部２
５４に取り込まれることなくソフトウェア処理部１５２
に直接転送されてＣＰＵによるソフトウェア処理が行わ
れる。

【００４７】一方、ホップバイホップ転送用ＳＡＲ１０
７で再組み立てられたデータユニットはＩＰフォワーデ
ィング処理部２５４に転送されてホップバイホップ転送
処理が行なわれる。すなわち、連想メモリのテーブルに
登録されているＩＰアドレスに一致するか否かを判断
し、一致した場合にはそのアドレス情報に従い、次の中
継装置に送られるべきアドレス情報を付け替えた後、ホ
ップバイホップ転送用ＳＡＲ１０７で再びセルに組み立
てて、ＡＴＭスイッチ１４２に送り出される。

【００４８】ここで、連想メモリのテーブルの書換およ
び管理はＣＰＵによるソフトウェア処理で行われるもの
とする。

【００４９】また、アドレス情報、つまり具体的にはＶ
Ｃ情報、が登録されているＶＣテーブルメモリを有し、
パケットのＩＰアドレスが一致した連想メモリの領域
に、対応するＶＣ情報が格納されたＶＣテーブルメモリ
のアドレスが格納されている。ここでは、自局宛てのＩ
Ｐアドレスとソフトウェア処理部１５２へ転送されるべ
く仮想コネクションＶＣ−１１を対応づけておく。さら
に、ホップバイホップ転送処理の方法が不明なデータユ
ニットは非ＩＰパケットとして、同様にソフトウェア処
理部１５２に転送されるべく仮想コネクションＶＣ−１
１を対応づけておく。仮想コネクションＶＣ−１１は複
数の仮想コネクションに分割されてもよい。

【００５０】ＩＰフォワーディング処理部２５４に、Ｆ
ＡＮＰプロトコルデータ等の自局宛のＩＰパケットが届
くと、パケットはそのＩＰアドレスから仮想コネクショ
ンＶＣ−１１に対応するアドレス情報が付与された後、
ホップバイホップ転送用ＳＡＲ１０７で再びセルに組み
立てられ、ＡＴＭスイッチ１４２に再び送り出される。
ＡＴＭスイッチ１４２は、仮想コネクションＶＣ−１１
からソフトウェア処理部１５２へ転送されるべきものと
判断し、このセルをＣＰＵ処理セル経路１０４を経由し
て、ＣＰＵ処理用ＳＡＲ１０２に転送し、ＣＰＵ処理用
ＳＡＲ１０２ではセルをデータユニットに組み立て、組
み立てられたＩＰパケットはＣＰＵによるソフトウェア
処理部１５２に受け渡される。

【００５１】さらに、ＩＰフォワーディング処理部２５
４に、ホップバイホップ転送処理の方法が不明なＩＰパ
ケットや非ＩＰパケットのデータユニットが届くと、非
ＩＰパケットとして仮想コネクションＶＣ−１１に対応
するアドレス情報を付与された後、ホップバイホップ転
送用ＳＡＲ１０７で再びセルに組み立てられ、ＡＴＭス
イッチ１４２に再び送り出される。

【００５２】ＡＴＭスイッチ１４２は、仮想コネクショ
ンＶＣ−１１からソフトウェア処理部１５２へ転送され
るべきものと判断し、このセルをＣＰＵ処理セル経路１
０４を経由して、ＣＰＵ処理用ＳＡＲ１０２に転送し、
ＣＰＵ処理用ＳＡＲ１０２ではセルをデータユニットに
組み立て、組み立てられたデータユニットはＣＰＵによ
るソフトウェア処理部１５２に受け渡される。

【００５３】一方、ソフトウェア処理部１５２からの自
局発のＩＰパケットは、ソフトウェア処理部１５２で宛
先ＩＰアドレスが付与され、ＩＰフォワーディング部２
５４のホップバイホップ転送機能によりＩＰパケットを
転送するべくＣＰＵ処理用ＳＡＲ１０２で仮想コネクシ
ョンＶＣ−１１に対応するアドレス情報が付与され、Ａ
ＴＭスイッチ１４２およびセル経路１０５、ＳＡＲ１０
７を経由してＩＰフォワーディング処理部２５４へ届け
られ、ホップバイホップ転送処理される。

【００５４】さらに、ＩＰフォワーディング処理部２５
４でホップバイホップ転送処理の方法が不明であった非
ＩＰパケットのデータユニットは、ＩＰフォワーディン
グ処理部２５４へ転送されることがなく宛先に転送する
べく仮想コネクションＶＣ−１０に対応するアドレス情
報が付与されて送り出される。

【００５５】上記したように、本実施形態ではＩＰフォ
ワーディング処理部２５４とソフトウェア処理部１５２
とのデータ転送を物理的に分離し、ＩＰフォワーディン
グ処理部２５４の負荷を軽減するようにしたので、ホッ
プバイホップ転送時のパケットの転送能力を向上させ、
かつ、ＩＰフォワーディング処理部２５４の構成を簡略
化することができる。また、従来の技術がそのまま利用
できるため、ＩＰフォワーディング処理部２５４以外の
各機能においてもその構成が簡略化できる。

【００５６】図４は上記した実施形態の変形例を示す図
である。この変形例ではシグナリング処理用のリンクと
ＣＰＵ処理用のリンクがリンク１１１を介してＩＰプロ
セシング部１００に接続されている。すなわち、ＩＰプ
ロセシング部１００とは物理的に同一のリンクを介して
接続されている。このような構成によれば、図３の構成
をさらに簡略化できるので、シグナリング処理が少ない
通信形態においては上記した効果を相乗的に得ることが
できる。

【００５７】上記した第２実施形態によれば、ＣＳＲ方
式によるネットワークパケット中継装置において、特に
自局宛パケット、非ＩＰパケット処理において、ホップ
バイホップ転送時のパケットの転送能力を大幅に向上さ
せることができる。

【００５８】以下に本発明の第３実施形態を説明する。
上記した実施形態のＡＴＭ中継装置では、ＩＰフォワー
ディング処理部２５４を通過するＩＰパケットは、ＩＰ
フォワーディング処理部２５４を通過する度に実際の処
理時間以上にＴＴＬ（ＴｉｍｅＴｏＬｉｖｅ）の減
算が実施されてしまい、自局宛パケットが一度ＩＰプロ
セシング部１００に到達しているにも関わらずＴＴＬ値
が減算された結果ソフトウェア処理部１５２に到達しな
いという不具合がある。また、宛先の不明なＩＰパケッ
トにおいてはＩＰフォワーディング処理部２５４で２
回、およびソフトウェア処理部１５２で１回、の少なく
とも３回ＴＴＬ値減算が実施されてしまうことにより、
ネットワークノードに置き換えた場合の転送距離が短く
なったり、ＡＴＭ中継装置内でパケットが廃棄されてし
まうという不具合がある。以下にこのような不具合につ
いてさらに説明する。

【００５９】図５はパケットの流れによるＴＴＬ減算の
例を示す。自局宛ＩＰパケットがＩＰパケットの転送経
路３０２を転送されるとき、まずＩＰフォワーディング
処理部２５４で１回目のＴＴＬ減算が行われる。ここで
ＩＰフォワーディング処理部２５４での減算値が１、あ
るいは不図示のＩＰパケットが持っていたＴＴＬ値ａが
１の場合には、減算後のＴＴＬ値が０となってしまうの
でソフトウェア処理部１５２へＩＰパケットを転送でき
なくなる。

【００６０】一方、宛先不明のＩＰパケットについて
は、ＩＰフォワーディング処理部２５４で１回目、ソフ
トウェア処理部１５２で２回目および宛先解決後の転送
時にＩＰフォワーディング処理部２５４で３回目のＴＴ
Ｌ減算が実施される。

【００６１】ここでＩＰフォワーディング処理部２５４
での減算値が１、ソフトウェア処理部１５２での減算値
が１の場合、減算後のＴＴＬ値は図示の通りａ−３とな
る。

【００６２】ここでＩＰフォワーディング処理部２５４
はハードウェアで構成されており、一般に知られている
ＴＴＬ減算の単位時間より十分短く実現できる。また、
ＡＴＭ中継装置全ての処理時間を合わせても単位時間に
満たない場合もあり、この場合ＡＴＭ中継装置全体での
ＴＴＬ減算値は１にすることができるが、上記に説明し
た通り、上記した実施形態のＡＴＭ中継装置では減算値
が増えてしまう。

【００６３】そこで、第３実施形態では、必要以上にＴ
ＴＬ減算を行わず、自局宛のパケットを確実に受け取る
こと、およびネットワークノードに置き換えた場合のパ
ケットの転送距離を向上させるＡＴＭ中継装置を提供す
ることを目的とする。この目的を達成するために、ＡＴ
Ｍ中継装置のＩＰフォワーディング処理手段および第３
のリンクを介したソフトウェア処理手段に特定のＩＰパ
ケットについてＴＴＬ減算を調整する手段を設けるよう
にする。以下、第３実施形態について詳細に説明する。

【００６４】図６は第３実施形態のＡＴＭ中継装置の構
成例とＩＰパケットの転送経路およびＴＴＬ減算の例
を、図７はＩＰフォワーディング処理部２５４に適用さ
れるＴＴＬ演算処理のフローチャート（ステップＳ４０
１〜Ｓ４０５）の例を、図８はソフトウェア処理部１５
２に適用されるＴＴＬ演算処理のフローチャート（ステ
ップＳ５０１〜Ｓ５０４）の例を示す図である。

【００６５】第３実施形態では、ＡＴＭスイッチ１４２
は、ＩＰプロセシング部１００とのリンク１１１を介し
てＩＰプロセシング部１００に接続されるとともに、Ｉ
Ｐプロセシング部１００とのリンク１１１とは物理的に
異なるリンク１０６を介してＩＰプロセシング部１００
に接続されている。

【００６６】すなわち、フォワーディング処理（ここで
はホップバイホップ転送）を行うパスとシグナリング処
理およびソフトウェア処理を行うパスとは物理的に異な
っている。

【００６７】より詳細には、ＡＴＭスイッチ１４２はシ
グナリングセル経路１４６を介してＳＡＲ１０９に接続
され、ＳＡＲ１０９はシグナリングデータユニット経路
２４６を介してＣＰＵを含むソフトウェア処理部１５２
に接続されている。上記したシグナリングセル経路２４
６、ＳＡＲ１０９、ソフトウェア処理部１５２はシグナ
リング処理手段を構成する。

【００６８】一方、ＡＴＭスイッチ１４２は上記したシ
グナリング処理のための経路とは物理的に異なる他のセ
ル経路１０５を介してＳＡＲ１０９とは個別に設けられ
たＳＡＲ１０７に接続されている。このＳＡＲ１０７は
データユニット経路２０５を介してＩＰフォワーディン
グ処理部２５４に接続されている。上記したセル経路１
０５、ＳＡＲ１０７、ＩＰフォワーディング処理部２５
４はフォワーディング処理手段を構成する。

【００６９】さらに、ＡＴＭスイッチ１４２は上記した
シグナリングおよびフォワーディング処理のための経路
とは異なる他のセル経路１０４を介してＳＡＲ１０９に
接続されている。このＳＡＲ１０９はデータユニット経
路２０１を介してＣＰＵを含むソフトウェア処理部１５
２に接続されている。上記したセル経路１０４、ＳＡＲ
１０９、ソフトウェア処理部１５２はパケットのＣＰＵ
処理手段を構成する。

【００７０】上記した構成において、ＩＰフォワーディ
ング処理部２５４は、受信したＩＰパケットの宛先に基
づいて自局宛かどうかの判断（ステップＳ４０２ )、あ
るいは、宛先不明かどうかの判断（ステップＳ４０３）
を行なって、ＴＴＬ減算を実施するか否かの判別をして
ＴＴＬ減算処理（ステップＳ４０４）を行う。また、ソ
フトウェア処理部１５２はパケットをＩＰフォワーディ
ング処理部２５４へ再び送出する。ＩＰパケットのＴＴ
Ｌ値をＩＰフォワーディング処理部２５４で減算される
数値分加算する。

【００７１】ここで、本実施形態においても、第２実施
形態で述べた特願平９−２５２１６１号明細書に記載の
ハードウェア処理によるフォワーディング処理を行なう
ようにしてもよい。

【００７２】以下に図６に示すＡＴＭ中継装置の作用を
説明する。ＡＴＭスイッチ１４２に外部から入力された
セルはその種類に応じてそれぞれ専用のリンクを介して
ＩＰプロセシング部１００に入力される。すなわち、シ
グナリングセルであった場合にはＳＡＲ１０９へ転送さ
れ、それ以外のセルはＳＡＲ１０７に転送されて、それ
ぞれのＳＡＲによりデータユニットに再組み立てられ
る。

【００７３】ＳＡＲ１０９で再組み立てられたデータユ
ニットはＩＰフォワーディング処理部２５４に取り込ま
れることなくソフトウェア処理部１５２に直接転送され
てＣＰＵによるソフトウェア処理が行われる。

【００７４】一方、ＳＡＲ１０７で再組み立てられたデ
ータユニットはＩＰフォワーディング処理部２５４に転
送されてＴＴＬ演算を含むホップバイホップ転送処理が
行われる。すなわち、連想メモリのテーブルに登録され
ているＩＰアドレスに一致するか否かを判断し、一致し
た場合にはそのアドレス情報に従い、ＴＴＬ演算を実施
するとともに次の中継装置に送られるべきアドレス情報
を付け替えた後、ホップバイポップ転送用ＳＡＲ１０７
で再びセルに組み立てて、ＡＴＭスイッチ１４２に送り
出される。

【００７５】ここで、連想メモリのテーブルの書き換え
および管理はＣＰＵによるソフトウェア処理で行われる
ものとする。また、アドレス情報、つまり具体的には仮
想コネクション（ＶＣ）情報が登録されているＶＣテー
ブルメモリを有し、パケットのＩＰアドレスが一致した
連想メモリの領域に、対応するＶＣ情報が格納されたＶ
Ｃテーブルメモリのアドレスが格納されている。

【００７６】ここでは、自局のＩＰアドレスとＣＰＵ処
理部へ転送されるべく仮想コネクションとしてＶＣ＝Ｖ
Ｃ１を対応づけておく。さらに、ホップバイホップ転送
処理の方法が不明なデータユニットは不明ＩＰパケット
として、同様にＶＣ＝ＶＣ１を対応づけておく。ＶＣは
複数の仮想コネクションに分割されてもよい。

【００７７】ＩＰフォワーディング処理部２５４に、Ｆ
ＡＮＰプロトコルデータ等の自局宛のＩＰパケットが届
くと、ＩＰフォワーディング処理部２５４はＴＴＬ減算
を実施しない。この場合、パケットはそのＩＰアドレス
からＶＣ＝ＶＣ１に対応するアドレス情報を付与された
後、ＳＡＲ１０７で再びセルに組み立てられ、ＡＴＭス
イッチ１４２に再び送り出される。

【００７８】ＡＴＭスイッチ１４２は、ＶＣ＝ＶＣ１か
ら判断し、このセルをＣＰＵ処理セル経路１０４を経由
してＳＡＲ１０９に転送し、ＳＡＲ１０９ではセルをデ
ータユニットに組み立て、組み立てられたＩＰパケット
はＣＰＵによるソフトウェア処理部１５２にＴＴＬエラ
ー無しに受け渡される。

【００７９】さらに、ＩＰフォワーディング処理部２５
４に、ホップバイホップ転送処理の方法が不明なＩＰパ
ケットのデータユニットが届いた場合にはＴＴＬ減算を
実施せず、不明ＩＰパケットとしてＶＣ＝ＶＣ１に対応
するアドレス情報を付与された後、ホップバイホップ転
送用ＳＡＲ１０７で再びセルに組み立てられ、ＡＴＭス
イッチ１４２に再び送り出される。

【００８０】ＡＴＭスイッチ１４２は、ＶＣ＝ＶＣ１の
値に基づきこのセルをＣＰＵ処理セル経路１５２を経由
してＳＡＲ１０９に転送し、ＳＡＲ１０９ではセルをデ
ータユニットに組み立て、組み立てられたデータユニッ
トはＣＰＵによるソフトウェア処理部１５２に受け渡さ
れる。

【００８１】ソフトウェア処理部１５２ではＩＰパケッ
トの宛先解析を実施する。ここで自局宛ＩＰパケットお
よび次の転送先が不明なＩＰパケットについては以降の
転送処理を行わず、それ以外のパケットについてはソフ
トウェア処理部１５２での処理時間分のＴＴＬ値を減算
（図８のステップＳ５０２）するとともに、ＩＰフォワ
ーディング処理部２５４で減算されるＴＴＬ値を１加算
（ステップＳ５０３）する。ここで１加算を行なうの
は、ＩＰフォワーディング処理部２５４で１減算されて
しまうからである。

【００８２】このＩＰパケットの宛先情報がＩＰフォワ
ーディング処理部１５４に登録された後、ＴＴＬ演算を
実施されたパケットは再びＡＴＭスイッチ１４２経由で
ＩＰフォワーディング処理部２５４に転送される。

【００８３】ここで、例として図７ではＴＴＬ演算の減
算値を１、図８ではＴＴＬ演算の加算値を１、さらにソ
フトウェア処理部１５２のＴＴＬ減算値を１とすると、
図６において、ＩＰフォワーディング処理部２５４にお
いて、転送先の不明なＩＰパケットが外部からＩＰパケ
ットの転送路３０２に転送される場合、まずＩＰフォワ
ーディング処理部２５４でのＴＴＬ減算は実施されず、
ソフトウェア処理部１５２において元のＴＴＬ値を１つ
減算及び１つ加算する。

【００８４】さらに、ＩＰフォワーディング処理部２５
４では一連の処理で宛先が新規に登録されるために、Ｔ
ＴＬ値を１つ減算する処理が実施される。つまり、ＩＰ
パケットが本実施形態のＡＴＭ中継装置に入力されてか
ら送出されるまでのＴＴＬ値は１つだけ減算されること
になる。

【００８５】上記した第３実施形態によれば、ＡＴＭ中
継方式によるネットワークパケット中継装置において、
特に自局宛パケット、宛先不明ＩＰパケット処理におい
て、ホップバイホップ転送時のパケットの中継装置内で
のパケット消去およびネットワーク内転送距離の減少を
防ぐ効果が期待できる。すなわち、必要以上にＴＴＬ減
算を行わず、自局宛のパケットを確実に受け取ることが
でき、さらには、ネットワークノードに置き換えた場合
のパケットの転送距離を向上させることができる。

【００８６】

【発明の効果】請求項１または請求項５に記載の発明に
よれば、特にＳＶＣをサポートする場合におけるシグナ
リングトラフィック量の増大を回避しつつ、ＳＶＣ制御
のための高速なシグナリング性能を得ることができ、か
つ、ホップバイホップ転送時のパケットの転送能力を向
上させることができるようになる。

【００８７】また、請求項２に記載の発明によれば、Ｃ
ＳＲ方式によるネットワークパケット中継装置におい
て、特に自局宛パケット、非ＩＰパケット処理におい
て、ホップバイホップ転送時のパケットの転送能力を大
幅に向上させることができるようになる。

【００８８】また、請求項３に記載の発明によれば、請
求項２に記載の効果に加えて、構成をさらに簡略化でき
る。

【００８９】また、請求項４に記載の発明によれば、必
要以上にＴＴＬ減算を行わずに自局宛のパケットを確実
に受け取ることができ、さらには、ネットワークノード
に置き換えた場合のパケットの転送距離を向上させるこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るＡＴＭ中継装置が
適用されるＣＳＲ中継装置の概略構成を示す図である。

【図２】図１に示すＣＳＲ中継装置の変形例を示す図で
ある。

【図３】本発明の第２実施形態に係るＡＴＭ中継装置が
適用されるＣＳＲ中継装置の概略構成を示す図である。

【図４】図３に示すＡＴＭ中継装置の変形例を示す図で
ある。

【図５】図４に示すＡＴＭ中継装置の概略構成によるパ
ケットの流れとＴＴＬ演算を示す図である。

【図６】本実施形態のＩＰフォワーディング処理部に適
用されるＴＴＬ演算処理のフローチャートを示す図であ
る。

【図７】本発明のソフトウェア処理部に適用されるＴＴ
Ｌ演算処理のフローチャートを示す図である。

【図８】本実施形態のＡＴＭ中継装置の概略構成による
パケットの流れとＴＴＬ演算を示す図である。

【図９】ネットワーク層を用いたパケットデータの経路
制御を説明するための図である。

【図１０】データリンク層を用いたパケットデータの高
速転送を説明するための図である。

【図１１】ＣＳＲのセル転送方式について説明するため
の図である。

【図１２】従来のＣＳＲ中継装置の概略構成を示す図で
ある。

【符号の説明】

４２…ＡＴＭスイッチ、４３…セル／データユニット組立部（ホップバイホップ
転送用ＳＡＲ）、４４…ＩＰプロセシングとのリンク（ホップバイホップ
転送用）、４６…シグナリングセル経路、４７…４６以外のセル経路、５２…ソフトウェア処理部、５４…ＩＰフォワーディング処理部、６１…ＩＰプロセシング部、６２…セル／データユニット組立部（シグナリング用Ｓ
ＡＲ）、６３…ＩＰプロセシングとのリンク（シグナリング用）９６…シグナリングデータユニット経路、９７…９６以外のデータユニット経路。

Claims

【特許請求の範囲】

【請求項１】ＡＴＭスイッチを用いたネットワーク層
のパケット転送機能を具備したＡＴＭ中継装置におい
て、ＡＴＭスイッチに関連して設けられ、第１のリンクを介
して前記ＡＴＭスイッチからシグナリングパケットを受
信してシグナリング処理を行なうシグナリング処理手段
と、このシグナリング処理手段とは別個に設けられ、前記第
１のリンクとは物理的に異なる第２のリンクを介してＩ
Ｐパケットを受信して、ＩＰパケット転送処理を所定の
メモリを用いてハードウェアにて行なうフォワーディン
グ処理手段と、を具備することを特徴とするＡＴＭ中継装置。
【請求項２】少なくとも自局宛のパケットおよび前記
フォワーディング処理手段によってＩＰパケット転送処
理が不可能なＩＰパケットを、前記第１及び第２のリン
クとは物理的に異なる第３のリンクを介して受けてＣＰ
Ｕ処理を行なうＣＰＵ処理手段をさらに具備することを
特徴とする請求項１記載のＡＴＭ中継装置。
【請求項３】前記シグナリング処理用の第２のリンク
と前記ＣＰＵ処理用の第３のリンクとは物理的に同一の
リンクであることを特徴とする請求項２記載のＡＴＭ中
継装置。
【請求項４】前記ＡＴＭ中継装置内における、少なく
とも自局宛のパケットおよび前記フォワーディング処理
手段によってＩＰパケット転送処理が不可能なＩＰパケ
ットの存在可能時間を調整する調整手段を具備すること
を特徴とする請求項２または３記載のＡＴＭ中継装置。
【請求項５】ＡＴＭスイッチに関連して設けられ、ネ
ットワーク層におけるＩＰパケット転送機能を具備した
ルータ装置において、第１のリンクを介して前記ＡＴＭスイッチからシグナリ
ングパケットを受信してシグナリング処理を行なうシグ
ナリング処理手段と、このシグナリング処理手段とは別個に設けられ、前記第
１のリンクとは物理的に異なる第２のリンクを介してＩ
Ｐパケットを受信して、ＩＰパケット転送処理を所定の
メモリを用いてハードウェアにて行なうフォワーディン
グ処理手段と、を具備することを特徴とするルータ装置。