JP2000099558A - Design rule checking method/system - Google Patents

Design rule checking method/system

Info

Publication number
JP2000099558A
JP2000099558A JP10271204A JP27120498A JP2000099558A JP 2000099558 A JP2000099558 A JP 2000099558A JP 10271204 A JP10271204 A JP 10271204A JP 27120498 A JP27120498 A JP 27120498A JP 2000099558 A JP2000099558 A JP 2000099558A
Authority
JP
Japan
Prior art keywords
design
data
error
design rule
rule check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10271204A
Other languages
Japanese (ja)
Inventor
Eiji Yoshinaga
英次 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10271204A priority Critical patent/JP2000099558A/en
Publication of JP2000099558A publication Critical patent/JP2000099558A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a design rule checking method/system which can prevent erroneous detection and the lack of detection and can securely detect a real design rule error at high speed. SOLUTION: A special specification data input processing means 203 inputting a design special specification which a design system designates/generates, a design data input processing means 205 inputting design data, a pseudo judgment processing means 206 which artificially approves and denies a design rule check flag from the area values of inputted special specification data 202 and design data 204 and a relation with a parameter value, a design reference data input processing means 208 inputting a design reference file 207 where a design rule is stored, a design rule check processing means 209 checking the design rule and a design rule check result output means 210 displaying and outputting a design rule check result, a real design rule check error and a recognition pseudo error list are installed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デザインルールチ
ェック方法及びシステムに関し、特に、あらゆるCAD
システムにおけるデザインル−ルチェック時に発生し得
る疑似エラーを撲滅することのできるデザインルールチ
ェック方法及びシステムに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a design rule checking method and system, and more particularly, to any CAD system.
The present invention relates to a design rule check method and system capable of eliminating a pseudo error that can occur at the time of design rule check in a system.

【0002】[0002]

【従来の技術及びその課題】一般的に従来のCAD化設
計においては、図9に示すように、CADによる設計デ
ータ901について、設計基準ファイル902に記憶さ
れているデザインルール(設計基準)に適合しているか
否かのデザインルールチェック903が行われ、チェッ
ク結果904が出力される。
2. Description of the Related Art Generally, in a conventional CAD design, as shown in FIG. 9, design data 901 by CAD conforms to a design rule (design standard) stored in a design standard file 902. A design rule check 903 as to whether or not the check is performed is performed, and a check result 904 is output.

【0003】ここで、一貫して設計仕様が一様であれば
問題はないが、局所的に一般的なデザインルールに反す
る設計を認めた特殊仕様を含む設計の場合には、デザイ
ンルールチェック903がなされた後に出力されるチェ
ック結果904には疑似エラーが混在している。そのた
め、真のエラーと疑似エラーとを見分ける必要がある。
[0003] Here, there is no problem if the design specifications are consistently uniform. However, in the case of a design including a special specification in which a design locally violates a general design rule, the design rule check 903 is performed. The check result 904 output after the execution is mixed with a pseudo error. Therefore, it is necessary to distinguish a true error from a pseudo error.

【0004】尚、疑似エラーとは、上述のように、特殊
仕様を含む設計に基づいてレイアウト等を行っている部
分で発生するものであって、真のエラーと異なり、本来
のエラーではないのでレイアウトデータ等の変更は必要
ない。
[0004] As described above, a pseudo error occurs in a portion where a layout or the like is performed based on a design including a special specification, and unlike a true error, it is not an original error. There is no need to change layout data or the like.

【0005】一方、真のエラーは本来のエラーであるた
め、レイアウトデータ等の変更が必要となるが、レイア
ウトデータ等を修正した後に再度デザインルールチェッ
ク903を行うとエラーとして出力されない。
On the other hand, since a true error is an original error, the layout data and the like need to be changed. However, if the design rule check 903 is performed again after the layout data and the like are corrected, no error is output.

【0006】しかし、疑似エラーについては、レイアウ
ト的には問題はないので、レイアウトデータ等の変更は
行われず、再度デザインルールチェック903を行った
場合には、前回と同様に発生し、デザインルールチェッ
ク903を行う度に同様の疑似エラーが発生し続けるこ
ととなる。
However, there is no problem with the layout of the pseudo error, so that the layout data and the like are not changed. When the design rule check 903 is performed again, the same error occurs as in the previous case, and the design rule check is performed. Each time step 903 is performed, a similar pseudo error continues to occur.

【0007】例えば、図10に示される特開平9−44
546号公報に記載されている従来のデザインルールチ
ェックシステムは、半導体集積回路のデザインルールを
チェックするため、マスクパターンデータ1001とデ
ザインルールを格納した設計基準ファイル1002を入
力して、デザインルールチェック・エラーを作業ファイ
ル1004に出力するデザインルールチェック処理10
03と、マスクパターンデータ1001と作業ファイル
1004を入力して、前記デザインルールチェック・エ
ラーから疑似エラーを取り除いて、デザインルールチェ
ック結果1006に出力する疑似エラー判別処理100
5によって構成されている。
For example, Japanese Patent Application Laid-Open No. 9-44 shown in FIG.
The conventional design rule check system described in Japanese Patent Application Publication No. 546 discloses inputting a mask pattern data 1001 and a design reference file 1002 storing design rules to check design rules of a semiconductor integrated circuit. Design rule check processing 10 for outputting an error to work file 1004
03, the mask pattern data 1001 and the work file 1004, a pseudo error is removed from the design rule check error, and the pseudo error discrimination processing 100 is output to the design rule check result 1006.
5.

【0008】ここで、疑似エラー判別処理1005は、
図11に示すフロー構成になっている。すなわち、図形
データ入力1部1102によりマスクパターンデータ1
101を入力し、図形データ入力2部1104によりデ
ザインルールチェック(以後、適宜「DRC」と略称す
る)結果である作業ファイル1103を入力し、110
5において各々の重なりを判定し、重なりがあれば、疑
似エラーとして非出力処理1106し、重なりが無けれ
ば、真のエラーとしてデザインルールチェック結果11
08を出力する図形データ出力1107で構成されてい
る。
Here, the pseudo error discrimination processing 1005 is as follows.
The flow configuration is as shown in FIG. In other words, the mask pattern data 1
A work file 1103 which is a result of a design rule check (hereinafter abbreviated as “DRC” as appropriate) is input by a graphic data input 2 unit 1104, and 110 is input.
In 5, each overlap is determined. If there is an overlap, non-output processing 1106 is performed as a pseudo error. If there is no overlap, the design rule check result 11 is regarded as a true error.
The graphic data output 1107 outputs 08.

【0009】しかし、上記構成により、DRC後の疑似
エラーが混在するDRCエラー(作業ファイル110
3)とマスクパターンデータとの重なり判定を実施する
と、真のエラーを含む全てのエラーに重なりがあると判
定され、全エラーが疑似エラーとなるため、逆に真のエ
ラーを検出することができなくなってしまうという問題
がある。
However, with the above configuration, a DRC error (a work file 110) in which pseudo errors after DRC are mixed.
When the overlap determination between 3) and the mask pattern data is performed, it is determined that all errors including the true error have an overlap, and all the errors are pseudo errors, so that a true error can be detected. There is a problem that it disappears.

【0010】また、従来のデザインルールチェック方法
及びシステムの一例として、特開平9−16646号公
報に記載されている技術では、図形入力部から基本セル
のパターンデータを入力し、図形演算部によりデザイン
ルールのチェックを行い、エラー図形出力部に出力し、
表示部に回路図形の表示を行い、設計者が疑似エラー選
択部によって疑似エラーの抽出を行い、それら抽出した
疑似エラーを疑似エラー記憶部に格納する。そして、半
導体チップ全体のパターンデータを図形入力部から入力
し、図形演算部により、デザインルールチェックを行
い、疑似エラー記憶部に格納された疑似エラーのデータ
をSUB演算部によりSUB演算し、疑似エラー記憶部
に格納されている疑似エラーを除去して表示部に回路図
形を表示する。
As an example of a conventional design rule check method and system, in the technique described in Japanese Patent Application Laid-Open No. 9-16646, pattern data of a basic cell is input from a graphic input unit, and a design operation is performed by a graphic operation unit. Check the rules, output to the error figure output section,
The circuit graphic is displayed on the display unit, and the designer extracts the pseudo errors by the pseudo error selection unit, and stores the extracted pseudo errors in the pseudo error storage unit. Then, the pattern data of the entire semiconductor chip is inputted from the graphic input unit, the design rule check is performed by the graphic calculation unit, and the pseudo error data stored in the pseudo error storage unit is subjected to the SUB calculation by the SUB calculation unit. The circuit graphic is displayed on the display unit by removing the pseudo error stored in the storage unit.

【0011】しかし、上記構成によると、一度DRCを
行い、出力されたエラーの中から、人手により疑似エラ
ーを検出しなければならず、誤検出や検出漏れなどの人
為的ミスが混入する可能性が非常に大きい。また、上記
構成によると、最低でも二度、DRC処理を行わなけれ
ばならないという問題がある。
However, according to the above configuration, it is necessary to perform DRC once and manually detect a pseudo error from among the output errors, and there is a possibility that a human error such as erroneous detection or omission of detection may be mixed. Is very large. Further, according to the above configuration, there is a problem that the DRC process must be performed at least twice.

【0012】また、上記従来例と同様の構成で特開平6
−176103号公報にも設計検証方法について記載さ
れ、この方法では、1回目のレイアウトデータの検証時
には、エラー判別手段がエラーリストを出力すると、こ
のエラーリストのエラーを真のエラーと疑似エラーとに
分類し、疑似エラーが存在すると、疑似エラーを疑似エ
ラー記憶手段に記憶させるとともに、真のエラーに対し
てエラー箇所を修正する。その後、2回目のレイアウト
データの検証時には、前記エラー判別手段がエラーリス
トを出力すると、疑似エラー記憶手段に記憶されている
疑似エラーをエラー削除手段がエラーリストより取り除
いてエラーリストを校正する。続いて、校正したエラー
リストのエラーを真のエラーと疑似エラーとに分類し、
疑似エラーがあると、疑似エラーを疑似エラー記憶手段
に記憶させるとともに、真のエラーに対してエラー箇所
を修正する。
[0012] Further, in the configuration similar to the above-mentioned conventional example, Japanese Patent Laid-Open No.
No. 176103 also describes a design verification method. In this method, when the error discriminating unit outputs an error list at the time of the first layout data verification, the errors in the error list are converted into a true error and a pseudo error. After the classification, if a pseudo error exists, the pseudo error is stored in the pseudo error storage means, and the error location is corrected for the true error. Thereafter, at the time of the second verification of the layout data, when the error discriminating means outputs the error list, the error deleting means removes the pseudo error stored in the pseudo error storing means from the error list, and corrects the error list. Next, the errors in the calibrated error list are classified into true errors and pseudo errors,
If there is a pseudo error, the pseudo error is stored in the pseudo error storage means, and the error location is corrected for the true error.

【0013】しかし、この構成によると、一度設計デー
タ検証を行い、エラーリスト内より人手によるエラー
(真のエラー及び疑似エラー)の分類を少なくとも1度
以上行わなければならない。そのため、検出漏れや誤検
出等の人為的ミスが混入するおそれがあり、検出漏れに
よるDRC処理の繰り返しによって、設計検証工数(T
AT)の増大や、誤検出(誤分類)による設計品質の低
下等が懸念される。また、エラーリストにより疑似エラ
ーと真のエラーとの分類を手作業で行わなければならな
いため、迅速なエラー分類を行えないという問題があ
る。
However, according to this configuration, it is necessary to perform design data verification once and manually classify errors (true errors and pseudo errors) at least once in the error list. Therefore, human errors such as omission of detection and erroneous detection may be mixed, and the design verification man-hour (T
AT) and a decrease in design quality due to erroneous detection (misclassification). In addition, since it is necessary to manually classify a pseudo error and a true error based on an error list, there is a problem that quick error classification cannot be performed.

【0014】さらに、従来のデザインルールチェック装
置の他の例として、特開平06−259503号公報に
記載されている技術では、疑似エラーの発生する箇所に
エラー内容の情報や座標情報を付したダミーパターンを
予め付加しておき、デザインルールを基に検出したデザ
インルールエラーの中から、上記エラー内容の情報や座
標情報と一致するデザインルールエラーを識別し、この
デザインルールエラーを疑似エラーとして、上記デザイ
ンルールに従っていない真のデザインルールエラーと区
別することで、真のデザインルールエラー箇所を検出し
表示するデザインルール装置で構成されている。
Further, as another example of the conventional design rule check device, in the technology described in Japanese Patent Application Laid-Open No. H06-259503, a dummy in which information of error contents and coordinate information is added to a place where a pseudo error occurs. A pattern is added in advance, and a design rule error that matches the above error information or coordinate information is identified from the design rule errors detected based on the design rule, and this design rule error is regarded as a pseudo error. It is configured with a design rule device that detects and displays a true design rule error portion by distinguishing it from a true design rule error that does not comply with the design rule.

【0015】しかし、上記構成によると、設計データ中
にダミーのデータを作成する必要があるため余分な工数
がかかるという問題がある。
However, according to the above configuration, there is a problem that extra man-hours are required since dummy data must be created in the design data.

【0016】そこで、本発明は上記従来のデザインルー
ルチェック方法及びシステムにおける問題点に鑑みてな
されたものであって、あらゆるCAD化設計において、
人手による疑似エラー検出作業により混入する誤検出や
検出漏れを防ぐことができ、人手による疑似エラーの検
出及び設計データを加工するのに余分な工数を必要とせ
ず、真のデザインルールエラーを確実かつ高速に検出す
ることができるデザインルールチェック方法及びシステ
ムを提供することを目的とする。
Accordingly, the present invention has been made in view of the problems in the above-described conventional design rule checking method and system.
Prevention of false detection and omission of detection due to manual error detection work can be prevented, no extra man-hours are required for manual error detection and processing of design data, and true design rule errors can be reliably detected. It is an object of the present invention to provide a design rule check method and a system capable of detecting at high speed.

【0017】[0017]

【課題を解決するための手段】請求項1記載の発明は、
デザインルールチェックシステムであって、設計システ
ムにより指定作成した設計特殊仕様を入力する特殊仕様
データ入力処理手段と、設計データを入力する設計デー
タ入力処理手段と、入力した特殊仕様データと設計デー
タとの領域値、パラメータ値との関係により、擬似的に
デザインルールチェックフラグを肯定化、否定化する擬
似的判定処理手段と、デザインルールが格納された設計
基準ファイルを入力する設計基準データ入力処理手段
と、デザインルールチェックを実施するデザインルール
チェック処理手段と、デザインルールチェック結果を真
のデザインルールチェックエラーと確認のための疑似エ
ラーリストを表示出力するデザインルールチェック結果
出力手段を備えたことを特徴とする。
According to the first aspect of the present invention,
A design rule check system, a special specification data input processing means for inputting design special specifications designated and created by the design system, a design data input processing means for inputting design data, and a design data input processing means for inputting the special specification data and the design data. Pseudo-judgment processing means for falsely affirming and negating the design rule check flag according to the relationship between the area value and the parameter value, and design reference data input processing means for inputting a design reference file storing design rules And a design rule check processing means for performing a design rule check, and a design rule check result output means for displaying and outputting a design rule check result as a true design rule check error and a pseudo error list for confirmation. I do.

【0018】請求項2記載の発明は、デザインルールチ
ェックシステムであって、設計データとデザインルール
が格納された設計基準データを入力し、デザインルール
チェックを行うデザインルールチェック処理部と、疑似
エラーを含むエラーデータをWORKデータとして出力
を行うWORKエラー出力処理部と、前記WORKエラ
ーデータと設計システムとのデータリンク機能により該
当エラー部を設計システム上で図形表示可能な相互デー
タリンク処理部と、設計システム上で局所的な特殊仕様
を指定作成する特殊仕様作成処理部と、WORKデータ
と特殊仕様データを入力し、真のDRCエラーと疑似エ
ラーとを分別する疑似エラー選別処理と、デザインルー
ルチェック結果を出力するデザインルールチェック結果
出力処理部を備えたことを特徴とする。
According to a second aspect of the present invention, there is provided a design rule check system, comprising: a design rule check processing unit for inputting design data and design reference data in which design rules are stored; A WORK error output processing section for outputting error data including the WORK error data as WORK data, a mutual data link processing section capable of displaying the corresponding error section on the design system by a data link function between the WORK error data and the design system; A special specification creation processing unit that specifies and creates a local special specification on the system, a pseudo error selection process that inputs WORK data and special specification data, and separates a true DRC error from a pseudo error, and a design rule check result Equipped with a design rule check result output processing unit that outputs It is characterized in.

【0019】請求項3記載の発明は、前記相互データリ
ンク処理部は、該当エラー部の図形を描画表示する図形
描画処理機能を含むことを特徴とする。
According to a third aspect of the present invention, the mutual data link processing section includes a graphic drawing processing function for drawing and displaying a graphic of the corresponding error section.

【0020】請求項4記載の発明は、さらに、前記設計
システムとのデータ相互リンク機能を備えたことを特徴
とする。
According to a fourth aspect of the present invention, there is further provided a data interlinking function with the design system.

【0021】請求項5記載の発明は、デザインルールチ
ェック方法であって、設計システム上で局所的に有効で
ある特殊なデザインルールを作成し、特殊な設計仕様と
共通な領域の設計データとのデザインルールチェックを
行って、その結果を擬似的に肯定化/否定化処理し、全
般的に有効なデザインルールを格納した設計基準とのデ
ザインルールチェック処理を行うことを特徴とする。
According to a fifth aspect of the present invention, there is provided a design rule checking method, wherein a special design rule which is locally effective on a design system is created, and a special design specification and design data of a common area are created. The present invention is characterized in that a design rule check is performed, the result is artificially affirmed / negated, and a design rule check process with a design criterion storing generally valid design rules is performed.

【0022】請求項6記載の発明は、デザインルールチ
ェック方法であって、設計データとデザインルールを格
納した設計基準データとによりデザインルールチェック
処理を行い、疑似エラーを含有しているエラーデータを
設計システムとのデータリンク機能により、エラー発生
部の図形表示を行い、疑似エラー発生部を特定し、局所
的に特殊な設計仕様データを設計システム上でパラメー
タを指定することで作成し、疑似エラーを含有するエラ
ーデータと特殊仕様データとの領域内外により、真のエ
ラーと、疑似エラーとの判別を行うことを特徴とする。
According to a sixth aspect of the present invention, there is provided a design rule checking method, wherein a design rule check process is performed using design data and design reference data storing design rules to design error data containing a pseudo error. The data link function with the system displays the graphic of the error occurrence part, identifies the pseudo error occurrence part, creates special design specification data locally by specifying parameters on the design system, and creates a pseudo error. A distinction is made between a true error and a pseudo error based on the inside and outside of the area between the contained error data and the special specification data.

【0023】請求項7記載の発明は、さらに、設計シス
テム上で全般的なデザインルールとは異なる局所的な特
殊設計仕様部の特殊仕様データをエリア内のパラメータ
値を指定することで、自動的に変換作成することを特徴
とする。
According to a seventh aspect of the present invention, the special specification data of the local special design specification part different from the general design rules on the design system is automatically designated by specifying the parameter value in the area. It is characterized by conversion and creation.

【0024】そして、本発明によれば、設計システム上
で局所的に特殊な設計仕様を有する領域パラメータ情報
を指定作成し、その情報を考慮してデザインルールチェ
ック処理を行うため、正しいデザインルールチェック結
果を得ることができる。
According to the present invention, area parameter information having a special design specification is locally specified and created on the design system, and the design rule check process is performed in consideration of the information. The result can be obtained.

【0025】また、本発明によれば、得られるデザイン
ルールチェック結果中には疑似エラーが混在していない
ため、デザインルールチェック結果より、人手による真
のエラー検出作業を不要にすることができる。
Further, according to the present invention, since pseudo errors are not mixed in the obtained design rule check result, it is possible to eliminate the need for manual error detection work from the design rule check result.

【0026】さらに、本発明によれば、デザインルール
チェック結果から、人手によりエラー種別(真のエラー
/疑似エラー)の判断作業を無くすことにより、誤判定
・判別漏れなどの人為的ミスの混入を防ぐことができ
る。
Furthermore, according to the present invention, by eliminating the task of manually determining the type of error (true error / pseudo error) from the result of the design rule check, human error such as erroneous determination or omission of determination is prevented. Can be prevented.

【0027】また、本発明によれば、特定のCADシス
テムに限定されない構成になっているため、あらゆるC
ADシステム上において疑似エラー対策を考慮したデザ
インルールチェックシステムを提供することができる。
Further, according to the present invention, since the configuration is not limited to a specific CAD system,
It is possible to provide a design rule check system in which a countermeasure against a pseudo error is considered on an AD system.

【0028】[0028]

【発明の実施の形態】次に、本発明にかかるデザインル
ールチェック方法及びシステムの実施の形態の具体例を
図面を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a specific example of an embodiment of a design rule check method and system according to the present invention will be described with reference to the drawings.

【0029】本発明にかかるデザインルールチェックシ
ステムの入出力関係を図1に示す。このシステムでは、
設計データ101とデザインルール情報を納めた設計基
準ファイル102と、設計システム上で作成した特殊仕
様情報(特殊仕様の領域とパラメータ値など)を納めた
設計特殊仕様103を入力し、デザインルールチェック
104を行い、エラー情報などのチェック結果105を
出力する。
FIG. 1 shows the input / output relationship of the design rule check system according to the present invention. In this system,
A design standard file 102 containing design data 101 and design rule information and a design special specification 103 containing special specification information (special specification area and parameter values) created on the design system are input, and a design rule check 104 is performed. And outputs a check result 105 such as error information.

【0030】図2に示すように、設計システム201で
作成した設計特殊仕様202と設計データ204とを、
それぞれ特殊仕様データ入力処理部203と、設計デー
タ入力処理部205とにより入力し、同一領域内におい
て入力した特殊仕様データと設計データとのパラメータ
値により、擬似的に肯定化/否定化処理をする擬似的判
定処理206後のメモリ内の設計データと、設計基準デ
ータ入力処理部208により全般的なデザインルールを
格納した設計基準ファイル207の入力を行い、擬似的
判定処理206で擬似的肯定化/否定化処理の対象とな
っていない設計データとのデザインルールチェック処理
209を行い、デザインルールチェック結果出力処理部
210により、真のDRCエラー211と確認用の疑似
エラー212を分別出力する。
As shown in FIG. 2, the design special specification 202 and the design data 204 created by the design system 201 are
They are respectively input by the special specification data input processing unit 203 and the design data input processing unit 205, and pseudo affirmation / denial processing is performed based on the parameter values of the special specification data and the design data input in the same area. The design data in the memory after the pseudo judgment processing 206 and the design reference file 207 storing the general design rules are input by the design reference data input processing unit 208, and the pseudo judgment / The design rule check process 209 is performed on the design data not subjected to the negation process, and the design rule check result output processing unit 210 separately outputs the true DRC error 211 and the pseudo error 212 for confirmation.

【0031】次に、図3を参照しながら、本発明にかか
るデザインルールチェック方法及びシステムの第1実施
例について説明する。
Next, a first embodiment of a design rule check method and system according to the present invention will be described with reference to FIG.

【0032】このシステムは、設計システム301によ
り、設計データ302と設計特殊仕様データ303とを
作成し、作成した設計データ302と、設計特殊仕様デ
ータ303と、デザインルールを格納した設計基準ファ
イル304とを基にデザインルールチェック305を行
い、確認用の疑似エラーリスト306と、真のDRCエ
ラー307を出力する構成になっている。
In this system, a design system 301 creates design data 302 and design special specification data 303, and creates a design data 302, design special specification data 303, and a design reference file 304 storing design rules. The design rule check 305 is performed on the basis of the above, and a pseudo error list 306 for confirmation and a true DRC error 307 are output.

【0033】ここで、デザインルールチェック処理30
5の詳細な処理フローを図4に示す。
Here, the design rule check processing 30
FIG. 4 shows a detailed processing flow of No. 5.

【0034】設計特殊仕様データ401を入力する特殊
仕様データ入力処理部402、設計データ403を入力
する設計データ入力処理部404により各データの入力
を行う。
Each data is input by a special specification data input processing unit 402 for inputting design special specification data 401 and a design data input processing unit 404 for inputting design data 403.

【0035】そして、入力された特殊仕様データ内で指
定された領域及びパラメータ値と、同一領域の設計デー
タのパラメータ値とを比較し、一致すれば、デザインル
ールチェックシステム上のメモリ内に取り込んだ、設計
データ上の該当領域におけるDRC確認フラグを擬似的
に肯定化するような擬似的判定処理405を行う。
Then, the area and parameter values specified in the input special specification data are compared with the parameter values of the design data in the same area, and if they match, they are taken into the memory of the design rule check system. The pseudo determination process 405 is performed such that the DRC confirmation flag in the corresponding area on the design data is positively affirmed.

【0036】次に、設計基準データ入力処理部407に
より、全般的に共通なデザインルールが納められた設計
基準ファイル406を入力する。擬似的判定処理405
後のメモリ上の設計データと、設計基準データ入力処理
部407で取り込んだ設計基準データとのデザインルー
ルチェック408を行い、デザインルールに反していれ
ば、真のDRCエラーと判定し、DRC結果出力処理部
412により、真のDRCエラーリスト413を出力す
る。
Next, the design standard data input processing unit 407 inputs a design standard file 406 containing design rules that are generally common. Pseudo judgment processing 405
A design rule check 408 is performed between the design data on the memory later and the design reference data fetched by the design reference data input processing unit 407, and if the design rule is violated, a true DRC error is determined and the DRC result output is performed. The processing unit 412 outputs a true DRC error list 413.

【0037】一方、デザインルールチェック408の結
果、デザインルールに準ずると判断された場合には、メ
モリ上の設計データのDRC確認フラグが肯定化されて
いるか否かを確認し(409)、DRC確認フラグが肯
定化されていれば、全般的に共通なデザインルールには
反しているが、局所的に認めた特殊仕様には合致してい
ると判断し、通常のデザインルールチェック処理の結果
では疑似エラーとして出力され、設計システム上で指定
した特殊仕様に該当する設計データであるということを
確認できるように確認用疑似エラーリスト411を確認
用疑似エラー出力処理部410で出力する。
On the other hand, if it is determined as a result of the design rule check 408 that the data conforms to the design rule, it is confirmed whether or not the DRC confirmation flag of the design data in the memory is affirmed (409), and the DRC is confirmed. If the flag is affirmed, it is contrary to the general design rule in general, but it is judged that it conforms to the special specification recognized locally, and the result of the normal design rule check processing is pseudo The check pseudo error list 411 is output by the check pseudo error output processing unit 410 so as to be output as an error and to check that the design data corresponds to the special specification specified on the design system.

【0038】図5に示すように、擬似的判定処理を施す
処理フローは、設計システム上で指定作成した局所的に
全般でのデザインルールと異なる特殊な設計特殊仕様デ
ータ501を特殊仕様データ入力処理部502で入力
し、設計データ503を設計データ入力部504で入力
する。
As shown in FIG. 5, the processing flow for performing the pseudo-determination processing is a special specification data input processing in which special design special specification data 501 specified and created on the design system and locally different from general design rules is input. The design data 503 is input by the design data input unit 504.

【0039】入力した特殊仕様データと設計データとの
データ指定領域を比較処理し(505)、同一領域デー
タであれば、特殊仕様データ内のパラメータ値と設計デ
ータ内の設計仕様とを比較し(506)、不一致であれ
ば、メモリ内に取り込んだ設計データ上の該当領域にお
けるDRC確認フラグを擬似的に否定化する擬似的否定
化フラグ処理508を行う。
The data specification area between the input special specification data and the design data is compared (505). If the data is the same area data, the parameter value in the special specification data is compared with the design specification in the design data ( 506) If they do not match, a pseudo-negation flag process 508 is performed to pseudo-negate the DRC confirmation flag in the corresponding area on the design data fetched in the memory.

【0040】また、パラメータ値比較処理部506にお
いて、設計仕様のパラメータ値と設計データの仕様とが
一致した場合には、擬似的肯定化フラグ処理部507で
メモリ内に取り込んだ設計データ上の該当領域における
DRC確認フラグを擬似的に肯定化する。
When the parameter value of the design specification matches the specification of the design data in the parameter value comparison processing unit 506, the corresponding value in the design data fetched into the memory by the pseudo validation flag processing unit 507. The DRC confirmation flag in the region is positively affirmed.

【0041】これらの処理により、局所的で特殊な設計
仕様を考慮したデザインルールチェック処理を行うこと
ができ、真のDRCエラーと確認のための疑似エラーと
を分別することができる。
By these processes, a design rule check process in consideration of a local special design specification can be performed, and a true DRC error and a pseudo error for confirmation can be discriminated.

【0042】次に、本発明にかかるデザインルールチェ
ック方法及びシステムの第2実施例について説明する。
Next, a description will be given of a second embodiment of the design rule checking method and system according to the present invention.

【0043】本実施例では、図6に示すように、設計シ
ステム601と評価システム602とが相互にデータの
リンク関係を持たせることができる構成になっている。
In the present embodiment, as shown in FIG. 6, the design system 601 and the evaluation system 602 are configured so that they can have a data link relationship with each other.

【0044】図7に示すように、本実施例では、設計シ
ステム701により作成した設計データ702と、全般
的なデザインルールを格納した設計基準データ703を
入力し、デザインルールチェック処理704を実施し、
疑似エラーを含むDRC結果をWORKデータ705と
して出力する。そして、WORKデータ705内の該当
するエラーをマウスでクリックすることにより、設計シ
ステム701上の画面に選択された該当図形の表示を行
い、表示された図形データが疑似エラーである場合に
は、設計システム701上で特殊仕様データ706を作
成する。
As shown in FIG. 7, in this embodiment, design data 702 created by a design system 701 and design reference data 703 storing general design rules are input, and a design rule check process 704 is performed. ,
The DRC result including the pseudo error is output as WORK data 705. Then, by clicking a corresponding error in the WORK data 705 with a mouse, the selected figure is displayed on the screen of the design system 701. If the displayed figure data is a pseudo error, the design The special specification data 706 is created on the system 701.

【0045】そして、設計システム701で作成した特
殊仕様データ706と、デザインルールチェック処理7
04で出力された疑似エラーとを含むエラーデータであ
るWORKデータ705を入力し、真のエラーと確認用
の疑似エラーとをDRC結果708として、疑似エラー
選別処理部707において分別出力する構成になってい
る。
The special specification data 706 created by the design system 701 and the design rule check processing 7
WORK data 705, which is error data including the pseudo error output in step 04, is input, and a true error and a pseudo error for confirmation are discriminated and output in the pseudo error selection processing unit 707 as a DRC result 708. ing.

【0046】この疑似エラー選別処理707の詳細な処
理フローを図8に示す。
FIG. 8 shows a detailed processing flow of the pseudo error selection processing 707.

【0047】特殊仕様データ入力処理部802により、
特殊仕様データ801を入力し、デザインルールチェッ
クでエラーになった疑似エラーを含むworkデータ8
03を混在エラーデータ入力処理部804により入力す
る。入力した局所的な特殊設計仕様データ内の指定領域
とworkデータ内のエラーデータの領域との領域値の
比較処理805を行い、特殊仕様データの領域外にある
workデータは、真のエラーと判断し、真のDRCエ
ラーリスト810をDRCエラー結果出力処理部809
にて出力する。
By the special specification data input processing unit 802,
Enter the special specification data 801 and work data 8 containing a pseudo error that resulted in an error in the design rule check.
03 is input by the mixed error data input processing unit 804. A comparison process 805 is performed for the area value between the specified area in the input special design specification data and the error data area in the work data, and the work data outside the special specification data area is determined to be a true error. Then, the true DRC error list 810 is output to the DRC error result output processing unit 809.
Output with.

【0048】一方、領域データ値の比較処理805にお
いて、特殊仕様データで指定されているデータの領域値
内にあるエラーと判断されたworkデータに関して、
設定パラメータ比較値処理部806で特殊仕様のパラメ
ータ値に合致しているかのチェックを行い、エラーデー
タのパラメータ値が特殊仕様のパラメータ値と一致して
いれば、当該エラーを疑似エラーと判定し、疑似エラー
出力処理部807により確認用の疑似エラー808を出
力する。
On the other hand, in the area data value comparison processing 805, regarding the work data determined as an error within the area value of the data specified by the special specification data,
The setting parameter comparison value processing unit 806 checks whether the parameter value matches the parameter value of the special specification. If the parameter value of the error data matches the parameter value of the special specification, the error is determined as a pseudo error, The pseudo error output processing unit 807 outputs a pseudo error 808 for confirmation.

【0049】また、設定パラメータ値比較処理部806
により、エラーデータ内の設定パラメータ値が特殊仕様
のパラメータ値と異なっている場合には、当該エラーデ
ータを真のデザインルールチェックエラーと判定し、D
RCエラー結果出力処理部809により、真のDRCエ
ラー810として出力する。
A setting parameter value comparison processing unit 806
Therefore, when the setting parameter value in the error data is different from the parameter value of the special specification, the error data is determined as a true design rule check error, and D
It is output as a true DRC error 810 by the RC error result output processing unit 809.

【0050】この処理フローにより、上記実施例におけ
る疑似エラーを含むデザインルールチェック結果より、
真のDRCエラーと疑似エラーとを分別出力することが
できる。
According to this processing flow, based on the result of the design rule check including the pseudo error in the above embodiment,
The true DRC error and the pseudo error can be separately output.

【0051】[0051]

【発明の効果】以上説明したように、本発明によれば、
あらゆるCADシステム上において、人手による疑似エ
ラー検出作業により混入する誤検出や検出漏れを防ぐこ
とができ、人手による疑似エラーの検出及び設計データ
を加工するのに余分な工数を必要とせず、真のデザイン
ルールエラーを確実かつ高速に検出することができるデ
ザインルールチェック方法及びシステムを提供すること
ができる。
As described above, according to the present invention,
On all CAD systems, it is possible to prevent erroneous detection or omission of detection due to manual pseudo-error detection work, and no extra man-hours are required to manually detect pseudo-errors and process design data. It is possible to provide a design rule check method and system capable of reliably and quickly detecting a design rule error.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかるデザインルールチェックシステ
ムの入出力ブロック図である。
FIG. 1 is an input / output block diagram of a design rule check system according to the present invention.

【図2】本発明にかかるデザインルールチェックシステ
ムの全体構成図である。
FIG. 2 is an overall configuration diagram of a design rule check system according to the present invention.

【図3】本発明にかかるデザインルールチェックシステ
ムの第1実施例を示すブロック図である。
FIG. 3 is a block diagram showing a first embodiment of a design rule check system according to the present invention.

【図4】図3のデザインルールチェックシステムのデザ
インルールチェック処理部の動作を示す流れ図である。
FIG. 4 is a flowchart showing an operation of a design rule check processing unit of the design rule check system of FIG. 3;

【図5】図3のデザインルールチェックシステムの擬似
的判定処理の流れ図である。
FIG. 5 is a flowchart of a pseudo determination process of the design rule check system of FIG. 3;

【図6】本発明にかかるデザインルールチェックシステ
ムの第2実施例におけるシステム関連図である。
FIG. 6 is a system related diagram in a second embodiment of the design rule check system according to the present invention.

【図7】図6のデザインルールチェックシステムが使用
される設計システムとCADシステムのデータ関連ブロ
ック図である。
7 is a data-related block diagram of a design system and a CAD system in which the design rule check system of FIG. 6 is used.

【図8】図6のデザインルールチェックシステムの疑似
エラー選別処理の流れ図である。
FIG. 8 is a flowchart of a pseudo error selection process of the design rule check system of FIG. 6;

【図9】従来の一般的なデザインルールチェックシステ
ムの入出力ブロック図である。
FIG. 9 is an input / output block diagram of a conventional general design rule check system.

【図10】従来例のデザインルールチェックシステムの
ブロック図である。
FIG. 10 is a block diagram of a conventional design rule check system.

【図11】従来例のデザインルールチェックシステムの
疑似エラー判別処理の流れ図である。
FIG. 11 is a flowchart of a pseudo error determination process of the conventional design rule check system.

【符号の説明】[Explanation of symbols]

101 設計データ 102 設計基準ファイル 103 設計特殊仕様データ 104 デザインルールチェック処理 105 デザインルールチェック結果 201 設計システム 202 設計特殊仕様データ 203 特殊仕様データ入力処理部 204 設計データ 205 設計データ入力処理部 206 擬似的判定処理部 207 設計基準ファイル 208 設計基準データ入力処理部 209 デザインルールチェック処理部 210 DRC結果出力処理部 211 真のDRCエラー 212 確認用の疑似エラー 301 設計システム 302 設計データ 303 設計特殊仕様データ 304 設計基準ファイル 305 デザインルールチェック処理部 306 確認用の疑似エラーリスト 307 デザインルールチェック結果 401 設計特殊仕様データ 402 特殊仕様データ入力処理部 403 設計データ 404 設計データ入力処理部 405 擬似的判定処理部 406 設計基準ファイル 407 設計基準データ入力処理部 408 デザインルールチェック処理部 409 擬似的肯定化処理の有無確認処理部 410 確認用の疑似エラー出力処理部 411 確認用疑似エラーリスト 412 デザインルールチェック結果出力処理部 413 真のデザインルールチェックエラーリスト 501 設計特殊仕様データ 502 特殊仕様データ入力処理部 503 設計データ 504 設計データ入力処理部 505 設計データと特殊仕様データ指定領域比較処
理部 506 パラメータ値比較処理部 507 擬似的肯定化フラグ処理部 508 擬似的否定化フラグ処理部 601 設計システム 602 評価システム 701 設計システム 702 設計データ 703 設計基準データ 704 デザインルールチェック処理部 705 WORKエラーデータ 706 特殊仕様データ 707 疑似エラー選別(真のエラー検出)処理 708 デザインルールチェック結果出力群 801 特殊仕様データ 802 特殊仕様データ入力処理部 803 疑似エラー混在workデータ(DRC結果
リスト) 804 混在エラーデータ入力処理部 805 領域データ値比較処理部 806 設定パラメータ値比較処理部 807 疑似エラー出力処理部 808 疑似エラー 809 DRCエラー結果出力処理部 810 (真の)デザインルールチェックエラー 901 設計データ 902 設計基準ファイル 903 デザインルールチェック 904 デザインルールチェック結果 1001 マスクパターンデータ 1002 設計基準ファイル 1003 デザインルールチェック処理 1004 作業ファイル 1005 疑似エラー判別処理 1006 デザインルールチェック結果 1101 マスクパターンデータ 1102 図形データ入力1部 1103 作業ファイル 1104 図形データ入力2部 1105 重なり判定 1106 疑似エラー非出力 1107 図形データ出力 1108 デザインルールチェック結果
Reference Signs List 101 Design data 102 Design reference file 103 Design special specification data 104 Design rule check processing 105 Design rule check result 201 Design system 202 Design special specification data 203 Special specification data input processing unit 204 Design data 205 Design data input processing unit 206 Pseudo judgment Processing unit 207 Design standard file 208 Design standard data input processing unit 209 Design rule check processing unit 210 DRC result output processing unit 211 True DRC error 212 Pseudo error for confirmation 301 Design system 302 Design data 303 Design special specification data 304 Design standard File 305 Design rule check processing unit 306 Pseudo error list for confirmation 307 Design rule check result 401 Special design specification data 402 Special specification Data input processing unit 403 Design data 404 Design data input processing unit 405 Pseudo judgment processing unit 406 Design reference file 407 Design reference data input processing unit 408 Design rule check processing unit 409 Presence / absence processing unit for pseudo verification processing 410 Confirmation Pseudo error output processing section 411 Check pseudo error list 412 Design rule check result output processing section 413 True design rule check error list 501 Design special specification data 502 Special specification data input processing section 503 Design data 504 Design data input processing section 505 Design data and special specification data designation area comparison processing unit 506 Parameter value comparison processing unit 507 Pseudo affirmation flag processing unit 508 Pseudo negation flag processing unit 601 Design system 602 Evaluation system 701 Design system System 702 Design data 703 Design reference data 704 Design rule check processing section 705 WORK error data 706 Special specification data 707 Pseudo error selection (true error detection) processing 708 Design rule check result output group 801 Special specification data 802 Special specification data input processing Unit 803 pseudo error mixed work data (DRC result list) 804 mixed error data input processing unit 805 area data value comparison processing unit 806 setting parameter value comparison processing unit 807 pseudo error output processing unit 808 pseudo error 809 DRC error result output processing unit 810 (True) design rule check error 901 design data 902 design standard file 903 design rule check 904 design rule check result 1001 mask pattern data 1002 Design standard file 1003 Design rule check processing 1004 Work file 1005 Pseudo error discrimination processing 1006 Design rule check result 1101 Mask pattern data 1102 Graphic data input 1 part 1103 Work file 1104 Graphic data input 2 part 1105 Overlap judgment 1106 No pseudo error output 1107 Graphic data output 1108 Design rule check result

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 設計システムにより指定作成した設計特
殊仕様を入力する特殊仕様データ入力処理手段と、 設計データを入力する設計データ入力処理手段と、 入力した特殊仕様データと設計データとの領域値、パラ
メータ値との関係により、擬似的にデザインルールチェ
ックフラグを肯定化、否定化する擬似的判定処理手段
と、 デザインルールが格納された設計基準ファイルを入力す
る設計基準データ入力処理手段と、 デザインルールチェックを実施するデザインルールチェ
ック処理手段と、 デザインルールチェック結果を真のデザインルールチェ
ックエラーと確認のための疑似エラーリストを表示出力
するデザインルールチェック結果出力手段を備えたこと
を特徴とするデザインルールチェックシステム。
1. A special specification data input processing means for inputting a design special specification designated and created by a design system, a design data input processing means for inputting design data, an area value between the input special specification data and the design data, Pseudo-judgment processing means for falsely affirming or negating the design rule check flag according to the relationship with the parameter value; design-criteria data input processing means for inputting a design-criteria file storing design rules; A design rule check processing means for executing a check; and a design rule check result output means for displaying and outputting a design rule check result as a true design rule check error and a pseudo error list for confirmation. Check system.
【請求項2】 設計データとデザインルールが格納され
た設計基準データを入力し、デザインルールチェックを
行うデザインルールチェック処理部と、 疑似エラーを含むエラーデータをWORKデータとして
出力を行うWORKエラー出力処理部と、 前記WORKエラーデータと設計システムとのデータリ
ンク機能により該当エラー部を設計システム上で図形表
示可能な相互データリンク処理部と、 設計システム上で局所的な特殊仕様を指定作成する特殊
仕様作成処理部と、 WORKデータと特殊仕様データを入力し、真のDRC
エラーと疑似エラーとを分別する疑似エラー選別処理
と、 デザインルールチェック結果を出力するデザインルール
チェック結果出力処理部を備えたことを特徴とするデザ
インルールチェックシステム。
2. A design rule check processing section for inputting design data and design reference data in which design rules are stored, and performing a design rule check, and a WORK error output process for outputting error data including a pseudo error as WORK data. Section, a mutual data link processing section capable of graphically displaying the corresponding error section on the design system by a data link function between the WORK error data and the design system, and a special specification for designating and creating a local special specification on the design system Creation processing unit, WORK data and special specification data are input, and true DRC
A design rule check system comprising: a pseudo error selection process for separating an error from a pseudo error; and a design rule check result output processing unit for outputting a design rule check result.
【請求項3】 前記相互データリンク処理部は、該当エ
ラー部の図形を描画表示する図形描画処理機能を含むこ
とを特徴とする請求項1または2記載のデザインルール
チェックシステム。
3. The design rule check system according to claim 1, wherein the mutual data link processing unit includes a graphic drawing processing function for drawing and displaying a graphic of the corresponding error part.
【請求項4】 さらに、前記設計システムとのデータ相
互リンク機能を備えたことを特徴とする請求項1、2ま
たは3記載のデザインルールチェックシステム。
4. The design rule check system according to claim 1, further comprising a data mutual link function with the design system.
【請求項5】 設計システム上で局所的に有効である特
殊なデザインルールを作成し、 特殊な設計仕様と共通な領域の設計データとのデザイン
ルールチェックを行って、その結果を擬似的に肯定化/
否定化処理し、 全般的に有効なデザインルールを格納した設計基準との
デザインルールチェック処理を行うことを特徴とするデ
ザインルールチェック方法。
5. A special design rule that is locally effective on a design system is created, a design rule check is performed between a special design specification and design data in a common area, and the result is pseudo-affirmed. /
A design rule check method comprising performing a negativity process and a design rule check process with a design standard storing generally valid design rules.
【請求項6】 設計データとデザインルールを格納した
設計基準データとによりデザインルールチェック処理を
行い、 疑似エラーを含有しているエラーデータを設計システム
とのデータリンク機能により、エラー発生部の図形表示
を行い、 疑似エラー発生部を特定し、局所的に特殊な設計仕様デ
ータを設計システム上でパラメータを指定することで作
成し、 疑似エラーを含有するエラーデータと特殊仕様データと
の領域内外により、真のエラーと、疑似エラーとを判別
を行うことを特徴とするデザインルールチェック方法。
6. A design rule check process is performed using design data and design reference data storing design rules, and error data containing a pseudo error is displayed by a data link function with a design system in a graphic display of an error generating portion. Identify the pseudo error generating part, create special design specification data locally by specifying parameters on the design system, and inside and outside the area between error data containing pseudo error and special specification data, A design rule check method characterized by determining a true error and a pseudo error.
【請求項7】 さらに、設計システム上で全般的なデザ
インルールとは異なる局所的な特殊設計仕様部の特殊仕
様データをエリア内のパラメータ値を指定することで、
自動的に変換作成することを特徴とする請求項5または
6記載のデザインルールチェック方法。
7. The method according to claim 1, further comprising: specifying a special specification data of a local special design specification part different from a general design rule on the design system by specifying a parameter value in the area.
7. The design rule checking method according to claim 5, wherein the conversion is automatically created.
JP10271204A 1998-09-25 1998-09-25 Design rule checking method/system Withdrawn JP2000099558A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10271204A JP2000099558A (en) 1998-09-25 1998-09-25 Design rule checking method/system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10271204A JP2000099558A (en) 1998-09-25 1998-09-25 Design rule checking method/system

Publications (1)

Publication Number Publication Date
JP2000099558A true JP2000099558A (en) 2000-04-07

Family

ID=17496809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10271204A Withdrawn JP2000099558A (en) 1998-09-25 1998-09-25 Design rule checking method/system

Country Status (1)

Country Link
JP (1) JP2000099558A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006252544A (en) * 2005-02-18 2006-09-21 Takumi Technology Corp System for designing integrated circuit with enhanced productivity
KR100941364B1 (en) * 2006-12-04 2010-02-10 후지쯔 가부시끼가이샤 Circuit-design supporting apparatus, circuit-design supporting method, computer readable recording medium having circuit-design supporting program recorded, and printed-circuit-board manufacturing method
JP2010108484A (en) * 2008-09-10 2010-05-13 Cadence Design Systems Inc Method and system for design rule checking enhanced with pattern matching
US7784011B2 (en) 2006-12-04 2010-08-24 Fujitsu Limited Reflecting pin swap of PLD performed in package design in circuit design and PLD design
US7913220B2 (en) 2006-12-04 2011-03-22 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method
US8176457B2 (en) 2006-12-04 2012-05-08 Fujitsu Limited Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD
US8255844B2 (en) 2006-12-04 2012-08-28 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
WO2021070514A1 (en) * 2019-10-11 2021-04-15 株式会社日立製作所 Design assistance device, design assistance method, and design assistance program

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006252544A (en) * 2005-02-18 2006-09-21 Takumi Technology Corp System for designing integrated circuit with enhanced productivity
KR100941364B1 (en) * 2006-12-04 2010-02-10 후지쯔 가부시끼가이샤 Circuit-design supporting apparatus, circuit-design supporting method, computer readable recording medium having circuit-design supporting program recorded, and printed-circuit-board manufacturing method
US7784011B2 (en) 2006-12-04 2010-08-24 Fujitsu Limited Reflecting pin swap of PLD performed in package design in circuit design and PLD design
US7831944B2 (en) 2006-12-04 2010-11-09 Fujitsu Limited Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
US7913220B2 (en) 2006-12-04 2011-03-22 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method
US8176457B2 (en) 2006-12-04 2012-05-08 Fujitsu Limited Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD
US8255844B2 (en) 2006-12-04 2012-08-28 Fujitsu Limited Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
JP2010108484A (en) * 2008-09-10 2010-05-13 Cadence Design Systems Inc Method and system for design rule checking enhanced with pattern matching
WO2021070514A1 (en) * 2019-10-11 2021-04-15 株式会社日立製作所 Design assistance device, design assistance method, and design assistance program
JP7286508B2 (en) 2019-10-11 2023-06-05 株式会社日立製作所 Design support device, design support method, and design support program

Similar Documents

Publication Publication Date Title
US5333032A (en) Logic design system and method in the same
JP2003162556A (en) Correction method for hold time error of integrated circuit and its correction program
US8079001B2 (en) Verification of requirements specification, design specification, and computer-readable storage medium apparatus, and method thereof
US5901073A (en) Method for detecting errors in models through restriction
GB2391976A (en) Taking action in dependence on the priority of an error in a circuit model
JP2000099558A (en) Design rule checking method/system
US7904862B2 (en) Method and mechanism for performing clearance-based zoning
JPH0744588A (en) Logic simulation method
JP4972970B2 (en) Function call abnormal pattern detection program in source program
US6983429B2 (en) Formal proof methods for analyzing circuit loading problems under operating conditions
JP5740882B2 (en) Layout data error determination method, layout data error determination device, layout data creation device, and layout data error determination program
JP5091283B2 (en) Control unit maintenance tools
US7823015B2 (en) Method and device for determining a full error description for at least on part of a technical system computer program element and computer-readable storage medium
EP2573694A1 (en) Conversion method and system
US7278127B2 (en) Overlapping shape design rule error prevention
JP2003337843A (en) Layout verification method and program for semiconductor integrated circuit
TW201933164A (en) Security design device, security design method, and security design program
JP3019032B2 (en) Method for checking design rules in layout data of semiconductor integrated circuit and apparatus for implementing the method
US20010044926A1 (en) Wiring connection checking apparatus and method for CAD system and recording medium on which program therefor is recorded
JP5505953B2 (en) Image discrimination system, method and program
JPH11282896A (en) Method, device for coping with timing margin error and storage medium
JP6011301B2 (en) Test pattern generation system and program
JP2002197135A (en) Layout design system for semiconductor integrated circuit
JP2000353242A (en) Artificial object region detecting device and its method and recording medium
JPH118313A (en) Apparatus and method for layout verification

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110