JP2000098416A - Liquid crystal display device and its data line drive circuit - Google Patents

Liquid crystal display device and its data line drive circuit

Info

Publication number
JP2000098416A
JP2000098416A JP27409198A JP27409198A JP2000098416A JP 2000098416 A JP2000098416 A JP 2000098416A JP 27409198 A JP27409198 A JP 27409198A JP 27409198 A JP27409198 A JP 27409198A JP 2000098416 A JP2000098416 A JP 2000098416A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
circuit
display device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27409198A
Other languages
Japanese (ja)
Inventor
Hiroyoshi Tsubota
浩嘉 坪田
Masumitsu Ino
益充 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27409198A priority Critical patent/JP2000098416A/en
Publication of JP2000098416A publication Critical patent/JP2000098416A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device and its data line drive circuit in which reducing an area of a device and narrowing a picture frame can be realized, and malfunction of a circuit based on wiring impedance and deterioration of a picture can be prevented. SOLUTION: A liquid crystal display section 10 is constituted by forming gate line drive circuits 12, 13 integrally with the liquid crystal panel section 11, a data line drive circuit 20A and the liquid crystal display section 10 are connected by connecting sections 212-1A to 212-NA based on the mounting technology of TAB and the like, a supply line PL of a signal for drive to be supplied to the gate line drive circuits 12, 13 is wired to a circuit substrate 211A of the data line drive circuit 20A and the connecting sections 212-1A to 212-NA, and a signal for drive is supplied to the gate line drive circuit 12, 13 through this wiring PL.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置およ
びそのデータ線駆動回路に関するものである。
The present invention relates to a liquid crystal display device and a data line driving circuit thereof.

【0002】[0002]

【従来の技術】近年、表示装置として液晶を用いた表示
パネル装置の躍進が著しい。この表示パネル装置は、ビ
デオカメラレコーダのビューファインダや液晶表示パネ
ル、自動車用のテレビや、ナビゲーションシステムの表
示パネル、ノート型パソコンのディスプレイ等に広く使
われている。
2. Description of the Related Art In recent years, a display panel device using liquid crystal as a display device has made remarkable progress. This display panel device is widely used in a viewfinder and a liquid crystal display panel of a video camera recorder, a television for an automobile, a display panel of a navigation system, a display of a notebook computer, and the like.

【0003】また最近では、液晶パネルを用いたリアプ
ロジェクション型のテレビジョン受像機、またOHPを
用いずにパソコンの画面を直接スクリーンに投影するプ
ロジェクタ装置等も普及しつつある。また従来CRTを
用いていたデスクトップ型のパソコンのディスプレイを
液晶パネルに置き換え、省スペース、省電力を達成しよ
うとする動きもある。
Recently, a rear projection type television receiver using a liquid crystal panel, a projector device for directly projecting a screen of a personal computer on a screen without using an OHP, and the like are also becoming popular. There is also a movement to replace the display of a desktop personal computer, which has conventionally used a CRT, with a liquid crystal panel to achieve space and power savings.

【0004】これらの背景には、液晶パネルの、高精細
度化、高画質化(フルカラー化、高コントラスト化、広
視角化、動画対応、等)と周辺技術(駆動回路/素子技
術、バックライト、その他)の向上がある。それらの技
術の総合的な向上により、液晶表示装置が幅広い応用分
野に使われるようになった。
[0004] These backgrounds include a liquid crystal panel with higher definition, higher image quality (full color, higher contrast, wider viewing angle, moving image support, etc.) and peripheral technologies (driving circuit / element technology, backlight). , Etc.). With the comprehensive improvement of those technologies, liquid crystal display devices have been used in a wide range of application fields.

【0005】ところで、最先端の液晶表示装置における
表示パネルの画質はCRTディスプレイに見劣りしない
ようになりつつあるが、未だ改善されなければならない
部分も多い。その一つに液晶パネルの駆動回路が挙げら
れる。
Although the image quality of a display panel in a state-of-the-art liquid crystal display device is not inferior to that of a CRT display, there are still many parts that need to be improved. One of them is a driving circuit for a liquid crystal panel.

【0006】高精細度、高画質の液晶表示パネルの駆動
回路は、非常に大規模で、多数のチップを必要とし、か
つ精度の高い回路が必要とされ、表示画質は表示パネル
のコストを制約する大きな要素のひとつとなっている。
以下、従来の液晶表示パネルの駆動回路について詳細に
説明する。
The driving circuit for a liquid crystal display panel with high definition and high image quality is very large, requires a large number of chips, and requires a high-precision circuit, and the display image quality limits the cost of the display panel. It is one of the big factors to do.
Hereinafter, a conventional driving circuit for a liquid crystal display panel will be described in detail.

【0007】液晶素子には多くの種類が存在するが、フ
ルカラーかつ動画が表示可能なパネルは、TFT(Thin
Film Transistor)型と呼ばれ、画素を構成する個々の液
晶素子に、薄膜トランジスタ(TFT)を集積する構造
を持つものがほとんどである。
Although there are many types of liquid crystal elements, a panel capable of displaying a full-color and moving image is a TFT (Thin).
Most of the so-called “Film Transistor” type has a structure in which a thin film transistor (TFT) is integrated in each liquid crystal element constituting a pixel.

【0008】図3は、TFT型液晶表示パネルの画素を
形成するセルの回路的な構造を示す図である。TFT型
液晶表示パネルの画素セルは、図4に示すように、個々
の液晶セルCCの一端は対向電極ELに接続されてい
る。この対向電極ELには全画素セル全てが共通に接続
される。他端は個々の画素セル毎に設けられたTFTに
接続される。TFTはスイッチとして用いられるため、
ソース、ドレインの区別は本来無いが、便宜上ここで
は、ソースが液晶セルCCに接続されるものとする。T
FTのゲートはゲート駆動線GLに接続され、その駆動
信号により画素データを書き込むラインが選択される。
またドレインは選択されたラインの個々の液晶セルに書
き込まれる画素データが供給されるデータ線DLに接続
される。選択されたラインへの書き込み時間が終了する
と、そのラインのTFTはオフするが、画素データは液
晶セルCCや保持容量HCのため、次の書き込みが行わ
れるまでその電位が保持される。
FIG. 3 is a diagram showing a circuit structure of a cell forming a pixel of a TFT type liquid crystal display panel. In the pixel cell of the TFT type liquid crystal display panel, one end of each liquid crystal cell CC is connected to a counter electrode EL as shown in FIG. All the pixel cells are commonly connected to the counter electrode EL. The other end is connected to a TFT provided for each pixel cell. Since TFTs are used as switches,
Although there is no distinction between the source and the drain, it is assumed here that the source is connected to the liquid crystal cell CC for convenience. T
The gate of the FT is connected to a gate drive line GL, and a line for writing pixel data is selected by the drive signal.
The drain is connected to a data line DL to which pixel data to be written to each liquid crystal cell of the selected line is supplied. When the writing time to the selected line is completed, the TFT of that line is turned off, but since the pixel data is the liquid crystal cell CC and the storage capacitor HC, the potential is held until the next writing is performed.

【0009】図3に示したTFT型液晶表示パネルの画
素セルの構造は、全てのパネルにおいて共通である。一
方、TFTの構造/製造方法、対向電極の駆動方法、画
素データの駆動方法にはいくつかの種類が存在する。
The structure of the pixel cell of the TFT type liquid crystal display panel shown in FIG. 3 is common to all panels. On the other hand, there are several types of TFT structure / manufacturing methods, opposing electrode driving methods, and pixel data driving methods.

【0010】TFTの構造/製造方法には、アモルファ
スシリコンを使う方法と、ポリ(多結晶)シリコンを使
う方法に大別される。前者は高温プロセスを必要としな
いので、ガラスを基板とした大型のパネルが作りやす
い。後者は、高温プロセスのため、石英基板が必要で、
これまでは小型のパネルに限定されてきた。最近レーザ
アニール等の技術の進歩により、低温でポリシリコンT
FTを形成する技術も開発され、中型パネルもポリシリ
コンTFT型で製造することができるようになった。ポ
リシリコンTFT内のキャリアの移動度はアモルファス
シリコンTFT内に比較し1桁程度大きい。したがって
アモルファスTFTの場合、そのオン抵抗が高く、書き
込み時間をかなり長く取ることが必要であった。それに
対しポリシリコンTFTの場合は書き込み時間がかなり
短くて済む。
The structure / manufacturing method of a TFT is roughly classified into a method using amorphous silicon and a method using poly (polycrystalline) silicon. Since the former does not require a high-temperature process, it is easy to make a large panel using glass as a substrate. The latter requires a quartz substrate because of the high temperature process,
Until now, they have been limited to small panels. Recently, polysilicon T
A technique for forming an FT has also been developed, and a medium-sized panel can be manufactured using a polysilicon TFT type. The mobility of carriers in a polysilicon TFT is about one digit greater than that in an amorphous silicon TFT. Therefore, in the case of an amorphous TFT, its on-resistance is high, and it is necessary to take a considerably long writing time. On the other hand, in the case of a polysilicon TFT, the writing time can be considerably shortened.

【0011】そして、ポリシリコンTFT型液晶表示装
置においては、たとえばシフトレジスタ等からなるゲー
ト線の駆動回路等の周辺の駆動回路を液晶表示パネル上
に構築することが可能である。これに対して、データ線
の駆動回路は、たとえばデジタル画像信号に対応した装
置の場合には、たとえばTFT基板上にデジタル−アナ
ログ変換回路(DAC)を、各データ線(カラム線)毎
に設けて構成されている。そして、液晶表示パネル上に
は、アンプやバッファ等の回路を一体的に形成できない
ことから、データ線駆動回路としては、液晶表示パネル
の外部にTAB等を設けて、駆動するような構成が採用
される。
In a polysilicon TFT type liquid crystal display device, a peripheral drive circuit such as a gate line drive circuit composed of a shift register or the like can be constructed on a liquid crystal display panel. On the other hand, in the case of a device corresponding to a digital image signal, for example, a digital-analog conversion circuit (DAC) is provided for each data line (column line) on a TFT substrate in the case of a device corresponding to a digital image signal. It is configured. Since circuits such as an amplifier and a buffer cannot be integrally formed on the liquid crystal display panel, a configuration in which a TAB or the like is provided outside the liquid crystal display panel and driven is adopted as the data line driving circuit. Is done.

【0012】ポリシリコンTFT型のデジタル入力のデ
ータ線駆動回路は、たとえばTFT基板上に基準電圧選
択型のデジタル−アナログ変換回路(DAC)を、各デ
ータ線(カラム線)毎に設けて構成されている。この基
準電圧選択型DACは、外部より入力された基準電圧信
号のうち一本だけを各データ線毎にサンプリングされた
データに基づいて選択するもので、トランジスタの素子
ばらつきに非常に強く、TFTによるDACとして好適
なものである。
A polysilicon TFT type digital input data line driving circuit is constructed by providing a reference voltage selection type digital-analog conversion circuit (DAC) for each data line (column line) on a TFT substrate, for example. ing. This reference voltage selection type DAC selects only one of the reference voltage signals input from the outside based on data sampled for each data line. It is suitable as a DAC.

【0013】図4は、ポリシリコンTFTにより液晶パ
ネル部と一体形成されたゲート線駆動回路を有する液晶
表示装置の構成例を示すブロック図である。
FIG. 4 is a block diagram showing an example of the configuration of a liquid crystal display device having a gate line drive circuit integrally formed with a liquid crystal panel section by using a polysilicon TFT.

【0014】図4の液晶表示装置においては、有効画面
領域である液晶パネル部11の左右両側部にゲート線駆
動回路12,13が配置され、上部にデータ線駆動回路
20が配置されている。図4の装置では、液晶パネル部
11、およびゲート線駆動回路12,13がポリシリコ
ンTFT基板上に集積されて、液晶表示部10が構成さ
れている。
In the liquid crystal display device shown in FIG. 4, gate line driving circuits 12 and 13 are arranged on both left and right sides of a liquid crystal panel section 11, which is an effective screen area, and a data line driving circuit 20 is arranged on an upper portion. In the apparatus shown in FIG. 4, a liquid crystal display unit 10 is configured by integrating a liquid crystal panel unit 11 and gate line driving circuits 12 and 13 on a polysilicon TFT substrate.

【0015】液晶表示パネル部10においては、図3に
示すように、液晶セルとTFTからなる画素セルが水
平、垂直方向にたとえばm、n個配置されている。そし
て、画素セルのゲート駆動信号端子がゲート線駆動回路
12,13に接続されている共通のゲート線(GL1〜
GLn)に接続され、データ駆動信号端子Sがデータ線
駆動回路20に接続されている共通のデータ線(DL1
〜DLm)に接続されている。
In the liquid crystal display panel section 10, as shown in FIG. 3, for example, m and n pixel cells composed of liquid crystal cells and TFTs are arranged in the horizontal and vertical directions. The common gate lines (GL1 to GL1) whose gate drive signal terminals of the pixel cells are connected to the gate line drive circuits 12 and 13
GLn) and the data drive signal terminal S is connected to the common data line (DL1) connected to the data line drive circuit 20.
To DLm).

【0016】データ線駆動回路12,13は、たとえば
シフトレジスタにより構成されている。
The data line driving circuits 12, 13 are constituted by, for example, shift registers.

【0017】この液晶表示装置においては、ポリシリコ
ンTFTにより液晶表示パネルと一体形成されたゲート
線駆動回路12,13へ供給するための電源電圧や制御
信号VST、あるいは垂直同期等のクロック信号VCK
1,VCK2の供給ラインは、液晶表示部10内に配線
される。なお、たとえば電源ラインや信号配線等は液晶
表示部10内において、図4に示すようにゲート線駆動
回路12,13を液晶パネル部11の左右両側部に配置
するレイアウトの場合には、左右に長く配線されること
になる。
In this liquid crystal display device, a power supply voltage and control signal VST for supplying to gate line drive circuits 12 and 13 integrally formed with the liquid crystal display panel by polysilicon TFTs, or a clock signal VCK for vertical synchronization and the like.
The supply lines for 1 and VCK2 are wired in the liquid crystal display unit 10. For example, in the case of a layout in which the gate line driving circuits 12 and 13 are arranged on the left and right sides of the liquid crystal panel section 11 as shown in FIG. The wiring will be long.

【0018】データ線駆動回路20は、たとえば外部か
ら入力されるデジタル画像データIMDをサンプリング
するサンプリング回路、サンプリング回路でサンプリン
グされたデータを制御信号CTLに基づいて格納するラ
インメモリ、およびラインメモリに格納されたデータを
アナログ信号に変換して各データ線に供給するDAC
(デジタル−アナログ変換回路)により構成される。
The data line driving circuit 20 includes, for example, a sampling circuit for sampling digital image data IMD input from the outside, a line memory for storing data sampled by the sampling circuit based on the control signal CTL, and a line memory for storing the data. DAC that converts the converted data into an analog signal and supplies it to each data line
(Digital-analog conversion circuit).

【0019】このデータ線駆動回路20は、上述したよ
うに、液晶表示パネルの外部に配置されるが、主として
電源ラインおよび信号ライン用に配線が形成された回路
基板211と、回路基板211と液晶表示部10とを、
能動素子を含み、たとえばTAB(Tape Automated Bond
ing)技術を用いて接続する接続部212−1〜212N
により構成されている。そして、電源電圧、制御信号、
あるいはクロック信号HCK1,HCK2が供給される
ことにより回路部が動作し、最終的にDACによるアナ
ログ信号が各接続部212−1〜212Nを通して各デ
ータ線に供給される。
As described above, the data line drive circuit 20 is disposed outside the liquid crystal display panel. The data line drive circuit 20 has a circuit board 211 on which wiring is mainly formed for power supply lines and signal lines, and a circuit board 211 and a liquid crystal display. The display unit 10 is
Including active elements, for example, TAB (Tape Automated Bond
ing) Connecting parts 212-1 to 212N connected using technology
It consists of. And a power supply voltage, a control signal,
Alternatively, when the clock signals HCK1 and HCK2 are supplied, the circuit unit operates, and finally an analog signal by the DAC is supplied to each data line through each of the connection units 212-1 to 212N.

【0020】[0020]

【発明が解決しようとする課題】ところが、上述したよ
うに、従来の液晶表示装置においては、液晶パネル部1
1と一体的に形成したゲート線駆動回路12,13を動
作させるための電源ライン、制御信号ライン、およびク
ロック信号ラインと、外部のデータ線駆動回路20をを
動作させるための電源ライン、制御信号ライン、および
クロック信号ラインとを別々に入力する必要があること
から、接続のためのスペースを確保するため、表示には
直線関係のない周辺部(額縁FRM)が大きくなり、小
型の装置に組み込むときに問題となっていた。
However, as described above, in the conventional liquid crystal display device, the liquid crystal panel 1
1, a power line, a control signal line, and a clock signal line for operating the gate line driving circuits 12 and 13 formed integrally with the power line 1, a power line for operating the external data line driving circuit 20, and a control signal. Since it is necessary to input the line and the clock signal line separately, the peripheral portion (frame FRM) that is not linearly related to the display becomes large in order to secure a space for connection, and is incorporated in a small device. Sometimes it was a problem.

【0021】また、上述したように、電源ラインや信号
配線等は液晶表示パネル内において、図4に示すように
ゲート線駆動回路12,13を液晶パネル部11の左右
両側部に配置するレイアウトの場合には、左右に長く配
線されることになる。しかし、パネル内のレイアウトの
電源ラインのインピーダンスは、パターンの制約上、具
体的にはアルミニウム配線等を広い面積でパターンを作
るとストレスで断線等がおこることから、あまり小さく
することができない場合がある。このように、配線イン
ピーダンスが高いと、ノイズの発生が起こり回路の誤動
作が発生するおそれがある。同様に、信号ラインもパネ
ル左右に長く配線する場合があるが、配線のインピーダ
ンスが高いと、信号が劣化し、画質の劣化が生じる。
As described above, the power supply lines and the signal lines are arranged in the liquid crystal display panel by arranging the gate line driving circuits 12 and 13 on both the left and right sides of the liquid crystal panel 11 as shown in FIG. In this case, the wiring is long on the left and right. However, the impedance of the power supply line of the layout in the panel may not be able to be reduced too much due to the restriction of the pattern. is there. As described above, when the wiring impedance is high, noise may be generated and a malfunction of the circuit may occur. Similarly, the signal lines may be long on the left and right sides of the panel, but if the impedance of the wiring is high, the signal is degraded and the image quality is degraded.

【0022】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、装置の小面積化、狭額縁化を実
現でき、また、配線インピーダンスに基づく回路の誤動
作、画質の劣化を防止できる液晶表示装置およびそのデ
ータ線駆動回路を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to realize a device having a small area and a narrow frame, and to prevent malfunction of a circuit based on wiring impedance and deterioration of image quality. And a data line driving circuit for the liquid crystal display device.

【0023】[0023]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、液晶パネル部の所定の画素セルへ、デー
タ処理回路から供給される画像データの書き込みを行う
際に、外部から供給される駆動用信号に基づいて所定の
駆動線を駆動する駆動回路を有する液晶表示装置であっ
て、上記駆動回路は、上記液晶パネル部と一体的に形成
されて液晶表示部を構成し、上記データ処理回路は、上
記液晶表示部に所定の実装技術に基づく接続部で接続さ
れ、かつ、上記データ処理回路の回路基板および接続部
には、上記駆動回路へ供給すべき駆動用信号の供給ライ
ンが配線され、当該配線を通して上記駆動回路に駆動用
信号が供給される。
In order to achieve the above-mentioned object, the present invention provides a method for writing image data supplied from a data processing circuit to a predetermined pixel cell of a liquid crystal panel section. A liquid crystal display device having a driving circuit for driving a predetermined driving line based on a driving signal to be transmitted, wherein the driving circuit is formed integrally with the liquid crystal panel unit to constitute a liquid crystal display unit; The processing circuit is connected to the liquid crystal display unit by a connection unit based on a predetermined mounting technique, and the circuit board and the connection unit of the data processing circuit have a supply line for a drive signal to be supplied to the drive circuit. Wiring is performed, and a driving signal is supplied to the driving circuit through the wiring.

【0024】また、本発明は、液晶パネル部が、外部か
ら供給される駆動用信号に基づいて画素セルが接続され
たゲート線を駆動するゲート線駆動回路と一体的に形成
されて液晶表示部を構成し、画像データを受けて、画素
セルが接続されたデータ線に、入力データに応じたレベ
ルの信号出力を行って、液晶パネル部の所定の画素セル
への書き込み行う液晶表示装置のデータ線駆動回路であ
って、上記液晶表示部に所定の実装技術に基づく接続部
で接続され、かつ、回路基板および接続部には、上記ゲ
ート線駆動回路へ供給すべき駆動用信号の供給ラインが
配線され、当該配線を通して上記ゲート線駆動回路に駆
動用信号を供給する。
Further, according to the present invention, the liquid crystal panel section is formed integrally with a gate line driving circuit for driving a gate line to which a pixel cell is connected based on a driving signal supplied from the outside. A liquid crystal display device that receives image data, outputs a signal of a level corresponding to input data to a data line connected to a pixel cell, and writes the signal to a predetermined pixel cell of a liquid crystal panel unit. A line drive circuit, which is connected to the liquid crystal display unit by a connection unit based on a predetermined mounting technology, and the circuit board and the connection unit have a supply line for a drive signal to be supplied to the gate line drive circuit. And a driving signal is supplied to the gate line driving circuit through the wiring.

【0025】また、本発明では、上記駆動回路はポリシ
リコンTFTにより液晶パネル部と一体的に形成されて
いる。
In the present invention, the driving circuit is formed integrally with the liquid crystal panel by a polysilicon TFT.

【0026】また、上記実装技術は、TAB技術であ
る。
The mounting technique is a TAB technique.

【0027】本発明によれば、液晶パネル部と駆動回路
とが、一体的に形成されて液晶表示部が構成され、かつ
データ処理回路がTAB等の所定の実装技術を構成され
る接続部を介して液晶表示部に接続されている。そし
て、駆動回路への駆動用信号は、データ処理回路の回路
基板および接続部に形成された配線を伝搬されて、駆動
回路に供給される。したがって、有効画面としての液晶
パネル部以外の周辺部を小さくでき、配線の低インピー
ダンス化を図ることができる。
According to the present invention, the liquid crystal panel section and the drive circuit are integrally formed to form a liquid crystal display section, and the data processing circuit forms a connection section forming a predetermined mounting technology such as TAB. Connected to the liquid crystal display unit via Then, the driving signal to the driving circuit is propagated through the wiring formed on the circuit board and the connection portion of the data processing circuit, and is supplied to the driving circuit. Therefore, the peripheral portion other than the liquid crystal panel portion as the effective screen can be reduced, and the impedance of the wiring can be reduced.

【0028】また、本発明によれば、液晶パネル部とゲ
ート線駆動回路とが、一体的に形成されて液晶表示部が
構成され、かつデータ線駆動回路がTAB等の所定の実
装技術を構成される接続部を介して液晶表示部に接続さ
れている。そして、ゲート線駆動回路への駆動用信号
は、データ線駆動回路の回路基板および接続部に形成さ
れた配線を伝搬されて、ゲート線駆動回路に供給され
る。したがって、有効画面としての液晶パネル部以外の
周辺部を小さくでき、配線の低インピーダンス化を図る
ことができる。
Further, according to the present invention, the liquid crystal panel section and the gate line driving circuit are integrally formed to form a liquid crystal display section, and the data line driving circuit forms a predetermined mounting technology such as TAB. Connected to the liquid crystal display unit via a connection unit. Then, a driving signal to the gate line driving circuit is propagated through a wiring formed on a circuit board and a connection portion of the data line driving circuit, and is supplied to the gate line driving circuit. Therefore, the peripheral portion other than the liquid crystal panel portion as the effective screen can be reduced, and the impedance of the wiring can be reduced.

【0029】[0029]

【発明の実施の形態】図1は、本発明に係るポリシリコ
ンTFT型液晶表示装置の一実施形態を示す回路図で、
図2は、図1のポリシリコンTFT型液晶表示装置の具
体的な配線形態を説明するための図である。
FIG. 1 is a circuit diagram showing one embodiment of a polysilicon TFT type liquid crystal display device according to the present invention.
FIG. 2 is a diagram for explaining a specific wiring configuration of the polysilicon TFT type liquid crystal display device of FIG.

【0030】この液晶表示装置においては、有効画面領
域である液晶パネル部11の左右両側部にゲート線駆動
回路12,13が配置され、上部にデータ線駆動回路2
0Aが配置されている。そして、液晶パネル部11、お
よびゲート線駆動回路12,13はポリシリコンTFT
基板上に集積されて液晶表示部10が構成され、同一額
縁FRM内に収納されている。
In this liquid crystal display device, gate line driving circuits 12 and 13 are arranged on both left and right sides of a liquid crystal panel section 11 which is an effective screen area, and a data line driving circuit 2 is provided on an upper portion.
0A is arranged. The liquid crystal panel section 11 and the gate line driving circuits 12 and 13 are made of polysilicon TFTs.
The liquid crystal display unit 10 is configured by being integrated on a substrate and housed in the same frame FRM.

【0031】液晶パネル部11においては、図3に示す
ように、液晶セルとTFTからなる画素セルPXCが水
平、垂直方向にm、n個配置されている。画素セルPX
Cの端子SおよびGはそれぞれデータ駆動信号端子、ゲ
ート駆動信号端子である。同一の水平方向ラインに配置
された画素セルPXCは、ゲート駆動信号端子Gが共通
のゲート線GL1〜GLnに接続され、各ゲート線GL
1〜GLnはゲート線駆動回路12,13に接続されて
いる。また、同一の垂直方向列に配置された画素セルP
XCは、データ駆動信号端子Sが共通のデータ線DL1
〜DLmに接続され、各データ線DL1〜DLmはデー
タ線駆動回路20Aに接続されている。
In the liquid crystal panel section 11, as shown in FIG. 3, m and n pixel cells PXC composed of liquid crystal cells and TFTs are arranged in the horizontal and vertical directions. Pixel cell PX
Terminals S and G of C are a data drive signal terminal and a gate drive signal terminal, respectively. In the pixel cells PXC arranged on the same horizontal line, the gate drive signal terminals G are connected to the common gate lines GL1 to GLn, and the respective gate lines GL
1 to GLn are connected to the gate line drive circuits 12 and 13. Also, pixel cells P arranged in the same vertical column
XC is a data drive signal terminal S having a common data line DL1.
To DLm, and the data lines DL1 to DLm are connected to the data line driving circuit 20A.

【0032】ゲート線駆動回路12,13は、基本的に
はシフトレジスタにより構成され、駆動信号VST、並
びに垂直同期信号とラインクロックとしての信号VCK
1、VCK2を、データ線駆動回路20Aの回路基板2
11Aと、接続部212−1AおよびTAB212−N
Aに形成された配線PLを通して入力し、入力信号に応
じてライン選択信号を発生する。
The gate line driving circuits 12 and 13 are basically constituted by shift registers, and include a driving signal VST, a vertical synchronizing signal and a signal VCK as a line clock.
1. VCK2 is connected to the circuit board 2 of the data line drive circuit 20A.
11A, the connection unit 212-1A and the TAB 212-N
A is input through a wiring PL formed in A, and a line selection signal is generated according to the input signal.

【0033】データ線駆動回路20Aは、シリアル(直
列)データとして供給されるデジタルの画像データIM
Dを1ライン分のパラレル(並列)なアナログ信号に変
換する。具体的には、データ線駆動回路20Aは、外部
から入力されるデジタル画像データIMDをサンプリン
グするサンプリング回路21、サンプリング回路21で
サンプリングされたデータを制御信号CTLに基づいて
格納するラインメモリ22、およびm本の各データ線D
L1〜DLmに対応して設けられたDAC(デジタル−
アナログ変換回路)23(−1〜−m)から構成されて
いる。
The data line drive circuit 20A is provided with digital image data IM supplied as serial data.
D is converted into a parallel analog signal for one line. Specifically, the data line driving circuit 20A includes a sampling circuit 21 for sampling digital image data IMD input from the outside, a line memory 22 for storing data sampled by the sampling circuit 21 based on a control signal CTL, and m data lines D
DACs (digital-
(Analog conversion circuit) 23 (-1 to -m).

【0034】このデータ線駆動回路20Aは、上述した
ように、液晶表示部10の外部に配置されるが、図2に
示すように、主として電源ラインおよび信号ライン用に
配線が形成された回路基板211Aと、能動素子を含
み、たとえばTAB技術により、回路基板21と液晶表
示部10とを接続する接続部212−1A〜212NA
により構成されている。そして、電源電圧、制御信号H
ST、あるいはクロック信号HCK1,HCK2が供給
されることにより回路部が動作し、最終的にDACによ
るアナログ信号が各接続部212−1A〜212NAを
通して各データ線に供給される。
The data line driving circuit 20A is arranged outside the liquid crystal display section 10 as described above, but as shown in FIG. 2, a circuit board mainly provided with power supply lines and signal lines is provided. 211A and connection portions 212-1A to 212NA including active elements and connecting the circuit board 21 and the liquid crystal display portion 10 by, for example, TAB technology.
It consists of. Then, the power supply voltage and the control signal H
The circuit unit operates by supplying ST or the clock signals HCK1 and HCK2, and finally an analog signal by the DAC is supplied to each data line through each of the connection units 212-1A to 212NA.

【0035】さらに、データ線駆動回路20Aには、こ
の液晶表示装置においては、ポリシリコンTFTにより
液晶パネル部11と一体形成されたゲート線駆動回路1
2,13へ供給するための制御信号VST、および垂直
同期等のクロック信号VCK1,VCK2の供給ライン
(配線PL)が形成され、かつ、接続部212−1Aお
よび212−NAを通して、ゲート線駆動回路12,1
3にそれぞれ接続されている。すなわち、本実施形態の
液晶表示装置は、図1のように、ゲート線駆動回路1
2,13を液晶パネル部11の左右両側部に配置するレ
イアウトの場合であっても、ゲート線駆動回路12,1
3への制御信号VST、クロック信号VCK1,VCK
2の供給ラインをパネル部の左右に長く配線することな
く、外部のデータ線駆動回路20Aの回路基板211A
と接続部212−1A,212−NAを通して、額縁F
RMの上部の左右両側で短い配線で接続する構成となっ
ている。したがって、配線長のほとんどを、銅箔等を用
いて形成することができることから、低インピーダンス
の配線が可能となっている。
Further, in this liquid crystal display device, the data line driving circuit 20A has a gate line driving circuit 1 formed integrally with the liquid crystal panel section 11 by polysilicon TFT.
A supply line (wiring PL) for a control signal VST for supplying the clock signals VCK1 and VCK2 for vertical synchronization and the like to be supplied to the gate lines 2 and 13 is formed, and a gate line driving circuit is provided through the connection sections 212-1A and 212-NA. 12,1
3 respectively. That is, as shown in FIG. 1, the liquid crystal display device of the present embodiment has a gate line driving circuit 1
Even in the case of a layout in which the layouts 2 and 13 are arranged on both left and right sides of the liquid crystal panel section 11, the gate line drive circuits 12 and 1
3, the control signal VST and the clock signals VCK1, VCK
Circuit line 211A of the external data line drive circuit 20A without arranging the supply lines 2 long on the left and right sides of the panel unit.
Frame F through the connection parts 212-1A and 212-NA.
The left and right sides of the upper part of the RM are connected by short wires. Therefore, since most of the wiring length can be formed using copper foil or the like, low-impedance wiring is possible.

【0036】次に、上記構成による動作を説明する。ク
ロック信号HCK1,HCK2、並びに画像データIM
Dが、データ線駆動回路20Aの回路基板211Aに形
成された配線を伝搬されて、サンプリング回路21に供
給される。また、駆動信号VST、クロック信号VCK
1,VCK2が、データ線駆動回路20Aの回路基板2
11Aに形成された配線および接続部212−1A,2
12−NAの配線を通して、液晶パネル部11と一体的
に形成されたシフトレジスタからなるゲート線駆動回路
12,13にそれぞれ供給される。
Next, the operation of the above configuration will be described. Clock signals HCK1, HCK2, and image data IM
D is transmitted to the wiring formed on the circuit board 211A of the data line driving circuit 20A and supplied to the sampling circuit 21. Further, the drive signal VST and the clock signal VCK
1, VCK2 is the circuit board 2 of the data line drive circuit 20A.
11A formed on the wiring and connecting portions 212-1A, 22-1A
The signals are supplied to gate line drive circuits 12 and 13 each composed of a shift register formed integrally with the liquid crystal panel section 11 through 12-NA wiring.

【0037】データ線駆動回路20Aにおいては、サン
プリング回路21で、たとえばシフトレジスタで、クロ
ック信号HCK1に同期してクロックパルス信号HCK
2がm段分シフトされて、m個のサンプリングパルス信
号が、データ信号線とラインメモリ22とを作動的に接
続するm個のスイッチ回路に順次に出力される。そし
て、データ信号線を伝搬されるデータは、シフトレジス
タから出力されるサンプリングパルス信号によりオン・
オフされるスイッチ回路を通して順次にサンプリングさ
れ、対応するラインメモリ22の所定の領域に格納され
る。ラインメモリ22に格納された画素データは、各デ
ータ線に対応して設けられたDAC23−1〜23−m
でアナログ信号に変換されて、対応するデータ線DL1
〜DLmにアナログ信号として供給される。
In data line drive circuit 20A, sampling circuit 21, for example, a shift register, uses clock pulse signal HCK in synchronization with clock signal HCK1.
2 are shifted by m stages, and m sampling pulse signals are sequentially output to m switch circuits that operatively connect the data signal lines and the line memory 22. The data transmitted through the data signal line is turned on / off by the sampling pulse signal output from the shift register.
The signals are sequentially sampled through the switch circuit that is turned off, and stored in a predetermined area of the corresponding line memory 22. The pixel data stored in the line memory 22 includes DACs 23-1 to 23-m provided corresponding to each data line.
Is converted to an analog signal, and the corresponding data line DL1
To DLm as an analog signal.

【0038】また、ゲート線駆動回路12,13におい
ては、データ線駆動回路20Aの回路基板211Aに形
成された配線および接続部212−1A,212−NA
の配線PLを通して入力された駆動信号VST、クロッ
ク信号VCK1,VCK2に基づいて、ライン選択信号
が発生されて、所定のゲート線GL1〜GLnに供給さ
れる。これにより、画像データがm個の画素セルに対し
て並列に書き込まれる。なお、駆動信号VST、クロッ
ク信号VCK1,VCK2は低インピーダンスの配線を
通して供給されることから、配線インピーダンスに基づ
く回路の誤動作、画質の劣化は生じない。
In the gate line driving circuits 12 and 13, wirings and connecting portions 212-1A and 212-NA formed on the circuit board 211A of the data line driving circuit 20A are provided.
A line selection signal is generated based on the drive signal VST and the clock signals VCK1 and VCK2 input through the wiring PL, and is supplied to predetermined gate lines GL1 to GLn. As a result, the image data is written in parallel to the m pixel cells. Since the drive signal VST and the clock signals VCK1 and VCK2 are supplied through low-impedance wiring, malfunction of the circuit and deterioration of image quality due to wiring impedance do not occur.

【0039】以上説明したように、本実施形態によれ
ば、ゲート線駆動回路12,13を液晶パネル部11の
左右両側部に配置するレイアウトの場合に、ゲート線駆
動回路12,13への制御信号VST、クロック信号V
CK1,VCK2の供給ラインをパネル部の左右に長く
配線することなく、外部のデータ線駆動回路20Aの回
路基板211Aと接続部212−1A,212−NAを
通して、額縁FRMの上部の左右両側で短い配線で接続
する構成としたので、有効画面としての液晶パネル部1
1以外の周辺部を小さくでき、装置の小面積化、狭額縁
化を実現でき、ひいてはコスト低減を図れる利点があ
る。また、配線の低インピーダンス化を図れることか
ら、配線インピーダンスに基づく回路の誤動作、画質の
劣化を防止できる。
As described above, according to the present embodiment, in the case of the layout in which the gate line driving circuits 12 and 13 are arranged on both left and right sides of the liquid crystal panel section 11, the control to the gate line driving circuits 12 and 13 is performed. Signal VST, clock signal V
The supply lines for CK1 and VCK2 are short on both left and right sides of the upper part of the frame FRM through the circuit board 211A of the external data line drive circuit 20A and the connection parts 212-1A and 212-NA without long wiring on the left and right of the panel unit. The liquid crystal panel unit 1 as an effective screen is configured because it is connected by wiring.
There is an advantage that the peripheral portion other than 1 can be made smaller, the device can be made smaller in area and the frame can be narrowed, and the cost can be reduced. Further, since the impedance of the wiring can be reduced, malfunction of the circuit based on the wiring impedance and deterioration of image quality can be prevented.

【0040】なお、本実施形態では、画像データをデジ
タル信号として説明したが、本発明がアナログ信号の場
合も適用できることはいうまでもなく、上述した効果と
同様の効果を得ることができる。
In the present embodiment, the image data is described as a digital signal. However, it is needless to say that the present invention can be applied to the case of an analog signal, and the same effects as those described above can be obtained.

【0041】[0041]

【発明の効果】以上説明したように、本発明によれば、
装置の小面積化、狭額縁化を実現でき、また、配線イン
ピーダンスに基づく回路の誤動作、画質の劣化を防止で
きる利点がある。
As described above, according to the present invention,
There are advantages in that the area of the device can be reduced and the frame can be narrowed, and malfunction of the circuit based on wiring impedance and deterioration of image quality can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るポリシリコンTFT型液晶表示装
置の一実施形態を示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of a polysilicon TFT liquid crystal display device according to the present invention.

【図2】図1のポリシリコンTFT型液晶表示装置の具
体的な配線形態を説明するための図である。
FIG. 2 is a view for explaining a specific wiring configuration of the polysilicon TFT type liquid crystal display device of FIG. 1;

【図3】TFT型液晶表示パネルの画素セルの等価回路
を示す図である。
FIG. 3 is a diagram showing an equivalent circuit of a pixel cell of a TFT type liquid crystal display panel.

【図4】従来のポリシリコンTFT型液晶表示装置の構
成例を示す回路図である。
FIG. 4 is a circuit diagram showing a configuration example of a conventional polysilicon TFT type liquid crystal display device.

【符号の説明】 10…液晶表示部、11…液晶パネル部、12,13…
ゲート線駆動回路、20A…データ線駆動回路、21…
サンプリング回路、211A…回路基板、212A−1
〜212−NA…接続部、22…ラインメモリ、23A
−1〜23A−m…デジタル−アナログ変換回路(DA
C)。
[Description of Signs] 10: Liquid crystal display unit, 11: Liquid crystal panel unit, 12, 13, ...
Gate line drive circuit, 20A ... data line drive circuit, 21 ...
Sampling circuit, 211A ... circuit board, 212A-1
~ 212-NA ... connection part, 22 ... line memory, 23A
-1 to 23A-m ... Digital-analog conversion circuit (DA
C).

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA51 GA59 KA04 KA07 NA07 NA25 PA06 5C006 AA01 AA02 AA16 AF35 AF83 BB16 BC13 BC20 BC23 BF03 BF05 BF11 FA31 FA37 FA41 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 GA51 GA59 KA04 KA07 NA07 NA25 PA06 5C006 AA01 AA02 AA16 AF35 AF83 BB16 BC13 BC20 BC23 BF03 BF05 BF11 FA31 FA37 FA41

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 液晶パネル部の所定の画素セルへ、デー
タ処理回路から供給される画像データの書き込みを行う
際に、外部から供給される駆動用信号に基づいて所定の
駆動線を駆動する駆動回路を有する液晶表示装置であっ
て、 上記駆動回路は、上記液晶パネル部と一体的に形成され
て液晶表示部を構成し、 上記データ処理回路は、上記液晶表示部に所定の実装技
術に基づく接続部で接続され、かつ、 上記データ処理回路の回路基板および接続部には、上記
駆動回路へ供給すべき駆動用信号の供給ラインが配線さ
れ、当該配線を通して上記駆動回路に駆動用信号が供給
される液晶表示装置。
When driving image data supplied from a data processing circuit to a predetermined pixel cell of a liquid crystal panel section, a driving circuit for driving a predetermined driving line based on a driving signal supplied from the outside. A liquid crystal display device having a circuit, wherein the driving circuit is formed integrally with the liquid crystal panel unit to constitute a liquid crystal display unit, and the data processing circuit is based on a predetermined mounting technology for the liquid crystal display unit. A drive signal supply line to be supplied to the drive circuit is wired to the circuit board and the connection portion of the data processing circuit, the drive signal being supplied to the drive circuit through the wiring. Liquid crystal display device.
【請求項2】 上記駆動回路はポリシリコンTFTによ
り液晶パネル部と一体的に形成されている請求項1記載
の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the driving circuit is formed integrally with the liquid crystal panel by a polysilicon TFT.
【請求項3】 上記実装技術は、TAB技術である請求
項1記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein said mounting technology is a TAB technology.
【請求項4】 液晶パネル部が、外部から供給される駆
動用信号に基づいて画素セルが接続されたゲート線を駆
動するゲート線駆動回路と一体的に形成されて液晶表示
部を構成し、画像データを受けて、画素セルが接続され
たデータ線に、入力データに応じたレベルの信号出力を
行って、液晶パネル部の所定の画素セルへの書き込み行
う液晶表示装置のデータ線駆動回路であって、 上記液晶表示部に所定の実装技術に基づく接続部で接続
され、かつ、 回路基板および接続部には、上記ゲート線駆動回路へ供
給すべき駆動用信号の供給ラインが配線され、当該配線
を通して上記ゲート線駆動回路に駆動用信号を供給する
液晶表示装置のデータ線駆動回路。
4. A liquid crystal panel is formed integrally with a gate line driving circuit for driving a gate line to which a pixel cell is connected based on a driving signal supplied from the outside to form a liquid crystal display unit. A data line driving circuit of a liquid crystal display device that receives image data, outputs a signal at a level corresponding to input data to a data line to which a pixel cell is connected, and writes data to a predetermined pixel cell of a liquid crystal panel unit. A connection line based on a predetermined mounting technique is connected to the liquid crystal display unit, and a supply line of a driving signal to be supplied to the gate line drive circuit is wired to the circuit board and the connection unit. A data line driving circuit of a liquid crystal display device for supplying a driving signal to the gate line driving circuit through a wiring.
【請求項5】 上記駆動回路はポリシリコンTFTによ
り液晶パネル部と一体的に形成されている請求項4記載
の液晶表示装置のデータ線駆動回路。
5. The data line drive circuit of a liquid crystal display device according to claim 4, wherein said drive circuit is formed integrally with a liquid crystal panel by a polysilicon TFT.
【請求項6】 上記実装技術は、TAB技術である請求
項4記載の液晶表示装置のデータ線駆動回路。
6. The data line driving circuit for a liquid crystal display device according to claim 4, wherein said mounting technology is a TAB technology.
JP27409198A 1998-09-28 1998-09-28 Liquid crystal display device and its data line drive circuit Pending JP2000098416A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27409198A JP2000098416A (en) 1998-09-28 1998-09-28 Liquid crystal display device and its data line drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27409198A JP2000098416A (en) 1998-09-28 1998-09-28 Liquid crystal display device and its data line drive circuit

Publications (1)

Publication Number Publication Date
JP2000098416A true JP2000098416A (en) 2000-04-07

Family

ID=17536865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27409198A Pending JP2000098416A (en) 1998-09-28 1998-09-28 Liquid crystal display device and its data line drive circuit

Country Status (1)

Country Link
JP (1) JP2000098416A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004205A (en) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Liquid crystal display apparatus
JP2014078014A (en) * 2013-11-22 2014-05-01 Panasonic Corp El display device
CN110322854A (en) * 2019-07-05 2019-10-11 信利半导体有限公司 A kind of GOA driving circuit, array substrate and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004205A (en) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Liquid crystal display apparatus
JP2014078014A (en) * 2013-11-22 2014-05-01 Panasonic Corp El display device
CN110322854A (en) * 2019-07-05 2019-10-11 信利半导体有限公司 A kind of GOA driving circuit, array substrate and display device

Similar Documents

Publication Publication Date Title
JP3385301B2 (en) Data signal line drive circuit and image display device
JP3846057B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
US7250888B2 (en) Systems and methods for providing driving voltages to a display panel
JP2008020675A (en) Image display apparatus
JP2002174655A (en) Method and circuit for inspecting electro-optical device, electro-optical device, and electronic equipment
JP2001034237A (en) Liquid crystal display device
JP2000310963A (en) Driving circuit of electrooptical device, electrooptical device and electronic equipment
JP2009224869A (en) Demultiplexer, and electronic apparatus and liquid crystal display using the same
JP2001282170A (en) Row electrode driving device for picture display device
JPH11272226A (en) Data signal line drive circuit and image display device
JP2003216126A (en) Driving circuit, electrode board and plane display device
JPS602989A (en) Ic substrate for active matrix display body
JP3345349B2 (en) Shift register circuit and image display device
JP4016163B2 (en) Liquid crystal display device and data line driving circuit thereof
JP2001194645A (en) Optoelectric panel, method and circuit for driving data lines of optoelectric panel, optoelectric device, and electronic equipment
US20030146911A1 (en) Method for generating control signal, control-signal generation circuit, data-line driving circuit, element substrate, optoelectronic device, and electronic apparatus
JPH09182004A (en) Scanning circuit and image display device
JP2000098416A (en) Liquid crystal display device and its data line drive circuit
JP2000131670A (en) Liquid crystal display device
KR101456989B1 (en) Gate driving unit for liquid crystal display device
JP2000098417A (en) Liquid crystal display device
JPH04251892A (en) Liquid crystal display device
JPS61156187A (en) Activematrix circuit board
JP2000322018A (en) Display device
CN113160762B (en) Bias compensation circuit of transistor, driving method thereof and display substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070501

A521 Written amendment

Effective date: 20070702

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20070706

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20070831

Free format text: JAPANESE INTERMEDIATE CODE: A912