JP2000089449A - Reticle and production of semiconductor device using the reticle - Google Patents
Reticle and production of semiconductor device using the reticleInfo
- Publication number
- JP2000089449A JP2000089449A JP25794198A JP25794198A JP2000089449A JP 2000089449 A JP2000089449 A JP 2000089449A JP 25794198 A JP25794198 A JP 25794198A JP 25794198 A JP25794198 A JP 25794198A JP 2000089449 A JP2000089449 A JP 2000089449A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- semiconductor
- light
- overlay measurement
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体製造工程に
おける半導体ウェハーとレチクルとの重ね合わせ測定に
関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to overlay measurement of a semiconductor wafer and a reticle in a semiconductor manufacturing process.
【０００２】[0002]
【従来の技術】従来の半導体製造におけるステッパを使
用した露光工程の形態を図３〜図６に示す。露光工程は
通常ステッパと呼ばれる光縮小投影露光装置で行われ、
一般にこの装置は透明基板３に半導体チップ８のパター
ンの実寸の約５倍から約１０倍の大きさで遮光体１を蒸
着させることによって描かれたレチクル１２と呼ばれる
マスクに、上方の光源１３からコンデンサーレンズ１４
によって集光された水銀光（ｇ線またはｉ線）またはエ
キシマレーザがあてられ、レチクル１２の下方に設置さ
れた投影レンズ１５によってレチクル１２上のパターン
が約１／５から約１／１０に縮小されて半導体ウェハー
５上に塗布されたレジスト４にレチクル１２上のパター
ンが映される工程を自動制御で行うことを可能にしたも
のである。2. Description of the Related Art FIGS. 3 to 6 show a conventional exposure process using a stepper in semiconductor manufacturing. The exposure process is usually performed by a light reduction projection exposure apparatus called a stepper,
In general, the apparatus uses a mask called a reticle 12 drawn by depositing a light-shielding body 1 on a transparent substrate 3 with a size of about 5 to about 10 times the actual size of the pattern of the semiconductor chip 8, and a light source 13 above. Condenser lens 14
Is irradiated with a mercury light (g-line or i-line) or an excimer laser, and the pattern on the reticle 12 is reduced from about 1/5 to about 1/10 by the projection lens 15 installed below the reticle 12. Thus, the process of projecting the pattern on the reticle 12 onto the resist 4 applied on the semiconductor wafer 5 can be performed by automatic control.
【０００３】一回の露光操作でレジスト４に露光される
領域、いわゆるフィールドサイズが１５ｍｍ×１５ｍｍ
前後であるため、半導体ウェハー５の位置がＸ−Ｙステ
ージ１６と呼ばれる水平面Ｘ−Ｙ方向に移動可能な半導
体ウェハー５を載置する台によって順次半導体ウェハー
５を移動させていくことで半導体ウェハー５全体が露光
される。An area exposed on the resist 4 in one exposure operation, that is, a field size of 15 mm × 15 mm
Since the position of the semiconductor wafer 5 is before and after, the semiconductor wafer 5 is sequentially moved by a table on which the semiconductor wafer 5 that can move in a horizontal plane XY direction called an XY stage 16 is placed. The whole is exposed.
【０００４】しかし、露光工程中でのステッパにおける
レチクルの位置合わせのみでは、度重なる露光工程にお
いて、各半導体内部素子のパターンが投影レンズによっ
て微細化されるため、半導体内部素子同士の位置合わせ
の確認が必要であった。ここで、重ね合わせマークと
は、露光工程中にステッパにおけるレチクルの位置合わ
せをするアライメントマークとは異なり、露光工程後に
レチクル上のパターンと同時に半導体ウェハー上に転写
された位置合わせマークであり、露光工程後の検査的意
味合いをもつ位置合わせ測定マークのことである。However, only the alignment of the reticle by the stepper during the exposure step causes the pattern of each semiconductor internal element to be miniaturized by the projection lens in the repeated exposure steps. Was needed. Here, the overlay mark is different from an alignment mark for aligning a reticle on a stepper during an exposure process, and is an alignment mark transferred onto a semiconductor wafer simultaneously with a pattern on the reticle after the exposure process. It is an alignment measurement mark that has inspection implications after the process.
【０００５】重ね合わせ測定マークは図４に示すよう
に、後工程である半導体ウェハー５内の各半導体チップ
８の裁断工程、いわゆるダイシング時切りしろ部分７に
形成され、図５（イ）における半導体内部素子６のパタ
ーン形成に伴って、図５（ロ）に示されるような順序で
形成される。すなわち、図４に示されるように重ね合わ
せ測定マーク１１は半導体チップ８内には形成されず、
半導体チップ８の外部に形成されることになる。例とし
て図５（イ）及び図５（ロ）に示されるように、まず半
導体内部素子６ａが形成されると６ａ’が同時に半導体
ウェハー５上のダイシング時切りしろ部分７に露光さ
れ、次に半導体内部素子６ｂが形成されると同時に、前
記切りしろ部分７に６ｂ’が形成され、以後６ｃと同時
に６ｃ’が形成され、６ｄと６ｄ’の形成に関しても同
様の工程が繰り返される。このようにして半導体ウェハ
ー５上に形成されたそれぞれの重ね合わせ測定マークに
おいて、６ｂ’に対し、６ａ’は半導体内部素子下地パ
ターン、６ｂ’に対し、６ｃ’は半導体内部素子上地パ
ターンと呼ばれる。As shown in FIG. 4, the overlay measurement mark is formed in a post-cutting step of cutting each semiconductor chip 8 in the semiconductor wafer 5, that is, a so-called dicing margin 7, so that the semiconductor shown in FIG. With the pattern formation of the internal elements 6, they are formed in the order shown in FIG. That is, the overlay measurement mark 11 is not formed in the semiconductor chip 8 as shown in FIG.
It will be formed outside the semiconductor chip 8. As shown in FIGS. 5A and 5B, for example, when the semiconductor internal element 6a is formed, 6a 'is simultaneously exposed to the dicing margin 7 on the semiconductor wafer 5 at the time of dicing. Simultaneously with the formation of the semiconductor internal element 6b, 6b 'is formed in the margin portion 7, and thereafter 6c' is formed simultaneously with 6c. The same steps are repeated for the formation of 6d and 6d '. In each of the overlay measurement marks formed on the semiconductor wafer 5 in this manner, 6a 'is referred to as a semiconductor internal element base pattern, and 6b' is referred to as a semiconductor internal element top pattern for 6b '. .
【０００６】重ね合わせ測定における半導体ウェハー５
とレチクルとの位置ずれ検査は、図５（ハ）に表される
ような工程によって行われる。通常、半導体ウェハー５
上の半導体内部素子下地パターンに対して半導体内部素
子上地パターンはそれぞれの対角線の交点が一致するよ
うに位置設定されているため、ｘ方向のずれΔｘ、及び
ｙ方向のずれΔｙは次のように表すことが出来る。 Δｘ＝ｘ2−ｘ1 （但し、ｘ2≧ｘ1） Δｙ＝ｙ2−ｙ1 （但し、ｙ2≧ｙ1） このｘ方向及びｙ方向のずれの程度により半導体ウェハ
ー５上に形成されたパターンの相対的なずれが検出でき
る。Semiconductor wafer 5 in overlay measurement
The inspection for positional deviation between the reticle and the reticle is performed by a process as shown in FIG. Usually semiconductor wafer 5
Since the upper semiconductor internal element pattern is positioned such that the intersections of the diagonal lines coincide with the upper semiconductor internal element ground pattern, the x direction shift Δx and the y direction shift Δy are as follows. Can be expressed as Δx = x 2 −x 1 (where x 2 ≧ x 1 ) Δy = y 2 −y 1 (where y 2 ≧ y 1 ) It is formed on the semiconductor wafer 5 depending on the degree of displacement in the x direction and the y direction. The relative displacement of the pattern can be detected.
【０００７】従来の重ね合わせ測定技術においては、露
光量は０．２５μｍから０．３μｍ程度の大きさの微細
な半導体内部素子のパターンに合わせて決定されるた
め、１０μｍから２０μｍ程度の大きさである重ね合わ
せ測定マークのようなパターンに対しては露光量の最適
値が得られにくく、図６及び図７に示すように、重ね合
わせ測定マークにとって露光量過多となり、その結果、
エッチング工程の際にレジストが侵食される度合い、い
わゆるレジスト裾引き９が大きくなるなどレジストに形
状的な悪影響を及ぼしていた。In the conventional overlay measurement technique, the exposure amount is determined according to the pattern of a fine semiconductor internal element having a size of about 0.25 μm to 0.3 μm, so that the exposure amount is about 10 μm to 20 μm. For a pattern such as a certain overlay measurement mark, it is difficult to obtain the optimal value of the exposure amount, and as shown in FIGS. 6 and 7, the exposure amount is excessive for the overlay measurement mark, and as a result,
In the etching step, the degree of erosion of the resist, that is, the so-called resist footing 9 was increased, which had an adverse effect on the shape of the resist.
【０００８】また、重ね合わせ測定の際、各重ね合わせ
測定マークのずれが生じた場合は、各露光工程における
レジスト塗布作業をしなければならず、仮に、この重ね
合わせ測定の精度が著しく低い場合には、各半導体内部
素子の微小なずれが確認できず、結果として粗悪な半導
体製品が製造される恐れもあった。In addition, when the overlay measurement marks are misaligned during overlay measurement, a resist coating operation must be performed in each exposure step. If the overlay measurement accuracy is extremely low, However, there was a possibility that a minute shift of each semiconductor internal element could not be confirmed, and as a result, a poor semiconductor product was manufactured.
【０００９】本発明は、以上の従来技術における問題に
鑑みてなされたものであり、重ね合わせ測定マークに半
透過性の膜をつけることによって半導体ウェハー上の重
ね合わせ測定マーク部分の光量を減らし、レジストの形
状の悪化を防止、特にレジスト裾引きを小さくすること
で、重ね合わせ測定精度を向上させることを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems in the prior art, and reduces the amount of light at a portion of an overlay measurement mark on a semiconductor wafer by applying a semi-permeable film to the overlay measurement mark. An object of the present invention is to improve the overlay measurement accuracy by preventing the deterioration of the shape of the resist, particularly by reducing the resist footing.
【００１０】[0010]
【課題を解決するための手段】前記課題を解決するため
に提供する本願第一の発明にかかるレチクルは、半導体
製造過程の露光後のパターン比較検査に使用する重ね合
わせ測定マークを設けたレチクルにおいて、前記重ね合
わせ測定マークに半透過性の膜を装着させたことを特徴
とする。A reticle according to the first aspect of the present invention, which is provided to solve the above-mentioned problems, is a reticle provided with an overlay measurement mark used for pattern comparison inspection after exposure in a semiconductor manufacturing process. A semi-permeable film is attached to the overlay measurement mark.
【００１１】レチクル上の重ね合わせ測定マークに半透
過性の膜を装着させることで、露光過程において、半導
体ウェハー位置での半導体内部素子と重ね合わせマーク
の光強度が均一化され、従来５０ｎｍから２００ｎｍ程
度あったレジスト裾引きを５０ｎｍ以下にすることが可
能となり、レジストの形状の改善も可能となる。By mounting a semi-permeable film on the overlay measurement mark on the reticle, the light intensity of the overlay mark and the semiconductor internal element at the position of the semiconductor wafer is made uniform in the exposure process, and the light intensity is conventionally 50 nm to 200 nm. It is possible to reduce the degree of resist tailing to 50 nm or less, and it is also possible to improve the shape of the resist.
【００１２】前記課題を解決するために提供する本願第
二の発明にかかるレチクルは、半透過性の膜の光透過率
が３０％から７０％であることを特徴とする。A reticle according to a second aspect of the present invention provided to solve the above-mentioned problem is characterized in that the light transmittance of the semi-permeable film is 30% to 70%.
【００１３】半透過性の膜の光透過率が３０％から７０
％であることにより、半導体ウェハー位置における重ね
合わせ測定マークと半導体内部素子との光強度の差が著
しくなく、レジスト裾引きの程度も従来に比べ軽減され
る。The light transmittance of the semi-permeable film is from 30% to 70%.
%, There is no significant difference in the light intensity between the overlay measurement mark and the semiconductor internal element at the position of the semiconductor wafer, and the degree of resist skirting is reduced as compared with the conventional case.
【００１４】前記課題を解決するために提供する本願第
三の発明にかかるレチクルは、半透過性の膜が金属を含
有することを特徴とする。A reticle according to a third aspect of the present invention provided to solve the above-mentioned problem is characterized in that the semipermeable film contains a metal.
【００１５】半透過性の膜の材質が金属を含有すること
により、露光工程において、半透過性の膜に含有された
金属によってレチクルを通過した光源からの光をある程
度反射することで、半導体ウェハー位置における重ね合
わせ測定マークと半導体内部素子との光強度の差を軽減
させることが出来、レジスト裾引きの影響を最小限に出
来る。Since the material of the semi-permeable film contains a metal, the light contained in the semi-permeable film reflects light from a light source that has passed through the reticle by the metal contained in the semi-permeable film to some extent in the exposure step. The difference in light intensity between the overlay measurement mark and the semiconductor internal element at the position can be reduced, and the effect of resist skirting can be minimized.
【００１６】前記課題を解決するために提供する本願第
四の発明にかかるレチクルは、半透過性の膜がＣｒ（ク
ロム）、Ｍｏ（モリブデン）、Ｗ（タングステン）が属
する６Ａ属元素及びそのシリコン化合物からなる群の中
から選択された少なくとも一つを材料として含有するこ
とを特徴とする。According to a fourth aspect of the present invention, there is provided a reticle according to a fourth aspect of the present invention, wherein the semi-permeable film includes a group 6A element to which Cr (chromium), Mo (molybdenum), and W (tungsten) belong, and silicon thereof. It is characterized by containing at least one selected from the group consisting of compounds as a material.
【００１７】半透過性の膜がＣｒ（クロム）、Ｍｏ（モ
リブデン）、Ｗ（タングステン）が属する６Ａ属元素及
びそのシリコン化合物からなる群の中から選択された少
なくとも一つを材料として含有することにより、露光過
程において、単に光源からの光反射を利用するだけでな
く、光源からの光がレチクル上のパターンを通過し、そ
のレチクル上のパターンの主な素材であるＣｒと半透過
性の膜との相対反射率が単一性をもつことで光源の振動
数を変化させることなく、それにより、レジスト上の各
部分での露光量の隔たりなどを防ぐことが出来る。The semi-permeable film contains at least one selected from the group consisting of elements belonging to Group 6A to which Cr (chromium), Mo (molybdenum) and W (tungsten) belong and silicon compounds thereof. In the exposure process, not only light reflection from the light source is used, but also light from the light source passes through the pattern on the reticle, and Cr, which is the main material of the pattern on the reticle, and a semi-permeable film Since the relative reflectance with the light source has unity without changing the frequency of the light source, it is possible to prevent a difference in exposure amount between the portions on the resist.
【００１８】前記課題を解決するために提供する本願第
五の発明にかかるレチクルは、半透過性の膜が有機顔料
を含有してなることを特徴とする。A reticle according to a fifth invention of the present application provided to solve the above-mentioned problem is characterized in that the semipermeable film contains an organic pigment.
【００１９】半透過性の膜が有機顔料を含有することに
より、露光過程において、光源からの光をこの有機顔料
によってある程度吸収することで半透過性の膜の性質を
決定づけ、前記有機顔料の含有量を調整することでレチ
クルパターンにおける半導体内部素子の種類によって半
透過性の膜の透過率を変化させることが可能となる。そ
の結果としてレジストに対してもレジスト裾引きの軽減
を可能にする。Since the semi-permeable film contains an organic pigment, the light from a light source is absorbed to some extent by the organic pigment during the exposure process, thereby determining the properties of the semi-permeable film. By adjusting the amount, the transmittance of the semi-permeable film can be changed depending on the type of the semiconductor internal element in the reticle pattern. As a result, the resist footing can be reduced for the resist.
【００２０】前記課題を解決するために提供する本願第
六の発明にかかるレチクルは、半透過性の膜の厚さが重
ね合わせ測定マーク上の遮光体の厚さに対し、０．１倍
から２倍程度であることを特徴とする。The reticle according to the sixth aspect of the present invention, which is provided to solve the above-mentioned problem, is characterized in that the thickness of the semi-permeable film is from 0.1 times the thickness of the light shield on the overlay measurement mark. It is characterized in that it is about twice.
【００２１】半透過性の膜の厚さをレチクル上の遮光体
の厚さに対し、０．１倍から２倍程度であることによっ
て、従来のハーフトーンレチクルが５％から２０％の光
透過領域を設けていることから、半透過性の膜の厚さ
は、遮光体の厚さの０．１倍から２倍程度の薄さで十分
機能し、かつ光量を抑えることに効果がある。By making the thickness of the semi-transmissive film about 0.1 to 2 times the thickness of the light-shielding body on the reticle, the conventional halftone reticle has a light transmission of 5% to 20%. Since the region is provided, the thickness of the semi-transmissive film is about 0.1 to 2 times as thin as the thickness of the light-shielding member, which functions sufficiently and is effective in suppressing the amount of light.
【００２２】[0022]
【発明の実施の形態】以下に本発明の実施の形態につき
図面を参照して説明する。ステッパを使用した半導体製
造における露光工程には、図３に示す露光装置が使用さ
れる。係る露光装置には、露光を行う光源１３が上方に
設置されており、その鉛直下方に光源から発射された水
銀光またはエキシマレーザを集光するコンデンサーレン
ズ１４が設けられ、その下方にレチクル１２を交換可能
にした部位が設置され、さらに下方には、レチクル１２
上のパターンを半導体内部素子６の実寸の大きさにに縮
小させる投影レンズ１５が設けられている。最下方に
は、Ｘ−Ｙステージ１６と呼ばれる、半導体ウェハー５
を載置し、半導体ウェハー５を水平面Ｘ−Ｙ方向に移動
可能にした台が設けられている。Embodiments of the present invention will be described below with reference to the drawings. An exposure apparatus shown in FIG. 3 is used in an exposure process in semiconductor manufacturing using a stepper. In such an exposure apparatus, a light source 13 for performing exposure is provided above, and a condenser lens 14 for condensing mercury light or an excimer laser emitted from the light source is provided vertically below the reticle 12, and a reticle 12 is provided below the condenser lens 14. A replaceable part is installed, and further below the reticle 12
A projection lens 15 for reducing the upper pattern to the size of the actual size of the semiconductor internal element 6 is provided. At the bottom, a semiconductor wafer 5 called an XY stage 16
And a table on which the semiconductor wafer 5 can be moved in a horizontal plane XY direction is provided.
【００２３】レチクル１２は石英等の透明基板３に半導
体チップ８のパターンの実寸の約５倍から約１０倍の大
きさで、遮光体１としてＣｒを蒸着させることによって
描かれたマスクである。The reticle 12 is a mask drawn on the transparent substrate 3 made of quartz or the like by depositing Cr as the light shield 1 in a size of about 5 to about 10 times the actual size of the pattern of the semiconductor chip 8.
【００２４】図１に示すように、本発明の実施の形態の
レチクル１２にあっては、重ね合わせ測定マーク１１の
パターンがレチクル１２上に多数形成されている半導体
内部素子６のパターンよりも大きく形成され、係るレチ
クル１２の遮光体１側における前記重ね合わせ測定マー
ク１１部分には樹脂を素材とした半透過性の膜２が接着
される。As shown in FIG. 1, in the reticle 12 according to the embodiment of the present invention, the pattern of the overlay measurement mark 11 is larger than the pattern of the semiconductor internal element 6 formed on the reticle 12 in large numbers. A semi-permeable film 2 made of resin is adhered to the portion of the overlay measurement mark 11 on the light shield 1 side of the reticle 12 thus formed.
【００２５】この様に、レジスト４に転写するべきパタ
ーンが形成されているレチクル１２の遮光体１側に、光
透過率が３０％から７０％程度であり、レチクル１２の
パターンを形成する遮光体１の厚さの０．１倍から２倍
程度の厚さを有した半透過性の膜２を装着することによ
り、０．２５μｍから０．３μｍ程度の大きさの微細な
半導体内部素子６のパターンに合わせて決定される光源
１３からの露光量が、１０μｍから２０μｍ程度の大き
さである重ね合わせ測定マーク１１のようなパターンに
対しても、最適な露光量、すなわち、半導体内部素子６
と重ね合わせ測定マーク１１とを通過して半導体ウェハ
ー５表面に塗布されたレジスト４に対する光強度に著し
い差が生じない。結果として重ね合わせ測定時に半導体
ウェハー５上のパターン精度の向上を期待できるもので
ある。As described above, on the light shield 1 side of the reticle 12 on which the pattern to be transferred to the resist 4 is formed, a light shield having a light transmittance of about 30% to 70% and forming the pattern of the reticle 12 is formed. By mounting the semi-permeable film 2 having a thickness of about 0.1 to 2 times the thickness of the semiconductor device 1, a fine semiconductor internal element 6 having a size of about 0.25 μm to 0.3 μm can be formed. The optimum exposure amount, that is, the semiconductor internal element 6, is determined for the pattern such as the overlay measurement mark 11 whose exposure amount from the light source 13 determined according to the pattern is approximately 10 μm to 20 μm.
There is no significant difference in light intensity with respect to the resist 4 applied to the surface of the semiconductor wafer 5 after passing through the overlay measurement mark 11 and the overlay measurement mark 11. As a result, an improvement in pattern accuracy on the semiconductor wafer 5 during overlay measurement can be expected.
【００２６】また半透過性の膜２はＣｒ（クロム）、Ｍ
ｏ（モリブデン）、Ｗ（タングステン）が属する６Ａ属
元素及びそのシリコン化合物からなる群の中から選択さ
れた少なくとも一つを材料として含有する。これによ
り、露光過程において、単に光源１３からの光を反射す
ることによって光量を調節するだけでなく、光源１３か
らの光がレチクル１２上のパターンを通過し、そのレチ
クル１２上のパターンの主な素材であるＣｒと半透過性
の膜２との相対反射率が単一性をもつことで光源１３の
振動数が変化しないことにより、レジスト４上の重ね合
わせ測定マーク１１での露光量の不均一などを防ぐこと
が出来る。The semipermeable membrane 2 is made of Cr (chromium), M
The material contains at least one selected from the group consisting of an element belonging to Group 6A to which o (molybdenum) and W (tungsten) belong and a silicon compound thereof. Thus, in the exposure process, not only the light amount is adjusted by simply reflecting the light from the light source 13, but also the light from the light source 13 passes through the pattern on the reticle 12, and the main Since the relative reflectance between the material Cr and the semi-transmissive film 2 has unity and the frequency of the light source 13 does not change, the exposure amount at the overlay measurement mark 11 on the resist 4 is not changed. Uniformity can be prevented.
【００２７】半導体製造における露光工程は、図３に示
すようにステッパにより石英等の透明基板３に半導体チ
ップ８のパターンの実寸の約５倍から約１０倍の大きさ
でＣｒを蒸着させることによって描かれたレチクル１２
と呼ばれるマスクに、上方の光源１３からコンデンサー
レンズ１４によって集光された水銀光（ｇ線またはｉ
線）またはエキシマレーザがあてられ、レチクル１２の
下方に設置された投影レンズ１５によってレチクル１２
上のパターンが約１／５から約１／１０に縮小されて半
導体ウェハー５上に塗布されたレジスト４にレチクル１
２上のパターンが映される工程を自動制御で行う。The exposure step in the manufacture of a semiconductor is performed by depositing Cr on a transparent substrate 3 of quartz or the like in a size of about 5 to about 10 times the actual size of the pattern of the semiconductor chip 8 by a stepper as shown in FIG. Drawn reticle 12
Mercury light (g-line or i-line) collected by a condenser lens 14 from an upper light source 13
Line) or an excimer laser, and the reticle 12 is projected by a projection lens 15 installed below the reticle 12.
The upper pattern is reduced from about 1/5 to about 1/10, and the reticle 1 is applied to the resist 4 applied on the semiconductor wafer 5.
2. The process of displaying the pattern on 2 is performed by automatic control.
【００２８】重ね合わせ測定マーク１１は図５に示すよ
うに、後工程である半導体ウェハー５内の各半導体チッ
プ８の裁断工程、いわゆるダイシング時切りしろ部分７
に形成され、図５（イ）における半導体内部素子６のパ
ターン形成に伴って、図５（ロ）に示されるような順序
で形成される。すなわち、図７に示されるように重ね合
わせ測定マーク１１は半導体チップ８内には形成され
ず、半導体チップ８の外部に形成されることになる。例
として図５（イ）及び図５（ロ）に示されるように、ま
ず半導体内部素子６ａが形成されると６ａ’が同時に半
導体ウェハー５上のダイシング時切りしろ部分７に露光
され、次に半導体内部素子６ｂが形成されると同時に、
前記切りしろ部分７に６ｂ’が形成され、以後６ｃと同
時に６ｃ’が形成され、６ｄと６ｄ’の形成に関しても
同様の工程が繰り返される。As shown in FIG. 5, the overlay measurement mark 11 is a post-process for cutting each semiconductor chip 8 in the semiconductor wafer 5, that is, a so-called dicing margin 7.
5B, and in the order shown in FIG. 5B with the pattern formation of the semiconductor internal element 6 in FIG. That is, as shown in FIG. 7, the overlay measurement mark 11 is not formed inside the semiconductor chip 8, but is formed outside the semiconductor chip 8. As shown in FIGS. 5A and 5B, for example, when the semiconductor internal element 6a is formed, 6a 'is simultaneously exposed to the dicing margin 7 on the semiconductor wafer 5 at the time of dicing. At the same time when the semiconductor internal element 6b is formed,
6b 'is formed in the margin 7, and 6c' is formed simultaneously with 6c, and the same steps are repeated for forming 6d and 6d '.
【００２９】図２に本発明の一実施形態におけるレチク
ルの半導体ウェハー位置での光強度及び光源によって形
成された半導体ウェハーにおけるレジストの形状の断面
図を示す。ステッパの光源１３から下方に設置されたレ
チクル１２に対し照射された光は、図１に示すように、
重ね合わせ測定マーク１１に半透過性の膜２を装着させ
たことによって、半導体内部素子６を透過した光の強度
と重ね合わせ測定マーク１１を透過する光の強度との間
に差があまり生じないため、半導体ウェハー５に塗布さ
れたレジスト４におけるレジスト裾引き９があまり顕著
ではなく、これにより重ね合わせ測定の誤差も軽減され
る。FIG. 2 is a sectional view showing the light intensity of the reticle at the position of the semiconductor wafer and the shape of the resist on the semiconductor wafer formed by the light source in one embodiment of the present invention. The light emitted from the light source 13 of the stepper to the reticle 12 installed below, as shown in FIG.
By attaching the semi-transmissive film 2 to the overlay measurement mark 11, there is not much difference between the intensity of light transmitted through the semiconductor internal element 6 and the intensity of light transmitted through the overlay measurement mark 11. Therefore, the resist footing 9 in the resist 4 applied to the semiconductor wafer 5 is not so remarkable, thereby reducing the error of the overlay measurement.
【００３０】その他の実施形態として、半透過性の膜２
に、光二色性をもつサリチルアルデヒドアニルやアント
ラキノン系等の有機物からなる顔料を含ませることによ
り、光吸収を利用して選択的に重ね合わせ測定マーク１
１部分の露光量を調節する方法が可能である。In another embodiment, the semipermeable membrane 2
Incorporating a pigment made of an organic substance such as salicylaldehyde anil or anthraquinone having dichroism into the material to selectively overlay the measurement mark 1 using light absorption.
A method of adjusting the exposure amount of one portion is possible.
【００３１】レチクル上において、半導体ウェハーの重
ね合わせ測定に使用するマークに光透過率３０％から７
０％の半透過性の膜を装着することで、半導体ウェハー
に形成された重ね合わせ測定マークの形状を改善するこ
とができる。従来レチクルの５０ｎｍから２００ｎｍ程
度あったレジスト裾引きが半透過性の膜によって、重ね
合わせ測定マーク部分の露光量が低減され、レジスト裾
引きを５０ｎｍ以下に抑えることが可能となり、露光に
よって形成されたレジストの形状の改善も可能となる。On the reticle, a mark used for overlay measurement of a semiconductor wafer has a light transmittance of 30% to 7%.
By attaching a 0% semi-permeable film, the shape of the overlay measurement mark formed on the semiconductor wafer can be improved. The semi-transmissive film of the resist skirt, which was about 50 nm to 200 nm of the conventional reticle, reduces the exposure amount of the overlay measurement mark portion, and it is possible to suppress the resist skirt to 50 nm or less. The shape of the resist can be improved.
【００３２】[0032]
【図１】本発明の一実施形態における重ね合わせ測定マ
ークの形状及びレチクルの断面図である。FIG. 1 is a cross-sectional view of a shape and a reticle of an overlay measurement mark according to an embodiment of the present invention.
【図２】本発明の一実施形態におけるレチクルの半導体
ウェハー位置での光強度及び光源によって形成された半
導体ウェハーにおけるレジストの形状の断面図である。FIG. 2 is a cross-sectional view of a light intensity of a reticle at a position of the semiconductor wafer and a shape of a resist on the semiconductor wafer formed by a light source in one embodiment of the present invention.
【図３】従来例におけるステッパ（光縮小投影露光装
置）を使用した半導体ウェハーの露光工程を示す図であ
る。FIG. 3 is a view showing an exposure process of a semiconductor wafer using a stepper (light reduction projection exposure apparatus) in a conventional example.
【図４】従来例における半導体ウェハー上の重ね合わせ
測定マークの位置を示す図である。FIG. 4 is a diagram showing positions of overlay measurement marks on a semiconductor wafer in a conventional example.
【図５】（イ）従来例における半導体ウェハー断面にお
ける半導体内部素子の工程順序を示した図である。 （ロ）従来例における半導体ウェハー上における重ね合
わせ測定マークの工程順序を示した図である。 （ハ）半導体ウェハー上における半導体内部素子上地パ
ターンと半導体内部素子下地パターンによる重ね合わせ
測定方法を示す図である。FIG. 5A is a view showing a process order of semiconductor internal elements in a cross section of a semiconductor wafer in a conventional example. (B) is a diagram showing a process order of overlay measurement marks on a semiconductor wafer in a conventional example. (C) A diagram showing a method of measuring overlay using a semiconductor internal element upper pattern and a semiconductor internal element base pattern on a semiconductor wafer.
【図６】従来例における重ね合わせ測定マークの形状及
びレチクルの断面図である。FIG. 6 is a cross-sectional view of a shape of a registration measurement mark and a reticle in a conventional example.
【図７】従来例におけるレチクルの半導体ウェハー位置
での光強度及び光源によって形成された半導体ウェハー
におけるレジストの形状の断面図である。FIG. 7 is a cross-sectional view of a light intensity at a semiconductor wafer position of a reticle and a shape of a resist in a semiconductor wafer formed by a light source in a conventional example.
１．遮光体 ２．半透過性の膜 ３．透明基板 ４．レジスト ５．半導体ウェハー ６．半導体内部素子 ７．ダイシング時切りしろ部分 ８．半導体チップ ９．レジスト裾引き １０．レチクルを透過した光の強度差 １１．重ね合わせ測定マーク １２．レチクル １３．光源 １４．コンデンサーレンズ １５．投影レンズ １６．Ｘ−Ｙステージ 1. Light shield 2. 2. semi-permeable membrane Transparent substrate 4. Resist 5. Semiconductor wafer 6. 6. Semiconductor internal device 7. Cut off part when dicing Semiconductor chip 9. Resist hemming 10. 10. Intensity difference of light transmitted through reticle Overlay measurement mark 12. Reticle 13. Light source 14. Condenser lens 15. Projection lens 16. XY stage
【手続補正書】[Procedure amendment]
【提出日】平成１１年１０月８日（１９９９．１０．
８）[Submission date] October 8, 1999 (1999.10.
8)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Correction target item name] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【書類名】 明細書[Document Name] Statement
【発明の名称】 レチクル及びそのレチクルを用いた半
導体装置の製造方法A reticle and a method for manufacturing a semiconductor device using the reticle
【特許請求の範囲】[Claims]
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体製造工程に
用いられるレチクルに関するものであり、特に重ね合わ
せ測定に適用されるレチクルとそのレチクルを用いた半
導体装置の製造方法に関するものである。TECHNICAL FIELD The present invention relates to a semiconductor manufacturing process.
It relates to the reticle to be used, especially the reticle applied to the overlay measurement and the half using the reticle.
The present invention relates to a method for manufacturing a conductor device .
【０００２】[0002]
【従来の技術】従来の半導体製造におけるステッパを使
用した露光工程の形態を図３〜図６に示す。露光工程は
通常ステッパと呼ばれる光縮小投影露光装置で行われ、
一般にこの装置は透明基板３に半導体チップ８のパター
ンの実寸の約５倍から約１０倍の大きさで遮光体１を蒸
着させることによって描かれたレチクル１２と呼ばれる
マスクに、上方の光源１３からコンデンサーレンズ１４
によって集光された水銀光（ｇ線またはｉ線）またはエ
キシマレーザがあてられ、レチクル１２の下方に設置さ
れた投影レンズ１５によってレチクル１２上のパターン
が約１／５から約１／１０に縮小されて半導体ウェハー
５上に塗布されたレジスト４にレチクル１２上のパター
ンが映される工程を自動制御で行うことを可能にしたも
のである。2. Description of the Related Art FIGS. 3 to 6 show a conventional exposure process using a stepper in semiconductor manufacturing. The exposure process is usually performed by a light reduction projection exposure apparatus called a stepper,
In general, the apparatus uses a mask called a reticle 12 drawn by depositing a light-shielding body 1 on a transparent substrate 3 with a size of about 5 to about 10 times the actual size of the pattern of the semiconductor chip 8, and a light source 13 above. Condenser lens 14
Is irradiated with a mercury light (g-line or i-line) or an excimer laser, and the pattern on the reticle 12 is reduced from about 1/5 to about 1/10 by the projection lens 15 installed below the reticle 12. Thus, the process of projecting the pattern on the reticle 12 onto the resist 4 applied on the semiconductor wafer 5 can be performed by automatic control.
【０００３】一回の露光操作でレジスト４に露光される
領域、いわゆるフィールドサイズが１５ｍｍ×１５ｍｍ
前後であるため、半導体ウェハー５の位置がＸ−Ｙステ
ージ１６と呼ばれる水平面Ｘ−Ｙ方向に移動可能な半導
体ウェハー５を載置する台によって順次半導体ウェハー
５を移動させていくことで半導体ウェハー５全体が露光
される。An area exposed on the resist 4 in one exposure operation, that is, a field size of 15 mm × 15 mm
Since the position of the semiconductor wafer 5 is before and after, the semiconductor wafer 5 is sequentially moved by a table on which the semiconductor wafer 5 that can move in a horizontal plane XY direction called an XY stage 16 is placed. The whole is exposed.
【０００４】しかし、露光工程中でのステッパにおける
レチクルの位置合わせのみでは、度重なる露光工程にお
いて、各半導体内部素子のパターンが投影レンズによっ
て微細化されるため、半導体内部素子同士の位置合わせ
の確認が必要であった。ここで、重ね合わせマークと
は、露光工程中にステッパにおけるレチクルの位置合わ
せをするアライメントマークとは異なり、露光工程後に
レチクル上のパターンと同時に半導体ウェハー上に転写
された位置合わせマークであり、露光工程後の検査的意
味合いをもつ位置合わせ測定マークのことである。However, only the alignment of the reticle by the stepper during the exposure step causes the pattern of each semiconductor internal element to be miniaturized by the projection lens in the repeated exposure steps. Was needed. Here, the overlay mark is different from an alignment mark for aligning a reticle on a stepper during an exposure process, and is an alignment mark transferred onto a semiconductor wafer simultaneously with a pattern on the reticle after the exposure process. It is an alignment measurement mark that has inspection implications after the process.
【０００５】重ね合わせ測定マークは図４に示すよう
に、後工程である半導体ウェハー５内の各半導体チップ
８の裁断工程、いわゆるダイシング時切りしろ部分７に
形成され、図５（イ）における半導体内部素子６のパタ
ーン形成に伴って、図５（ロ）に示されるような順序で
形成される。すなわち、図４に示されるように重ね合わ
せ測定マーク１１は半導体チップ８内には形成されず、
半導体チップ８の外部に形成されることになる。例とし
て図５（イ）及び図５（ロ）に示されるように、まず半
導体内部素子６ａが形成されると６ａ’が同時に半導体
ウェハー５上のダイシング時切りしろ部分７に露光さ
れ、次に半導体内部素子６ｂが形成されると同時に、前
記切りしろ部分７に６ｂ’が形成され、以後６ｃと同時
に６ｃ’が形成され、６ｄと６ｄ’の形成に関しても同
様の工程が繰り返される。このようにして半導体ウェハ
ー５上に形成されたそれぞれの重ね合わせ測定マークに
おいて、６ｂ’に対し、６ａ’は半導体内部素子下地パ
ターン、６ｂ’に対し、６ｃ’は半導体内部素子上地パ
ターンと呼ばれる。As shown in FIG. 4, the overlay measurement mark is formed in a post-cutting step of cutting each semiconductor chip 8 in the semiconductor wafer 5, that is, a so-called dicing margin 7, so that the semiconductor shown in FIG. With the pattern formation of the internal elements 6, they are formed in the order shown in FIG. That is, the overlay measurement mark 11 is not formed in the semiconductor chip 8 as shown in FIG.
It will be formed outside the semiconductor chip 8. As shown in FIGS. 5A and 5B, for example, when the semiconductor internal element 6a is formed, 6a 'is simultaneously exposed to the dicing margin 7 on the semiconductor wafer 5 at the time of dicing. Simultaneously with the formation of the semiconductor internal element 6b, 6b 'is formed in the margin portion 7, and thereafter 6c' is formed simultaneously with 6c. The same steps are repeated for the formation of 6d and 6d '. In each of the overlay measurement marks formed on the semiconductor wafer 5 in this manner, 6a 'is referred to as a semiconductor internal element base pattern, and 6b' is referred to as a semiconductor internal element top pattern for 6b '. .
【０００６】重ね合わせ測定における半導体ウェハー５
とレチクルとの位置ずれ検査は、図５（ハ）に表される
ような工程によって行われる。通常、半導体ウェハー５
上の半導体内部素子下地パターンに対して半導体内部素
子上地パターンはそれぞれの対角線の交点が一致するよ
うに位置設定されているため、ｘ方向のずれΔｘ、及び
ｙ方向のずれΔｙは次のように表すことが出来る。 Δｘ＝ｘ2−ｘ1 （但し、ｘ2≧ｘ1） Δｙ＝ｙ2−ｙ1 （但し、ｙ2≧ｙ1） このｘ方向及びｙ方向のずれの程度により半導体ウェハ
ー５上に形成されたパターンの相対的なずれが検出でき
る。Semiconductor wafer 5 in overlay measurement
The inspection for positional deviation between the reticle and the reticle is performed by a process as shown in FIG. Usually semiconductor wafer 5
Since the upper semiconductor internal element pattern is positioned such that the intersections of the diagonal lines coincide with the upper semiconductor internal element ground pattern, the x direction shift Δx and the y direction shift Δy are as follows. Can be expressed as Δx = x2−x1 (where x2 ≧ x1) Δy = y2−y1 (where y2 ≧ y1) The relative displacement of the pattern formed on the semiconductor wafer 5 depends on the degree of displacement in the x direction and the y direction. Can be detected.
【発明が解決しようとする課題】[Problems to be solved by the invention]
【０００７】従来の重ね合わせ測定技術においては、露
光量は０．２５μｍから０．３μｍ程度の大きさの微細
な半導体内部素子のパターンに合わせて決定されるた
め、１０μｍから２０μｍ程度の大きさである重ね合わ
せ測定マークのようなパターンに対しては露光量の最適
値が得られにくく、図６及び図７に示すように、重ね合
わせ測定マークにとって露光量過多となり、その結果、
エッチング工程の際にレジストが侵食される度合い、い
わゆるレジスト裾引き９が大きくなるなどレジストに形
状的な悪影響を及ぼしていた。In the conventional overlay measurement technique, the exposure amount is determined according to the pattern of a fine semiconductor internal element having a size of about 0.25 μm to 0.3 μm, so that the exposure amount is about 10 μm to 20 μm. For a pattern such as a certain overlay measurement mark, it is difficult to obtain the optimal value of the exposure amount, and as shown in FIGS. 6 and 7, the exposure amount is excessive for the overlay measurement mark, and as a result,
In the etching step, the degree of erosion of the resist, that is, the so-called resist footing 9 was increased, which had an adverse effect on the shape of the resist.
【０００８】また、重ね合わせ測定の際、各重ね合わせ
測定マークのずれが生じた場合は、各露光工程における
レジスト塗布作業をしなければならず、仮に、この重ね
合わせ測定の精度が著しく低い場合には、各半導体内部
素子の微小なずれが確認できず、結果として粗悪な半導
体製品が製造される恐れもあった。In addition, when the overlay measurement marks are misaligned during overlay measurement, a resist coating operation must be performed in each exposure step. If the overlay measurement accuracy is extremely low, However, there was a possibility that a minute shift of each semiconductor internal element could not be confirmed, and as a result, a poor semiconductor product was manufactured.
【０００９】本発明は、以上の従来技術における問題に
鑑みてなされたものであり、重ね合わせ測定マークに半
透過性の膜をつけることによって半導体ウェハー上の重
ね合わせ測定マーク部分の光量を減らし、レジストの形
状の悪化を防止、特にレジスト裾引きを小さくすること
で、重ね合わせ測定精度を向上させるレチクル及びその
レチクルを用いた半導体装置の製造方法を提供すること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems in the prior art, and reduces the amount of light at a portion of an overlay measurement mark on a semiconductor wafer by applying a semi-permeable film to the overlay measurement mark. A reticle and a reticle that improve the overlay measurement accuracy by preventing the deterioration of the resist shape, especially by reducing the resist footing
It is an object to provide a method for manufacturing a semiconductor device using a reticle .
【００１０】[0010]
【課題を解決するための手段】前記課題を解決するため
に提供する本願第一の発明にかかるレチクルは、重ね合
わせ測定マークに半透過性の膜を装着させたことを特徴
とする。According to a first aspect of the present invention, there is provided a reticle provided with a semi-permeable film attached to an overlay measurement mark.
【００１１】レチクル上の重ね合わせ測定マークに半透
過性の膜を装着させることで、露光過程において、半導
体ウェハー位置での半導体内部素子と重ね合わせマーク
の光強度が均一化され、従来５０ｎｍから２００ｎｍ程
度あったレジスト裾引きを５０ｎｍ以下にすることが可
能となり、レジストの形状の改善も可能となる。By mounting a semi-permeable film on the overlay measurement mark on the reticle, the light intensity of the overlay mark and the semiconductor internal element at the position of the semiconductor wafer is made uniform in the exposure process, and the light intensity is conventionally 50 nm to 200 nm. It is possible to reduce the degree of resist tailing to 50 nm or less, and it is also possible to improve the shape of the resist.
【００１２】前記課題を解決するために提供する本願第
二の発明にかかるレチクルは、半透過性の膜の光透過率
が３０％から７０％であることを特徴とする。A reticle according to a second aspect of the present invention provided to solve the above-mentioned problem is characterized in that the light transmittance of the semi-permeable film is 30% to 70%.
【００１３】半透過性の膜の光透過率が３０％から７０
％であることにより、半導体ウェハー位置における重ね
合わせ測定マークと半導体内部素子との光強度の差が著
しくなく、レジスト裾引きの程度も従来に比べ軽減され
る。The light transmittance of the semi-permeable film is from 30% to 70%.
%, There is no significant difference in the light intensity between the overlay measurement mark and the semiconductor internal element at the position of the semiconductor wafer, and the degree of resist skirting is reduced as compared with the conventional case.
【００１４】前記課題を解決するために提供する本願第
三の発明にかかるレチクルは、半透過性の膜が金属を含
有することを特徴とする。A reticle according to a third aspect of the present invention provided to solve the above-mentioned problem is characterized in that the semipermeable film contains a metal.
【００１５】半透過性の膜の材質が金属を含有すること
により、露光工程において、半透過性の膜に含有された
金属によってレチクルを通過した光源からの光をある程
度反射することで、半導体ウェハー位置における重ね合
わせ測定マークと半導体内部素子との光強度の差を軽減
させることが出来、レジスト裾引きの影響を最小限に出
来る。Since the material of the semi-permeable film contains a metal, the light contained in the semi-permeable film reflects light from a light source that has passed through the reticle by the metal contained in the semi-permeable film to some extent in the exposure step. The difference in light intensity between the overlay measurement mark and the semiconductor internal element at the position can be reduced, and the effect of resist skirting can be minimized.
【００１６】前記課題を解決するために提供する本願第
四の発明にかかるレチクルは、半透過性の膜がＣｒ（ク
ロム）、Ｍｏ（モリブデン）、Ｗ（タングステン）が属
する６Ａ属元素及びそのシリコン化合物からなる群の中
から選択された少なくとも一つを材料として含有するこ
とを特徴とする。According to a fourth aspect of the present invention, there is provided a reticle according to a fourth aspect of the present invention, wherein the semi-permeable film includes a group 6A element to which Cr (chromium), Mo (molybdenum), and W (tungsten) belong, and silicon thereof. It is characterized by containing at least one selected from the group consisting of compounds as a material.
【００１７】半透過性の膜がＣｒ（クロム）、Ｍｏ（モ
リブデン）、Ｗ（タングステン）が属する６Ａ属元素及
びそのシリコン化合物からなる群の中から選択された少
なくとも一つを材料として含有することにより、露光過
程において、単に光源からの光反射を利用するだけでな
く、光源からの光がレチクル上のパターンを通過し、そ
のレチクル上のパターンの主な素材であるＣｒと半透過
性の膜との相対反射率が単一性をもつことで光源の振動
数を変化させることなく、それにより、レジスト上の各
部分での露光量の隔たりなどを防ぐことが出来る。The semi-permeable film contains at least one selected from the group consisting of elements belonging to Group 6A to which Cr (chromium), Mo (molybdenum) and W (tungsten) belong and silicon compounds thereof. In the exposure process, not only light reflection from the light source is used, but also light from the light source passes through the pattern on the reticle, and Cr, which is the main material of the pattern on the reticle, and a semi-permeable film Since the relative reflectance with the light source has unity without changing the frequency of the light source, it is possible to prevent a difference in exposure amount between the portions on the resist.
【００１８】前記課題を解決するために提供する本願第
五の発明にかかるレチクルは、半透過性の膜が有機顔料
を含有してなることを特徴とする。A reticle according to a fifth invention of the present application provided to solve the above-mentioned problem is characterized in that the semipermeable film contains an organic pigment.
【００１９】半透過性の膜が有機顔料を含有することに
より、露光過程において、光源からの光をこの有機顔料
によってある程度吸収することで半透過性の膜の性質を
決定づけ、前記有機顔料の含有量を調整することでレチ
クルパターンにおける半導体内部素子の種類によって半
透過性の膜の透過率を変化させることが可能となる。そ
の結果としてレジストに対してもレジスト裾引きの軽減
を可能にする。Since the semi-permeable film contains an organic pigment, the light from a light source is absorbed to some extent by the organic pigment during the exposure process, thereby determining the properties of the semi-permeable film. By adjusting the amount, the transmittance of the semi-permeable film can be changed depending on the type of the semiconductor internal element in the reticle pattern. As a result, the resist footing can be reduced for the resist.
【００２０】前記課題を解決するために提供する本願第
六の発明にかかるレチクルは、半透過性の膜の厚さが重
ね合わせ測定マーク上の遮光体の厚さに対し、０．１倍
から２倍程度であることを特徴とする。The reticle according to the sixth aspect of the present invention, which is provided to solve the above-mentioned problem, is characterized in that the thickness of the semi-permeable film is from 0.1 times the thickness of the light shield on the overlay measurement mark. It is characterized in that it is about twice.
【００２１】半透過性の膜の厚さをレチクル上の遮光体
の厚さに対し、０．１倍から２倍程度であることによっ
て、従来のハーフトーンレチクルが５％から２０％の光
透過領域を設けていることから、半透過性の膜の厚さ
は、遮光体の厚さの０．１倍から２倍程度の薄さで十分
機能し、かつ光量を抑えることに効果がある。By making the thickness of the semi-transmissive film about 0.1 to 2 times the thickness of the light-shielding body on the reticle, the conventional halftone reticle has a light transmission of 5% to 20%. Since the region is provided, the thickness of the semi-transmissive film is about 0.1 to 2 times as thin as the thickness of the light-shielding member, which functions sufficiently and is effective in suppressing the amount of light.
【００２２】前記課題を解決するために提供する本願第
七の発明にかかるレチクルを用いた半導体装置の製造方
法は、レチクルを用いて露光工程を行う半導体装置の製
造方法において、半導体装置の露光工程後にパターンの
重ね合わせ測定を行う際の重ね合わせ測定マークに半透
過性の膜を装着したレチクルを用いて、前記重ね合わせ
測定マークが半導体ウェハーの各半導体チップのダイシ
ング時の切りしろ部分に形成されることを特徴とする。 In order to solve the above-mentioned problem, the present application provides
Method of manufacturing semiconductor device using reticle according to seventh invention
Is a method of manufacturing a semiconductor device that performs an exposure process using a reticle.
In the fabrication method, the pattern
Semi-transparent mark on overlay measurement mark when performing overlay measurement
Using a reticle equipped with a transient membrane,
The measurement mark is the die size of each semiconductor chip on the semiconductor wafer.
It is formed at the margin during cutting.
【００２３】係る方法を採用することによって、重ね合By adopting such a method, the superposition
わせ測定精度を向上させることができる。Measurement accuracy can be improved.
【００２４】[0024]
【発明の実施の形態】以下に本発明の実施の形態につき
図面を参照して説明する。ステッパを使用した半導体製
造における露光工程には、図３に示す露光装置が使用さ
れる。係る露光装置には、露光を行う光源１３が上方に
設置されており、その鉛直下方に光源から発射された水
銀光またはエキシマレーザを集光するコンデンサーレン
ズ１４が設けられ、その下方にレチクル１２を交換可能
にした部位が設置され、さらに下方には、レチクル１２
上のパターンを半導体内部素子６の実寸の大きさにに縮
小させる投影レンズ１５が設けられている。最下方に
は、Ｘ−Ｙステージ１６と呼ばれる、半導体ウェハー５
を載置し、半導体ウェハー５を水平面Ｘ−Ｙ方向に移動
可能にした台が設けられている。 Embodiments of the present invention will be described below with reference to the drawings. An exposure apparatus shown in FIG. 3 is used in an exposure process in semiconductor manufacturing using a stepper. In such an exposure apparatus, a light source 13 for performing exposure is provided above, and a condenser lens 14 for condensing mercury light or an excimer laser emitted from the light source is provided vertically below the reticle 12, and a reticle 12 is provided below the condenser lens 14. A replaceable part is installed, and further below the reticle 12
A projection lens 15 for reducing the upper pattern to the size of the actual size of the semiconductor internal element 6 is provided. At the bottom, a semiconductor wafer 5 called an XY stage 16
And a table on which the semiconductor wafer 5 can be moved in a horizontal plane XY direction is provided.
【００２５】 レチクル１２は石英等の透明基板３に半導
体チップ８のパターンの実寸の約５倍から約１０倍の大
きさで、遮光体１としてＣｒを蒸着させることによって
描かれたマスクである。 The reticle 12 is a mask which is about 5 to 10 times the actual size of the pattern of the semiconductor chip 8 on the transparent substrate 3 made of quartz or the like, and is drawn by depositing Cr as the light shield 1.
【００２６】 図１に示すように、本発明の実施の形態の
レチクル１２にあっては、重ね合わせ測定マーク１１の
パターンがレチクル１２上に多数形成されている半導体
内部素子６のパターンよりも大きく形成され、係るレチ
クル１２の遮光体１側における前記重ね合わせ測定マー
ク１１部分には樹脂を素材とした半透過性の膜２が接着
される。 As shown in FIG . 1, in the reticle 12 according to the embodiment of the present invention, the pattern of the overlay measurement marks 11 is larger than the pattern of the semiconductor internal element 6 formed on the reticle 12 in large numbers. A semi-permeable film 2 made of resin is adhered to the portion of the overlay measurement mark 11 on the light shield 1 side of the reticle 12 thus formed.
【００２７】 この様に、レジスト４に転写するべきパタ
ーンが形成されているレチクル１２の遮光体１側に、光
透過率が３０％から７０％程度であり、レチクル１２の
パターンを形成する遮光体１の厚さの０．１倍から２倍
程度の厚さを有した半透過性の膜２を装着することによ
り、０．２５μｍから０．３μｍ程度の大きさの微細な
半導体内部素子６のパターンに合わせて決定される光源
１３からの露光量が、１０μｍから２０μｍ程度の大き
さである重ね合わせ測定マーク１１のようなパターンに
対しても、最適な露光量、すなわち、半導体内部素子６
と重ね合わせ測定マーク１１とを通過して半導体ウェハ
ー５表面に塗布されたレジスト４に対する光強度に著し
い差が生じない。結果として重ね合わせ測定時に半導体
ウェハー５上のパターン精度の向上を期待できるもので
ある。 As described above, a light-shielding member having a light transmittance of about 30% to 70% and forming a pattern of the reticle 12 is provided on the light-shielding member 1 side of the reticle 12 on which the pattern to be transferred to the resist 4 is formed. By mounting the semi-permeable film 2 having a thickness of about 0.1 to 2 times the thickness of the semiconductor device 1, a fine semiconductor internal element 6 having a size of about 0.25 μm to 0.3 μm can be formed. The optimum exposure amount, that is, the semiconductor internal element 6, is determined for the pattern such as the overlay measurement mark 11 whose exposure amount from the light source 13 determined according to the pattern is approximately 10 μm to 20 μm.
There is no significant difference in light intensity with respect to the resist 4 applied to the surface of the semiconductor wafer 5 after passing through the overlay measurement mark 11 and the overlay measurement mark 11. As a result, an improvement in pattern accuracy on the semiconductor wafer 5 during overlay measurement can be expected.
【００２８】 また半透過性の膜２はＣｒ（クロム）、Ｍ
ｏ（モリブデン）、Ｗ（タングステン）が属する６Ａ属
元素及びそのシリコン化合物からなる群の中から選択さ
れた少なくとも一つを材料として含有する。これによ
り、露光過程において、単に光源１３からの光を反射す
ることによって光量を調節するだけでなく、光源１３か
らの光がレチクル１２上のパターンを通過し、そのレチ
クル１２上のパターンの主な素材であるＣｒと半透過性
の膜２との相対反射率が単一性をもつことで光源１３の
振動数が変化しないことにより、レジスト４上の重ね合
わせ測定マーク１１での露光量の不均一などを防ぐこと
が出来る。 The semi-permeable membrane 2 is made of Cr (chromium), M
The material contains at least one selected from the group consisting of an element belonging to Group 6A to which o (molybdenum) and W (tungsten) belong and a silicon compound thereof. Thus, in the exposure process, not only the light amount is adjusted by simply reflecting the light from the light source 13, but also the light from the light source 13 passes through the pattern on the reticle 12, and the main Since the relative reflectance between the material Cr and the semi-transmissive film 2 has unity and the frequency of the light source 13 does not change, the exposure amount at the overlay measurement mark 11 on the resist 4 is not changed. Uniformity can be prevented.
【００２９】 半導体製造における露光工程は、図３に示
すようにステッパにより石英等の透明基板３に半導体チ
ップ８のパターンの実寸の約５倍から約１０倍の大きさ
でＣｒを蒸着させることによって描かれたレチクル１２
と呼ばれるマスクに、上方の光源１３からコンデンサー
レンズ１４によって集光された水銀光（ｇ線またはｉ
線）またはエキシマレーザがあてられ、レチクル１２の
下方に設置された投影レンズ１５によってレチクル１２
上のパターンが約１／５から約１／１０に縮小されて半
導体ウェハー５上に塗布されたレジスト４にレチクル１
２上のパターンが映される工程を自動制御で行う。 In the exposure step in the manufacture of semiconductors, as shown in FIG. 3, Cr is vapor-deposited on a transparent substrate 3 of quartz or the like by a stepper in a size of about 5 to 10 times the actual size of the pattern of the semiconductor chip 8. Drawn reticle 12
Mercury light (g-line or i-line) collected by a condenser lens 14 from an upper light source 13
Line) or an excimer laser, and the reticle 12 is projected by a projection lens 15 installed below the reticle 12.
The upper pattern is reduced from about 1/5 to about 1/10, and the reticle 1 is applied to the resist 4 applied on the semiconductor wafer 5.
2. The process of displaying the pattern on 2 is performed by automatic control.
【００３０】 重ね合わせ測定マーク１１は図５に示すよ
うに、後工程である半導体ウェハー５内の各半導体チッ
プ８の裁断工程、いわゆるダイシング時切りしろ部分７
に形成され、図５（イ）における半導体内部素子６のパ
ターン形成に伴って、図５（ロ）に示されるような順序
で形成される。すなわち、図７に示されるように重ね合
わせ測定マーク１１は半導体チップ８内には形成され
ず、半導体チップ８の外部に形成されることになる。例
として図５（イ）及び図５（ロ）に示されるように、ま
ず半導体内部素子６ａが形成されると６ａ’が同時に半
導体ウェハー５上のダイシング時切りしろ部分７に露光
され、次に半導体内部素子６ｂが形成されると同時に、
前記切りしろ部分７に６ｂ’が形成され、以後６ｃと同
時に６ｃ’が形成され、６ｄと６ｄ’の形成に関しても
同様の工程が繰り返される。 As shown in FIG. 5, the overlay measurement mark 11 is formed by cutting the semiconductor chips 8 in the semiconductor wafer 5 in a later step, that is, the so-called dicing margin 7.
5B, and in the order shown in FIG. 5B with the pattern formation of the semiconductor internal element 6 in FIG. That is, as shown in FIG. 7, the overlay measurement mark 11 is not formed inside the semiconductor chip 8, but is formed outside the semiconductor chip 8. As shown in FIGS. 5A and 5B, for example, when the semiconductor internal element 6a is formed, 6a 'is simultaneously exposed to the dicing margin 7 on the semiconductor wafer 5 at the time of dicing. At the same time when the semiconductor internal element 6b is formed,
6b 'is formed in the margin 7, and 6c' is formed simultaneously with 6c, and the same steps are repeated for forming 6d and 6d '.
【００３１】 図２に本発明の一実施形態におけるレチク
ルの半導体ウェハー位置での光強度及び光源によって形
成された半導体ウェハーにおけるレジストの形状の断面
図を示す。ステッパの光源１３から下方に設置されたレ
チクル１２に対し照射された光は、図１に示すように、
重ね合わせ測定マーク１１に半透過性の膜２を装着させ
たことによって、半導体内部素子６を透過した光の強度
と重ね合わせ測定マーク１１を透過する光の強度との間
に差があまり生じないため、半導体ウェハー５に塗布さ
れたレジスト４におけるレジスト裾引き９があまり顕著
ではなく、これにより重ね合わせ測定の誤差も軽減され
る。 FIG . 2 is a sectional view showing the light intensity of the reticle at the position of the semiconductor wafer and the shape of the resist on the semiconductor wafer formed by the light source in one embodiment of the present invention. The light emitted from the light source 13 of the stepper to the reticle 12 installed below, as shown in FIG.
By attaching the semi-transmissive film 2 to the overlay measurement mark 11, there is not much difference between the intensity of light transmitted through the semiconductor internal element 6 and the intensity of light transmitted through the overlay measurement mark 11. Therefore, the resist footing 9 in the resist 4 applied to the semiconductor wafer 5 is not so remarkable, thereby reducing the error of the overlay measurement.
【００３２】 その他の実施形態として、半透過性の膜２
に、光二色性をもつサリチルアルデヒドアニルやアント
ラキノン系等の有機物からなる顔料を含ませることによ
り、光吸収を利用して選択的に重ね合わせ測定マーク１
１部分の露光量を調節する方法が可能である。 In another embodiment, the semipermeable membrane 2
Incorporating a pigment made of an organic substance such as salicylaldehyde anil or anthraquinone having dichroism into the material to selectively overlay the measurement mark 1 using light absorption.
A method of adjusting the exposure amount of one portion is possible.
【発明の効果】 【The invention's effect】
【００３３】 レチクル上において、半導体ウェハーの重
ね合わせ測定に使用するマークに光透過率３０％から７
０％の半透過性の膜を装着することで、半導体ウェハー
に形成された重ね合わせ測定マークの形状を改善するこ
とができる。従来レチクルの５０ｎｍから２００ｎｍ程
度あったレジスト裾引きが半透過性の膜によって、重ね
合わせ測定マーク部分の露光量が低減され、レジスト裾
引きを５０ｎｍ以下に抑えることが可能となり、露光に
よって形成されたレジストの形状の改善も可能となる。 On the reticle, a mark used for overlay measurement of a semiconductor wafer has a light transmittance of 30% to 7%.
By attaching a 0% semi-permeable film, the shape of the overlay measurement mark formed on the semiconductor wafer can be improved. The semi-transmissive film of the resist skirt, which was about 50 nm to 200 nm of the conventional reticle, reduces the exposure amount of the overlay measurement mark portion, and it is possible to suppress the resist skirt to 50 nm or less. The shape of the resist can be improved.
【００３４】[0034]
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の一実施形態における重ね合わせ測定マ
ークの形状及びレチクルの断面図である。FIG. 1 is a cross-sectional view of a shape and a reticle of an overlay measurement mark according to an embodiment of the present invention.
【図２】本発明の一実施形態におけるレチクルの半導体
ウェハー位置での光強度及び光源によって形成された半
導体ウェハーにおけるレジストの形状の断面図である。FIG. 2 is a cross-sectional view of a light intensity of a reticle at a position of the semiconductor wafer and a shape of a resist on the semiconductor wafer formed by a light source in one embodiment of the present invention.
【図３】従来例におけるステッパ（光縮小投影露光装
置）を使用した半導体ウェハーの露光工程を示す図であ
る。FIG. 3 is a view showing an exposure process of a semiconductor wafer using a stepper (light reduction projection exposure apparatus) in a conventional example.
【図４】従来例における半導体ウェハー上の重ね合わせ
測定マークの位置を示す図である。FIG. 4 is a diagram showing positions of overlay measurement marks on a semiconductor wafer in a conventional example.
【図５】（イ）従来例における半導体ウェハー断面にお
ける半導体内部素子の工程順序を示した図である。 （ロ）従来例における半導体ウェハー上における重ね合
わせ測定マークの工程順序を示した図である。 （ハ）半導体ウェハー上における半導体内部素子上地パ
ターンと半導体内部素子下地パターンによる重ね合わせ
測定方法を示す図である。FIG. 5A is a view showing a process order of semiconductor internal elements in a cross section of a semiconductor wafer in a conventional example. (B) is a diagram showing a process order of overlay measurement marks on a semiconductor wafer in a conventional example. (C) A diagram showing a method of measuring overlay using a semiconductor internal element upper pattern and a semiconductor internal element base pattern on a semiconductor wafer.
【図６】従来例における重ね合わせ測定マークの形状及
びレチクルの断面図である。FIG. 6 is a cross-sectional view of a shape of a registration measurement mark and a reticle in a conventional example.
【図７】従来例におけるレチクルの半導体ウェハー位置
での光強度及び光源によって形成された半導体ウェハー
におけるレジストの形状の断面図である。FIG. 7 is a cross-sectional view of a light intensity at a semiconductor wafer position of a reticle and a shape of a resist in a semiconductor wafer formed by a light source in a conventional example.
【符号の説明】 １．遮光体 ２．半透過性の膜 ３．透明基板 ４．レジスト ５．半導体ウェハー ６．半導体内部素子 ７．ダイシング時切りしろ部分 ８．半導体チップ ９．レジスト裾引き １０．レチクルを透過した光の強度差 １１．重ね合わせ測定マーク １２．レチクル １３．光源 １４．コンデンサーレンズ １５．投影レンズ １６．Ｘ−Ｙステージ[Explanation of Codes] Light shield 2. 2. semi-permeable membrane Transparent substrate 4. Resist 5. Semiconductor wafer 6. 6. Semiconductor internal device 7. Cut off part when dicing Semiconductor chip 9. Resist hemming 10. 10. Intensity difference of light transmitted through reticle Overlay measurement mark 12. Reticle 13. Light source 14. Condenser lens 15. Projection lens 16. XY stage
Claims (6)
査に使用する重ね合わせ測定マークを設けたレチクルに
おいて、前記重ね合わせ測定マークに半透過性の膜を装
着させたことを特徴とするレチクル1. A reticle provided with an overlay measurement mark for use in a pattern comparison inspection after exposure in a semiconductor manufacturing process, wherein the overlay measurement mark is provided with a semi-permeable film.
％であることを特徴とする請求項１に記載のレチクル。2. The light transmittance of the semi-permeable film is 30% to 70%.
The reticle according to claim 1, wherein
特徴とする請求項１又は請求項２に記載のレチクル。3. The reticle according to claim 1, wherein the semipermeable membrane contains a metal.
リブデン）、Ｗ（タングステン）が属する６Ａ属元素及
びそのシリコン化合物からなる群の中から選択された少
なくとも一つを材料として含有することを特徴とする請
求項１乃至請求項３に記載のレチクル。4. The semi-permeable film contains, as a material, at least one selected from the group consisting of elements belonging to Group 6A to which Cr (chromium), Mo (molybdenum) and W (tungsten) belong and silicon compounds thereof. The reticle according to claim 1, wherein
とを特徴とする請求項１乃至請求項４の何れか一に記載
のレチクル。5. The reticle according to claim 1, wherein the semi-permeable film contains an organic pigment.
ク上の遮光体の厚さに対し、０．１倍から２倍程度であ
ることを特徴とする請求項１乃至請求項５の何れか一に
記載のレチクル。6. The method according to claim 1, wherein the thickness of the semi-permeable film is about 0.1 to 2 times the thickness of the light shield on the overlay measurement mark. A reticle according to any one of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794198A JP2000089449A (en) | 1998-09-11 | 1998-09-11 | Reticle and production of semiconductor device using the reticle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794198A JP2000089449A (en) | 1998-09-11 | 1998-09-11 | Reticle and production of semiconductor device using the reticle |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000089449A true JP2000089449A (en) | 2000-03-31 |
Family
ID=17313344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25794198A Pending JP2000089449A (en) | 1998-09-11 | 1998-09-11 | Reticle and production of semiconductor device using the reticle |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000089449A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009075207A (en) * | 2007-09-19 | 2009-04-09 | Panasonic Corp | Photomask and pattern formation method using the same |
-
1998
- 1998-09-11 JP JP25794198A patent/JP2000089449A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009075207A (en) * | 2007-09-19 | 2009-04-09 | Panasonic Corp | Photomask and pattern formation method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114072A (en) | Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same | |
| JP2001066757A (en) | Exposure method | |
| CN100578354C (en) | Method and apparatus for correction of defects in lithography masks | |
| JP2000181048A (en) | Photomask, its production and exposure method using the same | |
| JPH0794405A (en) | Formation of pattern of laminated semiconductor device | |
| CN111948901B (en) | Mask and preparation method thereof | |
| US6596444B2 (en) | Photomask and method for correcting feature size errors on the same | |
| JPH097942A (en) | Photomask | |
| JPH08272071A (en) | Phase shift mask and its production and mask blank | |
| US6190807B1 (en) | Mask compatible with different steppers | |
| JP2000021749A (en) | Exposure method and aligner | |
| JP2002099071A (en) | Phase shift mask and method of manufacturing the same | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| JP2914315B2 (en) | Scanning reduction projection exposure apparatus and distortion measuring method | |
| US6051344A (en) | Multiple reduction photolithography technique | |
| GB2302962A (en) | Phase shift mask | |
| US20020150841A1 (en) | Photomask set for photolithographic operation | |
| US6850858B1 (en) | Method and apparatus for calibrating a metrology tool | |
| US20030108803A1 (en) | Method of manufacturing phase shift mask, phase shift mask and apparatus | |
| JP2000089449A (en) | Reticle and production of semiconductor device using the reticle | |
| JP2000267257A (en) | Mask and method for exposure using the same | |
| JP3757551B2 (en) | Mask pattern forming method and mask formed by this method | |
| JPH0664337B2 (en) | Photomask for semiconductor integrated circuit | |
| JP3120345B2 (en) | Phase shift mask and semiconductor device | |
| JP3529967B2 (en) | Manufacturing method of photomask blanks with alignment marks |