JP2000082921A - Yig oscillator and its production - Google Patents

Yig oscillator and its production

Info

Publication number
JP2000082921A
JP2000082921A JP18593599A JP18593599A JP2000082921A JP 2000082921 A JP2000082921 A JP 2000082921A JP 18593599 A JP18593599 A JP 18593599A JP 18593599 A JP18593599 A JP 18593599A JP 2000082921 A JP2000082921 A JP 2000082921A
Authority
JP
Japan
Prior art keywords
yig
substrate
circuit pattern
yig oscillator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18593599A
Other languages
Japanese (ja)
Inventor
Tomohiko Eomo
知彦 江面
Shuji Nojima
修二 野嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP18593599A priority Critical patent/JP2000082921A/en
Publication of JP2000082921A publication Critical patent/JP2000082921A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a variable tuning YIG(yttrium iron garnet) oscillator and its production which never substantially cause mechanical variance of a resonance circuit. SOLUTION: An amplifier element 2, an electrode, circuit patterns 6, 6' and 6", etc., of the oscillation circuit part of a YIG oscillator are monolithically integrated on the surface of a semiconductor substrate 40 by a monolithic integrated circuit manufacturing technique. A coupling loop 3 is formed on the said substrate 40 as a thick film conductor having a shape surrounding at least a part of the outer circumference of a YIG crystal ball 1. Then a hole 47 is formed at an inside prescribed position of the loop 3 to decide the position of the ball 1 from the surface of the substrate 40, and the ball 1 is fit and fixed into the hole 47.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えばマイクロ
波の発振に使用されるYIG(イットリウム鉄ガーネッ
ト)発振器及びその製造方法に関し、特に、YIG結晶
体を共振器として使用する広帯域可変同調型のYIG発
振器及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a YIG (yttrium iron garnet) oscillator used for, for example, microwave oscillation and a method of manufacturing the same, and more particularly, to a wide-band tunable YIG using a YIG crystal as a resonator. The present invention relates to an oscillator and a method for manufacturing the same.

【0002】[0002]

【従来の技術】YIG結晶体(YIGデバイス)を共振
器として使用する従来の可変同調型のYIG発振器の構
造の一例を図6に示す。図6は可変同調型のYIG発振
器の内の、特に共振回路部分を拡大して示すものであ
り、このYIG発振器は、発振回路の配線となる所定の
回路パターン(金属層)6が形成された回路基板4と、
この回路基板4上の所定の位置に配置された、回路基板
4とは別部品の、この例では球状のYIG結晶体(以
下、YIG結晶球と称す)1と、同じく回路基板4上の
所定の位置に配置された、回路基板4とは別部品の増幅
素子2とを含む。
2. Description of the Related Art FIG. 6 shows an example of the structure of a conventional tunable YIG oscillator using a YIG crystal (YIG device) as a resonator. FIG. 6 is an enlarged view of a tunable YIG oscillator, in particular, a resonance circuit portion. In this YIG oscillator, a predetermined circuit pattern (metal layer) 6 to be a wiring of an oscillation circuit is formed. A circuit board 4,
A YIG crystal body (hereinafter, referred to as a YIG crystal sphere) 1 in this example, which is a component separate from the circuit board 4 and is disposed at a predetermined position on the circuit board 4, And the amplifying element 2 which is a separate component from the circuit board 4 disposed at the position shown in FIG.

【0003】YIG結晶球1には支持棒11が固定され
ており、この支持棒11によってYIG結晶球1の回路
基板4上の設置位置が決められる。また、この例では3
端子である増幅素子2はその3つの端子がワイヤボンデ
ィングにより、増幅素子2の周囲に形成された3つの回
路パターン6にそれぞれ電気的に接続されている。即
ち、ボンディングワイヤ5を通じてそれぞれ電気的に接
続されている。
[0003] A support rod 11 is fixed to the YIG crystal sphere 1, and an installation position of the YIG crystal sphere 1 on the circuit board 4 is determined by the support rod 11. In this example, 3
The three terminals of the amplifying element 2 serving as terminals are electrically connected to three circuit patterns 6 formed around the amplifying element 2 by wire bonding. That is, they are electrically connected through the bonding wires 5.

【0004】YIG結晶球1の周囲には所定の距離を置
いてほぼ半円形のカップリングループ(YIG結晶球1
と電気回路とを電気磁気的に結合させるための導体配
線)3が配置されており、このカップリングループ3の
両端はそれぞれ、YIG結晶球1の周囲に形成された回
路パターン6に、例えば半田付けにより電気的に接続さ
れている。このカップリングループ3を通じて、YIG
結晶球1は増幅素子2を含む発振回路の配線に電気磁気
的に結合される。つまり、カップリングループ3とYI
G結晶球1とが磁気的に結合し、カップリングループ3
が発振回路の配線と電気的に結合する。従って、カップ
リングループ3は磁気共鳴用及び電気接続用の導体とし
て機能する。
A substantially semi-circular coupling loop (YIG crystal sphere 1) is arranged at a predetermined distance around YIG crystal sphere 1.
A conductor wiring 3 for electrically and magnetically coupling the circuit and the electric circuit is disposed. Both ends of the coupling group 3 are respectively connected to a circuit pattern 6 formed around the YIG crystal sphere 1 by, for example, soldering. It is electrically connected by attachment. Through this coupling group 3, YIG
Crystal sphere 1 is electromagnetically coupled to the wiring of an oscillation circuit including amplifying element 2. In other words, coupling group 3 and YI
The G crystal sphere 1 is magnetically coupled to the coupling group 3
Is electrically coupled to the wiring of the oscillation circuit. Therefore, the coupling loop 3 functions as a conductor for magnetic resonance and electrical connection.

【0005】可変同調型YIG発振器は周波数の極めて
高いマイクロ波領域における周波数信号を発振する発振
器であるので、共振回路中の寄生成分が発振の特性に大
きな影響を与える。上記構成の従来の可変同調型YIG
発振器は、(1)YIG結晶球1を支持部材である支持
棒11に固定し、(2)増幅素子2を回路基板4上の所
定の位置に配置し、発振回路の配線である回路パターン
6に電気的に接続し、(3)半円形のカップリングルー
プ3を回路基板4上の所定の位置に配置し、その両端部
分を回路パターン6に電気的に接続し、(4)YIG結
晶球1を支持棒11でカップリングループ3内に配置
し、位置調整を行った後、支持棒11を回路基板4に固
定して、YIG結晶球1を固定するという組み立て及び
配線作業を行って共振回路を構成している。
[0005] Since the tunable YIG oscillator oscillates a frequency signal in a microwave region having a very high frequency, a parasitic component in the resonance circuit greatly affects oscillation characteristics. Conventional tunable YIG having the above configuration
The oscillator includes (1) a YIG crystal sphere 1 fixed to a support rod 11 as a support member, (2) an amplifying element 2 arranged at a predetermined position on a circuit board 4, and a circuit pattern 6 which is a wiring of an oscillation circuit. (3) The semi-circular coupling loop 3 is arranged at a predetermined position on the circuit board 4, and both ends thereof are electrically connected to the circuit pattern 6. After the support rod 11 is arranged in the coupling group 3 with the support rod 11 and the position is adjusted, the support rod 11 is fixed to the circuit board 4 and the YIG crystal sphere 1 is fixed, and the assembly and wiring work is performed to perform resonance. Make up the circuit.

【0006】[0006]

【発明が解決しようとする課題】このように別部品のカ
ップリングループ3及び増幅素子2を回路基板4上に位
置決めし、半田付け及びワイヤボンディングにより回路
パターン6と電気的に接続しているため、ボンディング
ワイヤ5の接続位置、カップリングループ3の接続位
置、YIG結晶球1とカップリングループ3との間の相
対的な位置等に、製造過程で機械的なばらつきが生じる
ことは避けられないことであった。
As described above, the coupling group 3 and the amplifying element 2, which are separate components, are positioned on the circuit board 4 and are electrically connected to the circuit pattern 6 by soldering and wire bonding. Inevitably, mechanical variations occur in the manufacturing process at the connection position of the bonding wire 5, the connection position of the coupling group 3, the relative position between the YIG crystal sphere 1 and the coupling group 3, and the like. Was that.

【0007】特に、カップリングループ3の接続位置、
及びYIG結晶球1とカップリングループ3との間の相
対的な位置は、ボンディングワイヤ5の接続位置と比較
すると、機械的なばらつきが大きい。この機械的なばら
つきは共振回路中の寄生成分にばらつきを生じさせる。
この寄生成分は発振器の発振周波数が高くなればなる
程、発振器の発振特性に与える影響は大きくなる。特
に、YIG発振器のようにマイクロ波領域の周波数を発
振する発振器では、一寸した寄生成分のばらつきにより
発振器の発振特性は大きく変化してしまう。従って、製
造上の機械的なばらつきは僅かではあっても、YIG発
振器の発振特性に与える影響は頗る大となるから、従来
の構成のYIG発振器は製造の歩留まりがかなり低いと
いう欠点があった。
In particular, the connection position of the coupling loop 3;
The relative position between the YIG crystal sphere 1 and the coupling ring 3 has a large mechanical variation as compared with the connection position of the bonding wire 5. This mechanical variation causes a variation in a parasitic component in the resonance circuit.
This parasitic component has a greater effect on the oscillation characteristics of the oscillator as the oscillation frequency of the oscillator increases. In particular, in an oscillator such as a YIG oscillator that oscillates a frequency in a microwave region, the oscillation characteristics of the oscillator greatly change due to a small variation in a parasitic component. Therefore, even if there is little mechanical variation in manufacturing, the effect on the oscillation characteristics of the YIG oscillator becomes very large, and the YIG oscillator having the conventional configuration has a drawback that the manufacturing yield is considerably low.

【0008】この発明の1つの目的は、共振回路の機械
的なばらつきが実質的に生じない可変同調型YIG発振
器の製造方法を提供することである。この発明の他の目
的は、YIG発振器の製造の歩留まりを高くすることが
できるYIG発振器の製造方法を提供することである。
この発明のさらに他の目的は、共振回路の機械的なばら
つきが実質的に生じない可変同調型YIG発振器を提供
することである。
It is an object of the present invention to provide a method of manufacturing a tunable YIG oscillator in which a mechanical variation of a resonance circuit does not substantially occur. Another object of the present invention is to provide a method of manufacturing a YIG oscillator that can increase the yield of manufacturing a YIG oscillator.
Still another object of the present invention is to provide a tunable YIG oscillator in which the mechanical variation of the resonance circuit does not substantially occur.

【0009】この発明のさらに他の目的は、共振回路の
組み立て及び配線作業を殆ど必要としない可変同調型Y
IG発振器を提供することである。
Still another object of the present invention is to provide a tunable Y type that requires almost no assembling and wiring work of a resonance circuit.
An IG oscillator is provided.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の面においては、所定の回路パター
ンが形成された基板上に、厚膜の導体よりなるカップリ
ングループを形成する段階と、上記カップリングループ
の内側の所定の位置において、上記基板の表面からこの
基板にYIG結晶球を位置決めするためのホールを形成
する段階と、上記ホールにYIG結晶球を嵌合する段階
とを含むYIG発振器の製造方法が提供される。
In order to achieve the above object, according to a first aspect of the present invention, a coupling loop formed of a thick-film conductor is formed on a substrate on which a predetermined circuit pattern is formed. Forming a hole for positioning a YIG crystal sphere on the substrate from a surface of the substrate at a predetermined position inside the coupling loop; and fitting the YIG crystal sphere into the hole. And a method for manufacturing a YIG oscillator including:

【0011】好ましい第1の実施例においては、上記基
板は半導体の基板であり、上記製造方法は、この半導体
基板の表面に、モノリシック集積回路製造技術により、
YIG発振器の発振回路部分の能動素子、受動素子、上
記回路パターン、及び上記カップリングループをモノリ
シックに集積する段階を含む。上記回路パターンはホト
エッチング技術により上記能動素子及び受動素子が集積
された半導体基板上に所定のパターンとして形成され、
上記カップリングループは、上記回路パターンを形成し
た後、上記YIG結晶球の外周囲の少なくとも一部分を
取り囲む形状の厚膜の導体としてこの半導体基板上に形
成される。
In a first preferred embodiment, the substrate is a semiconductor substrate, and the manufacturing method includes the steps of: providing a monolithic integrated circuit manufacturing technique on a surface of the semiconductor substrate;
Monolithically integrating the active element, the passive element, the circuit pattern, and the coupling loop of the oscillation circuit portion of the YIG oscillator. The circuit pattern is formed as a predetermined pattern on a semiconductor substrate on which the active element and the passive element are integrated by photoetching technology,
After forming the circuit pattern, the coupling loop is formed on the semiconductor substrate as a thick-film conductor having a shape surrounding at least a part of the outer periphery of the YIG crystal sphere.

【0012】上記カップリングループは、上記半導体基
板上に形成された回路パターン上に電解メッキ処理によ
り厚膜の導体として形成される。上記ホールは、上記能
動素子、上記受動素子、上記回路パターン、及び上記カ
ップリングループがモノリシックに集積された上記半導
体基板にその表面側からエッチング技術により形成され
る。
The coupling loop is formed as a thick-film conductor by electrolytic plating on a circuit pattern formed on the semiconductor substrate. The hole is formed on the semiconductor substrate on which the active element, the passive element, the circuit pattern, and the coupling loop are monolithically integrated by an etching technique from the front surface side.

【0013】上記半導体基板の裏面を研磨してこの半導
体基板の厚さを薄くする工程をさらに含んでいてもよ
い。好ましい第2の実施例においては、上記基板は誘電
体の基板であり、上記製造方法は、この誘電体基板の表
面にYIG発振器の発振回路部分の能動素子及び受動素
子を実装する段階と、この能動素子及び受動素子が実装
された誘電体基板上に、上記回路パターンを所定のパタ
ーンとして形成し、上記カップリングループを所定の形
状に形成する段階とを含む。
[0013] The method may further include the step of polishing the back surface of the semiconductor substrate to reduce the thickness of the semiconductor substrate. In a second preferred embodiment, the substrate is a dielectric substrate, and the manufacturing method includes the steps of mounting an active element and a passive element of an oscillation circuit portion of a YIG oscillator on a surface of the dielectric substrate. Forming the circuit pattern as a predetermined pattern on the dielectric substrate on which the active element and the passive element are mounted, and forming the coupling loop into a predetermined shape.

【0014】上記回路パターンはホトエッチング技術に
より上記能動素子及び受動素子が実装された誘電体基板
上に所定のパターンとして形成され、上記カップリング
ループは、上記回路パターンを形成した後、上記YIG
結晶球の外周囲の少なくとも一部分を取り囲む形状の厚
膜の導体としてこの半導体基板上に形成される。上記カ
ップリングループは、上記誘電体基板上に形成された回
路パターン上に電解メッキ処理により厚膜の導体として
形成される。
The circuit pattern is formed as a predetermined pattern on a dielectric substrate on which the active element and the passive element are mounted by a photo-etching technique. The coupling loop forms the circuit pattern and then forms the YIG.
The conductor is formed on the semiconductor substrate as a thick-film conductor having a shape surrounding at least a part of the outer periphery of the crystal sphere. The coupling loop is formed as a thick conductor by electrolytic plating on a circuit pattern formed on the dielectric substrate.

【0015】上記ホールは、上記能動素子、上記受動素
子、上記回路パターン、及び上記カップリングループが
混成集積回路として集積された上記誘電体基板にその表
面側からエッチング技術により形成される。上記誘電体
基板の裏面を研磨してこの誘電体基板の厚さを薄くする
工程をさらに含んでいてもよい。
The hole is formed on the dielectric substrate on which the active element, the passive element, the circuit pattern, and the coupling loop are integrated as a hybrid integrated circuit from an upper surface thereof by an etching technique. The method may further include a step of polishing the back surface of the dielectric substrate to reduce the thickness of the dielectric substrate.

【0016】上記各実施例において、上記ホールにYI
G結晶球を嵌合する段階の前に、上記基板の周囲を加熱
して所定の温度に保持する段階を含んでいてもよい。こ
の発明の第2の面においては、YIG発振器の発振回路
部分を構成する能動素子、受動素子、回路パターン及び
カップリングループが集積された基板と、上記カップリ
ングループの内側の所定の位置において、上記基板の表
面からこの基板に形成されたYIG結晶球を位置決めす
るためのホールと、このホールに嵌合されたYIG結晶
球とを具備するYIG発振器が提供される。
In each of the above embodiments, the hole is YI
Before the step of fitting the G crystal sphere, a step of heating the periphery of the substrate to maintain a predetermined temperature may be included. According to a second aspect of the present invention, a substrate on which an active element, a passive element, a circuit pattern, and a coupling group constituting an oscillation circuit portion of a YIG oscillator are integrated, and at a predetermined position inside the coupling group, There is provided a YIG oscillator including a hole for positioning a YIG crystal sphere formed on the substrate from the surface of the substrate, and a YIG crystal sphere fitted in the hole.

【0017】好ましい第1の実施例においては、上記基
板は半導体の基板であり、この半導体基板の表面に、モ
ノリシック集積回路製造技術により、YIG発振器の発
振回路部分の能動素子、受動素子、上記回路パターン、
及び上記カップリングループがモノリシックに集積され
ている。上記回路パターンはホトエッチング技術により
上記能動素子及び受動素子が集積された半導体基板上に
所定のパターンとして形成され、上記カップリングルー
プは、上記YIG結晶球の外周囲の少なくとも一部分を
取り囲む形状の厚膜の導体としてこの半導体基板上に形
成されている。
In the first preferred embodiment, the substrate is a semiconductor substrate, and the active element and the passive element of the oscillation circuit portion of the YIG oscillator are formed on the surface of the semiconductor substrate by a monolithic integrated circuit manufacturing technique. pattern,
And the above coupling groups are monolithically integrated. The circuit pattern is formed as a predetermined pattern on a semiconductor substrate on which the active element and the passive element are integrated by a photo-etching technique, and the coupling loop has a thickness surrounding at least a part of an outer periphery of the YIG crystal sphere. The film is formed on the semiconductor substrate as a conductor.

【0018】上記カップリングループは、上記半導体基
板上に形成された回路パターン上に電解メッキ処理によ
り厚膜の導体として形成されている。上記ホールは、上
記能動素子、上記受動素子、上記回路パターン、及び上
記カップリングループがモノリシックに集積された上記
半導体基板にその表面側からエッチング技術により形成
されている。
The coupling loop is formed as a thick-film conductor by electrolytic plating on a circuit pattern formed on the semiconductor substrate. The hole is formed on the semiconductor substrate on which the active element, the passive element, the circuit pattern, and the coupling loop are monolithically integrated by an etching technique from the surface side.

【0019】好ましい第2の実施例においては、上記基
板は誘電体の基板であり、この誘電体基板の表面にYI
G発振器の発振回路部分の能動素子及び受動素子が実装
され、この能動素子及び受動素子が実装された誘電体基
板上に、上記回路パターンが所定のパターンとして形成
され、上記カップリングループが所定の形状に形成され
ている。
In a preferred second embodiment, the substrate is a dielectric substrate, and the surface of the dielectric substrate is YI
The active element and the passive element of the oscillation circuit portion of the G oscillator are mounted, and the circuit pattern is formed as a predetermined pattern on the dielectric substrate on which the active element and the passive element are mounted. It is formed in a shape.

【0020】上記回路パターンはホトエッチング技術に
より上記能動素子及び受動素子が実装された誘電体基板
上に所定のパターンとして形成され、上記カップリング
ループは、上記YIG結晶球の外周囲の少なくとも一部
分を取り囲む形状の厚膜の導体としてこの誘電体基板上
に形成されている。上記カップリングループは、上記誘
電体基板上に形成された回路パターン上に電解メッキ処
理により厚膜の導体として形成されている。
The circuit pattern is formed as a predetermined pattern on a dielectric substrate on which the active element and the passive element are mounted by a photo-etching technique, and the coupling loop forms at least a part of an outer periphery of the YIG crystal sphere. It is formed on this dielectric substrate as a thick film conductor surrounding the shape. The coupling loop is formed as a thick conductor by electrolytic plating on a circuit pattern formed on the dielectric substrate.

【0021】上記ホールは、上記能動素子、上記受動素
子、上記回路パターン、及び上記カップリングループが
混成集積回路として集積された上記誘電体基板にその表
面側からエッチング技術により形成されている。上記構
成のYIG発振器はスペクトラムアナライザやネットワ
ークアナライザに使用することができ、それらの分析精
度を一段と向上させることができる。
The hole is formed on the dielectric substrate on which the active element, the passive element, the circuit pattern, and the coupling loop are integrated as a hybrid integrated circuit from the surface side by an etching technique. The YIG oscillator having the above configuration can be used for a spectrum analyzer or a network analyzer, and the analysis accuracy thereof can be further improved.

【0022】[0022]

【発明の実施の形態】以下、この発明の好ましい実施例
について添付図面を参照して詳細に説明する。なお、図
1において、図6に示した素子及び部材と対応するもの
には同一符号を付けて示し、必要のない限りそれらの説
明を省略する。 この発明の一実施例においてはモノリ
シックマイクロ波集積回路(MMIC:monolithic Mic
rowaveIntegrated Circuits)の製造技術を利用して、
可変同調型YIG発振器の共振回路部分を、そのYIG
結晶球を除いて、モノリシック集積回路(以下、モノリ
シックICと称す)として一体に製作し、製造上の機械
的なばらつきが実質的に生じない可変同調型YIG発振
器を構成するものである。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In FIG. 1, elements corresponding to the elements and members shown in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted unless necessary. In one embodiment of the present invention, a monolithic microwave integrated circuit (MMIC) is used.
rowaveIntegrated Circuits) manufacturing technology,
The resonance circuit portion of the tunable YIG oscillator is
A monolithic integrated circuit (hereinafter, referred to as a monolithic IC) is integrally manufactured except for a crystal sphere, to constitute a tunable YIG oscillator in which no mechanical variation in manufacturing substantially occurs.

【0023】モノリシックマイクロ波集積回路(以下、
MMICと称す)の製造技術を適用することにより、可
変同調型YIG発振器を構成する主要な素子、部材の内
の増幅素子、カップリングループ及び回路基板を、高い
機械的精度と再現性を有する半導体の製造プロセスによ
り、モノリシックに構成することができ、その上、YI
G結晶球を位置決めするためのホールも同時に形成する
ことができる。
A monolithic microwave integrated circuit (hereinafter referred to as
By applying the manufacturing technology of MMIC), semiconductor elements having high mechanical accuracy and reproducibility can be obtained by converting the main elements constituting the tunable YIG oscillator, the amplifying element, the coupling loop, and the circuit board among the members into a tunable YIG oscillator. Can be made monolithically by the manufacturing process of
A hole for positioning the G crystal sphere can be formed at the same time.

【0024】図1はこの発明によるYIG発振器の一実
施例の共振回路部分の構造を示す概略斜視図である。こ
のYIG発振器は、発振回路の配線となる所定の回路パ
ターン6、6′、6″が形成された回路基板40と、こ
の回路基板40上の所定の位置に配置された、この実施
例では球状のYIG結晶体(以下、YIG結晶球と称
す)1と、この結晶球1の周囲近傍に配置された半円形
のカップリングループ3と、同じく回路基板40上の所
定の位置に配置された増幅素子2とを含む。
FIG. 1 is a schematic perspective view showing a structure of a resonance circuit portion of an embodiment of a YIG oscillator according to the present invention. The YIG oscillator includes a circuit board 40 on which predetermined circuit patterns 6, 6 'and 6 "to be used as wiring of an oscillation circuit are formed, and a spherical board arranged in a predetermined position on the circuit board 40 in this embodiment. (Hereinafter referred to as YIG crystal sphere) 1, a semicircular coupling loop 3 disposed near the periphery of the crystal sphere 1, and an amplifier similarly disposed at a predetermined position on the circuit board 40. Element 2.

【0025】この実施例においては、図1に示す共振回
路部分を構成する素子及び部材の内の、YIG結晶球1
を除く、他の全ての素子及び部材を全てモノリシックI
Cとして製作するものである。このため、回路基板40
は例えばGaAs、Siなどの1種類の半導体結晶基板
より形成され、増幅素子2は回路基板40上に半導体製
造技術により隣接する回路パターン6、6′及び6″と
電気的に接続された状態に形成され、カップリングルー
プ3も回路基板40上に半導体製造技術により隣接する
回路パターン6及び6′と電気的に接続された状態に形
成されている。さらに、この回路基板40にはYIG結
晶球1を位置決めするための半円球状のホール47が形
成されており、YIG結晶球1はこのホール47に嵌合
され、固定状態にある。
In this embodiment, the YIG crystal sphere 1 of the elements and members constituting the resonance circuit portion shown in FIG.
All other elements and components except for the monolithic I
It is manufactured as C. For this reason, the circuit board 40
Is formed of one kind of semiconductor crystal substrate such as GaAs or Si, for example, and the amplifying element 2 is electrically connected to the adjacent circuit patterns 6, 6 'and 6 "on the circuit board 40 by a semiconductor manufacturing technique. The coupling loop 3 is also formed on the circuit board 40 by a semiconductor manufacturing technique so as to be electrically connected to the adjacent circuit patterns 6 and 6 '. A semi-spherical hole 47 for positioning 1 is formed, and YIG crystal sphere 1 is fitted in hole 47 and is in a fixed state.

【0026】次に、上記構成のこの発明によるYIG発
振器の製造方法について、図2乃至図5を参照して説明
する。図2は図1に示したYIG発振器の内の増幅素子
2及び電極21を回路基板40上に形成するプロセスを
説明するための概略断面図であり、これら増幅素子2及
び電極21を通常のMMIC製造プロセスにより回路基
板40上に順次に形成し、これら素子を含む回路基板4
0の表面全体を、例えば窒化シリコンSiNよりなる層
間絶縁膜41で被覆した状態を示す。
Next, a method of manufacturing the YIG oscillator having the above-described configuration according to the present invention will be described with reference to FIGS. FIG. 2 is a schematic sectional view for explaining a process of forming the amplifying element 2 and the electrode 21 of the YIG oscillator shown in FIG. 1 on the circuit board 40. The circuit board 4 including these elements is sequentially formed on the circuit board 40 by a manufacturing process.
0 shows a state where the entire surface of the substrate is covered with an interlayer insulating film 41 made of, for example, silicon nitride SiN.

【0027】次に、回路基板40上にカップリングルー
プ3を形成するために、図3(a)から理解できるよう
に、図2に示す層間絶縁膜41の表面全体に1層目のホ
トレジスト層42を塗布し、次いで所定のパターンを露
光し、例えば露光されない部分のホトレジスト層42を
例えばドライエッチング処理により、その下側の層間絶
縁膜41と共に、除去する。これによってカップリング
ループ3を形成する回路基板40上の部分及び増幅素子
2の上部の電極21のかなりの部分は露出した状態とな
る。なお、図示の例では層間絶縁膜41の両端部がその
上部のホトレジスト層42と共に、残存しているが、実
際には所定のパターンとして残存している。
Next, in order to form the coupling loop 3 on the circuit board 40, as can be understood from FIG. 3A, a first photoresist layer is formed on the entire surface of the interlayer insulating film 41 shown in FIG. Then, a predetermined pattern is exposed, and the photoresist layer 42 in the unexposed portion is removed together with the interlayer insulating film 41 therebelow by, for example, dry etching. As a result, a portion on the circuit board 40 forming the coupling loop 3 and a considerable portion of the electrode 21 on the amplification element 2 are exposed. In the illustrated example, both end portions of the interlayer insulating film 41 remain together with the photoresist layer 42 thereon, but actually remain as a predetermined pattern.

【0028】次に、図3(a)の状態の回路基板40の
表面全体に、図3(b)に示すように、発振回路の配線
となる回路パターン用の金属(例えばTiAu)の薄膜
よりなる導電層43を、例えばスパッタリングにより被
着する。この薄膜導電層43の表面全体に、図3(c)
から理解できるように、2層目のホトレジスト層44を
被着し、次いで所定のパターンを露光して、例えば露光
されない部分の2層目ホトレジスト層44をその下側の
薄膜導電層43と共に、例えばドライエッチング処理に
より除去する。これによって薄膜導電層43は図示の例
ではその両端部を除き、露出した状態となる。なお、薄
膜導電層43は図ではその両端部が残存しているが、回
路基板40を表面から見た場合には、図1に回路パター
ン6、6′及び6″として示した部分及びカップリング
ループ3の下側の半円形状の部分が除去されずに残存し
ている。
Next, as shown in FIG. 3B, a thin film of a metal (for example, TiAu) for a circuit pattern serving as an oscillation circuit wiring is formed on the entire surface of the circuit board 40 in the state of FIG. The conductive layer 43 is deposited, for example, by sputtering. The entire surface of the thin-film conductive layer 43 is covered with FIG.
As can be understood from FIG. 2, a second photoresist layer 44 is applied, and then a predetermined pattern is exposed, for example, the unexposed portion of the second photoresist layer 44 together with the underlying thin film conductive layer 43 is, for example, It is removed by dry etching. As a result, the thin film conductive layer 43 is exposed except for both ends in the illustrated example. Although the two ends of the thin film conductive layer 43 remain in the figure, when the circuit board 40 is viewed from the surface, the portions shown as the circuit patterns 6, 6 'and 6 "in FIG. The lower semicircular portion of group 3 remains without being removed.

【0029】この露出した薄膜導電層43の表面に電解
メッキ処理により、図3(d)に示すように、良導電性
金属の厚膜よりなる導体層45を形成する。この例では
露出した導電層43の表面に金を電解メッキ処理により
厚く被着して厚膜導体層45を形成している。次に、図
3(e)に示すように、回路基板40の両端部の層間絶
縁膜41上にある1層目ホトレジスト層42、薄膜導電
層43及び2層目ホトレジスト層44をリフトオフ(ホ
トレジスト層を溶融して除去することによりその上部
の、この例では、薄膜導電層43を除去する方法)によ
り除去する。
As shown in FIG. 3D, a conductor layer 45 made of a thick film of a good conductive metal is formed on the exposed surface of the thin film conductive layer 43 by electrolytic plating. In this example, the thick conductive layer 45 is formed by thickly applying gold to the exposed surface of the conductive layer 43 by electrolytic plating. Next, as shown in FIG. 3E, the first photoresist layer 42, the thin film conductive layer 43 and the second photoresist layer 44 on the interlayer insulating film 41 at both ends of the circuit board 40 are lifted off (photoresist layer Is removed by a method of removing the thin film conductive layer 43 on the upper portion by melting and removing the thin film conductive layer 43 in this example).

【0030】上記図3に示したプロセスにより、図1に
示したカップリングループ3が半円形の厚膜導体層45
として回路基板40上に一体的に形成され、また、所定
のパターンの配線6、6′及び6″が形成されることは
理解されよう。カップリングループ3はYIG結晶球1
と磁気結合する素子であるので、できる限り導体の厚さ
を厚くする必要がある。このため、電解メッキ処理プロ
セスを採用して上述したように厚膜の導体層45を形成
したのである。なお、図示の例では厚膜導体層45が増
幅素子2上部の電極21の上部にまで形成されている
が、図1に示すようにYIG結晶球1の周囲を半円形に
取り囲む部分のみに厚膜導体層45を形成するだけでも
よいことは言うまでもない。また、図1においては、増
幅素子2が3端子であり、その形状がほぼ方形であるた
め、増幅素子2の周囲3辺に回路パターン6、6′及び
6″が形成され、3つの端子がこれら回路パターンにそ
れぞれ接続されているが、これは単なる一例に過ぎず、
増幅素子2の形状や端子数に応じて種々の接続形態が採
用されることは勿論である。
By the process shown in FIG. 3, the coupling loop 3 shown in FIG.
It is understood that wirings 6, 6 'and 6 "having a predetermined pattern are formed integrally on circuit board 40. Coupling group 3 is formed of YIG crystal sphere 1
Therefore, it is necessary to make the thickness of the conductor as large as possible. Therefore, the thick conductive layer 45 was formed as described above by employing the electrolytic plating process. In the illustrated example, the thick film conductor layer 45 is formed up to the upper part of the electrode 21 above the amplifying element 2, but as shown in FIG. Needless to say, only the film conductor layer 45 may be formed. Also, in FIG. 1, since the amplifying element 2 has three terminals and the shape is substantially rectangular, circuit patterns 6, 6 ′ and 6 ″ are formed on three sides around the amplifying element 2, and the three terminals are Each is connected to these circuit patterns, but this is only an example,
It goes without saying that various connection forms are adopted according to the shape of the amplifying element 2 and the number of terminals.

【0031】MMICのような高周波回路は回路基板4
0の持つ誘電率を考慮して設計されるため、通常は回路
基板40の裏面を研磨して基板の厚さを100乃至15
0μm程度に薄くしている。図4は回路基板40を研磨
プロセスにより薄くしたこの発明によるYIG発振器を
示す。この基板裏面の研磨プロセスは図3に示したカッ
プリングループ3及び回路パターンを形成するプロセス
の前に行っても、或いは図3に示したプロセスが終了し
た時点で行ってもよい。
A high frequency circuit such as an MMIC is mounted on the circuit board 4.
Since the design is made in consideration of the dielectric constant of 0, the back surface of the circuit board 40 is usually polished to reduce the thickness of the board to 100 to 15
The thickness is reduced to about 0 μm. FIG. 4 shows a YIG oscillator according to the present invention in which the circuit board 40 is thinned by a polishing process. The polishing process of the back surface of the substrate may be performed before the process of forming the coupling loop 3 and the circuit pattern shown in FIG. 3 or may be performed when the process shown in FIG. 3 is completed.

【0032】上述したようにしてカップリングループ3
及び回路パターン6、6′、6″を形成した後、回路基
板40の表面側から、YIG結晶球1が嵌合する位置決
め用のホール47を形成する。従来、MMICを製造す
る際には、半導体基板の裏面にエッチング処理によりバ
イアホールを形成し、このバイアホールの内周面にメッ
キ処理を施すプロセスが採用されているが、この発明で
はこのバイアホールエッチングプロセスをそのまま回路
基板40の表面に適用してYIG結晶球1を位置決めす
るためのホール47を形成する。
As described above, the coupling group 3
After the formation of the circuit patterns 6, 6 'and 6 ", a positioning hole 47 into which the YIG crystal sphere 1 is fitted is formed from the front side of the circuit board 40. Conventionally, when manufacturing an MMIC, A process in which a via hole is formed on the back surface of the semiconductor substrate by etching and a plating process is performed on the inner peripheral surface of the via hole is adopted. In the present invention, the via hole etching process is directly applied to the surface of the circuit board 40. A hole 47 for positioning the YIG crystal sphere 1 by application is formed.

【0033】図5は図3(e)を5−5線にて切断して
矢印の方向に見た概略の断面図であり、図3(e)迄の
工程によって厚膜導体層45(カップリングループ3)
及び回路パターン6、6′、6″が形成された回路基板
40の表面全体に、図5(a)から理解できるように、
ホトレジスト層46を塗布し、次いで所定のパターンを
露光して、例えば露光されない部分のホトレジスト層を
例えばドライエッチング処理により除去する。これによ
って回路基板40表面の、YIG結晶球位置決め用のホ
ール47が形成される部分の、ホトレジスト層46が除
去される。
FIG. 5 is a schematic cross-sectional view of FIG. 3E taken along line 5-5 and viewed in the direction of the arrow. Lin Group 3)
As can be understood from FIG. 5A, the entire surface of the circuit board 40 on which the circuit patterns 6, 6 'and 6 "are formed,
The photoresist layer 46 is applied, and then a predetermined pattern is exposed, and for example, a portion of the photoresist layer that is not exposed is removed by, for example, a dry etching process. As a result, the photoresist layer 46 in the portion where the hole 47 for positioning the YIG crystal sphere is formed on the surface of the circuit board 40 is removed.

【0034】次に、図5(a)の状態の回路基板40の
表面に、例えばドライエッチング処理を施し、ホトレジ
スト層46が存在しない部分の層間絶縁膜41及びその
下側の部分の回路基板40を除去し、図5(b)に示す
ように、YIG結晶球位置決め用のホール47(この例
ではスルーホール)を形成する。次いでホトレジスト層
46を剥離、除去する。これによってYIG結晶球1が
嵌合し、固定される位置決め用のホール47が回路基板
40の所定位置に高精度にかつ高い再現性を持って形成
できることは理解できよう。このホール47はYIG結
晶球1の外形と合致した内周面を有していることは言う
までもない。
Next, the surface of the circuit board 40 in the state shown in FIG. 5A is subjected to, for example, dry etching, so that the interlayer insulating film 41 where the photoresist layer 46 does not exist and the circuit board 40 therebelow. Then, as shown in FIG. 5B, a hole 47 (in this example, a through hole) for positioning the YIG crystal sphere is formed. Next, the photoresist layer 46 is peeled and removed. Thus, it can be understood that the positioning hole 47 into which the YIG crystal sphere 1 is fitted and fixed can be formed at a predetermined position on the circuit board 40 with high accuracy and high reproducibility. Needless to say, this hole 47 has an inner peripheral surface that matches the outer shape of the YIG crystal sphere 1.

【0035】このように、この実施例によれば、高い機
械的精度と再現性を有するMMICの製造技術を利用し
て、可変同調型YIG発振器を構成する主要な素子、部
材の内の増幅素子2及びカップリングループ3を、半導
体の回路基板40上にモノリシックICとして集積する
と共に、YIG結晶球1を回路基板上で位置決めするホ
ール47を形成するものであるから、機械的なばらつき
無しにこれら増幅素子2及びカップリングループ3を回
路基板40上の所定の位置に形成することができ、ま
た、YIG結晶球1の位置決め用のホール47も高い精
度で回路基板40に形成することができる。また、YI
G結晶球1は回路基板40に精度高く形成された位置決
め用のホール47に嵌合、固定される。
As described above, according to this embodiment, the amplifying element among the main elements and members constituting the tunable YIG oscillator utilizing the MMIC manufacturing technology having high mechanical accuracy and reproducibility. 2 and the coupling loop 3 are integrated on a semiconductor circuit board 40 as a monolithic IC, and a hole 47 for positioning the YIG crystal sphere 1 on the circuit board is formed. The amplifying element 2 and the coupling loop 3 can be formed at predetermined positions on the circuit board 40, and the holes 47 for positioning the YIG crystal sphere 1 can be formed on the circuit board 40 with high accuracy. Also, YI
The G crystal sphere 1 is fitted and fixed in a positioning hole 47 formed on the circuit board 40 with high accuracy.

【0036】その結果、この実施例によれば、YIG結
晶球1に取り付けた支持棒11をオペレータが把持して
カップリングループ3の内側へこのYIG結晶球1を配
置し、その位置を微調整して磁気結合状態を手動調整す
る必要がないから、YIG結晶球1の位置決めが極めて
容易になり、作業性が著しく向上する。また、カップリ
ングルーブ3が回路基板40上に回路パターンとして形
成されているので、その位置決め精度は従来例と比較し
て非常に高く、かつ高精度に再現することができる。さ
らに、YIG結晶球1はエッチングにより形成された位
置決め用のホール47に嵌合し、固定されるので、YI
G結晶球1のカップリングルーブ3に対する位置決め精
度は従来例と比較して著しく高くなる。また、増幅素子
2及びカップリングループ3を別個の部品として回路基
板40上の所定の位置に配置し、電気的に接続する必要
がないから、ボンディング作業や半田付け作業が必要で
なくなり、かつボンディングワイヤも必要としない。従
って、ボンディングワイヤに起因する製造上のばらつき
は皆無となる。
As a result, according to this embodiment, the operator grips the support rod 11 attached to the YIG crystal sphere 1, places the YIG crystal sphere 1 inside the coupling group 3, and fine-tunes the position. Since it is not necessary to manually adjust the magnetic coupling state, the positioning of the YIG crystal sphere 1 becomes extremely easy, and the workability is significantly improved. Further, since the coupling lube 3 is formed as a circuit pattern on the circuit board 40, the positioning accuracy thereof is very high as compared with the conventional example, and can be reproduced with high accuracy. Further, the YIG crystal sphere 1 is fitted and fixed in the positioning hole 47 formed by etching,
The positioning accuracy of the G crystal sphere 1 with respect to the coupling lube 3 is significantly higher than that of the conventional example. In addition, since the amplifying element 2 and the coupling group 3 are arranged at predetermined positions on the circuit board 40 as separate components and do not need to be electrically connected, a bonding operation or a soldering operation is not required. No wires are required. Therefore, there is no manufacturing variation due to the bonding wire.

【0037】既に述べたように、カップリングループ3
の接続位置及びYIG結晶球1とカップリングループ3
との間の相対的な位置に関する機械的なばらつきが発振
回路の寄生成分をばらつかせる最大の原因であるから、
この実施例のようにカップリングループ3が回路基板4
0上に回路パターンとして形成され、かつこのカップリ
ングループ3に対するYIG結晶球1の位置がエッチン
グにより高精度に形成された位置決め用のホール47に
よって定められると、YIG発振器の製造上のばらつき
は極めて小さくなるから、寄生成分のばらつきは殆どな
くなり、製造されたYIG発振器の発振特性は均一化さ
れる。その上、この実施例ではボンディングワイヤに起
因する製造上のばらつきも皆無となるから、YIG発振
器の製造の歩留まりが著しく高くなるという利点が得ら
れる。
As already mentioned, the coupling group 3
Connection position of YIG crystal ball 1 and coupling ring 3
Since the mechanical variation in the relative position between and is the largest cause of dispersion of the parasitic components of the oscillation circuit,
As in this embodiment, the coupling loop 3 is a circuit board 4
When the YIG crystal sphere 1 is formed as a circuit pattern on the substrate 0 and the position of the YIG crystal sphere 1 with respect to the coupling loop 3 is determined by the positioning hole 47 formed with high precision by etching, the manufacturing variation of the YIG oscillator is extremely small. Since it becomes smaller, the variation of the parasitic component is almost eliminated, and the oscillation characteristics of the manufactured YIG oscillator are made uniform. In addition, in this embodiment, since there is no manufacturing variation caused by the bonding wire, there is obtained an advantage that the manufacturing yield of the YIG oscillator is significantly increased.

【0038】なお、上記実施例ではYIG結晶球1の位
置決め用のホール47をスルーホールとしたが、YIG
結晶球1の形状や寸法によっては位置決め用のホール4
7は回路基板40を貫通しない盲穴の場合もある。ま
た、YIG結晶球1の形状は球形であるとは限らず、従
って、回路基板40に形成される位置決め用のホール4
7の形状もYIG結晶球1の形状に応じて変更される。
同様に、回路基板40上に形成されるカップリングルー
プ3の形状はYIG結晶球1の外周囲のほぼ半分を所定
の間隔を持って取り囲む形状(YIG結晶球1の外周囲
にほぼ相似する形状)を有するので、YIG結晶球1の
形状に応じて変更される。
In the above embodiment, the positioning hole 47 of the YIG crystal sphere 1 is a through hole.
Hole 4 for positioning depending on the shape and size of crystal sphere 1
7 may be a blind hole that does not penetrate the circuit board 40. Further, the shape of the YIG crystal sphere 1 is not always spherical, and therefore, the positioning holes 4
7 is also changed according to the shape of the YIG crystal sphere 1.
Similarly, the shape of the coupling loop 3 formed on the circuit board 40 is a shape surrounding a half of the outer periphery of the YIG crystal sphere 1 at a predetermined interval (a shape substantially similar to the outer periphery of the YIG crystal sphere 1). ) Is changed according to the shape of the YIG crystal sphere 1.

【0039】また、YIG結晶球は温度変化によってそ
の特性や形状が変化する恐れがあるから、YIG結晶球
を位置決め用のホール47に嵌合、固定させる際には回
路基板40の裏面や近傍に電気ヒータのような加熱手段
を配置して周囲温度を一定に保持することが好ましい。
上記実施例ではMMICの製造技術を利用して、可変同
調型YIG発振器の共振回路部分を、そのYIG結晶球
1を除いて、モノリシック集積回路として一体に製作
し、製造上の機械的なばらつきが実質的に生じない可変
同調型YIG発振器を構成したが、混成マイクロ波集積
回路(HMIC:Hybrid Microwave Integrated Circui
t)の製造技術を利用して、可変同調型YIG発振器の
共振回路部分を、そのYIG結晶球1を除いて、ハイブ
リッド集積回路として一体に製作しても、製造上の機械
的なばらつきが実質的に生じない可変同調型YIG発振
器を構成することができる。
Further, since the characteristics and shape of the YIG crystal sphere may change due to temperature changes, when the YIG crystal sphere is fitted and fixed in the positioning hole 47, the YIG crystal sphere is placed on the back surface of the circuit board 40 or in the vicinity thereof. It is preferable to arrange a heating means such as an electric heater to keep the ambient temperature constant.
In the above embodiment, the resonance circuit portion of the tunable YIG oscillator is manufactured integrally as a monolithic integrated circuit except for the YIG crystal sphere 1 by utilizing the MMIC manufacturing technology, and the mechanical variation in the manufacturing is reduced. Although a tunable YIG oscillator that does not substantially occur is configured, a hybrid microwave integrated circuit (HMIC) is used.
Even if the resonance circuit portion of the tunable YIG oscillator is manufactured integrally as a hybrid integrated circuit except for the YIG crystal sphere 1 by using the manufacturing technique of t), mechanical variations in manufacturing are substantially reduced. It is possible to configure a tunable YIG oscillator that does not naturally occur.

【0040】この場合には、回路基板40として、例え
ばアルミナのような誘電体の基板を使用し、この回路基
板上に半導体製造技術により、所定の回路パターンを形
成し、増幅素子2を回路基板上の所定の位置に装着す
る。カップリングループ3は回路基板上に半導体製造技
術により、隣接する回路パターンと電気的に接続された
状態に形成する。さらに、この回路基板にYIG結晶球
1を位置決めするためのホールを例えばエッチング技術
により形成し、YIG結晶球1をこのホールに嵌合、固
定する。従って、増幅素子が回路基板上に一体化されな
い点を除くと、上記実施例と同様の製造方法により可変
同調型YIG発振器を製造することができる。
In this case, a dielectric substrate such as alumina is used as the circuit board 40, a predetermined circuit pattern is formed on the circuit board by a semiconductor manufacturing technique, and the amplifying element 2 is mounted on the circuit board. Attach in the upper predetermined position. The coupling loop 3 is formed on a circuit board by a semiconductor manufacturing technique so as to be electrically connected to an adjacent circuit pattern. Further, a hole for positioning the YIG crystal sphere 1 is formed on the circuit board by, for example, an etching technique, and the YIG crystal sphere 1 is fitted and fixed in the hole. Therefore, except that the amplifying element is not integrated on the circuit board, a tunable YIG oscillator can be manufactured by the same manufacturing method as in the above embodiment.

【0041】この実施例においても、YIG結晶球1に
取り付けた支持棒11をオペレータが把持してカップリ
ングループ3の内側へこのYIG結晶球1を配置し、そ
の位置を微調整して磁気結合状態を手動調整する必要が
ないから、YIG結晶球1の位置決めが極めて容易にな
り、作業性が著しく向上する。また、カップリングルー
ブ3が回路基板上に回路パターンとして形成され、かつ
このカップリングループ3に対するYIG結晶球1の位
置がエッチングにより高精度に形成された位置決め用の
ホールによって定められるから、YIG発振器の製造上
のばらつきは極めて小さくなり、寄生成分のばらつきは
殆どなくなる。よって、製造されたYIG発振器の発振
特性は均一化され、YIG発振器の製造の歩留まりが著
しく高くなるという利点が得られる。
Also in this embodiment, the operator grips the support rod 11 attached to the YIG crystal sphere 1 and arranges the YIG crystal sphere 1 inside the coupling group 3 and finely adjusts the position to magnetically couple. Since there is no need to manually adjust the state, the positioning of the YIG crystal sphere 1 becomes extremely easy, and workability is significantly improved. Further, since the coupling lube 3 is formed as a circuit pattern on the circuit board and the position of the YIG crystal sphere 1 with respect to the coupling loop 3 is determined by a positioning hole formed with high precision by etching, the YIG oscillator Of the present invention is extremely small, and the dispersion of parasitic components is almost eliminated. Therefore, the oscillation characteristics of the manufactured YIG oscillator are made uniform, and the advantage that the production yield of the YIG oscillator is significantly increased is obtained.

【0042】なお、この発明を図示した好ましい実施例
について記載したが、この発明の精神及び範囲から逸脱
することなしに、上述した実施例に関して種々の変形、
変更及び改良がなし得ることはこの分野の技術者には明
らかであろう。従って、この発明は例示の実施例に限定
されるものではなく、特許請求の範囲によって定められ
るこの発明の範囲内に入る全てのそのような変形、変更
及び改良を包含するものである。
Although the present invention has been described with reference to preferred embodiments, it will be understood that various modifications, alterations, and modifications may be made to the embodiments described above without departing from the spirit and scope of the invention.
It will be apparent to those skilled in the art that changes and modifications can be made. Accordingly, the invention is not limited to the illustrated embodiments, but encompasses all such variations, modifications, and improvements that fall within the scope of the invention as defined by the appended claims.

【0043】[0043]

【発明の効果】以上の説明で明白なように、この発明に
よれば、可変同調型YIG発振器の製造上のばらつきは
極めて小さくなるから、発振回路の寄生成分のばらつき
が殆どなくなり、製造された可変同調型YIG発振器の
発振特性は均一化される。よって、YIG発振器の製造
の歩留まりが著しく高くなるという利点がある。また、
YIG結晶体に取り付けられた支持部材をオペレータが
把持してカップリングループの内側へこのYIG結晶体
を配置し、その位置を微調整して磁気結合状態を手動調
整する必要がないから、YIG結晶体の位置決めが極め
て容易になり、作業性が著しく向上する。さらに、この
発明による可変同調型YIG発振器をスペクトラムアナ
ライザやネットワークアナライザ等に使用した場合に
は、これら機器(装置)の性能が一段と向上するので分
析精度が向上するという利点が得られる。
As is apparent from the above description, according to the present invention, the variation in the manufacturing of the tunable YIG oscillator is extremely small, and the variation in the parasitic component of the oscillation circuit is almost eliminated. The oscillation characteristics of the tunable YIG oscillator are made uniform. Therefore, there is an advantage that the production yield of the YIG oscillator is significantly increased. Also,
Since the operator holds the support member attached to the YIG crystal and arranges the YIG crystal inside the coupling loop and finely adjusts the position to manually adjust the magnetic coupling state, the YIG crystal is not required. The positioning of the body becomes extremely easy, and the workability is significantly improved. Further, when the tunable YIG oscillator according to the present invention is used for a spectrum analyzer, a network analyzer, or the like, the performance of these devices (apparatuses) is further improved, so that there is an advantage that the analysis accuracy is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明によるYIG発振器の一実施例の共振
回路部分の構造を示す概略斜視図である。
FIG. 1 is a schematic perspective view showing a structure of a resonance circuit portion of an embodiment of a YIG oscillator according to the present invention.

【図2】図1に示したYIG発振器の能動素子及び受動
素子を回路基板上に形成した状態を示す概略断面図であ
る。
FIG. 2 is a schematic cross-sectional view showing a state where active elements and passive elements of the YIG oscillator shown in FIG. 1 are formed on a circuit board.

【図3】図1に示したYIG発振器の回路パターン及び
カップリングループを回路基板上に形成するプロセスを
工程順に説明するための図であり、同図(a)は1層目
ホトレジスト塗布、パターン形成、及びエッチング処理
工程を説明するための概略断面図、同図(b)は回路パ
ターン用の金属薄膜を形成する工程を説明するための概
略断面図、同図(c)は2層目ホトレジスト塗布及びパ
ターン形成工程を説明するための概略断面図、同図
(d)はカップリングループを形成する工程を説明する
ための概略断面図、同図(e)はリフトオフ工程を説明
するための概略断面図である。
3A and 3B are diagrams for explaining a process of forming a circuit pattern and a coupling loop of a YIG oscillator shown in FIG. 1 on a circuit board in the order of steps, and FIG. 3A is a diagram illustrating a first-layer photoresist coating and a pattern; FIG. 2B is a schematic cross-sectional view for explaining a process of forming a metal thin film for a circuit pattern, and FIG. 2C is a schematic cross-sectional view for explaining a process of forming a metal thin film for a circuit pattern. FIG. 4D is a schematic cross-sectional view for explaining a step of forming a coupling loop, and FIG. 7E is a schematic cross-sectional view for explaining a lift-off step. It is sectional drawing.

【図4】図1に示したYIG発振器の回路基板の裏面を
研磨して回路基板を薄くした状態を示す概略断面図であ
る。
FIG. 4 is a schematic sectional view showing a state where the back surface of the circuit board of the YIG oscillator shown in FIG. 1 is polished to make the circuit board thinner.

【図5】図1に示したYIG発振器のYIG結晶体を固
定するためのホールを形成するプロセスを説明するため
の図であり、同図(a)はホトレジスト塗布及びパター
ン形成工程を説明するための概略断面図、同図(b)は
エッチング処理及びホトレジスト剥離工程を説明するた
めの概略断面図である。
FIG. 5 is a view for explaining a process of forming a hole for fixing a YIG crystal of the YIG oscillator shown in FIG. 1, and FIG. 5A is a view for explaining a photoresist coating and pattern forming step; FIG. 2B is a schematic sectional view for explaining an etching process and a photoresist stripping step.

【図6】従来の可変同調型YIG発振器の一例の共振回
路部分の構造を示す概略斜視図である。
FIG. 6 is a schematic perspective view showing a structure of a resonance circuit portion of an example of a conventional tunable YIG oscillator.

【符号の説明】[Explanation of symbols]

1:YIG結晶体 2:増幅素子 3:カップリングループ 5:ボンディングワイヤ 6、6′、6″:回路パターン 11:支持棒 21:電極 40:回路基板 41:層間絶縁膜 42:1層目ホトレジスト層 43:薄膜導電層 44:2層目ホトレジスト層 45:厚膜導体層 46:3層目ホトレジスト層 47:位置決め用ホール 1: YIG crystal 2: amplification element 3: coupling loop 5: bonding wire 6, 6 ', 6 ": circuit pattern 11: support rod 21: electrode 40: circuit board 41: interlayer insulating film 42: first layer photoresist Layer 43: Thin film conductive layer 44: Second photoresist layer 45: Thick conductor layer 46: Third photoresist layer 47: Positioning hole

Claims (27)

【特許請求の範囲】[Claims] 【請求項1】 所定の回路パターンが形成された基板上
に、厚膜の導体よりなるカップリングループを形成する
段階と、 上記カップリングループの内側の所定の位置において、
上記基板の表面からこの基板にYIG結晶体を位置決め
するためのホールを形成する段階と、 上記ホールにYIG結晶体を嵌合する段階とを含むこと
を特徴とするYIG発振器の製造方法。
1. A step of forming a coupling group made of a thick-film conductor on a substrate on which a predetermined circuit pattern is formed, and at a predetermined position inside the coupling group,
A method for manufacturing a YIG oscillator, comprising: forming a hole for positioning a YIG crystal in the substrate from the surface of the substrate; and fitting the YIG crystal in the hole.
【請求項2】 上記基板は半導体の基板であり、この半
導体基板の表面に、モノリシック集積回路製造技術によ
り、YIG発振器の発振回路部分の能動素子、受動素子
及び上記回路パターンをモノリシックに集積する段階を
含むことを特徴とする請求項1に記載の製造方法。
2. The method according to claim 1, wherein the substrate is a semiconductor substrate, and the active element and the passive element of the oscillation circuit portion of the YIG oscillator and the circuit pattern are monolithically integrated on the surface of the semiconductor substrate by a monolithic integrated circuit manufacturing technique. The method according to claim 1, comprising:
【請求項3】 上記回路パターンはホトエッチング技術
により上記能動素子及び受動素子が集積された半導体基
板上に所定のパターンとして形成され、上記カップリン
グループは、上記回路パターンを形成した後、上記YI
G結晶体の外周囲の少なくとも一部分を取り囲む形状の
厚膜の導体としてこの半導体基板上に形成されることを
特徴とする請求項2に記載の製造方法。
3. The circuit pattern is formed as a predetermined pattern on a semiconductor substrate on which the active element and the passive element are integrated by a photo-etching technique, and the coupling loop forms the circuit pattern and then forms the YI.
3. The manufacturing method according to claim 2, wherein a thick-film conductor having a shape surrounding at least a part of the outer periphery of the G crystal is formed on the semiconductor substrate.
【請求項4】 上記カップリングループは、上記半導体
基板上に形成された回路パターン上に電解メッキ処理に
より厚膜の導体として形成されることを特徴とする請求
項3に記載の製造方法。
4. The method according to claim 3, wherein the coupling loop is formed as a thick-film conductor by electrolytic plating on a circuit pattern formed on the semiconductor substrate.
【請求項5】 上記ホールは、上記能動素子、上記受動
素子、上記回路パターン、及び上記カップリングループ
がモノリシックに集積された上記半導体基板にその表面
側からエッチング技術により形成されることを特徴とす
る請求項2に記載の製造方法。
5. The semiconductor device according to claim 1, wherein the active element, the passive element, the circuit pattern, and the coupling group are formed monolithically on the semiconductor substrate by an etching technique. The production method according to claim 2.
【請求項6】 上記半導体基板の裏面を研磨してこの半
導体基板の厚さを薄くする工程をさらに含むことを特徴
とする請求項2に記載の製造方法。
6. The method according to claim 2, further comprising the step of polishing the back surface of the semiconductor substrate to reduce the thickness of the semiconductor substrate.
【請求項7】 上記基板は誘電体の基板であり、この誘
電体基板の表面にYIG発振器の発振回路部分の能動素
子及び受動素子を実装する段階と、この能動素子及び受
動素子が実装された誘電体基板上に、上記回路パターン
を所定のパターンとして形成する段階とを含むことを特
徴とする請求項1に記載の製造方法。
7. The method according to claim 1, wherein the substrate is a dielectric substrate, and the active and passive elements of the oscillation circuit portion of the YIG oscillator are mounted on the surface of the dielectric substrate, and the active and passive elements are mounted. Forming the circuit pattern as a predetermined pattern on a dielectric substrate.
【請求項8】 上記回路パターンはホトエッチング技術
により上記能動素子及び受動素子が実装された誘電体基
板上に所定のパターンとして形成され、上記カップリン
グループは、上記回路パターンを形成した後、上記YI
G結晶体の外周囲の少なくとも一部分を取り囲む形状の
厚膜の導体としてこの誘電体基板上に形成されることを
特徴とする請求項7に記載の製造方法。
8. The circuit pattern is formed as a predetermined pattern on a dielectric substrate on which the active element and the passive element are mounted by a photo-etching technique, and the coupling loop forms the circuit pattern after forming the circuit pattern. YI
8. The manufacturing method according to claim 7, wherein the G crystal is formed on the dielectric substrate as a thick film conductor having a shape surrounding at least a part of an outer periphery of the G crystal.
【請求項9】 上記カップリングループは、上記誘電体
基板上に形成された回路パターン上に電解メッキ処理に
より厚膜の導体として形成されることを特徴とする請求
項8に記載の製造方法。
9. The method according to claim 8, wherein the coupling loop is formed as a thick-film conductor by electrolytic plating on a circuit pattern formed on the dielectric substrate.
【請求項10】 上記ホールは、上記能動素子、上記受
動素子、上記回路パターン、及び上記カップリングルー
プが混成集積回路として集積された上記誘電体基板にそ
の表面側からエッチング技術により形成されることを特
徴とする請求項7に記載の製造方法。
10. The hole is formed on the dielectric substrate on which the active element, the passive element, the circuit pattern, and the coupling loop are integrated as a hybrid integrated circuit by an etching technique from a front surface side thereof. The method according to claim 7, wherein:
【請求項11】 上記誘電体基板の裏面を研磨してこの
誘電体基板の厚さを薄くする工程をさらに含むことを特
徴とする請求項7に記載の製造方法。
11. The manufacturing method according to claim 7, further comprising a step of polishing the back surface of said dielectric substrate to reduce the thickness of said dielectric substrate.
【請求項12】 上記ホールにYIG結晶体を嵌合する
段階の前に、上記基板の周囲を加熱して所定の温度に保
持する段階を含むことを特徴とする請求項1に記載の製
造方法。
12. The method according to claim 1, further comprising, before the step of fitting the YIG crystal into the hole, the step of heating the periphery of the substrate to maintain the substrate at a predetermined temperature. .
【請求項13】 当該YIG発振器の発振回路部分を構
成する能動素子、受動素子、回路パターン及びカップリ
ングループが集積された基板と、 上記カップリングループの内側の所定の位置において、
上記基板の表面からこの基板に形成されたYIG結晶体
を位置決めするためのホールと、 このホールに嵌合されたYIG結晶体とを具備すること
を特徴とするYIG発振器。
13. A substrate on which an active element, a passive element, a circuit pattern, and a coupling group constituting an oscillation circuit portion of the YIG oscillator are integrated, and at a predetermined position inside the coupling group,
A YIG oscillator comprising: a hole for positioning a YIG crystal formed on a substrate from a surface of the substrate; and a YIG crystal fitted into the hole.
【請求項14】 上記基板は半導体の基板であり、この
半導体基板の表面に、モノリシック集積回路製造技術に
より、YIG発振器の発振回路部分の能動素子、受動素
子、上記回路パターン、及び上記カップリングループが
モノリシックに集積されていることを特徴とする請求項
13に記載のYIG発振器。
14. The substrate is a semiconductor substrate. An active element, a passive element, the circuit pattern, and the coupling loop of an oscillation circuit portion of a YIG oscillator are formed on a surface of the semiconductor substrate by a monolithic integrated circuit manufacturing technique. 14. The YIG oscillator according to claim 13, wherein the YIG is monolithically integrated.
【請求項15】 上記回路パターンはホトエッチング技
術により上記能動素子及び受動素子が集積された半導体
基板上に所定のパターンとして形成され、上記カップリ
ングループは、上記YIG結晶体の外周囲の少なくとも
一部分を取り囲む形状の厚膜の導体としてこの半導体基
板上に形成されていることを特徴とする請求項14に記
載のYIG発振器。
15. The circuit pattern is formed as a predetermined pattern on a semiconductor substrate on which the active element and the passive element are integrated by a photo-etching technique, and the coupling loop is formed in at least a part of an outer periphery of the YIG crystal. The YIG oscillator according to claim 14, wherein the YIG oscillator is formed on the semiconductor substrate as a thick-film conductor having a shape surrounding the YIG.
【請求項16】 上記カップリングループは、上記半導
体基板上に形成された回路パターン上に電解メッキ処理
により厚膜の導体として形成されていることを特徴とす
る請求項15に記載のYIG発振器。
16. The YIG oscillator according to claim 15, wherein the coupling loop is formed as a thick-film conductor by electrolytic plating on a circuit pattern formed on the semiconductor substrate.
【請求項17】 上記ホールは、上記能動素子、上記受
動素子、上記回路パターン、及び上記カップリングルー
プがモノリシックに集積された上記半導体基板にその表
面側からエッチング技術により形成されていることを特
徴とする請求項14に記載のYIG発振器。
17. The semiconductor device according to claim 17, wherein the hole is formed on a surface of the semiconductor substrate on which the active element, the passive element, the circuit pattern, and the coupling loop are monolithically integrated by an etching technique. The YIG oscillator according to claim 14, wherein
【請求項18】 上記基板は誘電体の基板であり、この
誘電体基板の表面にYIG発振器の発振回路部分の能動
素子及び受動素子が実装され、この能動素子及び受動素
子が実装された誘電体基板上に、上記回路パターンが所
定のパターンとして形成され、上記カップリングループ
が所定の形状に形成されていることを特徴とする請求項
13に記載のYIG発振器。
18. The substrate is a dielectric substrate, and an active element and a passive element of an oscillation circuit portion of a YIG oscillator are mounted on a surface of the dielectric substrate, and the dielectric element on which the active element and the passive element are mounted. 14. The YIG oscillator according to claim 13, wherein the circuit pattern is formed as a predetermined pattern on a substrate, and the coupling loop is formed in a predetermined shape.
【請求項19】 上記回路パターンはホトエッチング技
術により上記能動素子及び受動素子が実装された誘電体
基板上に所定のパターンとして形成され、上記カップリ
ングループは、上記YIG結晶体の外周囲の少なくとも
一部分を取り囲む形状の厚膜の導体としてこの誘電体基
板上に形成されていることを特徴とする請求項18に記
載のYIG発振器。
19. The circuit pattern is formed as a predetermined pattern on a dielectric substrate on which the active element and the passive element are mounted by a photoetching technique, and the coupling loop is formed at least around an outer periphery of the YIG crystal. 19. The YIG oscillator according to claim 18, wherein the YIG oscillator is formed on the dielectric substrate as a thick-film conductor surrounding a part thereof.
【請求項20】 上記カップリングループは、上記誘電
体基板上に形成された回路パターン上に電解メッキ処理
により厚膜の導体として形成されていることを特徴とす
る請求項19に記載のYIG発振器。
20. The YIG oscillator according to claim 19, wherein the coupling loop is formed as a thick-film conductor by electrolytic plating on a circuit pattern formed on the dielectric substrate. .
【請求項21】 上記ホールは、上記能動素子、上記受
動素子、上記回路パターン、及び上記カップリングルー
プが混成集積回路として集積された上記誘電体基板にそ
の表面側からエッチング技術により形成されていること
を特徴とする請求項18に記載のYIG発振器。
21. The hole is formed on the dielectric substrate on which the active element, the passive element, the circuit pattern, and the coupling loop are integrated as a hybrid integrated circuit by an etching technique from the front surface side. The YIG oscillator according to claim 18, wherein:
【請求項22】 請求項13に記載のYIG発振器を備
えたスペクトラムアナライザ。
22. A spectrum analyzer comprising the YIG oscillator according to claim 13.
【請求項23】 請求項14に記載のYIG発振器を備
えたスペクトラムアナライザ。
23. A spectrum analyzer comprising the YIG oscillator according to claim 14.
【請求項24】 請求項18に記載のYIG発振器を備
えたスペクトラムアナライザ。
24. A spectrum analyzer comprising the YIG oscillator according to claim 18.
【請求項25】 請求項13に記載のYIG発振器を備
えたネットワークアナライザ。
25. A network analyzer comprising the YIG oscillator according to claim 13.
【請求項26】 請求項14に記載のYIG発振器を備
えたネットワークアナライザ。
26. A network analyzer comprising the YIG oscillator according to claim 14.
【請求項27】 請求項18に記載のYIG発振器を備
えたネットワークアナライザ。
27. A network analyzer comprising the YIG oscillator according to claim 18.
JP18593599A 1998-06-30 1999-06-30 Yig oscillator and its production Withdrawn JP2000082921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18593599A JP2000082921A (en) 1998-06-30 1999-06-30 Yig oscillator and its production

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-184652 1998-06-30
JP18465298 1998-06-30
JP18593599A JP2000082921A (en) 1998-06-30 1999-06-30 Yig oscillator and its production

Publications (1)

Publication Number Publication Date
JP2000082921A true JP2000082921A (en) 2000-03-21

Family

ID=26502619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18593599A Withdrawn JP2000082921A (en) 1998-06-30 1999-06-30 Yig oscillator and its production

Country Status (1)

Country Link
JP (1) JP2000082921A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631255B1 (en) * 2000-06-28 2003-10-07 Northrop Grumman Corporation Multi-carrier receiver for a wireless telecommunication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631255B1 (en) * 2000-06-28 2003-10-07 Northrop Grumman Corporation Multi-carrier receiver for a wireless telecommunication system

Similar Documents

Publication Publication Date Title
US6307450B2 (en) Millimeter wave module and radio apparatus
US6528732B1 (en) Circuit device board, semiconductor component, and method of making the same
JP3462166B2 (en) Compound semiconductor device
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
JPH10125830A (en) High frequency module and manufacturing method thereof
US6778041B2 (en) Millimeter wave module and radio apparatus
JP3173596B2 (en) Microwave / millimeter wave circuit device
JP2003007910A (en) Semiconductor device
US6259331B1 (en) YIG oscillator and method of manufacturing the same
US6549105B2 (en) Millimeter wave module and radio apparatus
US6884656B2 (en) Semiconductor device having a flip-chip construction
JP2000082921A (en) Yig oscillator and its production
KR100331226B1 (en) microwave electric elements of using porous oxidized silicon pole
US20020005769A1 (en) Filter element and fabrication thereof
JP2914345B2 (en) Flip chip type semiconductor device
JP2002124829A (en) Oscillator and electronic device using the same
JP2802375B2 (en) Frequency characteristic expansion method for mixed circuit of electric and optical elements
JP4035804B2 (en) High frequency semiconductor integrated circuit device
JP3908860B2 (en) Wiring structure and method of manufacturing the wiring
JP2666156B2 (en) Film carrier for high frequency IC
JP2639357B2 (en) Semiconductor chip mounting structure
JPH1092976A (en) High frequency integrated circuit
JPH06177500A (en) Flexible wiring board
JP2000077778A (en) Optical semiconductor device
JP2002299787A (en) High-frequency circuit structure and manufacturing method therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905