JP2000078014A - D/a converter - Google Patents

D/a converter

Info

Publication number
JP2000078014A
JP2000078014A JP10244090A JP24409098A JP2000078014A JP 2000078014 A JP2000078014 A JP 2000078014A JP 10244090 A JP10244090 A JP 10244090A JP 24409098 A JP24409098 A JP 24409098A JP 2000078014 A JP2000078014 A JP 2000078014A
Authority
JP
Japan
Prior art keywords
potential
switch
control
converter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10244090A
Other languages
Japanese (ja)
Inventor
Akihiro Yamamoto
章博 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP10244090A priority Critical patent/JP2000078014A/en
Publication of JP2000078014A publication Critical patent/JP2000078014A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a D/A converter which can freely adjust output amplitude. SOLUTION: One of switches 110-1 to 110-(p+1) is turned on with the control of a high potential side switch control circuit 112. Thus, potential drop quantity by resistance elements 109-1 to 109-p is set and applied potential on the resistance element 102-1 of a resistance string part 101 is adjusted. One of switches 117-1 to 117-(q+1) is turned on with the control of a low potential side switch control circuit 119. Thus, potential drop quantity by resistance elements 116-1 to 116-q is set and applied potential on the resistance element 102-n of the resistance string part 101 is adjusted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えばストリン
グ型D/A変換器等の、D/A変換器に関する。
The present invention relates to a D / A converter such as a string type D / A converter.

【0002】[0002]

【従来の技術】従来、D/A変換器としては、例えば、
抵抗ストリング部を用いて分圧を行う形式のものが知ら
れており、ストリング型D/A変換器と称されている。
図4は、従来のストリング型D/A変換器の構成を概略
的に示す回路図である。同図に示したように、このD/
A変換器400の抵抗ストリング部401は、直列に接
続れたn個の抵抗素子402−1〜402−nを備えて
いる。この抵抗ストリング部401の一端は、高電位側
分割抵抗部403を介して電源405に接続され、他端
は、低電位側分圧抵抗器404を介してグランド406
に接続されている。
2. Description of the Related Art Conventionally, as a D / A converter, for example,
A type in which voltage division is performed using a resistor string unit is known, and is called a string type D / A converter.
FIG. 4 is a circuit diagram schematically showing a configuration of a conventional string type D / A converter. As shown in FIG.
The resistance string section 401 of the A converter 400 includes n resistance elements 402-1 to 402-n connected in series. One end of the resistor string section 401 is connected to the power supply 405 via the high-potential-side divided resistor section 403, and the other end is connected to the ground 406 via the low-potential-side voltage dividing resistor 404.
It is connected to the.

【0003】また、スイッチ部407は、n+1個のス
イッチ408−1〜408−(n+1)を備えている。これ
らのスイッチ408−1〜408−(n+1) の一端は、そ
れぞれ抵抗素子402−1〜402−nの端部に接続さ
れており、他端は、それぞれアナログ出力部409に接
続されている。各スイッチ408−1〜408−(n+1)
のオン/オフは、デコーダ410のオン/オフ制御信号
によって制御される。デコーダ410は、入力端子41
1から入力されたデジタル信号をオン/オフ制御信号に
変換して、スイッチ部407の各スイッチ408−1〜
408−(n+1) に送る。このような構成では、抵抗スト
リング部401の両端部の電位差が、各抵抗素子402
−1〜402−nで分圧される。そして、スイッチ部4
07の各スイッチ408−1〜408−(n+1) のいずれ
かをオン/オフ制御信号に基づいてオンすることによ
り、デジタル信号に対応したアナログ出力を得ることが
できる。
The switch section 407 includes n + 1 switches 408-1 to 408- (n + 1). One end of each of these switches 408-1 to 408- (n + 1) is connected to the end of each of the resistance elements 402-1 to 402-n, and the other end is connected to the analog output unit 409. I have. Each switch 408-1 to 408- (n + 1)
Of the decoder 410 is controlled by an on / off control signal of the decoder 410. The decoder 410 has an input terminal 41
1 is converted into an on / off control signal, and the switches 408-1 to 408-1 of the switch unit 407 are converted.
408- (n + 1). In such a configuration, the potential difference between both ends of the resistor string 401
The pressure is divided at -1 to 402-n. And the switch unit 4
By turning on one of the switches 408-1 to 408- (n + 1) 07 based on an on / off control signal, an analog output corresponding to a digital signal can be obtained.

【0004】[0004]

【発明が解決しようとする課題】図4に示したような従
来のAD変換器は、抵抗ストリング部401の製造誤差
のために、アナログ出力の出力振幅として設計値どうり
の値を得ることが困難であった。抵抗ストリング部40
1の製造誤差は、各抵抗素子402−1〜402−nの
相互接続点における抵抗値の変動や、各抵抗素子402
−1〜402−nの抵抗値のばらつき等に起因して生じ
る。そして、これらの変動・ばらつきにより、各抵抗素
子402−1〜402−nによって得られる分圧抵抗値
と抵抗ストリング部401全体の抵抗値との比が、設計
値と異なる値になってしまう。このため、従来は、集積
回路のレイアウトを適宜変更することによって、設計値
と一致する出力振幅を確保していた。
The conventional AD converter as shown in FIG. 4 cannot obtain a value similar to the design value as the output amplitude of the analog output due to a manufacturing error of the resistor string section 401. It was difficult. Resistance string section 40
1 is caused by the fluctuation of the resistance value at the interconnection point of each of the resistance elements 402-1 to 402-n,
It occurs due to variations in resistance values of −1 to 402-n. Due to these fluctuations and variations, the ratio between the voltage dividing resistance value obtained by each of the resistance elements 402-1 to 402-n and the resistance value of the entire resistance string unit 401 becomes a value different from the design value. For this reason, conventionally, the output amplitude that matches the design value has been ensured by appropriately changing the layout of the integrated circuit.

【0005】しかしながら、かかるレイアウトの変更を
行うためは、集積回路のマスクを修正しなければならな
い。このため、従来のAD変換器には、設計値と精度良
く一致する出力振幅値を得ようとすると開発期間や開発
費用などが増加してしまうという課題があった。また、
D/A変換器では、アナログ出力の出力振幅を、後段の
回路の仕様に応じて変更しなければならない場合がある
が、この変更も、集積回路のレイアウト変更を伴うの
で、開発期間や開発費用などを増加させる原因となって
いた。
However, in order to make such a layout change, the mask of the integrated circuit must be corrected. For this reason, the conventional AD converter has a problem that the development period, the development cost, and the like increase when trying to obtain an output amplitude value that accurately matches the design value. Also,
In the D / A converter, the output amplitude of the analog output may need to be changed in accordance with the specifications of the circuit at the subsequent stage. However, this change also involves a change in the layout of the integrated circuit, so that the development period and development cost are increased. And so on.

【0006】なお、レイアウトの変更を伴わずに出力振
幅を適宜変更する方法として、抵抗ストリング部401
の高電位側の電圧端子および低電位側の電圧端子を集積
回路に設けて、必要な電位を抵抗ストリング部401に
直接供給する方法も、考えられる。しかし、この方法で
は、AD変換器の他に電圧供給用のシステムを設けなけ
ればならないので、回路全体としての小型化や低価格化
の妨げとなる。
[0006] As a method of appropriately changing the output amplitude without changing the layout, a resistor string 401 is used.
It is also conceivable to provide a voltage terminal on the high potential side and a voltage terminal on the low potential side in the integrated circuit and directly supply a necessary potential to the resistor string portion 401. However, in this method, a voltage supply system must be provided in addition to the AD converter, which hinders miniaturization and cost reduction of the entire circuit.

【0007】また、AD変換器の高電位側にのみ制御回
路を設ける技術が特開昭61−258533号で開示さ
れているが、この技術では、出力振幅の極大値を調整で
きるのみであるので振幅の範囲全体をシフトさせること
はできない。
A technique of providing a control circuit only on the high potential side of an AD converter is disclosed in Japanese Patent Application Laid-Open No. 61-258533. However, this technique can only adjust the maximum value of the output amplitude. It is not possible to shift the entire amplitude range.

【0008】本発明は、このような課題に鑑みてなされ
たものであり、外付のシステムを用いること無しに出力
振幅を自由に調整することができるD/A変換器を安価
に提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides an inexpensive D / A converter capable of freely adjusting the output amplitude without using an external system. With the goal.

【0009】[0009]

【課題を解決するための手段】本発明に係るD/A変換
器は、第1の基準電位と第2の基準電位との電位差をデ
ジタル信号に基づいて分圧することにより、デジタル信
号をアナログ電圧信号に変換する変換手段と、変換手段
に供給される第1の基準電位の値を制御する第1の制御
手段と、変換手段に供給される第2の基準電位の値を制
御する第2の制御手段とを備えた構成としてある。
A D / A converter according to the present invention divides a potential difference between a first reference potential and a second reference potential based on a digital signal to convert the digital signal into an analog voltage. Conversion means for converting the signal into a signal; first control means for controlling the value of the first reference potential supplied to the conversion means; and second control for controlling the value of the second reference potential supplied to the conversion means. And a control unit.

【0010】このような構成によれば、変換手段に供給
する第1の基準電位および第2の基準電位を、第1の制
御手段および第2の制御手段でそれぞれ変更することが
できるので、アナログ電圧信号の振幅を任意に調整する
ことが可能である。
According to such a configuration, the first reference potential and the second reference potential supplied to the conversion means can be changed by the first control means and the second control means, respectively. It is possible to arbitrarily adjust the amplitude of the voltage signal.

【0011】また、この発明のD/A変換器において、
好ましくは、変換手段が、複数の抵抗素子を直列に接続
してなる抵抗ストリング部と、この抵抗ストリング部を
構成する複数の抵抗素子の端部に、それぞれ一端が接続
された、複数のスイッチ手段からなる変換用スイッチ部
と、この変換用スイッチ部を構成する複数のスイッチ手
段の他端に接続された1個のアナログ出力部とを備える
ことが望ましい。
Further, in the D / A converter of the present invention,
Preferably, a plurality of switch means are provided, wherein the conversion means includes a resistor string portion formed by connecting a plurality of resistance elements in series, and one ends respectively connected to end portions of the plurality of resistance elements constituting the resistance string portion. And a single analog output unit connected to the other ends of the plurality of switch means constituting the conversion switch unit.

【0012】このような構成とすれば、抵抗ストリング
部に、所定の電位差が与えられる。そして、この電位差
が分圧されて、アナログ出力部から出力される。
With this configuration, a predetermined potential difference is applied to the resistor string portion. Then, this potential difference is divided and output from the analog output unit.

【0013】また、この発明のD/A変換機において、
好ましくは、第1の制御手段が、複数の抵抗素子を直列
に接続してなる第1の分圧抵抗部と、この第1の分圧抵
抗部を構成する複数の抵抗素子の端部にそれぞれの一端
が接続され、且つ、同一の電源にそれぞれの他端が接続
される、複数のスイッチ手段を有する第1の制御用スイ
ッチ部と、この第1の制御用スイッチ部に設けられたス
イッチのオン/オフを制御する第1の制御回路とを備え
ていることが望ましい。
Further, in the D / A converter of the present invention,
Preferably, the first control means includes a first voltage dividing resistor formed by connecting a plurality of resistive elements in series, and an end of each of the plurality of resistive elements constituting the first voltage dividing resistor. A first control switch unit having a plurality of switch means, one end of which is connected to the same power supply, and the other end of which is connected to the same power supply; and a switch provided in the first control switch unit. It is desirable to have a first control circuit for controlling on / off.

【0014】このように構成すれば、第1の制御回路に
より、第1の制御用スイッチ部の各スイッチのいずれか
がオンされる。これにより、この第1の制御用スイッチ
部の合成抵抗を任意に設定することができる。したがっ
て、この第1の制御用スイッチ部による電位降下量を任
意に設定することができる。そして、かかる電位降下量
の設定により、第1の分圧抵抗部の出力電位を調整する
ことが可能となる。
With this configuration, one of the switches of the first control switch section is turned on by the first control circuit. This makes it possible to arbitrarily set the combined resistance of the first control switch section. Therefore, the amount of potential drop by the first control switch unit can be arbitrarily set. The output potential of the first voltage-dividing resistor can be adjusted by setting the potential drop amount.

【0015】また、この発明の実施にあたり、第1の制
御用スイッチを構成する複数のスイッチ手段が、それぞ
れpチャネルトランジスタであると良い。
In practicing the present invention, it is preferable that each of the plurality of switch means constituting the first control switch is a p-channel transistor.

【0016】また、この発明の実施にあたり、第1の制
御用スイッチを構成する複数のスイッチ手段が、それぞ
れCMOSトランジスタであると良い。
In practicing the present invention, it is preferable that each of the plurality of switch means constituting the first control switch is a CMOS transistor.

【0017】また、この発明のD/A変換器において、
好ましくは、第2の制御手段が、複数の抵抗素子を直列
に接続してなる第2の分圧抵抗部と、この第2の分圧抵
抗部を構成する複数の抵抗素子の端部にそれぞれの一端
が接続され、且つ、それぞれの他端が接地される、複数
のスイッチ手段からなる第2の制御用スイッチ部と、こ
の第2の制御用スイッチ部に設けられたスイッチのオン
/オフを制御する第2の制御回路とを備えることが望ま
しい。
Further, in the D / A converter of the present invention,
Preferably, the second control means includes a second voltage dividing resistor formed by connecting a plurality of resistance elements in series, and an end of each of the plurality of resistance elements constituting the second voltage dividing resistor. And a second control switch unit comprising a plurality of switch means, one end of which is connected and the other end of which is grounded, and the on / off of a switch provided in the second control switch unit. It is desirable to have a second control circuit for controlling.

【0018】このように構成すれば、第2の制御回路に
より、第2の制御用スイッチ部の各スイッチのいずれか
がオンされる。これにより、この第2の制御用スイッチ
部の合成抵抗を任意に設定することができる。このた
め、この第2の制御用スイッチ部による電位降下量を任
意に設定できる。したがって、第2の分圧抵抗部の出力
電位を調整することが可能となる。
According to this structure, any one of the switches of the second control switch section is turned on by the second control circuit. This makes it possible to arbitrarily set the combined resistance of the second control switch section. Therefore, the amount of potential drop by the second control switch can be set arbitrarily. Therefore, it is possible to adjust the output potential of the second voltage dividing resistor.

【0019】また、この発明の実施にあたり、第2の制
御用スイッチを構成する前記複数のスイッチ手段が、そ
れぞれnチャネルトランジスタであると良い。
In practicing the present invention, each of the plurality of switch means constituting the second control switch is preferably an n-channel transistor.

【0020】また、この発明の実施にあたり、第2の制
御用スイッチを構成する複数のスイッチ手段が、それぞ
れCMOSトランジスタであると良い。
In practicing the present invention, the plurality of switch means constituting the second control switch are preferably CMOS transistors.

【0021】[0021]

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を用いて説明する。 [第1の実施の形態]まず、本発明の第1の実施形態に
ついて、ストリング型D/A変換器の場合を例に採り、
図1および図2を用いて説明する。図1は、本実施形態
に係るD/A変換器の構成を概略的に示す回路図であ
る。図1に示したD/A変換器100において、抵抗ス
トリング部101は、直列に接続れたn個の抵抗素子1
02−1〜102−nを備えている。スイッチ部103
は、n個のスイッチ104−1〜104−nを備えてい
る。これらのスイッチ104−1〜104−nの一端
は、それぞれ抵抗素子102−1〜102−nの一端に
接続されており、他端は、それぞれ1個のアナログ出力
部105に接続されている。各スイッチ104−1〜1
04−nのオン/オフは、デコーダ106の変換用スイ
ッチ制御信号によって制御される。デコーダ106は、
入力端子107から入力されたデジタル信号を変換用ス
イッチ制御信号に変換して、スイッチ部103の各スイ
ッチ104−1〜104−nに送る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] First, a first embodiment of the present invention will be described by taking a string type D / A converter as an example.
This will be described with reference to FIGS. FIG. 1 is a circuit diagram schematically showing the configuration of the D / A converter according to the present embodiment. In the D / A converter 100 shown in FIG. 1, the resistor string unit 101 includes n resistor elements 1 connected in series.
02-1 to 102-n. Switch section 103
Has n switches 104-1 to 104-n. One end of each of the switches 104-1 to 104-n is connected to one end of each of the resistance elements 102-1 to 102-n, and the other end is connected to one analog output unit 105. Each switch 104-1 to 1
04-n is controlled by a conversion switch control signal of the decoder 106. The decoder 106
The digital signal input from the input terminal 107 is converted into a switch control signal for conversion and sent to each of the switches 104-1 to 104-n of the switch unit 103.

【0022】高電位側制御スイッチ部108は、直列に
接続されたp個の抵抗素子109−1〜109−pと、
p+1個のスイッチ110−1〜110−(p+1) を有し
ている。各スイッチ110−1〜110−(p+1) は、抵
抗素子109−1〜109−pの端部に一端が接続さ
れ、電源111に他端が接続されている。各スイッチ1
10−1〜110−(p+1) のオン/オフは、高電位側ス
イッチ制御回路112の高電位側スイッチ制御信号によ
って制御される。
The high-potential side control switch unit 108 includes p resistance elements 109-1 to 109-p connected in series,
It has p + 1 switches 110-1 to 110- (p + 1). Each of the switches 110-1 to 110- (p + 1) has one end connected to an end of the resistance element 109-1 to 109-p, and the other end connected to the power supply 111. Each switch 1
ON / OFF of 10-1 to 110- (p + 1) is controlled by the high potential switch control signal of the high potential switch control circuit 112.

【0023】高電位側スイッチ制御回路112は、入力
端子113から入力した高電位制御信号に基づいて高電
位側スイッチ制御信号を生成し、高電位側制御スイッチ
部108の各スイッチ110−1〜110−(p+1) に送
る。高電位側分圧抵抗部114は、例えば1個の抵抗素
子を備えており、高電位側制御スイッチ部108が出力
した電位を分圧して、抵抗ストリング部101に供給す
る。
The high-potential-side switch control circuit 112 generates a high-potential-side switch control signal based on the high-potential-side control signal input from the input terminal 113, and switches the switches 110-1 to 110 of the high-potential-side control switch unit 108. Send to-(p + 1). The high-potential-side voltage dividing resistor unit 114 includes, for example, one resistor element, divides the potential output from the high-potential-side control switch unit 108, and supplies the divided voltage to the resistor string unit 101.

【0024】低電位側制御スイッチ部115は、直列に
接続されたq個の抵抗素子116−1〜116−qと、
q+1個のスイッチ117−1〜117−(q+1) を有し
ている。各スイッチ117−1〜117−(q+1) は、抵
抗素子116−1〜116−qの端部に一端が接続さ
れ、グランド118に他端が接続されている。各スイッ
チ117−1〜117−(q+1) のオン/オフは、低電位
側スイッチ制御回路119の低電位側スイッチ制御信号
によって制御される。
The low-potential-side control switch unit 115 includes q resistance elements 116-1 to 116-q connected in series,
It has q + 1 switches 117-1 to 117- (q + 1). One end of each of the switches 117-1 to 117-(q + 1) is connected to one end of each of the resistance elements 116-1 to 116 -q, and the other end is connected to the ground 118. ON / OFF of each of the switches 117-1 to 117- (q + 1) is controlled by a low-potential-side switch control signal of the low-potential-side switch control circuit 119.

【0025】低電位側スイッチ制御回路119は、入力
端子120から入力した低電位制御信号に基づいて低電
位側スイッチ制御信号を生成し、低電位側制御スイッチ
部115の各スイッチ117−1〜117−(q+1) に送
る。低電位側分圧抵抗部121は、例えば1個の抵抗素
子を備えており、低電位側制御スイッチ部115が出力
した電位を分圧して、抵抗ストリング部101に供給す
る。
The low-potential-side switch control circuit 119 generates a low-potential-side switch control signal based on the low-potential-side control signal input from the input terminal 120, and switches 117-1 to 117 of the low-potential-side control switch unit 115. Send to − (q + 1). The low-potential-side voltage dividing resistor section 121 includes, for example, one resistor element, divides the potential output from the low-potential-side control switch section 115, and supplies the divided voltage to the resistor string section 101.

【0026】図2において、(a)は高電位側制御スイ
ッチ部108に設けられたスイッチ110−1〜110
−(p+1) の構成例を示しており、(b)は低電位側制御
スイッチ部115に設けられたスイッチ117−1〜1
17−(q+1) の構成例を示している。図2(a)に示し
たように、高電位側のスイッチ110−1〜110−(p
+1)としては、それぞれ、pチャネルトランジスタ20
1を使用することができる。かかるpチャネルトランジ
スタ201は、ソースが電源111に接続され、ドレイ
ンが抵抗素子109−1〜109−pのいずれかに接続
され、ゲートから高電位側スイッチ制御信号を入力す
る。図2(b)に示したように、低電位側のスイッチ1
17−1〜117−(q+1)としては、それぞれ、nチャ
ネルトランジスタ202を使用することができる。かか
るnチャネルトランジスタ202は、ソースがグランド
118に接続され、ドレインが抵抗素子116−1〜1
16−qのいずれかに接続され、ゲートから低電位側ス
イッチ制御信号を入力する。
In FIG. 2, (a) shows switches 110-1 to 110 provided in the high potential side control switch unit 108.
3B illustrates a configuration example of − (p + 1), and FIG. 4B illustrates switches 117-1 to 117-1 provided in the low potential side control switch unit 115.
17- (q + 1) is shown. As shown in FIG. 2A, the switches 110-1 to 110- (p
+1) is the p-channel transistor 20
1 can be used. The p-channel transistor 201 has a source connected to the power supply 111, a drain connected to one of the resistance elements 109-1 to 109-p, and inputs a high-potential-side switch control signal from a gate. As shown in FIG. 2B, the switch 1 on the low potential side
As each of 17-1 to 117- (q + 1), an n-channel transistor 202 can be used. The n-channel transistor 202 has a source connected to the ground 118 and a drain connected to the resistance elements 116-1 to 116-1.
16-q, and receives a low-potential-side switch control signal from the gate.

【0027】次に、本実施形態に係るD/A変換器10
0の動作原理を説明する。抵抗ストリング部101の最
上段の抵抗素子104−1には、高電位側分圧抵抗部1
14により、所定の高電位(後述)が印加される。ま
た、この抵抗ストリング部101の最下段の抵抗素子1
04−nには、低電位側分圧抵抗部121により、所定
の低電位(後述)が印加される。かかる高電位および低
電位によって、抵抗ストリング部101に、所定の電位
差が与えられる。デコーダ106は、入力端子107か
ら入力したデジタル信号に基づいて、変換用スイッチ制
御信号を生成する。そして、この変換用スイッチ制御信
号により、スイッチ104−1〜104−nのいずれか
がオンされる。これにより、抵抗ストリング部101に
供給された電位差が分圧されて、アナログ出力部105
から出力される。
Next, the D / A converter 10 according to the present embodiment
The operation principle of 0 will be described. The uppermost resistive element 104-1 of the resistor string section 101 includes the high-potential-side voltage dividing resistor section 1
14, a predetermined high potential (described later) is applied. The lowermost resistance element 1 of the resistance string section 101
A predetermined low potential (to be described later) is applied to 04-n by the low-potential-side voltage dividing resistor unit 121. By the high potential and the low potential, a predetermined potential difference is given to the resistor string portion 101. The decoder 106 generates a conversion switch control signal based on the digital signal input from the input terminal 107. Then, one of the switches 104-1 to 104-n is turned on by the conversion switch control signal. As a result, the potential difference supplied to the resistor string unit 101 is divided, and the analog output unit 105
Output from

【0028】ここで、高電位側分圧抵抗部114の出力
電位(高電位)は、以下のようにして設定される。ま
ず、高電位側スイッチ制御回路112が、入力端子11
3から入力した高電位制御信号に基づいて、高電位側ス
イッチ制御信号を生成する。この高電位側スイッチ制御
信号によって、高電位側制御スイッチ部108の各スイ
ッチ110−1〜110−(p+1) のいずれかがオンされ
る。これにより、この高電位側制御スイッチ部108の
合成抵抗を任意に設定することができ、したがって、こ
の高電位側制御スイッチ部108による電位降下量を任
意に設定することができる。そして、かかる電位降下量
の設定により、高電位側分圧抵抗部114の出力電位を
調整することが可能となる。
Here, the output potential (high potential) of the high potential side voltage dividing resistor 114 is set as follows. First, the high potential side switch control circuit 112
A high-potential-side switch control signal is generated based on the high-potential control signal input from the third switch. Any one of the switches 110-1 to 110- (p + 1) of the high-potential-side control switch unit 108 is turned on by the high-potential-side switch control signal. As a result, the combined resistance of the high-potential-side control switch unit 108 can be set arbitrarily, and therefore, the amount of potential drop by the high-potential-side control switch unit 108 can be set arbitrarily. By setting the amount of the potential drop, the output potential of the high-potential-side voltage dividing resistor 114 can be adjusted.

【0029】また、低電位側分圧抵抗部121の出力電
位(低電位)は、以下のようにして設定することができ
る。まず、低電位側スイッチ制御回路119が、入力端
子120から入力した低電位制御信号に基づいて、低電
位側スイッチ制御信号を生成する。この低電位側スイッ
チ制御信号によって、低電位側制御スイッチ部115の
各スイッチ117−1〜117−(q+1) のいずれかがオ
ンされる。これにより、この低電位側制御スイッチ部1
08の合成抵抗を任意に設定することができるので、こ
の低電位側制御スイッチ部108による電位降下量を任
意に設定でき、したがって、低電位側分圧抵抗部121
の出力電位を調整することが可能となる。
The output potential (low potential) of the low-potential-side voltage dividing resistor section 121 can be set as follows. First, the low-potential-side switch control circuit 119 generates a low-potential-side switch control signal based on the low-potential control signal input from the input terminal 120. Any one of the switches 117-1 to 117- (q + 1) of the low-potential-side control switch unit 115 is turned on by the low-potential-side switch control signal. Thereby, the low potential side control switch unit 1
08 can be arbitrarily set, and the amount of potential drop by the low-potential-side control switch unit 108 can be arbitrarily set.
Can be adjusted.

【0030】このように、本実施形態に係るD/A変換
器100によれば、簡単な回路を追加するだけで、抵抗
ストリング部101に供給される高電位および低電位を
それぞれ調整することが可能である。このため、集積回
路の製造誤差等によってアナログ出力信号の振幅(振幅
値、極大値および極小値)に誤差が生じても、高電位制
御信号および低電位制御信号を用いて高電位および低電
位を再設定することによって、この振幅の調整(振幅の
大きさの調整および振幅全体のシフト)を任意に行うこ
とができる。したがって、本実施形態によれば、レイア
ウトの変更を伴わずに、アナログ出力信号の振幅を設計
値と精度良く一致させることができる。
As described above, according to the D / A converter 100 according to the present embodiment, it is possible to adjust the high potential and the low potential supplied to the resistor string unit 101 by simply adding a simple circuit. It is possible. For this reason, even if an error occurs in the amplitude (amplitude value, local maximum value, and local minimum value) of the analog output signal due to a manufacturing error of the integrated circuit, etc., the high potential and the low potential are changed using the high potential control signal and the low potential control signal. By resetting, it is possible to arbitrarily adjust the amplitude (adjust the amplitude and shift the entire amplitude). Therefore, according to the present embodiment, the amplitude of the analog output signal can be accurately matched with the design value without changing the layout.

【0031】また、仕様変更のためにアナログ出力信号
の振幅を変更したい場合も、高電位制御信号および低電
位制御信号を用いて、高電位および低電位を再設定する
だけでよい。
When it is desired to change the amplitude of the analog output signal to change the specification, it is only necessary to reset the high potential and the low potential using the high potential control signal and the low potential control signal.

【0032】さらに、高電位制御信号および低電位制御
信号を高電位側スイッチ制御回路112および低電位側
スイッチ制御回路119に記憶させることとすれば、ア
ナログ出力信号の振幅を変更したい場合にのみ高電位制
御信号および低電位制御信号を入力すればよいので、実
装時に外付のシステムを設ける必要が無い。したがっ
て、本実施形態は、回路の小型化や低価格化を図る上で
有効である。
Further, if the high-potential control signal and the low-potential control signal are stored in the high-potential side switch control circuit 112 and the low-potential side switch control circuit 119, the high potential control signal and the low potential side control signal can be stored only when the amplitude of the analog output signal is to be changed. Since the potential control signal and the low potential control signal may be input, there is no need to provide an external system at the time of mounting. Therefore, this embodiment is effective in reducing the size and cost of the circuit.

【0033】[第2の実施の形態]次に、本発明の第1
の実施形態について、ストリング型D/A変換器の場合
を例にとり、図3を用いて説明する。本実施形態は、高
電位側制御スイッチ部108に設けられたスイッチ11
0−1〜110−(p+1) の構成と、低電位側制御スイッ
チ部115に設けられたスイッチ117−1〜117−
(q+1) の構成が、上述の第1の実施形態と異なる。図3
は、これらのスイッチ110−1〜110−(p+1) ,1
17−1〜117−(q+1) の構成例を示す回路図であ
る。図3に示したように、本実施形態では、これらのス
イッチを、pチャネルトランジスタ301とnチャネル
トランジスタ302とからなるCMOSトランジスタで
構成している。
[Second Embodiment] Next, the first embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. 3 taking a case of a string type D / A converter as an example. In the present embodiment, the switch 11 provided in the high-potential-side control switch unit 108 is used.
0-1 to 110- (p + 1) and the switches 117-1 to 117- provided in the low-potential-side control switch unit 115.
The configuration of (q + 1) is different from that of the first embodiment. FIG.
Are the switches 110-1 to 110- (p + 1), 1
It is a circuit diagram which shows the example of a structure of 17-1-117- (q + 1). As shown in FIG. 3, in the present embodiment, these switches are configured by CMOS transistors including a p-channel transistor 301 and an n-channel transistor 302.

【0034】ここで、このスイッチを高電位側のスイッ
チ110−1〜110−(p+1) として使用する場合に
は、pチャネルトランジスタ301のソースおよびnチ
ャネルトランジスタ302のドレインを電源111に接
続し、pチャネルトランジスタ301のドレインおよび
nチャネルトランジスタ302のソースを抵抗素子10
9−1〜109−pに接続すればよい。また、各トラン
ジスタ301,302のゲートには、高電位側スイッチ
制御信号が供給される。
When this switch is used as the high-potential side switches 110-1 to 110- (p + 1), the source of the p-channel transistor 301 and the drain of the n-channel transistor 302 are connected to the power supply 111. Then, the drain of p-channel transistor 301 and the source of n-channel transistor 302 are connected to resistance element 10.
What is necessary is just to connect to 9-1 to 109-p. The gates of the transistors 301 and 302 are supplied with a high-potential-side switch control signal.

【0035】一方、このスイッチを低電位側のスイッチ
117−1〜117−(q+1) として使用する場合には、
pチャネルトランジスタ301のドレインおよびnチャ
ネルトランジスタ302のソースをグランド118に接
続し、pチャネルトランジスタ301のソースおよびn
チャネルトランジスタ302のドレインを116−1〜
116−qに接続すればよい。また、各トランジスタ3
01,302のゲートには、低電位側スイッチ制御信号
が供給される。
On the other hand, when this switch is used as the switches 117-1 to 117- (q + 1) on the low potential side,
The drain of p-channel transistor 301 and the source of n-channel transistor 302 are connected to ground 118, and the source of p-channel transistor 301 and n
The drain of the channel transistor 302 is
116-q. In addition, each transistor 3
The low potential side switch control signal is supplied to the gates of 01 and 302.

【0036】上述の第1の実施形態のように、高電位側
のスイッチ110−1〜110−(p+1)をpチャネルト
ランジスタのみで構成した場合には、高電位側の設定電
位が非常に低い場合に、オン抵抗を十分に低くするため
には、かかるpチャネルトランジスタのチャネル幅を大
きくしなければならない。したがって、集積回路の面積
が増加してしまう。
When the switches 110-1 to 110- (p + 1) on the high potential side are composed of only p-channel transistors as in the first embodiment described above, the set potential on the high potential side becomes very low. In order to reduce the on-resistance sufficiently, the channel width of such a p-channel transistor must be increased. Therefore, the area of the integrated circuit increases.

【0037】これに対して、本実施形態では、CMOS
トランジスタを使用しているので、pチャネルトランジ
スタ301がオンしきれない場合でも、nチャネルトラ
ンジスタ302でオン抵抗を補償して、高電位側の設定
電位を低く設定することができる。すなわち、スイッチ
110−1〜110−(p+1)をCMOS化することによ
り、トランジスタのチャネル幅を大きくする必要がない
ので、集積回路の小面積化を図ることができる。
On the other hand, in the present embodiment, the CMOS
Since a transistor is used, even when the p-channel transistor 301 cannot be fully turned on, the on-resistance can be compensated for by the n-channel transistor 302 and the set potential on the high potential side can be set low. That is, by making the switches 110-1 to 110- (p + 1) CMOS, it is not necessary to increase the channel width of the transistor, so that the area of the integrated circuit can be reduced.

【0038】また、低電位側のスイッチ117−1〜1
17−(q+1) をCMOSトランジスタで構成することに
より、低電位側の設定電位が非常に高いためにnチャネ
ルトランジスタ302がオンしきれない場合でも、pチ
ャネルトランジスタ301で補償することができる。す
なわち、スイッチ117−1〜117−(q+1) をCMO
S化することによっても、集積回路の小面積化を図るこ
とができる。なお、本実施形態でも、上述の第1の実施
形態と同様の効果を得ることができることは、明らかで
ある。
The switches 117-1 to 117-1 on the low potential side
By constructing 17- (q + 1) with CMOS transistors, the p-channel transistor 301 can compensate even if the n-channel transistor 302 cannot be turned on due to the extremely high set potential on the low potential side. . That is, the switches 117-1 to 117- (q + 1) are set to the CMO
The S area can also reduce the area of the integrated circuit. It is clear that the present embodiment can also obtain the same effects as those of the first embodiment.

【0039】[0039]

【発明の効果】以上詳細に説明したように、本発明によ
れば、アナログ電圧信号の出力振幅を自由に調整するこ
とができるD/A変換器を、安価に提供することができ
る。
As described in detail above, according to the present invention, a D / A converter capable of freely adjusting the output amplitude of an analog voltage signal can be provided at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態に係るD/A変換器の構成を
示す回路図である。
FIG. 1 is a circuit diagram illustrating a configuration of a D / A converter according to a first embodiment.

【図2】(a)、(b)ともに、図1に示したD/A変
換器で使用するスイッチの具体的構成の一例を示す回路
図である。
FIGS. 2A and 2B are circuit diagrams each showing an example of a specific configuration of a switch used in the D / A converter shown in FIG. 1;

【図3】第2の実施の形態に係るD/A変換器で使用す
るスイッチの具体的構成の一例を示す回路図である。
FIG. 3 is a circuit diagram showing an example of a specific configuration of a switch used in a D / A converter according to a second embodiment.

【図4】従来のD/A変換器の構成例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a configuration example of a conventional D / A converter.

【符号の説明】[Explanation of symbols]

100 D/A変換器 101 抵抗ストリング部 102−1〜102−n 抵抗素子 103 スイッチ部 104−1〜104−n スイッチ 105 アナログ出力部 106 デコーダ 107 デコーダ 108 高電位側制御スイッチ部 109−1〜109−p,116−1〜116−q 抵
抗素子 110−1〜110−(p+1) ,117−1〜117−(q
+1) スイッチ 111 電源 112 高電位側スイッチ制御回路 113,120 入力端子 114 高電位側分圧抵抗部 115 低電位側制御スイッチ部 118 グランド 119 低電位側スイッチ制御回路 121 低電位側分圧抵抗部
Reference Signs List 100 D / A converter 101 Resistance string section 102-1 to 102-n Resistance element 103 Switch section 104-1 to 104-n switch 105 Analog output section 106 Decoder 107 Decoder 108 High-potential side control switch section 109-1 to 109 −p, 116-1 to 116-q Resistance elements 110-1 to 110- (p + 1), 117-1 to 117- (q
+1) switch 111 power supply 112 high-potential-side switch control circuit 113, 120 input terminal 114 high-potential-side voltage dividing resistor 115 low-potential-side control switch 118 ground 119 low-potential-side switch control circuit 121 low-potential-side voltage dividing resistor

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1の基準電位と第2の基準電位との電
位差をデジタル信号に基づいて分圧することにより、前
記デジタル信号をアナログ電圧信号に変換する変換手段
と、 この変換手段に供給される前記第1の基準電位の値を制
御する第1の制御手段と、 前記変換手段に供給される前記第2の基準電位の値を制
御する第2の制御手段と、 を備えたことを特徴とするD/A変換器。
A converter for converting the potential difference between the first reference potential and the second reference potential based on a digital signal to convert the digital signal into an analog voltage signal; A first control means for controlling a value of the first reference potential, and a second control means for controlling a value of the second reference potential supplied to the conversion means. D / A converter.
【請求項2】 前記変換手段が、 複数の抵抗素子を直列に接続してなる抵抗ストリング部
と、 この抵抗ストリング部を構成する前記複数の抵抗素子の
端部に、それぞれ一端が接続された、複数のスイッチ手
段からなる変換用スイッチ部と、 この変換用スイッチ部を構成する前記複数のスイッチ手
段の他端に接続された1個のアナログ出力部と、 を備えたことを特徴とする請求項1記載のD/A変換
器。
2. The method according to claim 1, wherein the converting means includes: a resistor string portion formed by connecting a plurality of resistance elements in series; and one end connected to an end of each of the plurality of resistance elements constituting the resistance string portion. A conversion switch unit comprising a plurality of switch units, and one analog output unit connected to the other ends of the plurality of switch units constituting the conversion switch unit. 2. The D / A converter according to 1.
【請求項3】 前記第1の制御手段が、 複数の抵抗素子を直列に接続してなる第1の分圧抵抗部
と、 この第1の分圧抵抗部を構成する前記複数の抵抗素子の
端部にそれぞれの一端が接続され、且つ、同一の電源に
それぞれの他端が接続される、複数のスイッチ手段を有
する第1の制御用スイッチ部と、 この第1の制御用スイッチ部に設けられた前記スイッチ
のオン/オフを制御する第1の制御回路と、 を備えたことを特徴とする請求項1または2記載のD/
A変換器。
3. The first control means includes: a first voltage-dividing resistor section formed by connecting a plurality of resistance elements in series; and a first voltage-dividing resistor section comprising a plurality of resistance elements constituting the first voltage-dividing resistor section. A first control switch unit having a plurality of switch means, one end of which is connected to one end and the other end of which is connected to the same power supply; and a first control switch unit. And a first control circuit for controlling the on / off of the switch.
A converter.
【請求項4】 前記第1の制御用スイッチを構成する前
記複数のスイッチ手段が、 それぞれpチャネルトランジスタであることを特徴とす
る請求項3記載のD/A変換器。
4. The D / A converter according to claim 3, wherein each of said plurality of switch means constituting said first control switch is a p-channel transistor.
【請求項5】 前記第1の制御用スイッチを構成する前
記複数のスイッチ手段が、 それぞれCMOSトランジスタであることを特徴とする
請求項3記載のD/A変換器。
5. The D / A converter according to claim 3, wherein each of said plurality of switch means constituting said first control switch is a CMOS transistor.
【請求項6】 前記第2の制御手段が、 複数の抵抗素子を直列に接続してなる第2の分圧抵抗部
と、 この第2の分圧抵抗部を構成する前記複数の抵抗素子の
端部にそれぞれの一端が接続され、且つ、それぞれの他
端が接地される、複数のスイッチ手段からなる第2の制
御用スイッチ部と、 この第2の制御用スイッチ部に設けられた前記スイッチ
のオン/オフを制御する第2の制御回路と、 を備えたことを特徴とする請求項1〜5のいずれかに記
載のD/A変換器。
6. The second control means includes: a second voltage-dividing resistor section in which a plurality of resistance elements are connected in series; and a second voltage-dividing resistor section comprising a plurality of resistance elements constituting the second voltage-dividing resistor section. A second control switch unit including a plurality of switch means, one end of which is connected to one end and the other end of which is grounded; and the switch provided in the second control switch unit The D / A converter according to any one of claims 1 to 5, further comprising: a second control circuit that controls on / off of the D / A converter.
【請求項7】 前記第2の制御用スイッチを構成する前
記複数のスイッチ手段が、 それぞれnチャネルトランジスタであることを特徴とす
る請求項6に記載のD/A変換器。
7. The D / A converter according to claim 6, wherein each of said plurality of switch means constituting said second control switch is an n-channel transistor.
【請求項8】 前記第2の制御用スイッチを構成する前
記複数のスイッチ手段が、 それぞれCMOSトランジスタであることを特徴とする
請求項6に記載のD/A変換器。
8. The D / A converter according to claim 6, wherein each of said plurality of switch means constituting said second control switch is a CMOS transistor.
JP10244090A 1998-08-28 1998-08-28 D/a converter Pending JP2000078014A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10244090A JP2000078014A (en) 1998-08-28 1998-08-28 D/a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10244090A JP2000078014A (en) 1998-08-28 1998-08-28 D/a converter

Publications (1)

Publication Number Publication Date
JP2000078014A true JP2000078014A (en) 2000-03-14

Family

ID=17113603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10244090A Pending JP2000078014A (en) 1998-08-28 1998-08-28 D/a converter

Country Status (1)

Country Link
JP (1) JP2000078014A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019030001A (en) * 2017-08-03 2019-02-21 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Multiple-string, multiple-output digital-to-analog converter
WO2019098239A1 (en) * 2017-11-14 2019-05-23 パナソニックIpマネジメント株式会社 Digital/analog converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019030001A (en) * 2017-08-03 2019-02-21 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー Multiple-string, multiple-output digital-to-analog converter
CN109391271A (en) * 2017-08-03 2019-02-26 亚德诺半导体无限责任公司 More string multi output digital analog converters
WO2019098239A1 (en) * 2017-11-14 2019-05-23 パナソニックIpマネジメント株式会社 Digital/analog converter
JPWO2019098239A1 (en) * 2017-11-14 2020-11-19 パナソニックIpマネジメント株式会社 Digital / analog converter
US11050434B2 (en) 2017-11-14 2021-06-29 Panasonic Intellectual Property Management Co., Ltd. Digital-to-analog converter

Similar Documents

Publication Publication Date Title
TWI446139B (en) Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias
JP3154927B2 (en) Digital-to-analog conversion circuit
US7990300B2 (en) D/A conversion circuit
US6741195B1 (en) Low glitch current steering digital to analog converter and method
US5742195A (en) Semiconductor integrated circuit with MOS Transistors compensated of characteristic and performance deviations and deviation compensation system therein
JP2002544701A (en) Method and apparatus for switching a low voltage CMOS switch in a high voltage digital to analog converter
EP1184989A3 (en) DA converter
JPH07202704A (en) D/a converter circuit
US20070194847A1 (en) Operational amplifier
JP2000078014A (en) D/a converter
US6278322B1 (en) Transconductance amplifier and automatic gain control device using it
JPH08307167A (en) Voltage comparator requiring no compensating offset voltage
US7277036B2 (en) Digital-to-analog converting circuit
JP4709926B2 (en) Rail-to-rail flash
JP3907640B2 (en) Overcurrent protection circuit
US7327193B2 (en) Method for setting an amplifier, and corresponding amplifier circuit
JP2006109059A (en) Electronic circuit
JPH10112654A (en) Current segment system d/a converter
JPH04137916A (en) Digital/analog conversion circuit
JPH06260884A (en) Semiconductor integrated circuit
US20030006830A1 (en) MOSFET resistant control circuit and time constant control circuit used therewith
JP2754637B2 (en) Output buffer circuit
JP2001085953A (en) Bias current controlled amplifier circuit
JPH0520881A (en) Semiconductor output circuit
JPH0918303A (en) Integrated circuit device provided with delay circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees