JP2000059366A - 拡張可能にスケジュ―ルされたセルスイッチ及びスイッチする方法 - Google Patents
拡張可能にスケジュ―ルされたセルスイッチ及びスイッチする方法Info
- Publication number
- JP2000059366A JP2000059366A JP21736699A JP21736699A JP2000059366A JP 2000059366 A JP2000059366 A JP 2000059366A JP 21736699 A JP21736699 A JP 21736699A JP 21736699 A JP21736699 A JP 21736699A JP 2000059366 A JP2000059366 A JP 2000059366A
- Authority
- JP
- Japan
- Prior art keywords
- port mechanism
- input port
- session
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000007246 mechanism Effects 0.000 claims abstract description 210
- 238000004891 communication Methods 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 17
- 230000015654 memory Effects 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 240000003537 Ficus benghalensis Species 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229940064452 artec Drugs 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000013001 matrix buffer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000019992 sake Nutrition 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 拡張可能にスケジュールされたセルスイッチ
及びスイッチする方法。 【解決方法】 スイッチの第一入力ポートメカニズムで
セルを持つ第一セッションを受け取る段階、第一入力キ
ューに第一セッションを蓄積する段階、第二入力ポート
メカニズムで第二セッションを受け取る段階、第二入力
キューに第二セッションを蓄積する段階、第一保証セッ
ションレートで第一セッションにサーバからサービスを
提供する段階、第一出力キューメカニズムの第一出力キ
ューへ第一セッションのセルを伝送する段階、第一出力
キューとネットワークに接続された第一出力カードを用
いて、スイッチからネットワークへ第一セッションのセ
ルを送り出す段階、第二保証セッションレートで第二セ
ッションにサーバからサービスを提供する段階、第一出
力キューへ第二セッションのセルを伝送する段階スイッ
チの第二セッションのセルをネットワークへ送る段階が
ある。
及びスイッチする方法。 【解決方法】 スイッチの第一入力ポートメカニズムで
セルを持つ第一セッションを受け取る段階、第一入力キ
ューに第一セッションを蓄積する段階、第二入力ポート
メカニズムで第二セッションを受け取る段階、第二入力
キューに第二セッションを蓄積する段階、第一保証セッ
ションレートで第一セッションにサーバからサービスを
提供する段階、第一出力キューメカニズムの第一出力キ
ューへ第一セッションのセルを伝送する段階、第一出力
キューとネットワークに接続された第一出力カードを用
いて、スイッチからネットワークへ第一セッションのセ
ルを送り出す段階、第二保証セッションレートで第二セ
ッションにサーバからサービスを提供する段階、第一出
力キューへ第二セッションのセルを伝送する段階スイッ
チの第二セッションのセルをネットワークへ送る段階が
ある。
Description
【０００１】
【発明の分野】本発明は、スケジューラに関係するもの
である。特に、本発明は、分布した形式(in a distribu
ted fasion)の、多数の出力のためのスケジューラの構
築に関係する。
である。特に、本発明は、分布した形式(in a distribu
ted fasion)の、多数の出力のためのスケジューラの構
築に関係する。
【０００２】
【本発明の技術的背景】ATMは現在、将来的に統合され
たサービスのネットワークの、背景となる技術であると
目されている。これらのネットワーク内に於いては、個
々のフロー(VCs)は、ネットワークを通じて、一定の保
障サービス通信レートを受け取ることが可能であること
が望ましい。技術の進歩に伴い、出力バッファスイッチ
によってこの事は可能となったが、同時に、これらは拡
張不能であることも知られている。統合サービスネット
ワークが、経済的に効率的になるためには、これらのサ
ービスは、安価で大規模なスイッチの提供を必要とす
る。本発明は、拡張可能なスイッチに、保証帯域容量を
与えるための、効果的な方法を提供する。
たサービスのネットワークの、背景となる技術であると
目されている。これらのネットワーク内に於いては、個
々のフロー(VCs)は、ネットワークを通じて、一定の保
障サービス通信レートを受け取ることが可能であること
が望ましい。技術の進歩に伴い、出力バッファスイッチ
によってこの事は可能となったが、同時に、これらは拡
張不能であることも知られている。統合サービスネット
ワークが、経済的に効率的になるためには、これらのサ
ービスは、安価で大規模なスイッチの提供を必要とす
る。本発明は、拡張可能なスイッチに、保証帯域容量を
与えるための、効果的な方法を提供する。
【０００３】今日、ATMスイッチは、ブロッキングを行
わないデバイスの製造は簡単であるために、主に出力バ
ッファ又は共通メモリを基としたシステムとして製造さ
れている。大規模（１０Gbps）のATMスイッチは、主に
複合セル方式(layered set)の出力バッファを用いて製
造されており、それは、一つには、デバイスの通信レー
トの総計にあたるトラフィックを許容し、また、遅い通
信レートを許容し、そして、この二次メモリのコントロ
ーラーが処理する一連のポート間で、帯域容量を分割し
ようとする、といった理由による。
わないデバイスの製造は簡単であるために、主に出力バ
ッファ又は共通メモリを基としたシステムとして製造さ
れている。大規模（１０Gbps）のATMスイッチは、主に
複合セル方式(layered set)の出力バッファを用いて製
造されており、それは、一つには、デバイスの通信レー
トの総計にあたるトラフィックを許容し、また、遅い通
信レートを許容し、そして、この二次メモリのコントロ
ーラーが処理する一連のポート間で、帯域容量を分割し
ようとする、といった理由による。
【０００４】これらのポートに使用される帯域容量は、
コンテンションを起こす可能性の高いリソースであるた
め、一つのポートに対して複数の接続が為される場合に
は、前述したスケジューラが使用される。これらのスケ
ジューラは、一般に二次メモリの上に配置されている。
これら二次メモリ上のスケジューラは、それが処理して
いるポートからの出力トラフィックに対してサービスの
保障を与える為に機能する。これらのサービスの保障
は、出力フロー間のコンテンションが発生する主な地点
は二次メモリである、という仮説を大前提としている。
実際には、システムの帯域容量のほんの一部分が、二次
バッファポイントに供給されるのみである。この問題、
及び、複数のポートは、一般にこれらのユニットと共通
して連結しているという事実が、よって、これらは、マ
ルチプレキサー/デマルチプレキサーとしてしばしば文
献に表記される。
コンテンションを起こす可能性の高いリソースであるた
め、一つのポートに対して複数の接続が為される場合に
は、前述したスケジューラが使用される。これらのスケ
ジューラは、一般に二次メモリの上に配置されている。
これら二次メモリ上のスケジューラは、それが処理して
いるポートからの出力トラフィックに対してサービスの
保障を与える為に機能する。これらのサービスの保障
は、出力フロー間のコンテンションが発生する主な地点
は二次メモリである、という仮説を大前提としている。
実際には、システムの帯域容量のほんの一部分が、二次
バッファポイントに供給されるのみである。この問題、
及び、複数のポートは、一般にこれらのユニットと共通
して連結しているという事実が、よって、これらは、マ
ルチプレキサー/デマルチプレキサーとしてしばしば文
献に表記される。
【０００５】構築されるシステムの規模が拡大するにつ
れて、一つのマルチプレキサーに割り振ることのでき
る、システム全体の帯域容量の割り当ては漸近線的に減
少し、それらのモデルの正確性を損なうことになる。AB
Rのようなフィードバックフローコントロールが、不正
確なシステム全般の情報に基づいて、そのように大規模
なデバイスのマルチプレキサー中で実行された場合、シ
ステムが慢性的な不安定状態に陥ることは、容易に予想
される。
れて、一つのマルチプレキサーに割り振ることのでき
る、システム全体の帯域容量の割り当ては漸近線的に減
少し、それらのモデルの正確性を損なうことになる。AB
Rのようなフィードバックフローコントロールが、不正
確なシステム全般の情報に基づいて、そのように大規模
なデバイスのマルチプレキサー中で実行された場合、シ
ステムが慢性的な不安定状態に陥ることは、容易に予想
される。
【０００６】設備を持つユーザーにとって、動作の安定
性は重要であるが、部品の製造コストは、スイッチの開
発企業にもっとも気に掛かる物である（デバイスの価格
が決まっているときに、コストを下げると、利益率は上
昇する）。物理的な空間、電源、冷却装置及び、出力バ
ッファスイッチのコストは、Ｎ2の問題としてよく知ら
れている。すなわち、ポートの数が増えると、Ｎ個のポ
ートへの入力帯域の総容量は、Ｎ個の出力の各々につい
てバッファができなければならない。メモリ技術のコス
ト／パフォーマンスは、階段関数(step function)とし
て存在する。つまり、望ましい帯域容量の大きさを得る
ためには、コストは相対的に一定のままであるか、ある
地点毎に大きく跳ね上がる形の、ある地点間でのレート
に従って上昇するか、である。しかし、使用幅が増大
し、地点当たりに要求される帯域容量幅を減少させるな
らば、大型化されて使用されるかもしれないそのシステ
ムは、もはや内部にアクセスするパイプラインたり得な
くなる。限界状況では、メモリ内の一つのアドレスに、
一つのセルを蓄積することができる（５３バイト＋オー
バーヘッドの大きさのメモリ）。非常な高速は、ＳＲＡ
Ｍでのみ、要求されるアクセスのスピードを維持するこ
とができる。所定サイズのメモリを実行するには、ＤＲ
ＡＭに比べて、ＳＲＡＭデバイスはより多くのトランジ
スタを必要とするので、この事が、これらのデバイスの
為の部品のコストを押し上げている。これらのＳＲＡＭ
に必要な基板の面積、電源、及び冷却装置（これらはＮ
2に従って増大する）が、出力バッファスイッチの拡張
性を制限することが知られている。
性は重要であるが、部品の製造コストは、スイッチの開
発企業にもっとも気に掛かる物である（デバイスの価格
が決まっているときに、コストを下げると、利益率は上
昇する）。物理的な空間、電源、冷却装置及び、出力バ
ッファスイッチのコストは、Ｎ2の問題としてよく知ら
れている。すなわち、ポートの数が増えると、Ｎ個のポ
ートへの入力帯域の総容量は、Ｎ個の出力の各々につい
てバッファができなければならない。メモリ技術のコス
ト／パフォーマンスは、階段関数(step function)とし
て存在する。つまり、望ましい帯域容量の大きさを得る
ためには、コストは相対的に一定のままであるか、ある
地点毎に大きく跳ね上がる形の、ある地点間でのレート
に従って上昇するか、である。しかし、使用幅が増大
し、地点当たりに要求される帯域容量幅を減少させるな
らば、大型化されて使用されるかもしれないそのシステ
ムは、もはや内部にアクセスするパイプラインたり得な
くなる。限界状況では、メモリ内の一つのアドレスに、
一つのセルを蓄積することができる（５３バイト＋オー
バーヘッドの大きさのメモリ）。非常な高速は、ＳＲＡ
Ｍでのみ、要求されるアクセスのスピードを維持するこ
とができる。所定サイズのメモリを実行するには、ＤＲ
ＡＭに比べて、ＳＲＡＭデバイスはより多くのトランジ
スタを必要とするので、この事が、これらのデバイスの
為の部品のコストを押し上げている。これらのＳＲＡＭ
に必要な基板の面積、電源、及び冷却装置（これらはＮ
2に従って増大する）が、出力バッファスイッチの拡張
性を制限することが知られている。
【０００７】接続性のみが要求されているシステムで
は、バンヤン(banyan)やバッチャーバンヤン(batcher b
anyan)のような回路スイッチングのために、多くの学術
的な解決方法が元々設計された構造物を中心として、そ
の周りに設けられた。そして、前記した学術的な解決方
法を含んだ、フィードバックを基本とするネットワーク
すら、構成要素にしている。これらのスイッチはしばし
ば、トラフィックの配分が均一であり、ネットワークの
負荷が軽いという、極めて楽観的な状況を想定してつく
られている。現実のデータネットワークは、ファイルシ
ステムのためのサーバ、ウェブページサーバ、更に、追
加的なサービスのサーバを含んでいる。これらの機能
は、それ自体の上に価値のある(valuable)リソースを提
供しており、結果として、出力の配分が不均等となる原
因となっている。全地球的なインターネットは、一連の
コアプロトコルと、真っ先にTCP/IPを利用しており、し
ばしばペアで用いられる。端末システムにおけるTCPス
タックは、トラフィックをネットワーク中に維持するよ
うに働き、従って、帯域幅が使用可能となったときはい
つでも、要求によってそれは使用される。
は、バンヤン(banyan)やバッチャーバンヤン(batcher b
anyan)のような回路スイッチングのために、多くの学術
的な解決方法が元々設計された構造物を中心として、そ
の周りに設けられた。そして、前記した学術的な解決方
法を含んだ、フィードバックを基本とするネットワーク
すら、構成要素にしている。これらのスイッチはしばし
ば、トラフィックの配分が均一であり、ネットワークの
負荷が軽いという、極めて楽観的な状況を想定してつく
られている。現実のデータネットワークは、ファイルシ
ステムのためのサーバ、ウェブページサーバ、更に、追
加的なサービスのサーバを含んでいる。これらの機能
は、それ自体の上に価値のある(valuable)リソースを提
供しており、結果として、出力の配分が不均等となる原
因となっている。全地球的なインターネットは、一連の
コアプロトコルと、真っ先にTCP/IPを利用しており、し
ばしばペアで用いられる。端末システムにおけるTCPス
タックは、トラフィックをネットワーク中に維持するよ
うに働き、従って、帯域幅が使用可能となったときはい
つでも、要求によってそれは使用される。
【０００８】回線スイッチング構造を基本にしているの
で、その重要な点は、ブロッキング(blocking)の発生
（セルがシステム中で出力リンクのために整列される時
に、出力リンクがアイドルとなる）頻度である。しかし
ながら、設計者達の用いる楽観的な観測によっても、統
計結果はしばしば、意識に値するだけのブロッキングの
発生頻度を示している（それは、出力バッファされたス
イッチの場合にはゼロである）。これらのスイッチはま
た、その性質上、集中している、すなわち、スイッチの
コア全体は、単一のチップ上、あるいは、基板の上で相
互に連結した一連のチップの上に配置されている。この
ことは、故障に強うデバイスを製造できる可能性に、強
い手がかりを与える。スイッチやルーターを含めた、そ
のようなネットワーク内にあるネットワークデバイス
は、しばしば重い負荷の下に置かれる。これらのスイッ
チのあるものは、他方のポートが短い時間混雑した場合
（セル数十個分）、トラフィックを禁止したり、空いて
いるポートに流したりする。これらの理由によって、そ
の種のスイッチは、商業的な成功は収めなかった。
で、その重要な点は、ブロッキング(blocking)の発生
（セルがシステム中で出力リンクのために整列される時
に、出力リンクがアイドルとなる）頻度である。しかし
ながら、設計者達の用いる楽観的な観測によっても、統
計結果はしばしば、意識に値するだけのブロッキングの
発生頻度を示している（それは、出力バッファされたス
イッチの場合にはゼロである）。これらのスイッチはま
た、その性質上、集中している、すなわち、スイッチの
コア全体は、単一のチップ上、あるいは、基板の上で相
互に連結した一連のチップの上に配置されている。この
ことは、故障に強うデバイスを製造できる可能性に、強
い手がかりを与える。スイッチやルーターを含めた、そ
のようなネットワーク内にあるネットワークデバイス
は、しばしば重い負荷の下に置かれる。これらのスイッ
チのあるものは、他方のポートが短い時間混雑した場合
（セル数十個分）、トラフィックを禁止したり、空いて
いるポートに流したりする。これらの理由によって、そ
の種のスイッチは、商業的な成功は収めなかった。
【０００９】回線スイッチ(circuit switch)を基とした
デバイスは、かつては一般に、それらの入力にバッファ
を備えていた。インプットでキューされたスイッチと、
出力でキューされたスイッチについてのトレードオフに
関して、広範な分析が為されてきた。FIFO整列法を用い
た、ブロッキングを行わない入力バッファスイッチに於
いては、キューの先頭のセルが、所定の出力ポートのコ
ンテンションによってブロックされた場合、そのキュー
の残りの全てのセルは、その出力ポートがアイドル状態
であっても、伝送を拒否される。この状態は、ヘッド−
オブ−ライン(HOL)ブロッキングと呼ばれている。この
事は良く知られた問題であり、従って、全てのポートに
均等に分配されたトラフィックには、接続しているリン
クの帯域幅の５８％にまで、スイッチのスループットを
制限する［Ｍ.キャロル、Ｍ.フルーシー及び、Ｓ.モー
ガン。”空間分割方式パケットスイッチにおける入力整
列方式対出力整列方式の比較”コミュニケーションに関
するIEEE紀要、35 (12) :1347-1356，１９８７年１２
月］。実際、スループットは、シングルリンクと同等に
まで低下する［Ｓ.リー、前刷”周期的なコンテンショ
ンの法則と、そのパケットスイッチングへの応用”上述
IEEE INFOCOM '88 ,３２０−３２５頁１９８８年３
月］。
デバイスは、かつては一般に、それらの入力にバッファ
を備えていた。インプットでキューされたスイッチと、
出力でキューされたスイッチについてのトレードオフに
関して、広範な分析が為されてきた。FIFO整列法を用い
た、ブロッキングを行わない入力バッファスイッチに於
いては、キューの先頭のセルが、所定の出力ポートのコ
ンテンションによってブロックされた場合、そのキュー
の残りの全てのセルは、その出力ポートがアイドル状態
であっても、伝送を拒否される。この状態は、ヘッド−
オブ−ライン(HOL)ブロッキングと呼ばれている。この
事は良く知られた問題であり、従って、全てのポートに
均等に分配されたトラフィックには、接続しているリン
クの帯域幅の５８％にまで、スイッチのスループットを
制限する［Ｍ.キャロル、Ｍ.フルーシー及び、Ｓ.モー
ガン。”空間分割方式パケットスイッチにおける入力整
列方式対出力整列方式の比較”コミュニケーションに関
するIEEE紀要、35 (12) :1347-1356，１９８７年１２
月］。実際、スループットは、シングルリンクと同等に
まで低下する［Ｓ.リー、前刷”周期的なコンテンショ
ンの法則と、そのパケットスイッチングへの応用”上述
IEEE INFOCOM '88 ,３２０−３２５頁１９８８年３
月］。
【００１０】スループット性能を低下させることにもな
るのだが、集中したスイッチの通信レートに対してバッ
ファを行うことを避けるために、この領域での更なる研
究が積極的に重ねられてきた。［Ｔ.アンダーソン、Ｓ.
オウィッキ、Ｊ.セークス、及び、Ｃ.タッカー著”ロー
カルエリアネットワークのための、高速スイッチスケジ
ューリング”］には、それは、システムによるスケジュ
ーリングの前にデーターを分割し、インプットの接続キ
ュー(connection queue)を単位として利用し、同時に、
集中したスイッチスケジューラと共にクロスバーを用い
るものである。固定された大きさのフレームが、トラフ
ィックの保証を助けるために使用される。この事によっ
て、インプットで整列させるスイッチの、ブロッキング
の問題は解決できるが、多くの制約が存在する。その保
証は、むしろ粒子の品質(course grain)というべきで
ある。内部のポート数が少ないので、クロスバーは、実
際、高速スイッチの間では高価なものではない。主要な
問題点は、集中したスケジューラにある。ローカルエリ
アセッションのスイッチとしての時点で満足が得られて
も、数年後に要求される、大規模な企業によって、ある
いはWANスイッチとしては、これは、許容できない欠陥
となる。
るのだが、集中したスイッチの通信レートに対してバッ
ファを行うことを避けるために、この領域での更なる研
究が積極的に重ねられてきた。［Ｔ.アンダーソン、Ｓ.
オウィッキ、Ｊ.セークス、及び、Ｃ.タッカー著”ロー
カルエリアネットワークのための、高速スイッチスケジ
ューリング”］には、それは、システムによるスケジュ
ーリングの前にデーターを分割し、インプットの接続キ
ュー(connection queue)を単位として利用し、同時に、
集中したスイッチスケジューラと共にクロスバーを用い
るものである。固定された大きさのフレームが、トラフ
ィックの保証を助けるために使用される。この事によっ
て、インプットで整列させるスイッチの、ブロッキング
の問題は解決できるが、多くの制約が存在する。その保
証は、むしろ粒子の品質(course grain)というべきで
ある。内部のポート数が少ないので、クロスバーは、実
際、高速スイッチの間では高価なものではない。主要な
問題点は、集中したスケジューラにある。ローカルエリ
アセッションのスイッチとしての時点で満足が得られて
も、数年後に要求される、大規模な企業によって、ある
いはWANスイッチとしては、これは、許容できない欠陥
となる。
【００１１】内部リンクの帯域容量によって制限される
のは、大規模のシステムのパフォーマンスに他ならない
のであり［Ｆ.Ｍ．チューシー、Ｙ.シャ、及びＶ.Ｐ．
クーマー。”Backpressure in Shared-Memory-Based AT
M Switches under Multiplexed Bursty Sources"上述IE
EE INFOCOM '96］、この事は、インプットにバッファを
用いたもの、アウトプットに沿って用いたもの、及び、
スイッチのコア内に用いたもので調査された。この事
は、劇的に増大するバッファへの要求に応じきれないこ
とを示しているが、このほかには帯域容量の保障を提供
する方法は提案されていないのである。
のは、大規模のシステムのパフォーマンスに他ならない
のであり［Ｆ.Ｍ．チューシー、Ｙ.シャ、及びＶ.Ｐ．
クーマー。”Backpressure in Shared-Memory-Based AT
M Switches under Multiplexed Bursty Sources"上述IE
EE INFOCOM '96］、この事は、インプットにバッファを
用いたもの、アウトプットに沿って用いたもの、及び、
スイッチのコア内に用いたもので調査された。この事
は、劇的に増大するバッファへの要求に応じきれないこ
とを示しているが、このほかには帯域容量の保障を提供
する方法は提案されていないのである。
【００１２】要求されているのは、優れた品質の(fine
grain)接続の保証の広いアレイを、大規模なネットワー
クデバイスで、適切な価格で提供するためのメカニズム
である。セルのスイッチによるネットワークのための、
分配されたスケジューラのための方法と機具を提供する
ことによって、上述した従前の技術の限界を克服するこ
とは、本発明の目的の一部である。
grain)接続の保証の広いアレイを、大規模なネットワー
クデバイスで、適切な価格で提供するためのメカニズム
である。セルのスイッチによるネットワークのための、
分配されたスケジューラのための方法と機具を提供する
ことによって、上述した従前の技術の限界を克服するこ
とは、本発明の目的の一部である。
【００１３】
【本発明の要約】本発明は、電子通信スイッチに関係す
る。スイッチは、第一出力ポートメカニズムを備えてお
り、セルを持ったセッションは、これを通って、全体の
通信レートで、ネットワークへと送られる。第一入力ポ
ートメカニズムは、第一出力ポートメカニズムへと接続
している。第一入力ポートメカニズムは、第一の保障通
信レートを持っている。スイッチは、第二の入力ポート
メカニズムを備えており、それを通じてネットワークか
らセッションを受け取る。第二入力ポートメカニズム
は、第一出力ポートメカニズムに接続されている。第二
入力ポートメカニズムは、第二の保障通信レートを持っ
ており、保障通信レートの全ての合計は、全体の通信レ
ートより小さいか、それと同等である。スイッチは、第
一及び第二入力ポートメカニズムと、第一出力ポートメ
カニズムに接続された、入力ポートのサーバへのセッシ
ョンのスケジューリングを行うための、第一のスケジュ
ーラを備えている。スイッチは、入力ポートメカニズム
のセッションにサービスを提供するための、サーバを備
えている。サーバは、第一及び第二入力ポートメカニズ
ムと、第一出力ポートメカニズムに接続されている。
る。スイッチは、第一出力ポートメカニズムを備えてお
り、セルを持ったセッションは、これを通って、全体の
通信レートで、ネットワークへと送られる。第一入力ポ
ートメカニズムは、第一出力ポートメカニズムへと接続
している。第一入力ポートメカニズムは、第一の保障通
信レートを持っている。スイッチは、第二の入力ポート
メカニズムを備えており、それを通じてネットワークか
らセッションを受け取る。第二入力ポートメカニズム
は、第一出力ポートメカニズムに接続されている。第二
入力ポートメカニズムは、第二の保障通信レートを持っ
ており、保障通信レートの全ての合計は、全体の通信レ
ートより小さいか、それと同等である。スイッチは、第
一及び第二入力ポートメカニズムと、第一出力ポートメ
カニズムに接続された、入力ポートのサーバへのセッシ
ョンのスケジューリングを行うための、第一のスケジュ
ーラを備えている。スイッチは、入力ポートメカニズム
のセッションにサービスを提供するための、サーバを備
えている。サーバは、第一及び第二入力ポートメカニズ
ムと、第一出力ポートメカニズムに接続されている。
【００１４】本発明は、セルを持ったセッションのスイ
ッチングの方法に関係する。その方法は、スイッチの第
一入力ポートメカニズムで、セルを有する第一のセッシ
ョンを受け取る段階を備えている。そして、第一入力ポ
ートメカニズムの、第一入力キューの、第一のセッショ
ンを蓄積する段階がある。次に、スイッチの第二入力ポ
ートメカニズムの、第二のセッションを受け取る段階が
ある。そして、第二入力ポートメカニズムの、第二のの
入力キューの中の第二のセッションを受け取る段階があ
る。次に、第一の保障通信レートの第一のセッション
に、サーバーからのサービスを提供する段階がある。そ
して、第一出力キューメカニズムの第一出力キューに、
第一のセッションのセルを伝送する段階がある。次に、
第一出力キューとネットワークに接続された、第一出力
カードを用いて、第一のセッションのセルを、スイッチ
からネットワークへと送る段階がある。そして、第二の
保障通信レートで第二のセッションに、サーバからのサ
ービスを提供する段階がある。続いて、第一出力キュー
に、第二のセッションのセルを伝送する段階がある。そ
して、スイッチの第二のセッションのセルを、ネットワ
ークへと送る段階がある。
ッチングの方法に関係する。その方法は、スイッチの第
一入力ポートメカニズムで、セルを有する第一のセッシ
ョンを受け取る段階を備えている。そして、第一入力ポ
ートメカニズムの、第一入力キューの、第一のセッショ
ンを蓄積する段階がある。次に、スイッチの第二入力ポ
ートメカニズムの、第二のセッションを受け取る段階が
ある。そして、第二入力ポートメカニズムの、第二のの
入力キューの中の第二のセッションを受け取る段階があ
る。次に、第一の保障通信レートの第一のセッション
に、サーバーからのサービスを提供する段階がある。そ
して、第一出力キューメカニズムの第一出力キューに、
第一のセッションのセルを伝送する段階がある。次に、
第一出力キューとネットワークに接続された、第一出力
カードを用いて、第一のセッションのセルを、スイッチ
からネットワークへと送る段階がある。そして、第二の
保障通信レートで第二のセッションに、サーバからのサ
ービスを提供する段階がある。続いて、第一出力キュー
に、第二のセッションのセルを伝送する段階がある。そ
して、スイッチの第二のセッションのセルを、ネットワ
ークへと送る段階がある。
【００１５】本発明は、大規模なスイッチのための、ス
ケジューラを構築する方法に関係する。特に、本発明
は、バッファされたクロスバースイッチに、帯域容量と
遅延範囲(delay bounds)を提供する方法を記述してい
る。このようなスイッチに於いては、バッファは、イン
プット−アウトプットノードのペアのそれぞれに対する
スイッチに、内部的に含まれている。セルが、スイッチ
のコアからアウトプットに送られるときに、そのセルを
スイッチのコアに送ったインプットに対して、クレジッ
トが返送される。インプットは、セルがそれに対してク
レジットを有している任意のアウトプットに対してセル
を送るであろう。従来技術のメカニズムでも、スイッチ
のデザインの複雑性を減少させるために、これらの技術
を採用していたが、それらは、帯域容量あるいは遅延の
保障を提供することはできなかった。本発明は、クロス
バースイッチ内部で、入力カードに於いて、セルがスイ
ッチのコアを通るその順序を選択するために、スケジュ
ールされた階層を利用する。個別のマトリックスバッフ
ァの対が、すべてのソースノードに対する各ノードに
て、該ソード自身の送信先と隣セクションの画像のため
の中で維持される。これらのバッファは、スケジュール
の決定を最小限の局部的情報(local infomation)から行
うことを可能にし、チップ上に収めるために十分に小さ
く、そして、バッファが使用可能がいつであるかを示す
クレジットメカニズムを利用する。クレジットは、最終
的に、ノードの起点部(source section)（これはデータ
をマトリクス内へと提供する）へと返送される。起点部
は、コネクション当たり、その１つ又は複数の入力ポー
トに到着する全てのトラフィックをバッファする入力キ
ューを備えている。これら送信先ノードの相対的な必要
性に基づいてバッファクレジットを有するスイッチ中
で、セルは送信先ノード（出力ポートのインターフェー
ス部）へのスケジュールを受ける。この事によって、分
配されたやり方で、フロー当たりの保障を与えるよう
な、極めて大規模なスイッチの構築を可能とする。従来
のスケジューラは、出力バッファ形式であると推定さ
れ、従来の大規模スイッチのみが接続性を提供した。
ケジューラを構築する方法に関係する。特に、本発明
は、バッファされたクロスバースイッチに、帯域容量と
遅延範囲(delay bounds)を提供する方法を記述してい
る。このようなスイッチに於いては、バッファは、イン
プット−アウトプットノードのペアのそれぞれに対する
スイッチに、内部的に含まれている。セルが、スイッチ
のコアからアウトプットに送られるときに、そのセルを
スイッチのコアに送ったインプットに対して、クレジッ
トが返送される。インプットは、セルがそれに対してク
レジットを有している任意のアウトプットに対してセル
を送るであろう。従来技術のメカニズムでも、スイッチ
のデザインの複雑性を減少させるために、これらの技術
を採用していたが、それらは、帯域容量あるいは遅延の
保障を提供することはできなかった。本発明は、クロス
バースイッチ内部で、入力カードに於いて、セルがスイ
ッチのコアを通るその順序を選択するために、スケジュ
ールされた階層を利用する。個別のマトリックスバッフ
ァの対が、すべてのソースノードに対する各ノードに
て、該ソード自身の送信先と隣セクションの画像のため
の中で維持される。これらのバッファは、スケジュール
の決定を最小限の局部的情報(local infomation)から行
うことを可能にし、チップ上に収めるために十分に小さ
く、そして、バッファが使用可能がいつであるかを示す
クレジットメカニズムを利用する。クレジットは、最終
的に、ノードの起点部(source section)（これはデータ
をマトリクス内へと提供する）へと返送される。起点部
は、コネクション当たり、その１つ又は複数の入力ポー
トに到着する全てのトラフィックをバッファする入力キ
ューを備えている。これら送信先ノードの相対的な必要
性に基づいてバッファクレジットを有するスイッチ中
で、セルは送信先ノード（出力ポートのインターフェー
ス部）へのスケジュールを受ける。この事によって、分
配されたやり方で、フロー当たりの保障を与えるよう
な、極めて大規模なスイッチの構築を可能とする。従来
のスケジューラは、出力バッファ形式であると推定さ
れ、従来の大規模スイッチのみが接続性を提供した。
【００１６】添付する図に於いては、本発明の望ましい
実施例、及び、発明の実施の望ましい方法が描かれてい
る。
実施例、及び、発明の実施の望ましい方法が描かれてい
る。
【００１７】
【詳細な説明】図面に於いて、同じ様な符号は、各図を
通じて同種の又は同じ部分を意味している。特に、図１
及び図２は、電子通信スイッチ(10)を表している。スイ
ッチ(10)は、セルを持つセッションを全体の通信レート
でネットワーク(36)に送り出す、第一出力ポートメカニ
ズム(12)を備えている。スイッチ(10)は、セッションを
ネットワーク(36)から受け取る、第一入力ポートメカニ
ズム(14)を備えている。第一入力ポートメカニズム(14)
は、第一出力ポートメカニズム(12)へと接続されてい
る。第一入力ポートメカニズム(14)は、第一の保障通信
レートを持っている。スイッチ(10)は、ネットワーク(3
6)からセッションを受け取る、第二入力ポートメカニズ
ム(16)を備えている。第二入力ポートメカニズム(16)
は、第一出力ポートメカニズム(12)に接続されている。
第二入力ポートメカニズム(16)は、第二の保障通信レー
トを持っており、全ての保障セッションレートの合計
は、全体のセッションレートより小さいか、それと同等
である。スイッチ(10)は、第一及び第二入力ポートメカ
ニズムと、第一出力ポートメカニズム(12)に接続され、
入力ポートメカニズムのセッションのスケジューリング
を行い、サービスを提供するための、第一のスケジュー
ラ(18)を備えている。スイッチ(10)は、入力ポートメカ
ニズムのセッションに、サービスを提供するための、サ
ーバ(20)を備えている。サーバ(20)は、第一及び第二入
力ポートメカニズムと、第一出力ポートメカニズム(12)
に接続されている。
通じて同種の又は同じ部分を意味している。特に、図１
及び図２は、電子通信スイッチ(10)を表している。スイ
ッチ(10)は、セルを持つセッションを全体の通信レート
でネットワーク(36)に送り出す、第一出力ポートメカニ
ズム(12)を備えている。スイッチ(10)は、セッションを
ネットワーク(36)から受け取る、第一入力ポートメカニ
ズム(14)を備えている。第一入力ポートメカニズム(14)
は、第一出力ポートメカニズム(12)へと接続されてい
る。第一入力ポートメカニズム(14)は、第一の保障通信
レートを持っている。スイッチ(10)は、ネットワーク(3
6)からセッションを受け取る、第二入力ポートメカニズ
ム(16)を備えている。第二入力ポートメカニズム(16)
は、第一出力ポートメカニズム(12)に接続されている。
第二入力ポートメカニズム(16)は、第二の保障通信レー
トを持っており、全ての保障セッションレートの合計
は、全体のセッションレートより小さいか、それと同等
である。スイッチ(10)は、第一及び第二入力ポートメカ
ニズムと、第一出力ポートメカニズム(12)に接続され、
入力ポートメカニズムのセッションのスケジューリング
を行い、サービスを提供するための、第一のスケジュー
ラ(18)を備えている。スイッチ(10)は、入力ポートメカ
ニズムのセッションに、サービスを提供するための、サ
ーバ(20)を備えている。サーバ(20)は、第一及び第二入
力ポートメカニズムと、第一出力ポートメカニズム(12)
に接続されている。
【００１８】スイッチ(10)は、望ましくは、セルが入力
ポートで受け取られてから、出力ポートメカニズムから
送り出されるまでの間に、セルが失われないことを保障
するための、フローコントロールメカニズム(22)を含ん
でいる。フローコントロールメカニズム(22)は、入力ポ
ートメカニズムと出力ポートメカニズムに接続されてい
る。スイッチ(10)は、望ましくは、サーバ(20)と、第一
及び第二入力ポートメカニズムに接続された、第二出力
ポートメカニズム(24)を含んでいる。スイッチ(10)は、
望ましくは、第一及び第二入力ポートメカニズムと、第
二出力ポートメカニズム(24)に接続され、入力ポートメ
カニズムのセッションのスケジューリングを行い、サー
バ(20)からのサービスを提供する、第二のスケジューラ
(26)を含んでいる。
ポートで受け取られてから、出力ポートメカニズムから
送り出されるまでの間に、セルが失われないことを保障
するための、フローコントロールメカニズム(22)を含ん
でいる。フローコントロールメカニズム(22)は、入力ポ
ートメカニズムと出力ポートメカニズムに接続されてい
る。スイッチ(10)は、望ましくは、サーバ(20)と、第一
及び第二入力ポートメカニズムに接続された、第二出力
ポートメカニズム(24)を含んでいる。スイッチ(10)は、
望ましくは、第一及び第二入力ポートメカニズムと、第
二出力ポートメカニズム(24)に接続され、入力ポートメ
カニズムのセッションのスケジューリングを行い、サー
バ(20)からのサービスを提供する、第二のスケジューラ
(26)を含んでいる。
【００１９】各出力ポートメカニズムは、望ましくは、
それと関連した仮想時間を持っている。望ましくは、サ
ーバ(20)は、各出力ポートメカニズムのための仮想時間
を保有している。各入力ポートメカニズムは、望ましく
は、それぞれの入力ポートメカニズムに到着する各セル
に対して、開始時間と、サービス間隔(service interva
l)を割り当てる。望ましくは、開始時間とは、セルが、
それぞれの入力ポートから、サーバ(20)からのサービス
を最初に要求する仮想時間のことであり、サービス間隔
とは、サーバ(20)がそれぞれの入力ポートメカニズムか
ら読みとるあらゆるセルについて、サーバ(20)によって
読みとられるセルの個数のことである。各入力ポートメ
カニズムは、望ましくは、開始時間とサービス間隔の和
に等しい、終了時間を持っている。望ましくは、サーバ
(20)は、適格で最小の終了時間を持つ入力ポートメカニ
ズムに対して、サービスを提供する。
それと関連した仮想時間を持っている。望ましくは、サ
ーバ(20)は、各出力ポートメカニズムのための仮想時間
を保有している。各入力ポートメカニズムは、望ましく
は、それぞれの入力ポートメカニズムに到着する各セル
に対して、開始時間と、サービス間隔(service interva
l)を割り当てる。望ましくは、開始時間とは、セルが、
それぞれの入力ポートから、サーバ(20)からのサービス
を最初に要求する仮想時間のことであり、サービス間隔
とは、サーバ(20)がそれぞれの入力ポートメカニズムか
ら読みとるあらゆるセルについて、サーバ(20)によって
読みとられるセルの個数のことである。各入力ポートメ
カニズムは、望ましくは、開始時間とサービス間隔の和
に等しい、終了時間を持っている。望ましくは、サーバ
(20)は、適格で最小の終了時間を持つ入力ポートメカニ
ズムに対して、サービスを提供する。
【００２０】各入力ポートメカニズムは、望ましくは、
セルを受け取る入力カードと、入力カード(28)によって
受けられたセルを格納する入力キュー(30)を備えてお
り、該入力キュー(30)は、入力カード(28)とサーバ(20)
に接続されている。望ましくは、各出力ポートメカニズ
ムは、ネットワーク(36)にセルを送る出力カード(32)
と、該出力カード(32)のためにセルが格納されている出
力キュー(34)とを具えており、該出力キュー(34)は、出
力カード(32)とサーバ(20)とに接続されている。
セルを受け取る入力カードと、入力カード(28)によって
受けられたセルを格納する入力キュー(30)を備えてお
り、該入力キュー(30)は、入力カード(28)とサーバ(20)
に接続されている。望ましくは、各出力ポートメカニズ
ムは、ネットワーク(36)にセルを送る出力カード(32)
と、該出力カード(32)のためにセルが格納されている出
力キュー(34)とを具えており、該出力キュー(34)は、出
力カード(32)とサーバ(20)とに接続されている。
【００２１】サーバ(20)は、望ましくは、第一入力ポー
トメカニズム(14)の入力キュー(30)から、第一出力ポー
トメカニズム(12)の出力キュー(34)へのセルを読みと
り、そして、サーバ(20)は、第一入力ポートメカニズム
(14)の終了時間が、第一入力ポート(30)の開始時間とな
さしめる。望ましくは、サーバ(20)は、空いている入力
キュー(30)に届くセルの開始時間と、セルが送られるべ
きキューの仮想時間とを比較し、開始時間が仮想時間よ
りも小さい場合には、開始時間を仮想時間に揃える。即
ち、入力ポートメカニズムの開始時間を、入力ポートメ
カニズムにクレジットを送る出力ポートメカニズムの仮
想時間に設定するものである。サーバ(20)は、望ましく
は、セルが入力キュー(30)に蓄積されている場合、ある
いは、入力キュー(30)からセルを読み出す場合、あるい
は、出力ポートメカニズムからのクレジットを、入力キ
ュー(30)が受け取った場合に、入力キュー(30)の開始時
間のリセットだけ行なう。望ましくは、入力カード(28)
は、入力カード(28)がクレジットを持つ、任意の出力ポ
ートメカニズムに対してセルを送るかを決定する。
トメカニズム(14)の入力キュー(30)から、第一出力ポー
トメカニズム(12)の出力キュー(34)へのセルを読みと
り、そして、サーバ(20)は、第一入力ポートメカニズム
(14)の終了時間が、第一入力ポート(30)の開始時間とな
さしめる。望ましくは、サーバ(20)は、空いている入力
キュー(30)に届くセルの開始時間と、セルが送られるべ
きキューの仮想時間とを比較し、開始時間が仮想時間よ
りも小さい場合には、開始時間を仮想時間に揃える。即
ち、入力ポートメカニズムの開始時間を、入力ポートメ
カニズムにクレジットを送る出力ポートメカニズムの仮
想時間に設定するものである。サーバ(20)は、望ましく
は、セルが入力キュー(30)に蓄積されている場合、ある
いは、入力キュー(30)からセルを読み出す場合、あるい
は、出力ポートメカニズムからのクレジットを、入力キ
ュー(30)が受け取った場合に、入力キュー(30)の開始時
間のリセットだけ行なう。望ましくは、入力カード(28)
は、入力カード(28)がクレジットを持つ、任意の出力ポ
ートメカニズムに対してセルを送るかを決定する。
【００２２】本発明は、セルを持つセッションを、スイ
ッチングする方法に関するものである。その方法は、ス
イッチ(10)の第一入力ポートメカニズム(14)で、セルを
持つ第一セッションを受け取る段階を備えている。そし
て、第一入力ポートメカニズム(14)の第一入力キュー(3
0)に、第一のセッションを蓄積する段階がある。次に、
スイッチ(10)の第二入力ポートメカニズム(16)で、第二
のセッションを受け取る段階がある。そして、第二入力
ポートメカニズム(16)の第二入力キュー(30)に、第二の
セッションを蓄積する段階がある。次に、サーバ(20)か
ら第一のセッションへ、第一の保証セッションレートで
サービスを提供する段階がある。そして、第一のセッシ
ョンのセルを、第一出力キュー(34)メカニズムの第一出
力キュー(34)へ、伝送する段階がある。次に、第一のセ
ッションのセルを、第一出力キュー(34)とネットワーク
(36)に接続された出力カード(32)を用いて、スイッチ(1
0)からネットワーク(36)へ送る段階がある。そして、サ
ーバ(20)から第二のセッションへ、第二の保証セッショ
ンレートでサービスを提供する段階がある。次に、第二
のセッションのセルを、第一出力キュー(34)へ伝送する
段階がある。そして、スイッチ(10)の第二のセッション
のセルを、ネットワーク(36)へ送る段階がある。
ッチングする方法に関するものである。その方法は、ス
イッチ(10)の第一入力ポートメカニズム(14)で、セルを
持つ第一セッションを受け取る段階を備えている。そし
て、第一入力ポートメカニズム(14)の第一入力キュー(3
0)に、第一のセッションを蓄積する段階がある。次に、
スイッチ(10)の第二入力ポートメカニズム(16)で、第二
のセッションを受け取る段階がある。そして、第二入力
ポートメカニズム(16)の第二入力キュー(30)に、第二の
セッションを蓄積する段階がある。次に、サーバ(20)か
ら第一のセッションへ、第一の保証セッションレートで
サービスを提供する段階がある。そして、第一のセッシ
ョンのセルを、第一出力キュー(34)メカニズムの第一出
力キュー(34)へ、伝送する段階がある。次に、第一のセ
ッションのセルを、第一出力キュー(34)とネットワーク
(36)に接続された出力カード(32)を用いて、スイッチ(1
0)からネットワーク(36)へ送る段階がある。そして、サ
ーバ(20)から第二のセッションへ、第二の保証セッショ
ンレートでサービスを提供する段階がある。次に、第二
のセッションのセルを、第一出力キュー(34)へ伝送する
段階がある。そして、スイッチ(10)の第二のセッション
のセルを、ネットワーク(36)へ送る段階がある。
【００２３】望ましくは、第一セッションのセルの伝送
には、第一のセッションからセルの伝送を受ける、出力
ポートメカニズムによって、クレジットを作成する段階
を含んでいる；そして、第一出力ポートメカニズム(12)
にセルを伝送した、第一入力ポートメカニズム(14)へ、
クレジットを送り返す段階がある。
には、第一のセッションからセルの伝送を受ける、出力
ポートメカニズムによって、クレジットを作成する段階
を含んでいる；そして、第一出力ポートメカニズム(12)
にセルを伝送した、第一入力ポートメカニズム(14)へ、
クレジットを送り返す段階がある。
【００２４】第一のセッションを受け取る段階は、望ま
しくは、第一のセッションが初めてサーバ(20)からサー
ビスを要求した仮想時間と等しい開始時間を、第一入力
ポートメカニズム(14)に割り当てる段階を含んでおり、
そして、サービス間隔を入力ポートメカニズム(14)に割
り当てる。ここに於いて、サービス間隔とは、第一入力
ポートメカニズム(14)から、サーバ(20)が読みとる全て
のセルについて、セルの数のことである。望ましくは、
割り当てる段階の後に、開始時間とサービス間隔に等し
い、入力ポートメカニズム(14)の終了時間を決定する段
階がある。第二のセッションを受け取る段階は、望まし
くは、第二入力ポートメカニズム(16)の終了時間を決定
する段階を含んでいる。
しくは、第一のセッションが初めてサーバ(20)からサー
ビスを要求した仮想時間と等しい開始時間を、第一入力
ポートメカニズム(14)に割り当てる段階を含んでおり、
そして、サービス間隔を入力ポートメカニズム(14)に割
り当てる。ここに於いて、サービス間隔とは、第一入力
ポートメカニズム(14)から、サーバ(20)が読みとる全て
のセルについて、セルの数のことである。望ましくは、
割り当てる段階の後に、開始時間とサービス間隔に等し
い、入力ポートメカニズム(14)の終了時間を決定する段
階がある。第二のセッションを受け取る段階は、望まし
くは、第二入力ポートメカニズム(16)の終了時間を決定
する段階を含んでいる。
【００２５】望ましくは、第二入力ポートメカニズム(1
6)の終了時間の決定の後、第一スケジューラ(18)に基づ
き、第一出力ポートメカニズム(12)に関連して、第一出
力ポートメカニズム(12)に対して適格な最小終了時間の
入力ポートメカニズムへ、サーバ(20)によってサービス
を提供する工程がある。サービスを提供する段階の後、
望ましくは、第二出力ポートメカニズム(24)に対する最
小の適格な終了時間を持つ入力ポートメカニズムに対し
て、第二出力ポートメカニズムに接続された第二のスケ
ジューラ(26)を基にして、サーバ(20)からサービスを提
供する段階を含んでいる。第二のスケジューラ(26)は、
第一のスケジューラ(18)から、独立かつ分離している。
6)の終了時間の決定の後、第一スケジューラ(18)に基づ
き、第一出力ポートメカニズム(12)に関連して、第一出
力ポートメカニズム(12)に対して適格な最小終了時間の
入力ポートメカニズムへ、サーバ(20)によってサービス
を提供する工程がある。サービスを提供する段階の後、
望ましくは、第二出力ポートメカニズム(24)に対する最
小の適格な終了時間を持つ入力ポートメカニズムに対し
て、第二出力ポートメカニズムに接続された第二のスケ
ジューラ(26)を基にして、サーバ(20)からサービスを提
供する段階を含んでいる。第二のスケジューラ(26)は、
第一のスケジューラ(18)から、独立かつ分離している。
【００２６】望ましくは、一番目のセルを伝送する段階
の後、第一入力ポートメカニズム(14)の開始時間を、第
一入力ポートメカニズム(14)に追加的なセルが残ってい
ない場合に、第一入力ポートメカニズム(14)の終了時間
に変更する段階がある。第一のセッションを受け取る段
階は、望ましくは、一番目のセルが仮想時間を変更する
ことなく第一入力ポートメカニズム(14)にあるとき、第
一入力ポートメカニズム(14)で二番目のセルを受け取る
段階を含んでいる。
の後、第一入力ポートメカニズム(14)の開始時間を、第
一入力ポートメカニズム(14)に追加的なセルが残ってい
ない場合に、第一入力ポートメカニズム(14)の終了時間
に変更する段階がある。第一のセッションを受け取る段
階は、望ましくは、一番目のセルが仮想時間を変更する
ことなく第一入力ポートメカニズム(14)にあるとき、第
一入力ポートメカニズム(14)で二番目のセルを受け取る
段階を含んでいる。
【００２７】望ましくは、第一のセッションをサービス
する段階は、第一入力ポートメカニズム(14)で第一のセ
ッションの一番目のセルを受け取り、第一入力ポートメ
カニズム(14)の開始時間と、一番目のセルが送り出され
る出力ポートの仮想時間とを比較し、そして、開始時間
が仮想時間よりも小さい場合には、開始時間を仮想時間
に設定する段階を含んでいる。クレジットを返送する段
階の後、望ましくは、第一入力ポートメカニズム(14)が
クレジットを持っていない場合には、開始時間を仮想時
間に修正する段階がある。望ましくは、一番目のセルを
第一入力ポートメカニズム(14)で受け取った後、一番目
のセルを送るべき出力ポートメカニズムを、第一入力ポ
ートメカニズム(14)にクレジットを提供した全ての出力
ポートメカニズムから選択する段階がある。
する段階は、第一入力ポートメカニズム(14)で第一のセ
ッションの一番目のセルを受け取り、第一入力ポートメ
カニズム(14)の開始時間と、一番目のセルが送り出され
る出力ポートの仮想時間とを比較し、そして、開始時間
が仮想時間よりも小さい場合には、開始時間を仮想時間
に設定する段階を含んでいる。クレジットを返送する段
階の後、望ましくは、第一入力ポートメカニズム(14)が
クレジットを持っていない場合には、開始時間を仮想時
間に修正する段階がある。望ましくは、一番目のセルを
第一入力ポートメカニズム(14)で受け取った後、一番目
のセルを送るべき出力ポートメカニズムを、第一入力ポ
ートメカニズム(14)にクレジットを提供した全ての出力
ポートメカニズムから選択する段階がある。
【００２８】望ましい実施例の操作に於いて、ここに引
用することによって本願に一体化した、［Ｆ．Ｍ．チュ
ーシー、Ｙ．シャ及びＶ．Ｐ．クーマー著”Backpressu
re in Shared-Memory-Based ATM Switches under Multi
plexed Bursty Sources”、IEEE INFOCOM '96前刷］に
記載されているような、ATMネットワーク(36)のATMスイ
ッチのコアであるスイッチ(10)は、二層に階層化された
適格な整列させるサーバ(fair queuing server)(20)を
適用することによって、VCsなどのそれを通過するセッ
ションに帯域幅の保証を与えるために、拡張することが
できる。本件中に引用し、本願の一部となった［Ｔ．ア
ンダーソン、Ｓ．オウィッキー、Ｊ．セイクス、及び
Ｃ．タッカー著”ローカルエリアネットワークのための
高速スイッチスケジューリング”］に見られるように、
階層化された適格に整列させるサーバ(20)での、セッシ
ョンの遅延幅は、スケジューリングツリー(scheduling
tree)を形造る、スケジューラのW.I.に依存している。
この事は、出力ノードでの階層化されたリソースの文章
で述べられているが、これらの原則は、ここに記載して
いる様に、入力バッファスイッチ(10)で為される帯域容
量の保証を可能とするために、利用することができる。
図３は、出力ポートメカニズムから入力ポートメカニズ
ムの、階層化された分布を示しており、それらはそこを
通過するセッションを有している。
用することによって本願に一体化した、［Ｆ．Ｍ．チュ
ーシー、Ｙ．シャ及びＶ．Ｐ．クーマー著”Backpressu
re in Shared-Memory-Based ATM Switches under Multi
plexed Bursty Sources”、IEEE INFOCOM '96前刷］に
記載されているような、ATMネットワーク(36)のATMスイ
ッチのコアであるスイッチ(10)は、二層に階層化された
適格な整列させるサーバ(fair queuing server)(20)を
適用することによって、VCsなどのそれを通過するセッ
ションに帯域幅の保証を与えるために、拡張することが
できる。本件中に引用し、本願の一部となった［Ｔ．ア
ンダーソン、Ｓ．オウィッキー、Ｊ．セイクス、及び
Ｃ．タッカー著”ローカルエリアネットワークのための
高速スイッチスケジューリング”］に見られるように、
階層化された適格に整列させるサーバ(20)での、セッシ
ョンの遅延幅は、スケジューリングツリー(scheduling
tree)を形造る、スケジューラのW.I.に依存している。
この事は、出力ノードでの階層化されたリソースの文章
で述べられているが、これらの原則は、ここに記載して
いる様に、入力バッファスイッチ(10)で為される帯域容
量の保証を可能とするために、利用することができる。
図３は、出力ポートメカニズムから入力ポートメカニズ
ムの、階層化された分布を示しており、それらはそこを
通過するセッションを有している。
【００２９】出力ポートメカニズムの出力カード(32)か
ら、入力ポートメカニズムの全ての入力カード(28)から
成る階層が構築され、それらのセッションは、それらの
下にある。入力カード(28)は、少なくともその入力カー
ド(28)から、選択された出力カード(32)を通過するセッ
ションの、通信レートの合計の通信レートが割り当てら
れる必要がある。入力カード(28)が、出力カード(32)に
よって、少なくともその保証セッションレートの合計で
サービスされている限り、セッションの通信レートは適
切なものである。しかしながら、ユーザーの要求に基づ
き、本質的にスキームを許容できる程度に制約している
任意のコンテンションによって、出力カード(32)の間で
の入力カード(28)に於いて、コンテンションが発生して
いる可能性がある。入力カード(28)が、複数の出力カー
ド(32)に宛てられたセルを同時に持つ可能性があるの
で、入力カード(28)がセルを各アウトプットにスケジュ
ールするときに、マルチプレキシングが発生する可能性
がある。そして、複数の宛先を持つ(multicast)セル
が、それが伝送されるべき各出力カード(32)に対して、
順番に提供される。多様なトラフィックのある状態で、
高速なスループットを保証するために、出力をバッファ
することと低レベルのスピードアップが要求される。
ら、入力ポートメカニズムの全ての入力カード(28)から
成る階層が構築され、それらのセッションは、それらの
下にある。入力カード(28)は、少なくともその入力カー
ド(28)から、選択された出力カード(32)を通過するセッ
ションの、通信レートの合計の通信レートが割り当てら
れる必要がある。入力カード(28)が、出力カード(32)に
よって、少なくともその保証セッションレートの合計で
サービスされている限り、セッションの通信レートは適
切なものである。しかしながら、ユーザーの要求に基づ
き、本質的にスキームを許容できる程度に制約している
任意のコンテンションによって、出力カード(32)の間で
の入力カード(28)に於いて、コンテンションが発生して
いる可能性がある。入力カード(28)が、複数の出力カー
ド(32)に宛てられたセルを同時に持つ可能性があるの
で、入力カード(28)がセルを各アウトプットにスケジュ
ールするときに、マルチプレキシングが発生する可能性
がある。そして、複数の宛先を持つ(multicast)セル
が、それが伝送されるべき各出力カード(32)に対して、
順番に提供される。多様なトラフィックのある状態で、
高速なスループットを保証するために、出力をバッファ
することと低レベルのスピードアップが要求される。
【００３０】ここに引用し本願の一部とされた、［Ｆ．
Ｍ．チューシー、Ｙ．シャ、及びＶ．Ｐ．クーマー
著、”Backpressure in Shared-Memory-Based ATM Swit
ches under Multiplexed Bursty Sources”、IEEE INFO
COM '96前刷］に記載されているようなメカニズムその
他が、内部システムのロスを確実に無くすために、スイ
ッチ(10)のコアに、単純なクレジット−フローコントロ
ール内部メカニズムが用いられてきた。サーバ(20)によ
って、データがスイッチ(10)に送り出されたとき、及
び、入力カード(28)にクレジットが返送され、希望する
出力カード(32)への最終的な伝送が為される。そのよう
な目的で、同様にコアに対してクレジット内部メカニズ
ムが、ここでは用いられている。図４は、データが出力
カード(32)へ最終的に、どのように伝送されるか、そし
て、入力キュー(30)を送るセルがどのようにしてクレジ
ットを受け取るかを示している。
Ｍ．チューシー、Ｙ．シャ、及びＶ．Ｐ．クーマー
著、”Backpressure in Shared-Memory-Based ATM Swit
ches under Multiplexed Bursty Sources”、IEEE INFO
COM '96前刷］に記載されているようなメカニズムその
他が、内部システムのロスを確実に無くすために、スイ
ッチ(10)のコアに、単純なクレジット−フローコントロ
ール内部メカニズムが用いられてきた。サーバ(20)によ
って、データがスイッチ(10)に送り出されたとき、及
び、入力カード(28)にクレジットが返送され、希望する
出力カード(32)への最終的な伝送が為される。そのよう
な目的で、同様にコアに対してクレジット内部メカニズ
ムが、ここでは用いられている。図４は、データが出力
カード(32)へ最終的に、どのように伝送されるか、そし
て、入力キュー(30)を送るセルがどのようにしてクレジ
ットを受け取るかを示している。
【００３１】そのような、適切なクレジットフローコン
トロールメカニズム(22)を所定位置に設けることにより
スイッチ(10)に対する内的なクロスバーは、各出力カー
ド(32)について個別のスケジューラを実行する。一方、
各入力カード(28)には、開始時間及びサービス間隔の項
目(items)が割り当てられている。第三の項目、入力キ
ュー(30)の終了時間は、開始時間とサービス間隔を加え
ることによって算出できる。付け加えると、サーバ(20)
は、各出力カード(32)に対して、個別の仮想時間、VC
s、を保有している。サービス間隔とは、所定の入力キ
ュー(30)から、サーバ(20)がセッションの全てのセルに
ついて読みとる、サーバ(20)によって読みとられるセル
の数である。全ての入力キュー(30)の間で、サーバ(20)
は、最小の適格な終了時間を持つセルに対して、最初に
サービスを提供する。開始時間、サービス間隔、及び、
終了時間は、入力キュー(30)と接続された任意のメモリ
ー、又は、入力ポートメカニズム、あるいはサーバ(20)
に、蓄積されることができる。終了時間をセルにつな
ぎ、容量の使用を最小化するために、ポインターメカニ
ズム(pointer mechanism)を用いることができる。
トロールメカニズム(22)を所定位置に設けることにより
スイッチ(10)に対する内的なクロスバーは、各出力カー
ド(32)について個別のスケジューラを実行する。一方、
各入力カード(28)には、開始時間及びサービス間隔の項
目(items)が割り当てられている。第三の項目、入力キ
ュー(30)の終了時間は、開始時間とサービス間隔を加え
ることによって算出できる。付け加えると、サーバ(20)
は、各出力カード(32)に対して、個別の仮想時間、VC
s、を保有している。サービス間隔とは、所定の入力キ
ュー(30)から、サーバ(20)がセッションの全てのセルに
ついて読みとる、サーバ(20)によって読みとられるセル
の数である。全ての入力キュー(30)の間で、サーバ(20)
は、最小の適格な終了時間を持つセルに対して、最初に
サービスを提供する。開始時間、サービス間隔、及び、
終了時間は、入力キュー(30)と接続された任意のメモリ
ー、又は、入力ポートメカニズム、あるいはサーバ(20)
に、蓄積されることができる。終了時間をセルにつな
ぎ、容量の使用を最小化するために、ポインターメカニ
ズム(pointer mechanism)を用いることができる。
【００３２】セルが、入力キュー(30)の一つから、出力
ポートメカニズムの出力キュー(34)に読み出されるとき
に、入力キュー(30)の終了時間が開始時間の位置に書き
込まれ、従って、開始時間は、サーバ(20)からのサービ
スを受けるセルの、最終のラインに書き換えられる。も
し追加的なセルが入力キュー(30)に残っていて、そこか
ら、サーバ(20)によってサービスを受けているセルがと
られる場合、開始時間に置き換えられていた終了時間
が、セルが入力キュー(30)で次にサービスを受けるため
の、開始時間となる。もしそうでなければ、入力キュー
(30)に追加的なセルが残っていない場合、キューは空白
としてマークされ、出力ポートメカニズムのいずれのス
ケジューラからも検討されなくなる。このように、入力
キュー(30)の開始時間は、対応する入力キュー(30)にセ
ルが物理的に蓄積されている場合、又は、入力キュー(3
0)が、入力キュー(30)からセルを受け取ったところであ
る出力キューからのクレジットを受け取った場合にの
み、上書きされる、あるいは、書き換えられる。
ポートメカニズムの出力キュー(34)に読み出されるとき
に、入力キュー(30)の終了時間が開始時間の位置に書き
込まれ、従って、開始時間は、サーバ(20)からのサービ
スを受けるセルの、最終のラインに書き換えられる。も
し追加的なセルが入力キュー(30)に残っていて、そこか
ら、サーバ(20)によってサービスを受けているセルがと
られる場合、開始時間に置き換えられていた終了時間
が、セルが入力キュー(30)で次にサービスを受けるため
の、開始時間となる。もしそうでなければ、入力キュー
(30)に追加的なセルが残っていない場合、キューは空白
としてマークされ、出力ポートメカニズムのいずれのス
ケジューラからも検討されなくなる。このように、入力
キュー(30)の開始時間は、対応する入力キュー(30)にセ
ルが物理的に蓄積されている場合、又は、入力キュー(3
0)が、入力キュー(30)からセルを受け取ったところであ
る出力キューからのクレジットを受け取った場合にの
み、上書きされる、あるいは、書き換えられる。
【００３３】入力カード(28)に於いて、入力カード(28)
は、全出力の中で出力がSEFF法(SEFF policy)を用いた
クレジットを持つものを選択する。はじめその入力キュ
ー(30)に整列されたセルを持っていなかった入力カード
(28)が、セルの到着を受け取ることになっている場合、
あるいは、未処理のクレジットを持っていなかった出力
ポートメカニズムから、クレジットが届いた場合にはい
つでも、入力カード(28)の開始時間はリセットされる。
は、全出力の中で出力がSEFF法(SEFF policy)を用いた
クレジットを持つものを選択する。はじめその入力キュ
ー(30)に整列されたセルを持っていなかった入力カード
(28)が、セルの到着を受け取ることになっている場合、
あるいは、未処理のクレジットを持っていなかった出力
ポートメカニズムから、クレジットが届いた場合にはい
つでも、入力カード(28)の開始時間はリセットされる。
【００３４】フローコントロールメカニズムは、当技術
に於いてよく知られているように、サーバ及び出力ポー
トメカニズムが提供するサービスを認識している。入力
カード(28)が追加された場合、フローコントロールメカ
ニズムは、既存の入力カード(28)へのサービスを減ら
し、新しい入力カード(28)へのサービスを可能とする。
このようにして、カードを加えることができる（又は、
減らすことができる−その場合には、残る入力カード(2
8)へのサービスは増加させられる）。
に於いてよく知られているように、サーバ及び出力ポー
トメカニズムが提供するサービスを認識している。入力
カード(28)が追加された場合、フローコントロールメカ
ニズムは、既存の入力カード(28)へのサービスを減ら
し、新しい入力カード(28)へのサービスを可能とする。
このようにして、カードを加えることができる（又は、
減らすことができる−その場合には、残る入力カード(2
8)へのサービスは増加させられる）。
【００３５】この階層は単純なクレジット−フローメカ
ニズムを使用するので、スイッチ(10)は、パイプライン
型に設計される。この事は、各モードが各出力ポートメ
カニズムのためのスケジューラを含んでいる、クレジッ
ト−フロー応答メカニズムを実行する、複数の連続した
チップを用いることによって、実施することができる。
拡張性は、その潜在許容性(latency tolerance)によっ
て可能とされる。各出力ポートメカニズムのクロスバー
ユニットは、単一のデバイス上に一緒に配置される必要
はなく、その様な構造が望まれるときは、故障に強いク
ロスポイントシステムのための、よく知られた技術を使
用することができる。各出力ポートメカニズムがそれ自
身のスケジューラを持つという分散したスケジューラシ
ステムを有することによって、スイッチ(10)を拡張する
か、縮小するかは、出力ポートメカニズムにスケジュー
ラを追加するという問題にすぎないことになる。各出力
ポートメカニズムが独立で存在し、即座の操作が可能で
あるので、サービスを受けるべき他の出力ポートメカニ
ズムが存在することを、サーバ(20)が承認することのみ
が必要とされる。サーバ(20)は、ラウンドロビン型の、
あるいは、他のあらゆる整列の形式で、それぞれの出力
ポートメカニズムに対してサービスを提供することがで
き、従って、それは次にサービスを受けるべきセルをす
でに決定している、各出力ポートメカニズムが、その出
力ポートメカニズムが生き返ったとき、直ちにサービス
のためのセルを提供することができる。
ニズムを使用するので、スイッチ(10)は、パイプライン
型に設計される。この事は、各モードが各出力ポートメ
カニズムのためのスケジューラを含んでいる、クレジッ
ト−フロー応答メカニズムを実行する、複数の連続した
チップを用いることによって、実施することができる。
拡張性は、その潜在許容性(latency tolerance)によっ
て可能とされる。各出力ポートメカニズムのクロスバー
ユニットは、単一のデバイス上に一緒に配置される必要
はなく、その様な構造が望まれるときは、故障に強いク
ロスポイントシステムのための、よく知られた技術を使
用することができる。各出力ポートメカニズムがそれ自
身のスケジューラを持つという分散したスケジューラシ
ステムを有することによって、スイッチ(10)を拡張する
か、縮小するかは、出力ポートメカニズムにスケジュー
ラを追加するという問題にすぎないことになる。各出力
ポートメカニズムが独立で存在し、即座の操作が可能で
あるので、サービスを受けるべき他の出力ポートメカニ
ズムが存在することを、サーバ(20)が承認することのみ
が必要とされる。サーバ(20)は、ラウンドロビン型の、
あるいは、他のあらゆる整列の形式で、それぞれの出力
ポートメカニズムに対してサービスを提供することがで
き、従って、それは次にサービスを受けるべきセルをす
でに決定している、各出力ポートメカニズムが、その出
力ポートメカニズムが生き返ったとき、直ちにサービス
のためのセルを提供することができる。
【００３６】ATMについて更に十分な議論をするには、
例えば、クレイグ・パートリッジ、アジソン・ウェスレ
イ著”ギガビットネットワーキング”,1994、；ATMフォ
ーラム著、プレンティスホール出版,1994、”ATMユーザ
ーネットワークインターフェース明細、バージョン3.
0；レイフ・オ・オンビュラル著、アーテックハウス出
版社、Norwood、Mass、”非同期転送モードネットワー
ク：その性能”、及び、フイ・ツァン及びスリニバソフ
・ケーシャウ著、ACM SIGCOMM '91前刷”転送レートを
基にした、サービス性能の比較”を参照すること。これ
らの全ては、引用することによって本願の一部とする。
例えば、クレイグ・パートリッジ、アジソン・ウェスレ
イ著”ギガビットネットワーキング”,1994、；ATMフォ
ーラム著、プレンティスホール出版,1994、”ATMユーザ
ーネットワークインターフェース明細、バージョン3.
0；レイフ・オ・オンビュラル著、アーテックハウス出
版社、Norwood、Mass、”非同期転送モードネットワー
ク：その性能”、及び、フイ・ツァン及びスリニバソフ
・ケーシャウ著、ACM SIGCOMM '91前刷”転送レートを
基にした、サービス性能の比較”を参照すること。これ
らの全ては、引用することによって本願の一部とする。
【００３７】本発明は、説明のために上述の実施例につ
いて詳細に論じてきたが、このような詳細は上記目的の
ために対してのみのものであり、技術に通暁した者に
は、後述する請求の範囲に記載する発明の精神と目的か
ら外れることなく、そこに変形を加えることができるこ
とが理解されるであろう。
いて詳細に論じてきたが、このような詳細は上記目的の
ために対してのみのものであり、技術に通暁した者に
は、後述する請求の範囲に記載する発明の精神と目的か
ら外れることなく、そこに変形を加えることができるこ
とが理解されるであろう。
【図１】本発明のスイッチの概略図である。
【図２】本発明のスイッチの概略図である。
【図３】スイッチに関する階層的な(hierarchical)分布
の概略図である。
の概略図である。
【図４】スイッチ中のクレジットフローの概略図であ
る。
る。
(10) スイッチ (12) 第一出力ポートメカニズム (14) 第一入力ポートメカニズム (18) 第一スケジューラ (20) サーバ (28) 入力カード (30) 入力キュー (34) 出力キュー (36) ネットワーク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン シー．アール．ベネット アメリカ合衆国 01776 マサチューセッ ツ，サドベリー，ダットン ロード 408
Claims (27)
- 【請求項１】 以下のものから構成される、通信用スイ
ッチ：第一出力ポートメカニズムであって、セルを持っ
たセッションが、そこを通じて全体のセッションの通信
レートでネットワークへと送られる；第一入力ポートメ
カニズムであり、そこを通じてネットワークからセッシ
ョンが受け取られ、該第一入力ポートメカニズムは第一
出力ポートメカニズムに接続されており、該第一入力ポ
ートメカニズムは、第一の保証セッションレートを持っ
ている；第二入力ポートメカニズムであり、それを通じ
てネットワークからセッションが受け取られ、該第二入
力ポートメカニズムは、第一出力ポートメカニズムと接
続されており、該第二入力ポートメカニズムは第二の保
証セッションレートを持っており、全ての保証セッショ
ンレートの合計は、全体のセッションレートより小さい
か、同等である；第一及び第二入力ポートメカニズム
と、第一出力ポートメカニズムに接続された第一のスケ
ジューラであり、サービスのために、入力ポートメカニ
ズムのセッションのスケジューリングを行うためのも
の；入力ポートメカニズムのセッションにサービスを提
供するためのサーバであり、該サーバは、第一及び第二
入力ポートメカニズムと、第一出力ポートメカニズムに
接続されている；そして、 セルが、入力ポートメカニズムで受け取られ、出力ポー
トメカニズムに送られるまでに、それらが失われないよ
うにするためのフローコントロールメカニズムであり、
該フローコントロールメカニズムは、入力ポートメカニ
ズムと出力ポートメカニズムに接続されており、該フロ
ーコントロールメカニズムは、入力ポートメカニズム及
び出力ポートメカニズム中にて変更可能に設けられてい
る。 - 【請求項２】 サーバと、第一及び第二入力ポートメカ
ニズムに接続された第二出力ポートメカニズムを含む、
請求項１に記載するスイッチ。 - 【請求項３】 第一及び第二入力ポートメカニズムと、
第二出力ポートメカニズムとに接続され、サービスのた
めに、サーバからの入力ポートメカニズムのセッション
のスケジューリングを行うための、第二のスケジューラ
を含む、請求項２に記載されるスイッチ。 - 【請求項４】 各出力ポートメカニズムが、それと関連
した仮想時間を持つ、請求項３に記載されるスイッチ。 - 【請求項５】 サーバが、各出力ポートメカニズムのた
めの仮想時間を保有する、請求項４に記載されるスイッ
チ。 - 【請求項６】 各入力ポートメカニズムが、それぞれの
入力ポートメカニズムに到着する各セルに対して、開始
時間と、サービス間隔を割り当てる、請求項５に記載さ
れるスイッチ。 - 【請求項７】 開始時間とは、セルが、対応する入力ポ
ートメカニズムから、サーバからのサービスを初めに要
求する仮想時間であり、サービスの間隔とは、サーバ
が、対応する入力ポートメカニズムから読みとるあらゆ
るセルであって、サーバによって読みとられるセルの個
数である、請求項６に記載されるスイッチ。 - 【請求項８】 各入力ポートメカニズムが、開始時間と
サービス間隔を加算した和に等しい、終了時間を持つ、
請求項７に記載されるスイッチ。 - 【請求項９】 サーバは、最小の適格な終了時間を持つ
入力ポートメカニズムに対して、サービスを提供する、
請求項８に記載されるスイッチ。 - 【請求項１０】 各入力ポートメカニズムは、セルを受
け取る入力カードと、入力カードで受けられたセルが蓄
積される入力キューを備えており、該入力キューは、入
力カードとサーバに接続されている、請求項９に記載さ
れるスイッチ。 - 【請求項１１】 各出力ポートメカニズムは、ネットワ
ークにセルを送り出す出力カードと、出力カードのため
にセルが蓄積される出力キューを備えており、該出力キ
ューは、出力カードとサーバに接続されている、請求項
１０に記載されるスイッチ。 - 【請求項１２】 サーバは、第一入力ポートメカニズム
の入力キューのため、第一入力ポートメカニズムの入力
キューからセルを読みとり、そして、該サーバは、第一
入力ポートメカニズムの終了時間を、第一入力ポートメ
カニズムの入力キューの開始時間にする、請求項１１に
記載されたスイッチ。 - 【請求項１３】 サーバは、空の入力キューに届くセル
の開始時間と、セルが送られるべきキューの仮想時間と
を比較し、開始時間が仮想時間よりも小さい場合には、
開始時間を仮想時間に合わせる、即ち、入力ポートメカ
ニズムの開始時間を、入力ポートメカニズムにクレジッ
トを送った出力ポートメカニズムの仮想時間に合わせ
る、請求項１２に記載されたスイッチ。 - 【請求項１４】 サーバは、セルが入力キューに蓄積さ
れている場合、あるいは、出力ポートメカニズムからの
クレジットを入力キューが受け取った場合には、入力キ
ューの開始時間を設定だけをする、請求項１３に記載さ
れるスイッチ。 - 【請求項１５】 入力カードは、入力カードがクレジッ
トを持つ、任意の出力ポートメカニズムに対して、セル
を送るかを選択する、請求項１４に記載されるスイッ
チ。 - 【請求項１６】 セルを持つセッションをスイッチング
する方法であって、以下の段階を含んでいる；スイッチ
の第一入力ポートメカニズムにて、セルを持つ第一のセ
ッションを受け取る段階；第一入力ポートメカニズムの
第一入力キューに、第一のセッションを蓄積する段階；
スイッチの第二入力ポートメカニズムにて、第二のセッ
ションを受け取る段階；第二入力ポートメカニズムの第
二入力キューに、第二のセッションを蓄積する段階；第
一のセッションに、第一の保証セッションレートで、サ
ーバからサービスを提供する段階；第一出力キューメカ
ニズムの第一出力キューへ、第一セッションのセルを伝
送する段階；第一出力キューとネットワークに接続され
た、第一出力カードを用いて、第一のセッションのセル
を、スイッチからネットワークへと送る段階；第二のセ
ッションに、第二の保証セッションレートで、サーバか
らサービスを提供する段階；第一出力キューに、第二の
セッションのセルを伝送する段階；スイッチの第二のセ
ッションのセルを、ネットワークへと送る段階。 - 【請求項１７】 第一のセッションのセルの伝送には、
第一のセッションからセルの伝送を受けた出力ポートメ
カニズムによって、クレジットを作製し；セルを第一の
出力ポートメカニズムに伝送した第一入力ポートメカニ
ズムに、クレジットを返送する段階を含む、請求項１６
に記載される方法。 - 【請求項１８】 第一のセッションを受け取る段階は、
第一のセッションが始めにサーバからのサービスを要求
したときの仮想時間と等しい、第一入力ポートメカニズ
ムの開始時間と、第一入力ポートメカニズムのサービス
間隔を割り当てる段階を含み、サービス間隔とは、サー
バが第一入力ポートメカニズムから、全てのセルとして
読みとるセルの個数である、請求項１７に記載される方
法。 - 【請求項１９】 割り当てる段階の後、開始時間とサー
ビス間隔に等しい、入力ポートメカニズムの終了時間を
決定する段階を含む、請求項１８に記載される方法。 - 【請求項２０】 第二のセッションを受け取る段階は、
第二入力ポートメカニズムの終了時間を決定する段階を
含んだ、請求項１９に記載される方法。 - 【請求項２１】 第二入力ポートメカニズムの終了時間
を決定した後、第一出力ポートメカニズムと関連した第
一のスケジューラを基に、第一出力ポートメカニズムの
ための、最小の適格な終了時間を持つ入力ポートメカニ
ズムに対して、サーバからサービスを提供する段階があ
る、請求項２０に記載される方法。 - 【請求項２２】 サービスを提供する段階の後、第二出
力ポートメカニズムと関連した第二のスケジューラを基
に、第二出力ポートメカニズムのための、最小の適格な
終了時間を持つ入力ポートメカニズムに対して、サーバ
からサービスを提供する段階があり、該第二のスケジュ
ーラは、前記第一のスケジューラとは独立かつ分離して
いる、請求項２１に記載された方法。 - 【請求項２３】 第一のセルを転送する段階の後、第一
入力ポートメカニズムに追加的なセルが残っていない場
合に、入力ポートメカニズムの開始時間を、第一入力ポ
ートメカニズムの終了時間となるように変更する段階を
含む、請求項２２に記載された方法。 - 【請求項２４】 第一のセッションを受け取る段階は、
第一のセルが仮想時間を変えることなく第一入力ポート
メカニズムにある間に、第一入力ポートメカニズムで第
二のセルを受け取る段階を含む、請求項２３に記載され
た方法。 - 【請求項２５】 第一のセッションをサービスする段階
は、第一入力ポートメカニズムにて、第一のセッション
の第一のセルを受け取り、第一入力ポートメカニズムの
開始時間と、第一のセルが送り出されるべき出力ポート
メカニズムの仮想時間を比較し、開始時間が仮想時間よ
りも小さいときは、開始時間を仮想時間に設定する段階
を含む、請求項２４に記載される方法。 - 【請求項２６】 クレジットを返送する段階の後、第一
入力ポートメカニズムがクレジットを持たない場合に、
開始時間を仮想時間に書き換える段階がある、請求項２
５に記載される方法。 - 【請求項２７】 第一のセルを、第一入力ポートメカニ
ズムにて受け取る段階の後、第一入力ポートメカニズム
にクレジットを提供した全ての出力ポートメカニズムか
ら、第一のセルを伝送する出力ポートを選択する段階が
ある、請求項２６に記載される方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/126475 | 1998-07-30 | ||
| US09/126,475 US6345040B1 (en) | 1998-07-30 | 1998-07-30 | Scalable scheduled cell switch and method for switching |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000059366A true JP2000059366A (ja) | 2000-02-25 |
Family
ID=22425030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21736699A Pending JP2000059366A (ja) | 1998-07-30 | 1999-07-30 | 拡張可能にスケジュ―ルされたセルスイッチ及びスイッチする方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6345040B1 (ja) |
| EP (1) | EP0977404A3 (ja) |
| JP (1) | JP2000059366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007503133A (ja) * | 2003-08-15 | 2007-02-15 | トムソン ライセンシング | 非対称構成用に最適化されたブロードキャスト・ルータ |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003512746A (ja) * | 1999-05-21 | 2003-04-02 | エイヴィシー・システムズ | フリット・キャッシングを備えたファブリック・ルータ |
| US6556571B1 (en) * | 1999-05-25 | 2003-04-29 | Nec Usa, Inc. | Fast round robin priority port scheduler for high capacity ATM switches |
| JP2001060967A (ja) * | 1999-08-23 | 2001-03-06 | Fujitsu Ltd | パケットスイッチ装置 |
| JP3646638B2 (ja) * | 2000-09-06 | 2005-05-11 | 日本電気株式会社 | パケット交換装置及びそれに用いるスイッチ制御方法 |
| US6665495B1 (en) * | 2000-10-27 | 2003-12-16 | Yotta Networks, Inc. | Non-blocking, scalable optical router architecture and method for routing optical traffic |
| US7254139B2 (en) * | 2000-12-28 | 2007-08-07 | International Business Machines Corporation | Data transmission system with multi-memory packet switch |
| US7106697B1 (en) | 2001-07-20 | 2006-09-12 | Lighthouse Capital Partners, Iv, Lp | Method for dynamically computing a switching schedule |
| US7218637B1 (en) | 2001-07-20 | 2007-05-15 | Yotta Networks, Llc | System for switching data using dynamic scheduling |
| US7190900B1 (en) * | 2001-07-20 | 2007-03-13 | Lighthouse Capital Partners Iv, Lp | System and method for implementing dynamic scheduling of data in a non-blocking all-optical switching network |
| US7039011B1 (en) * | 2001-10-31 | 2006-05-02 | Alcatel | Method and apparatus for flow control in a packet switch |
| US7424013B1 (en) * | 2001-12-20 | 2008-09-09 | Applied Micro Circuits Corporation | System and method for granting arbitrated bids in the switching of information |
| US7221652B1 (en) * | 2001-12-14 | 2007-05-22 | Applied Micro Circuits Corporation | System and method for tolerating data link faults in communications with a switch fabric |
| US8418129B1 (en) | 2001-12-14 | 2013-04-09 | Qualcomm Incorporated | Method for automatically generating code to define a system of hardware elements |
| US7352694B1 (en) * | 2001-12-14 | 2008-04-01 | Applied Micro Circuits Corporation | System and method for tolerating data link faults in a packet communications switch fabric |
| US7319695B1 (en) * | 2002-03-06 | 2008-01-15 | Agere Systems Inc. | Deficit-based striping algorithm |
| US7586909B1 (en) * | 2002-03-06 | 2009-09-08 | Agere Systems Inc. | Striping algorithm for switching fabric |
| IL152676A0 (en) * | 2002-11-06 | 2003-06-24 | Teracross Ltd | Method and apparatus for high performance single block scheduling in distributed systems |
| KR100921684B1 (ko) * | 2007-12-14 | 2009-10-15 | 한국전자통신연구원 | 워크 컨서빙 모드를 선택적으로 지원하기 위한 네트워크스케쥴러 및 네트워크 스케쥴링 방법 |
| US8869151B2 (en) * | 2010-05-18 | 2014-10-21 | Lsi Corporation | Packet draining from a scheduling hierarchy in a traffic manager of a network processor |
| US9559985B1 (en) * | 2014-01-28 | 2017-01-31 | Google Inc. | Weighted cost multipath routing with intra-node port weights and inter-node port weights |
| WO2024085572A1 (ko) * | 2022-10-21 | 2024-04-25 | 상명대학교산학협력단 | 서비스 순서 보존형 전역 완료시간 기반 네트워크 지연시간 보장 시스템 및 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69433109D1 (de) * | 1994-04-28 | 2003-10-09 | Hewlett Packard Co | Mehrfachsendeeinrichtung |
| US5517495A (en) * | 1994-12-06 | 1996-05-14 | At&T Corp. | Fair prioritized scheduling in an input-buffered switch |
| CA2150967C (en) * | 1994-12-22 | 2001-04-03 | Jon C. R. Bennett | Method and a scheduler for controlling when a server provides service with rate control to an entity |
| AU6501496A (en) * | 1995-07-19 | 1997-02-18 | Ascom Nexion Inc. | Point-to-multipoint transmission using subqueues |
| US5689508A (en) * | 1995-12-21 | 1997-11-18 | Xerox Corporation | Reservation ring mechanism for providing fair queued access in a fast packet switch networks |
| EP0817433B1 (en) * | 1996-06-27 | 2006-09-06 | Xerox Corporation | Packet switched communication system and traffic shaping process |
| US6229812B1 (en) * | 1996-10-28 | 2001-05-08 | Paxonet Communications, Inc. | Scheduling techniques for data cells in a data switch |
| US5956322A (en) * | 1997-03-27 | 1999-09-21 | Caldetron Systems, Inc. | Phantom flow control method and apparatus |
| US6081507A (en) * | 1998-11-04 | 2000-06-27 | Polytechnic University | Methods and apparatus for handling time stamp aging |
-
1998
- 1998-07-30 US US09/126,475 patent/US6345040B1/en not_active Expired - Lifetime
-
1999
- 1999-07-28 EP EP99306009A patent/EP0977404A3/en not_active Withdrawn
- 1999-07-30 JP JP21736699A patent/JP2000059366A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007503133A (ja) * | 2003-08-15 | 2007-02-15 | トムソン ライセンシング | 非対称構成用に最適化されたブロードキャスト・ルータ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0977404A3 (en) | 2003-11-19 |
| US6345040B1 (en) | 2002-02-05 |
| EP0977404A2 (en) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000059366A (ja) | 拡張可能にスケジュ―ルされたセルスイッチ及びスイッチする方法 | |
| US6580721B1 (en) | Routing and rate control in a universal transfer mode network | |
| US7061910B2 (en) | Universal transfer method and network with distributed switch | |
| US8644327B2 (en) | Switching arrangement and method with separated output buffers | |
| JP4006205B2 (ja) | 別々の出力バッファを備えたスイッチング構成および方法 | |
| US20070121499A1 (en) | Method of and system for physically distributed, logically shared, and data slice-synchronized shared memory switching | |
| US7742486B2 (en) | Network interconnect crosspoint switching architecture and method | |
| US20030035371A1 (en) | Means and apparatus for a scaleable congestion free switching system with intelligent control | |
| JPH10285186A (ja) | Ａｔｍスイッチ・キューイング・システム | |
| JPH10285187A (ja) | Ａｔｍスイッチ用の分散形バッファリング・システム | |
| Chamberlain et al. | Gemini: An optical interconnection network for parallel processing | |
| Park et al. | NN based ATM cell scheduling with queue length-based priority scheme | |
| RU2257678C2 (ru) | Модульный масштабируемый коммутатор и способ распределения кадров в сети быстрого ethernet | |
| EP1198098B1 (en) | Switching arrangement and method with separated output buffers | |
| Yun | A terabit multi-service switch with Quality of Service support | |
| Schiattarella et al. | High-performance packet switching architectures. | |
| US7123611B2 (en) | Packet switching | |
| Stiliadis | Efficient multicast algorithms for high-speed routers | |
| Sabaa et al. | Implementation of a window-based scheduler in an ATM switch | |
| Sujatha et al. | Dynamic Memory Management for Data Center Network | |
| Mandviwalla et al. | DRA: A dependable architecture for high-performance routers | |
| Baiocchi et al. | INFONET project: a flexible MAN architecture for very high throughput ATM communications | |
| Drefenstedt et al. | Applications of PRAMs in Telecommunications. | |
| Naraghi-Pour et al. | A multiple shared memory switch | |
| Eberle | A workstation interconnect supporting time-dependent data transmission |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040906 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040906 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081210 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |